WO2018150621A1 - 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法 - Google Patents

酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法 Download PDF

Info

Publication number
WO2018150621A1
WO2018150621A1 PCT/JP2017/035301 JP2017035301W WO2018150621A1 WO 2018150621 A1 WO2018150621 A1 WO 2018150621A1 JP 2017035301 W JP2017035301 W JP 2017035301W WO 2018150621 A1 WO2018150621 A1 WO 2018150621A1
Authority
WO
WIPO (PCT)
Prior art keywords
oxide
crystal phase
sintered body
oxide sintered
powder
Prior art date
Application number
PCT/JP2017/035301
Other languages
English (en)
French (fr)
Inventor
宮永　美紀
研一 綿谷
英章 粟田
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to US16/486,906 priority Critical patent/US11492694B2/en
Priority to JP2019500184A priority patent/JP7024773B2/ja
Priority to CN201780086594.4A priority patent/CN110312691B/zh
Priority to KR1020197023376A priority patent/KR102401708B1/ko
Publication of WO2018150621A1 publication Critical patent/WO2018150621A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/083—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/453—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zinc, tin, or bismuth oxides or solid solutions thereof with other oxides, e.g. zincates, stannates or bismuthates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/495—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on vanadium, niobium, tantalum, molybdenum or tungsten oxides or solid solutions thereof with other oxides, e.g. vanadates, niobates, tantalates, molybdates or tungstates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/62645—Thermal treatment of powders or mixtures thereof other than sintering
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/62645—Thermal treatment of powders or mixtures thereof other than sintering
    • C04B35/62675—Thermal treatment of powders or mixtures thereof other than sintering characterised by the treatment temperature
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605—Treating the starting powders individually or as mixtures
    • C04B35/62685—Treating the starting powders individually or as mixtures characterised by the order of addition of constituents or additives
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/02—Amorphous compounds
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C01P2002/52—Solid solutions containing elements as dopants
    • C01P2002/54—Solid solutions containing elements as dopants one element only
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/74—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by peak-intensities or a ratio thereof only
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/51—Particles with a specific particle size distribution
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/54—Particles characterised by their aspect ratio, i.e. the ratio of sizes in the longest to the shortest dimension
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/60—Particles characterised by their size
    • C01P2004/61—Micrometer sized, i.e. from 1-100 micrometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/60—Particles characterised by their size
    • C01P2004/62—Submicrometer sized, i.e. from 0.1-1 micrometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/10—Solid density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3231—Refractory metal oxides, their mixed metal oxides, or oxide-forming salts thereof
    • C04B2235/3258—Tungsten oxides, tungstates, or oxide-forming salts thereof
    • C04B2235/326—Tungstates, e.g. scheelite
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5436—Particle size related information expressed by the size of the particles or aggregates thereof micrometer sized, i.e. from 1 to 100 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/54—Particle size related information
    • C04B2235/5418—Particle size related information expressed by the size of the particles or aggregates thereof
    • C04B2235/5445—Particle size related information expressed by the size of the particles or aggregates thereof submicron sized, i.e. from 0,1 to 1 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/77—Density
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/78—Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/786—Micrometer sized grains, i.e. from 1 to 100 micron
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/74—Physical characteristics
    • C04B2235/78—Grain sizes and shapes, product microstructures, e.g. acicular grains, equiaxed grains, platelet-structures
    • C04B2235/788—Aspect ratio of the grains
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/80—Phases present in the sintered or melt-cast ceramic products other than the main phase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/70—Aspects relating to sintered or melt-casted ceramic products
    • C04B2235/96—Properties of ceramic products, e.g. mechanical properties such as strength, toughness, wear resistance
    • C04B2235/963—Surface properties, e.g. surface roughness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Definitions

  • the present invention provides an oxide sintered body that can be suitably used as a sputtering target for forming an oxide semiconductor film by a sputtering method, a method for producing the oxide sintered body, a sputtering target (sputtering target) including the oxide sintered body,
  • the present invention also relates to a method for manufacturing a semiconductor device including an oxide semiconductor film formed by sputtering (sputtering) using the sputtering target.
  • a thin film EL (electroluminescence) display device an organic EL display device, etc.
  • amorphous silicon (a-Si) film has been mainly used as a semiconductor film functioning as a channel layer of a TFT (thin film transistor) as a semiconductor device.
  • a-Si amorphous silicon
  • IGZO Indium (In), gallium (Ga), and zinc (Zn) as a material to replace a-Si, that is, an In—Ga—Zn-based composite oxide (also referred to as “IGZO”).
  • IGZO-based oxide semiconductor can be expected to have higher carrier mobility than a-Si.
  • Patent Document 1 discloses that an oxide semiconductor film containing IGZO as a main component is formed by a sputtering method using an oxide sintered body as a target.
  • Patent Document 2 discloses an oxide sintered body containing In and tungsten (W) as a material suitably used for forming an oxide semiconductor film by a sputtering method or the like. .
  • Patent Document 3 discloses an oxide sintered body containing In and Zn.
  • An oxide sintered body is an oxide sintered body containing indium, tungsten, and zinc, is a main component of the oxide sintered body, and includes a bixbite type crystal phase.
  • the oxide sintered body includes a first crystal phase and a second crystal phase having a first diffraction peak at a position larger than 34.74 deg of 2 ⁇ in X-ray diffraction and smaller than 34.97 deg. 4 g / cm 3 to 7.5 g / cm 3 or less, and the content of tungsten with respect to the total of indium, tungsten and zinc in the oxide sintered body is more than 0.01 atomic% and 5.0 atomic% or less.
  • the zinc content relative to the sum of indium, tungsten and zinc in the oxide sintered body is 1.2 atomic% or more and less than 50 atomic%,
  • the zinc atomic ratio is greater than 1.0 and less than 20000.
  • a sputter target according to another aspect of the present invention includes the oxide sintered body according to the above aspect.
  • a method for manufacturing a semiconductor device according to still another aspect of the present invention is a method for manufacturing a semiconductor device including an oxide semiconductor film, the step of preparing the sputter target of the above aspect, and a sputtering method using the sputter target. Forming an oxide semiconductor film.
  • the method for manufacturing an oxide sintered body according to still another aspect of the present invention is a method for manufacturing the oxide sintered body according to the above aspect, and prepares a primary mixture of indium oxide powder and tungsten oxide powder.
  • Forming a calcined powder by heat-treating the primary mixture preparing a secondary mixture of raw material powders containing the calcined powder, and molding the secondary mixture.
  • a step of forming an oxide sintered body by sintering the formed body, and the step of forming the calcined powder includes 700 ° C. or higher and 1400 ° C. in an oxygen-containing atmosphere.
  • the method for producing an oxide sintered body according to still another aspect of the present invention is a method for producing an oxide sintered body according to the above aspect, wherein a primary mixture of zinc oxide powder and tungsten oxide powder is prepared. Forming a calcined powder by heat-treating the primary mixture, preparing a secondary mixture of raw material powders containing the calcined powder, and molding the secondary mixture. A step of forming an oxide sintered body by sintering the compact, and the step of forming the calcined powder is performed at 550 ° C. or higher and 1200 ° C. in an oxygen-containing atmosphere. Forming a double oxide powder containing zinc and tungsten as the calcined powder by heat-treating the primary mixture at a temperature below.
  • FIG. 1A is a schematic plan view illustrating an example of a semiconductor device according to one embodiment of the present invention.
  • 1B is a schematic cross-sectional view taken along line IB-IB shown in FIG. 1A.
  • FIG. 2 is a schematic cross-sectional view illustrating another example of a semiconductor device according to one embodiment of the present invention.
  • FIG. 3 is a schematic cross-sectional view illustrating still another example of the semiconductor device according to one aspect of the present invention.
  • 4A is a schematic cross-sectional view showing an example of a method for manufacturing the semiconductor device shown in FIG. 1A and FIG. 1B.
  • 4B is a schematic cross-sectional view showing an example of a method for manufacturing the semiconductor device shown in FIG. 1A and FIG. 1B.
  • FIG. 1A is a schematic plan view illustrating an example of a semiconductor device according to one embodiment of the present invention.
  • 1B is a schematic cross-sectional view taken along line IB-IB shown in FIG. 1A.
  • FIG. 4C is a schematic cross-sectional view showing an example of a method for manufacturing the semiconductor device shown in FIGS. 1A and 1B.
  • FIG. 4D is a schematic cross-sectional view showing an example of a manufacturing method of the semiconductor device shown in FIGS. 1A and 1B.
  • FIG. 5A is a schematic cross-sectional view showing an example of a manufacturing method of the semiconductor device shown in FIG.
  • FIG. 5B is a schematic cross-sectional view showing an example of a manufacturing method of the semiconductor device shown in FIG.
  • FIG. 5C is a schematic cross-sectional view showing an example of a manufacturing method of the semiconductor device shown in FIG.
  • FIG. 5D is a schematic cross-sectional view showing an example of a method for manufacturing the semiconductor device shown in FIG.
  • a problem with the TFT including the IGZO-based oxide semiconductor film described in Patent Document 1 as a channel layer is that the field-effect mobility is as low as about 10 cm 2 / Vs.
  • Patent Document 2 a TFT including an oxide semiconductor film formed using an oxide sintered body containing In and W as a channel layer has been proposed, but the reliability of the TFT has not been studied. .
  • a thin film formed using the oxide sintered body described in Patent Document 3 is a transparent conductive film, and has a lower electrical resistance than a semiconductor film such as a thin film used for a channel layer of a TFT, for example.
  • the oxide sintered body is desired to have a high density (apparent density). In the oxide sintered body described in Patent Document 3, this is used.
  • the apparent density cannot be increased unless the sintering temperature during preparation is increased. However, if the sintering temperature is set to a high temperature, the temperature rise time and the temperature fall time become long, and the amount of electric power increases to maintain the sintering atmosphere at a high temperature, resulting in a decrease in productivity. Further, when the sintering temperature is increased, the raw material tungsten oxide is evaporated, and an oxide sintered body containing W cannot be obtained.
  • Patent Document 4 it is described that the surface roughness during the production of a sputter target is reduced.
  • the surface immediately after the production of the target is etched by sputtering during use, and the use is continued with the surface roughness formed while being etched during use.
  • the roughness of the etched target surface is large, the roughness of a film obtained by sputtering the target is also large.
  • the present invention provides an oxide sintered body capable of exhibiting a high apparent density even at a relatively low sintering temperature and reducing the surface roughness of the sputter target during sputtering when applied to the sputter target.
  • An object of the present invention is to provide a manufacturing method thereof, a sputtering target including the oxide sintered body, and a manufacturing method of a semiconductor device including an oxide semiconductor film formed using the sputtering target.
  • an oxide sintered body that can exhibit a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering when applied to the sputter target. And a method for manufacturing the same. Moreover, according to the above, it is possible to provide a semiconductor device capable of achieving both high field effect mobility and high reliability under light irradiation.
  • An oxide sintered body is an oxide sintered body containing indium (In), tungsten (W), and zinc (Zn), and the oxide sintered body
  • a first crystal phase that is a main component and includes a bixbite type crystal phase, and a second crystal phase having a first diffraction peak at a position greater than 34.74 deg of 2 ⁇ in X-ray diffraction and less than 34.97 deg.
  • the second crystal phase is included in a part of the oxide sintered body.
  • the oxide sintered body of the present embodiment has an apparent density of greater than 6.4 g / cm 3 and 7.5 g / cm 3 or less, and the inclusion of W with respect to the total of In, W, and Zn in the oxide sintered body
  • the ratio (hereinafter also referred to as “W content” of the oxide sintered body) is greater than 0.01 atomic% and 5.0 atomic% or less, and the sum of In, W, and Zn in the oxide sintered body Zn content (hereinafter also referred to as “Zn content” of the oxide sintered body) is 1.2 atomic% or more and less than 50 atomic%, and the atomic ratio of Zn to W in the oxide sintered body (Hereinafter also referred to as “Zn / W ratio” of the oxide sintered body) is larger than 1.0 and smaller than 20000.
  • a high apparent density (meaning an apparent density after sintering and also called a sintered density) can be exhibited even at a relatively low sintering temperature
  • the surface roughness of the sputtering target during sputtering can be reduced.
  • the apparent density within the above range is advantageous when the oxide sintered body of the present embodiment is used as a sputtering target.
  • the oxide sintered body of this embodiment can be suitably used as a sputtering target for forming an oxide semiconductor film (for example, an oxide semiconductor film functioning as a channel layer) included in a semiconductor device.
  • an oxide semiconductor film having a small surface roughness can be formed. Moreover, according to the oxide sintered body of the present embodiment, it is possible to obtain a semiconductor device with high field effect mobility and high reliability under light irradiation.
  • the oxide sintered body of the present embodiment is a crystal phase different from the first crystal phase, and can include a third crystal phase containing zinc.
  • the particles constituting the third crystal phase preferably have an average major axis diameter of 3 ⁇ m to 50 ⁇ m and an average aspect ratio of 1.5 to 50. This is to realize an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target. It is also advantageous for enhancing the field effect mobility and reliability of the semiconductor device under light irradiation.
  • the third crystal phase is preferably dispersed in the first crystal phase. This is advantageous when the oxide sintered body of the present embodiment is used as a sputtering target.
  • the third crystal phase includes a fourth crystal phase having a second diffraction peak at a position larger than 31.77 deg of 2 ⁇ in X-ray diffraction and smaller than 32.00 deg. be able to.
  • the fourth crystal phase is a phase that can be included in a part of the oxide sintered body.
  • the inclusion of the fourth crystal phase has a high apparent density even at a relatively low sintering temperature, and an oxide sintered body capable of reducing the surface roughness of the sputter target during sputtering when applied to the sputter target. This is advantageous in realizing the above-mentioned characteristics, and is also advantageous in improving the field effect mobility and reliability under light irradiation of the semiconductor device.
  • the ratio Ia / Ib between the peak intensity Ia of the first diffraction peak and the peak intensity Ib of the second diffraction peak can be 0.05 or more and 3 or less.
  • Ia / Ib is 0.05 or more and 3 or less, the apparent density is high even at a relatively low sintering temperature, and the surface roughness of the sputtering target during sputtering can be reduced when applied to the sputtering target. This is advantageous in realizing an oxide sintered body that can be produced, and is also advantageous in increasing the field-effect mobility and reliability of the semiconductor device under light irradiation.
  • the third crystal phase may include a fifth crystal phase that is a zinc tungstate compound crystal phase. This is to realize an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target. It is also advantageous for enhancing the field effect mobility and reliability of the semiconductor device under light irradiation.
  • the first crystal phase may further include an indium tungstate compound crystal phase. This is to realize an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target. It is also advantageous for enhancing the field effect mobility and reliability of the semiconductor device under light irradiation.
  • a sputter target according to another embodiment of the present invention includes the oxide sintered body of the above embodiment.
  • the surface roughness of the sputtering target during sputtering can be reduced, and as a result, the surface roughness of the oxide semiconductor film to be formed can be reduced.
  • the sputter target of this embodiment includes the oxide sintered body of the above embodiment, in order to form an oxide semiconductor film of a semiconductor device with high field effect mobility and high reliability under light irradiation by a sputtering method. Preferably used.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device including an oxide semiconductor film, the step of preparing the sputter target of the above embodiment, and the sputter target And forming the oxide semiconductor film by sputtering using a sputtering method. Since the semiconductor device obtained by the manufacturing method of this embodiment includes an oxide semiconductor film formed by sputtering using the sputtering target of the above embodiment, the semiconductor device can have an oxide semiconductor film with low surface roughness. In addition, high field-effect mobility and reliability under light irradiation can be shown.
  • the semiconductor device described here is not particularly limited, but a TFT (thin film transistor) including an oxide semiconductor film formed by a sputtering method using the sputtering target of the above embodiment as a channel layer is a preferable example.
  • the W content relative to the total of In, W, and Zn in the obtained oxide semiconductor film (hereinafter, also referred to as “W content” of the oxide semiconductor film). ) Is greater than 0.01 atomic% and equal to or less than 5.0 atomic%, and the Zn content relative to the total of In, W, and Zn in the oxide semiconductor film (hereinafter referred to as “Zn content” of the oxide semiconductor film) Is 1.2 atomic% or more and less than 50 atomic%, and the atomic ratio of Zn to W in the oxide semiconductor film (hereinafter also referred to as “Zn / W ratio” in the oxide semiconductor film) is 1. It is preferably larger than 0 and smaller than 20000. Since the semiconductor device obtained by the manufacturing method of this embodiment includes an oxide semiconductor film formed using the sputter target of the above embodiment, high field-effect mobility and reliability under light irradiation may be exhibited. it can.
  • the obtained oxide semiconductor film can be composed of at least one of nanocrystalline oxide and amorphous oxide. This is advantageous in increasing the field effect mobility and the reliability under light irradiation in a semiconductor device including an oxide semiconductor film as a channel layer, for example.
  • a method for manufacturing an oxide sintered body according to still another embodiment of the present invention is a method for manufacturing an oxide sintered body according to the above-described embodiment, and includes an indium oxide powder and a tungsten oxide powder.
  • a step of preparing a primary mixture, a step of forming a calcined powder by heat-treating the primary mixture, a step of preparing a secondary mixture of raw material powders including the calcined powder, and forming the secondary mixture The step of forming a sintered body and the step of forming an oxide sintered body by sintering the molded body, and the step of forming the calcined powder is performed at 700 ° C. or higher and lower than 1400 ° C. in an oxygen-containing atmosphere.
  • the apparent density is high even at a relatively low sintering temperature, and it can be suitably used as a sputtering target.
  • An oxide sintered body capable of reducing the surface roughness of the sputter target can be obtained relatively easily.
  • the double oxide may include an In 6 WO 12 type crystal phase. This is advantageous in obtaining an oxide sintered body that has a high apparent density and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target.
  • a method for manufacturing an oxide sintered body according to still another embodiment of the present invention is a method for manufacturing an oxide sintered body according to the above-described embodiment, and includes a zinc oxide powder and a tungsten oxide powder.
  • a step of preparing a primary mixture, a step of forming a calcined powder by heat-treating the primary mixture, a step of preparing a secondary mixture of raw material powders including the calcined powder, and forming the secondary mixture The step of forming a calcined powder including the step of forming a molded body by sintering and the step of forming an oxide sintered body by sintering the molded body is performed at 550 ° C. or more and less than 1200 ° C.
  • the apparent density is high even at a relatively low sintering temperature, and it can be suitably used as a sputtering target.
  • An oxide sintered body capable of reducing the surface roughness of the sputter target can be obtained relatively easily.
  • the double oxide may include a ZnWO 4 type crystal phase. This is advantageous in obtaining an oxide sintered body that has a high apparent density and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target.
  • the tungsten oxide powder is composed of a WO 3 crystal phase, a WO 2 crystal phase, and a WO 2.72 crystal phase. It can contain at least one crystalline phase selected from the group. This is advantageous in obtaining an oxide sintered body that has a high apparent density and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target. For example, in a semiconductor device including a channel layer, it is advantageous for increasing the field effect mobility and increasing the reliability under light irradiation.
  • the tungsten oxide powder may have a median particle diameter d50 of 0.1 ⁇ m or more and 4 ⁇ m or less. This is advantageous in obtaining an oxide sintered body that has a high apparent density and can reduce the surface roughness of the sputtering target during sputtering when applied to the sputtering target.
  • the oxide sintered body of the present embodiment is an oxide sintered body containing indium (In), tungsten (W), and zinc (Zn).
  • the oxide sintered body of the present embodiment includes a first crystal phase that is a main component of the oxide sintered body and includes a bixbyite crystal phase, and 34.97 deg which is larger than 34.74 deg of 2 ⁇ in X-ray diffraction. And a second crystal phase having a first diffraction peak at a smaller position. The second crystal phase is included in a part of the oxide sintered body.
  • the oxide sintered body of the present embodiment has an apparent density of greater than 6.4 g / cm 3 and 7.5 g / cm 3 or less, and a W content of greater than 0.01 atomic% and 5.0 atomic% or less.
  • the Zn content is 1.2 atomic% or more and less than 50 atomic%, and the Zn / W ratio is larger than 1.0 and smaller than 20000.
  • the oxide sintered body of the present embodiment can be suitably used as a sputtering target for forming an oxide semiconductor film (for example, an oxide semiconductor film functioning as a channel layer) of a semiconductor device.
  • an oxide semiconductor film for example, an oxide semiconductor film functioning as a channel layer
  • the oxide sintered body of this embodiment when applied to a sputter target, the surface roughness of the sputter target during sputtering can be reduced.
  • an oxide semiconductor film having a small surface roughness can be formed.
  • the first crystal phase is a main component of the oxide sintered body and is an indium high-content crystal phase described later including at least a bixbite type crystal phase.
  • the “bixbite type crystal phase” means a bixbite crystal phase, and a phase in which at least one of the metal elements other than In is included in at least a part of the bixbite crystal phase, A generic term for those having the same crystal structure.
  • the bixbite crystal phase is one of the crystal phases of indium oxide (In 2 O 3 ), and refers to the crystal structure defined by JCPDS card 6-0416, which is a rare earth oxide C-type phase (or C-rare). Also called soil structure phase.
  • bixbite type crystal phase can be identified by X-ray diffraction. That is, the existence of a bixbite type crystal phase is confirmed by X-ray diffraction, and the spacing between each plane can be measured.
  • the measurement conditions for X-ray diffraction the conditions shown in the following “(2) Second crystal phase” are employed.
  • the first crystal phase including the bixbite type crystal phase is the main component of the oxide sintered body” means that in the oxide sintered body, the bixbite type crystal phase, the indium tungstate compound crystal phase, etc. This means that the ratio of the indium-rich crystal phase containing In in terms of content (the indium-rich crystal phase occupancy) is 50% or more.
  • the “indium-rich crystal phase” is identified as follows. First, a sample is taken from a part of the oxide sintered body, and the surface of the sample is polished and smoothed. Next, using SEM-EDX (scanning secondary electron microscope with an energy dispersive fluorescence X-ray analyzer), the surface of the sample is observed with SEM (scanning secondary electron microscope), and each crystal particle is observed. The metal elemental composition ratio is analyzed by EDX (energy dispersive fluorescence X-ray analyzer). Then, the crystal particles are grouped based on the tendency of the composition ratio of the metal elements of the crystal particles.
  • SEM-EDX scanning secondary electron microscope with an energy dispersive fluorescence X-ray analyzer
  • the crystal grains of group B are the first crystal phase (such as In 2 O 3 phase).
  • the first crystal phase may include an indium tungstate compound crystal phase in addition to the bixbyite crystal phase.
  • the “indium-rich crystal phase occupancy ratio” in the oxide sintered body is defined as the ratio (percentage) of the area of the indium-rich crystal phase (group B) to the measurement surface of the oxide sintered body. Is done.
  • the oxide sintered body according to this embodiment including the first crystal phase (indium-rich crystal phase) as a main component has an indium-rich crystal phase occupancy of 50% or more according to this definition.
  • W and / or Zn may be dissolved in at least a part thereof.
  • the oxide sintered body according to the present embodiment when W and / or Zn is dissolved in at least a part of the bixbite type crystal phase included in the first crystal phase, it is defined in JCPDS card 6-0416. It becomes wider or narrower than the surface spacing.
  • X-ray diffraction the peak position shifts to the high angle side or shifts to the low angle side. This peak shift is confirmed, and SEM-EDX (scanning secondary electron microscope with an energy dispersive fluorescent X-ray analyzer) and TEM-EDX (transmission with an energy dispersive fluorescent X-ray analyzer) are used.
  • the bixbite type crystal phase contained in the first crystal phase contains W and / or Zn. It can be determined that is dissolved.
  • the presence elements are identified using ICP (inductively coupled plasma) mass spectrometry, SEM-EDX, and other element identification methods, and the presence of W and / or Zn together with In is confirmed. It can also be determined that W and / or Zn is solid-solved in the bixbite type crystal phase contained in the first crystal phase when the oxide of W and / or Zn is not confirmed by diffraction.
  • ICP inductively coupled plasma
  • the first crystal phase may further include an indium tungstate compound crystal phase.
  • the peak intensity I400 of the bixbite type crystal phase (400) plane and the peak intensity I122 of the indium tungstate compound (122) plane The peak intensity ratio (I122 / I400) is usually 0 or more and 0.3 or less.
  • indium tungstate compound crystal phase is a crystal phase mainly composed of In, W and O. Examples thereof include an In 6 WO 12 crystal phase and an InW 3 O 9 crystal phase.
  • the In 6 WO 12 crystal phase is a trigonal crystal structure and is an indium tungstate compound crystal phase having a crystal structure defined by JCPDS card 01-074-1410. As long as the crystal system is shown, oxygen may be deficient or metal may be dissolved, and the lattice constant may be changed.
  • the InW 3 O 9 crystal phase has a hexagonal crystal structure and is an indium tungstate compound crystal phase having a crystal structure defined by JCPDS Card 33-627. As long as the crystal system is shown, oxygen may be deficient or metal may be dissolved, and the lattice constant may be changed.
  • the presence of the indium tungstate compound crystal phase can be confirmed by the presence of a peak attributed to the “indium tungstate compound crystal phase” in X-ray diffraction. For example, it can be confirmed by the presence of peaks attributed to the above-mentioned In 6 WO 12 crystal phase and InW 3 O 9 crystal phase.
  • the measurement conditions for X-ray diffraction the conditions shown in the following “(2) Second crystal phase” are employed.
  • the second crystal phase is a crystal phase different from the first crystal phase, and has a first diffraction peak at a position larger than 34.74 deg of 2 ⁇ in X-ray diffraction and smaller than 34.97 deg. Crystalline phase.
  • the oxide sintered body of the present embodiment including the first crystal phase and the second crystal phase different from the first crystal phase can exhibit a high apparent density even at a relatively low sintering temperature, and the sputter target being sputtered.
  • the surface roughness can be reduced.
  • the position of the first diffraction peak is preferably smaller than 34.90 deg of 2 ⁇ from the viewpoint of reducing the apparent density and the surface roughness of the sputter target during sputtering.
  • the second crystal phase is included in a part of the oxide sintered body.
  • the presence of the second crystal phase can be confirmed by X-ray diffraction.
  • X-ray diffraction is measured under the following conditions or equivalent conditions.
  • the first diffraction peak is observed at a position larger than 34.74 deg of 2 ⁇ in X-ray diffraction and smaller than 34.97 deg means that the surface interval is larger than 2.56 ⁇ and smaller than 2.58 ⁇ . It has been clarified that the first diffraction peak does not coincide with the diffraction peak position of an oxide or composite oxide composed of one or more of In, W and Zn and an oxygen atom. Examples of the oxide include In 2 O 3 phase which is a bixbite type crystal phase, hexagonal wurtzite crystal ZnO, monoclinic WO 3 and the like.
  • the composite oxide examples include ZnWO 4 , In 6 WO 12 , and In 2 O 3 (ZnO) m (m is a natural number).
  • the oxide sintered body of the present embodiment further including the above can exhibit a high apparent density even at a relatively low sintering temperature, and can reduce the surface roughness of the sputter target during sputtering. According to the oxide sintered body, field effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using the oxide sintered body as a channel layer can be increased.
  • the oxide sintered body of the present embodiment has an apparent density greater than 6.4 g / cm 3 and 7.5 g / cm 3 or less.
  • the oxide sintered body of the present embodiment preferably has a relative density (relative density / theoretical density) of 94% or more, which is the ratio of the apparent density to the theoretical density.
  • the apparent density within the above range is advantageous when the oxide sintered body of the present embodiment is used as a sputtering target.
  • the apparent density of the oxide sintered body is preferably as high as possible.
  • the low apparent density of the oxide sintered body means that there are many voids in the oxide sintered body.
  • the sputter target is used while its surface is etched with argon ions during use. Therefore, if there are vacancies in the oxide sintered body, they are exposed during film formation and the internal gas is released, so that the gas released from the target is mixed into the deposited oxide semiconductor thin film. As a result, the film characteristics deteriorate.
  • the oxide sintered body of the present embodiment has a W content greater than 0.01 atomic% and 5.0 atomic% or less, a Zn content of 1.2 atomic% or more and less than 50 atomic%, and Zn / W ratio is larger than 1.0 and smaller than 20000.
  • the W content, Zn content, and Zn / W ratio are in the above ranges because the oxide has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering. It is advantageous for realizing a sintered body, and also improves field effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer. It is advantageous also in raising.
  • the W content of the oxide sintered body is preferably 0.05 atomic percent or more and 3 atomic percent or less, more preferably 2 atomic percent. It is as follows. When the W content of the oxide sintered body is 0.01 atomic% or less, in a semiconductor device including an oxide semiconductor film formed using the oxide sintered body as a channel layer, reliability under light irradiation It becomes low. When the W content of the oxide sintered body exceeds 5.0 atomic%, in a semiconductor device including an oxide semiconductor film formed using a sputtering target including the oxide sintered body as a channel layer, a field effect Mobility will be low.
  • the range of the W content of the oxide sintered body is determined by the characteristics of the semiconductor device including the oxide semiconductor film formed using the oxide sintered body of the present embodiment as a channel layer.
  • the W content of the oxide semiconductor film usually indicates a value corresponding to the W content of the oxide sintered body.
  • the W content of the oxide semiconductor film does not necessarily match the W content of the oxide sintered body.
  • the W content of the oxide sintered body is larger than 0.01 atomic% and not larger than 5.0 atomic%, preferably 0.01 atomic%. More than 3 atomic%, more preferably more than 0.01 atomic% and not more than 1 atomic%, still more preferably less than 0.5 atomic%.
  • the W content of the oxide sintered body is 0.01 atomic% or less, the apparent density of the oxide sintered body tends to be too low.
  • the W content of the oxide sintered body exceeds 5.0 atomic%
  • the oxide sintered body is applied to the sputter target, the surface roughness of the sputter target during sputtering increases, and as a result, The surface roughness of the oxide semiconductor film to be formed also increases.
  • the W element Since the W element has a high atomic weight, the sputtering rate is low, so that the W-containing crystal phase is less likely to be etched than the other phases during sputtering, and tends to be convex on the target surface.
  • the W content of the oxide sintered body is lowered, the area ratio of the crystal phase containing W present on the target surface is reduced, so that convex portions are reduced during sputtering and the surface roughness can be reduced. .
  • An oxide sintered body obtained by mixing indium oxide and tungsten oxide generally has a small apparent density.
  • the apparent density can be increased by adding Zn and increasing the contact points between W and Zn
  • the desired W content determined in consideration of the characteristics of the semiconductor device is greater than 0.01 atomic%. Since the amount is as small as 0 atomic% or less, it is preferable to increase the Zn content in order to realize an oxide sintered body having a higher apparent density.
  • the Zn content is less than 1.2 atomic%, it tends to be difficult to obtain a sufficiently high apparent density.
  • the Zn content is 50 atomic% or more, the electric resistance of the oxide sintered body increases, and it tends to be difficult to perform sputtering by applying a DC voltage. Zn content rate becomes like this.
  • the Zn / W ratio is preferably 15 or more.
  • the Zn / W ratio is 20000 or more, the electric resistance of the oxide sintered body increases, and it tends to be difficult to perform sputtering by applying a DC voltage. From this viewpoint, the Zn / W ratio is preferably 100 or less.
  • the contents of In, Zn, and W in the oxide sintered body can be measured by ICP mass spectrometry.
  • the oxide sintered body of the present embodiment can exhibit a high apparent density even at a relatively low sintering temperature, and can reduce the surface roughness of the sputter target during sputtering when applied to the sputter target. it can.
  • the oxide sintered body of the present embodiment can be suitably used as a sputtering target for forming an oxide semiconductor film (for example, an oxide semiconductor film functioning as a channel layer) of a semiconductor device. According to the sintered body, it is possible to obtain a semiconductor device with high field effect mobility and high reliability under light irradiation.
  • the oxide sintered body of the present embodiment is preferably a crystal phase different from the first crystal phase and includes a third crystal phase containing zinc (Zn).
  • the inclusion of the third crystal phase is advantageous in realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering.
  • it is advantageous in increasing the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer.
  • the third crystal phase may be the same phase as the second crystal phase.
  • the third crystal phase is a phase that can be included in part of the oxide sintered body.
  • the third crystal phase is a crystal phase containing Zn, and more typically a phase in which the Zn content [the Zn content (atomic%) relative to the sum of In, W and Zn] is higher than that of the first crystal phase. is there.
  • the presence of the third crystal phase can be confirmed by surface analysis using SEM-EDX performed when obtaining the indium-rich crystal phase occupancy ratio.
  • the crystal phase constituting the crystal particles is the third crystal phase.
  • the third crystal phase preferably has a Zn content of 50 atomic% or more.
  • the Zn content of the third crystal phase is more Preferably it is 60 atomic% or more, More preferably, it is 70 atomic% or more.
  • the Zn content of the third crystal phase may be 100 atomic%.
  • the third crystal phase may be at least one crystal phase selected from the group consisting of a fourth crystal phase described later, a fifth crystal phase which is a zinc tungstate compound crystal phase described later, and a hexagonal wurtzite crystal phase.
  • the third crystal phase may consist of only one type of crystal phase or may contain two or more types of crystal phases.
  • the crystal grains constituting the third crystal phase preferably have an average major axis diameter of 3 ⁇ m to 50 ⁇ m and an average aspect ratio of 1.5 to 50. This is advantageous in realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering. This is also advantageous in increasing the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using a sintered body as a channel layer.
  • the average major axis diameter and average aspect ratio are obtained as follows.
  • group A which is the third crystal phase, is classified as the first crystal phase. It is observed in a dark gray color compared to Group B.
  • the major axis length and minor axis length of the crystal grains constituting the third crystal phase observed in dark gray in the backscattered electron image taken at 500 times are measured, and the ratio of the major axis length to the minor axis length (long
  • the aspect ratio is calculated (axis length / short axis length).
  • the minor axis length is measured at a position that is 1/2 the major axis length.
  • the third crystal phase to be measured does not have to be a single crystal, and may be a particle in which polycrystals are gathered together.
  • One independent third crystal phase region surrounded by the first crystal phase may be used. Measure as one particle.
  • 100 short axis lengths and 100 long axis lengths of the third crystal phase in the 170 ⁇ m ⁇ 250 ⁇ m field of the backscattered electron image taken at 500 times are measured randomly, and the long axis length is measured in order from the longest.
  • the average value of 20 from the 3rd position to the 22nd position arranged in the above is defined as the average major axis diameter.
  • the average major axis diameter is 3 ⁇ m or more and 50 ⁇ m or less, the apparent density of the oxide sintered body is high, and an oxide sintered body capable of reducing the surface roughness of the sputtering target during sputtering is realized. It is advantageous.
  • the average major axis diameter is smaller than 3 ⁇ m, the surface roughness of the sputtering target during sputtering tends to be difficult to decrease.
  • the average major axis diameter is larger than 50 ⁇ m, a sufficiently high apparent density tends not to be obtained, and the surface roughness of the sputter target during sputtering tends to be difficult to decrease.
  • the average major axis diameter is more preferably 10 ⁇ m or more, and further preferably 15 ⁇ m or more.
  • the average major axis diameter is more preferably 40 ⁇ m or less, and further preferably 30 ⁇ m or less.
  • An average aspect ratio of 1.5 or more and 50 or less is to realize an oxide sintered body that has a high apparent density of the oxide sintered body and can reduce the surface roughness of the sputtering target during sputtering. Is advantageous. When the average aspect ratio is less than 1.5, there is a tendency that a sufficiently small surface roughness cannot be obtained. When the average aspect ratio is greater than 50, a sufficiently high apparent density tends not to be obtained.
  • the average aspect ratio is more preferably 4 or more, still more preferably 6 or more, and still more preferably 8 or more. The average aspect ratio is more preferably 40 or less, and still more preferably 30 or less.
  • the third crystal phase is preferably dispersed in the first crystal phase. This is advantageous when the oxide sintered body of the present embodiment is used as a sputtering target.
  • the voltage applied to the sputtering target may be a DC voltage.
  • the sputtering target is desired to have conductivity. This is because when the electric resistance of the sputtering target is increased, a direct-current voltage cannot be applied and film formation by sputtering (formation of an oxide semiconductor film) cannot be performed.
  • the oxide sintered body used as a sputtering target there is a region with a high electrical resistance in a part thereof, and when the region is wide, a direct current voltage is not applied to the region with a high electrical resistance, so that region is not sputtered. May cause problems.
  • abnormal discharge called arcing may occur in a region with high electrical resistance, which may cause problems such as film formation not being performed normally.
  • the third crystal phase has a higher electric resistance than the first crystal phase, the above-described problem may occur when the third crystal phase exists over a wide region.
  • the third crystal phase is preferably dispersed in the first crystal phase.
  • the term “dispersion” as used herein means that the number of crystal grains having an average major axis diameter of 3 ⁇ m or more and 50 ⁇ m or less and an average aspect ratio of 1.5 or more and 50 or less is preferably 1, and at most 5 aggregates. Means it exists. Confirmation of the dispersion state can be confirmed by the reflected electron image obtained by SEM observation of 500 times as described above.
  • the third crystal phase is a crystal phase different from the first crystal phase, and includes a fourth crystal phase having a second diffraction peak at a position larger than 31.77 deg of 2 ⁇ in X-ray diffraction and smaller than 32.00 deg. Is preferred.
  • the inclusion of the fourth crystal phase is advantageous in realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering.
  • it is advantageous in increasing the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer.
  • the fourth crystal phase may be the same phase as the second crystal phase.
  • the fourth crystal phase is a phase that can be included in a part of the oxide sintered body.
  • the position of the second diffraction peak is preferably 31 for realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering. It is larger than .8 deg and preferably not larger than 31.96 deg.
  • the fact that the second diffraction peak is observed at a position larger than 31.77 deg of 2 ⁇ and smaller than 32.00 deg in X-ray diffraction means that it has an interplanar spacing larger than 2.795 mm and smaller than 2.814 mm.
  • the presence of the fourth crystal phase can be confirmed by X-ray diffraction.
  • the conditions shown in the above “(2) Second crystal phase” are employed.
  • In 2 O 3 (ZnO) 5 can be considered as the fourth crystal phase, but the position of the second diffraction peak indicated by the fourth crystal phase is generally more than the diffraction peak position of In 2 O 3 (ZnO) 5. Since it is in the vicinity of 31.92 deg on the low angle side, it is not certain at present whether the fourth crystal phase is actually In 2 O 3 (ZnO) 5 . When the fourth crystal phase is actually In 2 O 3 (ZnO) 5 , the fourth crystal phase and the second crystal phase are different.
  • the ratio Ia / Ib between the peak intensity Ia of the first diffraction peak and the peak intensity Ib of the second diffraction peak is preferably 0.05 or more and 3 or less.
  • An Ia / Ib of 0.05 or more and 3 or less realizes an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputtering target during sputtering. It is also advantageous for improving the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer. is there.
  • Ia / Ib is less than 0.05, the surface roughness of the sputtering target during sputtering tends not to be reduced. From this viewpoint, Ia / Ib is more preferably 0.1 or more, and further preferably 0.2 or more. It is not easy to prepare an oxide sintered body having Ia / Ib greater than 3. From the viewpoint of reducing the surface roughness of the sputtering target during sputtering, Ia / Ib is more preferably 2 or less.
  • Ia / Ib shows a value specific to the material when the sample is non-oriented, but in the oxide sintered body of the present embodiment, Ia / Ib may show a value different from the value specific to the material. .
  • the second crystal phase having the first diffraction peak and the fourth crystal phase having the second diffraction peak are the same compound, it is considered that the present compound has orientation.
  • the second crystal phase having the first diffraction peak and the fourth crystal phase having the second diffraction peak are different compounds, the second crystal phase and / or the fourth crystal phase have orientation. Or a value reflecting the abundance ratio of the second crystal phase and the fourth crystal phase.
  • the surface roughness of the sputter target (oxide sintered body) during sputtering may vary.
  • Ia / Ib is 0.05 or more and 3 or less. This is advantageous in reducing the surface roughness of the sputtering target during sputtering.
  • the third crystal phase may include a fifth crystal phase that is a crystal phase different from the first crystal phase and is a zinc tungstate compound crystal phase. Further inclusion of the fifth crystal phase is advantageous in realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering. In addition, it is advantageous in increasing the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer.
  • the fifth crystal phase may be the same phase as the second crystal phase or the fourth crystal phase.
  • the fifth crystal phase is a phase that can be included in part of the oxide sintered body.
  • the “zinc tungstate compound crystal phase” is a crystal phase mainly composed of Zn, W and O.
  • a ZnWO 4 type crystal phase is mentioned.
  • the "ZnWO 4 type crystal phase”, ZnWO 4 crystalline phase, and at least a portion of ZnWO 4 crystalline phase a phase that contains at least one element other than Zn and W, the same crystal structure as ZnWO 4 crystalline phase is a general term for those having The ZnWO 4 crystal phase is a zinc tungstate compound crystal phase having a crystal structure represented by the space group P12 / c1 (13) and having a crystal structure defined by JCPDS card 01-088-0251. As long as the crystal system is shown, oxygen may be deficient or metal may be dissolved, and the lattice constant may be changed.
  • the presence of the fifth crystal phase can be confirmed by the presence of a peak attributed to the “zinc tungstate compound crystal phase” in X-ray diffraction.
  • a peak attributed to the above-described ZnWO 4 type crystal phase As the measurement conditions for the X-ray diffraction, the conditions shown in the above “(2) Second crystal phase” are employed.
  • the third crystal phase can further include a hexagonal wurtzite crystal phase. Further inclusion of a hexagonal wurtzite crystal phase is necessary for realizing an oxide sintered body that has a high apparent density even at a relatively low sintering temperature and can reduce the surface roughness of the sputter target during sputtering. It is also advantageous for increasing the field-effect mobility and reliability under light irradiation of a semiconductor device including an oxide semiconductor film formed using an oxide sintered body as a channel layer.
  • the hexagonal wurtzite crystal phase may be the same phase as the fourth crystal phase. When the hexagonal wurtzite crystal phase is the fourth crystal phase, the fourth crystal phase and the second crystal phase are different.
  • the hexagonal wurtzite crystal phase is a phase that can be included in part of the oxide sintered body.
  • hexagonal wurtzite crystal phase refers to a hexagonal wurtz crystal phase and a phase in which at least a part of the hexagonal wurtz crystal phase contains at least one metal element other than Zn, A generic term for those having the same crystal structure as the Wurtz crystal phase.
  • the hexagonal wurtz crystal phase is one of the crystal phases of zinc oxide (ZnO), and space group: P63mc, space group no. : A crystal structure represented by 186 and defined in JCPDS card 01-079-0207.
  • the presence of the hexagonal wurtzite crystal phase can be confirmed by the presence of a peak attributed to the “hexagonal wurtzite crystal phase” in X-ray diffraction. For example, it can be confirmed by the presence of a peak attributed to the above zinc oxide.
  • the measurement conditions for the X-ray diffraction the conditions shown in the above “(2) Second crystal phase” are employed.
  • the hexagonal wurtzite crystal phase may contain ZnO as a main component, and W and / or In may be dissolved in substitutional or interstitial forms at least in part.
  • W and / or In may be dissolved in substitutional or interstitial forms at least in part.
  • the oxide sintered body of the present embodiment may further contain zirconium (Zr).
  • the content is, for example, 1 ⁇ 10 17 atms / cm 3 or more and 1 ⁇ 10 20 atms / cm 3 or less.
  • Zr is an element that can be mixed in the manufacturing process of the oxide sintered body, but it can achieve a high apparent density of the oxide sintered body and reduce the surface roughness of the sputter target during sputtering. It does not inhibit. The presence of Zr and its content can be confirmed with a secondary ion mass spectrometer.
  • the oxide sintered body of the present embodiment can be suitably used as a sputter target.
  • the sputter target is a raw material for the sputtering method.
  • a sputtering target and a substrate are placed facing each other in a film forming chamber, a voltage is applied to the sputtering target, and the surface of the target is sputtered with rare gas ions, thereby forming atoms constituting the target from the target.
  • This is a method of forming a film composed of atoms constituting the target by releasing and depositing on the substrate.
  • the elements that make up the sputtering target are broken down to the atomic level by rare gas ions, but if there are protrusions on the surface, fine particles will protrude from the protrusions and enter the film, or the electric field will concentrate on the protrusions. By doing so, the number of atoms jumping out only by that portion increases, and the film thickness changes in the in-plane direction reflecting this. For this reason, if the surface of the sputtering target is rough, the thin film formed using it as a raw material may also become rough.
  • the low apparent density means that there are many submicron sized pores in the sputter target.
  • the same phenomenon as the above-mentioned convex portion occurs in the peripheral portion surrounding the pore, and as a result, the formed thin film may become rough.
  • the formed oxide semiconductor It has been found desirable to reduce the surface roughness of the membrane.
  • An oxide semiconductor film forms an interface with various films such as a gate insulating film, an etch stopper layer, a source electrode, a drain electrode, and a passivation film. If the interface is uneven, movement of electrons is hindered. It is considered that the field effect mobility is lowered. Various defect levels are likely to be generated at the above-mentioned interface, but the area of the interface increases as the surface roughness increases, and as a result, the number of defects increases, resulting in excitation of carriers under light irradiation. It is considered that the loss easily occurs and the reliability under light irradiation deteriorates.
  • the oxide sintered body of this embodiment is applied to a sputter target, the surface roughness of the sputter target during sputtering can be reduced. As a result, the surface roughness of the oxide semiconductor film to be formed can be reduced. can do.
  • the oxide sintered body of the present embodiment includes a predetermined second crystal phase, and has an appropriate W content, Zn content, and Zn / W ratio, so that the surface roughness of the sputter target during sputtering is high. Is an oxide sintered body that meets the above requirements.
  • One method for producing an oxide sintered body according to this embodiment is a method for producing an oxide sintered body according to Embodiment 1, in which a primary mixture of zinc oxide powder and tungsten oxide powder is used.
  • a step of preparing, a step of forming a calcined powder by heat-treating the primary mixture, a step of preparing a secondary mixture of raw material powders including the calcined powder, and a molded body by molding the secondary mixture A step of forming, and a step of forming an oxide sintered body by sintering the formed body.
  • the primary mixture is heat-treated at a temperature of 550 ° C. or higher and lower than 1200 ° C. in an oxygen-containing atmosphere, thereby forming a double oxide powder containing Zn and W as the calcined powder. Including that.
  • the primary mixture of the zinc oxide powder and the tungsten oxide powder is heat-treated at a temperature of 550 ° C. or more and less than 1200 ° C. in an oxygen-containing atmosphere.
  • a double oxide powder containing Zn and W as the calcined powder increases the apparent density even at a relatively low sintering temperature and reduces the surface roughness of the sputter target during sputtering.
  • An oxide sintered body that can be suitably used as a sputtering target can be obtained.
  • the double oxide may be deficient in oxygen or substituted with metal.
  • the temperature of the heat treatment is less than 550 ° C., a double oxide powder containing Zn and W cannot be obtained, and if it is 1200 ° C. or higher, the double oxide powder containing Zn and W is decomposed or scattered. The particle size of the double oxide powder tends to be too large for use.
  • an oxide semiconductor film formed using a sputter target containing an oxide sintered body obtained is formed into a channel layer.
  • the field effect mobility and the reliability under light irradiation can be increased more effectively.
  • the double oxide containing Zn and W preferably contains a ZnWO 4 type crystal phase.
  • the ZnWO 4 type crystal phase is a zinc tungstate compound crystal phase having a crystal structure represented by the space group P12 / c1 (13) and having a crystal structure defined by JCPDS card 01-088-0251. . As long as the crystal system is shown, oxygen may be deficient or metal may be dissolved, and the lattice constant may be changed.
  • the ZnWO type 4 crystal phase is identified by X-ray diffraction measurement.
  • another one of the manufacturing methods of the oxide sintered compact which concerns on this embodiment is a manufacturing method of the oxide sintered compact which concerns on Embodiment 1, Comprising: Indium oxide powder and tungsten oxide powder
  • a step of preparing a primary mixture, a step of forming a calcined powder by heat-treating the primary mixture, a step of preparing a secondary mixture of raw material powders including the calcined powder, and forming the secondary mixture The step of forming a molded body by the above and the step of forming an oxide sintered body by sintering the molded body are included.
  • the primary mixture is heat-treated at a temperature of 700 ° C. or higher and lower than 1400 ° C. in an oxygen-containing atmosphere, thereby forming a double oxide powder containing In and W as the calcined powder. Including that.
  • the primary mixture of the indium oxide powder and the tungsten oxide powder is heat-treated at a temperature of 700 ° C. or higher and lower than 1400 ° C. in an oxygen-containing atmosphere.
  • a double oxide powder containing In and W as the calcined powder increases the apparent density even at a relatively low sintering temperature, and reduces the surface roughness of the sputter target during sputtering.
  • An oxide sintered body that can be suitably used as a sputtering target can be obtained.
  • the double oxide may be deficient in oxygen or substituted with metal.
  • the heat treatment temperature is less than 700 ° C., a double oxide powder containing In and W cannot be obtained. If the heat treatment temperature is 1400 ° C. or higher, the double oxide powder containing In and W is decomposed or scattered. The particle size of the double oxide powder tends to be too large for use.
  • an oxide semiconductor film formed using a sputter target containing an oxide sintered body obtained is formed into a channel layer.
  • the field effect mobility and the reliability under light irradiation can be increased more effectively.
  • the double oxide containing In and W preferably contains an In 6 WO 12 type crystal phase.
  • the In 6 WO 12 crystal phase is a trigonal crystal structure and is an indium tungstate compound crystal phase having a crystal structure defined by JCPDS card 01-074-1410. As long as the crystal system is shown, oxygen may be deficient or metal may be dissolved, and the lattice constant may be changed.
  • 2004-091265 is an InW 3 O 9 crystal phase, has a hexagonal crystal structure, and is defined in JCPDS Card 33-627. Therefore, the crystal structure is different from the In 6 WO 12 crystal phase.
  • the In 6 WO 12 type crystal phase is identified by X-ray diffraction measurement.
  • the oxide sintered body containing In, W and Zn it is effective to have a double oxide containing Zn and W having a low melting point present during sintering.
  • a process for producing a pre-synthesized composite oxide powder containing Zn and W It is preferable to use a method for increasing the number of contact points with Zn by using a composite oxide powder containing In and W synthesized in advance. These methods may be used alone or in combination. For example, a method of using a composite oxide powder containing Zn and W synthesized in advance in a manufacturing process and a method using a composite oxide powder containing indium and tungsten synthesized beforehand may be used in combination.
  • a composite oxide powder containing Zn and W synthesized in advance is used in the manufacturing process. It is more preferable to use at least the method used.
  • the tungsten oxide powder used for manufacturing the oxide sintered body preferably contains at least one crystal phase selected from the group consisting of a WO 3 crystal phase, a WO 2 crystal phase, and a WO 2.72 crystal phase. .
  • the apparent density of the oxide sintered body can be increased more effectively, and the surface roughness of the sputtering target during sputtering can be reduced more effectively.
  • the tungsten oxide powder preferably has a median particle diameter d50 of 0.1 ⁇ m to 4 ⁇ m, more preferably 0.2 ⁇ m to 2 ⁇ m, and further preferably 0.3 ⁇ m to 1.5 ⁇ m. preferable. Thereby, the apparent density of the oxide sintered body can be increased more effectively, and the surface roughness of the sputtering target during sputtering can be reduced more effectively.
  • the median particle size d50 is determined by BET specific surface area measurement. When the median particle size d50 is smaller than 0.1 ⁇ m, it is difficult to handle the powder, and it tends to be difficult to uniformly mix the zinc oxide powder and the tungsten oxide powder or the indium oxide powder and the tungsten oxide powder. .
  • the mixed oxide powder containing Zn and W obtained by heat treatment at a temperature of 550 ° C. or more and less than 1200 ° C. in an oxygen-containing atmosphere after mixing with the zinc oxide powder The particle size also increases, and it tends to be difficult to increase the apparent density of the oxide sintered body more effectively and to reduce the surface roughness of the sputtering target during sputtering more effectively.
  • the particle size of the double oxide powder containing In and W obtained by heat treatment at a temperature of 700 ° C. or higher and lower than 1400 ° C. in an oxygen-containing atmosphere after being mixed with the indium oxide powder is also increased. Therefore, it tends to be difficult to increase the apparent density of the oxide sintered body more effectively and to reduce the surface roughness of the sputtering target during sputtering more effectively.
  • the manufacturing method of the oxide sintered body according to the present embodiment is not particularly limited, but includes, for example, the following steps from the viewpoint of efficiently forming the oxide sintered body of Embodiment 1.
  • Step of preparing raw material powder As the raw material powder of the oxide sintered body, indium oxide powder (for example, In 2 O 3 powder), tungsten oxide powder (for example, WO 3 powder, WO 2.72 powder, WO 2 Powder), zinc oxide powder (for example, ZnO powder) and the like, and oxide powders of metal elements constituting the oxide sintered body are prepared.
  • As the tungsten oxide powder not only the WO 3 powder but also a powder having a chemical composition deficient in oxygen compared to the WO 3 powder such as the WO 2.72 powder and the WO 2 powder is used as a raw material. It is preferable from the viewpoint of increasing the field effect mobility and the reliability under light irradiation.
  • the purity of the raw material powder is preferably a high purity of 99.9% by mass or more from the viewpoint of preventing unintentional mixing of metal elements and Si into the oxide sintered body and obtaining stable physical properties.
  • the median particle diameter d50 of the tungsten oxide powder is 0.1 ⁇ m or more and 4 ⁇ m or less, the apparent density of the oxide sintered body can be increased more effectively, and the surface of the sputter target during sputtering From the viewpoint of more effectively reducing the roughness, it is preferable.
  • Step of preparing primary mixture (2-1) Step of preparing primary mixture of zinc oxide powder and tungsten oxide powder Among the above raw material powders, zinc oxide powder and tungsten oxide powder Mix (or pulverize and mix). At this time, when it is desired to obtain a ZnWO 4 type crystal phase as the crystal phase of the oxide sintered body, the tungsten oxide powder and the zinc oxide powder are mixed at a molar ratio of 1: 1 to Zn 2 W 3 O 8. In order to obtain a type crystal phase, the tungsten oxide powder and the zinc oxide powder are mixed at a molar ratio of 3: 2.
  • the oxide sintered body preferably contains a ZnWO 4 type phase.
  • the method of mixing the tungsten oxide powder and the zinc oxide powder there is no particular limitation on the method of mixing the tungsten oxide powder and the zinc oxide powder, and any of dry and wet methods may be used, and specifically, pulverized and mixed using a ball mill, a planetary ball mill, a bead mill or the like. Is done. In this way, a primary mixture of raw material powders is obtained.
  • a drying method such as natural drying or a spray dryer can be used to dry the mixture obtained using the wet pulverization and mixing method.
  • Step of preparing a primary mixture of indium oxide powder and tungsten oxide powder Among the raw material powders, indium oxide powder and tungsten oxide powder are mixed (or ground and mixed). At this time, when an In 6 WO 12 type crystal phase is desired as the crystal phase of the oxide sintered body, the tungsten oxide powder and the indium oxide powder are mixed at a molar ratio of 1: 3.
  • the method of mixing the tungsten oxide powder and the indium oxide powder and any of dry and wet methods may be used. Specifically, pulverized and mixed using a ball mill, a planetary ball mill, a bead mill or the like. Is done. In this way, a primary mixture of raw material powders is obtained.
  • a drying method such as natural drying or a spray dryer can be used to dry the mixture obtained using the wet pulverization and mixing method.
  • Step of forming calcined powder (3-1) Step of forming calcined powder of zinc tungstate oxide
  • the obtained primary mixture is heat-treated (calcined) to obtain calcined powder (Zn and W A double oxide powder).
  • the calcining temperature of the primary mixture is such that the particle size of the calcined product does not become too large to reduce the apparent density of the oxide sintered body and to increase the surface roughness of the sputter target during sputtering.
  • it is preferably 550 ° C. or higher. .
  • the calcining atmosphere may be an atmosphere containing oxygen, but may be an air atmosphere having a pressure higher than atmospheric pressure or air, or an oxygen-nitrogen mixed atmosphere containing 25% by volume or more of oxygen having a pressure higher than atmospheric pressure or air. preferable. Since the productivity is high, an air atmosphere at atmospheric pressure or in the vicinity thereof is more preferable.
  • Step of forming a calcined powder of indium tungstate oxide The obtained primary mixture is heat-treated (calcined) to form a calcined powder (a double oxide powder containing In and W). To do.
  • the calcining temperature of the primary mixture is such that the particle size of the calcined product does not become too large to reduce the apparent density of the oxide sintered body and to increase the surface roughness of the sputter target during sputtering.
  • the temperature should be 700 ° C. or higher. Is preferred. More preferably, it is 800 degreeC or more and less than 1300 degreeC.
  • the calcining atmosphere may be an atmosphere containing oxygen, but may be an air atmosphere having a pressure higher than atmospheric pressure or air, or an oxygen-nitrogen mixed atmosphere containing 25% by volume or more of oxygen having a pressure higher than atmospheric pressure or air. preferable. Since the productivity is high, an air atmosphere at atmospheric pressure or in the vicinity thereof is more preferable.
  • Step of preparing secondary mixture of raw material powder including calcined powder the obtained calcined powder and the remaining powder of the raw material powder [indium oxide powder (for example, In 2 O 3 powder) ) Or zinc oxide powder (for example, ZnO powder)] is mixed (or ground and mixed) in the same manner as the preparation of the primary mixture. In this way, a secondary mixture of raw material powders is obtained.
  • the tungsten oxide is preferably present as a double oxide by the calcination step.
  • the obtained molded body is sintered to form an oxide sintered body.
  • the hot press sintering method it is preferable not to use the hot press sintering method in terms of productivity.
  • the sintering temperature of the molded body is 900 ° C. or higher. It is preferably lower than 1200 ° C.
  • the sintering atmosphere from the viewpoint of obtaining an oxide sintered body having a small surface roughness of the sputtering target during sputtering by preventing the grain size of the constituent crystals of the oxide sintered body from increasing.
  • An air atmosphere at or near atmospheric pressure is preferred.
  • the sputter target according to the present embodiment includes the oxide sintered body according to the first embodiment. Therefore, the sputter target according to this embodiment can be suitably used for forming an oxide semiconductor film of a semiconductor device having high field effect mobility and high reliability under light irradiation by a sputtering method.
  • the sputter target according to the present embodiment is preferably used for forming an oxide semiconductor film of a semiconductor device with high field effect mobility and high reliability under light irradiation by a sputtering method.
  • 1 oxide sintered body is preferable, and the oxide sintered body of Embodiment 1 is more preferable.
  • the semiconductor device 10 according to the present embodiment is formed using the oxide sintered body of the first embodiment or formed by sputtering using the sputter target of the third embodiment.
  • the oxide semiconductor film 14 is included. Since the oxide semiconductor film 14 is included, the semiconductor device according to the present embodiment can have characteristics of high field effect mobility and high reliability under light irradiation.
  • the semiconductor device 10 according to the present embodiment is not particularly limited, but is preferably a TFT (thin film transistor) because it has high field effect mobility and high reliability under light irradiation, for example.
  • the oxide semiconductor film 14 included in the TFT is preferably a channel layer because it has high field-effect mobility and high reliability under light irradiation.
  • the W content of the oxide semiconductor film 14 is preferably greater than 0.01 atomic% and equal to or less than 5.0 atomic%, and the Zn content of the oxide semiconductor film 14 is Preferably, it is 1.2 atomic% or more and less than 50 atomic%, and the Zn / W ratio of the oxide semiconductor film 14 is preferably larger than 1.0 and smaller than 20000.
  • the field effect mobility of the semiconductor device 10 and the reliability under light irradiation can be improved.
  • the W content of the oxide semiconductor film 14 is more preferably 0.05 atomic percent or more and 3 atomic percent or less, and further preferably 2 atomic percent. It is as follows. When the W content of the oxide semiconductor film 14 is 0.01 atomic% or less, in a semiconductor device including the oxide semiconductor film 14 as a channel layer, reliability under light irradiation tends to be low. When the W content of the oxide semiconductor film 14 exceeds 5.0 atomic%, the field effect mobility tends to be low in a semiconductor device including the oxide semiconductor film as a channel layer.
  • the W content of the oxide semiconductor film 14 is greater than 0.01 atomic% and equal to or less than 5.0 atomic%, preferably 0.01 atomic%. More than 3 atomic%, more preferably more than 0.01 atomic% and not more than 1 atomic%, still more preferably less than 0.5 atomic%. When the W content is in the above range, the oxide semiconductor film 14 having a small surface roughness is easily obtained.
  • the oxide semiconductor film 14 has a Zn content of 1.2 atomic% or more and less than 50 atomic% and the oxide semiconductor film 14 has a Zn / W ratio of greater than 1.0 and less than 20000, the oxide semiconductor film In a semiconductor device including 14 as a channel layer, field effect mobility can be increased and reliability under light irradiation can be increased.
  • the Zn content of the oxide semiconductor film 14 is more preferably greater than 3 atomic percent and not greater than 40 atomic percent, and even more preferably not less than 5 atomic percent. Is less than 20 atomic%, still more preferably 11 atomic% or more, and particularly preferably 15 atomic% or more.
  • the Zn content of the oxide semiconductor film 14 is smaller than 1.2 atomic%, in a semiconductor device including the oxide semiconductor film 14 as a channel layer, reliability under light irradiation tends to be low.
  • the Zn content of the oxide semiconductor film 14 is 50 atomic% or more, the field effect mobility tends to be low in a semiconductor device including the oxide semiconductor film 14 as a channel layer.
  • the Zn / W ratio in the oxide semiconductor film 14 is 1.0 or less, in a semiconductor device including the oxide semiconductor film 14 as a channel layer, the reliability under light irradiation tends to be low.
  • the Zn / W ratio is more preferably 3.0 or more, and further preferably 5.0 or more.
  • the Zn / W ratio in the oxide semiconductor film 14 is 20000 or more, the field effect mobility tends to be low in a semiconductor device including the oxide semiconductor film 14 as a channel layer.
  • the Zn / W ratio is more preferably less than 100.
  • the chemical composition of the oxide semiconductor film 14, that is, the content of various elements is measured by RBS (Rutherford backscattering analysis). Based on this measurement result, W content rate, Zn content rate, and Zn / W ratio are calculated.
  • RBS Rutherford backscattering analysis
  • W content rate, Zn content rate, and Zn / W ratio are calculated.
  • TEM-EDX a transmission electron microscope with an energy dispersive fluorescent X-ray analyzer.
  • RBS measurement is desirable because of the accuracy of chemical composition measurement.
  • TEM-EDX first, a calibration curve sample is made of In, W, Zn, and O, has a composition close to the oxide semiconductor film to be measured, and can be analyzed by RBS At least three or more oxide semiconductor films are prepared.
  • the contents of In, W and Zn are measured by RBS, and the contents of In, W and Zn are measured by TEM-EDX. From these measured values, a calibration curve showing the relationship between the measured values of In, W and Zn contents by TEM-EDX and the measured values of In, W and Zn contents by RBS is created. Then, for the oxide semiconductor film to be measured, the contents of In, W and Zn are measured by TEM-EDX, and then the measured values are measured for the contents of In, W and Zn by RBS based on the calibration curve. Convert to value. This converted value is the content of In, W, and Zn in the oxide semiconductor film to be measured.
  • the oxide semiconductor 14 may further contain zirconium (Zr).
  • the content is, for example, 1 ⁇ 10 17 atms / cm 3 or more and 1 ⁇ 10 20 atms / cm 3 or less.
  • Zr is an element that can be mixed in the manufacturing process of the oxide sintered body, and can also be mixed in the oxide semiconductor film 14 formed using this oxide sintered body as a raw material. It does not hinder high field effect mobility and high reliability under light irradiation. The presence and content of zirconium can be confirmed with a secondary ion mass spectrometer.
  • the oxide semiconductor film 14 is composed of at least one of a nanocrystalline oxide and an amorphous oxide, and has a high field effect mobility in a semiconductor device (for example, TFT) including this as a channel layer, and This is preferable from the viewpoint that reliability under light irradiation can be increased.
  • a semiconductor device for example, TFT
  • the “nanocrystalline oxide” means that only a broad peak appearing on a low angle side called a halo is observed without observing a peak due to a crystal even by X-ray diffraction measurement according to the following conditions.
  • region is implemented according to the following conditions using a transmission electron microscope, the ring-shaped pattern is observed.
  • the ring-shaped pattern includes a case where spots are gathered to form a ring-shaped pattern.
  • amorphous oxide means that only a broad peak appearing on the low angle side called a halo is observed without a peak due to a crystal being observed even by X-ray diffraction measurement under the following conditions.
  • Measuring method Micro electron diffraction method, Acceleration voltage: 200 kV, Beam diameter: Same or equivalent to the thickness of the oxide semiconductor film to be measured.
  • an oxide semiconductor film as disclosed in, for example, Japanese Patent No. 5172918 includes c-axis-oriented crystals along a direction perpendicular to the surface of the film. When the nanocrystals in the region are oriented in a certain direction, a spot-like pattern is observed.
  • the nanocrystal has a crystal with respect to the surface of the film when at least a plane (film cross section) perpendicular to the film plane is observed. It is non-oriented and has random orientation. That is, the crystal axis is not oriented with respect to the film thickness direction.
  • the oxide semiconductor film 14 is composed of nanocrystalline oxide or amorphous oxide, high field effect mobility can be achieved in a semiconductor device including the oxide semiconductor film 14 as a channel layer.
  • the oxide semiconductor film 14 is preferably made of an amorphous oxide.
  • the film thickness of the oxide semiconductor film 14 is, for example, not less than 2 nm and not more than 60 nm.
  • the oxide semiconductor film 14 preferably has an electrical resistivity of 10 ⁇ 1 ⁇ cm or more.
  • the electrical resistivity is required to be smaller than 10 ⁇ 1 ⁇ cm.
  • the oxide semiconductor film included in the semiconductor device of this embodiment preferably has an electric resistivity of 10 ⁇ 1 ⁇ cm or more, and thus can be suitably used as a channel layer of the semiconductor device.
  • the electrical resistivity is smaller than 10 ⁇ 1 ⁇ cm, it is difficult to use as a channel layer of a semiconductor device.
  • the oxide semiconductor film 14 can be obtained by a manufacturing method including a step of forming a film by a sputtering method.
  • the meaning of the sputtering method is as described above.
  • a method for forming the oxide semiconductor film a pulse laser deposition (PLD) method, a heating deposition method, and the like have been proposed in addition to the sputtering method.
  • PLD pulse laser deposition
  • the sputtering method is preferable from the viewpoint of productivity.
  • a magnetron sputtering method As the sputtering method, a magnetron sputtering method, a counter target type magnetron sputtering method, or the like can be used.
  • Ar gas, Kr gas, and Xe gas can be used as the atmosphere gas at the time of sputtering, and oxygen gas can be mixed and used with these gases.
  • the oxide semiconductor film 14 can also be obtained by heat treatment after film formation by sputtering, or by heat treatment while film formation by sputtering. Accordingly, an oxide semiconductor film composed of nanocrystalline oxide or amorphous oxide can be easily obtained. In addition, an oxide semiconductor film obtained by this method is advantageous in increasing field-effect mobility and reliability under light irradiation in a semiconductor device (eg, TFT) including the oxide semiconductor film as a channel layer.
  • a semiconductor device eg, TFT
  • the heat treatment that is performed while performing film formation by sputtering can be performed by heating the substrate during the film formation.
  • the substrate temperature is preferably 100 ° C. or higher and 250 ° C. or lower.
  • the heat treatment time corresponds to the film formation time, and the film formation time depends on the thickness of the oxide semiconductor film 14 to be formed, but can be, for example, about 10 seconds to 10 minutes.
  • the heat treatment performed after the film formation by the sputtering method can be performed by heating the substrate.
  • heat treatment is preferably performed after film formation by sputtering.
  • heat treatment may be performed immediately after the oxide semiconductor film 14 is formed, or heat treatment may be performed after the source electrode, the drain electrode, the etch stopper layer (ES layer), the passivation layer, and the like are formed. .
  • the substrate temperature is preferably 100 ° C. or higher and 500 ° C. or lower.
  • the atmosphere of the heat treatment may be various atmospheres such as air, nitrogen gas, nitrogen gas-oxygen gas, Ar gas, Ar-oxygen gas, water vapor-containing air, water vapor-containing nitrogen.
  • the atmospheric pressure can be atmospheric pressure, reduced pressure conditions (for example, less than 0.1 Pa), and pressurized conditions (for example, 0.1 Pa to 9 MPa), but is preferably atmospheric pressure.
  • the heat treatment time can be, for example, about 3 minutes to 2 hours, and preferably about 10 minutes to 90 minutes.
  • 1A, 1B, 2 and 3 are schematic views showing some examples of a semiconductor device (TFT) according to this embodiment.
  • 1A and 1B includes a substrate 11, a gate electrode 12 disposed on the substrate 11, a gate insulating film 13 disposed as an insulating layer on the gate electrode 12, and a gate insulating film 13 It includes an oxide semiconductor film 14 disposed as a channel layer thereon, and a source electrode 15 and a drain electrode 16 disposed on the oxide semiconductor film 14 so as not to contact each other.
  • the semiconductor device 20 shown in FIG. 2 is disposed on the gate insulating film 13 and the oxide semiconductor film 14, and is disposed on the etch stopper layer 17, the etch stopper layer 17, the source electrode 15 and the drain electrode 16 having contact holes.
  • the semiconductor device 10 has the same configuration as that of the semiconductor device 10 shown in FIGS. 1A and 1B except that the passivation film 18 is further included.
  • the passivation film 18 may be omitted as in the semiconductor device 10 shown in FIGS. 1A and 1B.
  • the semiconductor device 30 shown in FIG. 3 is the same as the semiconductor device 10 shown in FIGS. 1A and 1B, except that it further includes a passivation film 18 disposed on the gate insulating film 13, the source electrode 15, and the drain electrode 16. It has the composition of.
  • a semiconductor device includes the oxide semiconductor film 14 and is a layer disposed in contact with at least a part of the oxide semiconductor film 14 and is an amorphous layer (hereinafter, referred to as “amorphous layer”). This layer is also referred to as “amorphous adjacent layer”). According to the semiconductor device including the amorphous adjacent layer, even when the temperature of the heat treatment described above is high, the oxide semiconductor film 14 can maintain a state in which the oxide semiconductor film 14 is formed of an amorphous oxide. It can be held, and high reliability under light irradiation can be realized. Examples of the amorphous adjacent layer include a gate insulating film 13, a passivation layer 18, and an etch stopper layer 17.
  • the amorphous adjacent layer may be a layer formed in contact with the oxide semiconductor film 14 as a base (lower layer) of the oxide semiconductor film 14 or may be an upper layer formed in contact with the oxide semiconductor film 14. There may be.
  • the semiconductor device according to the present embodiment can include two or more adjacent layers. In this case, these adjacent layers can be a lower layer and an upper layer of the oxide semiconductor film 14.
  • the gate insulating film 13 may be an amorphous adjacent layer.
  • the gate insulating film 13 and / or the etch stopper layer 17 may be an amorphous adjacent layer.
  • the gate insulating film 13 and / or the passivation film 18 may be an amorphous adjacent layer.
  • the amorphous adjacent layer is preferably an oxide layer containing at least one of silicon and aluminum.
  • the fact that the amorphous adjacent layer is an oxide layer containing at least one of silicon and aluminum is advantageous in increasing the field effect mobility of the semiconductor device and the reliability under light irradiation. Even when the temperature of the heat treatment is high, it is advantageous in providing a semiconductor device capable of maintaining high field effect mobility.
  • the amorphous adjacent layer being an oxide layer containing at least one of silicon and aluminum can be advantageous in reducing the OFF current.
  • the oxide containing at least one of silicon and aluminum is not particularly limited, and examples thereof include silicon oxide (SiO x ) and aluminum oxide (Al m O n ).
  • a method for manufacturing a semiconductor device includes a step of preparing the sputter target of the above embodiment and a step of forming the oxide semiconductor film by a sputtering method using the sputter target.
  • FIGS. 4A to 4D are illustrated from the viewpoint of efficiently manufacturing a high-performance semiconductor device 10. Referring to FIG. 4A, a step of forming gate electrode 12 on substrate 11, a step of forming gate insulating film 13 as an insulating layer on gate electrode 12 and substrate 11 (FIG. 4B), and gate insulating film 13.
  • a step of forming the oxide semiconductor film 14 as a channel layer thereon (FIG. 4C), and a step of forming the source electrode 15 and the drain electrode 16 on the oxide semiconductor film 14 so as not to contact each other (FIG. 4D). It is preferable to include.
  • gate electrode 12 is formed on substrate 11.
  • the substrate 11 is not particularly limited, but is preferably a quartz glass substrate, an alkali-free glass substrate, an alkali glass substrate, or the like from the viewpoint of increasing transparency, price stability, and surface smoothness.
  • the gate electrode 12 is not particularly limited, but is preferably a Mo electrode, a Ti electrode, a W electrode, an Al electrode, a Cu electrode, or the like because it has high oxidation resistance and low electrical resistance.
  • the method for forming the gate electrode 12 is not particularly limited, but is preferably a vacuum deposition method, a sputtering method, or the like because it can be uniformly formed on the main surface of the substrate 11 with a large area. As shown in FIG. 4A, when the gate electrode 12 is partially formed on the surface of the substrate 11, an etching method using a photoresist can be used.
  • gate insulating film 13 is formed as an insulating layer on gate electrode 12 and substrate 11.
  • the method for forming the gate insulating film 13 is not particularly limited, but is preferably a plasma CVD (chemical vapor deposition) method or the like from the viewpoint of being able to be uniformly formed in a large area and ensuring insulation.
  • the material of the gate insulating film 13 is not particularly limited, but is preferably silicon oxide (SiO x ), silicon nitride (SiN y ) or the like from the viewpoint of insulation. Further, when the gate insulating film 13 is the above-described amorphous adjacent layer, the gate insulating film 13 may be an oxide containing at least one of silicon and aluminum such as silicon oxide (SiO x ) and aluminum oxide (Al m O n ). preferable.
  • an oxide semiconductor film 14 is formed as a channel layer on the gate insulating film 13.
  • the oxide semiconductor film 14 is preferably formed including a step of forming a film by sputtering.
  • heat treatment is performed after film formation by sputtering, or while film formation is performed by sputtering. It is preferably formed by heat treatment.
  • the raw material target (sputter target) of the sputtering method the oxide sintered body of the first embodiment is used.
  • heat treatment may be performed immediately after the oxide semiconductor film 14 is formed, or heat treatment may be performed after the source electrode 15, the drain electrode 16, the etch stopper layer 17, the passivation layer 18, and the like are formed. .
  • this heat treatment may be before or after the formation of the source electrode 15 and the drain electrode 16, but before the formation of the passivation layer 18. Is preferred.
  • source electrode 15 and drain electrode 16 are formed on oxide semiconductor film 14 so as not to contact each other.
  • the source electrode 15 and the drain electrode 16 are not particularly limited, but have a high oxidation resistance, a low electric resistance, and a low contact electric resistance with the oxide semiconductor film 14, so that the Mo electrode, the Ti electrode, and the W electrode Al electrode, Cu electrode and the like are preferable.
  • a method for forming the source electrode 15 and the drain electrode 16 is not particularly limited, but it can be uniformly formed in a large area on the main surface of the substrate 11 on which the oxide semiconductor film 14 is formed. It is preferable that it is a law etc.
  • a method for forming the source electrode 15 and the drain electrode 16 so as not to contact each other is not particularly limited, but etching using a photoresist is possible because a pattern of the source electrode 15 and the drain electrode 16 having a large area can be formed uniformly. Formation by a method is preferred.
  • This manufacturing method further includes a step of forming an etch stopper layer 17 having a contact hole 17a and a step of forming a passivation film 18.
  • 1A and 1B can be used.
  • a gate electrode 12 on a substrate 11 can be used.
  • Forming a gate insulating film 13 as an insulating layer on the gate electrode 12 and the substrate 11 (FIG. 4B), and forming an oxide semiconductor film 14 as a channel layer on the gate insulating film 13. Forming (FIG.
  • etch stopper layer 17 on the oxide semiconductor film 14 and the gate insulating film 13 (FIG. 5A), A step of forming a contact hole 17a in the etch stopper layer 17 (FIG. 5B), a step of forming the source electrode 15 and the drain electrode 16 on the oxide semiconductor film 14 and the etch stopper layer 17 so as not to contact each other (FIG. 5C), It is preferable to include a step (FIG. 5D) of forming a passivation film 18 on the etch stopper layer 17, the source electrode 15 and the drain electrode 16.
  • the material of the etch stopper layer 17 is not particularly limited, but is preferably silicon oxide (SiO x ), silicon nitride (SiN y ), aluminum oxide (Al m O n ) or the like from the viewpoint of insulation. Further, when the etch stopper layer 17 is the above-described amorphous adjacent layer, it may be an oxide containing at least one of silicon and aluminum such as silicon oxide (SiO x ) and aluminum oxide (Al m O n ). preferable.
  • the etch stopper layer 17 may be a combination of films made of different materials.
  • the method for forming the etch stopper layer 17 is not particularly limited, but from the viewpoint of being able to be uniformly formed in a large area and ensuring insulation, it is possible to use a plasma CVD (chemical vapor deposition) method, a sputtering method, a vacuum evaporation method or the like. Preferably there is.
  • the contact hole 17 a is formed in the etch stopper layer 17 after the etch stopper layer 17 is formed on the oxide semiconductor film 14.
  • Examples of the method for forming the contact hole 17a include dry etching or wet etching. By etching the etch stopper layer 17 by this method to form the contact hole 17a, the surface of the oxide semiconductor film 14 is exposed in the etched portion.
  • the source electrode 15 and the drain are formed on the oxide semiconductor film 14 and the etch stopper layer 17 in the same manner as the manufacturing method of the semiconductor device 10 shown in FIGS. 1A and 1B.
  • a passivation film 18 is formed on the etch stopper layer 17, the source electrode 15 and the drain electrode 16 (FIG. 5D).
  • the material of the passivation film 18 is not particularly limited, but is preferably silicon oxide (SiO x ), silicon nitride (SiN y ), aluminum oxide (Al m O n ) or the like from the viewpoint of insulation. Further, when the passivation film 18 is the above-described amorphous adjacent layer, it is preferably an oxide including at least one of silicon and aluminum such as silicon oxide (SiO x ) and aluminum oxide (Al m O n ). .
  • the passivation film 18 may be a combination of films made of different materials.
  • the formation method of the passivation film 18 is not particularly limited, but is a plasma CVD (chemical vapor deposition) method, a sputtering method, a vacuum evaporation method, etc. from the viewpoint that it can be uniformly formed in a large area and to ensure insulation. It is preferable.
  • a plasma CVD chemical vapor deposition
  • a sputtering method a vacuum evaporation method, etc. from the viewpoint that it can be uniformly formed in a large area and to ensure insulation. It is preferable.
  • the back channel etch (BCE) structure is adopted without forming the etch stopper layer 17, and the gate insulating film 13, the oxide semiconductor film 14, the source electrode 15 and the drain are formed.
  • a passivation film 18 may be formed directly on the electrode 16. With respect to the passivation film 18 in this case, the above description of the passivation film 18 included in the semiconductor device 20 shown in FIG. 2 is cited.
  • the heat treatment can be performed by heating the substrate.
  • the substrate temperature is preferably 100 ° C. or higher and 250 ° C. or lower.
  • the atmosphere of the heat treatment may be various atmospheres such as air, nitrogen gas, nitrogen gas-oxygen gas, Ar gas, Ar-oxygen gas, water vapor-containing air, water vapor-containing nitrogen.
  • An inert atmosphere such as nitrogen or Ar gas is preferable.
  • the atmospheric pressure can be atmospheric pressure, reduced pressure conditions (for example, less than 0.1 Pa), and pressurized conditions (for example, 0.1 Pa to 9 MPa), but is preferably atmospheric pressure.
  • the heat treatment time can be, for example, about 3 minutes to 2 hours, and preferably about 10 minutes to 90 minutes.
  • Example 1 to Example 22> Preparation of oxide sintered body (1-1) Preparation of powder raw material The composition and median particle size d50 (shown as “W particle size” in Table 1) shown in Table 1 and a purity of 99 .99 mass% tungsten oxide powder (indicated as “W” in Table 1) and ZnO powder having a median particle diameter d50 of 1.0 ⁇ m and a purity of 99.99 mass% (referred to as “Z” in Table 1). And an In 2 O 3 powder (denoted as “I” in Table 1) having a median particle diameter d50 of 1.0 ⁇ m and a purity of 99.99% by mass were prepared.
  • the oxide sintered bodies of the examples all had a bixbite type crystal phase, a second crystal phase, and a fourth crystal phase.
  • Table 2 shows the angle of the first diffraction peak of the second crystal phase and the angle of the second diffraction peak of the fourth crystal phase.
  • the peak intensity IIn of the diffraction peak having the highest intensity among the diffraction peaks attributed to the bixbyite crystal phase of X-ray diffraction and the highest intensity among the diffraction peaks not attributed to the bixbite crystal phase. Since the ratio IIn / Im of the peak intensity Im of the diffraction peak was 3.0 or more, it can be said that the oxide sintered bodies of the examples are mainly composed of the bixbite type crystal phase.
  • the “indium-rich crystal phase occupancy” in the oxide sintered body is defined as the ratio (percentage) of the area of the indium-rich crystal phase (group B) to the measurement surface of the oxide sintered body. .
  • the indium-rich crystal phase occupation ratio was 50% or more, and the first crystal phase was the main component.
  • the “identified crystal phase” column summarizes the crystal phases present in the oxide sintered body.
  • the abbreviations in the table mean the following crystal phases.
  • those that can be identified by the above X-ray diffraction measurement are shown (however, in the above [A] X-ray diffraction measurement).
  • the identified second crystal phase and the fourth crystal phase are not shown.), Which means that the oxide sintered body is composed only of those described in the column “Identified crystal phase”. It is not a thing.
  • I Bixbite type crystal phase (first crystal phase)
  • ZW zinc tungstate compound crystal phase (third crystal phase and fifth crystal phase)
  • IZ In 2 O 3 (ZnO) 5 (third crystal phase).
  • Oxide sintered bodies were produced in the same manner as Comparative Examples 1 to 4 except that the sintering temperature was 1170 ° C.
  • the apparent density of these oxide sintered bodies was 6.3 g / cm. It was 3 .
  • a mixed gas of Ar (argon) gas and O 2 (oxygen) gas was introduced into the film formation chamber to a pressure of 0.5 Pa.
  • the O 2 gas content in the mixed gas was 25% by volume.
  • Sputtering discharge was caused by applying DC power of 250 W to the target. Sputtering was performed for 20 hours. Thereby, the processing trace on the target surface disappears, and the surface roughness during sputtering is obtained.
  • the sputtering for 20 hours may be continuous or intermittent.
  • the target is removed from the vacuum chamber, and the surface roughness of the sputtered target using a stylus type surface roughness meter (“Surfcom 480B” manufactured by Tokyo Seimitsu Co., Ltd.) is used to calculate the arithmetic average roughness according to JIS B 0601: 2013. Ra was measured.
  • the sputtered target surface is a portion of a track-like etching mark corresponding to the magnetic field design of a magnet installed in a sputtering evaporation source called erosion.
  • the measurement was performed in the direction along the track width with the center of the track width as the measurement center position and a measurement width of 0.4 mm.
  • Table 2 The obtained results are shown in Table 2 as relative values when the arithmetic average roughness of Comparative Example 1 is “1”.
  • TFT semiconductor device
  • TFT semiconductor device
  • 3-1 Fabrication and evaluation of a semiconductor device (TFT) including an oxide semiconductor film, and measurement of surface roughness of the oxide semiconductor film (3-1) Fabrication of a semiconductor device (TFT) including an oxide semiconductor film
  • a TFT having a structure similar to that of the semiconductor device 30 shown in FIG. 4A first, a synthetic quartz glass substrate having a size of 50 mm ⁇ 50 mm ⁇ thickness 0.6 mm was prepared as a substrate 11, and a Mo electrode having a thickness of 100 nm was formed as a gate electrode 12 on the substrate 11 by sputtering. Next, as shown in FIG. 4A, the gate electrode 12 was formed into a predetermined shape by etching using a photoresist.
  • an oxide semiconductor film 14 having a thickness of 25 nm was formed on the gate insulating film 13 by a DC (direct current) magnetron sputtering method.
  • a plane having a target diameter of 3 inches (76.2 mm) was a sputter surface.
  • the oxide sintered body obtained in the above (1) was used.
  • the target was disposed at a distance of 60 mm so as to face the gate insulating film 13.
  • the target was sputtered in the following manner with a vacuum degree of about 6 ⁇ 10 ⁇ 5 Pa in the film formation chamber.
  • a mixed gas of Ar (argon) gas and O 2 (oxygen) gas was introduced into the film formation chamber up to a pressure of 0.5 Pa in a state where a shutter was put between the gate insulating film 13 and the target.
  • the O 2 gas content in the mixed gas was 25% by volume.
  • Sputtering discharge was caused by applying DC power of 250 W, thereby cleaning the target surface (pre-sputtering) for 5 minutes.
  • the same value of DC power was applied to the same target, and the oxide semiconductor film 14 was formed on the gate insulating film 13 by removing the shutter while maintaining the atmosphere in the film formation chamber.
  • the substrate holder was water-cooled or heated to adjust the temperature of the substrate 11 during and after film formation.
  • the substrate temperature is set to 120 by heating the substrate holder during film formation. Heat treatment was performed simultaneously with film formation by adjusting the temperature to ° C. In this case, the heat treatment time corresponds to the film formation time.
  • the substrate is heated after film formation (after formation of a passivation layer, as will be described later), and heat treatment is performed at 250 ° C. for 10 minutes or 350 ° C. for 10 minutes.
  • the semiconductor device characteristics were measured.
  • the substrate temperature is set to 20 by cooling the substrate holder with water during film formation. The substrate was heated after film formation (after formation of a passivation layer, as will be described later), and heat treatment was performed at 250 ° C. for 10 minutes or 350 ° C. for 10 minutes, and semiconductor device characteristics described later were measured.
  • the oxide semiconductor film 14 was formed by the DC (direct current) magnetron sputtering method using the target processed from the oxide sintered body obtained in the above (1).
  • the oxide semiconductor film 14 functions as a channel layer in the TFT.
  • the thickness of the oxide semiconductor film 14 formed in each example and comparative example was 25 nm.
  • a source electrode forming portion 14s, a drain electrode forming portion 14d, and a channel portion 14c were formed.
  • the main surface size of the source electrode forming portion 14s and the drain electrode forming portion 14d is 50 ⁇ m ⁇ 50 ⁇ m, and the channel length C L (refer to FIGS. 1A and 1B, the channel length C L is the source electrode 15 is the distance of the channel portion 14c between the drain electrode 16 and the drain electrode 16.
  • the channel width C W is 30 ⁇ m (refer to FIGS. 1A and 1B, the channel width C W is the width of the channel portion 14c. .) Was 40 ⁇ m.
  • the channel portion 14c has 25 ⁇ 25 ⁇ 25 mm in the main surface of 75 mm ⁇ 75 mm and 25 ⁇ 25 in the main surface of the 75 mm ⁇ 75 mm so that the TFTs are arranged in the length of 25 ⁇ 25 in the main surface of 75 mm ⁇ 75 mm. Arranged.
  • the substrate 11 was immersed in the etching aqueous solution at 40 ° C.
  • the source electrode 15 and the drain electrode 16 were formed on the oxide semiconductor film 14 separately from each other.
  • a resist (not shown) is applied on the oxide semiconductor film 14 so that only the main surfaces of the source electrode forming portion 14s and the drain electrode forming portion 14d of the oxide semiconductor film 14 are exposed. , Exposed and developed. Next, a Mo electrode having a thickness of 100 nm, which is the source electrode 15 and the drain electrode 16, respectively, was formed on the main surfaces of the source electrode forming portion 14s and the drain electrode forming portion 14d of the oxide semiconductor film 14 by sputtering. Thereafter, the resist on the oxide semiconductor film 14 was peeled off.
  • Each of the Mo electrode as the source electrode 15 and the Mo electrode as the drain electrode 16 has one channel portion 14c so that the TFTs are arranged 25 ⁇ 25 ⁇ 3 mm apart at an interval of 3 mm in the main surface of the substrate of 75 mm ⁇ 75 mm. One for each.
  • a passivation film 18 was formed on the gate insulating film 13, the oxide semiconductor film 14, the source electrode 15 and the drain electrode 16.
  • the passivation film 18 is an amorphous oxide layer formed by forming a 200 nm thick SiO x film by a plasma CVD method and then forming a 200 nm thick SiN y film thereon by a plasma CVD method, or an amorphous oxide layer. after forming by sputtering Al m O n film of a thickness of 120 nm, and a configuration in which the SiN y film having a thickness of 200nm was formed by plasma CVD thereon.
  • the amorphous oxide layer is a SiO x film
  • SiO x when the amorphous oxide layer is Al m O n film, "PV layer It is described as "Al m O n” in the column of ".
  • Atomic composition ratio of the SiO x film, Si: O 1: it is close oxygen content by 2
  • the atomic composition ratio of Al m O n film, Al: O 2: is the oxygen content closer 3 This is desirable from the viewpoint of improving reliability under light irradiation.
  • the passivation film 18 on the source electrode 15 and the drain electrode 16 was etched by reactive ion etching to form a contact hole, thereby exposing a part of the surface of the source electrode 15 and the drain electrode 16.
  • heat treatment was performed in an atmospheric pressure nitrogen atmosphere. This heat treatment was performed for all the examples and comparative examples. Specifically, the heat treatment was performed at 250 ° C. for 10 minutes in a nitrogen atmosphere or at 350 ° C. for 10 minutes in a nitrogen atmosphere. Through the above steps, a TFT including the oxide semiconductor film 14 as a channel layer was obtained.
  • a sputter target was produced according to (2-1) above. Subsequently, sputtering was performed for 20 hours in the same manner as in the above (2-2). Next, a 2-inch mirror surface Si wafer was set so as to face the sputter target. The target was sputtered in the following manner with a vacuum degree of about 6 ⁇ 10 ⁇ 5 Pa in the film formation chamber. With a shutter between the target and the substrate, a mixed gas of Ar (argon) gas and O 2 (oxygen) gas was introduced into the film formation chamber to a pressure of 0.5 Pa. The O 2 gas content in the mixed gas was 25% by volume. Sputtering discharge was caused by applying DC power of 250 W to the target. After holding for 10 minutes, the shutter was removed from between the substrate and the target, and an oxide semiconductor film was formed over the substrate. The deposition time was adjusted so that the thickness of the oxide semiconductor film was 2 ⁇ m.
  • V gs- (I ds ) A tangent line is drawn to a 1/2 curve, and a point (x intercept) where a tangent line having a point where the inclination of the tangent line is the maximum intersects the x axis (V gs ) is defined as a threshold voltage V th . did.
  • the threshold voltage V th is obtained after performing a heat treatment at 250 ° C.
  • Vth is desirably 0 V or more. Further, when a TFT is used in a display device, it is desirable that Vth is closer to 1.0 V because of the same driving voltage as a-Si.
  • the field effect mobility ⁇ fe after the heat treatment at 250 ° C. for 10 minutes in the atmospheric pressure nitrogen atmosphere is shown in the column of “mobility (250 ° C.)” in Table 3. Further, the field effect mobility ⁇ fe after the heat treatment at 350 ° C. for 10 minutes in the atmospheric pressure nitrogen atmosphere is shown in the column of “mobility (350 ° C.)” in Table 3. As shown in Table 3, the larger the Zn / W ratio, the smaller the difference between mobility (250 ° C.) and mobility (350 ° C.).
  • the source-gate voltage V gs applied between the source electrode 15 and the gate electrode 12 is fixed to ⁇ 25V while irradiating light with a wavelength of 460 nm from the upper part of the TFT at an intensity of 0.3 mW / cm 2 .
  • the voltage was continuously applied for 1 hour. 1s from application start, 10s, 100s, 300s, determine the threshold voltage V th to the above-described method after 3600s, it was determined the difference [Delta] V th between the maximum threshold voltage V th and the minimum threshold voltage V th. It is determined that the smaller the ⁇ V th is, the higher the reliability under light irradiation is.
  • ⁇ V th after the heat treatment at 250 ° C. for 10 minutes in the atmospheric pressure nitrogen atmosphere is shown in the column of “ ⁇ V th (250 ° C.)” in Table 3. Further, ⁇ V th after the heat treatment at 350 ° C. for 10 minutes in the atmospheric pressure nitrogen atmosphere is shown in the column of “ ⁇ V th (350 ° C.)” in Table 3. Note that the semiconductor device of Comparative Example 1 could not be driven as a TFT.
  • TFT Semiconductor device
  • 11 substrate 12 gate electrode, 13 gate insulating film, 14 oxide semiconductor film, 14c channel part, 14d drain electrode forming part, 14s source electrode forming part, 15 source electrode 16 drain electrode, 17 etch stopper layer, 17a contact hole, 18 passivation film.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Structural Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

Ｉｎ、ＷおよびＺｎを含有し、ビックスバイト型結晶相を含む第１結晶相と、Ｘ線回折における２θの３４．７４超３４．９７ｄｅｇ未満の位置に第１回折ピークを有する第２結晶相とを含み、見かけ密度が６．４超７．５ｇ／ｃｍ３以下であり、Ｉｎ、ＷおよびＺｎの合計に対するＷの含有率が０．０１超５．０原子％以下であり、Ｚｎの含有率が１．２以上５０原子％未満であり、Ｗに対するＺｎの原子比が１．０超２００００未満である酸化物焼結体およびその製造方法、これを用いて形成される酸化物半導体膜１４を含む半導体デバイス１０の製造方法が提供される。

Description

酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
　本発明は、酸化物半導体膜をスパッタ法で形成するためのスパッタターゲットとして好適に用いることのできる酸化物焼結体およびその製造方法、該酸化物焼結体を含むスパッタターゲット（スパッタリングターゲット）、ならびに該スパッタターゲットを用いてスパッタ法（スパッタリング法）により形成される酸化物半導体膜を含む半導体デバイスの製造方法に関する。本出願は、２０１７年２月２０日に出願した日本特許出願である特願２０１７－０２８９７２号に基づく優先権を主張する。当該日本特許出願に記載された全ての記載内容は、参照によって本明細書に援用される。
　従来、液晶表示装置、薄膜ＥＬ（エレクトロルミネッセンス）表示装置、有機ＥＬ表示装置等において、半導体デバイスであるＴＦＴ（薄膜トランジスタ）のチャネル層として機能する半導体膜として、アモルファスシリコン（ａ－Ｓｉ）膜が主に使用されてきた。
　近年では、ａ－Ｓｉに代わる材料として、インジウム（Ｉｎ）、ガリウム（Ｇａ）および亜鉛（Ｚｎ）を含有する複合酸化物、すなわちＩｎ－Ｇａ－Ｚｎ系複合酸化物（「ＩＧＺＯ」とも呼ばれる。）が注目されている。ＩＧＺＯ系酸化物半導体は、ａ－Ｓｉと比較して、より高いキャリア移動度が期待できる。
　たとえば、特開２００８－１９９００５号公報（特許文献１）は、ＩＧＺＯを主成分とする酸化物半導体膜が、酸化物焼結体をターゲットとして使用するスパッタ法によって形成されることを開示する。
　特開２００８－１９２７２１号公報（特許文献２）は、酸化物半導体膜をスパッタ法等により形成する際に好適に用いられる材料として、Ｉｎおよびタングステン（Ｗ）を含む酸化物焼結体を開示する。
　また、特開平０９－０７１８６０号公報（特許文献３）は、ＩｎおよびＺｎを含む酸化物焼結体を開示する。
特開２００８－１９９００５号公報 特開２００８－１９２７２１号公報 特開平０９－０７１８６０号公報 特開２００８－１６３４４１号公報
　本発明の一態様に係る酸化物焼結体は、インジウム、タングステンおよび亜鉛を含有する酸化物焼結体であって、該酸化物焼結体の主成分であり、ビックスバイト型結晶相を含む第１結晶相と、Ｘ線回折における２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークを有する第２結晶相とを含み、該酸化物焼結体の見かけ密度が６．４ｇ／ｃｍ３より大きく７．５ｇ／ｃｍ３以下であり、該酸化物焼結体中のインジウム、タングステンおよび亜鉛の合計に対するタングステンの含有率が０．０１原子％より大きく５．０原子％以下であり、該酸化物焼結体中のインジウム、タングステンおよび亜鉛の合計に対する亜鉛の含有率が１．２原子％以上５０原子％未満であり、該酸化物焼結体中のタングステンに対する亜鉛の原子比が１．０より大きく２００００より小さい。
　本発明の別の態様に係るスパッタターゲットは、上記態様の酸化物焼結体を含む。
　本発明のさらに別の態様に係る半導体デバイスの製造方法は、酸化物半導体膜を含む半導体デバイスの製造方法であって、上記態様のスパッタターゲットを用意する工程と、スパッタターゲットを用いてスパッタ法により酸化物半導体膜を形成する工程とを含む。
　本発明のさらに別の態様に係る酸化物焼結体の製造方法は、上記態様の酸化物焼結体の製造方法であって、インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、該１次混合物を熱処理することにより仮焼粉末を形成する工程と、該仮焼粉末を含む原料粉末の２次混合物を調製する工程と、該２次混合物を成形することにより成形体を形成する工程と、該成形体を焼結することにより酸化物焼結体を形成する工程と、を含み、該仮焼粉末を形成する工程は、酸素含有雰囲気下、７００℃以上１４００℃未満の温度で該１次混合物を熱処理することにより、該仮焼粉末としてインジウムとタングステンとを含む複酸化物の粉末を形成することを含む。
　本発明のさらに別の態様に係る酸化物焼結体の製造方法は、上記態様の酸化物焼結体の製造方法であって、亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、該１次混合物を熱処理することにより仮焼粉末を形成する工程と、該仮焼粉末を含む原料粉末の２次混合物を調製する工程と、該２次混合物を成形することにより成形体を形成する工程と、該成形体を焼結することにより酸化物焼結体を形成する工程と、を含み、該仮焼粉末を形成する工程は、酸素含有雰囲気下、５５０℃以上１２００℃未満の温度で該１次混合物を熱処理することにより、該仮焼粉末として亜鉛とタングステンとを含む複酸化物の粉末を形成することを含む。
図１Ａは、本発明の一態様に係る半導体デバイスの一例を示す概略平面図である。 図１Ｂは、図１Ａに示されるＩＢ－ＩＢ線における概略断面図である。 図２は、本発明の一態様に係る半導体デバイスの他の一例を示す概略断面図である。 図３は、本発明の一態様に係る半導体デバイスのさらに他の一例を示す概略断面図である。 図４Ａは、図１Ａおよび図１Ｂに示される半導体デバイスの製造方法の一例を示す概略断面図である。 図４Ｂは、図１Ａおよび図１Ｂに示される半導体デバイスの製造方法の一例を示す概略断面図である。 図４Ｃは、図１Ａおよび図１Ｂに示される半導体デバイスの製造方法の一例を示す概略断面図である。 図４Ｄは、図１Ａおよび図１Ｂに示される半導体デバイスの製造方法の一例を示す概略断面図である。 図５Ａは、図２に示される半導体デバイスの製造方法の一例を示す概略断面図である。 図５Ｂは、図２に示される半導体デバイスの製造方法の一例を示す概略断面図である。 図５Ｃは、図２に示される半導体デバイスの製造方法の一例を示す概略断面図である。 図５Ｄは、図２に示される半導体デバイスの製造方法の一例を示す概略断面図である。
　＜本開示が解決しようとする課題＞
　特許文献１に記載のＩＧＺＯ系酸化物半導体膜をチャネル層として含むＴＦＴは、電界効果移動度が１０ｃｍ２／Ｖｓ程度と低いことが課題である。
　また、特許文献２では、ＩｎおよびＷを含む酸化物焼結体を用いて形成した酸化物半導体膜をチャネル層として含むＴＦＴが提案されているが、ＴＦＴの信頼性についての検討はなされていない。
　特許文献３に記載の酸化物焼結体を用いて形成される薄膜は、透明導電膜であり、例えばＴＦＴのチャネル層に用いられる薄膜のような半導体膜に比べて、電気抵抗が低い。また、酸化物焼結体をスパッタターゲットとして用いる場合、酸化物焼結体は高い密度（見かけ密度）を有することが望まれるところ、特許文献３に記載の酸化物焼結体においては、これを調製する際の焼結温度を高くしなければ見かけ密度を高くすることができない。しかしながら、焼結温度を高い温度に設定すると、昇温時間および降温時間が長時間となり、また、焼結雰囲気を高い温度に維持するために電力量も大きくなるため、生産性が低下する。また、焼結温度を高くすると、原料のタングステン酸化物が蒸発してしまい、Ｗを含有する酸化物焼結体が得られない。
　酸化物焼結体をスパッタターゲットに適用する場合、スパッタターゲットを研削、切削加工などにより所望の形状に加工することが一般的である。特許文献４においては、スパッタターゲット作製時の表面粗さを低減させることが記載されている。しかしながら実際は、使用時にターゲット作製直後の表面はスパッタリングによりエッチングされて、使用中はエッチングされながら形成される表面粗さで使用が継続される。エッチングされたターゲット表面の粗さが大きいと、そのターゲットをスパッタ（スパッタリング）して得られる膜の粗さも大きくなる。得られる膜の表面が粗いと、そのあとに形成される別の種類の薄膜、たとえばソース電極、ドレイン電極、ゲート絶縁膜や、エッチストッパ層などの剥離が発生しやすくなり、また、半導体デバイスの特性を劣化させ得る。このため、得られる膜の表面粗さを低減するために、スパッタ中のスパッタターゲットの表面粗さを低減することが望まれている。
　本発明は、比較的低い焼結温度でも高い見かけ密度を示すことができるとともに、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体およびその製造方法、該酸化物焼結体を含むスパッタターゲット、ならびに該スパッタターゲットを用いて形成される酸化物半導体膜を含む半導体デバイスの製造方法の提供を目的とする。
　＜本開示の効果＞
　上記によれば、比較的低い焼結温度でも高い見かけ密度を示すことができるとともに、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体およびその製造方法を提供することができる。また上記によれば、高電界効果移動度と光照射下での高信頼性とを両立できる半導体デバイスを提供することが可能である。
　＜本発明の実施形態の説明＞
　まず、本発明の実施形態を列記して説明する。
　［１］本発明の一態様に係る酸化物焼結体は、インジウム（Ｉｎ）、タングステン（Ｗ）および亜鉛（Ｚｎ）を含有する酸化物焼結体であって、該酸化物焼結体の主成分であり、ビックスバイト型結晶相を含む第１結晶相と、Ｘ線回折における２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークを有する第２結晶相とを含む。第２結晶相は、酸化物焼結体の一部に含まれる。本実施形態の酸化物焼結体は、見かけ密度が６．４ｇ／ｃｍ３より大きく７．５ｇ／ｃｍ３以下であり、酸化物焼結体中のＩｎ、ＷおよびＺｎの合計に対するＷの含有率（以下、酸化物焼結体の「Ｗ含有率」ともいう。）が０．０１原子％より大きく５．０原子％以下であり、酸化物焼結体中のＩｎ、ＷおよびＺｎの合計に対するＺｎの含有率（以下、酸化物焼結体の「Ｚｎ含有率」ともいう。）が１．２原子％以上５０原子％未満であり、酸化物焼結体中のＷに対するＺｎの原子比（以下、酸化物焼結体の「Ｚｎ／Ｗ比」ともいう。）が１．０より大きく２００００より小さい。
　本実施形態の酸化物焼結体によれば、比較的低い焼結温度でも高い見かけ密度（焼結後の見かけ密度を意味しており、焼結密度とも呼ばれる。）を示すことができるとともに、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる。見かけ密度が上記範囲であることは、本実施形態の酸化物焼結体をスパッタターゲットとして用いるうえで有利である。本実施形態の酸化物焼結体は、半導体デバイスが有する酸化物半導体膜（たとえばチャネル層として機能する酸化物半導体膜）を形成するためのスパッタターゲットとして好適に用いることができる。本実施形態の酸化物焼結体によれば、表面粗さの小さい酸化物半導体膜を形成することができる。また、本実施形態の酸化物焼結体によれば、電界効果移動度および光照射下での信頼性の高い半導体デバイスを得ることが可能である。
　［２］本実施形態の酸化物焼結体は、第１結晶相とは異なる結晶相であって、亜鉛を含有する第３結晶相を含むことができる。この第３結晶相を構成する粒子は、平均長軸径が３μｍ以上５０μｍ以下であり、平均アスペクト比が１．５以上５０以下であることが好ましい。このことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また上記半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　［３］本実施形態の酸化物焼結体において上記第３結晶相は、上記第１結晶相に分散していることが好ましい。このことは、本実施形態の酸化物焼結体をスパッタターゲットとして用いるうえで有利である。
　［４］本実施形態の酸化物焼結体において、第３結晶相は、Ｘ線回折における２θの３１．７７ｄｅｇより大きく３２．００ｄｅｇより小さい位置に第２回折ピークを有する第４結晶相を含むことができる。第４結晶相は、酸化物焼結体の一部に含まれ得る相である。第４結晶相を含むことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また上記半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　［５］本実施形態の酸化物焼結体は、第１回折ピークのピーク強度Ｉａと第２回折ピークのピーク強度Ｉｂとの比Ｉａ／Ｉｂが０．０５以上３以下であることができる。Ｉａ／Ｉｂが０．０５以上３以下であることは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また上記半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　［６］本実施形態の酸化物焼結体において、第３結晶相は、タングステン酸亜鉛化合物結晶相である第５結晶相を含むことができる。このことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また上記半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　［７］本実施形態の酸化物焼結体において、第１結晶相は、タングステン酸インジウム化合物結晶相をさらに含むことができる。このことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また上記半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　［８］本発明の別の実施形態であるスパッタターゲットは、上記実施形態の酸化物焼結体を含む。本実施形態のスパッタターゲットによれば、スパッタ中のスパッタターゲットの表面粗さを小さくすることができるので、その結果、形成される酸化物半導体膜の表面粗さを小さくすることができる。本実施形態のスパッタターゲットは、上記実施形態の酸化物焼結体を含むため、電界効果移動度および光照射下での信頼性の高い半導体デバイスの酸化物半導体膜をスパッタ法で形成するために好適に用いられる。
　［９］本発明のさらに別の実施形態である半導体デバイスの製造方法は、酸化物半導体膜を含む半導体デバイスの製造方法であって、上記実施形態のスパッタターゲットを用意する工程と、該スパッタターゲットを用いてスパッタ法により上記酸化物半導体膜を形成する工程とを含む。本実施形態の製造方法により得られる半導体デバイスは、上記実施形態のスパッタターゲットを用いてスパッタ法により形成した酸化物半導体膜を含むため、表面粗さの小さい酸化物半導体膜を有することができ、また、高い電界効果移動度および光照射下での信頼性を示すことができる。ここで述べる半導体デバイスとは、特に制限はないが、上記実施形態のスパッタターゲットを用いてスパッタ法により形成した酸化物半導体膜をチャネル層として含むＴＦＴ（薄膜トランジスタ）が好適な例である。
　［１０］本実施形態の半導体デバイスの製造方法において、得られる酸化物半導体膜中のＩｎ、ＷおよびＺｎの合計に対するＷの含有率（以下、酸化物半導体膜の「Ｗ含有率」ともいう。）は０．０１原子％より大きく５．０原子％以下であり、酸化物半導体膜中のＩｎ、ＷおよびＺｎの合計に対するＺｎの含有率（以下、酸化物半導体膜の「Ｚｎ含有率」ともいう。）は１．２原子％以上５０原子％未満であり、酸化物半導体膜中のＷに対するＺｎの原子比（以下、酸化物半導体膜の「Ｚｎ／Ｗ比」ともいう。）は１．０より大きく２００００より小さいことが好ましい。本実施形態の製造方法により得られる半導体デバイスは、上記実施形態のスパッタターゲットを用いて形成される酸化物半導体膜を含むため、高い電界効果移動度および光照射下での信頼性を示すことができる。
　［１１］本実施形態の半導体デバイスの製造方法において、得られる酸化物半導体膜は、ナノ結晶酸化物およびアモルファス酸化物の少なくともいずれか１つで構成されることができる。このことは、酸化物半導体膜をたとえばチャネル層として含む半導体デバイスにおいて、電界効果移動度を高くし、かつ光照射下での信頼性を高くするうえで有利である。
　［１２］本発明のさらに別の実施形態である酸化物焼結体の製造方法は、上記実施形態の酸化物焼結体の製造方法であって、インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、１次混合物を熱処理することにより仮焼粉末を形成する工程と、仮焼粉末を含む原料粉末の２次混合物を調製する工程と、２次混合物を成形することにより成形体を形成する工程と、成形体を焼結することにより酸化物焼結体を形成する工程とを含み、仮焼粉末を形成する工程は、酸素含有雰囲気下、７００℃以上１４００℃未満の温度で１次混合物を熱処理することにより、仮焼粉末としてインジウムとタングステンとを含む複酸化物の粉末を形成することを含む。本実施形態の酸化物焼結体の製造方法によれば、比較的低い焼結温度でも見かけ密度が高くてスパッタターゲットとして好適に用いることができ、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を比較的容易に得ることができる。
　［１３］上記［１２］に係る実施形態の酸化物焼結体の製造方法において、上記複酸化物はＩｎ６ＷＯ１２型結晶相を含むことができる。このことは、見かけ密度が高く、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を得るうえで有利である。
　［１４］本発明のさらに別の実施形態である酸化物焼結体の製造方法は、上記実施形態の酸化物焼結体の製造方法であって、亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、１次混合物を熱処理することにより仮焼粉末を形成する工程と、仮焼粉末を含む原料粉末の２次混合物を調製する工程と、２次混合物を成形することにより成形体を形成する工程と、成形体を焼結することにより酸化物焼結体を形成する工程とを含み、仮焼粉末を形成する工程は、酸素含有雰囲気下、５５０℃以上１２００℃未満の温度で１次混合物を熱処理することにより、仮焼粉末として亜鉛とタングステンとを含む複酸化物の粉末を形成することを含む。本実施形態の酸化物焼結体の製造方法によれば、比較的低い焼結温度でも見かけ密度が高くてスパッタターゲットとして好適に用いることができ、かつスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を比較的容易に得ることができる。
　［１５］上記［１４］に係る実施形態の酸化物焼結体の製造方法において、上記複酸化物はＺｎＷＯ４型結晶相を含むことができる。このことは、見かけ密度が高く、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を得るうえで有利である。
　［１６］上記［１２］～［１５］に係る実施形態の酸化物焼結体の製造方法においてタングステン酸化物粉末は、ＷＯ３結晶相、ＷＯ２結晶相、およびＷＯ２．７２結晶相からなる群より選ばれる少なくとも１種の結晶相を含むことができる。このことは、見かけ密度が高く、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を得るうえで有利であり、酸化物半導体膜をたとえばチャネル層として含む半導体デバイスにおいて、電界効果移動度を高くし、かつ光照射下での信頼性を高くするうえでも有利である。
　［１７］上記［１２］～［１６］に係る実施形態の酸化物焼結体の製造方法においてタングステン酸化物粉末は、メジアン粒径ｄ５０が０．１μｍ以上４μｍ以下であることができる。このことは、見かけ密度が高く、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を得るうえで有利である。
　＜本発明の実施形態の詳細＞
　［実施形態１：酸化物焼結体］
　本実施形態の酸化物焼結体は、インジウム（Ｉｎ）、タングステン（Ｗ）および亜鉛（Ｚｎ）を含有する酸化物焼結体である。本実施形態の酸化物焼結体は、該酸化物焼結体の主成分であってビックスバイト型結晶相を含む第１結晶相と、Ｘ線回折における２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークを有する第２結晶相とを含む。第２結晶相は、酸化物焼結体の一部に含まれる。本実施形態の酸化物焼結体は、見かけ密度が６．４ｇ／ｃｍ３より大きく７．５ｇ／ｃｍ３以下であり、Ｗ含有率が０．０１原子％より大きく５．０原子％以下であり、Ｚｎ含有率が１．２原子％以上５０原子％未満であり、Ｚｎ／Ｗ比が１．０より大きく２００００より小さい。
　本実施形態の酸化物焼結体は、半導体デバイスの酸化物半導体膜（たとえばチャネル層として機能する酸化物半導体膜）を形成するためのスパッタターゲットとして好適に用いることができる。本実施形態の酸化物焼結体によれば、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる。また、本実施形態の酸化物焼結体によれば、表面粗さの小さい酸化物半導体膜を形成することができる。さらに、本実施形態の酸化物焼結体によれば、電界効果移動度および光照射下での信頼性の高い半導体デバイスを得ることが可能である。
　（１）第１結晶相
　第１結晶相は、酸化物焼結体の主成分であり、少なくともビックスバイト型結晶相を含む、後述するインジウム高含有型結晶相である。本明細書において「ビックスバイト型結晶相」とは、ビックスバイト結晶相、ならびにビックスバイト結晶相の少なくとも一部にＩｎ以外の金属元素の少なくとも１つが含まれる相であって、ビックスバイト結晶相と同じ結晶構造を有するものの総称をいう。ビックスバイト結晶相は、インジウム酸化物（Ｉｎ２Ｏ３）の結晶相の１つであり、ＪＣＰＤＳカードの６－０４１６に規定される結晶構造をいい、希土類酸化物Ｃ型相（またはＣ－希土構造相）とも呼ぶ。
　ビックスバイト型結晶相を含むことは、Ｘ線回折により同定できる。すなわち、Ｘ線回折により、ビックスバイト型結晶相の存在が確認され、各面間隔を測定することができる。Ｘ線回折の測定条件は、下記の「（２）第２結晶相」に示す条件が採用される。
　「ビックスバイト型結晶相を含む第１結晶相が酸化物焼結体の主成分である」とは、酸化物焼結体中で、ビックスバイト型結晶相やタングステン酸インジウム化合物結晶相などの高含有率でＩｎを含有するインジウム高含有型結晶相が占める割合（インジウム高含有型結晶相占有率）が５０％以上であることを意味する。
　「インジウム高含有型結晶相」は、次のようにして同定される。まず、酸化物焼結体の一部からサンプルを採取し、該サンプルの表面を研磨して平滑にする。次いで、ＳＥＭ－ＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計を付帯する走査型二次電子顕微鏡）を用いて、サンプルの当該表面をＳＥＭ（走査型二次電子顕微鏡）で観察し、各結晶粒子の金属元素の組成比をＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計）で分析する。そして、それらの結晶粒子の金属元素の組成比の傾向に基づいて、結晶粒子のグループ分けを行う。具体的には、Ｚｎを含有し、より典型的にはＺｎ含有率〔Ｉｎ、ＷおよびＺｎの合計に対するＺｎの含有率（原子％）〕が後述するグループＢよりも高い結晶粒子のグループＡと、Ｚｎ含有率が非常に低いかまたはＺｎを含有せず、かつ、グループＡに比べてＩｎ含有率（Ｉｎ、ＷおよびＺｎの合計に対するＩｎの含有率（原子％））が高い結晶粒子のグループＢ（インジウム高含有型結晶相）とに分ける。このとき、グループＢの結晶粒が第１結晶相（Ｉｎ２Ｏ３相など）であると判断される。第１結晶相は、ビックスバイト型結晶相のほか、タングステン酸インジウム化合物結晶相などを含み得る。そして、酸化物焼結体における「インジウム高含有型結晶相占有率」は、酸化物焼結体の上記測定表面に占めるインジウム高含有型結晶相（グループＢ）の面積の割合（百分率）として定義される。第１結晶相（インジウム高含有型結晶相）を主成分として含む本実施形態に係る酸化物焼結体は、この定義に従うインジウム高含有型結晶相占有率が５０％以上である。
　第１結晶相において、その少なくとも一部にＷおよび／またはＺｎが固溶していてもよい。本実施形態に係る酸化物焼結体において、Ｗおよび／またはＺｎが第１結晶相に含まれるビックスバイト型結晶相の少なくとも一部に固溶していると、ＪＣＰＤＳカードの６－０４１６に規定される面間隔よりも広くなったり、狭くなったりする。Ｘ線回折では、ピーク位置が高角度側にシフトしたり、低角度側にシフトしたりする。かかるピークシフトが確認されるとともに、ＳＥＭ－ＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計を付帯する走査型二次電子顕微鏡）やＴＥＭ－ＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計を付帯する透過型二次電子顕微鏡）により面分析を行い、ＩｎとＷおよび／またはＺｎとが混在する領域の存在が確認されたとき、第１結晶相に含まれるビックスバイト型結晶相にＷおよび／またはＺｎが固溶していると判断することができる。
　あるいは、ＩＣＰ（誘導結合プラズマ）質量分析、ＳＥＭ－ＥＤＸ、その他の元素同定方法を用いて存在元素の同定を行い、ＩｎとともにＷおよび／またはＺｎの存在が確認されたにもかかわらず、Ｘ線回折ではＷおよび／またはＺｎの酸化物が確認されないことをもって、Ｗおよび／またはＺｎが第１結晶相に含まれるビックスバイト型結晶相に固溶していると判断することもできる。
　第１結晶相は、タングステン酸インジウム化合物結晶相をさらに含むことができる。下記の「（２）第２結晶相」に示す条件でのＸ線回折測定において、ビックスバイト型結晶相（４００）面のピーク強度Ｉ４００とタングステン酸インジウム化合物（１２２）面のピーク強度Ｉ１２２とのピーク強度比（Ｉ１２２／Ｉ４００）は、通常０以上０．３以下である。スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であることから、上記ピーク強度比は、０以上０．１以下であることが好ましい。
　本明細書において「タングステン酸インジウム化合物結晶相」とは、Ｉｎ、ＷおよびＯを主成分とする結晶相である。例えば、Ｉｎ６ＷＯ１２結晶相、ＩｎＷ３Ｏ９結晶相などが挙げられる。Ｉｎ６ＷＯ１２結晶相は、三方晶系の結晶構造を有し、ＪＣＰＤＳカードの０１－０７４－１４１０に規定される結晶構造を有するタングステン酸インジウム化合物結晶相である。当該結晶系を示す限り、酸素が欠損していたり、金属が固溶していたりしていて、格子定数が変化していても構わない。ＩｎＷ３Ｏ９結晶相は、六方晶系の結晶構造を有し、ＪＣＰＤＳカードの３３－６２７に規定される結晶構造を有するタングステン酸インジウム化合物結晶相である。当該結晶系を示す限り、酸素が欠損していたり、金属が固溶していたりしていて、格子定数が変化していても構わない。
　タングステン酸インジウム化合物結晶相の存在は、Ｘ線回折において「タングステン酸インジウム化合物結晶相」に帰属されるピークの存在によって、確認することができる。例えば、上述のＩｎ６ＷＯ１２結晶相、ＩｎＷ３Ｏ９結晶相に帰属されるピークの存在によって確認することができる。Ｘ線回折の測定条件は、下記の「（２）第２結晶相」に示す条件が採用される。
　（２）第２結晶相
　第２結晶相は、第１結晶相とは異なる結晶相であって、Ｘ線回折における２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークを有する結晶相である。第１結晶相とともに、これとは異なる第２結晶相を含む本実施形態の酸化物焼結体は、比較的低い焼結温度でも高い見かけ密度を示すことができるとともに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる。第１回折ピークの位置は、見かけ密度およびスパッタ中のスパッタターゲットの表面粗さを小さくする観点から、好ましくは２θの３４．９０ｄｅｇよりも小さい。第２結晶相は、酸化物焼結体の一部に含まれる。
　第２結晶相の存在は、Ｘ線回折によって確認することができる。Ｘ線回折は、以下の条件またはこれと同等条件にて測定される。
　（Ｘ線回折の測定条件）
　θ－２θ法、
　Ｘ線源：Ｃｕ　Ｋα線、
　Ｘ線管球電圧：４５ｋＶ、
　Ｘ線管球電流：４０ｍＡ、
　ステップ幅：０．０３ｄｅｇ、
　ステップ時間：１秒／ステップ、
　測定範囲２θ：１０ｄｅｇ～９０ｄｅｇ。
　Ｘ線回折において２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークが観察されることは、２．５６Åより大きく２．５８Åより小さい面間隔を持つことを意味している。第１回折ピークは、Ｉｎ、ＷおよびＺｎのいずれか１つ以上と酸素原子とからなる酸化物または複合酸化物の回折ピーク位置とは一致しないことが明らかになっている。上記酸化物としては、ビックスバイト型結晶相であるＩｎ２Ｏ３相、六方晶ウルツ型結晶ＺｎＯ、単斜晶ＷＯ３などが挙げられる。上記複合酸化物としてはＺｎＷＯ４、Ｉｎ６ＷＯ１２、Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍは自然数）などが挙げられる。上記酸化物または上記複合酸化物の回折ピーク位置とは一致せず、かつＸ線回折において２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい範囲内に位置する第１回折ピークを有する第２結晶相をさらに含む本実施形態の酸化物焼結体は、比較的低い焼結温度でも高い見かけ密度を示すことができるとともに、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる。当該酸化物焼結体によれば、これを用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めることができる。
　（３）酸化物焼結体の見かけ密度、Ｗ含有率、Ｚｎ含有率およびＺｎ／Ｗ比
　本実施形態の酸化物焼結体は、見かけ密度が６．４ｇ／ｃｍ３より大きく７．５ｇ／ｃｍ３以下である。また本実施形態の酸化物焼結体は、その理論密度に対する見かけ密度の比である相対密度（相対密度／理論密度）が９４％以上であることが好ましい。本実施形態の酸化物焼結体の理論密度は、そのＩｎ含有率、Ｗ含有率およびＺｎ含有率に依存し、計算上、６．８ｇ／ｃｍ３～７．５ｇ／ｃｍ３の範囲の値を採り得る。
　見かけ密度が上記範囲であることは、本実施形態の酸化物焼結体をスパッタターゲットとして用いるうえで有利である。酸化物焼結体をスパッタターゲットとして用いる場合、その酸化物焼結体の見かけ密度は高ければ高いほど望ましいとされている。酸化物焼結体の見かけ密度が低いということは、酸化物焼結体中に空孔が多く存在することを意味している。スパッタターゲットは使用時に表面がアルゴンイオンでエッチングされながら使用される。したがって、酸化物焼結体中に空孔が存在すると、成膜中にこれが露出して内部の気体が放出されるため、析出される酸化物半導体薄膜中にターゲットから放出された気体が混入してしまい、膜特性が劣化する。また、酸化物焼結体の見かけ密度が低いと、成膜時にノジュールといわれるＩｎの絶縁体がターゲット上に生成し、良好なスパッタ放電が阻害されることが知られており、この観点からも酸化物焼結体の見かけ密度を高くすることが望まれる。
　本実施形態の酸化物焼結体は、Ｗ含有率が０．０１原子％より大きく５．０原子％以下であり、Ｚｎ含有率が１．２原子％以上５０原子％未満であり、Ｚｎ／Ｗ比が１．０より大きく２００００より小さい。Ｗ含有率、Ｚｎ含有率およびＺｎ／Ｗ比が上記範囲であることは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　電界効果移動度および光照射下での信頼性を高める観点からは、酸化物焼結体のＷ含有率は、好ましくは０．０５原子％以上３原子％以下であり、より好ましくは２原子％以下である。酸化物焼結体のＷ含有率が０．０１原子％以下の場合、かかる酸化物焼結体を用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスにおいて、光照射下での信頼性が低くなってしまう。酸化物焼結体のＷ含有率が５．０原子％を超える場合、かかる酸化物焼結体を含むスパッタターゲットを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスにおいて、電界効果移動度が低くなってしまう。
　このように、好ましくは、本実施形態の酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの特性によって酸化物焼結体のＷ含有率の範囲が決定され、酸化物半導体膜のＷ含有率は通常、酸化物焼結体のＷ含有率に応じた値を示す。ただし、酸化物半導体膜のＷ含有率と酸化物焼結体のＷ含有率と必ずしも一致する必要はない。
　スパッタ中のスパッタターゲットの表面粗さを小さくする観点からは、酸化物焼結体のＷ含有率は、０．０１原子％より大きく５．０原子％以下であり、好ましくは０．０１原子％より大きく３原子％以下であり、より好ましくは０．０１原子％より大きく１原子％以下であり、さらに好ましくは０．５原子％より小さい。酸化物焼結体のＷ含有率が０．０１原子％以下の場合、酸化物焼結体の見かけ密度が低くなりすぎる傾向にある。酸化物焼結体のＷ含有率が５．０原子％を超える場合、かかる酸化物焼結体をスパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さが大きくなり、その結果、形成される酸化物半導体膜の表面粗さも大きくなってしまう。
　Ｗ元素は、原子量が大きいためにスパッタ率が低いため、Ｗを含有する結晶相においてはスパッタ時に他の相よりもエッチングされにくく、ターゲット表面の凸部となりやすい。酸化物焼結体のＷ含有率が低くなると、ターゲット表面に存在するＷを含有する結晶相の面積割合が小さくなるため、スパッタ中に凸部が少なくなり、表面粗さを小さくすることができる。
　インジウム酸化物とタングステン酸化物とを混合して得られる酸化物焼結体は、一般に見かけ密度が小さい。Ｚｎを含有させ、ＷとＺｎとの接触点を増やすことによって見かけ密度を高めることができるが、半導体デバイスの特性を考慮して決められる所望のＷ含有率は０．０１原子％より大きく５．０原子％以下と少量であるため、より高い見かけ密度を有する酸化物焼結体を実現するためにはＺｎ含有率を高くすることが好ましい。Ｚｎ含有率が１．２原子％未満の場合、十分に高い見かけ密度を得ることが難しい傾向にある。Ｚｎ含有率が５０原子％以上の場合、酸化物焼結体の電気抵抗が高くなり、直流電圧印加によりスパッタリングすることが困難な傾向にある。Ｚｎ含有率は、好ましくは１１原子％以上であり、より好ましくは１５原子％以上である。これにより、後述する第３結晶相を構成する粒子において、１．５以上の平均アスペクト比が得られやすくなる。また、Ｚｎ／Ｗ比が１．０以下の場合、十分に高い見かけ密度を得ることが難しい傾向にある。この観点から、Ｚｎ／Ｗ比は、好ましくは１５以上である。Ｚｎ／Ｗ比が２００００以上の場合、酸化物焼結体の電気抵抗が高くなり、直流電圧印加によりスパッタリングすることが困難な傾向にある。この観点から、Ｚｎ／Ｗ比は、好ましくは１００以下である。酸化物焼結体中のＩｎ、ＺｎおよびＷの含有量は、ＩＣＰ質量分析法により測定することができる。
　本実施形態の酸化物焼結体は、比較的低い焼結温度でも高い見かけ密度を示すことができるとともに、スパッタターゲットに適用したときに、スパッタ中のスパッタターゲットの表面粗さを低減することができる。本実施形態の酸化物焼結体は、半導体デバイスの酸化物半導体膜（たとえばチャネル層として機能する酸化物半導体膜）を形成するためのスパッタターゲットとして好適に用いることができ、本実施形態の酸化物焼結体によれば、電界効果移動度および光照射下での信頼性の高い半導体デバイスを得ることが可能である。
　（３）第３結晶相
　本実施形態の酸化物焼結体は、第１結晶相とは異なる結晶相であって、亜鉛（Ｚｎ）を含有する第３結晶相を含むことが好ましい。第３結晶相を含むことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。第３結晶相は、第２結晶相と同じ相である場合もあり得る。第３結晶相は、酸化物焼結体の一部に含まれ得る相である。
　第３結晶相は、Ｚｎを含有する結晶相であり、より典型的にはＺｎ含有率〔Ｉｎ、ＷおよびＺｎの合計に対するＺｎの含有率（原子％）〕が第１結晶相より高い相である。第３結晶相の存在は、インジウム高含有型結晶相占有率を求める際に実施するＳＥＭ－ＥＤＸを用いた表面分析によって確認することができ、この表面分析によってグループ分けされる上述のグループＡの結晶粒子を構成する結晶相が第３結晶相である。第３結晶相は、好ましくはＺｎ含有率が５０原子％以上である。比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現する観点から、第３結晶相のＺｎ含有率は、より好ましくは６０原子％以上であり、さらに好ましくは７０原子％以上である。第３結晶相のＺｎ含有率は、１００原子％であってもよい。
　第３結晶相は、後述する第４結晶相、後述するタングステン酸亜鉛化合物結晶相である第５結晶相および六方晶ウルツ型結晶相からなる群より選択される少なくとも１つの結晶相であり得る。第３結晶相は、１種の結晶相のみからなっていてもよいし、２種以上の結晶相を含んでいてもよい。
　第３結晶相を構成する結晶粒子は、平均長軸径が３μｍ以上５０μｍ以下であり、平均アスペクト比が１．５以上５０以下であることが好ましい。このことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　上記平均長軸径および平均アスペクト比は次のようにして求められる。インジウム高含有型結晶相占有率を求める際に実施するＳＥＭ－ＥＤＸを用いた表面分析におけるＳＥＭ観察に反射電子像を用いると、第３結晶相であるグループＡは、第１結晶相に分類されるグループＢに比して濃いグレーに観察される。５００倍で撮影した反射電子像において濃いグレーに観察される第３結晶相を構成する結晶粒子に関して長軸長さおよび短軸長さを測定し、長軸長さと短軸長さとの比（長軸長さ／短軸長さ）であるアスペクト比を算出する。短軸長さは、長軸長さの１／２の位置において測定される。なお、測定対象である第３結晶相は単結晶である必要はなく、多結晶が寄り集まった粒子であってもよく、第１結晶相に囲まれた独立した第３結晶相の領域を一つの粒子として計測する。
　ＳＥＭ観察において５００倍で撮影した反射電子像の１７０μｍ×２５０μｍ視野にある第３結晶相の短軸長さ、長軸長さをランダムにそれぞれ１００個計測し、長軸長さを長い方から順番に並べた３位から２２位の２０個の平均値を平均長軸径とする。
　同様に、ＳＥＭ観察において５００倍で撮影した反射電子像の１７０μｍ×２５０μｍ視野にある第３結晶相の短軸長さ、長軸長さをランダムにそれぞれ１００個計測して、それぞれについてアスペクト比（長軸長さ／短軸長さ）を算出し、得られたアスペクト比を長い方から順番に並べた３位から２２位の２０個の平均値を平均アスペクト比とする。
　平均長軸径が３μｍ以上５０μｍ以下であることは、酸化物焼結体の見かけ密度が高く、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利である。平均長軸径が３μｍより小さい場合、スパッタ中のスパッタターゲットの表面粗さが小さくなりにくい傾向にある。平均長軸径が５０μｍより大きい場合、十分に高い見かけ密度が得られにくい傾向にあり、また、スパッタ中のスパッタターゲットの表面粗さが小さくなりにくい傾向にある。平均長軸径は、より好ましくは１０μｍ以上であり、さらに好ましくは１５μｍ以上である。また平均長軸径は、より好ましくは４０μｍ以下であり、さらに好ましくは３０μｍ以下である。
　平均アスペクト比が１．５以上５０以下であることは、酸化物焼結体の見かけ密度が高く、スパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利である。平均アスペクト比が１．５より小さい場合、十分に小さな表面粗さが得られない傾向にある。平均アスペクト比が５０より大きい場合、十分に高い見かけ密度が得られない傾向にある。平均アスペクト比は、より好ましくは４以上であり、さらに好ましくは６以上であり、なおさらに好ましくは８以上である。また平均アスペクト比は、より好ましくは４０以下であり、さらに好ましくは３０以下である。
　第３結晶相は、第１結晶相に分散していることが好ましい。このことは、本実施形態の酸化物焼結体をスパッタターゲットとして用いるうえで有利である。
　スパッタ法では、スパッタターゲットに印加する電圧を直流電圧とすることがあるが、この場合、スパッタターゲットは導電性を有することが望まれている。スパッタターゲットの電気抵抗が高くなると、直流電圧を印加できずにスパッタ法による成膜（酸化物半導体膜の形成）を実施することができないためである。
　スパッタターゲットして用いる酸化物焼結体において、その一部に電気抵抗の高い領域が存在し、その領域が広い場合、電気抵抗の高い領域には直流電圧が印加されないため、その領域がスパッタリングされないなどの問題を生じるおそれがある。あるいは、電気抵抗の高い領域でアーキングと呼ばれる異常放電が発生し、成膜が正常に実施されないなどの問題を生じるおそれがある。
　第３結晶相は、第１結晶相と比較して電気抵抗が高いため、第３結晶相が広い領域にわたって存在している場合には上記問題を生じる可能性がある。この点に鑑み、上述のとおり、第３結晶相は、第１結晶相に分散していることが好ましい。ここでいう分散とは、平均長軸径が３μｍ以上５０μｍ以下であり、平均アスペクト比が１．５以上５０以下である結晶粒子が、好ましくは１個、多くても５個以下の凝集体にて存在していることを意味する。分散状態の確認は、上述の５００倍のＳＥＭ観察による反射電子像によって確認できる。
　第３結晶相は、第１結晶相とは異なる結晶相であって、Ｘ線回折における２θの３１．７７ｄｅｇより大きく３２．００ｄｅｇより小さい位置に第２回折ピークを有する第４結晶相を含むことが好ましい。第４結晶相を含むことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。第４結晶相は、第２結晶相と同じ相である場合もあり得る。第４結晶相は、酸化物焼結体の一部に含まれ得る相である。
　比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで、第２回折ピークの位置は、好ましくは３１．８ｄｅｇより大きく、また好ましくは３１．９６ｄｅｇ以下である。Ｘ線回折において２θの３１．７７ｄｅｇより大きく３２．００ｄｅｇより小さい位置に第２回折ピークが観察されることは、２．７９５Åより大きく２．８１４Åより小さい面間隔を持つことを意味している。
　第４結晶相の存在は、Ｘ線回折によって確認することができる。Ｘ線回折の測定条件は、上記の「（２）第２結晶相」に示す条件が採用される。第４結晶相としては、たとえばＩｎ２Ｏ３（ＺｎＯ）５が考えられるが、第４結晶相が示す第２回折ピークの位置は、一般にＩｎ２Ｏ３（ＺｎＯ）５の回折ピーク位置よりも低角度側である３１．９２ｄｅｇ付近にあるので、第４結晶相が実際にＩｎ２Ｏ３（ＺｎＯ）５であるかは、現在のところ定かではない。また、第４結晶相が実際にＩｎ２Ｏ３（ＺｎＯ）５である場合、第４結晶相と第２結晶相とは異なる。
　本実施形態の酸化物焼結体は、第１回折ピークのピーク強度Ｉａと、第２回折ピークのピーク強度Ｉｂとの比Ｉａ／Ｉｂが０．０５以上３以下であることが好ましい。Ｉａ／Ｉｂが０．０５以上３以下であることは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。
　Ｉａ／Ｉｂが０．０５未満であると、スパッタ中のスパッタターゲットの表面粗さが小さくならない傾向にある。この観点から、Ｉａ／Ｉｂは、より好ましくは０．１以上であり、さらに好ましくは０．２以上である。Ｉａ／Ｉｂが３より大きい酸化物焼結体を調製することは容易ではない。スパッタ中のスパッタターゲットの表面粗さが小さくする観点から、Ｉａ／Ｉｂは、より好ましくは２以下である。
　Ｘ線回折におけるピーク強度ＩａおよびＩｂは、それぞれ次のようにして求められる。まず、２θが３２．１５ｄｅｇ以上３２．９０ｄｅｇ以下の範囲におけるＸ線回折のシグナル強度Ｉの平均値Ｉａｖｅを算出する。次に、第１回折ピークのシグナル強度Ｉａ’および第２回折ピークのシグナル強度Ｉｂ’を計測し、第１回折ピークのピーク強度Ｉａを、下記式：
　Ｉａ＝Ｉａ’－Ｉａｖｅ
より求める。同様に、第２回折ピークのピーク強度Ｉｂを、下記式：
　Ｉｂ＝Ｉｂ’－Ｉａｖｅ
より求める。本計算はＸ線回折におけるバックグラウンドを除去することを目的としている。
　Ｉａ／Ｉｂは、試料が無配向である場合には物質固有の値を示すが、本実施形態の酸化物焼結体においてＩａ／Ｉｂは、物質固有の値とは異なる値を示すことがある。この場合、第１回折ピークを有する第２結晶相と第２回折ピークを有する第４結晶相とが同じ化合物である場合は、本化合物が配向性を有していると考えられる。また、第１回折ピークを有する第２結晶相と第２回折ピークを有する第４結晶相とが異なる化合物である場合は、第２結晶相および／または第４結晶相が配向性を有しているか、もしくは第２結晶相と第４結晶相の存在割合を反映した値となっていると考えられる。結晶の方位によって、スパッタ中のスパッタターゲット（酸化物焼結体）の表面粗さは異なり得るところ、本実施形態の酸化物焼結体においては、Ｉａ／Ｉｂが０．０５以上３以下であると、スパッタ中のスパッタターゲットの表面粗さを小さくするうえで有利となる。
　また第３結晶相は、第１結晶相とは異なる結晶相であって、タングステン酸亜鉛化合物結晶相である第５結晶相を含むことができる。第５結晶相をさらに含むことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。第５結晶相は、第２結晶相または第４結晶相と同じ相である場合もあり得る。第５結晶相は、酸化物焼結体の一部に含まれ得る相である。
　本明細書において「タングステン酸亜鉛化合物結晶相」とは、Ｚｎ、ＷおよびＯを主成分とする結晶相である。例えば、ＺｎＷＯ４型結晶相が挙げられる。「ＺｎＷＯ４型結晶相」とは、ＺｎＷＯ４結晶相、ならびにＺｎＷＯ４結晶相の少なくとも一部にＺｎおよびＷ以外の元素の少なくとも一つが含まれる相であって、ＺｎＷＯ４結晶相と同じ結晶構造を有するものの総称をいう。ＺｎＷＯ４結晶相は、空間群Ｐ１２／ｃ１（１３）にて表される結晶構造を有し、ＪＣＰＤＳカードの０１－０８８－０２５１に規定される結晶構造を有するタングステン酸亜鉛化合物結晶相である。当該結晶系を示す限り、酸素が欠損していたり、金属が固溶していたりしていて、格子定数が変化していても構わない。
　第５結晶相の存在は、Ｘ線回折において「タングステン酸亜鉛化合物結晶相」に帰属されるピークの存在によって、確認することができる。例えば、上述のＺｎＷＯ４型結晶相に帰属されるピークの存在によって確認することができる。Ｘ線回折の測定条件は、上記の「（２）第２結晶相」に示す条件が採用される。
　また第３結晶相は、六方晶ウルツ型結晶相をさらに含むことができる。六方晶ウルツ型結晶相をさらに含むことは、比較的低い焼結温度でも見かけ密度が高く、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる酸化物焼結体を実現するうえで有利であり、また、酸化物焼結体を用いて形成される酸化物半導体膜をチャネル層として含む半導体デバイスの電界効果移動度および光照射下での信頼性を高めるうえでも有利である。六方晶ウルツ型結晶相は、第４結晶相と同じ相である場合もあり得る。六方晶ウルツ型結晶相が第４結晶相である場合、第４結晶相と第２結晶相は異なる。六方晶ウルツ型結晶相は、酸化物焼結体の一部に含まれ得る相である。
　本明細書において「六方晶ウルツ型結晶相」とは、六方晶ウルツ結晶相、ならびに六方晶ウルツ結晶相の少なくとも一部にＺｎ以外の金属元素の少なくとも１つが含まれる相であって、六方晶ウルツ結晶相と同じ結晶構造を有するものの総称をいう。六方晶ウルツ結晶相は、亜鉛酸化物（ＺｎＯ）の結晶相の１つであり、空間群：Ｐ６３ｍｃ、空間群Ｎｏ．：１８６にて表され、ＪＣＰＤＳカードの０１－０７９－０２０７に規定される結晶構造をいう。
　六方晶ウルツ型結晶相の存在は、Ｘ線回折において「六方晶ウルツ型結晶相」に帰属されるピークの存在によって、確認することができる。例えば、上述の亜鉛酸化物に帰属されるピークの存在によって確認することができる。Ｘ線回折の測定条件は、上記の「（２）第２結晶相」に示す条件が採用される。
　六方晶ウルツ型結晶相は、ＺｎＯを主成分として含み、その少なくとも一部に置換型、侵入型の形でＷおよび／またはＩｎが固溶していてもよい。固溶していることの確認には、上述の「第１結晶相の少なくとも一部にＷおよび／またはＺｎが固溶している」ことを確認する手法と同様に、Ｘ線回折、ＳＥＭ－ＥＤＸ、ＴＥＭ－ＥＤＸを用いた手法を適用することができる。
　なお、本実施形態の酸化物焼結体は、ジルコニウム（Ｚｒ）をさらに含有していてもよい。その含有量は、たとえば１×１０１７ａｔｍｓ／ｃｍ３以上１×１０２０ａｔｍｓ／ｃｍ３以下である。Ｚｒは、酸化物焼結体の製造工程にて混入し得る元素であるが、酸化物焼結体の高い見かけ密度を達成することや、スパッタ中のスパッタターゲットの表面粗さを小さくすることを阻害するものではない。Ｚｒの存在およびその含有量は、二次イオン質量分析計にて確認することができる。
　（５）酸化物焼結体のスパッタターゲットへの適用
　本実施形態の酸化物焼結体は、スパッタターゲットとして好適に用いることができる。スパッタターゲットとは、スパッタ法の原料となるものである。スパッタ法とは、成膜室内にスパッタターゲットと基板とを対向させて配置し、スパッタターゲットに電圧を印加して、希ガスイオンでターゲットの表面をスパッタリングすることにより、ターゲットからターゲットを構成する原子を放出させて基板上に堆積させることによりターゲットを構成する原子で構成される膜を形成する方法をいう。
　本来ならスパッタターゲットを構成する元素は、希ガスイオンによって原子レベルにバラバラにされるが、表面に凸部があると凸部から微粒子が飛び出して膜中に混入したり、凸部に電界が集中することでその部分だけ飛び出す原子の数が多くなり、それを反映して膜厚が面内方向で変化したりする。このため、スパッタターゲットの表面が粗いとそれを原料として形成した薄膜も粗くなることがある。
　また、見かけ密度が低いことは、スパッタターゲット中にサブミクロンサイズの空孔（ポア）が多く存在することを意味している。ポアがあるとポアを囲む周辺部で上述の凸部と同じ現象が起こり、結果として形成した薄膜も粗くなることがある。
　酸化物焼結体をスパッタターゲットとしてスパッタ法により形成した酸化物半導体膜を含む半導体デバイスにおいて電界効果移動度をさらに高めるとともに光照射下での信頼性をより高めるためには、形成した酸化物半導体膜の表面粗さを小さくすることが望ましいことが見出された。
　酸化物半導体膜は、ゲート絶縁膜、エッチストッパ層、ソース電極、ドレイン電極、パシベーション膜などの様々な膜と界面を形成するが、この界面に凹凸があると、電子の移動が妨げられることで、電界効果移動度が低下すると考えられる。前述の界面には、種々の欠陥準位が生成されやすいが、界面の面積は表面粗さが大きくなると大きくなるため、それに伴って欠陥数も増え、その結果、光照射下でのキャリアの励起、消失が発生しやすくなり、光照射下での信頼性が劣化すると考えられる。
　本実施形態の酸化物焼結体をスパッタターゲットに適用すれば、スパッタ中のスパッタターゲットの表面粗さを小さくすることができるので、その結果、形成される酸化物半導体膜の表面粗さを小さくすることができる。
　また、形成される酸化物半導体膜の表面粗さが大きいと、その上に形成されるゲート絶縁膜、エッチストッパ層、ソース電極、ドレイン電極、パシベーション膜などの様々な膜が剥離しやすい傾向にある。これは、膜凸部もしくは凹部に応力集中が起こるために、前述の上層（ゲート絶縁膜、エッチストッパ層、ソース電極、ドレイン電極、パシベーション膜など）が破壊されることに起因する場合が多い。本実施形態の酸化物焼結体をスパッタターゲットに適用すれば、スパッタ中のスパッタターゲットの表面粗さを小さくすることができるので、上記剥離を抑制することができる。
　本実施形態の酸化物焼結体は、とりわけ所定の第２結晶相を含むこと、適切なＷ含有率、Ｚｎ含有率、Ｚｎ／Ｗ比を有することにより、スパッタ中のスパッタターゲットの表面粗さを小さくすることが可能な、上記要請に適合した酸化物焼結体である。
　［実施形態２：酸化物焼結体の製造方法］
　本実施形態に係る酸化物焼結体の製造方法の１つは、実施形態１に係る酸化物焼結体の製造方法であって、亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、１次混合物を熱処理することにより仮焼粉末を形成する工程と、仮焼粉末を含む原料粉末の２次混合物を調製する工程と、２次混合物を成形することにより成形体を形成する工程と、成形体を焼結することにより酸化物焼結体を形成する工程とを含む。仮焼粉末を形成する工程は、酸素含有雰囲気下、５５０℃以上１２００℃未満の温度で１次混合物を熱処理することにより、仮焼粉末としてＺｎとＷとを含む複酸化物の粉末を形成することを含む。
　上記の製造方法によれば、仮焼粉末を形成する工程において、亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を、酸素含有雰囲気下、５５０℃以上１２００℃未満の温度で熱処理することにより、仮焼粉末としてＺｎとＷとを含む複酸化物粉末を形成することを含むため、比較的低い焼結温度でも見かけ密度が高くなり、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる、スパッタターゲットとして好適に用いることのできる酸化物焼結体を得ることができる。複酸化物としては、酸素が欠損していたり、金属が置換していたりしていても構わない。
　熱処理の温度が５５０℃未満の場合は、ＺｎとＷとを含む複酸化物粉末が得られず、１２００℃以上の場合、ＺｎとＷとを含む複酸化物粉末が分解、飛散してしまうか、複酸化物粉末の粒径が大きくなりすぎて使用に適さなくなる傾向にある。
　また、上記熱処理によって仮焼粉末としてのＺｎとＷとを含む複酸化物粉末を形成することにより、得られる酸化物焼結体を含むスパッタターゲットを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスにおいて、より効果的に電界効果移動度および光照射下での信頼性を高くすることができる。
　ＺｎとＷとを含む複酸化物は、ＺｎＷＯ４型結晶相を含むことが好ましい。これにより、酸化物焼結体の見かけ密度をより効果的に高めることができるとともに、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることができる。ＺｎＷＯ４型結晶相は、空間群Ｐ１２／ｃ１（１３）にて表される結晶構造を有し、ＪＣＰＤＳカードの０１－０８８－０２５１に規定される結晶構造を有するタングステン酸亜鉛化合物結晶相である。当該結晶系を示す限り、酸素が欠損していたり、金属が固溶していたりしていて、格子定数が変化していても構わない。ＺｎＷＯ４型結晶相は、Ｘ線回折測定により同定される。
　また、本実施形態に係る酸化物焼結体の製造方法の他の１つは、実施形態１に係る酸化物焼結体の製造方法であって、インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、１次混合物を熱処理することにより仮焼粉末を形成する工程と、仮焼粉末を含む原料粉末の２次混合物を調製する工程と、２次混合物を成形することにより成形体を形成する工程と、成形体を焼結することにより酸化物焼結体を形成する工程とを含む。仮焼粉末を形成する工程は、酸素含有雰囲気下、７００℃以上１４００℃未満の温度で１次混合物を熱処理することにより、仮焼粉末としてＩｎとＷとを含む複酸化物の粉末を形成することを含む。
　上記の製造方法によれば、仮焼粉末を形成する工程において、インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を、酸素含有雰囲気下、７００℃以上１４００℃未満の温度で熱処理することにより、仮焼粉末としてＩｎとＷとを含む複酸化物粉末を形成することを含むため、比較的低い焼結温度でも見かけ密度が高くなり、かつスパッタ中のスパッタターゲットの表面粗さを小さくすることができる、スパッタターゲットとして好適に用いることのできる酸化物焼結体を得ることができる。複酸化物としては、酸素が欠損していたり、金属が置換していたりしていても構わない。
　熱処理の温度が７００℃未満の場合は、ＩｎとＷとを含む複酸化物粉末が得られず、１４００℃以上の場合、ＩｎとＷとを含む複酸化物粉末が分解、飛散してしまうか、複酸化物粉末の粒径が大きくなりすぎて使用に適さなくなる傾向にある。
　また、上記熱処理によって仮焼粉末としてのＩｎとＷとを含む複酸化物粉末を形成することにより、得られる酸化物焼結体を含むスパッタターゲットを用いて形成された酸化物半導体膜をチャネル層として含む半導体デバイスにおいて、より効果的に電界効果移動度および光照射下での信頼性を高くすることができる。
　ＩｎとＷとを含む複酸化物は、Ｉｎ６ＷＯ１２型結晶相を含むことが好ましい。これにより、酸化物焼結体の見かけ密度をより効果的に高めることができるとともに、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることができる。Ｉｎ６ＷＯ１２結晶相は、三方晶系の結晶構造を有し、ＪＣＰＤＳカードの０１－０７４－１４１０に規定される結晶構造を有するタングステン酸インジウム化合物結晶相である。当該結晶系を示す限り、酸素が欠損していたり、金属が固溶していたりしていて、格子定数が変化していても構わない。なお、特開２００４－０９１２６５号公報で開示されているタングステン酸インジウム化合物結晶相は、ＩｎＷ３Ｏ９結晶相であり、六方晶系の結晶構造を有し、ＪＣＰＤＳカードの３３－６２７に規定される結晶構造を有するため、Ｉｎ６ＷＯ１２結晶相とは結晶構造が異なる。Ｉｎ６ＷＯ１２型結晶相は、Ｘ線回折測定により同定される。
　Ｗは、インジウム酸化物の焼結を阻害し、ひいては酸化物焼結体の高い見かけ密度の達成を阻害することが知られている。しかしながら、本発明の製造方法によれば、ＩｎとＷとを含む複酸化物の粉末、および／またはＺｎとＷとを含む複酸化物の粉末、および／またはＩｎとＺｎとを含む複酸化物の粉末を用いることにより、高い見かけ密度を有する酸化物焼結体を低い焼結温度にて得ることが可能である。また、得られた酸化物焼結体はスパッタ中のスパッタターゲットの表面粗さが小さいという特徴を有している。
　Ｉｎ、ＷおよびＺｎを含む酸化物焼結体の見かけ密度を高めるためには、融点の低いＺｎとＷとを含む複酸化物を焼結時に存在させることが有効である。このためには、焼結時にタングステン酸化物と亜鉛酸化物の接触点を増やして、ＺｎとＷとを含む複酸化物を形成することが好ましい。したがって、低い焼結温度でも高い見かけ密度を得る観点から、あるいはさらにスパッタ中のスパッタターゲットの表面粗さを小さくする観点からも、予め合成したＺｎとＷとを含む複酸化物の粉末を製造工程に用いる方法や、予め合成したＩｎとＷとを含む複酸化物の粉末を用いることでＺｎとの接触点を増やす方法を用いることが好ましい。これらの方法は単独で用いてもよいし、組み合わせて用いてもよい。たとえば、予め合成したＺｎとＷとを含む複酸化物の粉末を製造工程に用いる方法と、予め合成したインジウムとタングステンとを含む複酸化物の粉末を用いる方法とを併用してもよい。低い焼結温度でも見かけ密度が高く、スパッタ中のスパッタターゲットの表面粗さが小さい酸化物焼結体を実現できる観点から、予め合成したＺｎとＷとを含む複酸化物の粉末を製造工程に用いる方法を少なくとも用いることがより好ましい。
　酸化物焼結体の製造に用いられるタングステン酸化物粉末は、ＷＯ３結晶相、ＷＯ２結晶相、およびＷＯ２．７２結晶相からなる群より選ばれる少なくとも１種の結晶相を含むことが好ましい。これにより、酸化物焼結体の見かけ密度をより効果的に高めることができるとともに、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることができる。また、酸化物半導体膜をたとえばチャネル層として含む半導体デバイスにおいて、電界効果移動度を高くし、かつ光照射下での信頼性を高くするうえでも有利である。
　またタングステン酸化物粉末は、メジアン粒径ｄ５０が０．１μｍ以上４μｍ以下であることが好ましく、０．２μｍ以上２μｍ以下であることがより好ましく、０．３μｍ以上１．５μｍ以下であることがさらに好ましい。これにより、酸化物焼結体の見かけ密度をより効果的に高めることができるとともに、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることができる。メジアン粒径ｄ５０は、ＢＥＴ比表面積測定により求められる。メジアン粒径ｄ５０が０．１μｍより小さい場合、粉末のハンドリングが困難で、亜鉛酸化物粉末とタングステン酸化物粉末、もしくはインジウム酸化物粉末とタングステン酸化物粉末を均一に混合することが難しい傾向にある。
　メジアン粒径ｄ５０が４μｍより大きい場合、亜鉛酸化物粉末と混合した後、酸素含有雰囲気下で５５０℃以上１２００℃未満の温度にて熱処理して得られるＺｎとＷとを含む複酸化物粉末の粒径も大きくなってしまい、酸化物焼結体の見かけ密度をより効果的に高めることや、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることが難しい傾向にある。また、同様にインジウム酸化物粉末と混合した後、酸素含有雰囲気下で７００℃以上１４００℃未満の温度にて熱処理して得られるＩｎとＷとを含む複酸化物粉末の粒径も大きくなってしまい、酸化物焼結体の見かけ密度をより効果的に高めることや、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくすることが難しい傾向にある。
　本実施形態に係る酸化物焼結体の製造方法は、特に制限はないが、効率よく実施形態１の酸化物焼結体を形成する観点から、たとえば、以下の工程を含む。
　（１）原料粉末を準備する工程
　酸化物焼結体の原料粉末として、インジウム酸化物粉末（たとえばＩｎ２Ｏ３粉末）、タングステン酸化物粉末（たとえばＷＯ３粉末、ＷＯ２．７２粉末、ＷＯ２粉末）、亜鉛酸化物粉末（たとえばＺｎＯ粉末）等、酸化物焼結体を構成する金属元素の酸化物粉末を準備する。タングステン酸化物粉末としてはＷＯ３粉末だけでなく、ＷＯ２．７２粉末、ＷＯ２粉末のようなＷＯ３粉末に比べて酸素が欠損した化学組成を有する粉末を原料として用いることが、半導体デバイスの電界効果移動度および光照射下での信頼性を高める観点から好ましい。かかる観点から、ＷＯ２．７２粉末およびＷＯ２粉末の少なくとも１つをタングステン酸化物粉末の少なくとも一部として用いることがより好ましい。原料粉末の純度は、酸化物焼結体への意図しない金属元素およびＳｉの混入を防止し、安定した物性を得る観点から、９９．９質量％以上の高純度であることが好ましい。
　上述のように、タングステン酸化物粉末のメジアン粒径ｄ５０は、０．１μｍ以上４μｍ以下であることが、酸化物焼結体の見かけ密度をより効果的に高めるとともに、スパッタ中のスパッタターゲットの表面粗さをより効果的に小さくする観点から、好ましい。
　（２）１次混合物を調製する工程
　（２－１）亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程
　上記原料粉末の内、亜鉛酸化物粉末とタングステン酸化物粉末とを混合（または粉砕混合）する。このとき、酸化物焼結体の結晶相としてＺｎＷＯ４型結晶相を得たい場合は、タングステン酸化物粉末と亜鉛酸化物粉末とをモル比で１：１の割合で、Ｚｎ２Ｗ３Ｏ８型結晶相を得たい場合は、タングステン酸化物粉末と亜鉛酸化物粉末とをモル比で３：２の割合で混合する。上述のように、酸化物焼結体の見かけ密度をより効果的に高めるとともに、スパッタ中のスパッタターゲットの表面粗さを小さくする観点、ならびに半導体デバイスの電界効果移動度および光照射下での信頼性を高める観点からは、酸化物焼結体は、ＺｎＷＯ４型相を含むことが好ましい。タングステン酸化物粉末と亜鉛酸化物粉末とを混合する方法に特に制限はなく、乾式および湿式のいずれの方式であってもよく、具体的には、ボールミル、遊星ボールミル、ビーズミル等を用いて粉砕混合される。このようにして、原料粉末の１次混合物が得られる。湿式の粉砕混合方式を用いて得られた混合物の乾燥には、自然乾燥やスプレードライヤのような乾燥方法を用いることができる。
　（２－２）インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程
　上記原料粉末の内、インジウム酸化物粉末とタングステン酸化物粉末とを混合（または粉砕混合）する。このとき、酸化物焼結体の結晶相としてＩｎ６ＷＯ１２型結晶相を得たい場合は、タングステン酸化物粉末とインジウム酸化物粉末とをモル比で１：３の割合で混合する。タングステン酸化物粉末とインジウム酸化物粉末とを混合する方法に特に制限はなく、乾式および湿式のいずれの方式であってもよく、具体的には、ボールミル、遊星ボールミル、ビーズミル等を用いて粉砕混合される。このようにして、原料粉末の１次混合物が得られる。湿式の粉砕混合方式を用いて得られた混合物の乾燥には、自然乾燥やスプレードライヤのような乾燥方法を用いることができる。
　（３）仮焼粉末を形成する工程
　（３－１）タングステン酸亜鉛酸化物の仮焼粉末を形成する工程
　得られた１次混合物を熱処理（仮焼）して、仮焼粉末（ＺｎとＷとを含む複酸化物粉末）を形成する。１次混合物の仮焼温度は、仮焼物の粒径が大きくなりすぎて酸化物焼結体の見かけ密度が低下したり、スパッタ中のスパッタターゲットの表面粗さが大きくなったりすることがないように１２００℃未満であることが好ましく、仮焼生成物としてＺｎとＷとを含む複酸化物粉末を得るために、また、ＺｎＷＯ４型結晶相を得るためには５５０℃以上であることが好ましい。より好ましくは５５０℃以上１０００℃未満であり、さらに好ましくは５５０℃以上９００℃以下である。仮焼温度は結晶相が形成される温度である限り、仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、ＺｎＷＯ４型結晶相を含む仮焼粉末が得ることができる。仮焼雰囲気は、酸素を含む雰囲気であればよいが、大気圧もしくは大気よりも圧力の高い空気雰囲気、または大気圧もしくは大気よりも圧力の高い酸素を２５体積％以上含む酸素－窒素混合雰囲気が好ましい。生産性が高いことから、大気圧またはその近傍下での空気雰囲気がより好ましい。
　（３－２）タングステン酸インジウム酸化物の仮焼粉末を形成する工程
　得られた１次混合物を熱処理（仮焼）して、仮焼粉末（ＩｎとＷとを含む複酸化物粉末）を形成する。１次混合物の仮焼温度は、仮焼物の粒径が大きくなりすぎて酸化物焼結体の見かけ密度が低下したり、スパッタ中のスパッタターゲットの表面粗さが大きくなったりすることがないように１４００℃未満であることが好ましく、仮焼生成物としてＩｎとＷとを含む複酸化物粉末を得るために、また、Ｉｎ６ＷＯ１２型結晶相を得るためには７００℃以上であることが好ましい。より好ましくは８００℃以上１３００℃未満である。仮焼温度は結晶相が形成される温度である限り、仮焼粉の粒径をなるべく小さくできる点から低い方が好ましい。このようにして、Ｉｎ６ＷＯ１２型結晶相を含む仮焼粉末が得ることができる。仮焼雰囲気は、酸素を含む雰囲気であればよいが、大気圧もしくは大気よりも圧力の高い空気雰囲気、または大気圧もしくは大気よりも圧力の高い酸素を２５体積％以上含む酸素－窒素混合雰囲気が好ましい。生産性が高いことから、大気圧またはその近傍下での空気雰囲気がより好ましい。
　（４）仮焼粉末を含む原料粉末の２次混合物を調製する工程
　次に、得られた仮焼粉末と、上記原料粉末の内の残りの粉末〔インジウム酸化物粉末（たとえばＩｎ２Ｏ３粉末）または亜鉛酸化物粉末（例えばＺｎＯ粉末）〕とを、１次混合物の調製と同様にして、混合（または粉砕混合）する。このようにして、原料粉末の２次混合物が得られる。タングステン酸化物は、上記仮焼工程により複酸化物として存在していることが好ましい。
　（５）２次混合物を成形することにより成形体を形成する工程
　次に、得られた２次混合物を成形する。２次混合物を成形する方法に特に制限はないが、酸化物焼結体の見かけ密度を高くする点から、一軸プレス法、ＣＩＰ（冷間静水圧処理）法、キャスティング法等が好ましい。
　（６）成形体を焼結することにより酸化物焼結体を形成する工程
　次に、得られた成形体を焼結して、酸化物焼結体を形成する。この際、生産性の面からホットプレス焼結法は用いないことが好ましい。成形体の焼結温度に特に制限はないが、見かけ密度が６．４ｇ／ｃｍ３より大きく、スパッタ中のスパッタターゲットの表面粗さが小さい酸化物焼結体を得るために、９００℃以上で、１２００℃より低いことが好ましい。焼結雰囲気にも特に制限はないが、酸化物焼結体の構成結晶の粒径が大きくなることを防いでスパッタ中のスパッタターゲットの表面粗さが小さい酸化物焼結体を得る観点から、大気圧またはその近傍下での空気雰囲気が好ましい。
　［実施形態３：スパッタターゲット］
　本実施形態に係るスパッタターゲットは、実施形態１の酸化物焼結体を含む。したがって、本実施形態に係るスパッタターゲットは、電界効果移動度が高く、光照射下での信頼性も高い半導体デバイスの酸化物半導体膜をスパッタ法で形成するために好適に用いることができる。
　本実施形態に係るスパッタターゲットは、電界効果移動度および光照射下での信頼性の高い半導体デバイスの酸化物半導体膜をスパッタ法で形成するために好適に用いられるものとするために、実施形態１の酸化物焼結体を含むことが好ましく、実施形態１の酸化物焼結体からなることがより好ましい。
　［実施形態４：半導体デバイスおよびその製造方法］
　図１Ａおよび図１Ｂを参照して、本実施形態に係る半導体デバイス１０は、実施形態１の酸化物焼結体を用いて形成されるか、または実施形態３のスパッタターゲット用いてスパッタ法により形成した酸化物半導体膜１４を含む。かかる酸化物半導体膜１４を含むため、本実施形態に係る半導体デバイスは、電界効果移動度が高く、光照射下での信頼性も高いという特性を有することができる。
　本実施形態に係る半導体デバイス１０は、特に限定はされないが、たとえば、高い電界効果移動度と光照射下での高い信頼性を有することから、ＴＦＴ（薄膜トランジスタ）であることが好ましい。ＴＦＴが有する酸化物半導体膜１４は、高い電界効果移動度と光照射下での高い信頼性を有することから、チャネル層であることが好ましい。
　本実施形態に係る半導体デバイス１０において、酸化物半導体膜１４のＷ含有率は、好ましくは０．０１原子％より大きく５．０原子％以下であり、酸化物半導体膜１４のＺｎ含有率は、好ましくは１．２原子％以上５０原子％未満であり、かつ酸化物半導体膜１４のＺｎ／Ｗ比は、好ましくは１．０より大きく２００００より小さい。これにより、半導体デバイス１０の電界効果移動度および光照射下での信頼性を高めることができる。
　電界効果移動度および光照射下での信頼性を高める観点から、酸化物半導体膜１４のＷ含有率は、より好ましくは０．０５原子％以上３原子％以下であり、さらに好ましくは２原子％以下である。酸化物半導体膜１４のＷ含有率が０．０１原子％以下の場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、光照射下での信頼性が低くなってしまう傾向にある。酸化物半導体膜１４のＷ含有率が５．０原子％を超える場合、かかる酸化物半導体膜をチャネル層として含む半導体デバイスにおいて、電界効果移動度が低くなってしまう傾向にある。
　酸化物半導体膜１４の表面粗さを小さくする観点からは、酸化物半導体膜１４のＷ含有率は、０．０１原子％より大きく５．０原子％以下であり、好ましくは０．０１原子％より大きく３原子％以下であり、より好ましくは０．０１原子％より大きく１原子％以下であり、さらに好ましくは０．５原子％より小さい。Ｗ含有率が上記範囲であることにより、表面粗さの小さい酸化物半導体膜１４が得られやすくなる。
　酸化物半導体膜１４のＺｎ含有率が１．２原子％以上５０原子％未満であり、かつ酸化物半導体膜１４のＺｎ／Ｗ比が１．０より大きく２００００より小さい場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、電界効果移動度を高くすることができるとともに、光照射下での信頼性を高くすることができる。
　電界効果移動度および光照射下での信頼性を高める観点から、酸化物半導体膜１４のＺｎ含有率は、より好ましくは３原子％より大きく４０原子％以下であり、さらに好ましくは５原子％以上で２０原子％より小さく、なおさらに好ましくは１１原子％以上であり、特に好ましくは１５原子％以上である。
　酸化物半導体膜１４のＺｎ含有率が１．２原子％より小さい場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、光照射下での信頼性が低くなる傾向にある。酸化物半導体膜１４のＺｎ含有率が５０原子％以上である場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、電界効果移動度が低くなる傾向にある。
　酸化物半導体膜１４におけるＺｎ／Ｗ比が１．０以下の場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、光照射下での信頼性が低くなる傾向にある。Ｚｎ／Ｗ比は、より好ましくは３．０以上であり、さらに好ましくは５．０以上である。酸化物半導体膜１４におけるＺｎ／Ｗ比が２００００以上の場合、かかる酸化物半導体膜１４をチャネル層として含む半導体デバイスにおいて、電界効果移動度が低くなる傾向にある。Ｚｎ／Ｗ比は、より好ましくは１００より小さい。
　酸化物半導体膜１４の化学組成、すなわち、各種元素の含有率は、ＲＢＳ（ラザフォード後方散乱分析）により測定される。この測定結果に基づいて、Ｗ含有率、Ｚｎ含有率およびＺｎ／Ｗ比が算出される。ＲＢＳでの分析を実施できない場合は、ＴＥＭ－ＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計を付帯する透過型電子顕微鏡）により測定される。化学組成測定の正確性から、ＲＢＳでの測定が望ましい。ＴＥＭ－ＥＤＸを用いる場合はまず、検量線作成用の試料として、Ｉｎ、Ｗ、ＺｎおよびＯからなり、測定対象の酸化物半導体膜に近い組成を有し、かつ、ＲＢＳでの分析を実施可能な酸化物半導体膜を少なくとも３個以上用意する。次いで、これらの試料について、ＲＢＳによってＩｎ、ＷおよびＺｎの含有量を測定するとともに、ＴＥＭ－ＥＤＸによってＩｎ、ＷおよびＺｎの含有量を測定する。これらの測定値から、ＴＥＭ－ＥＤＸによるＩｎ、ＷおよびＺｎの含有量の測定値と、ＲＢＳによるＩｎ、ＷおよびＺｎの含有量の測定値との関係を示す検量線を作成する。そして、測定対象の酸化物半導体膜について、ＴＥＭ－ＥＤＸによってＩｎ、ＷおよびＺｎの含有量を測定した後、この測定値を、上記検量線に基づきＲＢＳによるＩｎ、ＷおよびＺｎの含有量の測定値に変換する。この変換された値が、測定対象の酸化物半導体膜についてのＩｎ、ＷおよびＺｎの含有量である。
　酸化物半導体１４は、ジルコニウム（Ｚｒ）をさらに含有していてもよい。その含有量は、たとえば１×１０１７ａｔｍｓ／ｃｍ３以上１×１０２０ａｔｍｓ／ｃｍ３以下である。Ｚｒは、酸化物焼結体の製造工程にて混入し得る元素であり、この酸化物焼結体を原料として成膜される酸化物半導体膜１４にも混入され得るが、Ｚｒの存在は、高い電界効果移動度と光照射下での高い信頼性を阻害するものではない。ジルコニウムの存在およびその含有量は、二次イオン質量分析計にて確認することができる。
　酸化物半導体膜１４は、ナノ結晶酸化物およびアモルファス酸化物の少なくともいずれか１つで構成されることが、これをチャネル層として含む半導体デバイス（たとえばＴＦＴ）において、電界効果移動度が高く、かつ光照射下での信頼性も高くすることができる点から好ましい。
　本明細書において「ナノ結晶酸化物」とは、以下の条件に従うＸ線回折測定によっても、結晶に起因するピークが観測されずにハローと呼ばれる低角度側に現れるブロードなピークのみが観測され、かつ、透過電子顕微鏡を用い、以下の条件に従って微細領域の透過電子線回折測定を実施した場合、リング状のパターンが観察される酸化物をいう。リング状のパターンとは、スポットが集合してリング状のパターンを形成している場合を含む。
　また、本明細書において「アモルファス酸化物」とは、以下の条件に従うＸ線回折測定によっても、結晶に起因するピークが観測されずにハローと呼ばれる低角度側に現れるブロードなピークのみが観測され、かつ、透過電子顕微鏡を用い、以下の条件に従って微細領域の透過電子線回折測定を実施しても、やはりハローと呼ばれる不明瞭なパターンが観察される酸化物をいう。
　（Ｘ線回折測定条件）
　測定方法：Ｉｎ－ｐｌａｎｅ法（スリットコリメーション法）、
　Ｘ線発生部：対陰極Ｃｕ、出力５０ｋＶ　３００ｍＡ、
　検出部：シンチレーションカウンタ、
　入射部：スリットコリメーション、
　ソーラースリット：入射側　縦発散角０．４８°
　　　　　　　　　　受光側　縦発散角０．４１°、
　スリット：入射側　Ｓ１＝１ｍｍ＊１０ｍｍ
　　　　　　受光側　Ｓ２＝０．２ｍｍ＊１０ｍｍ、
　走査条件：走査軸　２θχ／φ、
　走査モード：ステップ測定、走査範囲　１０～８０°、ステップ幅０．１°、
　　　　　　　ステップ時間　８ｓｅｃ．。
　（透過電子線回折測定条件）
　測定方法：極微電子線回折法、
　加速電圧：２００ｋＶ、
　ビーム径：測定対象である酸化物半導体膜の膜厚と同じか、または同等。
　酸化物半導体膜１４がナノ結晶酸化物で構成される場合、上記の条件に従って微細領域の透過電子線回折測定を行うと、上述のようにリング状のパターンが観察され、スポット状のパターンは観察されない。これに対して、たとえば特許第５１７２９１８号に開示されるような酸化物半導体膜は、当該膜の表面に対して垂直な方向に沿うようにｃ軸配向した結晶を含んでおり、このように微細領域中のナノ結晶がある方向に配向している場合には、スポット状のパターンが観察される。酸化物半導体膜１４がナノ結晶酸化物で構成される場合、当該ナノ結晶は、少なくとも膜面内に垂直な面（膜断面）の観察を行った際に、当該膜の表面に対して結晶が配向していない無配向であってランダムな配向性を有している。つまり、膜厚方向に対して結晶軸が配向していない。
　酸化物半導体膜１４は、ナノ結晶酸化物またはアモルファス酸化物で構成されるため、これをチャネル層として含む半導体デバイスにおいて、高い電界効果移動度を達成することが可能である。電界効果移動度を高めるうえで、酸化物半導体膜１４は、より好ましくはアモルファス酸化物で構成される。酸化物半導体膜１４の膜厚は、たとえば２ｎｍ以上６０ｎｍ以下である。
　本実施形態の半導体デバイスにおいて酸化物半導体膜１４は、電気抵抗率が好ましくは１０－１Ωｃｍ以上である。これまでインジウム酸化物を用いた透明導電膜が多く検討されているが、これらの透明導電膜の用途では、電気抵抗率が１０－１Ωｃｍより小さいことが求められている。一方、本実施形態の半導体デバイスが有する酸化物半導体膜は電気抵抗率が１０－１Ωｃｍ以上であることが好ましく、これにより、半導体デバイスのチャネル層として好適に用いることができる。電気抵抗率が１０－１Ωｃｍより小さい場合、半導体デバイスのチャネル層として用いることが困難である。
　酸化物半導体膜１４は、スパッタ法により成膜する工程を含む製造方法によって得ることができる。スパッタ法の意味については上述のとおりである。酸化物半導体膜を形成する方法としては、スパッタ法のほか、パルスレーザー蒸着（ＰＬＤ）法、加熱蒸着法などが提案されているが、スパッタ法を用いることが生産性の面から好ましい。
　スパッタ法としては、マグネトロンスパッタリング法、対向ターゲット型マグネトロンスパッタリング法などを用いることができる。スパッタ時の雰囲気ガスとして、Ａｒガス、Ｋｒガス、Ｘｅガスを用いることができ、これらのガスとともに酸素ガスを混合して用いることもできる。
　また、酸化物半導体膜１４は、スパッタ法による成膜後に加熱処理するか、またはスパッタ法により成膜を行いながら加熱処理することによって得ることもできる。これにより、ナノ結晶酸化物またはアモルファス酸化物で構成される酸化物半導体膜が得られやすくなる。また、この方法により得られる酸化物半導体膜は、これをチャネル層として含む半導体デバイス（たとえばＴＦＴ）において、電界効果移動度および光照射下での信頼性を高くするうえで有利である。
　スパッタ法による成膜を行いながら実施する加熱処理は、当該成膜中に基板を加熱することによって実施できる。基板温度は、好ましくは１００℃以上２５０℃以下である。加熱処理の時間は成膜時間に相当し、成膜時間は形成する酸化物半導体膜１４の膜厚に依存するが、たとえば１０秒～１０分程度であることができる。
　スパッタリング法による成膜後に実施する加熱処理も同様に、基板を加熱することによって実施できる。光照射下での高い信頼性を得るために、スパッタ法による成膜の後に加熱処理を行うことが好ましい。この場合、酸化物半導体膜１４を形成した直後に加熱処理を行ってもよいし、ソース電極、ドレイン電極、エッチストッパ層（ＥＳ層）、パシベーション層などを形成した後に加熱処理を行ってもよい。光照射下での高い信頼性を得るために、エッチストッパ層を形成した後に加熱処理を行うことがより好ましい。
　酸化物半導体膜１４を形成した後に加熱処理を行う場合において、基板温度は、好ましくは１００℃以上５００℃以下である。加熱処理の雰囲気は、大気中、窒素ガス中、窒素ガス－酸素ガス中、Ａｒガス中、Ａｒ－酸素ガス中、水蒸気含有大気中、水蒸気含有窒素中など、各種雰囲気であってよい。雰囲気圧力は、大気圧のほか、減圧条件下（たとえば０．１Ｐａ未満）、加圧条件下（たとえば０．１Ｐａ～９ＭＰａ）であることができるが、好ましくは大気圧である。加熱処理の時間は、たとえば３分～２時間程度であることができ、好ましくは１０分～９０分程度である。
　図１Ａ、図１Ｂ、図２および図３は、本実施形態に係る半導体デバイス（ＴＦＴ）のいくつかの例を示す概略図である。図１Ａおよび図１Ｂに示される半導体デバイス１０は、基板１１と、基板１１上に配置されたゲート電極１２と、ゲート電極１２上に絶縁層として配置されたゲート絶縁膜１３と、ゲート絶縁膜１３上にチャネル層として配置された酸化物半導体膜１４と、酸化物半導体膜１４上に互いに接触しないように配置されたソース電極１５およびドレイン電極１６と、を含む。
　図２に示される半導体デバイス２０は、ゲート絶縁膜１３および酸化物半導体膜１４上に配置され、コンタクトホールを有するエッチストッパ層１７と、エッチストッパ層１７、ソース電極１５およびドレイン電極１６上に配置されるパシベーション膜１８とをさらに含むこと以外は、図１Ａおよび図１Ｂに示される半導体デバイス１０と同様の構成を有する。図２に示される半導体デバイス２０において、図１Ａおよび図１Ｂに示される半導体デバイス１０のように、パシベーション膜１８を省略することもできる。図３に示される半導体デバイス３０は、ゲート絶縁膜１３、ソース電極１５およびドレイン電極１６上に配置されるパシベーション膜１８をさらに含むこと以外は、図１Ａおよび図１Ｂに示される半導体デバイス１０と同様の構成を有する。
　本実施形態に係る半導体デバイスは、上記の酸化物半導体膜１４を含み、かつ、この酸化物半導体膜１４の少なくとも一部と接して配置される層であって、アモルファス層である層（以下、この層を「アモルファス隣接層」ともいう。）をさらに含むことが好ましい。アモルファス隣接層を含む半導体デバイスによれば、上述の加熱処理の温度が高い場合であっても酸化物半導体膜１４がアモルファス酸化物で構成されている状態を維持できる場合、高い電界効果移動度を保持でき、かつ光照射下での高い信頼性を実現できる。アモルファス隣接層としては、ゲート絶縁膜１３、パシベーション層１８、エッチストッパ層１７が挙げられる。
　アモルファス隣接層は、酸化物半導体膜１４の下地（下層）として酸化物半導体膜１４に接して形成される層であってもよいし、酸化物半導体膜１４の上に接して形成される上層であってもよい。また、本実施形態に係る半導体デバイスは、隣接層を２層以上含むことができ、この場合、これらの隣接層は、酸化物半導体膜１４の下層と上層とであることができる。
　たとえば図１Ａおよび図１Ｂに示される半導体デバイス１０においては、ゲート絶縁膜１３がアモルファス隣接層であってよい。図２に示される半導体デバイス２０においては、ゲート絶縁膜１３および／またはエッチストッパ層１７がアモルファス隣接層であってよい。図３に示される半導体デバイス３０においては、ゲート絶縁膜１３および／またはパシベーション膜１８がアモルファス隣接層であってよい。
　アモルファス隣接層は、シリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物層であることが好ましい。アモルファス隣接層がシリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物層であることは、半導体デバイスの電界効果移動度および光照射下での信頼性を高くするうえで有利であり、とりわけ、上述の加熱処理の温度が高い場合であっても、高い電界効果移動度を維持できる半導体デバイスを提供するうえで有利である。また、アモルファス隣接層がシリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物層であることは、ＯＦＦ電流の低減にも有利となり得る。シリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物としては、特に制限されないが、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｍＯｎ）等を挙げることができる。
　次に、本実施形態に係る半導体デバイスの製造方法について説明する。半導体デバイスの製造方法は、上記実施形態のスパッタターゲットを用意する工程と、該スパッタターゲットを用いてスパッタ法により上記酸化物半導体膜を形成する工程とを含む。まず、図１Ａおよび図１Ｂに示される半導体デバイス１０の製造方法について説明すると、この製造方法は、特に制限されないが、効率よく高特性の半導体デバイス１０を製造する観点から、図４Ａ～図４Ｄを参照して、基板１１上にゲート電極１２を形成する工程（図４Ａ）と、ゲート電極１２および基板１１上に絶縁層としてゲート絶縁膜１３を形成する工程（図４Ｂ）と、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する工程（図４Ｃ）と、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する工程（図４Ｄ）と、を含むことが好ましい。
　（１）ゲート電極を形成する工程
　図４Ａを参照して、基板１１上にゲート電極１２を形成する。基板１１は、特に制限されないが、透明性、価格安定性、および表面平滑性を高くする観点から、石英ガラス基板、無アルカリガラス基板、アルカリガラス基板等であることが好ましい。ゲート電極１２は、特に制限されないが、耐酸化性が高くかつ電気抵抗が低い点から、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極等であることが好ましい。ゲート電極１２の形成方法は、特に制限されないが、基板１１の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタ法等であることが好ましい。図４Ａに示されるように、基板１１の表面上に部分的にゲート電極１２を形成する場合には、フォトレジストを使ったエッチング法を用いることができる。
　（２）ゲート絶縁膜を形成する工程
　図４Ｂを参照して、ゲート電極１２および基板１１上に絶縁層としてゲート絶縁膜１３を形成する。ゲート絶縁膜１３の形成方法は、特に制限はないが、大面積で均一に形成できる点および絶縁性を確保する点から、プラズマＣＶＤ（化学気相堆積）法等であることが好ましい。
　ゲート絶縁膜１３の材質は、特に制限されないが、絶縁性の観点からは、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｙ）等であることが好ましい。また、ゲート絶縁膜１３を上述のアモルファス隣接層とする場合、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｍＯｎ）等のシリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物であることが好ましい。
　（３）酸化物半導体膜を形成する工程
　図４Ｃを参照して、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する。上述のように、酸化物半導体膜１４は、スパッタ法により成膜する工程を含んで形成されることが好ましく、たとえばスパッタ法による成膜後に加熱処理するか、またはスパッタ法により成膜を行いながら加熱処理することによって形成されることが好ましい。スパッタ法の原料ターゲット（スパッタターゲット）としては、上記実施形態１の酸化物焼結体を用いる。
　光照射下での高い信頼性を得るために、スパッタ法による成膜の後に加熱処理を行うことが好ましい。この場合、酸化物半導体膜１４を形成した直後に加熱処理を行ってもよいし、ソース電極１５、ドレイン電極１６、エッチストッパ層１７、パシベーション層１８などを形成した後に加熱処理を行ってもよい。光照射下での高い信頼性を得るために、エッチストッパ層１７を形成した後に加熱処理を行うことがより好ましい。エッチストッパ層１７を形成した後に加熱処理を行う場合、この加熱処理は、ソース電極１５、ドレイン電極１６形成前であっても後であってもよいが、パシベーション層１８を形成する前であることが好ましい。
　（４）ソース電極およびドレイン電極を形成する工程
　図４Ｄを参照して、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する。ソース電極１５およびドレイン電極１６は、特に制限はないが、耐酸化性が高く、電気抵抗が低く、かつ酸化物半導体膜１４との接触電気抵抗が低いことから、Ｍｏ電極、Ｔｉ電極、Ｗ電極、Ａｌ電極、Ｃｕ電極等であることが好ましい。ソース電極１５およびドレイン電極１６を形成する方法は、特に制限はないが、酸化物半導体膜１４が形成された基板１１の主面上に大面積で均一に形成できる点から、真空蒸着法、スパッタリング法等であることが好ましい。ソース電極１５およびドレイン電極１６を互いに接触しないように形成する方法は、特に制限はないが、大面積で均一なソース電極１５とドレイン電極１６のパターンを形成できる点から、フォトレジストを使ったエッチング法による形成であることが好ましい。
　次に、図２に示される半導体デバイス２０の製造方法について説明すると、この製造方法は、コンタクトホール１７ａを有するエッチストッパ層１７を形成する工程およびパシベーション膜１８を形成する工程をさらに含むこと以外は図１Ａおよび図１Ｂに示される半導体デバイス１０の製造方法と同様であることができ、具体的には、図４Ａ～図４Ｄおよび図５Ａ～図５Ｄを参照して、基板１１上にゲート電極１２を形成する工程（図４Ａ）と、ゲート電極１２および基板１１上に絶縁層としてゲート絶縁膜１３を形成する工程（図４Ｂ）と、ゲート絶縁膜１３上にチャネル層として酸化物半導体膜１４を形成する工程（図４Ｃ）と、酸化物半導体膜１４およびゲート絶縁膜１３上にエッチストッパ層１７を形成する工程（図５Ａ）と、エッチストッパ層１７にコンタクトホール１７ａを形成する工程（図５Ｂ）と、酸化物半導体膜１４およびエッチストッパ層１７上にソース電極１５およびドレイン電極１６を互いに接触しないように形成する工程（図５Ｃ）と、エッチストッパ層１７、ソース電極１５およびドレイン電極１６上にパシベーション膜１８を形成する工程（図５Ｄ）を含むことが好ましい。
　エッチストッパ層１７の材質は、特に制限されないが、絶縁性の観点からは、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｙ）、酸化アルミニウム（ＡｌｍＯｎ）等であることが好ましい。また、エッチストッパ層１７を上述のアモルファス隣接層とする場合、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｍＯｎ）等のシリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物であることが好ましい。エッチストッパ層１７は、異なる材質からなる膜の組み合わせであってもよい。エッチストッパ層１７の形成方法は、特に制限はないが、大面積で均一に形成できる点および絶縁性を確保する点から、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法等であることが好ましい。
　ソース電極１５、ドレイン電極１６は、酸化物半導体膜１４に接触させる必要があることから、エッチストッパ層１７を酸化物半導体膜１４上に形成した後、エッチストッパ層１７にコンタクトホール１７ａを形成する（図５Ｂ）。コンタクトホール１７ａの形成方法としては、ドライエッチングまたはウェットエッチングを挙げることができる。当該方法によりエッチストッパ層１７をエッチングしてコンタクトホール１７ａを形成することで、エッチング部において酸化物半導体膜１４の表面を露出させる。
　図２に示される半導体デバイス２０の製造方法においては、図１Ａおよび図１Ｂに示される半導体デバイス１０の製造方法と同様にして、酸化物半導体膜１４およびエッチストッパ層１７上にソース電極１５およびドレイン電極１６を互いに接触しないように形成した後（図５Ｃ）、エッチストッパ層１７、ソース電極１５およびドレイン電極１６上にパシベーション膜１８を形成する（図５Ｄ）。
　パシベーション膜１８の材質は、特に制限されないが、絶縁性の観点からは、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｙ）、酸化アルミニウム（ＡｌｍＯｎ）等であることが好ましい。また、パシベーション膜１８を上述のアモルファス隣接層とする場合、酸化シリコン（ＳｉＯｘ）、酸化アルミニウム（ＡｌｍＯｎ）等のシリコンおよびアルミニウムの少なくともいずれか１つを含む酸化物であることが好ましい。パシベーション膜１８は、異なる材質からなる膜の組み合わせであってもよい。パシベーション膜１８の形成方法は、特に制限はないが、大面積で均一に形成できる点および絶縁性を確保する点から、プラズマＣＶＤ（化学気相堆積）法、スパッタ法、真空蒸着法等であることが好ましい。
　また、図３に示される半導体デバイス３０のように、エッチストッパ層１７を形成することなくバックチャネルエッチ（ＢＣＥ）構造を採用し、ゲート絶縁膜１３、酸化物半導体膜１４、ソース電極１５およびドレイン電極１６の上に、パシベーション膜１８を直接形成してもよい。この場合におけるパシベーション膜１８については、図２に示される半導体デバイス２０が有するパシベーション膜１８についての上の記述が引用される。
　（５）その他の工程
　最後に、通常は、加熱処理を施す。加熱処理は基板を加熱することによって実施できる。基板温度は、好ましくは１００℃以上２５０℃以下である。加熱処理の雰囲気は、大気中、窒素ガス中、窒素ガス－酸素ガス中、Ａｒガス中、Ａｒ－酸素ガス中、水蒸気含有大気中、水蒸気含有窒素中など、各種雰囲気であってよい。好ましくは、窒素、Ａｒガス中などの不活性雰囲気である。雰囲気圧力は、大気圧のほか、減圧条件下（たとえば０．１Ｐａ未満）、加圧条件下（たとえば０．１Ｐａ～９ＭＰａ）であることができるが、好ましくは大気圧である。加熱処理の時間は、たとえば３分～２時間程度であることができ、好ましくは１０分～９０分程度である。
　＜実施例１～実施例２２＞
　（１）酸化物焼結体の作製
　（１－１）粉末原料の準備
　表１に示す組成とメジアン粒径ｄ５０（表１において「Ｗ粒径」と表記した。）を有し、純度が９９．９９質量％のタングステン酸化物粉末（表１において「Ｗ」と表記した。）と、メジアン粒径ｄ５０が１．０μｍで純度が９９．９９質量％のＺｎＯ粉末（表１において「Ｚ」と表記した。）と、メジアン粒径ｄ５０が１．０μｍで純度が９９．９９質量％のＩｎ２Ｏ３粉末（表１において「Ｉ」と表記した。）と、を準備した。
　（１－２）原料粉末の１次混合物の調製
　まず、ボールミルに、準備した原料粉末の内、タングステン酸化物粉末とＺｎＯ粉末、またはタングステン酸化物粉末とインジウム酸化物粉末とを入れて、１８時間粉砕混合することにより原料粉末の１次混合物を調製した。タングステン酸化物粉末とＺｎＯ粉末とのモル混合比率は、およそタングステン酸化物粉末：ＺｎＯ粉末＝１：１とした。タングステン酸化物粉末とインジウム酸化物粉末とのモル混合比率は、およそタングステン酸化物粉末：Ｉｎ２Ｏ３粉末＝１：３とした。粉砕混合の際、分散媒としてエタノールを用いた。得られた原料粉末の１次混合物は大気中で乾燥させた。
　（１－３）１次混合物の熱処理による仮焼粉末の形成
　次に、得られた原料粉末の１次混合物をアルミナ製坩堝に入れて、空気雰囲気中、表１に示す仮焼温度で８時間仮焼し、ＺｎＷＯ４型結晶相で構成された仮焼粉末またはＩｎ６ＷＯ１２型結晶相で構成された仮焼粉末を得た。表１に、得られた仮焼粉末を構成する結晶相の組成（種類）を示す。実施例７～１４では、ＺｎＷＯ４型結晶相で構成された仮焼粉末およびＩｎ６ＷＯ１２型結晶相で構成された仮焼粉末の２種類の仮焼粉末を作製し、使用した。
　（１－４）仮焼粉末を含む原料粉末の２次混合物の調製
　次に、得られた仮焼粉末を、準備した残りの原料粉末であるＩｎ2Ｏ3粉末またはＺｎＯ粉末とともにポットへ投入し、さらに粉砕混合ボールミルに入れて１２時間粉砕混合することにより原料粉末の２次混合物を調製した。これらの粉末の混合比は、混合物中のＷ、ＺｎおよびＩｎのモル比が表１に示されるとおりとなるようにした。粉砕混合の際、分散媒としてエタノールを用いた。得られた混合粉末はスプレードライで乾燥させた。
　（１－５）２次混合物の成形による成形体の形成
　次に、得られた２次混合物をプレスにより成形し、さらにＣＩＰにより室温（５℃～３０℃）の静水中、１９０ＭＰａの圧力で加圧成形して、直径１００ｍｍで厚み約９ｍｍの円板状の成形体を得た。
　（１－６）成形体の焼結による酸化物焼結体の形成
　次に、得られた成形体を大気圧下、空気雰囲気中にて表１に示す焼結温度で８時間焼結して、タングステンおよび亜鉛が固溶したビックスバイト型結晶相（Ｉｎ２Ｏ３型相）を含む第１結晶相を含む酸化物焼結体を得た。タングステンおよび亜鉛が固溶しているとの判断は、Ｘ線回折の測定において、ピーク位置が、ＪＣＰＤＳカードの６－０４１６に規定されるピーク位置からずれていることの確認に基づいている。
　（１－７）酸化物焼結体の物性評価
　〔Ａ〕第１結晶相、第２結晶相および第４結晶相の同定
　酸化物焼結体の一部からサンプルを採取して、粉末Ｘ線回折法による結晶解析を行い、ビックスバイト型結晶相、２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さいより小さい位置に第１回折ピークを有する第２結晶相、および２θの３１．７７ｄｅｇより大きく３２．００ｄｅｇより小さい位置に第２回折ピークを有する第４結晶相の存在の有無を確認した。Ｘ線回折の測定条件は以下のとおりとした。
　（Ｘ線回折の測定条件）
　θ－２θ法、
　Ｘ線源：Ｃｕ　Ｋα線、
　Ｘ線管球電圧：４５ｋＶ、
　Ｘ線管球電流：４０ｍＡ、
　ステップ幅：０．０３ｄｅｇ、
　ステップ時間：１秒／ステップ、
　測定範囲２θ：１０ｄｅｇ～９０ｄｅｇ。
　実施例の酸化物焼結体はいずれもビックスバイト型結晶相、第２結晶相および第４結晶相を有していた。第２結晶相が有する第１回折ピークの角度および第４結晶相が有する第２回折ピークの角度を表２に示す。また、Ｘ線回折のビックスバイト型結晶相に帰属される回折ピークの中で強度が一番高い回折ピークのピーク強度ＩＩｎと、ビックスバイト型結晶相に帰属されない回折ピークの中で最も強度が高い回折ピークのピーク強度Ｉｍの比ＩＩｎ／Ｉｍが３．０以上であったことから、実施例の酸化物焼結体はいずれも、ビックスバイト型結晶相が主成分であるといえる。
　〔Ｂ〕第１結晶相が主成分であることの確認およびインジウム高含有型結晶相占有率の測定
　酸化物焼結体の一部からサンプルを採取し、該サンプルの表面を研磨して平滑にした。次いで、ＳＥＭ－ＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計を付帯する走査型二次電子顕微鏡）を用いて、サンプルの当該表面をＳＥＭ（走査型二次電子顕微鏡）で観察し、各結晶粒子の金属元素の組成比をＥＤＸ（エネルギー分散型ケイ光Ｘ線分析計）で分析した。そして、それらの結晶粒子の金属元素の組成比の傾向に基づいて、結晶粒子のグループ分けを行った。具体的には、Ｚｎを含有し、より典型的にはＺｎ含有率〔Ｉｎ、ＷおよびＺｎの合計に対するＺｎの含有率（原子％）〕が後述するグループＢよりも高い結晶粒子のグループＡと、Ｚｎ含有率が非常に低いかまたはＺｎを含有せず、かつ、グループＡに比べてＩｎ含有率（Ｉｎ、ＷおよびＺｎの合計に対するＩｎの含有率（原子％））が高い結晶粒子のグループＢ（インジウム高含有型結晶相）とに分けた。グループＢの結晶粒が第１結晶相であると判断した。
　酸化物焼結体における「インジウム高含有型結晶相占有率」は、酸化物焼結体の上記測定表面に占めるインジウム高含有型結晶相（グループＢ）の面積の割合（百分率）として定義される。実施例の酸化物焼結体はいずれもインジウム高含有型結晶相占有率が５０％以上であり、第１結晶相が主成分であった。
　〔Ｃ〕第１回折ピークのピーク強度Ｉａと第２回折ピークのピーク強度Ｉｂとの比Ｉａ／Ｉｂの測定
　上述の〔Ａ〕第１結晶相、第２結晶相および第４結晶相の同定のためのＸ線回折の測定結果に基づき、上述の式に従ってＩａおよびＩｂを測定し、Ｉａ／Ｉｂを算出した。結果を表２に示す。
　〔Ｄ〕第３結晶相の存在確認、ならびにこれを構成する結晶粒子の平均長軸径および平均アスペクト比の測定
　上述の〔Ｂ〕第１結晶相が主成分であることの確認およびインジウム高含有型結晶相占有率の測定において、グループＡに分けられた結晶相を第３結晶相と判断した。またこの表面分析でのＳＥＭ観察において５００倍の反射電子像を測定し、第１結晶相に分類されるグループＢに比して濃いグレーに観察される第３結晶相を構成する結晶粒子について、上述の方法にしたがって平均長軸径および平均アスペクト比を測定した。結果を表２に示す。
　〔Ｅ〕第５結晶相、タングステン酸インジウム化合物結晶相、六方晶ウルツ型結晶相およびＩｎ2Ｏ3（ＺｎＯ）5の存在確認
　上述の〔Ａ〕Ｘ線回折の測定において、併せて、第５結晶相、タングステン酸インジウム化合物結晶相、六方晶ウルツ型結晶相およびＩｎ２Ｏ３（ＺｎＯ）5の存在の有無を確認した。いずれの実施例・比較例においても、タングステン酸インジウム化合物結晶相および六方晶ウルツ型結晶相の存在は認められなかった。
　表２の「同定できた結晶相」の欄に、酸化物焼結体に存在する結晶相をまとめた。結晶相に関し、表中の略称は次の結晶相を意味する。なお、表２の「同定できた結晶相」の欄には、上記のＸ線回折の測定によって同定することができたものを示しており（ただし、上述の〔Ａ〕Ｘ線回折の測定において同定された第２結晶相および第４結晶相は示していない。）、酸化物焼結体が「同定できた結晶相」の欄に記載されているもののみで構成されていることを意味するものではない。
　Ｉ：ビックスバイト型結晶相（第１結晶相）、
　ＺＷ：タングステン酸亜鉛化合物結晶相（第３結晶相および第５結晶相）、
　ＩＺ：Ｉｎ２Ｏ３（ＺｎＯ）５（第３結晶相）。
　〔Ｆ〕酸化物焼結体中のＩｎ、ＺｎおよびＷの含有量の測定
　得られた酸化物焼結体中のＩｎ、ＺｎおよびＷの含有量は、ＩＣＰ質量分析法により測定した。これらの含有量に基づいて、酸化物焼結体のＷ含有率（原子％）、Ｚｎ含有率（原子％）、およびＺｎ／Ｗ比（原子数比）をそれぞれ求めた。結果を表２に示す。
　〔Ｇ〕酸化物焼結体の見かけ密度の測定
　得られた酸化物焼結体の見かけ密度はアルキメデス法により求めた。
　＜比較例１～比較例４＞
　原料粉末であるタングステン酸化物粉末、ＺｎＯ粉末およびＩｎ２Ｏ３粉末の混合比が表１に示されるとおりとなるようにしたこと、ならびに、仮焼粉末を形成することなく、これらの原料粉末を一度に混合し表１に示される温度で焼結したこと以外は実施例と同じ方法で酸化物焼結体を作製し、物性評価を行った。比較例３の酸化物焼結体については、第３結晶相がインジウム高含有型結晶相に分散しておらず、お互いに接触した形であり、第３結晶相の粒子形状を特定することができなかったため、平均長軸径および平均アスペクト比を測定することはできなかった。いずれの比較例においても、見かけ密度を高めるためには焼結温度は、実施例に比較して高くする必要があった。焼結温度を１１７０℃としたこと以外は比較例１から比較例４と同様にして酸化物焼結体を作製したところ、これらの酸化物焼結体の見かけ密度はいずれも６．３ｇ／ｃｍ3であった。
　（２）スパッタターゲットの作製
　（２－１）スパッタターゲットの作製
　得られた酸化物焼結体を、直径３インチ（７６．２ｍｍ）×厚さ６ｍｍに加工した後、銅のバッキングプレートにインジウム金属を用いて貼り付けた。
　（２－２）スパッタターゲットの表面粗さの測定
　作製したスパッタターゲットをスパッタリング装置（図示せず）の成膜室内に設置した。スパッタターゲットは、銅のバッキングプレートを介して水冷されている。基板として、２インチサイズの鏡面Ｓｉウエハをスパッタターゲットに対向する形でセットした。成膜室内を６×１０－５Ｐａ程度の真空度として、ターゲットを次のようにしてスパッタリングした。
　ターゲットと基板の間にシャッターを入れた状態で、成膜室内へＡｒ（アルゴン）ガスとＯ２（酸素）ガスとの混合ガスを０．５Ｐａの圧力まで導入した。混合ガス中のＯ２ガス含有率は２５体積％であった。ターゲットに２５０ＷのＤＣ電力を印加してスパッタリング放電を起こした。２０時間スパッタリングを行った。これによりターゲット表面の加工痕が消失し、スパッタリング中の表面粗さとなる。２０時間のスパッタリングは連続でもよいし、間欠的でもよい。
　上記操作終了後に、ターゲットを真空槽から取り外し、触針式表面粗さ計（東京精密社製の「サーフコム４８０Ｂ」）を用い、スパッタリングされたターゲット表面について、ＪＩＳ　Ｂ　０６０１：２０１３に従う算術平均粗さＲａを測定した。スパッタリングされたターゲット表面とは、エロージョンと呼ばれるスパッタリング蒸発源に設置されている磁石の磁場設計に応じたトラック状のエッチング痕の部分である。トラック幅の中心を測定中心位置として測定幅０．４ｍｍとしてトラック幅に沿った方向で測定した。得られた結果を、比較例１の算術平均粗さを「１」としたときの相対値として表２に示す。
Figure JPOXMLDOC01-appb-T000001
Figure JPOXMLDOC01-appb-T000002
　（３）酸化物半導体膜を備える半導体デバイス（ＴＦＴ）の作製と評価、および酸化物半導体膜の表面粗さの測定
　（３－１）酸化物半導体膜を備える半導体デバイス（ＴＦＴ）の作製
　次の手順で図３に示される半導体デバイス３０と類似の構成を有するＴＦＴを作製した。図４Ａを参照して、まず、基板１１として５０ｍｍ×５０ｍｍ×厚み０．６ｍｍの合成石英ガラス基板を準備し、その基板１１上にスパッタリング法によりゲート電極１２として厚み１００ｎｍのＭｏ電極を形成した。次いで、図４Ａに示されるように、フォトレジストを使ったエッチングによりゲート電極１２を所定の形状とした。
　図４Ｂを参照して、次に、ゲート電極１２および基板１１上にプラズマＣＶＤ法によりゲート絶縁膜１３として、アモルファス酸化物層である厚み２００ｎｍのＳｉＯｘ膜を形成した。
　図４Ｃを参照して、次に、ゲート絶縁膜１３上に、ＤＣ（直流）マグネトロンスパッタリング法により、厚み２５ｎｍの酸化物半導体膜１４を形成した。ターゲットの直径３インチ（７６．２ｍｍ）の平面がスパッタ面であった。用いたターゲットとして、上記（１）で得られた酸化物焼結体を使用した。
　酸化物半導体膜１４の形成についてより具体的に説明すると、スパッタリング装置（図示せず）の成膜室内の水冷されている基板ホルダ上に、上記ゲート電極１２およびゲート絶縁膜１３が形成された基板１１をゲート絶縁膜１３が露出されるように配置した。上記ターゲットをゲート絶縁膜１３に対向するように６０ｍｍの距離で配置した。成膜室内を６×１０－５Ｐａ程度の真空度として、ターゲットを次のようにしてスパッタリングした。
　まず、ゲート絶縁膜１３とターゲットとの間にシャッターを入れた状態で、成膜室内へＡｒ（アルゴン）ガスとＯ２（酸素）ガスとの混合ガスを０．５Ｐａの圧力まで導入した。混合ガス中のＯ２ガス含有率は２５体積％であった。２５０ＷのＤＣ電力を印加してスパッタリング放電を起こし、これによってターゲット表面のクリーニング（プレスパッタ）を５分間行った。
　次いで、同じターゲットに同じ値のＤＣ電力を印加して、成膜室内の雰囲気をそのまま維持した状態で、上記シャッターを外すことにより、ゲート絶縁膜１３上に酸化物半導体膜１４を成膜した。なお、基板ホルダに対しては、特にバイアス電圧は印加しなかった。また、基板ホルダを水冷または加熱し、成膜時および成膜後の基板１１の温度を調整した。実施例および比較例のうち、下記の表３における「成膜時熱処理」の欄に「あり／１２０℃」と記載されている例では、成膜時において基板ホルダを加熱して基板温度を１２０℃に調整することにより成膜と同時に加熱処理を実施した。この場合において加熱処理の時間は、成膜時間に相当する。成膜と同時に加熱処理を実施した場合においても、成膜後（後述するように、パシベーション層形成後）に基板を加熱して２５０℃１０分、または３５０℃１０分間の加熱処理を行い、後述する半導体デバイス特性を測定した。一方、実施例および比較例のうち、下記の表３における「成膜時熱処理」の欄に「なし」と記載されている場合は、成膜時においては基板ホルダを水冷して基板温度を２０℃程度とし、成膜後（後述するように、パシベーション層形成後）に基板を加熱して２５０℃１０分、または３５０℃１０分間の加熱処理を行い、後述する半導体デバイス特性を測定した。
　以上のようにして、上記（１）で得られた酸化物焼結体から加工されたターゲットを用いたＤＣ（直流）マグネトロンスパッタリング法により酸化物半導体膜１４を形成した。酸化物半導体膜１４は、ＴＦＴにおいてチャネル層として機能する。各実施例および比較例で形成した酸化物半導体膜１４の膜厚は２５ｎｍとした。
　次に、形成された酸化物半導体膜１４の一部をエッチングすることにより、ソース電極形成用部１４ｓ、ドレイン電極形成用部１４ｄ、およびチャネル部１４ｃを形成した。ソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面の大きさは５０μｍ×５０μｍ、チャネル長さＣＬ（図１Ａおよび図１Ｂを参照して、チャネル長さＣＬとは、ソース電極１５とドレイン電極１６との間のチャネル部１４ｃの距離をいう。）は３０μｍ、チャネル幅ＣＷ（図１Ａおよび図１Ｂを参照して、チャネル幅ＣＷとは、チャネル部１４ｃの幅をいう。）は４０μｍとした。チャネル部１４ｃは、ＴＦＴが７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置されるように、７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置した。
　酸化物半導体膜１４の一部のエッチングは、体積比でシュウ酸：水＝５：９５であるエッチング水溶液を調製し、ゲート電極１２、ゲート絶縁膜１３および酸化物半導体膜１４がこの順に形成された基板１１を、そのエッチング水溶液に４０℃で浸漬することにより行った。
　図４Ｄを参照して、次に、酸化物半導体膜１４上にソース電極１５およびドレイン電極１６を互いに分離して形成した。
　具体的にはまず、酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面のみが露出するように、酸化物半導体膜１４上にレジスト（図示せず）を塗布、露光および現像した。次いでスパッタ法により、酸化物半導体膜１４のソース電極形成用部１４ｓおよびドレイン電極形成用部１４ｄの主面上に、それぞれソース電極１５、ドレイン電極１６である厚み１００ｎｍのＭｏ電極を形成した。その後、酸化物半導体膜１４上のレジストを剥離した。ソース電極１５としてのＭｏ電極およびドレイン電極１６としてのＭｏ電極はそれぞれ、ＴＦＴが７５ｍｍ×７５ｍｍの基板主面内に３ｍｍ間隔で縦２５個×横２５個配置されるように、一つのチャネル部１４ｃに対して１つずつ配置した。
　図３を参照して、次に、ゲート絶縁膜１３、酸化物半導体膜１４、ソース電極１５およびドレイン電極１６の上にパシベーション膜１８を形成した。パシベーション膜１８は、アモルファス酸化物層である厚み２００ｎｍのＳｉＯｘ膜をプラズマＣＶＤ法により形成した後、その上に厚み２００ｎｍのＳｉＮｙ膜をプラズマＣＶＤ法により形成した構成、またはアモルファス酸化物層である厚み１２０ｎｍのＡｌｍＯｎ膜をスパッタリング法により形成した後、その上に厚み２００ｎｍのＳｉＮｙ膜をプラズマＣＶＤ法により形成した構成とした。アモルファス酸化物層がＳｉＯｘ膜である場合、下記の表３における「ＰＶ層」の欄には「ＳｉＯｘ」と記載し、アモルファス酸化物層がＡｌｍＯｎ膜である場合、「ＰＶ層」の欄には「ＡｌｍＯｎ」と記載している。ＳｉＯｘ膜の原子組成比は、Ｓｉ：Ｏ＝１：２により近い酸素含有量であること、ＡｌｍＯｎ膜の原子組成比は、Ａｌ：Ｏ＝２：３により近い酸素含有量であることが光照射下での信頼性向上の観点から望ましい。
　次に、ソース電極１５、ドレイン電極１６上のパシベーション膜１８を反応性イオンエッチングによりエッチングしてコンタクトホールを形成することによってソース電極１５、ドレイン電極１６の表面の一部を露出させた。
　最後に、大気圧窒素雰囲気中で加熱処理を実施した。この加熱処理は、すべての実施例および比較例について行い、具体的には、窒素雰囲気中２５０℃１０分間、もしくは窒素雰囲気中３５０℃１０分間の加熱処理を実施した。以上により、酸化物半導体膜１４をチャネル層として備えるＴＦＴを得た。
　（３－２）酸化物半導体膜の結晶性、Ｗ含有率、Ｚｎ含有率およびＺｎ／Ｗ比
　作製したＴＦＴが備える酸化物半導体膜１４の結晶性を上述の測定方法および定義に従って評価した。表３における「結晶性」の欄には、ナノ結晶である場合には「ナノ結晶」と、アモルファスである場合には「アモルファス」と記載している。また、酸化物半導体膜１４中のＩｎ、ＷおよびＺｎの含有量を、ＲＢＳ（ラザフォード後方散乱分析）により測定した。これらの含有量に基づいて酸化物半導体膜１４のＷ含有率（原子％）、Ｚｎ含有率（原子％）、およびＺｎ／Ｗ比（原子数比）をそれぞれ求めた。結果を表３に示す。
　（３－３）酸化物半導体膜の作製及びその表面粗さの測定
　上記（２－１）に従ってスパッタターゲットを作製した。次いで、上記（２－２）と同様にして、２０時間のスパッタリングを行った。次に、２インチサイズの鏡面Ｓｉウエハをスパッタターゲットに対向する形でセットした。成膜室内を６×１０－５Ｐａ程度の真空度として、ターゲットを次のようにしてスパッタリングした。ターゲットと基板の間にシャッターを入れた状態で、成膜室内へＡｒ（アルゴン）ガスとＯ２（酸素）ガスとの混合ガスを０．５Ｐａの圧力まで導入した。混合ガス中のＯ２ガス含有率は２５体積％であった。ターゲットに２５０ＷのＤＣ電力を印加してスパッタリング放電を起こした。１０分間保持した後、基板とターゲットの間からシャッターをはずし、基板へ酸化物半導体膜を形成した。酸化物半導体膜の膜厚が２μｍになるように成膜時間を調整した。
　成膜後、冷却を１０分間行った後、基板を真空室から取り出し、触針式表面粗さ計（ＫＬＡ　Ｔｅｎｃｏｒ社製の「Ｐ－１６」）を用い、２インチのＳｉウエハ中心部における酸化物半導体膜の表面について、ＪＩＳ　Ｂ　０６０１：２０１３に従う算術平均粗さＲａを測定した。得られた結果を、比較例１の算術平均粗さを「１」としたときの相対値として表３に示す。
　（３－４）半導体デバイスの特性評価
　半導体デバイス１０であるＴＦＴの特性を次のようにして評価した。まず、ゲート電極１２、ソース電極１５およびドレイン電極１６に測定針を接触させた。ソース電極１５とドレイン電極１６との間に０．２Ｖのソース－ドレイン間電圧Ｖｄｓを印加し、ソース電極１５とゲート電極１２との間に印加するソース－ゲート間電圧Ｖｇｓを－１０Ｖから１５Ｖに変化させて、そのときのソース－ドレイン間電流Ｉｄｓを測定した。そして、ソース－ゲート間電圧Ｖｇｓとソース－ドレイン間電流Ｉｄｓの平方根〔（Ｉｄｓ）１／２〕との関係をグラフ化した（以下、このグラフを「Ｖｇｓ－（Ｉｄｓ）１／２曲線」ともいう。）。Ｖｇｓ－（Ｉｄｓ）１／２曲線に接線を引き、その接線の傾きが最大となる点を接点とする接線がｘ軸（Ｖｇｓ）と交わる点（ｘ切片）を閾値電圧Ｖｔｈとした。閾値電圧Ｖｔｈは、大気圧窒素雰囲気中２５０℃１０分間の加熱処理を実施した後（Ｖｔｈ（２５０℃））と、大気圧窒素雰囲気中３５０℃１０分間の加熱処理を実施した後（Ｖｔｈ（３５０℃））のＴＦＴについて測定した。Ｖｔｈは、０Ｖ以上であることが望ましいとされており、さらにはＴＦＴを表示装置に用いる場合、ａ－Ｓｉとの駆動電圧の同一性から１．０Ｖにより近い方が望ましいとされている。
　また下記式〔ａ〕：
　ｇｍ＝ｄＩｄｓ／ｄＶｇｓ　　　　　　　　　〔ａ〕
に従って、ソース－ドレイン間電流Ｉｄｓをソース－ゲート間電圧Ｖｇｓについて微分することによりｇｍを導出した。そしてＶｇｓ＝１０．０Ｖにおけるｇｍの値を用いて、下記式〔ｂ〕：
　μｆｅ＝ｇｍ・ＣＬ／（ＣＷ・Ｃｉ・Ｖｄｓ）　　　〔ｂ〕
に基づいて、電界効果移動度μｆｅを算出した。上記式〔ｂ〕におけるチャネル長さＣＬは３０μｍであり、チャネル幅ＣＷは４０μｍである。また、ゲート絶縁膜１３のキャパシタンスＣｉは３．４×１０－８Ｆ／ｃｍ２とし、ソース－ドレイン間電圧Ｖｄｓは０．５Ｖとした。
　大気圧窒素雰囲気中２５０℃１０分間の加熱処理を実施した後の電界効果移動度μｆｅを、表３の「移動度（２５０℃）」の欄に示している。また、大気圧窒素雰囲気中３５０℃１０分間の加熱処理を実施した後の電界効果移動度μｆｅを、表３の「移動度（３５０℃）」の欄に示している。表３に示されるように、Ｚｎ／Ｗ比が大きい方が、移動度（２５０℃）と移動度（３５０℃）との差が小さい傾向にある。
　さらに、次の光照射下での信頼性評価試験を行った。ＴＦＴの上部から波長４６０ｎｍの光を強度０．３ｍＷ／ｃｍ２にて照射しながら、ソース電極１５とゲート電極１２との間に印加するソース－ゲート間電圧Ｖｇｓを－２５Ｖに固定して、当該電圧を１時間印加し続けた。印加開始から１ｓ、１０ｓ、１００ｓ、３００ｓ、３６００ｓ後に前述の方法により閾値電圧Ｖｔｈを求め、その最大閾値電圧Ｖｔｈと最小閾値電圧Ｖｔｈとの差ΔＶｔｈを求めた。ΔＶｔｈが小さい程、光照射下での信頼性が高いと判断される。大気圧窒素雰囲気中２５０℃１０分間の加熱処理を実施した後のΔＶｔｈを、表３の「ΔＶｔｈ（２５０℃）」の欄に示している。また、大気圧窒素雰囲気中３５０℃１０分間の加熱処理を実施した後のΔＶｔｈを、表３の「ΔＶｔｈ（３５０℃）」の欄に示している。なお、比較例１の半導体デバイスは、ＴＦＴとして駆動させることはできなかった。
Figure JPOXMLDOC01-appb-T000003
　今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態および実施例ではなく請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
　１０，２０，３０　半導体デバイス（ＴＦＴ）、１１　基板、１２　ゲート電極、１３　ゲート絶縁膜、１４　酸化物半導体膜、１４ｃ　チャネル部、１４ｄ　ドレイン電極形成用部、１４ｓ　ソース電極形成用部、１５　ソース電極、１６　ドレイン電極、１７　エッチストッパ層、１７ａ　コンタクトホール、１８　パシベーション膜。

Claims (17)

  1. 　インジウム、タングステンおよび亜鉛を含有する酸化物焼結体であって、
    　前記酸化物焼結体の主成分であり、ビックスバイト型結晶相を含む第１結晶相と、
    　Ｘ線回折における２θの３４．７４ｄｅｇより大きく３４．９７ｄｅｇより小さい位置に第１回折ピークを有する第２結晶相と、
    を含み、
    　前記酸化物焼結体の見かけ密度が６．４ｇ／ｃｍ３より大きく７．５ｇ／ｃｍ３以下であり、
    　前記酸化物焼結体中のインジウム、タングステンおよび亜鉛の合計に対するタングステンの含有率が０．０１原子％より大きく５．０原子％以下であり、
    　前記酸化物焼結体中のインジウム、タングステンおよび亜鉛の合計に対する亜鉛の含有率が１．２原子％以上５０原子％未満であり、
    　前記酸化物焼結体中のタングステンに対する亜鉛の原子比が１．０より大きく２００００より小さい、酸化物焼結体。
  2. 　前記第１結晶相とは異なる結晶相であって、亜鉛を含有する第３結晶相を含み、
    　前記第３結晶相を構成する粒子は、平均長軸径が３μｍ以上５０μｍ以下であり、平均アスペクト比が１．５以上５０以下である、請求項１に記載の酸化物焼結体。
  3. 　前記第３結晶相は、前記第１結晶相に分散している、請求項２に記載の酸化物焼結体。
  4. 　前記第３結晶相は、Ｘ線回折における２θの３１．７７ｄｅｇより大きく３２．００ｄｅｇより小さい位置に第２回折ピークを有する第４結晶相を含む、請求項２または請求項３に記載の酸化物焼結体。
  5. 　前記第１回折ピークのピーク強度Ｉａと前記第２回折ピークのピーク強度Ｉｂとの比Ｉａ／Ｉｂが０．０５以上３以下である、請求項４に記載の酸化物焼結体。
  6. 　前記第３結晶相は、タングステン酸亜鉛化合物結晶相である第５結晶相を含む、請求項２から請求項５のいずれか１項に記載の酸化物焼結体。
  7. 　前記第１結晶相は、タングステン酸インジウム化合物結晶相をさらに含む、請求項１から請求項６のいずれか１項に記載の酸化物焼結体。
  8. 　請求項１から請求項７のいずれか１項に記載の酸化物焼結体を含む、スパッタターゲット。
  9. 　酸化物半導体膜を含む半導体デバイスの製造方法であって、
    　請求項８に記載のスパッタターゲットを用意する工程と、
    　前記スパッタターゲットを用いてスパッタ法により前記酸化物半導体膜を形成する工程と、
    を含む、半導体デバイスの製造方法。
  10. 　前記酸化物半導体膜中のインジウム、タングステンおよび亜鉛の合計に対するタングステンの含有率が０．０１原子％より大きく５．０原子％以下であり、
    　前記酸化物半導体膜中のインジウム、タングステンおよび亜鉛の合計に対する亜鉛の含有率が１．２原子％以上５０原子％未満であり、
    　前記酸化物半導体膜中のタングステンに対する亜鉛の原子比が１．０より大きく２００００より小さい、請求項９に記載の半導体デバイスの製造方法。
  11. 　前記酸化物半導体膜は、ナノ結晶酸化物およびアモルファス酸化物の少なくともいずれか１つで構成される、請求項９または請求項１０に記載の半導体デバイスの製造方法。
  12. 　請求項１から請求項７のいずれか１項に記載の酸化物焼結体の製造方法であって、
    　インジウム酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、
    　前記１次混合物を熱処理することにより仮焼粉末を形成する工程と、
    　前記仮焼粉末を含む原料粉末の２次混合物を調製する工程と、
    　前記２次混合物を成形することにより成形体を形成する工程と、
    　前記成形体を焼結することにより酸化物焼結体を形成する工程と、
    を含み、
    　前記仮焼粉末を形成する工程は、酸素含有雰囲気下、７００℃以上１４００℃未満の温度で前記１次混合物を熱処理することにより、前記仮焼粉末としてインジウムとタングステンとを含む複酸化物の粉末を形成することを含む、酸化物焼結体の製造方法。
  13. 　前記複酸化物がＩｎ６ＷＯ１２型結晶相を含む、請求項１２に記載の酸化物焼結体の製造方法。
  14. 　請求項１から請求項７のいずれか１項に記載の酸化物焼結体の製造方法であって、
    　亜鉛酸化物粉末とタングステン酸化物粉末との１次混合物を調製する工程と、
    　前記１次混合物を熱処理することにより仮焼粉末を形成する工程と、
    　前記仮焼粉末を含む原料粉末の２次混合物を調製する工程と、
    　前記２次混合物を成形することにより成形体を形成する工程と、
    　前記成形体を焼結することにより酸化物焼結体を形成する工程と、
    を含み、
    　前記仮焼粉末を形成する工程は、酸素含有雰囲気下、５５０℃以上１２００℃未満の温度で前記１次混合物を熱処理することにより、前記仮焼粉末として亜鉛とタングステンとを含む複酸化物の粉末を形成することを含む、酸化物焼結体の製造方法。
  15. 　前記複酸化物がＺｎＷＯ４型結晶相を含む、請求項１４に記載の酸化物焼結体の製造方法。
  16. 　前記タングステン酸化物粉末は、ＷＯ３結晶相、ＷＯ２結晶相、およびＷＯ２．７２結晶相からなる群より選ばれる少なくとも１種の結晶相を含む、請求項１２から請求項１５のいずれか１項に記載の酸化物焼結体の製造方法。
  17. 　前記タングステン酸化物粉末は、メジアン粒径ｄ５０が０．１μｍ以上４μｍ以下である、請求項１２から請求項１６のいずれか１項に記載の酸化物焼結体の製造方法。
PCT/JP2017/035301 2017-02-20 2017-09-28 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法 WO2018150621A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US16/486,906 US11492694B2 (en) 2017-02-20 2017-09-28 Oxide sintered material, method of producing oxide sintered material, sputtering target, and method of producing semiconductor device
JP2019500184A JP7024773B2 (ja) 2017-02-20 2017-09-28 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
CN201780086594.4A CN110312691B (zh) 2017-02-20 2017-09-28 氧化物烧结材料、制造氧化物烧结材料的方法、溅射靶和制造半导体器件的方法
KR1020197023376A KR102401708B1 (ko) 2017-02-20 2017-09-28 산화물 소결체 및 그의 제조 방법, 스퍼터 타겟, 그리고 반도체 디바이스의 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-028972 2017-02-20
JP2017028972 2017-02-20

Publications (1)

Publication Number Publication Date
WO2018150621A1 true WO2018150621A1 (ja) 2018-08-23

Family

ID=63170269

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/035301 WO2018150621A1 (ja) 2017-02-20 2017-09-28 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Country Status (6)

Country Link
US (1) US11492694B2 (ja)
JP (1) JP7024773B2 (ja)
KR (1) KR102401708B1 (ja)
CN (1) CN110312691B (ja)
TW (1) TWI772334B (ja)
WO (1) WO2018150621A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018150622A1 (ja) * 2017-02-20 2018-08-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
CN112390622A (zh) * 2020-11-23 2021-02-23 先导薄膜材料（广东）有限公司 一种eigzo靶材的制备方法
CN114702304B (zh) * 2022-05-11 2023-03-17 郑州大学 一种铟钨氧化物靶材及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015107907A (ja) * 2013-10-23 2015-06-11 住友電気工業株式会社 酸化物焼結体および半導体デバイス
JP2015193525A (ja) * 2014-03-25 2015-11-05 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
WO2016129146A1 (ja) * 2015-02-13 2016-08-18 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP2017057108A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP2017057109A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3746094B2 (ja) 1995-06-28 2006-02-15 出光興産株式会社 ターゲットおよびその製造方法
JP4826066B2 (ja) * 2004-04-27 2011-11-30 住友金属鉱山株式会社 非晶質の透明導電性薄膜およびその製造方法、並びに、該非晶質の透明導電性薄膜を得るためのスパッタリングターゲットおよびその製造方法
JP5237557B2 (ja) 2007-01-05 2013-07-17 出光興産株式会社 スパッタリングターゲット及びその製造方法
JP4662075B2 (ja) 2007-02-02 2011-03-30 株式会社ブリヂストン 薄膜トランジスタ及びその製造方法
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
EP2421048A4 (en) * 2009-04-17 2012-08-29 Bridgestone Corp THIN FILM TRANSISTOR AND METHOD FOR MANUFACTURING THE SAME
JP6428780B2 (ja) * 2014-08-12 2018-11-28 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
KR101816468B1 (ko) * 2014-10-22 2018-01-08 스미토모덴키고교가부시키가이샤 산화물 소결체 및 반도체 디바이스
CN106104811A (zh) * 2015-01-26 2016-11-09 住友电气工业株式会社 氧化物半导体膜和半导体器件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015107907A (ja) * 2013-10-23 2015-06-11 住友電気工業株式会社 酸化物焼結体および半導体デバイス
JP2015193525A (ja) * 2014-03-25 2015-11-05 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
WO2016129146A1 (ja) * 2015-02-13 2016-08-18 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイス
JP2017057108A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP2017057109A (ja) * 2015-09-16 2017-03-23 住友電気工業株式会社 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Also Published As

Publication number Publication date
US11492694B2 (en) 2022-11-08
KR102401708B1 (ko) 2022-05-26
TWI772334B (zh) 2022-08-01
JPWO2018150621A1 (ja) 2019-12-12
KR20190120752A (ko) 2019-10-24
CN110312691B (zh) 2022-04-01
US20200232085A1 (en) 2020-07-23
JP7024773B2 (ja) 2022-02-24
CN110312691A (zh) 2019-10-08
TW201831426A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP6493502B2 (ja) 酸化物焼結体の製造方法
JP6308191B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018150621A1 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6593268B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018211977A1 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、酸化物半導体膜、ならびに半導体デバイスの製造方法
JP6350466B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018150622A1 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6493601B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
JP6458883B2 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法
WO2018083837A1 (ja) 酸化物焼結体およびその製造方法、スパッタターゲット、ならびに半導体デバイスの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17896544

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019500184

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197023376

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17896544

Country of ref document: EP

Kind code of ref document: A1