KR20160072372A - 유기발광 표시장치 및 그 제조방법 - Google Patents

유기발광 표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20160072372A
KR20160072372A KR1020140179601A KR20140179601A KR20160072372A KR 20160072372 A KR20160072372 A KR 20160072372A KR 1020140179601 A KR1020140179601 A KR 1020140179601A KR 20140179601 A KR20140179601 A KR 20140179601A KR 20160072372 A KR20160072372 A KR 20160072372A
Authority
KR
South Korea
Prior art keywords
layer
substrate
light emitting
disposed
electrode
Prior art date
Application number
KR1020140179601A
Other languages
English (en)
Other versions
KR102357269B1 (ko
Inventor
이현식
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140179601A priority Critical patent/KR102357269B1/ko
Priority to US14/864,383 priority patent/US9735389B2/en
Publication of KR20160072372A publication Critical patent/KR20160072372A/ko
Application granted granted Critical
Publication of KR102357269B1 publication Critical patent/KR102357269B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8423—Metallic sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8428—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

유기발광 표시장치는 제1 베이스층, 제1 베이스층 상에 배치되고 복수의 발광 패턴을 포함하는 소자층 및 소자층을 커버하고 비 도전성인 보호층을 포함하는 제1 기판, 및 제1 기판 상에 배치되고, 제1 기판을 향하여 연장된 복수의 나노 로드를 포함하는 제2 기판을 포함하고, 나노 로드들 중 적어도 일부는 보호층을 관통하고, 제2 기판은 보호층을 관통하는 나노 로드들을 통해 소자층과 전기적으로 연결된다.

Description

유기발광 표시장치 및 그 제조방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시장치 및 그 제조방법에 관한 것으로, 더욱 상세하게는, 캐소드 전극의 전압강하를 방지할 수 있는 표시장치 및 그 제조방법에 관한 것이다.
유기 발광 표시 장치는 애노드 전극과 캐소드 전극 사이에 유기물로 이루어진 발광층을 갖는 표시 장치이다. 디스플레이 장치들 중, 유기 발광 표시 장치는 시야각이 넓고 응답속도가 빨라 차세대 디스플레이 장치로서 주목을 받고 있다.
이러한 유기 발광 표시 장치는 광의 투과 방향에 따라 배면 발광 방식과 전면 발광 방식으로 구분된다. 배면 발광 방식에 비하여 전면 발광 방식은 높은 개구율을 가질 수 있다.
그러나, 전면 발광 방식에서는 광이 캐소드 전극을 투과하여 전달되므로, 캐소드 전극은 도전 물질이면서도 동시에 투과성을 가져야 한다. 이러한 반투과성 물질은 얇은 두께를 가지기 때문에 저 저항 캐소드 전극을 구현하는 데 한계를 가진다.
따라서, 캐소드 전극에서 전압 강하(즉, IR drop) 현상이 나타날 우려가 있고, 특히 유기 발광 표시 장치의 크기가 증가됨에 따라 현상이 두드러질 우려가 있다.
따라서 본 발명은, 각 화소에 제공되는 캐소드 전압 강하를 방지할 수 있는 표시장치 및 그 제조방법을 제공하는 데 그 목적이 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 제1 베이스층, 상기 제1 베이스층 상에 배치되고 복수의 발광 패턴을 포함하는 소자층 및 상기 소자층을 커버하고 비 도전성인 보호층을 포함하는 제1 기판, 및 상기 제1 기판 상에 배치되고, 상기 제1 기판을 향하여 연장된 복수의 나노 로드를 포함하는 제2 기판을 포함하고, 상기 나노 로드들 중 적어도 일부는 상기 보호층을 관통하고, 상기 제2 기판은 상기 보호층을 관통하는 상기 나노 로드들을 통해 상기 소자층과 전기적으로 연결된다.
상기 나노 로드들 각각의 직경은 10㎚ 이상 120㎚ 이하의 범위를 가질 수 있다.
상기 제1 기판은 상기 발광 패턴들이 각각 배치된 복수의 발광 영역 및 상기 발광 영역들에 인접한 비 발광 영역으로 구분되고, 상기 보호층을 관통하는 상기 나노 로드들은 상기 비 발광 영역에서 상기 소자층과 연결될 수 있다.
상기 소자층은, 제1 전원전압을 수신하는 제1 전극층, 상기 비 발광 영역에 중첩하고, 상기 제1 전극층의 상기 발광 영역들에 중첩하는 부분들을 노출시키는 화소 정의막, 상기 제1 전극층 상에 배치되고, 상기 발광 패턴들을 포함하는 유기층, 및 상기 유기층 및 상기 보호층 사이에 배치되고, 상기 제1 전원전압과 다른 제2 전원전압을 수신하는 제2 전극층을 포함하고, 상기 보호층을 관통하는 상기 나노 로드들은 상기 제2 전극층과 접속될 수 있다.
상기 제2 전극층은 상기 발광 영역들에 중첩하는 제1 부분 및 상기 비 발광 영역에 중첩하는 제2 부분을 포함하고, 상기 보호층을 관통하는 상기 나노 로드들은 상기 제2 부분과 접촉하고, 상기 제1 부분으로부터 이격될 수 있다.
상기 제2 기판은, 상기 제1 기판과 마주하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하는 제2 베이스층, 및 상기 제1 면 상에 배치되어 상기 보호층을 관통하는 상기 나노 로드들과 연결되고, 상기 발광 영역들 및 상기 비 발광 영역에 중첩하는 도전층을 더 포함하고, 상기 도전층은 상기 보호층을 관통하는 상기 나노 로드들을 통해 상기 제2 전원 전압을 수신할 수 있다.
상기 나노 로드들은 투명 전도성 산화물을 포함할 수 있고, 상기 도전층은 상기 나노 로드들과 동일한 물질로 구성될 수 있다.
상기 제2 베이스층은 유리기판일 수 있다.
상기 제2 기판은 상기 제2 면 상에 배치되어 상기 제2 면에 제공되는 터치 이벤트를 감지하는 터치 전극층을 더 포함할 수 있다.
상기 제1 기판 및 상기 제2 기판 사이에 배치되어 상기 제1 기판 및 상기 제2 기판을 결합시키는 밀봉 부재, 및 상기 밀봉 부재에 의해 밀봉된 상기 제1 기판 및 상기 제2 기판 사이에 개재된 충진재를 더 포함하고, 상기 제1 기판은 상기 발광 영역들과 상기 비 발광 영역을 포함하는 화소 영역 및 상기 화소 영역을 에워싸는 주변 영역으로 구분되고, 상기 씰링 부재는 상기 주변 영역에 배치될 수 있다.
상기 씰링 부재는 무기물을 포함할 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 상기 제2 전극층에 상기 제2 전원 전압을 인가하는 전원 라인을 더 포함하고, 상기 전원 라인은 평면 상에서 상기 씰링 부재 및 상기 화소 영역 사이에 배치될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치 제조방법은 복수의 유기발광소자가 배치된 제1 기판을 형성하는 단계, 일측에 복수의 나노 로드들이 배치된 제2 기판을 형성하는 단계, 상기 제1 기판과 상기 제2 기판이 상기 복수의 나노 로드들을 통해 전기적으로 접속되도록 상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함할 수 있다.
상기 제2 기판을 형성하는 단계는, 상기 일측을 향하는 제1 면 및 상기 일면에 대향하는 제2 면을 포함하는 베이스 기판을 제공하는 단계, 상기 제1 면 상에 도전성 물질을 포함하는 제1 기저층을 형성하는 단계, 상기 제1 기저층 상에 도전성 물질을 포함하는 제2 기저층을 형성하는 단계, 상기 제2 기저층을 양극 산화시켜 복수의 나노 구조체를 형성하는 단계, 상기 제1 기저층의 적어도 일부를 패터닝하여 상기 나노 로드들을 형성하는 단계, 및 상기 나노 구조체들을 제거하는 단계를 포함할 수 있다.
상기 제1 기저층은 상기 나노 구조체들을 마스크로 하여 패터닝될 수 있다.
상기 제1 기판을 형성하는 단계는, 복수의 발광 영역 및 상기 발광 영역들에 인접한 비 발광 영역으로 구분되는 베이스 기판 상에 상기 발광 영역들 각각에 배치되도록 상기 유기발광소자들을 형성하는 단계, 및 상기 유기발광소자들 상에 상기 유기발광소자들을 커버하는 비 도전성 보호층을 형성하는 단계를 포함하고, 상기 복수의 나노 로드들은 상기 보호층을 관통하여 상기 유기발광소자들과 연결될 수 있다.
상기 유기발광소자들 각각은, 상기 베이스 기판 상에 배치된 제1 전극, 상기 제1 전극 상에 배치되고 광을 생성하는 발광층, 상기 발광층 상에 배치되고, 상기 발광 영역들 및 상기 비 발광 영역에 중첩하는 제2 전극을 포함하고, 상기 나노 로드들은 상기 보호층을 관통하여 상기 제2 전극과 접속될 수 있다.
상기 나노 로드들은 상기 비 발광 영역에서 상기 제2 전극과 접속될 수 있다.
본 발명의 일 실시예에 따른 유기발광 표시장치는 비 도전성인 보호층을 포함하는 제1 기판 및 상기 제1 기판을 향하여 연장된 복수의 나노 로드가 구비된 제2 기판을 포함한다. 상기 제1 기판과 상기 제2 기판이 결합되면서, 상기 나노 로드들은 상기 보호층을 관통하여 상기 보호층의 하측에 배치된 유기발광소자와 접속될 수 있다.
따라서, 본 발명의 일 실시예에 따르면, 유기발광 표시장치의 전면에 형성되는 캐소드 전극층의 면저항을 감소시킬 수 있다. 또한, 나노 로드들은 나노 사이즈의 미세한 직경을 가지고, 투명한 전도성 물질로 구성될 수 있으므로, 표시장치의 개구율에 미치는 영향이 감소될 수 있다. 이에 따라, 소형의 표시장치나 고해상도의 표시장치에 있어서, 캐소드 전극의 저항을 용이하게 감소시킬 수 있고, 표시장치의 표시 품질이 향상될 수 있다.
도 1a은 본 발명의 일 실시예에 따른 유기발광 표시장치의 블럭도이다.
도 1b는 도 1에 도시된 일 화소의 등가 회로도이다.
도 2a는 본 발명의 일 실시예에 따른 표시장치의 평면도이다.
도 2b는 도 2a의 Ⅰ-Ⅰ'를 따라 자른 단면도이다.
도 3a는 표시장치의 일부를 간략히 도시한 평면도이다.
도 3b는 표시장치의 일부를 간략히 도시한 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시장치를 간략히 도시한 단면도이다.
도 4b는 도 4a에 도시된 터치 전극층의 평면도이다.
도 5a 내지 도 5h는 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조방법을 도시한 단면도들이다.
이하, 도면을 참조하여 본 발명에 대해 설명한다.
도면에서는 여러 층 및 영역을 명확하게 표현하기 위하여 일부 구성요소의 스케일을 과장하거나 축소하여 나타내었다. 명세서 전체에 걸쳐 유사한 참조 부호는 유사한 구성 요소를 지칭한다. 그리고, 어떤 층이 다른 층의 '상에' 형성된다(배치된다)는 것은, 두 층이 접해 있는 경우뿐만 아니라 두 층 사이에 다른 층이 존재하는 경우도 포함한다. 또한, 도면에서 어떤 층의 일면이 평평하게 도시되었지만, 반드시 평평할 것을 요구하지 않으며, 적층 공정에서 하부층의 표면 형상에 의해 상부층의 표면에 단차가 발생할 수도 있다. 또한, 아래에서 '라인'이라는 용어는 도전성 물질로 이루어진 신호 배선을 의미한다.
도 1은 본 발명의 일 실시예에 따른 유기발광 표시장치의 블록도이다. 도 2는 도 1에 도시된 화소의 등가 회로도이다. 이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 유기발광 표시장치에 대해 설명한다.
유기발광 표시장치는 타이밍 제어부(TC), 게이트 구동부(GD), 데이터 구동부(DD), 및 유기발광 표시패널(DP: 이하, 표시패널)을 포함한다.
타이밍 제어부(TC)는 입력 영상신호들을 수신하고, 표시패널(DP)의 동작모드에 부합하게 변환된 영상데이터들(IDATA)과 각종 제어신호들(SCS, DCS)을 출력한다.
게이트 구동부(GD)는 타이밍 제어부(TC)로부터 게이트 구동제어신호(SCS)를 수신한다. 게이트 구동제어신호(SCS)를 공급받은 게이트 구동부(GD)는 복수 개의 게이트 신호들을 생성한다. 복수 개의 게이트신호들은 표시패널(DP)에 순차적으로 공급된다.
데이터 구동부(DD)는 타이밍 제어부(TC)로부터 데이터 구동제어신호(DCS) 및 변환된 영상데이터들(IDATA)을 수신한다. 데이터 구동부(DD)는 데이터 구동제어신호(DCS)와 변환된 영상데이터들(IDATA)에 근거하여 복수 개의 데이터 신호들을 생성한다. 복수 개의 데이터 신호들은 표시패널(DP)에 공급된다.
표시패널(DP)은 외부로부터 전기적 신호를 인가 받아 영상을 표시한다. 표시패널(DP)은 복수의 주사 라인(SL1~SLn), 복수의 데이터 라인(DL1~DLm), 및 복수의 화소(PX11~PXnm)를 포함한다.
주사 라인들(SL1~SLn)은 제1 방향(D1)으로 연장되고, 제1 방향(D1)에 교차하는 제2 방향(D2)으로 배열된다. 주사 라인들(SL1~SLn)은 게이트 구동부(GD)로부터 게이트 신호들을 순차적으로 공급받는다.
데이터 라인들(DL1~DLm)은 주사 라인들(SL1~SLn)에 절연되게 교차한다. 데이터 라인들(DL1~DLm)은 제2 방향(D2)으로 연장되고 제1 방향(D1)으로 배열된다. 데이터 라인들(DL1~DLm)은 데이터 구동부(DD)로부터 데이터 신호들을 수신한다.
표시패널(DP)은 외부로부터 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 공급받는다. 화소들(PX11~PXnm) 각각은 대응하는 게이트 신호에 응답하여 턴-온된다. 화소들(PX11~PXnm) 각각은 제1 전원전압(ELVDD) 및 제2 전원전압(ELVSS)을 수신하고, 대응하는 데이터 신호에 응답하여 광을 생성한다. 제1 전원전압(ELVDD)은 제2 전원전압(ELVSS) 보다 높은 레벨의 전압이다.
화소들(PX11~PXnm)은 매트릭스 형상으로 배열될 수 있다. 화소들(PX11~PXnm)은 주사 라인들(SL1~SLn) 중 대응되는 주사 라인에 연결되고, 화소들(PX11~PXnm)은 데이터 라인들(DL1~DLm) 중 대응되는 데이터 라인에 연결된다.
화소들(PX11~PXnm) 각각은 대응되는 주사 라인으로부터 게이트 신호를 수신하고, 대응되는 데이터 라인으로부터 데이터 신호를 수신한다. 화소들(PX11~PXnm) 각각은 대응하는 게이트 신호에 응답하여 턴-온 된다. 화소들(PX11~PXnm) 각각은 대응하는 데이터 신호에 대응하는 광을 생성하여 영상을 표시한다.
화소들(PX11~PXnm) 각각은 적어도 하나의 트랜지스터, 적어도 하나의 커패시터, 및 유기발광소자를 포함한다. 도 2에는 복수의 주사 라인들(SL1~SLn) 중 i번째 주사 라인(Gi)과 복수의 데이터 라인들(DL1~DLm) 중 j번째 데이터 라인(Dj)에 연결된 화소(PXij)의 등가회로를 예시적으로 도시하였다.
화소(PXij)는 제1 박막 트랜지스터(TFT1), 제2 박막 트랜지스터(TFT2), 커패시터(Cap), 및 유기발광소자(OLEDij)를 포함한다. 제1 박막 트랜지스터(TFT1)는 i번째 주사 라인(Si)에 연결된 제어전극, j번째 데이터 라인(Dj)에 연결된 입력전극, 및 출력전극을 포함한다. 제1 박막 트랜지스터(TFT1)는 i번째 주사 라인(Si)에 인가된 주사 신호에 응답하여 j번째 데이터 라인(Dj)에 인가된 데이터 신호를 출력한다.
커패시터(Cap)는 제1 박막 트랜지스터(TFT1)에 연결된 제1 커패시터 전극 및 제1 전원전압(ELVDC)을 수신하는 제2 커패시터 전극을 포함한다. 커패시터(Cap)는 제1 박막 트랜지스터(TFT1)로부터 수신한 데이터 신호에 대응하는 전압과 제1 전원전압(ELVDD)의 차이에 대응하는 전하량을 충전한다.
제2 박막 트랜지스터(TFT2)는 제1 박막 트랜지스터(TFT1)의 출력 전극 및 커패시터(Cap)의 제1 커패시터 전극에 연결된 제어전극, 제1 전원전압(ELVDD)을 수신하는 입력전극, 및 출력전극을 포함한다. 제2 박막 트랜지스터(TFT2)의 출력전극은 유기발광소자(OLEDij)에 연결된다.
제2 박막 트랜지스터(TFT2)는 커패시터(Cap)에 저장된 전하량에 대응하여 유기발광소자(OLEDij)에 흐르는 구동전류를 제어한다. 커패시터(Cap)에 충전된 전하량에 따라 제2 박막 트랜지스터(TFT2)의 턴-온 시간이 결정된다. 실질적으로 제2 박막 트랜지스터(TFT2)의 출력전극은 유기발광소자(OLEDij)에 제1 전원전압(ELVDD)보다 낮은 레벨의 전압을 공급한다.
유기발광소자(OLEDij)는 제2 박막 트랜지스터(TFT2)에 연결된 제1 전극 및 제2 전원전압(ELVSS)을 수신하는 제2 전극을 포함한다. 유기발광소자(OLEDij)는 제1 전극과 제2 전극 사이에 배치된 발광 패턴을 포함할 수 있다.
유기발광소자(OLEDij)는 제2 박막 트랜지스터(TFT2)의 턴-온 구간동안 발광된다. 유기발광소자(OLEDij)에서 생성된 광의 컬러는 발광 패턴을 이루는 물질에 의해 결정된다. 예컨대, 유기발광소자(OLEDij)에서 생성된 광의 컬러는 적색, 녹색, 청색, 백색 중 어느 하나일 수 있다.
도 2a는 본 발명의 일 실시예에 따른 표시패널의 평면도이다. 도 2b는 도 2a의 Ⅰ-Ⅰ'를 따라 자른 단면도이다. 도 2a 및 도 2b를 참조하여 본 발명이 일 실시예에 따른 표시장치에 대해 간단히 살펴본다. 한편, 도 1a 및 도 1b에서 설명한 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 중복되는 설명은 생략한다.
표시패널(DP)은 제1 기판(100), 제2 기판(200), 및 제1 기판(100)과 제2 기판(200) 사이에 배치된 밀봉 부재(SL)를 포함한다.
제1 기판(100)은 화소들(PX11~PXnm: 도 1 참조)을 포함하고, 영상을 생성한다. 제1 기판(100)은 제1 방향(D1) 및 제2 방향(D2)이 정의하는 평면상에서 화소 영역(PXA) 및 주변 영역(NPXA)으로 구분될 수 있다.
화소 영역(PXA)은 화소들(PX11~PXnm)이 배치된 영역이다. 화소 영역(PXA)은 제1 기판(100)의 중심부에 배치된다. 제1 기판(100)은 화소 영역(PXA)에서 제2 기판(200)과 전기적으로 연결된다.
제2 기판(200)은 제1 기판(100) 상에 배치된다. 제2 기판(200)은 평면상에서 제1 기판(100)과 동일하거나, 제1 기판(100)보다 작은 면적을 가질 수 있다. 한편, 제1 기판(100)의 일부분은 제2 기판(200)으로부터 노출될 수 있다.
제2 기판(200)으로부터 노출된 제1 기판(100)의 일 부분에는 적어도 하나의 패드가 배치될 수 있다. 적어도 하나의 패드는 주사 라인들(SL1~SLn), 데이터 라인들(DL1~DLm), 및 전원 라인(VL) 중 적어도 어느 하나와 연결된 패드들일 수 있다.
밀봉 부재(SL)는 주변 영역(NPXA)에 배치된다. 밀봉 부재(SL)는 제2 기판(200)의 가장자리를 따라 배치될 수 있다. 밀봉 부재(SL)는 제1 기판(100)과 제2 기판(200)을 결합시킨다.
한편, 표시 패널(DP)은 전원 라인(VL)을 더 포함할 수 있다. 전원 라인(VL)은 제1 기판(100)에 배치되어 화소들(PX11~PXnm) 각각에 제2 전원 전압(ELVSS: 도 1b 참조)을 제공한다.
전원 라인(VL)은 평면상에서 화소 영역(PXA)과 밀봉 부재(SL) 사이에 배치될 수 있다. 전원 라인(VL)의 일단은 외부 전원(미도시)과 연결될 수 있다. 전원 라인(VL)은 외부 전원으로부터 제2 전원 전압(ELVSS)을 수신하여 화소들(PX11~PXnm)에 제공한다.
본 실시예에서, 전원 라인(VL)은 화소 영역(PXA)을 에워싸는 형상으로 배치된다. 한편, 이는 예시적으로 도시한 것이고, 전원 라인(VL)은 다양한 형상으로 배치될 수 있다.
화소 영역(PXA)은 복수의 발광 영역 및 비 발광 영역(NEA)을 포함한다. 발광 영역들에는 유기발광소자들이 각각 배치된다.
비 발광 영역(NEA)은 발광 영역들에 인접한다. 도 2b에는 도 1b에 도시된 유기발광소자(OLEDij)가 배치된 발광 영역(EAij)을 예시적으로 도시하였다. 비 발광 영역(NEA)의 상면은 제3 방향(D3)을 따라 정의되는 단면상에서 발광 영역(EAij)의 상면에 비해 상대적으로 돌출된다.
상기 제1 기판(100)은 제1 베이스 층(101), 회로층(102), 소자층(103), 및 보호층(104)을 포함한다. 제1 베이스 층(101)은 평면상에서 사각 형상을 가질 수 있다. 다만, 이는 예시적으로 기재한 것이고, 제1 베이스 층(101)은 다양한 형상을 가질 수 있다.
제1 베이스 층(101)은 절연 기판일 수 있다. 예를 들어, 제1 베이스 층(101)은 유리 기판 또는 플라스틱 기판일 수 있다.
회로층(102)은 제1 베이스 층(101) 상에 배치된다. 회로층(102)은 제1 박막 트랜지스터(TFT1), 커패시터(Cap), 제2 박막 트랜지스터(TFT2), 및 복수의 절연막을 포함할 수 있다. 도 3b에는 제2 박막 트랜지스터(TFT2)가 배치된 영역을 예시적으로 도시하였다.
제2 박막 트랜지스터(TFT2)는 반도체층(AL), 제어 전극(GE) 및 반도체층(AL)에 전기적으로 연결되는 입력 전극(SE) 및 출력 전극(DE)을 포함한다.
반도체층(AL)은 제1 베이스 층(101) 상에 배치된다. 도시되지 않았으나, 상기 표시장치(DS)는 제1 베이스 층(101)과 반도체층(AL) 사이에 배치된 버퍼층을 더 포함할 수 있다. 버퍼층(미도시)은 무기막 및/또는 유기막일 수 있다. 버퍼층은 후속 공정에서 나타날 수 있는 반도체층의 특성 저하를 방지한다.
반도체층(AL)은 비정질 실리콘(a-Si), 다결정 실리콘(poly-Si), 산화물 반도체, 또는 유기 반도체를 포함할 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
도시되지 않았으나, 반도체층(AL)은 평면상에서 소스 영역, 드레인 영역, 및 소스영역과 드레인 영역 사이에 배치된 채널 영역으로 구분될 수 있다. 소스 영역 및 드레인 영역은 불순물이 도핑된 영역일 수 있다. 박막 트랜지스터(TFT2)에 전압이 인가되면, 소스 영역 또는 드레인 영역에 존재하는 캐리어들은 채널 영역을 통해 이동할 수 있다.
반도체층(AL) 상에는 제1 절연층(INL1)이 배치된다. 제1 절연층(INL1)은 후속 공정에서 형성될 층들과 반도체층(AL)을 절연시킨다. 제1 절연층(INL1)은 유기막 및/또는 무기막을 포함한다.
제1 절연층(INL1) 상에는 제어 전극(GE)이 배치된다. 상술한 바와 같이, 제어 전극(GE)은 제1 박막 트랜지스터(TFT1: 도 1b 참조)의 출력 전극과 연결된다.
제어 전극(GE)은 제2 박막 트랜지스터(TFT2)를 온/오프 시키는 신호를 수신한다. 제어 전극(GE)은 채널 영역에 대응되도록 배치된다. 제어 전극(GE)은 도전성 금속, 도전성 반도체, 또는 도전성 폴리머를 포함할 수 있다.
한편, 도시되지 않았으나, 제1 절연층(INL1) 상에는 주사 라인들(SL1~SLn: 도 1a 참조)이 배치될 수 있다. 주사 라인들(SL1~SLn)은 제어 전극(GE)과 동일한 공정에서 동시에 형성될 수 있다.
제1 절연층(INL1) 상에는 제2 절연층(INL2)이 배치된다. 제2 절연층(INL2)은 제어 전극(GE) 및 주사 라인들(SL1~SLn)과 다른 구성들을 전기적으로 절연시킨다. 제2 절연층(INL2)은 서로 이격되어 정의된 제1 컨택홀(TH1) 및 제2 컨택홀(TH2)을 구비한다.
제2 절연층(INL2) 상에는 입력 전극(SE) 및 출력 전극(DE)이 평면 상에서 서로 이격되어 배치된다. 입력 전극(SE) 및 출력 전극(DE)은 제1 컨택홀(TH1) 및 제2 컨택홀(TH2)을 통해 소스 영역 및 드레인 영역에 각각 연결될 수 있다.
한편, 도시되지 않았으나, 제2 절연층(INL2) 상에는 데이터 라인들(DL1~DLm: 도 1a 참조)이 배치될 수 있다. 데이터 라인들(DL1~DLm)은 입력 전극(SE) 및 출력 전극(DE)과 동일한 공정에서 동시에 형성될 수 있다.
제2 절연층(INL2) 상에는 제3 절연층(INL3)이 배치된다. 제3 절연층(INL3)은 입력 전극(SE), 출력 전극(DE), 및 데이터 라인들(DL1~DLm)과 다른 구성들을 전기적으로 절연시킨다.
소자층(103)은 회로층(102) 상에 배치된다. 소자층(103)은 제1 전극층(ED1), 유기층(EL), 및 제2 전극층(ED2)을 포함한다. 제1 전극층(ED1)은 제3 절연층(INL3) 상에 배치된다. 제1 전극층(ED1)은 발광 영역들(EA11~EAnm) 각각에 배치된 복수의 전극 패턴을 포함할 수 있다.
제1 전극층(ED1)은 화소 전극(pixel electrode) 또는 애노드 전극(anode electrode)일 수 있다. 제1 전극층(ED1)은 정공 주입이 용이하도록 높은 일함수를 가진 물질로 구성될 수 있다.
제1 전극층(ED1)은 도전성 물질을 포함한다. 제1 전극층(ED1)은 반사형 전극, 반투과형 전극, 또는 투과형 전극일 수 있다. 제1 전극층(ED1)은 단일층 또는 다중층일 수 있다.
제3 절연층(INL3) 상에 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)은 비 발광 영역(NPXA)에 중첩한다. 화소 정의막(PDL)은 제1 전극층(ED1)의 발광 영역들(PX11~PXnm)에 각각 중첩하는 부분들을 노출시킨다.
제1 전극층(ED1) 상에 유기층(EL)이 배치된다. 유기층(EL)은 발광 패턴들, 정공 수송 영역(FL1, 또는 정공 제어층), 및 전자 수송 영역(FL2, 또는 전자 제어층)을 포함한다. 도 2b에는 하나의 발광 패턴(EML)을 도시하였다.
발광 패턴(EML)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34)에 각각 배치된다. 발광 패턴(EML)은 전기적 신호를 인가받아 광을 생성한다.
발광 패턴(EML)은 적색, 녹색, 및 청색을 발광하는 물질들 중 적어도 어느 하나의 물질로 구성될 수 있으며, 형광 물질 또는 인광 물질을 포함할 수 있다. 또한, 발광 패턴(EML)은 호스트(host material) 및 도펀트(dopant material)를 포함할 수 있다. 호스트 및 도펀트 각각은 공지된 호스트 및 도펀트를 포함할 수 있다.
정공 수송 영역(FL1)은 제1 전극층(ED1)으로부터 주입된 정공이 발광 패턴(EML)에 도달하기 위하여 경유하는 영역이다. 정공 수송 영역(FL1)은 정공 주입층, 정공 수송층, 및 정공 주입 기능 및 정공 수송 기능을 동시에 갖는 단일층 중 적어도 어느 하나를 포함할 수 있다.
정공 수송 영역(FL1)은 정공 주입 물질 및 정공 수송 물질 중 적어도 어느 하나로 구성될 수 있다. 정공 주입 물질 및 정공 수송 물질은 각각 공지된 물질들일 수 있다.
한편, 정공 수송 영역(FL1)은 정공 저지층을 더 포함할 수 있다. 정공 수송 영역(FL1)이 정공 저지층을 포함하는 경우, 정공 수송 영역(FL1)은 공지의 정공 저지 재료를 포함할 수 있다.
한편, 정공 수송 영역(FL1)은 전하 생성 물질을 더 포함할 수 있다. 전하 생성 물질은 정공 수송 영역(FL1) 내에 균일하게 분산되어 하나의 단일 영역을 형성하거나, 불균일하게 분산되어 정공 수송 영역(FL1)을 복수의 영역으로 구분할 수 있다.
전자 수송 영역(FL2)은 발광 패턴(EML)과 제2 전극층(ED2) 사이에 정의된다. 전자 수송 영역(FL2)은 제2 전극층(ED2)으로부터 주입된 전자가 발광 패턴(EML)에 도달하기 위하여 경유하는 영역이다.
전자 수송 영역(FL2)은, 정공 저지층, 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 전자 수송 영역(FL2)은, 발광 패턴(EML)으로부터 차례로 적층된 전자 수송층/전자 주입층 또는 정공 저지층/전자 수송층/전자 주입층의 구조를 가지거나, 층 중 둘 이상의 층이 혼합된 단일층 구조를 가질 수 있으나, 이에 한정되는 것은 아니다.
전자 수송 영역(FL2)은 전자 수송 물질 및 전자 주입 물질 중 적어도 어느 하나를 포함할 수 있다. 전자 주입 물질 및 전자 수송 물질은 각각 공지된 물질들일 수 있다.
제2 전극층(ED2)은 제1 전극층(ED1) 상에 배치된다. 제2 전극층(ED2)은 제2 전원전압(ELVSS)을 수신한다.
제2 전극층(ED2)은 제1 전극층(ED1)과 대향한다. 예를 들어, 제1 전극층(ED1)이 애노드 전극일 경우, 제2 전극층(ED2)은 캐소드 전극일 수 있다. 이에 따라, 제2 전극층(ED2)은 전자 주입이 용이하도록 낮은 일함수를 가진 물질로 구성될 수 있다.
제2 전극층(ED2)은 도전성 물질을 포함한다. 도전성 물질은 금속, 합금, 전기 전도성 화합물, 및 이들의 혼합물일 수 있다. 제2 전극층(ED2)은 반사형 물질 및 투과형 물질 중 적어도 어느 하나를 포함할 수 있다.
제2 전극층(ED2)은 단일층 또는 다중층일 수 있다. 다중층은 반사형 물질로 구성된 층 및 투과형 물질로 구성된 층 중 적어도 어느 하나를 포함할 수 있다.
제2 전극층(ED2)은 반사형, 반투과형, 또는 투과형 전극일 수 있다. 제2 전극층(ED2)은 어느 하나의 실시예에 한정되지 않으며, 유기발광소자(OLED)의 구조에 따라 다양한 물질로 구성될 수 있다.
본 실시예에서, 제2 전극층(ED2)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34) 및 비 발광 영역(NPXA)에 중첩한다. 따라서, 제2 전극층(ED2)은 제1 전극층(ED1) 및 화소 정의막(PDL)에 각각 중첩한다. 예를 들어, 제2 전극층(ED2)은 화소 영역(PXA) 전면을 커버할 수 있다.
제2 전극층(ED2)은 전원 라인(VL)으로부터 제2 전원 전압(ELVSS)을 수신한다. 제2 전극층(ED2)은 전원 라인(VL)과 전기적으로 연결된다. 본 실시예에서, 제2 전극층(ED2)의 일 부분은 주변 영역(NPXA)으로 연장되어 전원 라인(VL)에 직접 연결된다.
한편, 이는 예시적으로 도시한 것이고, 제2 전극층(ED2)과 전원 라인(VL)의 연결 방식은 어느 하나의 실시에에 한정되지 않는다. 예를 들어, 도시되지 않았으나, 제2 전극층(ED2)은 별도의 컨택 전극을 통해 전원 라인(VL)과 전기적으로 연결될 수 있다.
보호층(104)은 소자층(103) 상에 배치된다. 보호층(104)은 제2 전극층(ED2) 상에 배치되어 제2 전극층(ED2)과 제2 전극층(ED2) 상에 배치되는 다른 구성들을 절연시킨다. 또한, 보호층(104)은 유기발광소자(OLED)로 수분 및 산소가 침투하는 것을 방지한다.
보호층(104)은 비 도전성일 수 있다. 보호층(104)은 적어도 하나 이상의 층으로 구성될 수 있다. 보호층(104)는 무기막 및 유기막 중 적어도 어느 하나를 포함한다.
보호층(104)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34) 및 비 발광 영역(NPXA)에 중첩한다. 보호층(104)은 제2 전극층(ED2)과 동일한 형상일 수 있고, 제2 전극층(ED2)의 전면을 커버할 수 있다.
제2 기판(200)은 제2 베이스 층(201) 및 보조 전극층(SEL)을 포함한다. 제2 베이스 층(201)은 투명한 절연 기판일 수 있다. 예를 들어, 제2 베이스 층(201)은 유리기판 또는 플라스틱 기판일 수 있다.
제2 베이스 층(201)은 제1 베이스 층(101)의 적어도 일부 영역을 노출시킬 수 있다. 제1 베이스 층(101)의 노출된 영역에는 구동 회로부(DC)가 배치될 수 있다. 한편, 이는 예시적으로 도시한 것이고, 제2 베이스 층(201)은 제1 베이스 층(101)과 동일한 형상을 가질 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
제2 베이스 층(201)은 제1 기판(100)에 마주하는 제1 면 및 제1 면에 대향하는 제2 면을 포함한다. 제2 베이스 층(201)의 제1 면 상에 보조 전극층(SEL)이 배치된다.
보조 전극층(SEL)은 제1 기판(100)과 전기적으로 연결된다. 보조 전극층(SEL)은 서로 전기적으로 연결된 도전층(CL) 및 복수의 나노 로드(NR)를 포함할 수 있다.
도전층(CL)은 제1 면 상에 배치된다. 도전층(CL) 제1 면의 적어도 일부를 커버할 수 있다. 도전층(CL)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34) 및 비 발광 영역(NPXA)에 중첩한다.
도전층(CL)은 나노 로드들(NR)을 전기적으로 연결한다. 본 실시예에서, 도전층(CL)은 제2 전극층(ED2)과 동일한 형상일 수 있다. 다만, 이는 예시적으로 도시한 것이고, 도전층(CL)은 나노 로드들(NR)을 연결할 수 있는 형상이면 어느 하나의 실시예에 한정되지 않는다.
나노 로드들(NR)은 도전층(CL)으로부터 제1 기판(100)을 향하여 연장된다. 나노 로드들(NR) 각각은 도전층(CL)과 연결된 일측 및 일측과 연결되고 제1 기판(100)을 향하는 타측을 포함한다.
나노 로드들(NR)은 도전성 물질로 구성될 수 있다. 한편, 나노 로드들(NR)은 도전층(CL)과 동일한 물질로 구성될 수 있다. 예를 들어, 나노 로드들(NR)은 투명한 전도성 산화물로 구성될 수 있다.
나노 로드들(NR) 중 적어도 일부는 접속부로 정의된다. 도 3a에는 모두 접속부로 정의되는 나노 로드들(NR)을 도시하였다. 구체적으로, 나노 로드들(NR)은 보호층(104)을 관통하여 제2 전극층(ED2)과 도전층(CL)을 전기적으로 연결시킨다.
나노 로드들(NR)은 제2 전극층(ED2)과 도전층(CL) 사이에 동일한 전압이 공유되도록 한다. 도전층(CL)과 제2 전극층(ED2)은 나노 로드들(NR)을 통해 제2 전원 전압(ELVSS)을 공유한다.
제2 전원 전압(ELVSS)은 나노 로드들(NR)을 통해 화소들(PX11~PXnm)에 균일하게 제공될 수 있다. 주변 영역(NPXA)에 배치된 전원 라인(VL)으로부터 멀리 떨어진 화소에도 도전층(CL)을 통해 공유된 제2 전원 전압(ELVSS)이 접속부(CP)를 통해 균일하게 제공될 수 있다.
본 발명에 따른 제2 전극층(ED2)은 각 화소들(PX11~PXnm)을 커버하는 일체의 형상을 가지므로, 큰 면저항을 갖게 된다. 제2 전극층(ED2)은 복수의 영역에 배치된 나노 로드들(NR)을 통해 도전층(CL)에 접속됨으로써, 영역에 따른 전압 강하 현상이 방지될 수 있다.
나노 로드들(NR)은 다양한 형상을 가질 수 있다. 예를 들어, 나노 로드들(NR) 각각은 원기둥 형상, 다각기둥 형상, 원뿔 형상, 또는 다각뿔 형상일 수 있다. 다만, 이는 예시적으로 기재한 것이고, 나노 로드들(NR) 각각은 평면상에서 소정의 직경을 가지고, 단면상에서 직경보다 큰 높이를 가진 형상이면 어느 하나에 한정되지 않는다.
나노 로드들(NR) 각각의 직경은 약 10㎚ 이상 약 120㎚ 이하의 범위를 가질 수 있다. 나노 로드들(NR) 각각의 직경은 평면상에서 측정되는 대각선의 최대길이로 정의될 수 있다.
제2 전극층(EL2)에 접속하는 접속부(CP)는 발광 영역(EA23)에서의 표시특성에 영향이 없도록 비 발광 영역(NEA)에 정의된다. 일반적으로, 동일한 표시영역(DA)에 대하여, 발광 영역들의 수나 면적이 증가하면 비 발광 영역(NPXA)의 면적이나 폭이 감소된다.
본 발명의 일 실시예에 따른 표시장치(DS)는 제2 전극층(ED2)의 전압 강하 현상 감소를 위해 나노 사이즈의 나노 로드들(NR)을 이용한다. 따라서, 비 발광 영역(NPXA)에 배치된 접속부(CP)는 나노 로드들(NR)에 대응하여 미세한 사이즈로 제공될 수 있다.
이에 따라, 비 발광 영역(NPXA)의 폭이 좁아진다 하더라도 보조 전극층(SEL)과 제2 전극층(ED2) 사이의 접속이 용이하게 이루어질 수 있다. 본 발명의 일 실시예에 따른 표시장치(DS)는 고해상도 설계 환경이나 개구율이 높아진다 하더라도, 제2 전극층(ED2)의 면저항을 용이하게 감소시켜 화소들(PX11~PXnm) 각각에 균일한 전원 전압을 제공할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 표시장치의 일 부분을 도시한 평면도이고, 도 3b는 본 발명의 일 실시예에 따른 표시장치의 일 부분을 도시한 평면도이다. 도 3a는 도 2b에 도시된 발광 영역(EA23)을 포함하는 영역을 도시하였다. 도 3b는 도 3a와 대응되는 영역을 도시하였다.
도 3a 및 도 3b에 도시된 것과 같이, 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34)은 서로 이격되어 매트릭스 형태로 배열될 수 있다. 비 발광 영역(NEA)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34) 사이에 정의되므로, 비 발광 영역(NEA)은 격자 형상일 수 있다.
접속부(CP)는 비 발광 영역(NEA)의 적어도 일부에 중첩한다. 따라서, 나노 로드들(NR)은 발광 영역들(EA22, EA23, EA24, EA32, EA33, EA34) 사이마다 배치될 수 있다.
접속부(CP)가 복수로 제공되는 경우, 접속부들(CP)은 서로 이격되어 비 발광 영역(NEA)에 배열된다. 접속부들(CP)은 규칙적 또는 불 규칙적으로 배열될 수 있으며, 어느 하나의 실시예에 한정되지 않는다. 도 3a에서는 규칙적으로 배열된 실시예를 예시적으로 도시하였다.
도 3a에 도시된 것과 같이, 나노 로드들(NR)은 비 발광 영역(NEA) 중 제1 방향(D1)으로 배열된 발광 영역들 사이에 정의된 영역에 배치될 수 있다. 이에 따라, 접속부들(CP)은 제2 방향(D2)으로 연장되고, 제1 방향(D1)으로 서로 이격되어 배열될 수 있다.
또는, 도시되지 않았으나, 나노 로드들(NR)은 제2 방향(D2)으로 배열된 발광 영역들 사이에 배치될 수 있다. 이때, 접속부들(CP)은 제1 방향(D1)으로 연장되고, 제2 방향(D2)으로 이격되어 배열될 수 있다.
또는, 도 3b에 도시된 것과 같이, 나노 로드들(NR)은 비 발광 영역을 따라 배열될 수 있다. 도 3a의 접속부들은 서로 연결되어 일체의 형상을 가진 단일의 접속부(CP-1)로 제공될 수 있다. 이에 따라, 접속부(CP-1)는 비 발광 영역과 동일한 형상일 수 있다.
한편, 나노 로드들(NR)은 제2 기판(200)의 전면에 배치될 수 있다. 나노 로드들(NR)은 전면에 배치된다 하더라도, 나노 로드들(NR)이 가진 높이에 의해 제1 기판(100)과 접속되지 않는다. 이때, 나노 로드들(NR) 중 비 발광 영역(NEA)에 중첩하는 나노 로드들은 제2 전극층(ED2)과 접속되고, 발광 영역들(EA11~EAnm)에 중첩하는 나노 로드들은 제2 전극층(ED2)과 이격될 수 있다.
도 4a는 본 발명의 일 실시예에 따른 표시장치의 단면도이다. 도 4b는 도 4a에 도시된 터치 전극층의 평면도이다. 표시패널(DP-1)은 터치 전극층(TPL)을 더 포함한다.
터치 전극층(TPL)은 제2 베이스 층(201)의 제2 면에 배치된다. 터치 전극층(TPL)은 복수의 터치셀(SE1, SE2), 복수의 연결 라인(WP1, WP2), 및 복수의 패드(PD1, PD2)를 포함한다.
터치셀들(SE1, SE2)은 제1 터치셀(SE1) 및 제2 터치셀(SE2)을 포함할 수 있다. 제1 터치셀(SE1) 및 제2 터치셀(SE2)은 동일한 층 상에 배치될 수 있다.
제1 터치셀(SE1)은 제1 방향(D1)으로 이격되어 배열된 복수의 제1 터치 패턴(TP1) 및 제1 터치 패턴들(TP1) 중 인접한 터치 패턴들을 연결하는 복수의 제1 연결 패턴(CP1)을 포함한다.
제2 터치셀(SE2)은 제2 방향(D2)으로 이격되어 배열된 복수의 제2 터치 패턴(TP2) 및 제2 터치 패턴들(TP2) 중 인접한 터치 패턴들을 연결하는 복수의 제2 연결 패턴(CP2)을 포함한다. 제1 연결 패턴들(CP1)과 제2 연결 패턴들(CP2)은 절연 교차한다.
이때, 제2 터치셀(SE2)은 복수의 절연 패턴(202)을 더 포함할 수 있다. 절연 패턴들(202)은 제1 연결 패턴들(CP1) 및 제2 연결 패턴들(CP2)과 중첩한다. 제1 연결 패턴들(CP1)과 제2 연결 패턴들(CP2)은 복수의 절연 패턴(202)을 사이에 두고 절연 교차할 수 있다.
한편, 도시되지 않았으나, 제1 터치셀(SE1) 및 제2 터치셀(SE2)은 다른 층 상에 배치될 수 있다. 제1 터치셀(SE1)과 제2 터치셀(SE2)은 소정의 절연막을 사이에 두고 서로 다른 층에 배치될 수 있다. 이때, 절연 패턴들(202)은 생략될 수 있다.
연결 라인들(WP1, WP2)은 제1 연결 라인(WP1) 및 제2 연결 라인(WP2)을 포함한다. 패드들(PD1, PD2)은 주변 영역(NPXA)에 중첩하는 영역(PA)에 배치될 수 있다. 패드들(PD1, PD2)은 제1 패드(PD1) 및 제2 패드(PD2)를 포함한다.
제1 연결 라인(WP1)은 제1 터치셀(SE1)과 제1 패드(PD1)를 연결한다. 제2 연결 라인(WP2)은 제2 터치셀(SE2)과 제2 패드(PD2)를 연결한다. 제1 터치셀(SE1) 및 제2 터치셀(SE2) 각각은 복수로 제공될 수 있고, 제1 연결 라인(WP1), 제2 연결 라인(WP2), 제1 패드(PD1), 및 제2 패드(PD2)는 제1 터치셀(SE1) 및 제2 터치셀(SE2)의 수에 대응되도록 복수로 제공될 수 있다.
도 5a 내지 도 5e는 본 발명의 일 실시예에 따른 유기발광 표시장치의 제조방법을 도시한 단면도들이다. 이하, 도면을 참조하여 유기발광 표시장치의 제조방법을 살펴본다. 한편, 도 1 내지 도 4b에 도시된 구성과 동일한 구성에 대해서는 동일한 참조부호를 부여하고, 구체적인 설명은 생략하기로 한다.
도 5a에 도시된 것과 같이, 제1 기판을 제공한다. 제1 베이스 층(101) 상에 회로층(102)을 형성한다. 공지의 증착 공정, 포토 공정, 및 결정화 공정 중 적어도 어느 하나의 공정을 통해 박막 트랜지스터(TFT2)를 형성하여 회로층(102)을 형성할 수 있다.
한편, 전원 라인(VL)은 회로층(102)과 동일한 공정에서 형성될 수 있다. 예를 들어, 전원 라인(VL)은 도 5a에 도시된 것과 같이, 제어 전극(GE)과 동시에 형성될 수 있다.
또는, 도시되지 않았으나, 전원 라인(VL)은 입력 전극(SE) 및 출력 전극(DE)과 동시에 형성될 수 있다. 이때, 전원 라인(VL)은 제2 절연층(INL2) 상에 배치될 수 있다.
이후, 회로층(102) 상에 소자층(103)을 형성한다. 회로층(102) 상에 도전층을 패터닝하여 제1 전극층(ED1)을 형성하고, 제1 전극층(ED1) 상에 무기물로 구성된 기저층을 형성한 후, 기저층을 패터닝하여 화소 정의막(PDL)을 형성한다. 패터닝 공정에 의해 제1 전극층(ED1)의 적어도 일부를 노출시키는 개구부들이 정의될 수 있다.
노출된 제1 전극층(ED1) 상에 제1 정공 수송 영역(FL1), 발광 패턴(EML), 전자 수송 영역(FL2), 및 제2 전극층(ED2)을 순차적으로 형성하여 유기발광소자(OLED)를 형성한다. 유기발광소자(OLED)는 증착 또는 패터닝 공정을 통해 형성될 수 있다.
이때, 제2 전극층(ED2)은 전원 라인(VL)과 중첩하도록 형성될 수 있다. 도 5a에 도시된 것과 같이, 제1 절연층(INL1) 및 제2 절연층(INL2)은 전원 라인(VL)의 적어도 일부를 노출시키도록 형성될 수 있다.
제2 전극층(ED2)은 제1 절연층(INL1) 및 제2 절연층(INL2)을 커버하여 전원 라인(VL)까지 연장되도록 형성될 수 있다. 또는, 제2 전극층(ED2)은 전원 라인(VL)과 이격되도록 형성되고, 전원 라인(VL)과 제2 전극층(ED2)을 연결하는 소정의 도전부가 더 형성될 수도 있다.
또는, 도시되지 않았으나, 제1 절연층(INL1)과 제2 절연층(INL2)은 전원 라인(VL)을 커버하도록 형성될 수 있다. 이때, 제1 절연층(INL1)과 제2 절연층(INL2)에는 전원 라인(VL)과 제2 전극층(ED2)을 연결하기 위한 소정의 관통홀이 형성될 수 있다.
이후, 소자층(103) 상에 보호층(104)을 형성한다. 보호층(104)은 소자층(103) 상에 절연 물질을 증착하여 형성할 수 있다. 보호층(104)은 소자층(103) 및 전원 라인(VL)을 모두 커버하도록 형성된다.
도 5b 내지 도 5d는 제2 기판을 제공하는 단계를 나타낸다. 도 5b에 도시된 것과 같이, 제2 베이스층 상에 제1 기저층 및 제2 기저층을 순차적으로 형성한다. 제1 기저층(BL1)과 제2 기저층(BL2)은 제2 베이스 층(201)의 전면을 커버한다.
제1 기저층(BL1)은 전도성 물질로 형성될 수 있다. 예를 들어, 제1 기저층(BL1)은 인듐주석산화물, 인듐산화물, 주석산화물, 인듐아연산화물, 아연산화물, 또는 인듐아연주석산화물과 같은 투명 전도성 산화물(TCO)로 형성될 수 있다.
제2 기저층(BL2)은 전도성 물질로 형성될 수 있다. 제2 기저층(BL2)은 산화 경향이 높은 금속으로 형성될 수 있다. 예를 들어, 제2 기저층(BL2)은 알루미늄을 포함할 수 있다.
도 5c 및 도 5d에 도시된 것과 같이, 제2 기저층(BL2)을 양극 산화(AN)시켜 복수의 나노 구조체(NS)를 형성한다. 나노 구조체들(NS)은 서로 이격된 복수의 그룹을 형성하도록 배열될 수 있다.
나노 구조체들(NS)은 금속 산화물로 구성될 수 있다. 구체적으로, 나노 구조체들(NS)은 제2 기저층(BL2)을 구성하는 금속의 산화물로 형성될 수 있다.
따라서, 제2 기저층(BL2)이 알루미늄으로 구성된 경우, 나노 구조체들(NS)은 알루미늄 산화물(AlOx)을 포함할 수 있다. 한편, 도시되지 않았으나, 나노 구조체들(NS) 각각은 단층 또는 다층 구조일 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
나노 구조체들(NS)은 다양한 공정에 의해 형성될 수 있다. 예를 들어, 본 실시예에서, 나노 구조체들(NS)은 양극 산화법(anodization method)에 의해 형성될 수 있다.
양극 산화법에 의해 전해질(미도시) 내에 초기 기판(SUB)을 제공한다. 기판(SUB)을 강산 분위기에 소정의 시간 동안 노출시켜 제2 기저층(BL2)을 양극 산화시킨다.
제2 기저층(BL2)이 양극 산화됨에 따라, 제2 기저층(BL2)의 표면은 산화되어 금속 산화물을 형성한다. 금속 산화물은 규칙적 또는 불규칙적으로 분포된 나노 사이즈의 기공들을 포함하면서 이방성을 가지고 성장한다. 이에 따라, 금속 산화물로 구성된 나노 크기의 나노 구조체들(NS)이 형성될 수 있다.
도 5e에 도시된 것과 같이, 나노 구조체들(NS)을 마스크(mask)로 하여 에칭 공정이 진행된다. 제1 기저층(BL1) 중 나노 구조체들(NS)에 의해 노출된 부분들이 식각되어 보조 전극층(SEL)이 형성된다.
보조 전극층(SEL)은 나노 구조체들(NS)에 대응되는 복수의 나노 로드(NR) 및 도전층(CL)이 일체로 형성된 구조를 가질 수 있다. 한편, 이는 예시적으로 도시한 것이고, 본 발명의 일 실시예에 따른 보조 전극층(SEL)은 어느 하나의 실시예에 한정되어 형성되지 않는다. 예를 들어, 제2 기저층(BL2)이 복수의 층으로 구성되고, 에칭 공정에 의해 제2 기저층(BL2)을 구성하는 층들 중 최상부의 층만 선택적으로 패터닝되는 경우, 복수의 나노 로드(NR)와 도전층(CL)은 각각 독립된 구성으로 형성될 수 있다.
도 5f 내지 도 5h는 제1 기판(100)과 제2 기판(200)을 결합시키는 단계를 나타낸다. 도 5f 내지 도 5h에는 표시패널(DP)의 일부 영역에 대응되는 영역을 도시하였다.
도 5f에 도시된 것과 같이, 제1 기판(100) 상에 제2 기판(200)을 배치시킨다. 제2 기판(200)은 보조 전극층(SEL)이 제1 기판(100)을 향하는 방향으로 배치된다.
제1 기판(100) 상에는 밀봉 부재(SL)가 배치될 수 있다. 밀봉 부재(SL)는 제1 기판(100)의 가장자리를 따라 배치된다. 한편, 이는 예시적으로 도시한 것이고, 밀봉 부재(SL)는 제1 기판(100)과 제2 기판(200)이 접속된 후에 제1 기판(100)과 제2 기판(200) 사이에 배치될 수 있으며, 어느 하나의 실시예에 한정되지 않는다.
도 5g 및 도 5h에 도시된 것과 같이, 제2 기판(200)은 보조 전극층(SEL)이 제1 기판(100)과 접촉하도록 제1 기판(100) 상에 배치된다. 구체적으로, 제2 기판(200)은 나노 로드들(NR)이 제1 기판(100)의 최상부인 보호층(104)의 상면과 접촉할 때까지 제1 기판(100)에 인접할 수 있다. 도 5g에는 나노 로드들(NR)이 비 발광 영역(NEA)에서 보호층(104)에 접촉한 상태를 도시하였다.
이후, 제2 기판(200)에 압력(PP)을 가하여 제2 기판(200)과 제1 기판(100)을 전기적으로 접속시킨다. 압력(PP)에 의해 나노 로드들(NR)이 접촉한 영역(AA')의 보호층은 나노 로드들(NR)에 의해 관통된다. 이에 따라, 압력(PP)은 나노 로드들(NR)은 보호층(104)을 펀칭(punching)할 수 있을 정도일 수 있다.
나노 로드들(NR) 중 적어도 일부는 보호층(104)을 관통하여 제2 전극층(ED2)과 컨택된다. 이에 따라, 표시패널(DP)에는 적어도 하나의 접속부(CP)가 형성된다.
본 발명의 일 실시예에 따른 표시패널(DP)은 제2 기판(200)에 압력(PP)을 가함으로써, 제1 기판(100)과 전기적으로 접속될 수 있다. 즉, 표시패널(DP)은 나노 로드들(NR)을 구비함으로써, 보호층(104)에 별도의 관통홀을 형성하지 않더라도 보호층(104)에 의해 커버된 제2 전극층(ED2)과 접속될 수 있다.
미도시되었으나, 제1 기판 및 제2 기판 사이의 공간은 소정의 충진재로 충진될 수 있다. 충진재는 제1 기판(100)과 제2 기판(200)이 접속되기 이전 또는 이후에 개재될 수 있다.
도 5h에 도시된 것과 같이, 제1 기판(100)과 제2 기판(200)을 물리적으로 결합시킨다. 예를 들어, 주변 영역(NPXA)에 배치된 밀봉 부재(SL)에 열을 가하여 제1 기판(100)과 제2 기판(200)을 결합시킬 수 있다. 한편, 도시되지 않았으나, 밀봉 부재(SL)는 제1 기판(100)과 제2 기판(200)이 전기적으로 접속된 이후에 배치될 수도 있으며, 어느 하나의 실시예에 한정되지 않는다.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
PXA: 화소 영역 NPXA: 주변 영역
NEA: 비 발광 영역 101: 제1 베이스 층
102: 회로층 103: 소자층
104: 보호층 200: 제2 기판
SEL: 보조 전극층 NR: 복수의 나노 로드
CP: 접속부

Claims (19)

  1. 제1 베이스층, 상기 제1 베이스층 상에 배치되고 복수의 발광 패턴을 포함하는 소자층 및 상기 소자층을 커버하고 비 도전성인 보호층을 포함하는 제1 기판; 및
    상기 제1 기판 상에 배치되고, 상기 제1 기판을 향하여 연장된 복수의 나노 로드를 포함하는 제2 기판을 포함하고,
    상기 나노 로드들 중 적어도 일부는 상기 보호층을 관통하고,
    상기 제2 기판은 상기 보호층을 관통하는 상기 나노 로드들을 통해 상기 소자층과 전기적으로 연결된 유기발광 표시장치.
  2. 제1 항에 있어서,
    상기 나노 로드들 각각의 직경은 10㎚ 이상 120㎚ 이하의 범위를 갖는 것을 특징으로 하는 유기발광 표시장치.
  3. 제2 항에 있어서,
    상기 제1 기판은 상기 발광 패턴들이 각각 배치된 복수의 발광 영역 및 상기 발광 영역들에 인접한 비 발광 영역으로 구분되고,
    상기 보호층을 관통하는 상기 나노 로드들은 상기 비 발광 영역에서 상기 소자층과 연결된 것을 특징으로 하는 유기발광 표시장치.
  4. 제3 항에 있어서,
    상기 소자층은,
    제1 전원전압을 수신하는 제1 전극층;
    상기 비 발광 영역에 중첩하고, 상기 제1 전극층의 상기 발광 영역들에 중첩하는 부분들을 노출시키는 화소 정의막;
    상기 제1 전극층 상에 배치되고, 상기 발광 패턴들을 포함하는 유기층; 및
    상기 유기층 및 상기 보호층 사이에 배치되고, 상기 제1 전원전압과 다른 제2 전원전압을 수신하는 제2 전극층을 포함하고,
    상기 보호층을 관통하는 상기 나노 로드들은 상기 제2 전극층과 접속된 것을 특징으로 하는 유기발광 표시장치.
  5. 제4 항에 있어서,
    상기 제2 전극층은 상기 발광 영역들에 중첩하는 제1 부분 및 상기 비 발광 영역에 중첩하는 제2 부분을 포함하고,
    상기 보호층을 관통하는 상기 나노 로드들은 상기 제2 부분과 접촉하고, 상기 제1 부분으로부터 이격된 것을 특징으로 하는 유기발광 표시장치.
  6. 제4 항에 있어서,
    상기 제2 기판은,
    상기 제1 기판과 마주하는 제1 면 및 상기 제1 면과 대향하는 제2 면을 포함하는 제2 베이스층; 및
    상기 제1 면 상에 배치되어 상기 보호층을 관통하는 상기 나노 로드들과 연결되고, 상기 발광 영역들 및 상기 비 발광 영역에 중첩하는 도전층을 더 포함하고,
    상기 도전층은 상기 보호층을 관통하는 상기 나노 로드들을 통해 상기 제2 전원 전압을 수신하는 것을 특징으로 하는 유기발광 표시장치.
  7. 제6 항에 있어서,
    상기 나노 로드들은 투명 전도성 산화물을 포함하는 것을 특징으로 하는 유기발광 표시장치.
  8. 제7 항에 있어서,
    상기 도전층은 상기 나노 로드들과 동일한 물질로 구성된 것을 특징으로 하는 유기발광 표시장치.
  9. 제6 항에 있어서,
    상기 제2 베이스층은 유리기판인 것을 특징으로 하는 유기발광 표시장치.
  10. 제6 항에 있어서,
    상기 제2 기판은 상기 제2 면 상에 배치되어 상기 제2 면에 제공되는 터치 이벤트를 감지하는 터치 전극층을 더 포함하는 것을 특징으로 하는 유기발광 표시장치.
  11. 제4 항에 있어서,
    상기 제1 기판 및 상기 제2 기판 사이에 배치되어 상기 제1 기판 및 상기 제2 기판을 결합시키는 밀봉 부재; 및
    상기 밀봉 부재에 의해 밀봉된 상기 제1 기판 및 상기 제2 기판 사이에 개재된 충진재를 더 포함하고,
    상기 제1 기판은 상기 발광 영역들과 상기 비 발광 영역을 포함하는 화소 영역 및 상기 화소 영역을 에워싸는 주변 영역으로 구분되고,
    상기 씰링 부재는 상기 주변 영역에 배치된 것을 특징으로 하는 유기발광 표시장치.
  12. 제11 항에 있어서,
    상기 씰링 부재는 무기물을 포함하는 것을 특징으로 하는 유기발광 표시장치.
  13. 제11 항에 있어서,
    상기 제2 전극층에 상기 제2 전원 전압을 인가하는 전원 라인을 더 포함하고,
    상기 전원 라인은 평면 상에서 상기 씰링 부재 및 상기 화소 영역 사이에 배치된 것을 특징으로 하는 유기발광 표시장치.
  14. 복수의 유기발광소자가 배치된 제1 기판을 형성하는 단계;
    일측에 복수의 나노 로드들이 배치된 제2 기판을 형성하는 단계;
    상기 제1 기판과 상기 제2 기판이 상기 복수의 나노 로드들을 통해 전기적으로 접속되도록 상기 제1 기판과 상기 제2 기판을 결합하는 단계를 포함하는 유기발광 표시장치 제조방법.
  15. 제14 항에 있어서,
    상기 제2 기판을 형성하는 단계는,
    상기 일측을 향하는 제1 면 및 상기 일면에 대향하는 제2 면을 포함하는 베이스 기판을 제공하는 단계;
    상기 제1 면 상에 도전성 물질을 포함하는 제1 기저층을 형성하는 단계;
    상기 제1 기저층 상에 도전성 물질을 포함하는 제2 기저층을 형성하는 단계;
    상기 제2 기저층을 양극 산화시켜 복수의 나노 구조체를 형성하는 단계;
    상기 제1 기저층의 적어도 일부를 패터닝하여 상기 나노 로드들을 형성하는 단계; 및
    상기 나노 구조체들을 제거하는 단계를 포함하는 것을 특징으로 하는 유기발광 표시장치 제조방법.
  16. 제15 항에 있어서,
    상기 제1 기저층은 상기 나노 구조체들을 마스크로 하여 패터닝되는 것을 특징으로 하는 유기발광 표시장치 제조방법.
  17. 제14 항에 있어서,
    상기 제1 기판을 형성하는 단계는,
    복수의 발광 영역 및 상기 발광 영역들에 인접한 비 발광 영역으로 구분되는 베이스 기판 상에 상기 발광 영역들 각각에 배치되도록 상기 유기발광소자들을 형성하는 단계; 및
    상기 유기발광소자들 상에 상기 유기발광소자들을 커버하는 비 도전성 보호층을 형성하는 단계를 포함하고,
    상기 복수의 나노 로드들은 상기 보호층을 관통하여 상기 유기발광소자들과 연결되는 것을 특징으로 하는 유기발광 표시장치 제조방법.
  18. 제17 항에 있어서,
    상기 유기발광소자들 각각은,
    상기 베이스 기판 상에 배치된 제1 전극;
    상기 제1 전극 상에 배치되고 광을 생성하는 발광층;
    상기 발광층 상에 배치되고, 상기 발광 영역들 및 상기 비 발광 영역에 중첩하는 제2 전극을 포함하고,
    상기 나노 로드들은 상기 보호층을 관통하여 상기 제2 전극과 접속되는 것을 특징으로 하는 유기발광 표시장치 제조방법.
  19. 제18 항에 있어서,
    상기 나노 로드들은 상기 비 발광 영역에서 상기 제2 전극과 접속되는 것을 특징으로 하는 유기발광 표시장치 제조방법.


KR1020140179601A 2014-12-12 2014-12-12 유기발광 표시장치 및 그 제조방법 KR102357269B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140179601A KR102357269B1 (ko) 2014-12-12 2014-12-12 유기발광 표시장치 및 그 제조방법
US14/864,383 US9735389B2 (en) 2014-12-12 2015-09-24 Organic light-emitting display device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140179601A KR102357269B1 (ko) 2014-12-12 2014-12-12 유기발광 표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20160072372A true KR20160072372A (ko) 2016-06-23
KR102357269B1 KR102357269B1 (ko) 2022-02-03

Family

ID=56111958

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140179601A KR102357269B1 (ko) 2014-12-12 2014-12-12 유기발광 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US9735389B2 (ko)
KR (1) KR102357269B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190051683A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 유기발광 표시장치
KR20200071714A (ko) * 2020-06-09 2020-06-19 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
KR20200136864A (ko) * 2020-06-09 2020-12-08 삼성디스플레이 주식회사 표시장치
WO2020256496A1 (ko) * 2019-06-19 2020-12-24 삼성전자 주식회사 불규칙한 패턴이 형성된 디스플레이를 포함하는 전자 장치
US11018205B2 (en) 2016-08-02 2021-05-25 Samsung Display Co., Ltd. Organic light emitting display module and organic light emitting display device having the same

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104393188A (zh) * 2014-11-28 2015-03-04 京东方科技集团股份有限公司 一种有机发光二极管显示基板及其制作方法、显示装置
KR20160075891A (ko) * 2014-12-19 2016-06-30 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102458597B1 (ko) * 2015-06-30 2022-10-25 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
CN105244365B (zh) * 2015-11-18 2018-09-25 上海天马有机发光显示技术有限公司 显示装置、制造方法及显示设备
KR102553910B1 (ko) 2016-08-31 2023-07-07 엘지디스플레이 주식회사 표시장치와 그의 검사방법
KR101974086B1 (ko) * 2016-09-30 2019-05-02 삼성디스플레이 주식회사 표시모듈
KR102615687B1 (ko) 2016-11-15 2023-12-21 삼성디스플레이 주식회사 표시 장치
CN107331789B (zh) * 2017-07-10 2019-04-30 武汉华星光电半导体显示技术有限公司 Oled显示面板及其制作方法
CN107302016B (zh) * 2017-08-08 2020-01-10 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制作方法
CN107895728B (zh) 2017-12-05 2020-07-28 京东方科技集团股份有限公司 阵列基板、其制作方法和包括阵列基板的显示装置
KR102503745B1 (ko) * 2017-12-14 2023-02-23 엘지디스플레이 주식회사 전계발광 표시장치
CN108598291B (zh) 2018-04-24 2019-07-02 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110838497B (zh) * 2018-08-17 2022-12-09 鸿富锦精密工业（深圳）有限公司 微型发光二极管显示面板及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281399A (ja) * 2003-03-13 2004-10-07 Samsung Sdi Co Ltd Ｅｌ表示素子
JP2008146957A (ja) * 2006-12-08 2008-06-26 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び電子機器
KR20100043457A (ko) * 2008-10-20 2010-04-29 포항공과대학교 산학협력단 유기발광 디바이스 및 그 제조 방법
JP2010243930A (ja) * 2009-04-09 2010-10-28 Seiko Epson Corp 電気光学装置、その製造方法、および電子機器
JP2010283313A (ja) * 2009-06-08 2010-12-16 Jiaotong Univ 酸化インジウムスズｉｔｏ立体電極、その製造方法、製造装置、及びそのソーラー電池の製造方法
JP2010285662A (ja) * 2009-06-12 2010-12-24 Fujifilm Corp 微細構造体とその製造方法
KR20130016947A (ko) * 2011-08-09 2013-02-19 엘지이노텍 주식회사 발광소자
JP2013118074A (ja) * 2011-12-02 2013-06-13 Canon Inc 表示装置
KR20140050394A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4894127A (en) 1989-05-24 1990-01-16 The Boeing Company Method for anodizing aluminum
US6605826B2 (en) * 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
TW522577B (en) * 2000-11-10 2003-03-01 Semiconductor Energy Lab Light emitting device
US6992439B2 (en) * 2001-02-22 2006-01-31 Semiconductor Energy Laboratory Co., Ltd. Display device with sealing structure for protecting organic light emitting element
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2004047215A (ja) * 2002-07-10 2004-02-12 Toshiba Corp 有機ｅｌ素子および有機ｅｌ表示装置
JP2004165068A (ja) * 2002-11-14 2004-06-10 Sanyo Electric Co Ltd 有機電界発光パネルの製造方法
CN1729719B (zh) * 2002-12-19 2010-09-15 株式会社半导体能源研究所 显示装置和显示装置的制作方法
JP4373086B2 (ja) * 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 発光装置
SG142140A1 (en) * 2003-06-27 2008-05-28 Semiconductor Energy Lab Display device and method of manufacturing thereof
US8040059B2 (en) * 2003-08-29 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device comprising a conductive barrier body in direct contact with a sealing material
JP4741177B2 (ja) * 2003-08-29 2011-08-03 株式会社半導体エネルギー研究所 表示装置の作製方法
JP3992001B2 (ja) * 2004-03-01 2007-10-17 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
KR100642490B1 (ko) * 2004-09-16 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자 및 그 제조방법
US7753751B2 (en) * 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR100718112B1 (ko) * 2005-11-02 2007-05-14 삼성에스디아이 주식회사 탄소나노튜브를 이용한 수직 배선구조 및 그 제조방법
US8679630B2 (en) 2006-05-17 2014-03-25 Purdue Research Foundation Vertical carbon nanotube device in nanoporous templates
KR101450892B1 (ko) 2008-03-03 2014-10-15 엘지디스플레이 주식회사 유기전계발광표시장치
KR101108164B1 (ko) 2010-02-03 2012-02-06 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20120092019A (ko) 2011-02-09 2012-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281399A (ja) * 2003-03-13 2004-10-07 Samsung Sdi Co Ltd Ｅｌ表示素子
JP2008146957A (ja) * 2006-12-08 2008-06-26 Seiko Epson Corp 有機エレクトロルミネッセンス装置及び電子機器
KR20100043457A (ko) * 2008-10-20 2010-04-29 포항공과대학교 산학협력단 유기발광 디바이스 및 그 제조 방법
JP2010243930A (ja) * 2009-04-09 2010-10-28 Seiko Epson Corp 電気光学装置、その製造方法、および電子機器
JP2010283313A (ja) * 2009-06-08 2010-12-16 Jiaotong Univ 酸化インジウムスズｉｔｏ立体電極、その製造方法、製造装置、及びそのソーラー電池の製造方法
JP2010285662A (ja) * 2009-06-12 2010-12-24 Fujifilm Corp 微細構造体とその製造方法
KR20130016947A (ko) * 2011-08-09 2013-02-19 엘지이노텍 주식회사 발광소자
JP2013118074A (ja) * 2011-12-02 2013-06-13 Canon Inc 表示装置
KR20140050394A (ko) * 2012-10-19 2014-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11018205B2 (en) 2016-08-02 2021-05-25 Samsung Display Co., Ltd. Organic light emitting display module and organic light emitting display device having the same
US11522020B2 (en) 2016-08-02 2022-12-06 Samsung Display Co., Ltd. Organic light emitting display module and organic light emitting display device having the same
US11716891B2 (en) 2016-08-02 2023-08-01 Samsung Display Co., Ltd. Organic light emitting display module and organic light emitting display device having the same
US12089471B2 (en) 2016-08-02 2024-09-10 Samsung Display Co., Ltd. Organic light emitting display module and organic light emitting display device having the same
KR20190051683A (ko) * 2017-11-07 2019-05-15 엘지디스플레이 주식회사 유기발광 표시장치
WO2020256496A1 (ko) * 2019-06-19 2020-12-24 삼성전자 주식회사 불규칙한 패턴이 형성된 디스플레이를 포함하는 전자 장치
KR20200071714A (ko) * 2020-06-09 2020-06-19 삼성디스플레이 주식회사 유기발광 표시모듈 및 이를 포함하는 유기발광 표시장치
KR20200136864A (ko) * 2020-06-09 2020-12-08 삼성디스플레이 주식회사 표시장치
KR20210061326A (ko) * 2020-11-27 2021-05-27 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US9735389B2 (en) 2017-08-15
KR102357269B1 (ko) 2022-02-03
US20160172425A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR102357269B1 (ko) 유기발광 표시장치 및 그 제조방법
US11289588B2 (en) Semiconductor device including two thin-film transistors and method of fabricating the same
US9590202B2 (en) Organic light emitting display device and method of manufacturing the same
US20210126075A1 (en) Oled array substrate and oled display device
US10872948B2 (en) Electroluminescent display device
CN111564481B (zh) 显示基板及其制作方法、显示装置
KR20160087990A (ko) 유기발광 표시패널 및 그 제조방법
TW202125810A (zh) 顯示裝置及其製造方法
US10797127B2 (en) Electroluminescent display device
KR20210086245A (ko) 터치 센서를 포함하는 유기 발광 다이오드 표시 장치 및 그 제조 방법
KR20230153321A (ko) 유기발광 디스플레이 장치
US9224970B2 (en) Organic light emitting diode, organic light emitting display panel including the organic light emitting diode and method of manufacturing the organic light emitting display panel
CN219108130U (zh) 显示装置
CN113130570B (zh) 显示装置及其制造方法
US20240324314A1 (en) Display apparatus
US20220190302A1 (en) Light emitting element, manufacturing method thereof, display device including light emitting element, and manufacturing method thereof
US12101969B2 (en) Display device and method of manufacturing the same
US20230216013A1 (en) Display appartus
KR102722115B1 (ko) 유기 발광 다이오드 표시 장치 및 그 제조 방법
KR20220091632A (ko) 표시 장치 및 이의 제조 방법
TW202327147A (zh) 顯示面板、包含其之拼接顯示裝置、以及顯示面板的製造方法
CN116963534A (zh) 显示装置以及制造该显示装置的方法
KR20100064187A (ko) 표시소자 및 그의 제조방법
KR20180077833A (ko) 전계발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant