KR20160072330A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20160072330A
KR20160072330A KR1020140179298A KR20140179298A KR20160072330A KR 20160072330 A KR20160072330 A KR 20160072330A KR 1020140179298 A KR1020140179298 A KR 1020140179298A KR 20140179298 A KR20140179298 A KR 20140179298A KR 20160072330 A KR20160072330 A KR 20160072330A
Authority
KR
South Korea
Prior art keywords
block
ground
power supply
package substrate
metal
Prior art date
Application number
KR1020140179298A
Other languages
English (en)
Other versions
KR102365103B1 (ko
Inventor
문현종
김동숙
엄태현
이희석
김경범
김용훈
정윤하
차승용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140179298A priority Critical patent/KR102365103B1/ko
Priority to US14/957,053 priority patent/US9659852B2/en
Publication of KR20160072330A publication Critical patent/KR20160072330A/ko
Application granted granted Critical
Publication of KR102365103B1 publication Critical patent/KR102365103B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17519—Bump connectors having different functions including bump connectors providing primarily thermal dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 패키지를 제공한다. 반도체 패키지는 반도체 칩이 실장되는 상부면과 그 반대면인 하부면을 갖는 패키지 기판, 상기 패키지 기판 내에 임베딩되고, 상기 패키지 기판을 관통하는 전원 통로와 접지 통로를 각각 제공하는 전원 블록과 그라운드 블록, 상기 전원 블록 및 상기 그라운드 블록 각각으로부터 연장되어 상기 반도체 칩에 전기적으로 연결되는 제 1 비아, 상기 전원 블록 및 상기 그라운드 블록 각각으로부터 상기 패키지 기판의 하부면을 향해 연장되는 제 2 비아 및 상기 전원 블록과 상기 그라운드 블록을 각각 관통하여 상기 반도체 칩에 전기적으로 연결되고, 상기 전원 블록과 상기 그라운드 블록 각각과 전기적으로 절연된 블록 비아를 포함한다.

Description

반도체 패키지{Semiconductor}
본 발명은 반도체 패키지에 관한 것으로, 비아홀을 통해 전기적 특성을 향상시키는 반도체 패키지에 관한 것이다.
전자제품의 성능이 증가함에 따라, 소자에서 발생되는 열 에너지가 증가하게 된다. 소자의 발열 문제를 해결하기 위해 소자가 일정온도 이상이 되면 소자의 성능을 제한하여 온도를 조절하는 방법이 사용되고 있다. 발생되는 열 에너지가 증가함에 따라 기기의 온도가 급격하게 올라가서 자주 성능을 낮추게 되어 기기의 효율이 떨어지고 있다. 발열 문제를 해결하면서 저전력으로 소자를 구동하는 방법을 연구하고 있다. 이에 따라, 패키지 내부에 메탈 블록을 실장하여 열을 방출하는 기술이 사용되고 있다.
본 발명의 기술적 과제는 반도체 패키지의 전기적 특성을 향상시키기 위한 반도체 패키지를 제공하는 것이다.
본 발명의 다른 기술적 과제는 반도체 패키지의 발열 특성을 향상시키기 위한 반도체 패키지를 제공하는 것이다.
본 발명은 반도체 패키지를 제공한다. 반도체 패키지는 반도체 칩이 실장되는 상부면과 그 반대면인 하부면을 갖는 패키지 기판, 상기 패키지 기판 내에 임베딩되고, 상기 패키지 기판을 관통하는 전원 통로와 접지 통로를 각각 제공하는 전원 블록과 그라운드 블록, 상기 전원 블록 및 상기 그라운드 블록 각각으로부터 연장되어 상기 반도체 칩에 전기적으로 연결되는 제 1 비아, 상기 전원 블록 및 상기 그라운드 블록 각각으로부터 상기 패키지 기판의 하부면을 향해 연장되는 제 2 비아 및 상기 전원 블록과 상기 그라운드 블록을 각각 관통하여 상기 반도체 칩에 전기적으로 연결되고, 상기 전원 블록과 상기 그라운드 블록 각각과 전기적으로 절연된 블록 비아를 포함한다.
일 예에 의하여, 상기 블록 비아는 상기 전원 블록을 관통하고, 상기 전원 블록과 전기적으로 절연된 그라운드 비아 및 상기 그라운드 블록을 관통하고, 상기 그라운드 블록과 전기적으로 절연된 전원 비아를 포함하고, 상기 그라운드 비아는 상기 패키지 기판을 관통하는 접지 통로로 제공되고, 상기 전원 비아는 상기 패키지 기판을 관통하는 전원 통로로 제공된다.
일 예에 의하여, 상기 그라운드 비아 및 상기 전원 비아는 각각 상기 전원 블록 및 상기 그라운드 블록의 중앙부에 복수개로 제공된다.
일 예에 의하여, 상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 전원 비아와 연결되는 제 1 연결단자 및 상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 그라운드 비아와 연결되는 제 2 연결단자를 더 포함한다.
일 예에 의하여, 상기 제 1 비아는 상기 전원 블록과 연결되는 제 1 전원 비아 및 상기 그라운드 블록과 연결되는 제 1 그라운드 비아를 포함하고, 상기 제 2 비아는 상기 전원 블록과 연결되는 제 2 전원 비아 및 상기 그라운드 블록과 연결되는 제 2 그라운드 비아를 포함한다.
일 예에 의하여, 상기 제 1 비아와 상기 반도체 칩을 연결하는 솔더볼을 더 포함하고, 상기 솔더볼은 상기 제 1 전원 비아와 연결되는 전원 솔더볼 및 상기 제 1 그라운드 비아와 연결되는 그라운드 솔더볼을 포함한다.
일 예에 의하여, 상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 전원 비아와 연결되는 제 1 연결단자, 상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 그라운드 비아와 연결되는 제 2 연결단자, 상기 제 2 전원 비아와 연결되는 제 3 연결단자 및 상기 제 2 그라운드 비아와 연결되는 제 4 연결단자를 더 포함한다.
일 예에 의하여, 상기 전원 블록과 상기 그라운드 블록 사이에 제공된, 및 상기 전원 블록과 상기 그라운드 블록의 측벽들을 따라 연장된 절연막을 더 포함한다.
본 발명의 다른 실시 예에 따른 반도체 패키지는 코어부, 상기 코어부의 상면 상에 제공되는 제 1 플레이트 및 상기 코어부의 하면 상에 제공되는 제 2 플레이트를 포함하는 패키지 기판, 상기 패키지 기판의 상부면 상에 배치되는 반도체 칩, 상기 패키지 기판 내에 임베딩되고, 상기 패키지 기판을 관통하는 전원 통로와 접지 통로를 각각 제공하는 전원 블록과 그라운드 블록, 상기 전원 블록 및 상기 그라운드 블록 각각과 상기 반도체 칩을 전기적으로 연결하는 제 1 비아, 상기 전원 블록 및 상기 그라운드 블록 각각으로부터 상기 패키지 기판의 하부면을 향해 연장되는 제 2 비아 및 상기 제 1 플레이트들과 상기 제 2 플레이트들을 연결하며, 상기 전원 블록 및 상기 그라운드 블록 중 적어도 어느 하나와 접촉하는 메탈 비아를 포함한다.
일 예에 의하여, 상기 제 1 플레이트는 상기 코어부의 상면 상에 제공되고, 상기 전원 블록과 인접하는 제 1 전원 플레이트 및 상기 코어부의 상면 상에 제공되고, 상기 그라운드 블록과 인접하는 제 1 그라운드 플레이트를 포함하고, 상기 제 2 플레이트는 상기 코어부의 하면 상에 제공되고, 상기 전원 블록과 인접하는 제 2 전원 플레이트 및 상기 코어부의 하면 상에 제공되고, 상기 그라운드 블록과 인접하는 제 2 그라운드 플레이트를 포함한다.
일 예에 의하여, 상기 메탈 비아는 상기 전원 블록과 접촉하며, 상기 제 1 전원 플레이트와 상기 제 2 전원 플레이트를 전기적으로 연결하는 제 1 메탈 비아 및 상기 그라운드 블록과 접촉하며, 상기 제 1 그라운드 플레이트와 상기 제 2 그라운드 플레이트를 전기적으로 연결하는 제 2 메탈 비아를 포함한다.
일 예에 의하여, 상기 전원 블록의 측면 및 상기 그라운드 블록의 측면에 각각 접촉되고, 상기 제 1 플레이트와 상기 제 2 플레이트를 연결하는 메탈 블록을 더 포함한다.
일 예에 의하여, 상기 전원 블록과 전기적으로 연결되고, 상기 제 1 전원 플레이트와 상기 제 2 전원 플레이트를 전기적으로 연결하는 제 1 메탈 블록 및 상기 그라운드 블록과 전기적으로 연결되고, 상기 제 1 그라운드 플레이트와 상기 제 그라운드 플레이트를 전기적으로 연결하는 제 2 메탈 블록을 포함한다.
일 예에 의하여, 상기 전원 블록과 상기 제 1 메탈 블록 사이에 제공되어, 상기 제 1 전월 플레이트와 상기 제 2 전원 플레이트를 전기적으로 연결하는 제 1 메탈 비아 및 상기 그라운드 블록과 상기 제 2 메탈 블록 사이에 제공되어, 상기 제 1 그라운드 플레이트와 상기 제 2 그라운드 플레이트를 전기적으로 연결하는 제 2 메탈 비아를 포함한다.
일 예에 의하여, 상기 제 1 플레이트로부터 연장되어 상기 패키지 기판의 하부면을 향해 연장된 비아 및 상기 제 2 플레이트로부터 연장되어 상기 패키지 기판의 하부면을 향해 연장된 비아를 더 포함한다.
본 발명의 실시 예에 따르면, 전체 인덕턴스를 낮춰 반도체 패키지의 전기적 특성이 향상될 수 있다.
본 발명의 실시 예에 따르면, 반도체 패키지의 열방출 특성이 향상될 수 있다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지를 나타내는 단면도이다.
도 2는 도 1의 패키지 기판의 평면도이다.
도 3a 내기 도 3g는 본 발명의 일 실시 예에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 4는 본 발명의 다른 실시 예에 따른 반도체 패키지를 나타내는 단면도이다.
도 5는 도 4의 패키지 기판의 평면도이다.
도 6a 내기 도 6h는 본 발명의 다른 실시 예에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 7은 본 발명의 실시 예에 따른 반도체 패키지를 포함하는 메모리 시스템을 개략적으로 보여주는 블럭 구성도이다.
도 8는 본 발명의 실시 예에 따른 반도체 패키지를 포함하는 전자 시스템을 개략적으로 보여주는 블럭 구성도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시 예에 따른 반도체 패키지(1)를 나타내는 단면도이고, 도 2는 도 1의 패키지 기판(10)의 평면도이다.
도 1 및 도 2를 참조하면, 패키지 기판(10) 상에 반도체 칩(20)이 배치될 수 있다. 패키지 기판(10)은 예를 들어, 인쇄회로기판, 플렉서블 기판, 또는 테이프 기판일 수 있다. 패키지 기판(10)은 절연체로 구성된 코어부(100), 동판적층판(CopperClad Laminate)으로 형성되는 복수 개의 금속층들(220, 240) 및 금속층들(220, 240)을 덮는 절연층들(520,540)을 포함할 수 있다. 절연층들(520, 540)이 패키지 기판(10)의 상부면(10a) 및 하부면(10b)을 구성할 수 있다. 패키지 기판(10)의 하부면(10b) 상에는 외부단자(545)가 배치될 수 있다. 외부단자(545)는 반도체 패키지(1)와 모바일 기판 또는 메모리 모듈의 보드를 전기적으로 연결할 수 있다.
코어부(100)는 유리섬유와, 에폭시 및 수지 중 어느 하나를 포함할 수 있다.
코어부 (100)의 상면(100a) 및 하면(100b)에 금속층들(220, 240)이 배치될 수 있다. 금속층들(220, 240)은 코어부(100)의 상면(100a) 상에 제공된 상부 금속층(240)과 코어부(100)의 하면(100b) 상에 제공된 하부 금속층(220)을 포함할 수 있다.
패키지 기판(10) 내에 전원 블록(300) 및 그라운드 블록(400)이 배치될 수 있다. 전원 블록(300) 및 그라운드 블록(400)은 동일한 레벨 상에 서로 이격되어 배치될 수 있다. 전원 블록(300) 및 그라운드 블록(400)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 전원 블록(300)은 전원 통로이고, 그라운드 블록(400)은 접지 통로일 수 있다. 또한, 전원 블록(300) 및 그라운드 블록(400)은 패키지 기판(10) 내지 반도체 칩(20)에서 발생하는 열의 방출 통로로 활용될 수 있다.
절연층들(520, 540)은 전원 블록(300), 라운드 블록(400) 및 상부 금속층(240)의 상면들을 덮는 상부 절연층(540), 그리고 전원 블록(300), 그라운드 블록(400) 및 하부 금속층(220)의 하면을 덮는 하부 절연층(520)을 포함할 수 있다.
전원 블록(300)과 그라운드 블록(400)의 측벽들을 따라 연장된 수직 절연층(550)이 배치될 수 있다. 전원 블록(300)과 그라운드 블록(400)은 수직 절연층(550)에 의해 서로 이격될 수 있다. 예를 들어, 수직 절연층(550), 상부 절연층(540) 및 하부 절연층(520)은 RCC(Resin Coated Copper foil), FR-4 또는 ABF(Ajinomoto Build-up Film)를 포함할 수 있다. 수직 절연층(550), 상부 절연층(540) 및 하부 절연층(520)은 전원 블록(300)과 그라운드 블록(400)간의 전기적 쇼트를 막을 수 있다.
전원 블록(300) 및 그라운드 블록(400) 각각을 반도체 칩(20)과 연결하는 복수개의 제 1 비아(600)가 제공될 수 있다. 제 1 비아들(600)은 상부 절연층(540)을 관통할 수 있다. 제 1 비아들(600)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 제 1 비아들(600)은 전원 블록(300)과 반도체 칩(20)을 전기적으로 연결하는 적어도 하나의 제 1 전원 비아(620) 및 그라운드 블록(400)과 반도체 칩(20)을 전기적으로 연결하는 적어도 하나의 제 1 그라운드 비아(640)를 포함할 수 있다. 제 1 전원 비아들(620)과 반도체 칩(20) 사이에는 전원 솔더볼들(810)이 배치될 수 있다. 전원 솔더볼들(810)은 전원 블록(300)과 연결되어, 반도체 칩(20)에 전원을 공급할 수 있다. 제 1 그라운드 비아들(640)과 반도체 칩(20) 사이에는 그라운드 솔더볼들(830)이 배치될 수 있다. 그라운드 솔더볼들(830)은 그라운드 블록(400)과 연결되어 접지의 기능을 할 수 있다.
전원 블록(300) 및 그라운드 블록(400) 각각과 연결되는 복수개의 제 2 비아들(700)이 제공될 수 있다. 제 2 비아들(700)은 하부 절연층(520)을 관통할 수 있다. 제 2 비아들(700)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 제 2 비아들(700)은 패키지 기판(10)의 하부면(10b)에 노출될 수 있다. 제 2 비아들(700)은 전원 블록(300)과 전기적으로 연결된 적어도 하나의 제 2 전원 비아(720) 및 그라운드 블록(400)과 전기적으로 연결된 적어도 하나의 제 2 그라운드 비아(740)를 포함할 수 있다.
패키지 기판(10)에는 전원 블록(300) 및 그라운드 블록(400)을 관통하는 복수개의 블록 비아들(310, 410)이 배치될 수 있다. 복수개의 블록 비아들(310, 410)은 전원 블록(300)을 관통하되 전원 블록(300)과 전기적으로 절연된 하나 혹은 그 이상의 그라운드 비아(310)와 그라운드 블록(400)을 관통하되 그라운드 블록(400)과 전기적으로 절연된 하나 혹은 그 이상의 전원 비아(410)를 포함할 수 있다. 전원 블록(300)과 그라운드 비아(310) 사이에 그라운드 비아 절연막(315)이 배치되어 그라운드 비아(310)는 전원 블록(300)과 전기적으로 절연될 수 있다. 마찬가지로, 그라운드 블록(400)과 전원 비아(410) 사이에는 전원 비아 절연막(415)이 배치되어 전원 비아(410)는 그라운드 블록(400)과 전기적으로 절연될 수 있다. 전원 비아(410) 및 그라운드 비아(310)는 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 전원 비아(410)는 그라운드 블록(400)의 중앙을 관통하여 패키지 기판(10)의 상부면(10a) 및 하부면(10b)을 통해 노출된 전원통로일 수 있다. 그라운드 비아(310)는 전원 블록(300)의 중앙을 관통하여 패키지 기판(10)의 상부면(10a) 및 하부면(10b)을 통해 노출된 접지통로일 수 있다.
그라운드 비아(310)와 반도체 칩(20) 사이에는 그라운드 비아 솔더볼(850)이 배치될 수 있다. 그라운드 비아 솔더볼(850)은 그라운드 비아(310)와 반도체 칩(20)을 전기적으로 연결할 수 있다. 전원 비아(410)와 반도체 칩(20) 사이에는 전원 비아 솔더볼(870)이 배치될 수 있다. 전원 비아 솔더볼(870)은 전원 비아(410)와 반도체 칩(20)을 전기적으로 연결할 수 있다.
전원 블록(300)에 전기적으로 연결되는 전원 솔더볼들(810)과 그라운드 비아 솔더볼들(850)의 분포는, 도 2에 도시된 것처럼, 제1 방향(D1) 및 제 1 방향(D1)과 수직한 제2 방향(D2)으로 배열된 가령 매트릭스 혹은 그리드 형태를 가질 수 있다. 그라운드 비아 솔더볼들(850)은 전원 블록(300)의 중심부에 배열될 수 있고, 전원 솔더볼들(810)은 그라운드 비아 솔더볼들(850)을 감싸는 형태로 배열될 수 있다.
그라운드 블록(400)에 전기적으로 연결되는 그라운드 솔더볼들(830)과 전원 비아 솔더볼들(870)의 분포는, 도 2에 도시된 것처럼, 제1 방향(D1) 및 제2 방향(D2)으로 배열된 가령 매트릭스 혹은 그리드 형태를 가질 수 있다. 전원 비아 솔더볼들(870)은 그라운드 블록(400)의 중심부에 배열될 수 있고, 그라운드 솔더볼들(830)은 전원 비아 솔더볼들(870)을 감싸는 형태로 배열될 수 있다.
패키지 기판(10)의 하부면(10b) 상에 연결단자들(900)이 배치될 수 있다. 연결단자들(900)은 전원 비아(410)와 전기적으로 연결된 제 1 연결단자(910), 그라운드 비아(310)와 전기적으로 연결된 제 2 연결단자(930), 제 2 전원 비아(720)와 연결된 제 3 연결단자(950) 및 제 2 그라운드 비아(740)와 전기적으로 연결된 제 4 연결단자(970)를 포함할 수 있다. 제 1 연결단자(910) 및 제 3 연결단자(950)은 전원단자일 수 있고, 제 2 연결단자(930) 및 제 4 연결단자(970)는 접지단자일 수 있다.
전원 블록(300)에 전기적으로 연결되는 제2 연결단자(930) 및 제3 연결단자(950)는 그라운드 비아 솔더볼들(850) 및 전원 솔더볼들(810)과 각각 수직 정렬될 수 있다. 그라운드 블록(400)에 전기적으로 연결되는 제1 연결단자(910) 및 제4 연결단자(970)는 전원 비아 솔더볼(870) 및 그라운드 솔더볼들(830)과 각각 수직 정렬될 수 있다. 이에 따라, 연결단자들(900)의 분포는 도 2에서 전원 비아 솔더볼(870) 및 그라운드 솔더볼들(830)이 배열된 것처럼, 제1 방향(D1) 및 제2 방향(D2)으로 배열된 가령 매트릭스 혹은 그리드 형태를 가질 수 있다.
전원 블록(300) 및 그라운드 블록(400) 각각은 열 방출 통로 및 전기적 연결 통로로 사용되고, 솔더볼들(810, 830, 850, 870) 및 연결단자들(910, 930, 950, 970)은 전원통로 및 접지통로로 사용됨으로써, 면적의 활용도를 높일 수 있다. 뿐만 아니라, 전원 블록(300)과 그라운드 블록(400)이 인접하게 배치되어 있어 때문에 전원과 접지 간의 거리가 짧을 수 있다. 따라서, 반도체 패키지(1)의 파워 특성이 향상될 수 있다. 예를 들면, 전원과 접지 간의 루프(Loop) 인덕턴스 값이 감소하여 전원전압 및 접지전압 특성이 향상될 수 있다. 또한, 전원 블록(300)을 관통하는 그라운드 비아(310) 및 그라운드 블록(400)을 관통하는 전원 비아(410)가 제공되어 있어, 전원 블록(300)과 그라운드 비아(310) 사이 및 그라운드 블록(400)과 전원 비아(410) 사이에서 상호 인덕턴스를 발생 시킬 수 있다. 이에 따라, 아래 수학식처럼 전체 상호 인덕턴스 값이 증가하고, 루프 인턱턴스 값이 감소하여 반도체 패키지(1)의 파워 특성이 향상될 수 있다.
[수학식] Lloop = Lpower + Lground - 2Lmutaual
여기서, Lloop 는 전체 인덕턴스, Lpower는 전원 블록(또는 전원 비아)의 자기 인덕턴스, Lground는 그라운드 블록(또는 그라운드 비아)의 자기 인덕턴스, Lmutaual는 상호 인덕턴스를 나타낸다.
반도체 칩(20)은 플립 칩 본딩 방식으로 패키지 기판(10)의 상부면(10a) 상에 실장될 수 있다. 반도체 칩(20)의 하면(활성면)은 솔더볼들(810, 830, 850, 870)과 접촉될 수 있다. 반도체 칩(20)은 예를 들어, 메모리 칩, 로직 칩 혹은 이들의 조합을 포함할 수 있다. 반도체 칩(20)의 열 발생 영역은 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 메모리 인터페이스 또는 범용 직렬 버스(USB)가 위치하는 영역일 수 있다.
도 3a 내기 도 3f는 본 발명의 일 실시 예에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 3a를 참조하면, 코어부(100)의 상면(100a) 및 하면(100b) 각각에 상부 금속층(240)과 하부 금속층(220)을 형성할 수 있다. 코어부(100)는 예를 들어, 유리섬유, 에폭시 및 수지 중 어느 하나를 포함할 수 있다. 금속층들(220, 240)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다.
도 3b를 참조하면, 코어부(100) 및 금속층들(220, 240)을 관통하는 캐비티(110)를 형성할 수 있다. 캐비티(110)는 레이저 드릴링 공정에 의해 형성될 수 있다.
도 3c를 참조하면, 캐비티(110)에 전원 블록(300) 및 그라운드 블록(400)을 배치시킬 수 있다. 하부 금속층(220) 하면 상에 점착필름 형태의 지지체(미도시)가 제공될 수 있다. 지지체(미도시)는 공정 중에 코어부(100) 및 금속층들(220, 240)이 휘는 것을 방지할 수 있다. 전원 블록(300)과 그라운드 블록(400)은 동일한 레벨로 나란히 배치될 수 있다.
도 3d를 참조하면, 그라운드 비아(310) 및 전원 비아(410)를 형성할 수 있다. 레이저 드릴링 공정 및 증착 공정을 통해 전원 블록(300)을 관통하는 그라운드 비아(310) 및 그라운드 블록(400)을 관통하는 전원 비아(410)를 형성할 수 있다. 그라운드 비아(310) 및 전원 비아(410)는, 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 일 예에 따르면, 복수개의 그라운드 비아(310) 전원 블록(300)의 중앙에 집중적으로 배치될 수 있다. 복수개의 전원 비아(410)가 그라운드 블록(400)의 중앙에 집중 배치될 수 있다. 전원 블록(300)과 그라운드 비아(310) 사이에 그라운드 비아 절연막(315)이 형성될 수 있다. 그라운드 블록(400)과 전원 비아(410) 사이에는 전원 비아 절연막(415)이 형성될 수 있다.
도 3e를 참조하면, 전원 블록(300) 및 그라운드 블록(400)의 측면을 따라 수직 절연층(550)을 형성할 수 있다. 수직 절연층(550)은 절원 블록(300) 및 그라운드 블록(400)과 동일한 레벨에 배치될 수 있다. 금속층들(220, 240), 전원 블록(300) 및 그라운드 블록(400)을 덮는 상부 절연층(540) 및 하부 절연층(520)을 형성할 수 있다.
도 3f를 참조하면, 제 1 비아들(600) 및 제 2 비아들(700)을 형성할 수 있다. 레이저 드릴링 공정 및 증착 공정을 통해 상부 절연층(540)을 관통하는 제 1 비아들(600) 및 하부 절연층(520)을 관통하는 제 2 비아들(700)을 형성할 수 있다. 제 1 비아들(600)은 전원 블록(300) 및 그라운드 블록(400)의 상면에 배치될 수 있다. 제 1 비아들(600)은 전원 블록(300)에 연결된 적어도 하나의 제 1 전원 비아(620) 및 그라운드 블록(400)에 연결된 적어도 하나의 제 1 그라운드 비아(640)를 포함할 수 있다.
제 2 비아들(700)은 전원 블록(300) 및 그라운드 블록(400)의 하면에 배치될 수 있다. 제 2 비아들(700)은 전원 블록(300)에 연결된 적어도 하나의 제 2 전원 비아(720) 및 그라운드 블록(400)에 연결된 적어도 하나의 제 2 그라운드 비아(740)를 포함할 수 있다.
그라운드 비아(310) 및 전원 비아(410)는 연장될 수 있다. 레이저 드릴링 공정 및 증착 공정을 통해 상부 절연층(540) 및 하부 절연층(520) 각각을 더 관통하는 그라운드 비아(310) 및 전원 비아(410)를 형성할 수 있다.
상기 일련의 공정을 통해, 그라운드 비아(310)가 관통하는 전원 블록(300) 및 전원 비아(410)가 관통하는 그라운드 블록(400)이 임베딩된 패키지 기판(10)을 제조할 수 있다.
도 3g를 참조하면, 패키지 기판(10) 상에 반도체 칩(20)이 실장될 수 있다. 패키지 기판(10)과 반도체 칩(20) 사이에는 이를 연결하는 솔더볼들 (810, 830, 850, 870)을 형성할 수 있다. 예컨데, 제 1 전원 비아들(620)과 반도체 칩(20) 사이에 전원 솔더볼들(810)을 형성할 수 있다. 전원 솔더볼들(810)은 전원 블록(300) 및 제 1 전원 비아들(620)과 연결되어, 반도체 칩(20)에 전원을 공급할 수 있다. 제 1 그라운드 비아들(640)과 반도체 칩(20) 사이에는 그라운드 솔더볼들(830)이 형성할 수 있다. 그라운드 솔더볼들(830)은 그라운드 블록(400) 및 제 1 그라운드 비아들(640)과 연결되어 접지의 기능을 할 수 있다.
그라운드 비아(310)와 반도체 칩(20) 사이에는 그라운드 비아 솔더볼(850)을 형성할 수 있다. 전원 비아(410)와 반도체 칩(20) 사이에는 전원 비아 솔더볼(870)이 제공될 수 있다.
패키지 기판(10)의 하부면(10b) 상에 외부단자(545) 및 연결단자들(900)을 형성할 수 있다. 연결단자들(900)은 제 1 연결단자(910), 제 2 연결단자(930), 제 3 연결단자(950) 및 제 4 연결단자(970)를 포함할 수 있다. 제 1 연결단자(910)는 전원 비아(410)와 전기적으로 연결될 수 있다. 제 2 연결단자(930)는 그라운드 비아(310)와 전기적으로 연결될 수 있다. 제 3 연결단자(950)는 제 2 전원 비아(720)와 전기적으로 연결될 수 있다. 제 4 연결단자(970)는 제 2 그라운드 비아(740)와 전기적으로 연결될 수 있다. 제 1 연결단자(910) 및 제 3 연결단자(950)은 전원단자일 수 있고, 제 2 연결단자(930) 및 제 4 연결단자(970)는 접지단자일 수 있다.
도 4는 본 발명의 다른 실시 예에 따른 반도체 패키지(2)를 나타내는 단면도이고, 도 5는 도 4의 패키지 기판(30)의 평면도이다.
도 4 및 도 5를 참조하면, 패키지 기판(30) 상에 반도체 칩(40)이 배치될 수 있다. 패키지 기판(30)은 예를 들어, 인쇄회로기판, 플렉서블 기판, 또는 테이프 기판일 수 있다. 패키지 기판(30)은 코어부(1100), 복수개의 플레이트(1220, 1240, 1260, 1280) 및 복수개의 절연층(1520, 1540)을 포함할 수 있다. 절연층들(1520, 1540)이 패키지 기판(30)의 상부면(30a) 및 하부면(30b)을 구성할 수 있다. 패키지 기판(30)의 하부면(30b) 상에는 외부단자(1545)가 배치될 수 있다. 외부단자(1545)는 반도체 패키지(2)와 모바일 기판 또는 메모리 모듈의 보드를 전기적으로 연결할 수 있다.
코어부(1100)는 유리섬유, 에폭시 및 수지 중 어느 하나를 포함할 수 있다.
패키지 기판(30) 내에 전원 블록(1300) 및 그라운드 블록(1400)이 배치될 수 있다. 전원 블록(1300) 및 그라운드 블록(1400)은 코어부(1100)와 동일한 레벨 상에 이격되게 배치될 수 있다. 전원 블록(1300) 및 그라운드 블록(1400)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 전원 블록(1300)은 전원 통로이고, 그라운드 블록(1400)은 접지 통로일 수 있다. 또한, 전원 블록(1300) 및 그라운드 블록(1400)은 반도체 칩(40) 및 패키지 기판(30)에서 발생하는 열의 방출 경로로 활용 할 수 있다.
코어부(1100)의 상면(1100a) 상에 제 1 플레이트들(1220, 1260)이 배치될 수 있고, 코어부(1100)의 하면(1100b) 상에 제 2 플레이트들(1240, 1280)이 배치될 수 있다. 제 1 플레이트들(1220, 1260)은 전원 블록(1300)에 인접하게 배치되는 제 1 전원 플레이트(1220) 및 그라운드 블록(1400)에 인접하게 배치되는 제 1 그라운드 플레이트(1260)를 포함할 수 있다. 제 2 플레이트들(1240, 1280)은 전원 블록(1300)에 인접하게 배치되는 제 2 전원 플레이트(1240) 및 그라운드 블록(1400)에 인접하게 배치되는 제 2 그라운드 플레이트(1280)를 포함할 수 있다. 제 2 전원 플레이트(1240)의 하면에는 패키지 기판(30)의 하부면(30b)을 향해 연장된 제 3 비아(1760)가 배치될 수 있다. 제 2 그라운드 플레이트(1280)의 하면에는 패키지 기판(30)의 하부면(30b)을 향해 연장된 제 4 비아(1780)가 배치될 수 있다. 제 3 비아(1760) 및 제 4 비아(1780)는 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 제 3 비아(1760)는 전원통로일 수 있고, 제 4 비아(1780)는 접지통로일 수 있다.
메탈 블록들(1230, 1250)은 코어부(1100)의 측면에 배치될 수 있다. 메탈 블록들(1230, 1250)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 메탈 블록들(1230, 1250)은 전원 블록(1300)과 전기적으로 연결되는 제 1 메탈 블록(1230) 및 그라운드 블록(1400)과 전기적으로 연결되는 제 2 메탈 블록(1250)을 포함할 수 있다. 제 1 메탈 블록(1230)은 제 1 전원 플레이트(1220)와 제 2 전원 플레이트(1240)을 연결할 수 있다. 제 1 메탈 블록(1230)은 전원통로의 역할 및 열 방출 통로의 역할을 할 수 있다. 제 2 메탈 블록(1250)은 제 1 그라운드 플레이트(1260)와 제 2 그라운드 플레이트(1280)를 연결할 수 있다. 제 2 메탈 블록(1250)은 접지통로의 역할 및 열 방출 통로의 역할을 할 수 있다.
전원 블록(1300), 그라운드 블록(1400) 및 제 1 플레이트들(1220, 1260)의 상면들을 덮는 상부 절연층(1540)이 배치되고, 전원 블록(1300), 그라운드 블록(1400) 및 제 2 플레이트들(1240, 1280)의 하면들을 덮는 하부 절연층들(1520)이 배치될 수 있다. 수직 절연층(1550)은 전원 블록(1300)과 그라운드 블록(1400)의 사이에 배치될 수 있다. 예를 들어, 수직 절연층(1550), 상부 절연층(1540) 및 하부 절연층(1520)은 RCC(Resin Coated Copper foil), FR-4 또는 ABF(Ajinomoto Build-up Film)를 포함할 수 있다.
전원 블록(1300) 및 그라운드 블록(1400) 각각과 반도체 칩(20)을 연결하는 복수개의 제 1 비아(1600)가 제공될 수 있다. 제 1 비아들(1600)은 상부 절연층(1540)을 관통할 수 있다. 제 1 비아들(1600)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 제 1 비아들(1600)은 전원 블록(1300)과 반도체 칩(40)을 전기적으로 연결하는 적어도 하나의 제 1 전원 비아(1620) 및 그라운드 블록(1400)과 반도체 칩(40)을 전기적으로 연결하는 적어도 하나의 제 1 그라운드 비아(1640)를 포함할 수 있다.
전원 블록(1300) 및 그라운드 블록(1400) 각각과 연결되는 복수개의 제 2 비아(1700)가 제공될 수 있다. 제 2 비아들(1700)은 하부 절연층(1520)을 관통할 수 있다. 제 2 비아들(1700)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 제 2 비아들(1700)은 패키지 기판(30)의 하부면(30b)에 노출될 수 있다. 제 2 비아들(1700)은 전원 블록(1300)과 전기적으로 연결된 적어도 하나의 제 2 전원 비아(1720) 및 그라운드 블록(1400)과 전기적으로 연결된 적어도 하나의 제 2 그라운드 비아(1740)를 포함할 수 있다.
제 1 플레이트(1220, 1260)와 제 2 플레이트(1240, 1280)를 연결하는 메탈 비아들(1380, 1480)이 배치될 수 있다. 메탈 비아들(1380, 1480)은 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다. 메탈 비아들(1380, 1480)은 전원 블록(1300)과 접촉하는 제 1 메탈 비아(1380) 및 그라운드 블록(1400)과 접촉하는 제 2 메탈 비아(1480)를 포함할 수 있다. 제 1 메탈 비아(1380)는 제 1 메탈 블록(1230)과 전원 블록(1300) 사이에 제공되어, 제 1 전원 플레이트(1220)와 제 2 전원 플레이트(1240)를 전기적으로 연결할 수 있다. 제 1 메탈 비아(1380)는 전원 블록(1300)의 측면에 접촉할 수 있다. 제 1 메탈 비아(1380)은 전원통로의 역할을 할 수 있다. 제 2 메탈 비아(1480)는 제 2 메탈 블록(1250)과 그라운드 블록(1400) 사이에 제공되어, 제 1 그라운드 플레이트(1260)와 제 2 그라운드 플레이트(1280)를 전기적으로 연결할 수 있다. 제 2 메탈 비아(1480)는 그라운드 블록(1400)의 측면에 접촉할 수 있다. 제 2 메탈 비아(1480)는 접지통로의 역할을 할 수 있다. 메탈 비아들(1380, 1480)은 전원 블록(1300) 및 그라운드 블록(1400)과 접촉하여 열을 방출하는 기능을 할 수 있다.
패키지 기판(30)과 반도체 칩(40) 사이에는 솔더볼들 (1820, 1840, 1860, 1880)이 제공될 수 있다. 전원 솔더볼들(1820)은 제 1 전원 비아들(1620) 및 반도체 칩(40)과 접촉할 수 있다. 전원 솔더볼들(1820)은 전원 블록(1300) 및 제 1 전원 비아들(1620)과 연결되어, 반도체 칩(40)에 전원을 공급할 수 있다. 그라운드 솔더볼들(1840)은 제 1 그라운드 비아들(1640) 및 반도체 칩(40)과 접촉할 수 있다. 그라운드 솔더볼들(1840)은 그라운드 블록(1400) 제 1 그라운드 비아들(1640)과 연결되어 접지의 기능을 할 수 있다. 메탈 솔더볼들(1860, 1880)은 메탈 비아들(1380,1480) 및 반도체 칩(40)과 접촉할 수 있다. 전원 블록(1300)과 인접한 메탈 솔더볼(1860)은 제 1 메탈 비아(1380)와 연결되어, 반도체 칩(40)에 전원을 공급할 수 있다. 그라운드 블록(1400)과 인접한 메탈 솔더볼(1880)은 제 2 메탈 비아(1480)와 연결되어 접지의 기능을 할 수 있다.
전원 블록(1300)에 전기적으로 연결되는 전원 솔더볼들(1820)과 그라운드 블록(1400)에 전기적으로 연결되는 그라운드 솔더볼들(1840)의 분포는, 도 5에 도시된 것처럼, 제1 방향(D1) 및 제2 방향(D2)으로 배열된 가령 매트릭스 혹은 그리드 형태를 가질 수 있다. 메탈 솔더볼들(1860, 1880)은 전원 블록(1300) 및 그라운드 블록(1400)의 가장자리에 배치될 수 있다.
패키지 기판(30)의 하부면(30b) 상에 연결단자들(1900)을 제공할 수 있다. 연결단자들(1900)은 제 3 비아(1760)와 전기적으로 연결된 제 1 연결단자(1910), 제 4 비아(1780)와 전기적으로 연결된 제 2 연결단자(1930), 제 2 전원 비아(1720) 및 제 1 메탈 비아(1380)과 전기적으로 연결된 제 3 연결단자(1950) 및 는 제 2 그라운드 비아(1740) 및 메탈 비아(1480)와 전기적으로 연결된 제 4 연결단자(1970)을 포함할 수 있다. 제 2 연결단자(1930) 및 제 3 연결단자(1950)은 전원단자일 수 있고, 제 1 연결단자(1910) 및 제 4 연결단자(970)는 접지단자일 수 있다.
전원 블록(1300)에 전기적으로 연결되는 제 3 연결단자(1950)는 전원 솔더볼들(1820)과 각각 수직 정렬될 수 있다. 그라운드 블록(1400)에 전기적으로 연결되는 제 4 연결단자(1970)은 그라운드 솔더볼들(1840)과 각각 수직 정렬될 수 있다. 이에 따라, 연결단자들(1900)의 분포는 도 5에서 전원 솔더볼들(1820) 및 그라운드 솔더볼들(1840)이 배열된 것처럼, 제1 방향(D1) 및 제2 방향(D2)으로 배열된 가령 매트릭스 혹은 그리드 형태를 가질 수 있다.
전원 블록(1300) 및 그라운드 블록(1400)은 열 방출 통로 및 전기적 연결 통로로 사용되고, 전원 블록(1300) 및 그라운드 블록(1400)과 접촉하는 솔더볼들(1810, 1830, 1850, 1870) 및 연결단자들(1910, 1930, 1950, 1970)은 전원통로 및 접지통로로 사용됨으로써, 면적의 활용도를 높일 수 있다. 뿐만 아니라, 전원 블록(300)과 그라운드 블록(400)이 인접하게 배치되어 있어 때문에 전원과 접지 간의 거리가 짧을 수 있다. 메탈 비아들(1380, 1480)을 통해 자기 인덕턴스(L) 값을 감소시킬 수 있다. 전압이 일정한 경우, 전류가 감소하면 자기 인덕턴스(L)의 값은 증가한다. 또한, 전압이 일정한 경우, 저항이 증가하면 전류는 감소한다. 메탈 비아들(1380, 1480)이 전원 블록(1300) 및 그라운드 블록(1400)에 접촉하여 단면적이 넓어지고, 단면적이 넓어지면 저항이 증가하게 된다. 따라서, 전류가 감소하게 되어 자기 인덕턴스(L)의 값이 작아지고, 반도체 패키지(2)의 파워 특성이 향상될 수 있다.
반도체 칩(40)은 플립 칩 본딩 방식으로 패키지 기판(30)의 상부면(30a) 상에 실장될 수 있다. 반도체 칩(40)의 하면(활성면)에 복수 솔더볼들(1820, 1840)과 접촉될 수 있다. 반도체 칩(40)은 예를 들어, 메모리 칩, 로직 칩 혹은 이들의 조합을 포함할 수 있다. 반도체 칩(40)의 열 발생 영역은 중앙 처리 장치(CPU), 그래픽 처리 장치(GPU), 메모리 인터페이스 또는 범용 직렬 버스(USB)가 위치하는 영역일 수 있다.
도 6a 내기 도 6h는 본 발명의 다른 실시 예에 따른 반도체 패키지의 제조방법을 나타내는 단면도들이다.
도 6a를 참조하면, 코어부(1100)의 상면(1100a) 상에 제 1 플레이트(1200a)를 형성하고, 코어부(1100)의 하면(1100b) 상에 제 2 플레이트(1200b)를 형성할 수 있다. 코어부(1100)는 예를 들어, 유리섬유, 에폭시 및 수지 중 어느 하나를 포함할 수 있다. 제 1 플레이트(1200a) 및 제 2 플레이트(1200b)는 예를 들어, 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)일 수 있다.
도 6b를 참조하면, 코어부(1100), 제 1 플레이트(1200a) 및 제 2 플레이트(1200b)를 관통하는 캐비티(1110)를 형성할 수 있다. 캐비티(1110)는 레이저 드릴링 공정에 의해 형성될 수 있다. 캐비티(1110)의 형성에 따라, 제 1 플레이트(1220,1260)와 제 2 플레이트(1240,1280)이 형성될 수 있다. 코어부(1100)의 측면들 상에는 메탈 블록들(1230, 1250)을 형성할 수 있다. 메탈 블록들(1230, 1250)은 메탈 플레이팅 공정에 의해 형성될 수 있다. 즉, 메탈 블록들(1230, 1250)은 메탈을 전기도금으로 도포하여 형성될 수 있다. 메탈 블록들(1230, 1250)은 제 1 전원 플레이트(1220)와 제 2 전원 플레이트(1240)를 전기적으로 연결하는 제 1 메탈 블록(1230) 및 제 1 그라운드 플레이트(1260)와 제 2 그라운드 플레이트(1280)를 전기적으로 연결하는 제 2 메탈 블록(1250)을 포함할 수 있다.
도 6c를 참조하면, 캐비티(1110)에 전원 블록(1300) 및 그라운드 블록(1400)을 위치시킬 수 있다. 전원 블록(1300)과 그라운드 블록(1400)은 동일한 레벨로 이격되어 제공될 수 있다.
도 6d를 참조하면, 수직 절연층(1550), 상부 절연층(1540) 및 하부 절연층(1520)을 형성할 수 있다. 전원 블록(1300) 및 그라운드 블록(1400)의 사이에 수직 절연층(1550)을 형성할 수 있다. 수직 절연층(1550)은 절원 블록(1300) 및 그라운드 블록(1400)과 동일한 레벨에 배치될 수 있다. 제 1 플레이트(1220, 1260), 전원 블록(1300) 및 그라운드 블록(1400)의 상면들을 덮는 상부 절연층(1540) 및 제 2 플레이트(1240, 1280), 전원 블록(1300) 및 그라운드 블록(1400)의 하면들을 덮는 하부 절연층(1520)을 형성할 수 있다.
도 6e를 참조하면, 레이저 드릴링 공정에 의해 메탈 비아홀들(1350, 1450)을 형성할 수 있다. 메탈 비아홀들(1350, 1450)은 코어부(1100), 상부 절연층(1540) 및 하부 절연층(1520)을 관통할 수 있다. 메탈 비아홀들(1350, 1450)은 전원 블록(1300)과 코어부(1100) 사이 및 그라운드 블록(1400)과 코어부 사이(1100)에 형성될 수 있다. 메탈 비아홀들(1350, 1450)에 의해, 전원 블록(1300), 그라운드 블록(1400) 및 메탈 블록들(1230, 1250)의 일부들이 제거될 수 있다.
도 6f를 참조하면, 메탈 비아들(1380, 1480)을 형성할 수 있다. 가령, 메탈 비아홀들(1350, 1450)에 구리(Cu), 텅스텐(W) 또는 알루미늄(Al)과 같은 도전물질을 채워넣을 수 있다. 메탈 비아들(1380, 1480)은 전원 블록(1300)과 접촉하는 제 1 메탈 비아(1380) 및 그라운드 블록(1400)과 접촉하는 제 2 메탈 비아(1480)를 포함할 수 있다. 제 1 메탈 비아(1380)는 제 1 메탈 블록(1230)과 전원 블록(1300) 사이에 제공되어, 제 1 전원 플레이트(1220)와 제 2 전원 플레이트(1240)를 전기적으로 연결할 수 있다. 제 1 메탈 비아(1380)는 전원 블록(1300)의 측면에 접촉할 수 있다. 제 2 메탈 비아(1480)는 제 2 메탈 블록(1250)과 그라운드 블록(1400) 사이에 제공되어, 제 1 그라운드 플레이트(1260)와 제 2 그라운드 플레이트(1280)를 전기적으로 연결할 수 있다. 제 2 메탈 비아(1480)는 그라운드 블록(1400)의 측면에 접촉할 수 있다.
도 6g를 참조하면, 제 1 비아들(1600) 및 제 2 비아들(1700)을 형성할 수 있다. 레이저 드릴링 공정 및 증착 공정에 의해 상부 절연층(1540)을 관통하는 제 1 비아들(1600) 및 하부 절연층(1520)을 관통하는 제 2 비아들(1700)을 형성할 수 있다. 제 1 비아들(1600)은 전원 블록(1300) 및 그라운드 블록(1400)의 상면에 배치될 수 있다. 제 1 비아들(1600)은 전원 블록(1300) 및 그라운드 블록(1400) 각각과 반도체 칩(40)을 연결할 수 있다. 제 1 비아들(1600)은 전원 블록(1300)과 연결되는 제 1 전원 비아들(1620) 및 그라운드 블록(1400)과 연결되는 제 1 그라운드 비아들(1640)을 포함할 수 있다.
제 2 비아들(1700)은 전원 블록(1300) 및 그라운드 블록(1400)의 하면에 배치될 수 있다. 제 2 비아들(1700)은 패키지 기판(30)의 하부면(30b)을 향해 연장될 수 있다. 제 2 비아들(1700)은 전원 블록(1300)과 연결되는 제 2 전원 비아들(1720) 및 그라운드 블록(1400)과 연결되는 제 2 그라운드 비아들(1740)을 포함할 수 있다.
상기 일련의 공정을 통해, 전원 블록(1300) 및 그라운드 블록(1400)이 임베딩된 패키지 기판(30)을 제조할 수 있다.
도 6h를 참조하면, 패키지 기판(30) 상에 반도체 칩(40)을 실장할 수 있다. 패키지 기판(30)과 반도체 칩(40) 사이에는 이를 연결하는 솔더볼들 (1820, 1840, 1860, 1880)을 형성할 수 있다. 전원 솔더볼들(1820)은 제 1 전원 비아들(1620) 및 반도체 칩(40)과 접촉할 수 있다. 전원 솔더볼들(810)은 전원 블록(1300) 및 제 1 전원 비아들(1620)과 연결되어, 반도체 칩(40)에 전원을 공급할 수 있다. 그라운드 솔더볼들(1840)은 제 1 그라운드 비아들(1640) 및 반도체 칩(40)과 접촉할 수 있다. 그라운드 솔더볼들(1840)은 그라운드 블록(1400) 제 1 그라운드 비아들(1640)과 연결되어 접지의 기능을 할 수 있다. 메탈 솔더볼들(1860, 1880)은 메탈 비아들(1380, 1480) 및 반도체 칩(40)과 접촉할 수 있다. 전원 블록(1300)과 인접한 메탈 솔더볼(1860)은 메탈 비아(1380)와 연결되어, 반도체 칩(40)에 전원을 공급할 수 있다. 그라운드 블록(1400)과 인접한 메탈 솔더볼(1880)은 메탈 비아(1480)와 연결되어 접지의 기능을 할 수 있다.
패키지 기판(30)의 하부면(30b) 상에 외부단자(1545) 및 연결단자들(1900)을 형성할 수 있다. 연결단자들(1900)은 제 1 연결단자(1910), 제 2 연결단자(1930), 제 3 연결단자(1950) 및 제 4 연결단자(1970)를 포함할 수 있다. 제 1 연결단자(1910)는 제 3 비아(1760)와 전기적으로 연결될 수 있다. 제 2 연결단자(1930)는 제 4 비아(1780)와 전기적으로 연결될 수 있다. 제 3 연결단자(1950)는 제 2 전원 비아(1720) 및 메탈 비아(1380)와 전기적으로 연결될 수 있다. 제 4 연결단자(1970)는 제 2 그라운드 비아(1740) 및 메탈 비아(1480)와 전기적으로 연결될 수 있다. 제 2 연결단자(1930) 및 제 3 연결단자(1950)은 전원단자일 수 있고, 제 1 연결단자(1910) 및 제 4 연결단자(1970)는 접지단자일 수 있다.
도 7은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 전자 장치의 예를 보여주는 블럭도이다.
상술한 반도체 패키지는 전자 시스템에 적용될 수 있다. 상술한 본 발명의 기술이 적용된 반도체 패키지는 메모리 디바이스의 형태로 제공될 수 있다. 도 7을 참조하면, 전자 시스템(2300)은 제어기(2310), 입출력 장치(2320) 및 기억 장치(2330)를 포함할 수 있다. 상기 제어기(2310), 입출력 장치(2320) 및 기억 장치(2330)는 버스(2350, bus)를 통하여 결합될 수 있다. 상기 버스(2350)는 데이터들이 이동하는 통로라 할 수 있다. 예컨대, 상기 제어기(2310)는 적어도 하나의 마이크로프로세서, 디지털 신호 프로세서, 마이크로 컨트롤러, 그리고 이들과 동일한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 제어기(2310) 및 기억 장치(2330)는 본 발명에 따른 반도체 패키지를 포함할 수 있다. 상기 입출력 장치(2320)는 키패드, 키보드 및 표시 장치(display device) 등에서 선택된 적어도 하나를 포함할 수 있다. 상기 기억 장치(2330)는 데이터를 저장하는 장치이다. 상기 기억 장치(2330)는 데이터 및/또는 상기 제어기(2310)에 의해 실행되는 명령어 등을 저장할 수 있다. 상기 기억 장치(2330)는 휘발성 기억 소자 및/또는 비휘발성 기억 소자를 포함할 수 있다. 또는, 상기 기억 장치(2330)는 플래시 메모리로 형성될 수 있다. 예를 들면, 모바일 기기나 데스크 톱 컴퓨터와 같은 정보 처리 시스템에 본 발명의 기술이 적용된 플래시 메모리가 장착될 수 있다. 이러한 플래시 메모리는 반도체 디스크 장치(SSD)로 구성될 수 있다. 이 경우 전자 시스템(2300)은 대용량의 데이터를 상기 플래시 메모리 시스템에 안정적으로 저장할 수 있다. 상기 전자 시스템(2300)은 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하기 위한 인터페이스(2340)를 더 포함할 수 있다. 상기 인터페이스(2340)는 유무선 형태일 수 있다. 예컨대, 상기 인터페이스(2340)는 안테나 또는 유무선 트랜시버 등을 포함할 수 있다. 상기 전자 시스템(2300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor:CIS), 그리고 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
상기 전자 시스템(2300)은 모바일 시스템, 개인용 컴퓨터, 산업용 컴퓨터 또는 다양한 기능을 수행하는 로직 시스템 등으로 구현될 수 있다. 예컨대, 상기 모바일 시스템은 개인 휴대용 정보 단말기(PDA; Personal Digital Assistant), 휴대용 컴퓨터, 웹 태블렛(web tablet), 모바일폰(mobile phone), 무선폰(wireless phone), 랩톱(laptop) 컴퓨터, 메모리 카드, 디지털 뮤직 시스템(digital music system) 그리고 정보 전송/수신 시스템 중 어느 하나일 수 있다. 상기 전자 시스템(2300)이 무선 통신을 수행할 수 있는 장비인 경우에, 상기 전자 시스템(2300)은 CDMA, GSM, NADC, E-TDMA, WCDAM, CDMA2000과 같은 3세대 통신 시스템 같은 통신 인터페이스 프로토콜에서 사용될 수 있다.
도 8은 본 발명의 기술이 적용된 반도체 패키지를 포함하는 메모리 시스템의 예를 보여주는 블럭도이다.
상술한 본 발명의 기술이 적용된 반도체 패키지는 메모리 카드의 형태로 제공될 수 있다. 도 8을 참조하면, 메모리 카드(2400)는 비휘발성 기억 소자(2410) 및 메모리 제어기(2420)를 포함할 수 있다. 상기 비휘발성 기억 장치(2410) 및 상기 메모리 제어기(2420)는 데이터를 저장하거나 저장된 데이터를 판독할 수 있다. 상기 비휘발성 기억 장치(2410)는 본 발명에 따른 반도체 패키지 기술이 적용된 비휘발성 기억 소자들 중에서 적어도 어느 하나를 포함할 수 있다. 상기 메모리 제어기(2420)는 호스트(host)의 판독/쓰기 요청에 응답하여 저장된 데이터를 독출하거나, 데이터를 저장하도록 상기 플래쉬 기억 장치(2410)를 제어할 수 있다.

Claims (10)

  1. 반도체 칩이 실장되는 상부면과 그 반대면인 하부면을 갖는 패키지 기판;
    상기 패키지 기판 내에 임베딩되고, 상기 패키지 기판을 관통하는 전원 통로와 접지 통로를 각각 제공하는 전원 블록과 그라운드 블록;
    상기 전원 블록 및 상기 그라운드 블록 각각으로부터 연장되어 상기 반도체 칩에 전기적으로 연결되는 제 1 비아;
    상기 전원 블록 및 상기 그라운드 블록 각각으로부터 상기 패키지 기판의 하부면을 향해 연장되는 제 2 비아; 및
    상기 전원 블록과 상기 그라운드 블록을 각각 관통하여 상기 반도체 칩에 전기적으로 연결되고, 상기 전원 블록과 상기 그라운드 블록 각각과 전기적으로 절연된 블록 비아를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 블록 비아는:
    상기 전원 블록을 관통하고, 상기 전원 블록과 전기적으로 절연된 그라운드 비아; 및
    상기 그라운드 블록을 관통하고, 상기 그라운드 블록과 전기적으로 절연된 전원 비아를 포함하고,
    상기 그라운드 비아는 상기 패키지 기판을 관통하는 접지 통로로 제공되고, 상기 전원 비아는 상기 패키지 기판을 관통하는 전원 통로로 제공되는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 전원 비아와 연결되는 제 1 연결단자; 및
    상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 그라운드 비아와 연결되는 제 2 연결단자를 더 포함하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 제 1 비아는:
    상기 전원 블록과 연결되는 제 1 전원 비아; 및
    상기 그라운드 블록과 연결되는 제 1 그라운드 비아를 포함하고,
    상기 제 2 비아는:
    상기 전원 블록과 연결되는 제 2 전원 비아; 및
    상기 그라운드 블록과 연결되는 제 2 그라운드 비아를 포함하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 제 1 전원 비아와 연결되는 제 1 연결단자;
    상기 패키지 기판의 상기 하부면 상에 배치되고, 상기 제 1 그라운드 비아와 연결되는 제 2 연결단자;
    상기 제 2 전원 비아와 연결되는 제 3 연결단자; 및
    상기 제 2 그라운드 비아와 연결되는 제 4 연결단자를 더 포함하는 반도체 패키지.
  6. 코어부의 상면 상에 제공되는 제 1 플레이트 및 상기 코어부의 하면 상에 제공되는 제 2 플레이트를 포함하는 패키지 기판;
    상기 패키지 기판의 상부면 상에 배치되는 반도체 칩;
    상기 패키지 기판 내에 임베딩되고, 상기 패키지 기판을 관통하는 전원 통로와 접지 통로를 각각 제공하는 전원 블록과 그라운드 블록;
    상기 전원 블록 및 상기 그라운드 블록 각각과 상기 반도체 칩을 전기적으로 연결하는 제 1 비아;
    상기 전원 블록 및 상기 그라운드 블록 각각으로부터 상기 패키지 기판의 하부면을 향해 연장되는 제 2 비아; 및
    상기 제 1 플레이트들과 상기 제 2 플레이트들을 연결하며, 상기 전원 블록 및 상기 그라운드 블록 중 적어도 어느 하나와 접촉하는 메탈 비아를 포함하는 반도체 패키지.
  7. 제 6 항에 있어서,
    상기 제 1 플레이트는:
    상기 코어부의 상면 상에 제공되고, 상기 전원 블록과 인접하는 제 1 전원 플레이트; 및
    상기 코어부의 상면 상에 제공되고, 상기 그라운드 블록과 인접하는 제 1 그라운드 플레이트를 포함하고,
    상기 제 2 플레이트는:
    상기 코어부의 하면 상에 제공되고, 상기 전원 블록과 인접하는 제 2 전원 플레이트; 및
    상기 코어부의 하면 상에 제공되고, 상기 그라운드 블록과 인접하는 제 2 그라운드 플레이트를 포함하는 반도체 패키지.
  8. 제 7 항에 있어서,
    상기 메탈 비아는:
    상기 전원 블록과 접촉하며, 상기 제 1 전원 플레이트와 상기 제 2 전원 플레이트를 전기적으로 연결하는 제 1 메탈 비아; 및
    상기 그라운드 블록과 접촉하며, 상기 제 1 그라운드 플레이트와 상기 제 2 그라운드 플레이트를 전기적으로 연결하는 제 2 메탈 비아를 포함하는 반도체 패키지.
  9. 제 7 항에 있어서,
    상기 전원 블록의 측면 및 상기 그라운드 블록의 측면에 각각 접촉되고, 상기 제 1 플레이트와 상기 제 2 플레이트를 연결하는 메탈 블록을 더 포함하는 반도체 패키지.
  10. 제 9 항에 있어서,
    상기 전원 블록과 전기적으로 연결되고, 상기 제 1 전원 플레이트와 상기 제 2 전원 플레이트를 전기적으로 연결하는 제 1 메탈 블록; 및
    상기 그라운드 블록과 전기적으로 연결되고, 상기 제 1 그라운드 플레이트와 상기 제 2 그라운드 플레이트를 전기적으로 연결하는 제 2 메탈 블록을 포함하는 반도체 패키지.

KR1020140179298A 2014-12-12 2014-12-12 반도체 패키지 KR102365103B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140179298A KR102365103B1 (ko) 2014-12-12 2014-12-12 반도체 패키지
US14/957,053 US9659852B2 (en) 2014-12-12 2015-12-02 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140179298A KR102365103B1 (ko) 2014-12-12 2014-12-12 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20160072330A true KR20160072330A (ko) 2016-06-23
KR102365103B1 KR102365103B1 (ko) 2022-02-21

Family

ID=56111899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140179298A KR102365103B1 (ko) 2014-12-12 2014-12-12 반도체 패키지

Country Status (2)

Country Link
US (1) US9659852B2 (ko)
KR (1) KR102365103B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6572820B2 (ja) * 2016-04-25 2019-09-11 富士通株式会社 電源供給構造
KR102566996B1 (ko) 2016-09-09 2023-08-14 삼성전자주식회사 FOWLP 형태의 반도체 패키지 및 이를 가지는 PoP 형태의 반도체 패키지
CN113013125A (zh) * 2019-12-20 2021-06-22 奥特斯奥地利科技与系统技术有限公司 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
EP3855488A1 (en) * 2020-01-22 2021-07-28 Delta Electronics (Shanghai) Co., Ltd. Power module
US11350519B2 (en) 2020-01-22 2022-05-31 Delta Electronics (Shanghai) Co., Ltd. Power module
CN112166501B (zh) * 2020-09-02 2024-01-09 长江存储科技有限责任公司 半导体器件中的片上电容器结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114741A (ja) * 2004-10-15 2006-04-27 Ibiden Co Ltd 多層コア基板及びその製造方法
JP2011134817A (ja) * 2009-12-24 2011-07-07 Murata Mfg Co Ltd 部品内蔵モジュール
KR20140128536A (ko) * 2013-04-26 2014-11-06 삼성전자주식회사 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000055589A (ko) 1999-02-08 2000-09-05 구자홍 방열부재를 구비한 인쇄회로기판 및 그 제조방법
JP3647307B2 (ja) 1999-04-19 2005-05-11 キヤノン株式会社 プリント配線基板および電子機器
KR20000030091A (ko) 1999-11-17 2000-06-05 배영하 방열금속을 삽입한 인쇄회로기판
US6611419B1 (en) * 2000-07-31 2003-08-26 Intel Corporation Electronic assembly comprising substrate with embedded capacitors
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
JP2005064028A (ja) 2003-08-12 2005-03-10 Ngk Spark Plug Co Ltd 配線基板
JP2005064027A (ja) 2003-08-12 2005-03-10 Ngk Spark Plug Co Ltd 配線基板
JP4521223B2 (ja) 2004-05-21 2010-08-11 イビデン株式会社 プリント配線板
CN100367491C (zh) * 2004-05-28 2008-02-06 日本特殊陶业株式会社 中间基板
US7391110B2 (en) 2004-06-17 2008-06-24 Apple Inc. Apparatus for providing capacitive decoupling between on-die power and ground conductors
KR100608818B1 (ko) 2004-07-20 2006-08-08 엘지전자 주식회사 회로소자의 열방출 구조
US7375412B1 (en) 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US20080067665A1 (en) 2006-09-20 2008-03-20 Azniza Binti Abd Aziz Via structure
US20110048775A1 (en) 2009-08-31 2011-03-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
TW201112933A (en) 2009-09-28 2011-04-01 Yu-Nung Shen A radiator apparatus and a module using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006114741A (ja) * 2004-10-15 2006-04-27 Ibiden Co Ltd 多層コア基板及びその製造方法
JP2011134817A (ja) * 2009-12-24 2011-07-07 Murata Mfg Co Ltd 部品内蔵モジュール
KR20140128536A (ko) * 2013-04-26 2014-11-06 삼성전자주식회사 반도체 패키지

Also Published As

Publication number Publication date
US9659852B2 (en) 2017-05-23
KR102365103B1 (ko) 2022-02-21
US20160172291A1 (en) 2016-06-16

Similar Documents

Publication Publication Date Title
KR102134133B1 (ko) 반도체 패키지 및 이의 제조 방법
KR102365103B1 (ko) 반도체 패키지
KR102055361B1 (ko) 반도체 패키지
KR102341755B1 (ko) 반도체 패키지 및 그 제조방법
KR102157551B1 (ko) 반도체 패키지 및 그 제조 방법
CN107452694B (zh) 嵌入式封装结构
US9356002B2 (en) Semiconductor package and method for manufacturing the same
KR102103375B1 (ko) 반도체 패키지
KR102116979B1 (ko) 적층 반도체 패키지
US10068828B2 (en) Semiconductor storage devices
US20160056127A1 (en) Semiconductor package
US20140361437A1 (en) Package substrates and methods of fabricating the same
TWI693865B (zh) 具有支撐圖案之印刷電路板及其製造方法
US9190338B2 (en) Semiconductor package having a heat slug and a spacer
US9460990B1 (en) Substrates and semiconductor packages including the same, electronic systems including the semiconductor packages, and memory cards including the semiconductor packages
KR20160083977A (ko) 반도체 패키지
US9620492B2 (en) Package-on-package type stack package and method for manufacturing the same
KR20160057041A (ko) 반도체 패키지
KR20150053128A (ko) 반도체 패키지 및 이의 제조 방법
US20160013161A1 (en) Semiconductor package
US20160086912A1 (en) Methods for semiconductor package
KR20200095841A (ko) 적층 칩 구조를 가지는 반도체 패키지
KR101027984B1 (ko) 히트싱크를 갖는 기판보드 어셈블리
KR20100104911A (ko) 반도체 패키지
CN105575942A (zh) 中介基板及其制法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant