KR20160066636A - 스캔 구동부를 포함하는 표시패널 및 그의 구동방법 - Google Patents

스캔 구동부를 포함하는 표시패널 및 그의 구동방법 Download PDF

Info

Publication number
KR20160066636A
KR20160066636A KR1020140170605A KR20140170605A KR20160066636A KR 20160066636 A KR20160066636 A KR 20160066636A KR 1020140170605 A KR1020140170605 A KR 1020140170605A KR 20140170605 A KR20140170605 A KR 20140170605A KR 20160066636 A KR20160066636 A KR 20160066636A
Authority
KR
South Korea
Prior art keywords
node
voltage
gate
transistor
low voltage
Prior art date
Application number
KR1020140170605A
Other languages
English (en)
Other versions
KR101679923B1 (ko
Inventor
정훈
유상희
조성현
장성욱
이보선
김병우
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020140170605A priority Critical patent/KR101679923B1/ko
Priority to EP15196346.9A priority patent/EP3029665B1/en
Priority to CN201510856688.8A priority patent/CN105654882B/zh
Priority to US14/953,614 priority patent/US9754551B2/en
Publication of KR20160066636A publication Critical patent/KR20160066636A/ko
Application granted granted Critical
Publication of KR101679923B1 publication Critical patent/KR101679923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2003—Display of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G09G2310/063—Waveforms for resetting the whole screen at once
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0257—Reduction of after-image effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/027—Arrangements or methods related to powering off a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/04—Display protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 스캔 구동부를 포함하는 표시패널 및 그의 구동방법에 관한 것으로, 이 표시패널은 스캔 펄스를 시프트하여 출력하는 복수의 스테이지를 구비하는 시프트 레지스터를 구비한다. 스테이지는 제 1노드의 전압에 대응하여 출력 단자로 게이트 하이 전압을 공급하기 위한 풀업 트랜지스터, 제 2노드의 전압에 대응하여 상기 출력 단자로 게이트 로우 전압을 공급하기 위한 풀다운 트랜지스터, 상기 제 1노드와 상기 게이트 로우 전압원 사이에 접속되며, 제어신호에 의하여 제어되는 제 1트랜지스터, 상기 제 2노드와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 2트랜지스터, 및 상기 출력 단자와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 3트랜지스터를 구비한다.

Description

스캔 구동부를 포함하는 표시패널 및 그의 구동방법{Display Panel having a Scan Driver and Method of Operating the Same}
본 발명은 표시패널 및 그의 구동방법에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보 간의 연결 매체인 표시장치의 중요성이 부각되고 있다. 이러한 표시장치의 예로는, 유기발광 표시장치(Organic Light Emitting Display) 및 액정 표시장치(Liquid Crystal Display) 등의 평판 표시장치가 있다.
표시장치는 매트릭스 형태로 배치된 복수의 픽셀들을 포함하는 표시패널과 표시패널을 구동하는 구동부를 구비한다. 픽셀들은 컬러 구현을 위하여 적색, 녹색 칭 청색의 서브 픽셀들로 나뉘어질 수 있다ㅏ. 구동부에는 표시패널에 스캔 펄스를 공급하기 위한 스캔 구동부, 데이터신호를 공급하기 위한 데이터 구동부가 포함된다.
스캔 구동부는 스캔 라인들로 스캔 펄스를 공급하고, 데이터 구동부는 데이터 라인들로 데이터신호를 공급한다. 스캔 펄스에 의하여 선택된 서브 픽셀들로 데이터신호가 공급되고, 선택된 서브 픽셀들은 데이터신호에 대응하여 발광함으로써 영상을 표시한다.
스캔 구동부는 시프트 레지스터(Shift register)를 이용하여 스캔 펄스를 시프트한다. 시프트 레지스터는 스캔 라인들과 연결되는 복수의 스테이지(stage)를 구비한다. 스테이지들 각각은 복수의 트랜지스터로 구성된다. 스테이지는 자신과 접속된 스캔 라인의 전압을 안정적으로 유지해야 한다. 하지만, 스캔 구동부를 구동하는 과정에서 스테이지 내의 일부 노드(node)들은 플로팅 상태(floating state)가 될 수 있고, 이러한 노드들은 외부 노이즈에 의해 영향을 받아 스캔 라인의 전압을 변화시키는 등 여러 비정상적인 구동을 초래할 수 있다.
스테이지에 포함된 트랜지스터들은 플로팅 상태의 노드들에 남아있는 잔류 전하에 의한 스트레스로 인해 수명이 단축된다. 특히, 산화물 반도체(e.g., Oxide Semiconductor)를 사용하는 트랜지스터의 경우 오프 전류(off current)가 매우 낮아 잔류 전하가 자연적으로 방전되기까지 매우 긴 시간이 필요하기 때문에 잔류 전하에 의한 스트레스를 받는 시간 또한 길어진다.
상술한 배경기술의 문제점을 해결하기 위하여, 본 발명은 스테이지에 노드 제어부를 추가하여 스테이지 내에 플로팅 노드를 특정 상태로 제어함과 동시에 잔류 전하를 최소화한다. 이로 인해 스캔 구동부를 더욱 안정적으로 구동하고 스캔 구동부를 구성하는 트랜지스터들의 수명과 신뢰성을 증가시킬 수 있도록 하는 것이다.
본 발명의 표시패널은 스캔 펄스를 시프트하여 출력하는 복수의 스테이지를 구비하는 시프트 레지스터를 구비한다.
상기 스테이지는 제 1노드의 전압에 대응하여 출력 단자로 게이트 하이 전압원을 공급하기 위한 풀업 트랜지스터, 제 2노드의 전압에 대응하여 상기 출력 단자로 게이트 로우 전압을 공급하기 위한 풀다운 트랜지스터, 상기 제 1노드와 상기 게이트 로우 전압원 사이에 접속되며, 제어신호에 의하여 제어되는 제 1트랜지스터, 상기 제 2노드와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 2트랜지스터, 및 상기 출력 단자와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 3트랜지스터를 구비한다.
상기 표시패널의 구동방법은 제 1노드에 접속된 풀업 트랜지스터 및 제 2노드에 접속된 풀다운 트랜지스터를 교번적으로 턴-온하면서 출력 단자로 게이트 하이 전압 및 게이트 로우 전압 중 어느 하나를 출력하는 단계, 한 프레임 기간 중 상기 스캔 펄스가 출력되는 제 1기간을 제외한 제 2기간 동안 상기 제 1노드와 게이트 로우 전압원 사이에 접속된 제 1트랜지스터, 상기 제 2노드와 게이트 로우 전압원 사이에 접속된 제 2트랜지스터 및 상기 출력 단자와 게이트 로우 전압원 사이에 접속된 제 3트랜지스터를 턴-온시켜 상기 제 1노드, 제 2노드 및 출력 단자를 게이트 로우 전압으로 유지하는 단계를 포함한다.
본 발명은 스캔 구동부의 스테이지 각각에 노드 제어부를 설치한다. 노드 제어부는 플로팅 노드를 특정 상태로 제어하고, 이에 따라 노이즈와 무관하게 스캔 라인의 전압을 안정화할 수 있다.
본 발명은 노드 제어부를 이용하여 풀업 트랜지스터 및 풀다운 트랜지스터를 일정시간 동안 턴-오프시킬 수 있고, 이에 따라 수명과 신뢰성을 향상시킬 수 있다. 나아가, 본 발명은 파워 공급이 중단될 때 노드 제어부를 이용하여 잔류 전하를 제거함으로써 수명을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시장치의 일 실시예를 보여 주는 블록도이다.
도 2는 도 1에 도시된 표시장치에서, 서브 픽셀 구성의 일 예를 보여 주는 회로도이다.
도 3은 도 1에 도시된 스캔 구동부에서 시프트 레지스터 구성의 일 예를 나타내는 도면이다.
도 4는 도 3에 도시된 스테이지의 구성의 일 예를 나타내는 도면이다.
도 5는 도 4에 도시된 노드 제어부를 상세히 보여 주는 회로도이다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 표시장치의 구동방법의 일 예를 나타내는 파형도들이다.
도 8은 도 1에 도시된 표시장치의 파워 오프 시퀀스 과정에서 스캔 구동부의 시프트 레지스터 출력 전압을 보여 주는 파형도이다.
도 9는 노드 제어부의 제어신호 유무에 따라 달라지는 스캔 구동부의 출력 전압을 보여 주는 파형도이다.
도 10은 본 발명의 일 실시예에 따른 파워 오프 시퀀스를 보여 주는 파형도이다.
도 11은 본 발명의 다른 실시예에 따른 파워 오프 시퀀스를 보여 주는 파형도이다.
도 12는 도 4에 도시된 스테이지 회로 구성의 일 예를 보여 주는 회로도이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
도 1을 참조하면, 본 발명의 표시장치는 표시패널(100), 표시패널 구동부, 전원부(150) 등을 구비한다.
표시패널(100)은 액정표시장치(LCD), 유기발광 표시장치(OLED 표시장치), 전기영동 표시장치(EPD) 등 다양한 평판 표시장치의 표시패널로 구현될 수 있다. 표시패널(100)은 데이터 라인들(DL) 및 스캔 라인들(GL)로부터 인가되는 신호에 의하여 구동되는 서브 픽셀(SP)들이 형성된 표시영역(100A)과, 각종 신호 라인들이나 패드 등이 형성되는 비표시 영역(100B)으로 구분될 수 있다. 서브 픽셀(SP)은 데이터 라인(DL)으로 공급되는 데이터신호에 대응하여 발광한다.
표시패널 구동부는 타이밍 콘트롤러(110), 데이터 구동부(120), 스캔 구동부(130, 140) 등을 포함한다. 표시패널 구동부는 입력 영상의 픽셀 데이터를 픽셀들에 기입한다.
타이밍 콘트롤러(110)는 외부의 호스트 시스템(200)으로부터 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호 및 도트 클럭 등의 타이밍 신호를 수신한다. 타이밍 콘트롤러(110)는 입력된 타이밍 신호를 기준으로 데이터 구동부(120) 및 스캔 구동부(130, 140)의 동작 타이밍을 제어하기 위한 타이밍 제어신호를 생성한다.
호스트 시스템(200)은 TV(Television) 시스템, 셋톱박스, 네비게이션 시스템, DVD 플레이어, 블루레이 플레이어, 개인용 컴퓨터(PC), 홈 시어터 시스템, 폰 시스템(Phone system) 중 어느 하나로 구현될 수 있다. 호스트 시스템(200)은 각종 비디오 소스로부터 수신된 입력 영상의 픽셀 데이터를 타이밍 콘트롤러(110)로 전송하고, 그 픽셀 데이터와 동기되는 타이밍 신호를 타이밍 콘트롤러(110)로 전송한다. 또한, 호스트 시스템(200)은 외부 전원이나 배터리로부터의 전원을 정류하여 입력 전압(Vin)을 생성하고 그 입력 전압(Vin)을 전원부(150)에 공급한다.
데이터 구동부(120)는 타이밍 콘트롤러(110)로부터 비디오 데이터들(RGB)과 데이터 타이밍 제어신호를 공급받는다. 비디오 데이터들(RGB)을 입력받은 데이터 구동부(120)는 데이터 타이밍 제어신호에 응답하여 비디오 데이터들(RGB)을 감마 보상 전압으로 변환하여 데이터신호를 생성하고, 그 데이터신호를 데이터라인들(DL)로 공급한다. 이를 위하여, 데이터 구동부(120)는 복수의 소스 드라이브 IC(Integrated Circuit)들을 포함한다. 소스 드라이브 IC들은 COG(Chip On Glass) 공정이나 TAB(Tape Automated Bonding) 공정에 의해 데이터 라인들(DL)에 접속된다.
스캔 구동부(130, 140)는 레벨 시프터(Level shifter)(130), 및 시프트 레지스터(Shift register)(140)를 포함한다. 레벨 시프터(130)는 타이밍 콘트롤러(110)로부터 공급되는 클럭신호들(CLK) 및 하나 이상의 스타트 신호(Vst)를 포함한 다양한 신호들의 전압 레벨을 시프팅하여 시프트 레지스터(140)로 공급한다.
레벨 시프터(130)에 입력되는 신호는 0V ~ 3.3V 사이에서 스윙하는 TTL(Transistor Transistor Logic) 레벨의 신호일 수 있다. 레벨 시프터(130)는 입력 신호 전압을 시프트하여 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이에서 스윙하는 전압의 신호로 변환한다. 게이트 로우 전압(VGL)은 트랜지스터의 문턱 전압 보다 낮은 전압 예를 들어, 도 10 및 도 11과 같이 -10V로 설정될 수 있다. 게이트 하이 전압(VGL)은 트랜지스터의 문턱 전압 이상의 전압 예를 들어, 도 10 및 도 11과 같이 +20V로 설정될 수 있다. 여기서, 트랜지스터는 시프트 레지스터(140)를 구성하는 트랜지스터와, 픽셀 내의 트랜지스터를 의미한다. 시프트 레지스터(140)와 픽셀의 트랜지스터는 표시패널(100)의 기판 상에 같은 제조 공정으로 동시에 형성될 수 있다.
시프트 레지스터(140)는 클럭신호들(CLK) 및 스타트신호(Vst)에 대응하여 스캔 펄스를 시프트하여 출력하는 복수의 스테이지들로 구성된다. 스테이지들 각각은 적어도 하나의 스캔 라인에 접속되며, 스캔 라인으로 스캔 펄스를 출력한다. 시프트 레지스터(140)는 게이트 인 패널(Gate In Panel : GIP) 공정에 의하여 표시패널(100)의 비표시 영역(100B)에 형성될 수 있다. 레벨 시프터(130)는 IC의 형태로 표시패널(100)과 접속되는 외부 기판에 실장되거나 표시패널(100)의 비표시 영역(100B)에 실장될 수 있다.
전원부(150)는 호스트 시스템(200)으로부터의 입력 전압(Vin)을 수신하여 표시패널 구동부(110, 120, 130, 140)와 표시패널(100)의 구동에 필요한 구동 전압을 발생한다. 전원부(150)는 직류-직류 변환기(DC-DC converter), 차지 펌프(Charge pump), 레귤레이터(Regulator) 등을 이용하여 입력 전압(Vin)을 조정하여 다양한 전압의 구동 전압을 발생한다. 이러한 전원부(150)는 파워 IC 칩으로 집적될 수 있다. 구동 전압은 패널 구동부의 IC 칩 전원 전압, 데이터 구동부(120)에 공급되는 감마 기준 전압, 게이트 하이 전압(VGH), 게이트 로우 전압(VGL), LCD의 공통 전압(Vcom), OLED 표시장치의 픽셀 구동 전압(ELVDD) 등을 포함한다.
사용자 조작이나 다른 원인에 의해 전원 스위치가 턴-오프(turn-off)되거나 외부 전원 혹은 배터리 전원이 차단될 수 있다. 이 경우에, 전원부(150)는 입력 전압(Vin)의 방전을 검출하여 미리 설정된 파워 오프 시퀀스(Power off sequence)에 따라 구동 전압을 방전시킨다.
도 2는 본 발명의 일 실시예에 포함되는 서브 픽셀의 일 예를 나타내는 도면이다. 도 2에서는 설명의 편의성을 위하여 제 1스캔 라인(GL1) 및 제 1데이터 라인(DL1)에 접속된 서브 픽셀을 도시하기로 한다.
도 2를 참조하면, 서브 픽셀(SP)은 제 1스캔 라인(GL1) 및 제 1데이터 라인(DL1)에 연결된 스위칭 트랜지스터(SW)와, 스위칭 트랜지스터(SW)를 경유하여 공급된 데이터신호에 대응하여 구동되는 픽셀회로(PC)를 구비한다.
서브 픽셀(SP)은 픽셀회로(PC)의 구성에 따라 액정소자를 포함하는 액정표시패널이나 유기발광소자를 포함하는 유기발광 표시패널 등으로 구현된다.
표시패널(100)의 서브 픽셀(SP)들이 액정(Liquid Crystal)으로 구성되는 경우, 표시패널(100)은 TN(Twisted Nematic) 모드, VA(Vertical Alignment) 모드, IPS(In Plane Switching) 모드, FFS(Fringe Field Switching) 모드 또는 ECB(Electrically Controlled Birefringence) 모드 등 액정의 각도를 조절하여 발광을 조절하는 여러 가지 모드들로 구현될 수 있다. 표시패널(100)의 서브 픽셀(SP)들이 유기발광 소자로 구성된 경우, 표시패널(100)은 전면발광(Top-Emission) 방식, 배면발광(Bottom-Emission) 방식 또는 양면발광(Dual-Emission) 방식의 표시패널(100)로 구현될 수 있다.
도 3은 스캔 구동부의 시프트 레지스터(140)를 보여 준다. 도 4는 도 3에 도시된 스테이지의 구성의 일 예를 나타낸다.
도 3 및 도 4를 참조하면, 시프트 레지스터(140)는 복수의 스테이지들(ST1 내지 ST4)을 구비한다. 스테이지들(ST1 내지 ST4)은 적어도 하나의 클럭신호에 대응하여 스타트 신호(Vst)를 시프트 하면서 출력 단자(20)를 통해 스캔 펄스를 출력한다.
시프트 레지스터(140)를 구성하는 스테이지(ST1 내지 ST4)와 클럭 신호(CLK1~CLK4)는 도 3에 한정되지 않는다. 스테이지(ST1 내지 ST4)가 하나의 클럭신호를 입력받고, i(i는 자연수)번째 스테이지(STi)가 i-1번째 스테이지(STi-1)의 클럭 신호를 공급받는 것으로 도시되었지만, 이에 한정되지 않는다. 본원 발명의 실시예에서 스테이지들은 다양한 회로로 구성될 수 있으며, 회로 구성에 대응하여 클럭신호들을 포함하여 다양한 신호들이 추가로 입력될 수 있다.
스테이지(ST1 내지 ST4) 각각은 풀업 트랜지스터(Tpu), 풀다운 트랜지스터(Tpd), 구동부(22) 및 노드 제어부(24)를 구비한다.
풀업 트랜지스터(Tpu)는 클럭 라인과 출력 단자(20) 사이에 접속된다. 여기서, 클럭 라인을 통해 클럭신호(CLK)가 공급된다. 풀업 트랜지스터(Tpu)의 게이트전극은 제 1노드(N1)(즉, Q노드)에 접속된다. 풀업 트랜지스터(Tpu)는 제 1노드(N1)의 전압에 대응하여 게이트 하이 전압(VGH)을 출력 단자(20)로 공급한다.
클럭신호(CLK)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 추후에 더 상세히 설명될 파워 오프 시퀀스를 수행하는 과정 중에는 클럭 라인에 게이트 하이 전압(VGH)이나 그 이상의 전압이 공급될 수도 있다. 파워 오프 시퀀스에서 클럭신호(CLK)의 전압이 스윙하지 않고 게이트 하이 전압(VGH)으로부터 방전되기 때문에, 도 10 및 도 11과 같이 파워 오프 시퀀스에서 클럭 라인에 게이트 하이 전압(VGH)이 일시적으로 공급될 수 있다.
풀다운 트랜지스터(Tpd)는 게이트 로우 전압(VGL)을 공급하는 저전위 전원 라인과 출력 단자(20) 사이에 접속된다. 저전위 전원 라인을 통해 게이트 로우 전압(VGL) 또는 VSS 전압이 공급된다. 풀다운 트랜지스터(Tpd)의 게이트전극은 제 2노드(N2)(즉, QB노드)에 접속된다. 이와 같은 풀다운 트랜지스터(Tpd)는 제 2노드(N2)의 전압에 대응하여 게이트 로우 전압(VGL)을 출력 단자(20)로 공급한다.
구동부(22)는 하나 이상의 신호라인들(미도시)로부터 공급되는 신호들에 대응하여 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어한다. 구동부(22)는 제 1노드(N1) 및 제 2노드(N2)의 전압을 제어하면서 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)를 교번적으로 턴-온 및 턴-오프할 수 있다.
구동부(22)와는 별개로, 노드 제어부(24)도 제 1노드(N1), 제 2노드(N2) 및 출력 단자(20)의 전압을 제어한다. 일례로, 노드 제어부(24)는 제어신호(CS)에 응답하여 제 1노드(N1), 제 2노드(N2) 및 출력 단자(20)로 소정의 전압, 예를 들어 게이트 로우 전압(VGL)을 공급할 수 있다. 제어 신호(CS)는 타이밍 콘트롤러(110)에서 생성되어 레벨 시프터(130)를 통해 그 전압이 적절히 시프트될 수 있다.
제 1노드(N1), 제 2노드(N2)로 게이트 로우 전압(VGL)이 공급되면, 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)가 턴-오프 상태로 설정되고 오프 상태를 안정되게 유지된다. 출력 단자(20)로 게이트 로우 전압(VGL)이 공급되면 출력 단자(20)의 전압은 게이트 로우 전압(VGL)으로 유지된다. 그 결과, 제 1노드(N1), 제 2노드(N2), 출력 단자(20) 및 출력 단자(20)에 연결된 스캔 라인의 기생 용량에 축적된 잔류 전하가 방전된다. 노드 제어부(24)의 동작과 관련하여 상세한 설명은 구동 파형과 결부하여 후술하기로 한다.
도 5는 노드 제어부(24)의 일 실시예를 나타내는 도면이다.
노드 제어부(24)는 스캔 펄스가 인가되지 않는 기간(도 6에서 OFF 기간) 에 시프트 레지스터에서 플로팅 노드로 동작할 수 있는 노드들을 특정 전위로 안정화한다. 그리고 노드 제어부(24)는 파워 오프 시퀀스에서 다른 트랜지스터들 보다 온(On) 상태를 더 오랫 동안 유지하는 트랜지스터들을 이용하여 스테이지 내의 노드들과, 스테이지의 출력 단자 및 그 출력 단자에 연결된 스캔 라인의 방전 시간을 더 길게 함으로써 전류 전하를 완전히 방전시킨다.
도 5를 참조하면, 노드 제어부(24)는 제 1트랜지스터(T1) 내지 제 3트랜지스터(T3)를 구비한다.
제 1트랜지스터(T1)는 제어신호(CS)에 응답하여 제 1노드(N1)를 방전시킨다. 제 1트랜지스터(T1)의 게이트에는 제어 신호 라인을 통해 제어신호(CS)가 공급되고, 제 1트랜지스터(T1)의 드레인에는 저전위 전원 라인을 통해 전원부(150)로부터 게이트 로우 전압(VGL)이 공급된다. 제 1트랜지스터(T1)의 소스는 제 1노드(N1)에 연결된다.
제 2트랜지스터(T2)는 제어신호(CS)에 응답하여 제 2노드(N2)를 방전시킨다. 제 2트랜지스터(T2)의 게이트에는 제어 신호 라인을 통해 제어 신호(CS)가 공급된다. 제 2트랜지스터(T2)의 드레인에는 저전위 전원 라인을 통해 게이트 로우 전압(VGL)이 공급된다. 제 2트랜지스터(T2)의 소스는 제 2노드(N2)에 연결된다.
제 3트랜지스터(T3)는 제어신호(CS)에 응답하여 출력 단자(20)를 방전시킨다. 제 3트랜지스터(T3)의 게이트에는 제어 신호 라인을 통해 제어 신호(CS)가 공급된다. 제 3트랜지스터(T3)의 드레인에는 저전위 전원 라인을 통해 게이트 로우 전압(VGL)이 공급된다. 제 3트랜지스터(T3)의 소스는 출력 단자(20)에 연결된다.
제어신호(CS)는 구동 과정에 따라, 게이트 로우 전압(VGL), 게이트 하이 전압(VGH), 게이트 하이 전압(VGH) 이상의 전압, 또는 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이의 전압으로 설정될 수 있다. 이와 관련하여 상세한 설명은 구동파형과 결부하여 후술하기로 한다.
노드 제어부(24)는 도 5에 도시된 회로에 한정되지 않는다는 것에 주의하여야 한다. 예를 들어, 노드 제어부(24)는 구동부(22)에서 플로팅 노드로 동작할 수 있는 노드들을 방전시키는 트랜지스터(도 12에서 T4)를 더 포함할 수 있다.
노드 제어부(24)의 트랜지스터들을 파워 오프 시퀀스에서 다른 트랜지스터들에 비하여 더 오랫 동안 턴-온 상태를 유지하게 하는 방법은 제어 신호(CS)로 트랜지스터들의 온 타이밍을 더 길게 제어하는 방법이 있으나 이에 한정되지 않는다. 예를 들어, 도 10 및 도 11과 같이 제어 신호 전압의 시상수를 크게 하거나 제어 신호 전압을 지연하는 방법 이외에도 다양한 방법이 가능하다.
도 6 및 도 7은 본 발명의 일 실시예에 따른 표시장치의 구동방법의 일 예를 나타내는 파형도들이다.
도 6 및 도 7을 참조하면, 프레임 레이트(Frame rate)에 따라 표시패널의 픽셀들에 기입되는 데이터의 업데이트 주기가 달라진다.
스캔 구동부(130, 140)는 타이밍 콘트롤러(110)의 제어 하에 표시패널(100)로 공급되는 스캔 펄스의 수를 조절할 수 있다. 일례로, 스캔 구동부(130, 140)는 표시패널(100)에 동영상이 표시되는 경우 기 설정된 프레임 레이트에 따라 스캔펄스를 공급하고, 표시패널(100)에 정지영상이 표시되는 경우 동영상이 표시될 시에 사용되는 프레임 레이트 보다 더 낮은 프레임 레이트에 따라 스캔펄스를 공급할 수 있다.
표시패널(100)에 동영상이 표시되는 경우에, 스캔 구동부(130, 140)는 프레임 레이트 60Hz 를 바탕으로 각각의 스캔 라인으로 1초에 60 개의 스캔펄스를 공급할 수 있다. 정지영상이 표시되는 경우에, 스캔 구동부(130, 140)는 프레임 레이트 1Hz 를 바타응로 각각의 스캔 라인으로 1초에 1개의 스캔펄스를 공급할 수 있다.
스캔 구동부(130, 140)는 타이밍 콘트롤러(110)의 제어 하에 입력 영상의 영상의 변화에 대응하여 30Hz, 15Hz, 120Hz 등으로 변하는 프레임 레이트에 대응하여 각 스캔 라인으로 공급되는 스캔펄스의 개수를 조정할 수 있다.
본 명세서에서는 설명의 편의를 위해 각 스캔 라인으로 스캔펄스가 공급되는 스캔 기간(또는 어드레스 기간)을 제 1기간(P1)으로 지칭하고, 스캔펄스가 공급되지 않는 기간을 제 2기간(P2)으로 지칭한다. 제 2기간(P2)은 표시패널(100)에 영상을 표시하기 위한 매 프레임 기간 사이에 일시적으로 스캔펄스가 공급되지 않는 블랭크 타임(blank time)을 포함할 수 있다. 도 6 및 도 7에서 OFF 기간은 제 2기간(P2)이다. 프레임 레이트를 60Hz 미만으로 구동하거나, 표시패널(100)에 표시되는 영상에 따라 기 설정된 프레임 레이트 미만의 주파수로 프레임 레이트를 변경하여 표시패널(100)을 구동하는 경우에, 한 프레임 기간은 스캔펄스가 공급되는 제 1기간(P1) 및 스캔펄스가 공급되지 않는 제 2기간(P2)으로 나누어질 수 있다. 일례로, 스캔 구동부(130, 140)가 1Hz로 구동하는 경우 약 59/60초의 구간이 제 2기간(P2)으로 설정된다.
스캔펄스가 공급되지 않는 제 2기간(P2) 동안 제 1노드(N1) 및 제 2노드(N2)가 플로팅 상태로 설정되면, 외부 노이즈에 의하여 출력 단자(20)의 전압이 변화될 수 있다. 따라서, 본 발명에서는 제 2기간(P2) 동안 출력 단자(20)의 전압이 안정화되도록 노드 제어부(24)를 이용하여 제 1노드(N1), 제 2노드(N2) 및 출력 단자(20)의 전압을 제어한다.
출력 단자(20)로 스캔 펄스가 공급되는 제 1기간(P1)에서, 제 1노드(N1) 및 제 2노드(N2)의 전압은 구동부(22)에 의하여 제어되어 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)가 동작하게 되어 출력 단자(20)로 스캔 펄스가 공급된다. 이제 1기간(P1) 동안, 제어신호(CS)는 노드 제어부(24)의 제 1트랜지스터(T1), 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)가 턴-오프되는 게이트 로우 전압(VGL)으로 설정된다.
스캔 펄스가 공급되지 않는 제 2기간(P2) 동안, 구동부(22)는 제 1노드(N1) 및 제 2노드(N2)에 특정 전압을 인가하지 않는다. 이때, 제 1노드(N1) 및 제 2노드(N2)가 플로팅 상태가 되지 않도록 제어신호(CS)는 제 1트랜지스터(T1), 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)가 턴-온되는 제 1전압(V1)으로 설정된다. 제 1전압(V1)은 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이의 전압으로 설정될 수 있다. 제 1트랜지스터(T1), 제 2트랜지스터(T2) 및 제 3트랜지스터(T3)가 턴-온되면, 제 1노드(N1), 제 2노드(N2) 및 출력 단자(20)로 게이트 로우 전압(VGL)이 공급된다. 제 1노드(N1) 및 제 2노드(N2)으로 게이트 로우 전압(VGL)을 공급함으로써 제 1노드(N1) 및 제 2노드(N2)가 플로팅 상태가 되지 않고, 안정적으로 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)를 턴-오프 상태로 유지할 수 있다. 제 1노드(N1) 및 제 2노드(N2)와 마찬가지로 출력 단자(20)에도 제 3트랜지스터(T3)를 경유하여 게이트 로우 전압(VGL)을 공급함으로써 안정적으로 출력 단자(20)의 전압을 게이트 로우 전압(VGL)으로 유지할 수 있다.
제 2기간(P2) 동안 제 1노드(N1) 및 제 2노드(N2)가 게이트 로우 전압(VGL)으로 설정되면 외부 노이즈가 발생하여도 풀업 트랜지스터(Tpu) 및 풀다운 트랜지스터(Tpd)를 턴-오프 상태로 유지하는 것이 용이해지기 때문에 스캔 구동부(130, 140)의 신뢰성을 확보할 수 있다. 또한, 출력 단자(20)를 게이트 로우 전압(VGL)으로 유지하기 위하여, 본 발명은 제 1기간(P1)에 풀다운 트랜지스터(Tpd)를 이용하고, 제 2기간(P2)에 제 3트랜지스터(T3)를 이용한다. 이 때문에, 본 발명은 풀다운 트랜지스터(Tpd)만으로 제 1기간(P1) 및 제 2기간(P2) 모두를 제어하는 구조를 가진 일반적인 스캔 구동부 구조에 비해 풀다운 트랜지스터(Tpd)의 게이트 바이어스 스트레스(gate bias stress)를 줄여 소자의 안정성 및 수명을 오랜 시간 동안 유지할 수 있다.
본원 발명에서 스캔 펄스가 공급되지 않는 제 2기간(P2) 동안 제어신호(CS)로 사용되는 제 1전압(V1)은 게이트 로우 전압(VGL) 및 게이트 하이 전압(VGH) 사이의 전압으로 설정될 수 있다. 이와 같이 제 1전원(V1)이 게이트 로우 전압(VGL) 및 게이트 하이 전압(VGH) 사이의 전압으로 설정하면, 노드 제어부(24) 내의 트랜지스터들의 게이트 바이어스 스트레스를 줄여 그 문턱전압(Vth) 변화량을 줄일 수 있으므로 파워 오프 시퀀스 수행 시에 스캔 구동부의 신뢰성을 확보할 수 있다.
더 상세히 설명하면, 노드 제어부(24)에 포함되는 트랜지스터들(T1, T2, T3)이 지속적으로 구동하는 경우 각 트랜지스터의 문턱전압(Vth)은 Vgs(Vg-Vs) 및 전압 인가시간에 대응하여 시프트(shift)하여 동작 특성이 변한다. 하지만, 트랜지스터의 문턱전압은 게이트-소스 간 전압(Vgs)을 초과되지 않는다.
본 발명은 제 2기간(P2) 동안 인가되는 제어신호(CS)의 제 1전압(V1)으로써 게이트 로우 전압(VGL)과 게이트 하이 전압(VGH) 사이의 전압을 사용하여 노드 제어부(24)에 포함된 트랜지스터들(T1, T2, T3)의 문턱전압이 제 2기간(P2)에 인가되는 전압, 즉 제 1전압(V1) 보다 높아지는 것을 방지한다.
예컨대, 제어신호(CS)가 0V이고, 게이트 로우 전압(VGL)이 -10V로 설정된 경우 노드 제어부(24)에 포함된 트랜지스터들(T1, T2, T3)의 문턱전압은 10V를 넘어서 까지 시프트 될 수 없다. 하지만 파워 오프 시퀀스(Power-Off Sequence) 수행시에는 제 2기간(P2)에 제어신호(CS)로 사용되는 전압(V1)보다 더 높은 전압을 제어신호(CS)로 인가하여 안정적으로 노드 제어부(24)의 트랜지스터들(T1, T2, T3)의 제어 할 수 있다. 일 예로, 파워 오프 시퀀스 수행시에 제어신호(CS)의 전압은 게이트 하이 전압(VGH) 또는 게이트 하이 전압(VGH) 보다 더 높은 전압이 사용될 수 있다.
도 8은 도 1에 도시된 표시장치의 파워 오프 시퀀스 과정에서 스캔 구동부의 시프트 레지스터 출력 전압을 보여 주는 파형도이다.
도 8을 참조하면, 표시장치에 공급되는 전원이 중단될 때 파워 오프 시퀀스 과정에서 스캔 구동부의 시프트 레지스터(140)에 연결된 신호 라인들에 일시적으로 게이트 하이 전압(VGH)이 공급된 후에 방전된다. 그 결과, 시프트 레지스터(140) 내의 트랜지스터들과, 스캔 라인들(GL1~GLn)에 연결된 픽셀들의 TFT(Thin Film Transistor)가 일시적으로 턴-온되어 전류 전하가 방전된다.
상세히 설명하면, 파워의 공급이 중단될 때 파워 오프 시퀀스 과정에서 시프트 레지스터(140)에 연결된 외부 신호라인들로 게이트 하이 전압(VGH)이 일시적으로 공급된다. 예를 들어, 시프트 레지스터(140)로 게이트 로우 전압(VGL)을 공급하는 저전위 전원 라인, 클럭신호(CLK)를 공급하는 클럭 라인, 게이트 하이 전압(VGH)을 공급하는 고전위 전원라인 및 제어 신호(CS)를 공급하는 제어 신호 라인드의 신로 라인들에 일시적으로 동시에 게이트 하이 전압(VGH)이 공급된다. 이 외에도 추가적으로 구동부(22)를 구동하기 위한 별도의 신호 라인들이 존재한다면 해당 신호라인에도 다른 신호 라인들과 동시에 게이트 하이 전압(VGH)을 공급할 수 있다.
게이트 하이 전압(VGH)은 시프트 레지스터(140)의 트랜지스터들이 턴-온되는 전압이므로, 게이트 하이 전압(VGH)이 시프트 레지스터에 연결된 신호 라인들로 인가될 시에 시프트 레지스터(140)에 포함된 트랜지스터들이 턴-온된다.
이렇게 모든 신호라인들에 게이트 하이 전압(VGH)이 공급되면, 도 8에 도시된 바와 같이 모든 스캔라인들(GL1 내지 GLn)로 동시에 게이트 하이 전압(VGH)이 출력되어 각 서브픽셀들(SP)의 스위칭 트랜지스터들 즉, TFT를 턴-온시키게 된다. 이때, 데이터 구동부(120)는 데이터라인들(DL1 내지 DLm)에 블랙 데이터신호 또는 그라운드 전압(GND)을 공급하여 서브 픽셀(SP)들을 일정 상태로 초기화시킨다. 이후, 시프트 레지스터(140)에 연결된 신호라인들에 게이트 하이 전압(VGH)을 차단하여 그 신호 라인들의 전압과 시프트 레지스터의 잔류전하의 자연 방전을 유도한다.
본 발명은 제어신호(CS)가 공급되는 신호 라인이 다른 신호라인들에 비해 잔류전하가 더 천천히 방전되도록 제어신호(CS) 라인의 방전을 지연시켜 제어 노드부(24)에 포함된 트랜지스터들, 즉 제어신호(CS)라인에 의해 구동되는 트랜지스터들이 그 이외에 트랜지스터들 보다 더 오랫 동안 턴-온 상태를 유지할 수 있게 한다.
도 9는 노드 제어부(240)의 제어신호 유무에 따라 달라지는 스캔 구동부의 출력 전압(Vout)을 보여 주는 파형도이다.
도 9를 참조하면, 시프트 레지스터(140)에 제어신호(CS) 라인에 따라 구동되는 트랜지스터들의 턴-온 상태가 그 밖의 다른 트랜지스터들 보다 더 긴 기간 동안 유지되지 못하면, 파워 오프 이후에 잔류전하가 완전히 방전되지 못한다. "t1"은 파워 오프 시퀀스 스타트 타이밍이다. 이 경우, 풀업 및 풀다운 트랜지스터(Tpu, Tpd)의 드레인 및 소오스 전극과 제 1노드(N1) 및 제 2노드(N2)의 전압이 동시에 하강되기 때문에 제 1노드(N1) 및 제 2노드(N2)의 잔류전하가 남게 되어 트랜지스터의 열화를 초래할 수 있다. 특히, 오프 커런트(Off current)가 낮은 산화물 반도체 트랜지스터로 트랜지스터들이 구현되면, 각 노드들(N1, N2)의 잔류전하가 자연 방전되지 못하고 오랜 기간 동안 남아있을 수 있기 때문에 트랜지스터들(Tpu, Tpd)에 매우 큰 스트레스로 작용하게 된다.
반면에, 본 발명의 시프트 레지스터에 제어 신호(CS) 라인이 연결되어 노드 제어부(24)를 제어하면, 노드 제어부(24)의 트랜지스터들(T1, T2, T3)이 그 이외에 다른 트랜지스터들에 비해 더 연장된 기간 동안 턴-온 상태를 유지할 수 있으므로 제 1노드(N1), 제 2노드(N2) 및 출력 단자(20)의 잔류 전하를 완전히 방전시킬 수 있어, 스캔 구동부(130, 140)의 안정성을 향상시킬 수 있다.
본 발명은 파워 오프 시퀀스 수행 시, 노드 제어부(24)의 트랜지스터들을 시프트 레지스터의 다른 트랜지스터들 보다 더 긴 시간 동안 턴-온 상태를 유지하도록 구동한다.
노드제어부(24)에 포함된 트랜지스터들의 턴-온 상태를 더 길게 할 수 있는 방법의 일 예로, 제어 신호 라인의 전압을 다른 신호 라인들 보다 더 길게 유지할 수 있다. 다시 말해서, 제어신호 라인 이외에 신호라인들에 게이트 하이 전압(VGH)의 공급을 중단한 이후 일정 기간 동안 제어 신호 라인의 전압을 고전위 전압을 유지하게 함으로써 노드 제어부(24)에 포함된 트랜지스터들의 턴-온 상태를 유지할 수 있다. 여기서, 고전위 전압은 게이트 하이 전압(VGH)이나 그 보다 높은 전압일 수 있다.
이 밖에도 제어 신호 라인의 시상수를 적절히 조절하여 제어 신호 라인의 자연 방전 시간을 증가시켜 노드 제어부(24)의 트랜지스터들이 다른 트랜지스터들 보다 더 오랫동안 턴-온 상태를 유지할 수 있게 할 수도 있다. 상술한 방법들 이외에도 다양한 방법으로 노드 제어부(24)의 트랜지스터들의 턴-온 상태를 더 길게 유지하여 이에 연결된 노드들에서부터 잔류전하를 방전시킬 수 있다.
도 10은 본 발명의 일 실시예에 따른 파워 오프 시퀀스를 보여 주는 파형도이다.
도 10을 참조하면, 전원부(150)는 입력 전압(Vin)의 변화를 감지하여 그 입력 전압(Vin)이 소정의 기준 전압 이하로 떨어질 때 파워 오프 시퀀스를 시작한다. 전원부(150)는 파워 오프 시점(t0)에 입력 전압(Vin)이 낮아지기 시작하고 그 입력 전압(Vin)이 기준 전압에 도달할 때(t1) 방전 제어 신호(DSC)의 전압을 로우 로직 전압(low logic voltage)으로 반전시킨다.
방전 제어 신호(DSC)가 로우 로직 전압으로 반전되면, 게이트 로우 전압(VGL), 게이트 하이 전압(VGH1, VGH2)이 그라운드 전압(OV)으로 방전된다. 전원부(150)의 VGH 출력 단자들 중에서 VGH2가 출력되는 출력 단자의 시상수가 VGH1의 출력 단자의 그 것 보다 더 크다. 시상수는 출력 단자에 연결된 저항과 커패시터(Capacitor)의 용량으로 조절될 수 있다. 그 결과, 제 1 및 제 2게이트 하이 전압(VGH1, VGH2)은 방전 제어 신호(DSC)에 따라 t1에 동시에 방전되기 시작하지만, 제 1 게이트 하이 전압(VGH1)은 t3에 0V에 도달하고 제 2 게이트 하이 전압(VGH2)은 t4에 0V에 도달한다.
클럭 신호(CLKx)는 제 1기간(P1) 동안 제 1게이트 하이 전압(VGH1)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 클럭 신호(CLKx)는 시프트 레지스터(140)의 시프트 타이밍을 제어하는 도 3 내지 도 5의 클럭 신호(CLK1~CLK4)이다. 클럭 신호(CLKx)는 파워 오프 시퀀스에서 t0에 게이트 로우 전압(VGL)으로 떨어진 후에, t1에 제 1게이트 하이 전압(VGH1)으로 상승한다. 그리고 클럭 신호(CLx)는 t1 이후에 방전되는 제 1게이트 하이 전압(VGH1)을 따라 방전되어 t3에 0V에 도달한다. 부극성 직류 전원(VSS)은 t1 까지 부극성 직류 전압 예를 들어 -10V를 유지하고, t1에 제 1게이트 하이 전압(VGH1)으로 상승한 다음, 방전되어 t3에 0V에 도달한다.
노드 제어부(24)를 제어하는 제어 신호(CS)는 제 1기간(P1) 동안 게이트 로우 전압(VGL)을 유지하고, 제 2기간(P1)에서 게이트 하이 전압(VGH2)으로 반전된다. 그리고 제어 신호(CS)의 전압은 파워 오프 시퀀스에서 t1에 제 2 게이트 하이 전압(VGH2)으로 상승한 후에 방전이 지연되어 t4에 0V로 도달한다. 따라서, 본 발명은 노드 제어부(24)에 포함된 트랜지스터들의 턴-온 상태를 파워 오프 시퀀스에서 더 길게 제어할 수 있다. 이 방법 이외에도 다양한 방법으로 노드 제어부(24)의 트랜지스터들의 턴-온 상태를 더 길게 유지하여 이에 연결된 노드들에서부터 잔류전하를 방전시킬 수 있다.
도 11은 본 발명의 다른 실시예에 따른 파워 오프 시퀀스를 보여 주는 파형도이다.
도 11을 참조하면, 전원부(150)는 입력 전압(Vin)의 변화를 감지하여 그 입력 전압(Vin)이 소정의 제 1기준 전압 이하로 떨어질 때 파워 오프 시퀀스를 시작한다. 전원부(150)는 파워 오프 시점(t0)에 입력 전압(Vin)이 낮아지기 시작하고 그 입력 전압(Vin)이 제 1기준 전압에 도달할 때(t1), 제 1방전 제어 신호(DSC1)의 전압을 로우 로직 전압으로 반전시킨다. 이어서, 전원부(150)는 제 1방전 제어 신호(DSC1)를 지연 시켜 t2에 제 2방전 제어 신호(DSC2)의 전압을 로우 로직 전압으로 반전시킨다.
게이트 로우 전압(VGL)과 제 1게이트 하이 전압(VGH1)은 제 1방전 제어 신호(DSC1)에 따라 방전되어 t1부터 방전되기 시작한다. 이에 비하여, 제 2게이트 하이 전압(VGH2)은 제 2방전 제어 신호(DSC2)에 따라 방전되어 t2부터 방전되기 시작한다. 그 결과, 제 2게이트 하이 전압(VGH2)이 제 1게이트 하이 전압(VGH1) 보다 늦게 방전되기 시작하여 제 1 게이트 로우 전압(VGH1)은 t3에 0V에 도달하고 제 2 게이트 로우 전압(VGH2)은 t4에 0V에 도달한다.
클럭 신호(CLKx)는 제 1기간(P1) 동안 제 1게이트 하이 전압(VGH1)과 게이트 로우 전압(VGL) 사이에서 스윙한다. 클럭 신호(CLKx)는 파워 오프 시퀀스에서 t0에 게이트 로우 전압(VGL)으로 떨어진 후에, t1에 제 1게이트 하이 전압(VGH1)으로 상승한다. 그리고 클럭 신호(CLx)는 t1 이후에 방전되는 제 1게이트 하이 전압(VGH1)을 따라 방전되어 t3에 0V에 도달한다. 부극성 직류 전원(VSS)은 t1 까지 부극성 직류 전압 예를 들어 -10V를 유지하고, t1에 제 1게이트 하이 전압(VGH1)으로 상승한 다음, 방전되어 t3에 0V에 도달한다.
노드 제어부(24)를 제어하는 제어 신호(CS)는 제 1기간(P1) 동안 게이트 로우 전압(VGL)을 유지하고, 제 2기간(P1)에서 제 2게이트 하이 전압(VGH2)으로 반전된다. 그리고 제어 신호(CS)의 전압은 파워 오프 시퀀스에서 t1에 제 2 게이트 하이 전압(VGH2)으로 상승한 후에 방전되는 제 2게이트 하이 전압(VGH2)을 따라 t4에 0V로 도달한다. 따라서, 본 발명은 노드 제어부(24)에 포함된 트랜지스터들의 턴-온 상태를 파워 오프 시퀀스에서 더 길게 제어할 수 있다.
도 12는 도 4에 도시된 스테이지 회로 구성의 일 예를 보여 주는 회로도이다. 스테이지 회로 구성은 도 12에서 예시되고 있으나, 이에 한정되지 않는다는 것에 주의하여야 한다. 예컨대, 스테이지 회로는 공지된 어떠한 형태의 스테이지 회로 구조로 구현될 수 있다.
도 12를 참조하면, 구동부(22)는 하나의 풀업 트랜지스터(Tpu) 및 두 개의 풀다운 트랜지스터(Tpd1, Tpd2)를 구비한다.
노드 제어부(24)의 첫 번째 제 2트랜지스터(T2_1)는 QB1노드(즉, 첫 번째 제 2노드(N2))와 저전위 전원 라인 사이에 접속되고, 두 번째 제 2트랜지스터(T2_2)는 QB2노드(즉, 두 번째 제 2노드(N2'))와 저전위 전원 라인 사이에 접속된다.
구동부(22)는 순방향 트랜지스터(Tf), 역방향 트랜지스터(Tr), 제 11트랜지스터(T11) 내지 제 17트랜지스터(T17)를 구비한다. 순방향 트랜지스터(Tf)는 이전 스테이지의 스캔펄스에 의하여 턴-온된다. 역방향 트랜지스터(Tr)는 다음단 스테이지의 스캔펄스에 의하여 턴-온된다. 순방향 전압원(V_F)의 전압은 게이트 하이 전압원(VDD)의 전압(VGH)으로 설정될 수 있고, 역방향 전압원(V_R)의 전압은 게이트 로우 전압원(VSS)의 전압(VGL)으로 설정될 수 있다.
제 1교류전압(Vac1)은 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 교류전압으로 발생될 수 있으나 이에 한정되지 않는다. 제 1교류전압(Vac1)은 프레임마다 극성이 반전된다. 이와 같은 구동부(22)의 구성 및 구동방법은 공지된 것으로 스캔펄스가 공급되는 과정을 간략히 설명하기로 한다.
동작과정을 간략히 설명하면, 순방향으로 구동되는 경우 스타트 신호(Vst) 또는 이전 스테이지의 스캔 펄스가 Vout(P-2)로 공급되어 순방향 트랜지스터(Tf) 및 제 17트랜지스터(T17)가 턴-온된다. 순방향 트랜지스터(Tf)가 턴-온되면 순방향 전압원(V_F)의 전압이 Q노드로 공급된다. 제 17트랜지스터(T17)가 턴-온되면 QB1 노드로 게이트 로우 전압(VGL)이 공급된다.
Q노드로 순방향 전압원(V_F)의 전압이 공급되면 풀업 트랜지스터(Tpu), 제 13트랜지스터(T13), 제 16트랜지스터(T16)가 턴-온된다.
제 13트랜지스터(T13) 및 제 17트랜지스터(T17)가 턴-온되면 QB1 노드로 게이트 로우 전압원(VSS)의 전압(VGL)이 공급되고, 이에 따라 첫 번째 풀다운 트랜지스터(Tpd1) 및 제 11트랜지스터(T11)가 턴-오프된다. 추가적으로, 두 번째 풀다운 트랜지스터(Tpd2)도 다음단 스테이지의 QB2노드(미도시)에 의하여 턴-오프 상태를 유지한다.
제 16트랜지스터(T16)가 턴-온되면 게이트 로우 전압(VGL)이 제 3노드(N3)로 공급된다. 이때, 제 1교류전압(Vac1)이 정극성 전압으로 설정되기 때문에 제 14트랜지스터(T14)가 턴-온된다. 따라서, 제 16트랜지스터(T16)가 턴-온되는 기간 동안 제 3노드(N3)로는 게이트 로우 전압(VGL) 및 제 1교류전압(Vac1)이 동시에 공급된다.
여기서, 제 16트랜지스터(M16)는 제 14트랜지스터(M14) 보다 큰 사이즈로 형성되고, 이에 따라 제 3노드(N3)는 게이트 로우 전압(VGL)을 유지한다. 제 3노드(N3)가 게이트 로우 전압(VGL)으로 설정되면 제 15트랜지스터(T15)가 턴-오프된다.
풀업 트랜지스터(Tpu)가 턴-온되면 출력 단자(20)는 제 1클럭신호(CLK1)를 공급받는다. 즉, 풀업 트랜지스터(Tpu)는 턴-온 기간 동안 제 1클럭신호(CLK1)의 하이전압 (즉, 게이트 하이 전압원(VDD)의 전압)을 스캔펄스로서 출력 단자(20)로 공급한다.
이후, 다음 스테이지의 스캔펄스가 Vout(P+3)으로 공급되어 역방향 트랜지스터(Tr)가 턴-온된다. 역방향 트랜지스터(Tr)가 턴-온되면 역방향 전압원(V_R)의 전압이 Q노드로 공급된다. Q노드로 역방향 전압원(V_R)의 전압이 공급되면 풀업 트랜지스터(Tpu), 제 13트랜지스터(T13), 제 16트랜지스터(T16)가 턴-오프된다.
이 때, 정극성으로 설정된 제 1교류전압(Vac1)에 의하여 제 14트랜지스터(M14)가 턴-온되고, 이에 따라 제 3노드(N3)가 하이전압으로 설정된다. 제 3노드(N3)가 하이전압으로 설정되면 제 15트랜지스터(M15)가 턴-온된다.
제 15트랜지스터(M15)가 턴-온되면 정극성의 제 1교류전압(Vac1)이 QB1 노드로 공급된다. QB1 노드로 제 1교류전압(Vac1)이 공급되면 첫 번째 풀다운 트랜지스터(Tpd1) 및 제 11트랜지스터(T11)가 턴-온된다.
제 11트랜지스터(T11)가 턴-온되면 게이트 로우 전압(VGL)이 Q노드로 공급된다. 첫 번째 풀다운 트랜지스터(Tpd1)가 턴-온되어 게이트 로우 전압원(VSS)의 전압(VGL)이 출력 단자(20)로 공급된다. 이후, 스테이지들은 상술한 과정을 반복하면서 스캔라인으로 스캔펄스를 공급한다.
풀업 트랜지스터(Tpu)를 제어하는 Q노드, 두 개의 풀다운 트랜지스터(Tpd1, Tpd2)를 제어하는 QB노드 및 출력 단자(20) 각각에 잔류전하를 방전시키기 위한 노드 제어부(24)의 트랜지스터(T1 내지 T3)가 연결되어 있다.
추가적으로, 구동부(22)에는 외부 신호라인들과 접속되지 않는 노드가 존재 할 수 있다. 예를 들어, 도 11에 도시된 구동부(22)에서 제 3노드(N3)는 외부 신호라인들과 직접적으로 접속되지 않는 노드이며, 구동방법에 따라 일시적으로 플로팅 상태가 될 수 있는 노드이다. 노드 제어부(24)는 구동부(22)의 동작에 따라 플로팅 상태가 될 수 있는 노드와 게이트 로우 전압원(VSS) 사이에 접속되는 트랜지스터 (예: 제 4트랜지스터(T4))를 더 구비 할 수 있다. 노드 제어부(24)에 추가로 구비되는 트랜지스터의 개수는 한정되지 않고, 구동부(22)내의 플로팅 상태가 될 수 있는 노드들의 개수에 따라 임의로 변경될 수 있다.
제 4트랜지스터(T4)는 노드 제어부(24)의 트랜지스터들 중 Q노드, QB노드 및 출력 단과 연결된 트랜지스터들 (T1내지 T3)의 동작과 같이 제어신호(CS)에 대응하여 턴-온 및 턴-오프 된다. 다시 말해서, 스캔펄스가 공급되지 않는 제 2기간(P2)동안 제 4 트랜지스터를 턴-온 시켜 게이트 로우 전압(VGL)을 공급하여 제 3노드(N3)가 플로팅 상태로 되지 않도록 구동한다. 추가로, 파워오프 시퀀스를 수행할 시에도, 외부 신호라인이 직접적으로 연결되지 않은 제 3노드(N3)에서부터 잔류전하를 방전시키는 역할도 수행할 수 있다. 이와 같은 노드 제어부(24)의 동작과정은 상술한 바와 동일하므로 상세한 설명은 생략하기로 한다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
20 : 출력 단자 22 : 구동부
24 : 노드 제어부 100 : 표시 패널
100A : 표시영역 100B : 비표시 영역
110 : 타이밍 콘트롤러 120 : 데이터 구동부
130 : 레벨 시프터 140 : 시프트 레지스터

Claims (13)

  1. 스캔 펄스를 시프트하여 출력하는 복수의 스테이지를 구비하는 시프트 레지스터를 구비하며;
    상기 스테이지들 중 제 i(i는 자연수) 스테이지는,
    제 1노드의 전압에 대응하여 출력 단자로 게이트 하이 전압을 공급하기 위한 풀업 트랜지스터와;
    제 2노드의 전압에 대응하여 상기 출력 단자로 게이트 로우 전압을 공급하기 위한 풀다운 트랜지스터와;
    상기 제 1노드와 상기 게이트 로우 전압원 사이에 접속되며, 제어신호에 의하여 제어되는 제 1트랜지스터와;
    상기 제 2노드와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 2트랜지스터와;
    상기 출력 단자와 상기 게이트 로우 전압원 사이에 접속되며, 상기 제어신호에 의하여 제어되는 제 3트랜지스터를 구비하는 것을 특징으로 하는 표시패널.
  2. 제 1항에 있어서,
    상기 스캔 펄스가 출력되는 기간 동안 상기 제어신호는 상기 제 1트랜지스터 내지 제 3트랜지스터가 턴-오프되도록 상기 게이트 로우 전압으로 설정된 것을 특징으로 하는 표시패널.
  3. 제 1항에 있어서,
    한 프레임 기간 중 상기 스캔 펄스가 출력되는 제 1기간을 제외한 제 2기간 동안 상기 제어신호는 상기 제 1트랜지스터 내지 제 3트랜지스터가 턴-온되는 전압으로 설정된 것을 특징으로 하는 표시패널.
  4. 제 3항에 있어서,
    상기 제 2기간 동안 상기 제어신호는 상기 게이트 로우 전압 및 게이트 하이 전압 사이의 전압으로 설정된 것을 특징으로 하는 표시패널.
  5. 제 1항에 있어서,
    상기 게이트 로우 전압원 및 적어도 하나의 클럭신호에 대응하여 상기 제 1노드 및 제 2노드의 전압을 제어하기 위하여 복수의 트랜지스터들을 구비한 구동부를 더 구비하는 것을 특징으로 하는 표시패널.
  6. 제 5항에 있어서,
    상기 구동부에 포함된 노드들 중 외부 신호 라인들과 접속되지 않는 적어도 하나의 노드와 상기 게이트 로우 전압원 사이에 위치되며, 상기 제어신호에 의하여 제어되는 적어도 하나의 제 4트랜지스터를 더 구비하는 것을 특징으로 하는 표시패널.
  7. 제 5항에 있어서,
    파워 공급이 중단될 때 상기 게이트 로우 전압을 공급하기 위한 제 1신호 라인, 상기 게이트 하이 전압을 공급하기 위한 제 2신호 라인, 상기 클럭신호를 공급하기 위한 제 3신호 라인 및 상기 제어신호를 공급하기 위한 제 4신호 라인으로 상기 게이트 하이 전압이 공급되며,
    상기 제어신호를 공급하기 위한 제 4신호 라인에는 상기 제 1신호라인, 제 2신호라인 및 상기 제 3신호라인에 인가되는 기간보다 더 긴 기간 동안 상기 게이트 하이 전압이 공급되는 것을 특징으로 하는 표시패널.
  8. 제 5항에 있어서,
    파워 공급이 중단될 때 상기 제 1트랜지스터, 제 2트랜지스터, 제 3트랜지스터 및 제 4트랜지스터가 상기 시프트 레지스터의 다른 트랜지스터들 보다 더 긴 기간 동안 턴-온 상태를 유지하는 것을 특징으로 하는 표시패널.
  9. 제 1항에 있어서,
    상기 시프트 레지스터를 구성하는 트랜지스터들은 산화물 반도체 트랜지스터인 것을 특징으로 하는 표시패널.
  10. 스캔 펄스를 시프트하여 출력하는 복수의 스테이지를 포함하는 스캔 구동부의 구동방법에 있어서,
    제 1노드에 접속된 풀업 트랜지스터 및 제 2노드에 접속된 풀다운 트랜지스터를 교번적으로 턴-온하면서 출력 단자로 게이트 하이 전압 및 게이트 로우 전압 중 어느 하나를 출력하는 단계와,
    한 프레임 기간 중 상기 스캔 펄스가 출력되는 제 1기간을 제외한 제 2기간 동안 상기 제 1노드와 게이트 로우 전압원 사이에 접속된 제 1트랜지스터, 상기 제 2노드와 게이트 로우 전압원 사이에 접속된 제 2트랜지스터 및 상기 출력 단자와 게이트 로우 전압원 사이에 접속된 제 3트랜지스터를 턴-온시켜 상기 제 1노드, 제 2노드 및 출력 단자를 게이트 로우 전압으로 유지하는 단계를 포함하는 것을 특징으로 하는 표시패널의 구동방법.
  11. 제 10항에 있어서,
    기 제 1기간 동안 상기 제 1트랜지스터 내지 제 3트랜지스터는 턴-오프 상태로 설정되는 것을 특징으로 하는 표시패널의 구동방법.
  12. 제 10항에 있어서,
    상기 제 2기간 동안 상기 제어신호는 상기 게이트 하이 전압 및 게이트 로우 전압 사이의 전압으로 설정되는 것을 특징으로 하는 표시패널의 구동방법.
  13. 제 10항에 있어서,
    파워 공급이 중단될 때, 상기 게이트 로우 전압을 공급하기 위한 제 1신호 라인, 상기 게이트 하이 전압을 공급하기 위한 제 2신호 라인, 클럭신호를 공급하기 위한 제 3신호 라인 및 상기 제어신호를 공급하기 위한 제4신호 라인을 포함한 외부 신호 라인들로 동시에 상기 제어신호로 설정된 전압 보다 더 높은 전압을 공급하는 단계와,
    상기 제 1신호 라인, 상기 제 2신호 라인 및 상기 제 3신호 라인에는 전압 공급을 중단하고, 상기 제 4신호 라인에는 일정 시간만큼 전압 공급을 더 유지하는 단계를 포함하는 것을 특징으로 하는 표시패널의 구동방법.
KR1020140170605A 2014-12-02 2014-12-02 스캔 구동부를 포함하는 표시패널 및 그의 구동방법 KR101679923B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140170605A KR101679923B1 (ko) 2014-12-02 2014-12-02 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
EP15196346.9A EP3029665B1 (en) 2014-12-02 2015-11-25 Display panel and method of driving the same
CN201510856688.8A CN105654882B (zh) 2014-12-02 2015-11-30 显示面板及其驱动方法
US14/953,614 US9754551B2 (en) 2014-12-02 2015-11-30 Display panel having a node controller for discharging nodes in a scan driver and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140170605A KR101679923B1 (ko) 2014-12-02 2014-12-02 스캔 구동부를 포함하는 표시패널 및 그의 구동방법

Publications (2)

Publication Number Publication Date
KR20160066636A true KR20160066636A (ko) 2016-06-13
KR101679923B1 KR101679923B1 (ko) 2016-11-28

Family

ID=54705097

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140170605A KR101679923B1 (ko) 2014-12-02 2014-12-02 스캔 구동부를 포함하는 표시패널 및 그의 구동방법

Country Status (4)

Country Link
US (1) US9754551B2 (ko)
EP (1) EP3029665B1 (ko)
KR (1) KR101679923B1 (ko)
CN (1) CN105654882B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150070840A (ko) * 2013-12-17 2015-06-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180018914A (ko) * 2016-08-10 2018-02-22 삼성디스플레이 주식회사 표시 장치의 게이트 드라이버
KR20180036396A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
US11594196B2 (en) 2017-02-15 2023-02-28 Samsung Display Co., Ltd. Display device improving response speed of a gate clock signal or eliminating delay in the gate clock signal

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677383B2 (ja) * 2015-03-03 2020-04-08 天馬微電子有限公司 電子回路、走査回路及び表示装置並びに電子回路の寿命延長方法
US20160267854A1 (en) * 2015-03-09 2016-09-15 Qualcomm Mems Technologies, Inc. Driver circuit with reduced leakage
CN104715734B (zh) * 2015-04-14 2017-08-08 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及显示装置
CN104821148B (zh) * 2015-05-28 2016-11-09 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105223713B (zh) * 2015-09-09 2018-05-25 深圳市华星光电技术有限公司 保护电路及具有该保护电路的液晶显示器
KR102472867B1 (ko) * 2015-09-22 2022-12-02 삼성디스플레이 주식회사 표시장치
CN105139796B (zh) * 2015-09-23 2018-03-09 深圳市华星光电技术有限公司 一种goa电路、显示装置和goa电路的驱动方法
CN105427790B (zh) * 2016-01-05 2017-12-08 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106157912B (zh) * 2016-08-30 2018-10-30 合肥京东方光电科技有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN106157923B (zh) * 2016-09-26 2019-10-29 合肥京东方光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
KR20180062282A (ko) * 2016-11-30 2018-06-08 엘지디스플레이 주식회사 표시 장치용 발광 제어부 및 이를 적용한 유기 발광 표시 장치
CN106601206B (zh) * 2016-12-30 2019-01-11 深圳市华星光电技术有限公司 Goa栅极驱动电路以及液晶显示装置
CN206370279U (zh) 2017-01-03 2017-08-01 京东方科技集团股份有限公司 电荷释放电路、显示基板、显示面板及显示装置
CN206388486U (zh) 2017-01-22 2017-08-08 京东方科技集团股份有限公司 移位寄存器电路、goa电路和显示装置
CN106847218A (zh) * 2017-03-07 2017-06-13 合肥京东方光电科技有限公司 具有容错机制的移位寄存器及其驱动方法和栅极驱动电路
US20180277232A1 (en) * 2017-03-27 2018-09-27 Int Tech Co., Ltd. Shift register
CN106898287B (zh) * 2017-03-28 2020-12-01 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路
KR102367271B1 (ko) * 2017-07-28 2022-02-23 엘지디스플레이 주식회사 게이트 구동회로 및 이를 이용한 표시장치
CN109461411B (zh) * 2017-09-06 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路及显示面板
CN109559688A (zh) * 2017-09-26 2019-04-02 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路以及控制方法
KR102570824B1 (ko) * 2017-10-31 2023-08-24 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함한 전계발광 표시장치
CN107945762A (zh) * 2018-01-03 2018-04-20 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107919100B (zh) * 2018-01-04 2020-10-13 深圳市华星光电技术有限公司 一种栅极驱动电路及液晶显示器
CN110322847B (zh) * 2018-03-30 2021-01-22 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
CN108346405B (zh) * 2018-03-30 2020-08-11 厦门天马微电子有限公司 移位寄存器单元、栅极驱动电路、显示面板及显示装置
CN109491543B (zh) * 2018-11-06 2020-12-25 京东方科技集团股份有限公司 一种触控显示面板、制作方法及驱动方法
US11348530B2 (en) * 2018-12-10 2022-05-31 Samsung Display Co., Ltd. Scan driver and display device having the same
CN110164353A (zh) * 2019-05-21 2019-08-23 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板和显示装置
CN110310600B (zh) * 2019-08-16 2021-03-05 上海天马有机发光显示技术有限公司 显示面板的驱动方法、显示驱动装置和电子设备
KR20210025154A (ko) * 2019-08-26 2021-03-09 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시장치
CN113287028B (zh) * 2019-09-30 2023-01-31 京东方科技集团股份有限公司 电子基板及其制作方法、显示面板
KR102659780B1 (ko) * 2019-11-18 2024-04-22 이 잉크 코포레이션 전기-광학 디스플레이들을 구동하기 위한 방법들
CN110827730B (zh) 2019-11-28 2022-12-13 京东方科技集团股份有限公司 一种检测ltpsamoled显示基板像素区晶体管特性的电路与方法
CN113096608B (zh) * 2019-12-19 2022-08-19 京东方科技集团股份有限公司 一种电泳显示面板及其驱动方法、显示装置
CN111326096A (zh) * 2020-04-07 2020-06-23 武汉华星光电技术有限公司 Goa电路及显示面板
KR20210145048A (ko) 2020-05-22 2021-12-01 삼성디스플레이 주식회사 에미션 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 장치의 구동 방법
TWI743984B (zh) * 2020-09-10 2021-10-21 友達光電股份有限公司 驅動方法及顯示裝置
JP2024029556A (ja) * 2022-08-22 2024-03-06 株式会社ジャパンディスプレイ 表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413073B (zh) * 2009-01-20 2013-10-21 Chunghwa Picture Tubes Ltd 具有消除關機殘影功能之液晶顯示器
CN102651186B (zh) * 2011-04-07 2015-04-01 北京京东方光电科技有限公司 移位寄存器及栅线驱动装置
US9362892B2 (en) * 2011-05-23 2016-06-07 Sharp Kabushiki Kaisha Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
JP6046413B2 (ja) * 2011-08-08 2016-12-14 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 表示装置及びその駆動方法
CN103988252B (zh) * 2011-12-15 2016-06-22 夏普株式会社 液晶显示装置及其驱动方法
WO2013137069A1 (ja) * 2012-03-12 2013-09-19 シャープ株式会社 シフトレジスタ、ドライバ回路、表示装置
KR101395997B1 (ko) * 2012-07-31 2014-05-28 엘지디스플레이 주식회사 게이트 구동회로와 이를 이용한 표시장치
CN104718568B (zh) * 2012-10-19 2017-06-09 夏普株式会社 显示装置及其驱动方法
KR101992158B1 (ko) * 2013-04-30 2019-09-30 엘지디스플레이 주식회사 게이트 쉬프트 레지스터와 이를 이용한 표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150070840A (ko) * 2013-12-17 2015-06-25 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
KR20180018914A (ko) * 2016-08-10 2018-02-22 삼성디스플레이 주식회사 표시 장치의 게이트 드라이버
KR20180036396A (ko) * 2016-09-30 2018-04-09 엘지디스플레이 주식회사 쉬프트 레지스터 및 그를 이용한 표시 장치
US11594196B2 (en) 2017-02-15 2023-02-28 Samsung Display Co., Ltd. Display device improving response speed of a gate clock signal or eliminating delay in the gate clock signal

Also Published As

Publication number Publication date
KR101679923B1 (ko) 2016-11-28
CN105654882B (zh) 2018-11-06
EP3029665B1 (en) 2019-05-08
US20160155409A1 (en) 2016-06-02
EP3029665A2 (en) 2016-06-08
US9754551B2 (en) 2017-09-05
CN105654882A (zh) 2016-06-08
EP3029665A3 (en) 2016-09-14

Similar Documents

Publication Publication Date Title
KR101679923B1 (ko) 스캔 구동부를 포함하는 표시패널 및 그의 구동방법
US8994629B2 (en) Gate shift register and display device comprising the same
KR102472193B1 (ko) 데이터 구동 회로, 디스플레이 패널 및 디스플레이 장치
US11024245B2 (en) Gate driver and display device using the same
US20170032731A1 (en) Gate drive circuit and display device using the same
KR102242892B1 (ko) 스캔구동부 및 이를 이용한 유기전계발광표시장치
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
US20110273417A1 (en) Gate shift register and display device using the same
KR102020932B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
KR102656430B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR20160077315A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR101366877B1 (ko) 표시장치
US10347207B2 (en) Scan driver and driving method thereof
KR20120041453A (ko) 스캔 펄스 스위칭 회로와 이를 이용한 표시장치
KR20180072269A (ko) 게이트 드라이버 및 그를 이용한 표시 장치
KR102040659B1 (ko) 스캔 구동부 및 이를 이용한 표시장치
US9934743B2 (en) Drive device, drive method, display device and display method
KR102125281B1 (ko) 표시 장치 및 이의 구동 방법
KR101773576B1 (ko) 액정 표시 장치 및 그 구동 방법
KR102634178B1 (ko) 게이트 구동회로와 이를 이용한 표시장치
KR20150086771A (ko) 게이트 드라이버 및 그것을 포함하는 표시 장치
KR20140131448A (ko) 스캔 구동부 및 이를 이용한 표시장치
KR101746685B1 (ko) 액정 표시 장치 및 그 구동 방법
KR20150072745A (ko) 액정표시장치
KR102283377B1 (ko) 표시장치와 그 게이트 구동 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant