KR20160066588A - 유기 발광 표시 장치 및 이의 구동 방법 - Google Patents

유기 발광 표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR20160066588A
KR20160066588A KR1020140170287A KR20140170287A KR20160066588A KR 20160066588 A KR20160066588 A KR 20160066588A KR 1020140170287 A KR1020140170287 A KR 1020140170287A KR 20140170287 A KR20140170287 A KR 20140170287A KR 20160066588 A KR20160066588 A KR 20160066588A
Authority
KR
South Korea
Prior art keywords
transistor
node
pixel row
voltage
threshold voltage
Prior art date
Application number
KR1020140170287A
Other languages
English (en)
Other versions
KR102320311B1 (ko
Inventor
김철민
강형율
채세병
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140170287A priority Critical patent/KR102320311B1/ko
Priority to US14/680,518 priority patent/US9812066B2/en
Priority to TW104115555A priority patent/TWI717318B/zh
Priority to CN202010338227.2A priority patent/CN111462690B/zh
Priority to CN201510557203.5A priority patent/CN105679237B/zh
Publication of KR20160066588A publication Critical patent/KR20160066588A/ko
Application granted granted Critical
Publication of KR102320311B1 publication Critical patent/KR102320311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치가 제공된다. 유기 발광 표시 장치는 매트릭스 배열된 복수의 화소를 포함하되, 상기 각 화소는 유기 발광 소자, 일 스캔 라인에 게이트 전극이 연결되고, 일 전극이 일 데이터 라인에 연결되고, 타 전극이 제1 노드에 연결된 제1 트랜지스터, 상기 제1 트랜지스터를 통해 제공되는 데이터 신호에 따라 상기 유기 발광 소자를 구동하는 제2 트랜지스터, 상기 제1 노드와 상기 제2 트랜지스터의 게이트 전극이 연결된 제2 노드 사이에 접속된 제1 커패시터, 상기 제1 노드와 제1 전원 전압 사이에 접속된 제2 커패시터, 상기 제1 전원 전압과 상기 제2 트랜지스터의 타 전극이 연결된 제3 노드를 연결하는 제3 트랜지스터, 상기 제2 트랜지스터의 일 전극과 상기 유기 발광 소자의 애노드 전극이 연결된 제4 노드를 연결하는 제4 트랜지스터; 상기 제1 노드와 일 전극이 연결되고, 상기 제3 노드에 타 전극이 연결된 제5 트랜지스터, 초기화 전압이 인가되는 제5 노드와 일 전극이 연결되고, 타 전극이 상기 제4 노드에 연결된 제6 트랜지스터 및 상기 제2 노드와 상기 제5 노드를 연결하는 제7 트랜지스터를 포함한다.

Description

유기 발광 표시 장치 및 이의 구동 방법{ORGANIC LIGHT EMITTING DISPLAY AND DRIVING METHOD OF THE SAME}
본 발명은 유기 발광 표시 장치 및 이의 구동 방법에 관한 것이다.
차세대 디스플레이로 주목 받고 있는 유기 발광 표시 장치는 스스로 발광하는 자체 발광 소자를 구비하여 응답 속도가 빠르고 발광효율, 휘도 및 시야각이 큰 장점이 있다. 유기 발광 표시 장치의 각 화소(Pixel)는 자체 발광 소자인 유기 발광 소자(Organic Light Emitting Diode: 이하, "OLED"라 함)를 가진다. 그리고, 유기 발광 표시 장치의 각 화소는 화소의 발광정보를 가진 데이터 신호를 인가하기 위한 데이터 라인과 상기 데이터 신호가 순차적으로 화소에 인가될 수 있도록 스캔 신호를 인가하기 위한 스캔 라인이 연결된다. 유기 발광 표시 장치에서 동일한 데이터 라인으로 연결된 화소들은 서로 상이한 스캔 라인과 연결되고, 동일한 스캔 라인으로 연결된 화소들은 서로 상이한 데이터 라인으로 연결되는 구조를 가진다. 따라서, 평판 표시 장치의 해상도를 증가하기 위하여 화소의 수를 증가시킬 경우, 상기 데이터 라인 또는 상기 스캔 라인의 수가 비례하여 증가하게 되므로, 데이터 라인의 증가에 따라 상기 데이터 신호를 생성하여 인가하는 데이터 구동부에 포함되는 회로의 수가 증가하여 제조 비용이 상승하는 문제점이 발생한다. 이러한 문제점을 해결하기 위하여, 여러 신호들이 조합된 상기 데이터 신호를 디멀티플렉서(Demultiplexer)에서 역다중화(Demultiplex)하여 다수의 데이터 라인에 순차적으로 인가함으로써, 상기 데이터 구동부에 포함되는 회로의 수를 감소시키는 방법이 사용되고 있다.
그러나, 해상도가 증가함에 따라 일 수평 시간이 감소하고, 이에 따라 일 수평 시간 내에서 스캔 신호가 인가되는 시간도 감소한다. 특히, 각 화소에서 화질저하를 방지하기 위해 스캔 신호가 인가되는 기간에 문턱 전압을 보상하는 보상 회로를 구비한 경우, 스캔 신호가 인가되는 시간이 감소함에 따라 문턱 전압을 충분히 보상하지 못하여 무라(Mura) 현상이 발생하는 문제점이 있다.
이에, 본 발명이 해결하고자 하는 과제는 충분한 문턱 전압의 보상 시간과 역다중화(Demultiplex) 시간을 확보할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 다른 과제는 충분한 문턱 전압의 보상 시간과 역다중화(Demultiplex) 시간을 확보할 수 있는 유기 발광 표시 장치의 구동 방법을 제공하는 것이다.
본 발명의 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 매트릭스 배열된 복수의 화소를 포함하되, 상기 각 화소는 유기 발광 소자, 일 스캔 라인에 게이트 전극이 연결되고, 일 전극이 일 데이터 라인에 연결되고, 타 전극이 제1 노드에 연결된 제1 트랜지스터, 상기 제1 트랜지스터를 통해 제공되는 데이터 신호에 따라 상기 유기 발광 소자를 구동하는 제2 트랜지스터, 상기 제1 노드와 상기 제2 트랜지스터의 게이트 전극이 연결된 제2 노드 사이에 접속된 제1 커패시터, 상기 제1 노드와 제1 전원 전압 사이에 접속된 제2 커패시터, 상기 제1 전원 전압과 상기 제2 트랜지스터의 타 전극이 연결된 제3 노드를 연결하는 제3 트랜지스터, 상기 제2 트랜지스터의 일 전극과 상기 유기 발광 소자의 애노드 전극이 연결된 제4 노드를 연결하는 제4 트랜지스터 상기 제1 노드와 일 전극이 연결되고, 상기 제3 노드에 타 전극이 연결된 제5 트랜지스터, 초기화 전압이 인가되는 제5 노드와 일 전극이 연결되고, 타 전극이 상기 제4 노드에 연결된 제6 트랜지스터 및 상기 제2 노드와 상기 제5 노드를 연결하는 제7 트랜지스터를 포함한다.
상기 제5 트랜지스터의 게이트 전극, 제6 트랜지스터의 게이트 전극 및 제7 트랜지스터의 게이트 전극은 동일한 제어 신호 라인에 연결될 수 있다.
상기 복수의 화소는 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의될 수 있다.
상기 복수의 화소 행 그룹은 순차적으로 구동될 수 있다.
일 화소 행 그룹에 포함된 화소들에 데이터 신호가 입력되는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상될 수 있다.
상기 각 화소 행 그룹에 포함된 화소들은 문턱 전압이 동시에 보상될 수 있다.
상기 제1 커패시터는 상기 제2 트랜지스터의 문턱 전압에 대응되는 전압이 충전될 수 있다.
상기 제7 트랜지스터를 통해 제공된 상기 초기화 전압을 기준으로 상기 제2 트랜지스터의 문턱 전압의 보상이 수행될 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 매트릭스 배열되고, 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의되는 복수의 화소, 상기 복수의 화소에 스캔 신호를 제공하는 스캔 구동부, 상기 복수의 화소에 제공되는 데이터 신호를 생성하는 데이터 구동부, 상기 데이터 신호를 역다중화하여 상기 복수의 화소에 전달하는 데이터 분배부를 포함하되, 상기 복수의 화소 행 그룹은 순차적으로 구동되고, 각 화소 행 그룹에 포함된 화소들은 문턱 전압의 보상이 동시에 수행된 이후, 데이터 신호가 입력되되, 일 화소 행 그룹에 포함된 화소들에 데이터 신호가 입력되는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상된다.
상기 각 화소는 유기 발광 소자, 상기 스캔 신호에 의해 턴 온되어 일 전극을 통해 제공되는 상기 데이터 신호를 타 전극으로 전달하는 제1 트랜지스터, 상기 제1 트랜지스터를 통해 제공되는 데이터 전압에 따라 유기 발광 소자를 구동하는 제2 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속된 제1 커패시터를 포함할 수 있다.
상기 문턱 전압의 보상 단계에서 상기 제1 커패시터는 상기 제2 트랜지스터의 문턱 전압에 대응하는 전압이 충전될 수 있다.
상기 문턱 전압의 보상 이전에, 상기 제2 트랜지스터의 게이트 전극에 초기화 전압을 먼저 제공하고, 상기 초기화 전압을 기준으로 상기 제2 트랜지스터의 문턱 전압이 보상될 수 있다.
상기 과제를 해결하기 위한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 방법은 매트릭스 배열된 복수의 화소를 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의하여, 상기 각 화소 행 그룹을 순차적으로 구동하는 유기 발광 표시 장치의 구동 방법에 있어서, 일 화소 행 그룹에 포함된 화소들에 초기화 전압을 제공하는 단계, 상기 일 화소 행 그룹에 포함된 화소들의 구동 트랜지스터의 문턱 전압을 보상하는 단계, 상기 일 화소 행 그룹에 포함된 화소들에 기준 전압을 입력하는 단계, 상기 일 화소 행 그룹에 포함된 화소들에 데이터 신호를 역다중화하여 입력하는 단계, 상기 일 화소 행 그룹에 포함된 화소들을 발광시키는 단계를 포함하되, 상기 일 화소 행 그룹에 데이터 신호를 입력하는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상된다.
상기 각 화소 행 그룹에 포함된 화소들은 문턱 전압이 동시에 보상될 수 있다.
상기 각 화소는 유기 발광 소자, 상기 스캔 신호에 의해 턴 온되어 일 전극을 통해 제공되는 상기 데이터 신호를 타 전극으로 전달하는 제1 트랜지스터, 상기 제1 트랜지스터의 타 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 접속된 제1 커패시터를 포함할 수 있다.
상기 문턱 전압의 보상 단계에서 상기 제1 커패시터는 상기 구동 트랜지스터의 문턱 전압에 대응하는 전압이 충전될 수 있다.
상기 제1 트랜지스터와 상기 구동 트랜지스터를 연결하는 제어 트랜지스터를 더 포함할 수 있다.
상기 데이터 신호는 상기 스캔 신호의 게이트 온 전압 기간 동안 출력되는 디멀티플렉싱 신호에 의해 역다중화될 수 있다.
상기 초기화 전압 인가 단계에서 상기 구동 트랜지스터의 게이트 전극은 상기 초기화 전압이 충전되고, 상기 문턱 전압 보상 단계에서 상기 구동 트랜지스터의 문턱 전압은 상기 초기화 전압을 기준으로 보상될 수 있다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 의하면 적어도 다음과 같은 효과가 있다.
즉, 충분한 문턱 전압의 보상 시간과 역다중화(Demultiplex) 시간을 확보할 수 있어, 유기 발광 표시 장치의 화질을 향상시킬 수 있다.
본 발명의 실시예들에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 데이터 분배부의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 표시부의 블록도이다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 일 화소를 나타낸 회로도이다.
도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 타이밍도이다.
도 6 내지 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 각 기간별 일 화소의 동작을 나타낸 회로도이다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 방법의 순서도이다
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)"로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
비록 제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 발명의 기술적 사상 내에서 제2 구성요소일 수도 있음은 물론이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 블록도이며, 도 2는 본 발명의 일 실시예에 따른 데이터 분배부의 블록도이고, 도 3은 본 발명의 일 실시예에 따른 표시부의 블록도이다.
도 1 내지 도 3을 참조하면, 유기 발광 표시 장치(10)는 표시부(110), 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 데이터 분배부(150)을 포함한다.
표시부(110)은 화상이 표시되는 영역일 수 있다. 표시부(110)은 복수의 스캔 라인(SL1, SL2, ..., SLn), 복수의 스캔 라인(SL1, SL2, ..., SLn)과 교차하는 복수의 데이터 라인(DL1, DL2, ..., DLm) 및 복수의 스캔 라인(SL1, SL2, ..., SLn) 중 하나와 및 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 하나와 각각 연결되는 복수의 화소(PX)들을 포함할 수 있다. 여기서, n과 m은 서로 다른 자연수이다. 복수의 데이터 라인(DL1, DL2, ..., DLm) 각각은 복수의 스캔 라인(SL1, SL2, ..., SLn)과 교차할 수 있다. 즉, 복수의 데이터 라인(DL1, DL2, ..., DLm)은 제1 방향(d1)을 따라 연장될 수 있으며, 복수의 스캔 라인(SL1, SL2, ..., SLn)들은 제1 방향(d1)과 교차하는 제2 방향(d2)을 따라 연장될 수 있다. 여기서, 제1 방향(d1)은 열 방향일 수 있으며, 제2 방향(d2)은 행 방향일 수 있다. 복수의 스캔 라인(SL1, SL2, ..., SLn)은 제1 방향(d1)을 따라 순서대로 배치된 제1 내지 제n 스캔 라인(SL1, SL2, ..., SLn)을 포함할 수 있다. 복수의 데이터 라인들 (DL1, DL2, ..., DLm)은 제2 방향(d2)을 따라 순서대로 배치된 제1 내지 제m 데이터 라인(DL1, DL2, ..., DLm)을 포함할 수 있다.
복수의 화소(PX)는 매트릭스 형상으로 배치될 수 있다. 복수의 화소(PX) 각각은 복수의 스캔 라인(SL1, SL2, ..., SLn) 중 하나 및 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 하나와 연결될 수 있다. 복수의 화소(PX) 각각은 연결된 스캔 라인(SL1, SL2, ..., SLn)으로부터 제공되는 스캔 신호(S1, S2, ..., Sn)에 대응하여 연결된 데이터 라인(DL1, DL2, ..., DLm)에 인가되는 데이터 신호(D1, D2, ..., Dm)을 수신할 수 있다. 즉, 스캔 라인(SL1, SL2, ..., SLn)은 각 화소(PX)에 인가되는 스캔 신호(S1, S2, ..., Sn)가 제공될 수 있으며, 데이터 라인(DL1, DL2, ..., DLm)에는 데이터 신호(D1, D2, ..., Dm)이 제공될 수 있다. 각 화소(PX)는 제1 전원 라인(미도시)을 통해 제1 전원 전압(ELVDD)을 공급받을 수 있으며, 제2 전원 라인(미도시)를 통해서 제2 전원 전압(ELVSS)를 공급받을 수 있다. 또한, 각 화소(PX)는 제1 발광 제어 라인(미도시), 제2 발광 제어 라인(미도시) 및 제어 라인(미도시)이 각각 연결되어 발광이 제어될 수 있다. 이에 대해서는 상세히 후술하도록 한다.
제어부(120)는 외부 시스템으로부터 제어 신호(CS) 및 영상 신호(R, G, B)를 수신할 수 있다. 여기서, 영상 신호(R, G, B)는 복수의 화소(PX)의 휘도 정보를 담고 있다. 휘도는 정해진 수효, 예를 들어, 1024, 256 또는 64개의 계조(gray)를 가질 수 있다. 제어 신호(CS)는 수직 동기 신호(Vsync), 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE) 및 클럭 신호(CLK)을 포함할 수 있다. 제어부(120)는 영상 신호(R, G, B) 및 제어 신호(CS)에 따라 제1 내지 제3 구동 제어 신호(CONT1 내지 CONT3) 및 영상 데이터(DATA)를 생성할 수 있다. 제어부(120)는 수직 동기 신호(Vsync)에 따라 프레임 단위로 영상 신호(R, G, B)를 구분하고, 수평 동기 신호(Hsync)에 따라 스캔 라인 단위로 영상 신호(R, G, B)를 구분하여 영상 데이터(DATA)를 생성할 수 있다. 여기서, 제어부(120)는 생성된 영상 데이터(DATA)를 보상할 수 있다. 즉, 제어부(120)는 각 화소(PX)에 열화 정보를 센싱하여 휘도 편차가 발생하지 않도록 영상 데이터(DATA)를 보상할 수 있으나, 이는 예시적인 것으로 제어부(120)에서 수행되는 데이터 보상은 상술한 것에 한정되지 않는다. 제어부(120)는 영상 데이터(DATA)를 제1 구동 제어 신호(CONT1)와 함께 데이터 구동부(130)로 출력할 수 있다. 제어부(120)는 제2 구동 제어 신호(CONT2)를 스캔 구동부(140)로 전달할 수 있으며, 제3 구동 제어 신호(CONT3)를 데이터 분배부(150)로 전달할 수 있다.
스캔 구동부(140)는 표시부(110)의 복수의 스캔 라인에 연결되고, 제2 구동 제어 신호(CONT2)에 따라 복수의 스캔 신호(S1, S2, ..., Sn)을 생성할 수 있다. 스캔 구동부(140)는 복수의 스캔 라인에 게이트 온 전압의 복수의 스캔 신호(S1, S2, ..., Sn)을 순차적으로 인가할 수 있다.
데이터 구동부(130)는 표시부(110)의 복수의 데이터 라인에 연결되고, 제1 구동 제어 신호(CONT1)에 따라 입력된 영상 데이터(DATA)를 샘플링 및 홀딩하고 아날로그 전압으로 변경하여 복수의 데이터 신호(D1, D2, ..., Dm)을 생성할 수 있다. 데이터 구동부(130)는 복수의 데이터 신호(D1, D2, ..., Dm)을 복수의 출력선(OL1, OL2, ..., OLj)으로 출력할 수 있다. 복수의 출력선(OL1, OL2, OLj) 각각은 데이터 분배부(150)에 포함된 복수의 디멀티플렉서(151) 중 하나와 연결될 수 있다. 즉, 데이터 구동부(130)에서 생성된 복수의 데이터 신호(D1, D2, ..., Dm)은 데이터 분배부(150)를 통해 복수의 데이터 라인(DL1, DL2, ..., DLm) 각각에 전달될 수 있다.
데이터 분배부(150)는 복수의 디멀티플렉서(Demultiplexer, 151)를 포함할 수 있다. 각 디멀티플렉서(151)는 복수의 출력선(OL1, OL2, ..., OLj) 중 하나와 연결될 수 있다. 각 디멀티플렉서(151)는 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 연속하여 배치된 적어도 두 개의 데이터 라인과 연결될 수 있다. 즉, 각 디멀티플렉서(151)는 연결된 각 출력선과 연결된 데이터 라인들을 디멀티플렉싱 신호(CL)에 따라 선택적으로 연결시킬 수 있다. 디멀티플렉싱 신호(CL)는 제어부(120)에서 출력되는 제3 구동 신호(CONT3)에 포함될 수 있다. 제3 구동 신호(CONT3)는 데이터 분배부(150)의 개시, 종료 및 동작을 제어하는 신호들을 포함할 수 있다. 여기서, 하나의 디멀티플렉서(151)는 연속하여 배치된 두 개의 데이터 라인과 하나의 출력선을 선택적으로 연결시킬 수 있다. 즉, 하나의 디멀티플렉서(151)는 제1 출력선(OL1)과 제1 데이터 라인(DL1) 및 제2 데이터 라인(DL2) 중 하나를 선택적으로 연결할 수 있다. 그리고, 상기 디멀티플렉서(151)과 이웃하는 디멀티플렉서(151)는 제2 출력선(OL2)과 제3 데이터 라인(DL3) 및 제4 데이터 라인(DL4) 중 하나를 선택적으로 연결할 수 있다. 여기서, 제1 데이터 신호(D1)과 제2 데이터 신호(D2)는 조합된 신호로 제1 출력선(OL1)으로 제공될 수 있으며, 디멀티플렉서(151)에서 역다중화되어 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)에 순차적으로 인가될 수 있다. 또한, 제3 데이터 신호(D3)와 제4 데이터 신호(D4)는 조합된 신호로 제2 출력선(OL2)으로 제공될 수 있으며, 디멀티플렉서(151)에서 역다중화되어 제3 데이터 라인(DL3)과 제4 데이터 라인(DL4)에 순차적으로 인가될 수 있다. 이하, 디멀티플렉서(151)가 2개의 데이터 라인을 스위칭하는 것으로 설명을 진행하나, 이는 예시적인 것으로 디멀티플렉서(151)와 연결될 수 있는 데이터 라인의 개수 및 디멀티플렉서(151)의 구조는 도 1 및 도 2에 도시된 것에 한정되지 않는다.
도 2는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)에 연결된 디멀티플렉서(151)의 구성을 개략적으로 도시한 블록도이다. 이하의 설명은 데이터 분배부(150)의 다른 디멀티플렉서(151)에도 실질적으로 동일하게 적용될 수 있다. 디멀티플렉서(151)는 제1 데이터 라인(DL1)과 제1 출력선(OL1)의 연결을 제어하는 제1 스위치(Sw1)과 제2 데이터 라인(DL2)과 제1 출력선(OL1)의 연결을 제어하는 제2 스위치(Sw2)를 포함할 수 있다. 디멀티플렉서(151)는 제1 출력선(OL1)을 통해 제공되는 데이터 신호를 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)에 선택적으로 제공할 수 있다. 제1 스위치(Sw1)는 제1 디멀티플렉싱 신호(CL1)에 의해 활성화될 수 있으며, 제1 데이터 라인(DL1)과 제1 출력선(OL1)을 연결할 수 있다. 제2 스위치(Sw2)는 제2 디멀티플렉싱 신호(CL2)에 의해 활성화될 수 있으며, 제2 데이터 라인(DL2)과 제1 출력선(DL)을 연결할 수 있다. 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱 신호(CL2)는 스캔 신호의 게이트 온 구간 동안 순차적으로 출력될 수 있다. 즉, 스캔 신호의 게이트 온 구간 동안 디멀티플렉서(151)는 제1 데이터 라인(DL1)과 제2 데이터 라인(DL2)을 스위칭할 수 있으며, 제1 데이터 신호(D1)을 제1 데이터 라인(DL1)에 제2 데이터 신호(D2)을 제2 데이터 라인(DL2)으로 출력할 수 있다.
여기서, 데이터 분배부(150)는 데이터 구동부(130)와 별개의 블록으로 도시되었으나, 데이터 분배부(150)와 데이터 구동부(130)는 하나의 회로로 표시부(110)가 형성되는 기판에 실장될 수도 있다. 본 실시예에 따른 유기 발광 표시 장치(10)는 복수의 디멀티플렉서(151)로 구성된 데이터 분배부(150)를 포함하여 데이터 구동부(130)의 개수 및 구성이 보다 간단히 설계될 수 있다.
복수의 화소(PX)들은 화소 행 단위로 스캔 구동부(140)에서 스캔 신호를 인가 받고 데이터 분배부(150)를 통해 인가되는 데이터 신호에 대응하는 밝기로 발광할 수 있다.
여기서, 도 3에 도시된 바와 같이, 복수의 화소(PX)는 복수의 화소 행 그룹(G1, G2, ..., Gk)으로 정의될 수 있다. 복수의 화소 행 그룹(G1, G2, ..., Gk)은 동일한 개수의 화소 행을 포함할 수 있다. 복수의 화소 행 그룹(G1, G2, ..., Gk)은 연속하여 정의될 수 있다. 여기서, 제1 화소 행 그룹(G1)은 제1 스캔 라인(SL1)과 제p 스캔 라인(SLp)에 연결된 화소 행을 포함할 수 있으며, 제2 화소 행 그룹(G2)은 제p+1 스캔 라인(SLp+1)과 제2p 스캔 라인(SL2p)에 연결된 화소 행을 포함할 수 있다(단, p는 2이상의 자연수). 예시적인 실시예에서 p는 8일 수 있다. 즉, 제1 화소 행 그룹(G1)은 제1 스캔 라인(SL1)에 연결된 제1 화소 행 내지 제p 스캔 라인(SLp)에 연결된 제p 화소 행을 포함할 수 있다. 여기서, 본 실시예에 다른 유기 발광 표시 장치(10)는 복수의 화소 행 그룹(G1, G2, ..., Gk)을 기준으로 구동될 수 있다.
이하, 도 4 내지 도 6을 참조하여 본 실시예에 따른 유기 발광 표시 장치의 동작에 대해 보다 상세히 설명하도록 한다.
도 4는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 일 화소를 나타낸 회로도이며, 도 5는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 타이밍도이며, 도 6 내지 10은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 각 기간별 일 화소의 동작을 나타낸 회로도이다.
여기서, 도 4는 제1 스캔 라인(SL1)과 제1 데이터 라인(DL1)에 의해 정의되는 일 화소(PX11)의 회로를 도시한 것이며, 다른 화소들도 동일한 구조를 가질 수 있다. 다만, 도 4의 회로 구조는 예시적인 것으로 본 실시예에 따른 화소의 회로가 이에 한정되는 것은 아니다.
도 4 내지 도 10을 참조하면, 본 실시예에 따른 유기 발광 표시 장치의 각 화소(PX)는 유기 발광 소자(EL), 제1 내지 제7 트랜지스터(TR1 내지 TR7), 제1 커패시터(C1) 및 제2 커패시터(C2)를 포함할 수 있다. 즉, 각 화소(PX)는 7T2C 구조일 수 있다.
제1 트랜지스터(TR1)는 제1 스캔 라인(SL1)에 연결된 게이트 전극, 제1 데이터 라인(DL1)과 일 전극 및 제1 노드(N1)에 연결된 타 전극을 포함할 수 있다. 제1 트랜지스터(TR1)는 스캔 라인(SL1)에 인가되는 게이트 온 전압의 스캔 신호(S1)에 의해 턴 온되어 데이터 라인(DL1)에 인가되는 데이터 신호(D1)를 제1 노드(N1)에 전달할 수 있다. 제1 트랜지스터(TR1)는 구동 트랜지스터에 데이터 신호(D1)을 선택적으로 제공하는 스위칭 트랜지스터일 수 있다. 여기서, 제1 트랜지스터(TR1)는 p-채널 전계 효과 트랜지스터일 수 있다. 즉, 제1 트랜지스터(TR1)는 로우 레벨 전압의 스캔 신호에 의해 턴 온(turn-on)될 수 있으며, 하이 레벨 전압의 스캔 신호에 의해 턴 오프(turn-off)될 수 있다. 여기서, 제2 내지 제 7 트랜지스터(TR2 내지 TR7)는 모두 p-채널 전계 효과 트랜지스터일 수 있다. 다만, 이에 한정되는 것은 아니며, 몇몇 실시예에서 제1 내지 제7 트랜지스터(TR1 내지 TR7)는 n-채널 전계 효과 트랜지스터로 구성될 수도 있다. 제1 노드(N1)에는 제1 커패시터(C1)의 일 전극, 제2 커패시터(C2)의 타 전극 및 제3 트랜지스터(TR5)의 일 전극이 연결될 수 있다. 여기서, 제1 커패시터(C1)의 타 전극은 제2 트랜지스터(TR2)의 게이트 전극이 연결된 제2 노드(N2)와 연결될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속될 수 있다.
제2 트랜지스터(TR2)는 구동 트랜지스터일 수 있다. 제2 트랜지스터(TR2)는 게이트 전극의 전압 레벨에 따라 제1 전원 전압(ELVDD)으로부터 유기 발광 소자(EL)에 공급되는 구동 전류(Id)를 제어할 수 있다. 제2 트랜지스터(TR2)는 제2 노드(N2)와 연결된 게이트 전극, 제3 노드(N3)와 연결된 타 전극 및 제4 노드(N4)와 연결된 일 전극을 포함할 수 있다. 여기서, 제3 노드(N3)는 제1 전원 전압(ELVDD)과 연결될 수 있으며, 제4 노드(N4)는 유기 발광 소자(EL)의 애노드 전극과 연결될 수 있다.
여기서, 제3 트랜지스터(TR3)는 제3 노드(N3)와 제1 전원 전압(ELVDD)의 연결을 제어할 수 있다. 즉, 제3 트랜지스터(TR3)는 게이트 전극이 제1 발광 제어 라인, 타 전극이 제1 전원 전압(ELVDD) 및 일 전극이 제3 노드(N3)에 연결될 수 있다. 제1 발광 제어 신호(EM1)에 의해 턴 온된 제3 트랜지스터(TR3)는 제1 전원 전압(ELVDD)과 제3 노드(N3)를 전기적으로 연결할 수 있다.
제4 트랜지스터(TR4)는 구동 전류(Id)의 흐름을 차단할 수 있다. 즉, 제4 트랜지스터(TR4)는 게이트 전극이 제2 발광 제어 라인과 연결되고, 일 전극이 제4 노드(N4), 타 전극이 제2 트랜지스터의 일 전극과 연결될 수 있다. 제4 트랜지스터(TR4)는 발광 제어 트랜지스터일 수 있으며, 제2 발광 제어 신호(EM2)에 의해 유기 발광 소자(EL)로 흐르는 구동 전류(Id)를 차단할 수 있다.
제5 트랜지스터(TR5)는 제1 노드(N1)와 제3 노드(N3)를 연결할 수 있다. 제1 노드(N1) 및 제3 노드(N3)의 전압 레벨은 제5 트랜지스터(TR5)를 제어함에 따라 제어될 수 있다.
제6 트랜지스터(TR6)와 제7 트랜지스터(TR7)는 초기화 전압(Vinit)을 전달하는 트랜지스터일 수 있다. 제6 트랜지스터(TR6)는 일 전극이 초기화 전압(Vinit)이 인가되는 제5 노드(N5)와 연결될 수 있으며, 타 전극이 구동 트랜지스터의 게이트 전극과 연결된 제2 노드(N2)와 연결될 수 있다. 그리고, 제7 트랜지스터(TR7)는 제5 노드(N5)와 일 전극이 연결되며, 타 전극이 제4 노드(N4)와 연결될 수 있다. 제6 트랜지스터(TR6)와 제7 트랜지스터(TR7)를 제어함으로써, 구동 트랜지스터(TR2)의 게이트 전극 및 타 전극은 초기화 전압(Vinit)으로 초기화될 수 있다.
여기서, 제5 트랜지스터(TR5)의 게이트 전극, 제6 트랜지스터(TR6)의 게이트 전극 및 제7 트랜지스터(TR7)의 게이트 전극은 동일한 제어 라인에 연결될 수 있다. 즉, 제5 트랜지스터(TR5), 제6 트랜지스터(TR6) 및 제7 트랜지스터(TR7)은 제어 라인을 통해 제공되는 제어 신호(Co)에 의해 제어될 수 있다. 다만, 이에 한정되는 것은 아니며 제5 트랜지스터(TR5), 제6 트랜지스터(TR6) 및 제7 트랜지스터(TR7)은 서로 다른 제어 신호에 의해 제어될 수도 있다.
유기 발광 소자(EL)는 제4 노드(N4)에 연결된 애노드 전극, 제2 전원 전압(ELVSS)에 연결된 캐소드 전극 및 유기 발광층(미도시)을 포함할 수 있다. 유기 발광층은 기본색(primary color) 중 하나의 빛을 낼 수 있다. 여기서, 기본색은 적색, 녹색 또는 청색의 삼원색일 수 있다. 이들 삼원색의 공간적 합 또는 시간적 합으로 원하는 색상이 표시될 수 있다. 유기 발광층(미도시)은 각 색에 해당하는 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 유기 발광층(미도시)을 흐르는 전류량에 따라 각 색에 해당하는 유기물은 발광하여 빛을 발산할 수 있다.
제1 화소 행 그룹(G1)과 제2 화소 행 그룹(G2)은 도 5에 도시된 타이밍 도와 같이 동작될 수 있다. 여기서, 제1 화소 행 그룹(G1)은 제1 내지 제p 스캔 라인(SL1 내지 SLp)에 각각 연결된 복수의 화소 행들을 포함할 수 있으며, 제2 화소 행 그룹(G2)은 제p+1 내지 제2p 스캔 라인(SL p+1 내지 SL2p)에 각각 연결된 복수의 화소 행들을 포함할 수 있다. 제1 화소 행 그룹(G1)과 제2 화소 행 그룹(G2)은 순차적으로 동작할 수 있다. 또한, 본 실시예에 따른 유기 발광 표시 장치는 데이터 신호의 입력 시간과 문턱 전압의 보상 시간이 분리될 수 있다. 즉, 제1 화소 행 그룹(G1)에 데이터 신호가 입력되는 동안 제2 화소 행 그룹(G2)은 초기화 및 문턱 전압의 보상이 수행될 수 있다. 이에 따라 문턱 전압의 보상 시간을 충분히 확보할 수 있다. 이하에서, 제1 화소 행 그룹(G1)의 동작을 기준으로 이에 대해 보다 상세히 설명하도록 한다. 제1 화소 행 그룹(G1)의 동작 과정은 다른 화소 행 그룹에 동일하게 적용될 수 있다.
제1 화소 행 그룹(G1)의 동작 기간은 제1 기간(t1) 내지 제 5 기간(t5)으로 구분될 수 있다. 여기서, 제1 기간(t1)은 초기화 기간일 수 있으며, 제2 기간(t2)은 문턱 전압을 보상하는 기간일 수 있으며, 제3 기간(t3)은 기준 전압을 인가하는 기간일 수 있으며, 제4 기간(t4)은 데이터 신호를 입력하는 기간일 수 있으며, 제5 기간(t5)는 발광 기간일 수 있다. 이하, 용이한 설명을 위해 데이터 신호에 대응하여 각 데이터 라인에 제공되는 전압을 데이터 전압(Vdata)로 호칭한다. 여기서, 도 6 내지 도 10은 각각 제1 기간(t1) 내지 제5 기간(t5)에서의 각 화소의 동작을 개략적으로 도시한 것으로 여기서, 실선으로 표시되는 트랜지스터는 턴 온 된 상태를 점선으로 표시되는 트랜지스터는 턴 온프 된 상태를 나타낼 수 있다. 또한, 도 5의 타이밍도에서 제1 발광 제어 신호(EM1), 제2 발광 제어 신호(EM2) 및 제어 신호(Co1)은 각 화소 행 그룹에 포함된 화소들에 동일한 타이밍에 인가될 수 있다. 따라서, 상기 제어 신호들에 수반되어 화소들은 동시에 동작이 변경될 수 있다.
제1 기간(t1)에서, 제1 내지 제p 스캔 신호(S1 내지 Sp)은 하이 레벨로 제공될 수 있으며, 제1 트랜지스터(TR1)는 턴 오프된 상태일 수 있다. 제2 발광 제어 신호(EM2) 또한 하이 레벨로 제공될 수 있으며, 제4 트랜지스터(TR4)는 턴 오프된 상태일 수 있다. 여기서, 제1 발광 제어 신호(EM1) 및 제1 제어 신호(Co1)는 각 트랜지스터를 턴 온할 수 있는 로우 레벨로 제공될 수 있다. 즉, 제1 화소 그룹(G1)에 포함된 화소들의 제3 트랜지스터(TR3) 및 제5 내지 제7 트랜지스터(TR5, TR6, TR7)은 턴 온될 수 있다. 이에 따라, 제3 노드(N3)는 제1 전원 전압(ELVDD)의 전압 레벨로 충전될 수 있으며, 제2 노드(N2) 및 제4 노드(N4)는 초기화 전압(Vinit)으로 초기화될 수 있다.
제2 기간(t2)에서, 제1 제어 신호(Co1)는 여전히 로우 레벨로 제공될 수 있으나, 제1 발광 제어 신호(EM1)은 하이 레벨로 변경될 수 있다. 이에 따라 제3 트랜지스터(TR3)는 턴 오프될 수 있으며, 제3 노드(N3)는 플로팅 될 수 있다. 또한, 제2 기간(t2)에서 제2 발광 제어 신호(EM2)은 소정 기간 동안 로우 레벨로 제공되어 제4 트랜지스터(TR4)를 턴 온시킬 수 있다. 제3 노드(N3)의 전압은 구동 트랜지스터인 제2 트랜지스터(TR2)를 통해 방전될 수 있다. 그리고, 제3 노드(N3)의 전압이 Vinit+Vth가 되면, 제2 트랜지스터(TR2)가 턴 오프 됨으로써, 제3 노드(N2)의 전압은 Vinit+Vth에서 더 이상 방전되지 않을 수 있다. 즉, 제3 노드(N3)에 문턱 전압(Vth)이 보상될 수 있다. 여기서, 제1 노드(N1)의 전압 레벨 또한 Vinit+Vth일 수 있으며, 제1 커패시턴스(C1)에는 Vth에 대응되는 전압이 형성될 수 있다.
여기서, 문턱 전압(Vth)의 보상 시 기준이 되는 전압은 Vinit일 수 있으며, 이는 데이터 라인을 통해 공급되는 데이터 전압(Vdata)과 무관할 수 있다. 데이터 전압(Vdata)을 충전과는 무관하게 문턱 전압(Vth)의 보상을 수행되기에, 제1 화소 행 블록(G1)의 데이터 전압의 입력 시에 제2 화소 행 블록(G2)의 문턱 전압의 보상이 수행될 수 있다. 이에 따라, 충분한 보상 시간을 확보할 수 있어 문턱 전압의 불충분한 보상에 따른 표시 품질의 저하를 방지할 수 있다.
제3 기간(t3)에서, 기준 전압(Vref)이 인가될 수 있다. 여기서, 제1 내지 제p 스캔 신호(S1 내지 Sp)는 모두 로우 레벨로 제공되어, 제1 트랜지스터(TR1)를 턴 온 시킬 수 있다. 또한, 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱 신호(CL2)는 모두 로우 레벨로 제공될 수 있으며, 기준 전압(Vref)은 복수의 데이터 라인 전체적으로 제공될 수 있다. 여기서, 기준 전압(Vref)은 데이터 전압(Vdata)이 인가되는 기준이 되는 전압일 수 있다. 즉, 기준 전압(Vref)을 기준으로 인가되는 데이터 전압(Vdata)의 레벨은 결정될 수 있다. 그리고, 제어 신호(Co)는 하이 레벨로 변경되며, 제5, 제6, 제7 트랜지스터(TR5, TR6, TR7)은 턴 오프될 수 있다. 또한, 제1 발광 제어 신호(EM1)는 다시 로우 레벨로 변경될 수 있으며, 제3 트랜지스터(TR3)가 턴 온됨에 따라 제3 노드(N3)의 전압은 제1 전원 전압(ELVDD)일 수 있다. 제1 노드(N1)에는 기준 전압(Vref)이 충전될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)의 전압 변경에 대응하여 제2 노드(N2)의 전압을 변경할 수 있다. 즉, 제2 노드(N2)는 Vref-Vth로 변경될 수 있다.
제4 기간(t4)에서, 제1 내지 제p 스캔 신호(S1 내지 Sp)는 순차적으로 제공될 수 있다. 즉, 제1 화소 행 그룹(G1)에 포함된 화소 행은 순서대로 턴 온되어 데이터 전압(Vdata)을 입력 받을 수 있다. 이때, 데이터 전압(Vdata)은 디멀티플렉싱되어 각 데이터 라인으로 분배될 수 있다. 즉, 데이터 전압(Vdata)은 디멀티플렉싱 신호에 따라 시분할되어 서로 다른 데이터 라인에 인가될 수 있다.
제1 스캔 신호(S1)에서 로우 레벨의 게이트 온 전압이 인가되는 기간 동안 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호는 순차적으로 출력될 수 있다. 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호는 데이터 분배부(150)에 포함된 각 디멀티플렉서(151)에 제공될 수 있으며, 각 디멀티플렉서(151)는 신호에 대응하여 각 출력 라인과 데이터 라인을 연결할 수 있다. 즉, 제1 디멀티플렉싱 신호(CL1)의 로우 레벨 전압에 대응하여 상술한 도 2의 제1 스위치(SW1)은 제1 출력 라인(OL1)과 제1 데이터 라인(DL1)을 연결하여 데이터 신호를 전달할 수 있으며, 제2 디멀티플렉싱 신호(CL2)의 로우 레벨 전압에 대응하여 상술한 도 2의 제2 스위치(SW2)은 제1 출력 라인(OL1)과 제2 데이터 라인(DL2)을 연결하여 데이터 신호를 전달할 수 있다. 제2 스캔 신호(S2)는 제1 스캔 신호(S1)와 순차적으로 출력될 수 있으며, 제2 스캔 신호(S2)와 대응되는 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호가 출력될 수 있다. 즉, 디멀티플렉싱 신호는 순차적으로 제공되는 스캔 신호와 대응하여 순차적으로 출력될 수 있다.
각 화소의 제1 트랜지스터(TR1)는 스캔 신호에 의해 턴 온될 수 있으며, 데이터 전압(Vdata)을 제1 노드(N1)에 공급할 수 있다. 제1 노드(N1)에는 데이터 전압(Vdata)이 충전될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)의 전압 변경에 대응하여 제2 노드(N2)의 전압을 변경할 수 있다. 즉, 제2 노드(N2)는 Vdata-Vth로 변경될 수 있다.
제5 기간(t5)은 발광 기간일 수 있다. 즉, 제2 발광 제어 신호(EM2)는 로우 레벨로 변경될 수 있으며, 제2 트랜지스터(TR2)는 제2 노드(N2)의 전압에 따라 유기 발광 소자(EL)에 구동 전류(Id)를 공급할 수 있다. 이때, 구동 트랜지스터(TR2)로부터 유기 발광 소자(EL)에 공급되는 구동 전류(Id)는 (1/2)×K(Vsg-Vth)일 수 있다. 여기서, K는 제2 트랜지스터(TR2)의 이동도 및 기생용량에 의해 결정되는 상수 값이다. 그리고, Vg는 제2 노드(N2)의 전압인 Vdata+Vth일 수 있으며, Vs는 제3 노드(N3)의 전압인 ELVDD일 수 있으며, Vsg는 Vs-Vg일 수 있다. 즉, 구동 전류는 문턱 전압(Vth)의 영향이 배제된 상태로 데이터 전압(Vdata)에 대응하는 크기를 가질 수 있다. 즉, 본 실시예에 따른 유기 발광 표시 장치는 제2 트랜지스터(TR2)의 특성 편차를 보상함으로써, 각 화소(PX) 간의 휘도 편차를 줄일 수 있다. 이러한, 제5 기간(t5)에서, 발광 제어 신호(EM)의 변경은 각 화소 그룹 내의 화소들에 동시에 수행될 수 있으며, 각 화소 그룹 내의 화소들은 동시에 발광할 수 있다.
본 실시예에 따른 유기 발광 표시 장치는 각 화소 행 블록 별로 문턱 전압의 보상이 동시에 수행되는 바, 문턱 전압에 소요되는 시간을 절약할 수 있다. 즉, 스캔 신호가 인가되기 위한 충분히 시간을 보장할 수 있다. 또한, 본 실시예에 따른 유기 발광 표시 장치는 일 화소 행 블록에 데이터 신호가 입력되는 동안 다음 화소 행 블록에 초기화 및 문턱 전압의 보상이 수행될 수 있다. 이에 따라, 초기화 및 문턱 전압의 보상이 필요한 시간을 충분히 제공할 수 있다. 즉, 본 실시예에 따른 유기 발광 표시 장치는 보다 개선된 표시 품질을 제공할 수 있다.
이하, 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 방법에 대해 설명하도록 한다.
도 11은 본 발명의 또 다른 실시예에 따른 유기 발광 표시 장치의 구동 방법의 순서도이다. 본 실시예의 용이한 설명을 위해 도 1 내지 도 10이 참조될 수 있다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 방법은 초기화 단계(S110), 문턱 전압 보상 단계(S120), 기준 전압 입력 단계(S130), 데이터 신호 입력 단계(S140) 및 발광 단계(S150)을 포함한다. 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구동 방법은 매트릭스 배열된 복수의 화소(PX)를 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹(G1, G2, ..., Gk)으로 정의할 수 있다. 여기서, 각 화소는 유기 발광 소자(EL) 및 유기 발광 소자(EL)를 구동하는 구동 트랜지스터(TR2)를 포함할 수 있다. 즉, 본 실시예에 따른 유기 발광 표시 장치의 구동 방법은 각 화소 행 그룹 개별적으로 구동될 수 있다. 또한, 각 화소 행 그룹은 순차적으로 구동될 수 있다. 즉, 제1 화소 행 그룹(G1)과 연속하여 하여 배치된 제2 화소 행 그룹(G2)은 제1 화소 행 그룹(G1)과 순차적으로 동작할 수 있다. 제1 화소 행 그룹(G1)에 데이터 신호가 입력되는 동안, 제2 화소 행 그룹(G2)은 초기화 단계 및 문턱 전압 보상 단계를 수행될 수 있다. 이하, 제1 화소 행 그룹(G1)을 기준으로 본 실시예에 따른 유기 발광 표시 장치의 구동 방법에 대해 설명하도록 한다.
이어서, 초기화 전압(Vinit)이 인가된다(S110).
제1 화소 행 그룹(G1)에 포함된 화소들에 초기화 전압(Vinit)이 제공될 수 있다. 즉, 구동 트랜지스터(TR2)의 게이트 단과 유기 발광 소자(EL)의 애노드 단의 전압 레벨은 초기화 전압으로 충전되어 초기화될 수 있다. 이러한, 초기화 전압을 제공하는 구성은 도 4에 도시된 구성일 수 있으나, 이에 한정되는 것은 아니다. 제1 화소 행 그룹(G1)에 포함된 화소들에 초기화 전압(Vinit)은 동시에 제공될 수 있다. 초기화 전압의 인가 단계(S110)는 제1 화소 행 그룹(G1)에 포함된 화소들이 동시에 수행될 수 있다.
이어서, 문턱 전압(Vth)을 보상한다(S120).
제1 화소 행 그룹(G1)에 포함된 화소들은 구동 트랜지스터(TR2)의 문턱 전압(Vth)의 보상이 동시에 수행될 수 있다. 여기서, 문턱 전압(Vth)의 보상 시 기준이 되는 전압은 Vinit일 수 있으며, 이는 데이터 라인을 통해 공급되는 데이터 전압(Vdata)과 무관할 수 있다. 데이터 전압(Vdata)을 충전과는 무관하게 문턱 전압(Vth)의 보상을 수행되기에, 제1 화소 행 블록(G1)의 데이터 신호의 입력 시에 제2 화소 행 블록(G2)의 문턱 전압의 보상이 수행될 수 있다. 이에 따라, 충분한 보상 시간을 확보할 수 있어 문턱 전압의 불충분한 보상에 따른 표시 품질의 저하를 방지할 수 있다. 각 화소 행 그룹에 포함된 화소들은 문턱 전압(Vth)이 동시에 보상될 수 있다. 각 화소는 적어도 유기 발광 소자(EL), 스캔 신호에 의해 턴 온되어 일 전극을 통해 제공되는 데이터 신호를 타 전극으로 전달하는 제1 트랜지스터(TR1) 및 제1 트랜지스터(TR1)의 타 전극과 구동 트랜지스터(TR2)의 게이트 전극 사이에 접속된 제1 커패시터(C1)를 포함할 수 있다. 제1 커패시터(C1)는 제1 트랜지스터(TR1)의 타 전극과 연결된 제1 노드(N1)와 구동 트랜지스터(TR2)의 게이트 전극이 연결된 제2 노드(N2) 사이에 접속될 수 있다. 여기서, 제1 커패시터(C1)는 구동 트랜지스터(TR2)의 문턱 전압(Vth)에 대응되는 전압이 충전될 수 있다. 제1 노드(N1)의 전압은 Vinit+Vth일 수 있으며, 제2 노드(N2)의 전압은 Vinit일 수 있다. 여기서, 문턱 전압 보상 단계(S120)은 상술한 제2 기간(t2)과 실질적으로 동일할 수 있으나, 이에 한정되는 것은 아니다. 다만, 중복되는 설명은 생략하도록 한다.
다음으로, 기준 전압을 입력한다(S130).
여기서, 제1 내지 제p 스캔 신호(S1 내지 Sp)는 모두 로우 레벨로 제공되어, 제1 트랜지스터(TR1)를 턴 온 시킬 수 있다. 또한, 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱 신호(CL2)는 모두 로우 레벨로 제공될 수 있으며, 기준 전압(Vref)은 복수의 데이터 라인 전체적으로 제공될 수 있다. 여기서, 기준 전압(Vref)은 데이터 전압(Vdata)이 인가되는 기준이 되는 전압일 수 있다. 즉, 기준 전압(Vref)을 기준으로 인가되는 데이터 전압(Vdata)의 레벨은 결정될 수 있다. 제1 노드(N1)에는 기준 전압(Vref)이 충전될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)의 전압 변경에 대응하여 제2 노드(N2)의 전압을 변경할 수 있다. 즉, 제2 노드(N2)는 Vref-Vth로 전압 레벨이 변경될 수 있다.
이어서, 데이터 신호를 입력한다(S140).
데이터 신호는 데이터 구동부(130)에서 생성되어 데이터 분배부(150)로 전달될 수 있다. 데이터 분배부(150)는 복수의 디멀티플렉서(Demultiplexer, 151)를 포함할 수 있다. 각 디멀티플렉서(151)는 복수의 데이터 라인(DL1, DL2, ..., DLm) 중 연속하여 배치된 적어도 두 개의 데이터 라인과 연결될 수 있다. 복수의 데이터 라인은 하나의 화소 행에 포함된 화소들과 각각 연결될 수 있다. 즉, 데이터 신호는 각 데이터 라인에 제공되는 신호가 조합된 상태로 데이터 분배부(150)로 제공될 수 있으며, 디멀티플렉서(151)에 의해 역다중화되어 각 데이터 라인으로 분배될 수 있다. 이러한, 데이터 신호에 대응되는 전압을 데이터 전압(Vdata)이라 정의한다.
제1 내지 제p 스캔 신호(S1 내지 Sp)는 순차적으로 제공될 수 있다. 즉, 제1 화소 행 그룹(G1)에 포함된 화소 행은 순서대로 턴 온되어 데이터 전압(Vdata)을 입력 받을 수 있다. 이때, 데이터 전압(Vdata)은 디멀티플렉싱되어 각 데이터 라인으로 분배될 수 있다. 즉, 데이터 전압(Vdata)은 디멀티플렉싱 신호에 따라 시분할되어 서로 다른 데이터 라인에 인가될 수 있다.
제1 스캔 신호(S1)에서 로우 레벨의 게이트 온 전압이 인가되는 기간 동안 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호는 순차적으로 출력될 수 있다. 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호는 데이터 분배부(150)에 포함된 각 디멀티플렉서(151)에 제공될 수 있으며, 각 디멀티플렉서(151)는 신호에 대응하여 각 출력 라인과 데이터 라인을 연결할 수 있다. 즉, 제1 디멀티플렉싱 신호(CL1)의 로우 레벨 전압에 대응하여 상술한 도 2의 제1 스위치(SW1)은 제1 출력 라인(OL1)과 제1 데이터 라인(DL1)을 연결하여 데이터 신호를 전달할 수 있으며, 제2 디멀티플렉싱 신호(CL2)의 로우 레벨 전압에 대응하여 상술한 도 2의 제2 스위치(SW2)은 제1 출력 라인(OL1)과 제2 데이터 라인(DL2)을 연결하여 데이터 신호를 전달할 수 있다. 제2 스캔 신호(S2)는 제1 스캔 신호(S1)와 순차적으로 출력될 수 있으며, 제2 스캔 신호(S2)와 대응되는 제1 디멀티플렉싱 신호(CL1)와 제2 디멀티플렉싱(CL2) 신호가 출력될 수 있다. 즉, 디멀티플렉싱 신호는 순차적으로 제공되는 스캔 신호와 대응하여 순차적으로 출력될 수 있다.
각 화소의 제1 트랜지스터(TR1)는 스캔 신호에 의해 턴 온될 수 있으며, 데이터 전압(Vdata)을 제1 노드(N1)에 공급할 수 있다. 제1 노드(N1)에는 데이터 전압(Vdata)이 충전될 수 있다. 제1 커패시터(C1)는 제1 노드(N1)의 전압 변경에 대응하여 제2 노드(N2)의 전압을 변경할 수 있다. 즉, 제2 노드(N2)는 Vdata-Vth로 변경될 수 있다.
다음으로, 유기 발광 소자를 발광시킨다(S150).
현 단계에서 구동 트랜지스터(TR2)와 유기 발광 소자(EL)는 전기적으로 연결될 수 있으며, 구동 트랜지스터(TR2)는 게이트 단의 전압에 따라 유기 발광 소자(EL)에 구동 전류(Id)를 공급할 수 있다. 구동 트랜지스터(TR2)는 문턱 전압(Vth)의 영향이 배제된 상태로, 각 화소(PX)간의 휘도 편차는 최소화될 수 있다.
본 실시예에 따른 유기 발광 표시 장치의 구동 방법은 각 화소 행 블록 별로 문턱 전압의 보상이 동시에 수행되는 바, 문턱 전압에 소요되는 시간을 절약할 수 있다. 즉, 스캔 신호가 인가되기 위한 충분히 시간을 보장할 수 있다. 또한, 본 실시예에 따른 유기 발광 표시 장치의 구동 방법은 일 화소 행 블록에 데이터 신호가 입력되는 동안 다음 화소 행 블록에 초기화 및 문턱 전압의 보상이 수행될 수 있다. 이에 따라, 초기화 및 문턱 전압의 보상이 필요한 시간을 충분히 제공할 수 있다. 즉, 본 실시예에 따른 유기 발광 표시 장치의 구동 방법은 보다 개선된 표시 품질을 제공할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 유기 발광 표시 장치
110: 표시부
120: 제어부
130: 데이터 구동부
140: 스캔 구동부
150: 데이터 분배부

Claims (20)

  1. 매트릭스 배열된 복수의 화소를 포함하되,
    상기 각 화소는 유기 발광 소자;
    일 스캔 라인에 게이트 전극이 연결되고, 일 전극이 일 데이터 라인에 연결되고, 타 전극이 제1 노드에 연결된 제1 트랜지스터;
    상기 제1 트랜지스터를 통해 제공되는 데이터 신호에 따라 상기 유기 발광 소자를 구동하는 제2 트랜지스터;
    상기 제1 노드와 상기 제2 트랜지스터의 게이트 전극이 연결된 제2 노드 사이에 접속된 제1 커패시터;
    상기 제1 노드와 제1 전원 전압 사이에 접속된 제2 커패시터;
    상기 제1 전원 전압과 상기 제2 트랜지스터의 타 전극이 연결된 제3 노드를 연결하는 제3 트랜지스터;
    상기 제2 트랜지스터의 일 전극과 상기 유기 발광 소자의 애노드 전극이 연결된 제4 노드를 연결하는 제4 트랜지스터;
    상기 제1 노드와 일 전극이 연결되고, 상기 제3 노드에 타 전극이 연결된 제5 트랜지스터;
    초기화 전압이 인가되는 제5 노드와 일 전극이 연결되고, 타 전극이 상기 제4 노드에 연결된 제6 트랜지스터;및
    상기 제2 노드와 상기 제5 노드를 연결하는 제7 트랜지스터를 포함하는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 제5 트랜지스터의 게이트 전극, 제6 트랜지스터의 게이트 전극 및 제7 트랜지스터의 게이트 전극은 동일한 제어 신호 라인에 연결되는 유기 발광 표시 장치.
  3. 제1 항에 있어서,
    상기 복수의 화소는 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의되는 유기 발광 표시 장치.
  4. 제3 항에 있어서,
    상기 복수의 화소 행 그룹은 순차적으로 구동되는 유기 발광 표시 장치.
  5. 제3 항에 있어서,
    일 화소 행 그룹에 포함된 화소들에 데이터 신호가 입력되는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상되는 유기 발광 표시 장치.
  6. 제3 항에 있어서,
    상기 각 화소 행 그룹에 포함된 화소들은 문턱 전압이 동시에 보상되는 유기 발광 표시 장치.
  7. 제1 항에 있어서,
    상기 제1 커패시터는 상기 제2 트랜지스터의 문턱 전압에 대응되는 전압이 충전되는 유기 발광 표시 장치.
  8. 제1 항에 있어서,
    상기 제7 트랜지스터를 통해 제공된 상기 초기화 전압을 기준으로 상기 제2 트랜지스터의 문턱 전압의 보상이 수행되는 유기 발광 표시 장치.
  9. 매트릭스 배열되고, 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의되는 복수의 화소;
    상기 복수의 화소에 스캔 신호를 제공하는 스캔 구동부;
    상기 복수의 화소에 제공되는 데이터 신호를 생성하는 데이터 구동부;
    상기 데이터 신호를 역다중화하여 상기 복수의 화소에 전달하는 데이터 분배부를 포함하되,
    상기 복수의 화소 행 그룹은 순차적으로 구동되고,
    각 화소 행 그룹에 포함된 화소들은 문턱 전압의 보상이 동시에 수행된 이후, 데이터 신호가 입력되되,
    일 화소 행 그룹에 포함된 화소들에 데이터 신호가 입력되는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상되는 유기 발광 표시 장치.
  10. 제9 항에 있어서,
    상기 각 화소 행 그룹에 포함된 화소들은 문턱 전압이 동시에 보상되는 유기 발광 표시 장치.
  11. 제9 항에 있어서,
    상기 각 화소는 유기 발광 소자, 상기 스캔 신호에 의해 턴 온되어 일 전극을 통해 제공되는 상기 데이터 신호를 타 전극으로 전달하는 제1 트랜지스터, 상기 제1 트랜지스터를 통해 제공되는 데이터 전압에 따라 유기 발광 소자를 구동하는 제2 트랜지스터 및 상기 제1 트랜지스터의 타 전극과 상기 제2 트랜지스터의 게이트 전극 사이에 접속된 제1 커패시터를 포함하는 유기 발광 표시 장치.
  12. 제11 항에 있어서,
    상기 문턱 전압의 보상 단계에서 상기 제1 커패시터는 상기 제2 트랜지스터의 문턱 전압에 대응하는 전압이 충전되는 유기 발광 표시 장치.
  13. 제11 항에 있어서,
    상기 문턱 전압의 보상 이전에,
    상기 제2 트랜지스터의 게이트 전극에 초기화 전압을 먼저 제공하고,
    상기 초기화 전압을 기준으로 상기 제2 트랜지스터의 문턱 전압이 보상되는 유기 발광 표시 장치.
  14. 매트릭스 배열된 복수의 화소를 동일한 개수의 화소 행을 포함하는 복수의 화소 행 그룹으로 정의하여, 상기 각 화소 행 그룹을 순차적으로 구동하는 유기 발광 표시 장치의 구동 방법에 있어서,
    일 화소 행 그룹에 포함된 화소들에 초기화 전압을 제공하는 단계;
    상기 일 화소 행 그룹에 포함된 화소들의 구동 트랜지스터의 문턱 전압을 보상하는 단계;
    상기 일 화소 행 그룹에 포함된 화소들에 기준 전압을 입력하는 단계;
    상기 일 화소 행 그룹에 포함된 화소들에 데이터 신호를 역다중화하여 입력하는 단계;
    상기 일 화소 행 그룹에 포함된 화소들을 발광시키는 단계를 포함하되,
    상기 일 화소 행 그룹에 데이터 신호를 입력하는 동안, 상기 일 화소 행 그룹과 연속하는 다른 화소 행 그룹에 포함된 화소들은 문턱 전압이 보상되는 유기 발광 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 각 화소 행 그룹에 포함된 화소들은 문턱 전압이 동시에 보상되는 유기 발광 표시 장치의 구동 방법.
  16. 제14 항에 있어서,
    상기 각 화소는 유기 발광 소자, 상기 스캔 신호에 의해 턴 온되어 일 전극을 통해 제공되는 상기 데이터 신호를 타 전극으로 전달하는 제1 트랜지스터, 상기 제1 트랜지스터의 타 전극과 상기 구동 트랜지스터의 게이트 전극 사이에 접속된 제1 커패시터를 포함하는 유기 발광 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 문턱 전압의 보상 단계에서 상기 제1 커패시터는 상기 구동 트랜지스터의 문턱 전압에 대응하는 전압이 충전되는 유기 발광 표시 장치의 구동 방법.
  18. 제16 항에 있어서,
    상기 제1 트랜지스터와 상기 구동 트랜지스터를 연결하는 제어 트랜지스터를 더 포함하는 유기 발광 표시 장치의 구동 방법.
  19. 제14 항에 있어서,
    상기 데이터 신호는 상기 스캔 신호의 게이트 온 전압 기간 동안 출력되는 디멀티플렉싱 신호에 의해 역다중화되는 유기 발광 표시 장치의 구동 방법.
  20. 제14 항에 있어서,
    상기 초기화 전압 인가 단계에서 상기 구동 트랜지스터의 게이트 전극은 상기 초기화 전압이 충전되고,
    상기 문턱 전압 보상 단계에서 상기 구동 트랜지스터의 문턱 전압은 상기 초기화 전압을 기준으로 보상되는 큰 유기 발광 표시 장치의 구동 방법.
KR1020140170287A 2014-12-02 2014-12-02 유기 발광 표시 장치 및 이의 구동 방법 KR102320311B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020140170287A KR102320311B1 (ko) 2014-12-02 2014-12-02 유기 발광 표시 장치 및 이의 구동 방법
US14/680,518 US9812066B2 (en) 2014-12-02 2015-04-07 Organic light emitting display and driving method of the same
TW104115555A TWI717318B (zh) 2014-12-02 2015-05-15 有機發光顯示器
CN202010338227.2A CN111462690B (zh) 2014-12-02 2015-09-04 有机发光显示器及其驱动方法
CN201510557203.5A CN105679237B (zh) 2014-12-02 2015-09-04 有机发光显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140170287A KR102320311B1 (ko) 2014-12-02 2014-12-02 유기 발광 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20160066588A true KR20160066588A (ko) 2016-06-13
KR102320311B1 KR102320311B1 (ko) 2021-11-02

Family

ID=56079537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140170287A KR102320311B1 (ko) 2014-12-02 2014-12-02 유기 발광 표시 장치 및 이의 구동 방법

Country Status (4)

Country Link
US (1) US9812066B2 (ko)
KR (1) KR102320311B1 (ko)
CN (2) CN105679237B (ko)
TW (1) TWI717318B (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200050204A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 발광표시장치
KR102183488B1 (ko) 2019-05-29 2020-11-26 (주)엠에스엠 백게이지 위치를 가변하는 밴딩머신
US11075257B2 (en) 2017-06-30 2021-07-27 Lg Display Co., Ltd. Electroluminescence display and method for driving the same
US11574578B2 (en) 2018-08-02 2023-02-07 Samsung Display Co., Ltd. Display panel and display device
CN115881039A (zh) * 2021-09-27 2023-03-31 乐金显示有限公司 像素电路和包括该像素电路的显示装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102363339B1 (ko) * 2014-11-26 2022-02-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102334265B1 (ko) * 2014-12-02 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
KR102559083B1 (ko) * 2015-05-28 2023-07-25 엘지디스플레이 주식회사 유기발광 표시장치
CN106448526B (zh) * 2015-08-13 2019-11-05 群创光电股份有限公司 驱动电路
CN105185305A (zh) * 2015-09-10 2015-12-23 京东方科技集团股份有限公司 一种像素电路、其驱动方法及相关装置
CN105427800B (zh) * 2016-01-06 2018-06-12 京东方科技集团股份有限公司 像素电路、驱动方法、有机电致发光显示面板及显示装置
KR102512224B1 (ko) * 2016-01-08 2023-03-22 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하기 위한 표시 장치
CN106023891B (zh) * 2016-07-22 2018-05-04 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示面板
KR20180025482A (ko) * 2016-08-31 2018-03-09 엘지디스플레이 주식회사 유기발광 표시장치
KR20180066330A (ko) * 2016-12-07 2018-06-19 삼성디스플레이 주식회사 표시 장치 및 그의 구동 방법
KR20180080741A (ko) * 2017-01-04 2018-07-13 삼성디스플레이 주식회사 표시 장치
TWI638345B (zh) * 2017-07-03 2018-10-11 友達光電股份有限公司 顯示器及其相關資料分配電路
CN107146579B (zh) * 2017-07-06 2018-01-16 深圳市华星光电半导体显示技术有限公司 一种amoled像素驱动电路及像素驱动方法
CN107346654B (zh) * 2017-08-29 2023-11-28 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN109523956B (zh) * 2017-09-18 2022-03-04 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
KR102527793B1 (ko) * 2017-10-16 2023-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102523646B1 (ko) 2017-11-01 2023-04-21 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
TWI659404B (zh) * 2018-01-25 2019-05-11 友達光電股份有限公司 顯示裝置
CN108492779A (zh) * 2018-03-15 2018-09-04 业成科技（成都）有限公司 整合外部处理器的有机发光二极体像素电路及其驱动方法
US10522083B1 (en) * 2018-07-27 2019-12-31 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) driving circuit and active-matrix organic light-emitting diode (AMOLED) display panel
CN109166528B (zh) * 2018-09-28 2020-05-19 昆山国显光电有限公司 像素电路及其驱动方法
TWI699577B (zh) * 2018-10-05 2020-07-21 友達光電股份有限公司 畫素結構
CN109448637A (zh) * 2019-01-04 2019-03-08 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板
CN109742134B (zh) 2019-03-15 2022-07-05 合肥京东方卓印科技有限公司 有机发光二极管显示装置及其驱动方法
CN109979395B (zh) * 2019-04-22 2021-09-24 深圳市华星光电半导体显示技术有限公司 像素驱动电路及显示面板
KR102651138B1 (ko) * 2019-05-20 2024-03-26 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
US10878756B1 (en) 2019-07-18 2020-12-29 Sharp Kabushiki Kaisha TFT pixel threshold voltage compensation circuit with short data programming time and low frame rate
CN110491326A (zh) * 2019-08-28 2019-11-22 深圳市华星光电半导体显示技术有限公司 像素电路、显示面板及显示装置
JP7374543B2 (ja) * 2019-10-03 2023-11-07 ＪＤＩ Ｄｅｓｉｇｎ ａｎｄ Ｄｅｖｅｌｏｐｍｅｎｔ 合同会社 表示装置
KR20210085050A (ko) * 2019-12-30 2021-07-08 엘지디스플레이 주식회사 전계 발광 표시장치
US11145257B2 (en) * 2020-02-02 2021-10-12 Novatek Microelectronics Corp. Display device driving method and related driver circuit
KR20210157950A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN112071269A (zh) * 2020-09-24 2020-12-11 京东方科技集团股份有限公司 像素单元驱动电路、驱动方法、显示面板及显示装置
TWI761087B (zh) * 2021-02-23 2022-04-11 友達光電股份有限公司 驅動電路
CN116686414B (zh) * 2021-12-23 2024-04-12 京东方科技集团股份有限公司 显示基板及其驱动方法、显示装置
TWI828412B (zh) * 2022-11-10 2024-01-01 友達光電股份有限公司 顯示裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007206589A (ja) * 2006-02-06 2007-08-16 Seiko Epson Corp 表示装置、画素回路およびその駆動方法、ならびに電子機器
KR20090049990A (ko) * 2007-11-14 2009-05-19 소니 가부시끼 가이샤 표시장치 및 그 구동방법과 전자기기
KR20140067406A (ko) * 2012-11-26 2014-06-05 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI248056B (en) * 2001-10-19 2006-01-21 Sony Corp Level converter circuits, display device and portable terminal device
KR100739334B1 (ko) * 2006-08-08 2007-07-12 삼성에스디아이 주식회사 화소와 이를 이용한 유기전계발광 표시장치 및 그의구동방법
KR101058115B1 (ko) * 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
KR101113430B1 (ko) * 2009-12-10 2012-03-02 삼성모바일디스플레이주식회사 화소 및 그를 이용한 유기전계발광표시장치
KR101223488B1 (ko) * 2010-05-11 2013-01-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동방법
KR101351416B1 (ko) 2010-05-18 2014-01-14 엘지디스플레이 주식회사 액티브 매트릭스 유기 발광 다이오드 표시 장치의 전압 보상형 화소 회로
KR101666586B1 (ko) 2010-06-22 2016-10-14 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치의 구동장치와 그 구동방법
WO2013065594A1 (ja) * 2011-11-02 2013-05-10 シャープ株式会社 カラー表示装置
KR101481676B1 (ko) * 2011-12-26 2015-01-13 엘지디스플레이 주식회사 발광표시장치
KR101911489B1 (ko) * 2012-05-29 2018-10-26 삼성디스플레이 주식회사 화소를 갖는 유기전계발광 표시장치와 그의 구동방법
KR101947019B1 (ko) 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101360768B1 (ko) * 2012-11-27 2014-02-10 엘지디스플레이 주식회사 유기 발광 다이오드 표시장치 및 그 구동 방법
KR101987933B1 (ko) * 2012-12-13 2019-06-12 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102141238B1 (ko) 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN103714781B (zh) * 2013-12-30 2016-03-30 京东方科技集团股份有限公司 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN104036729B (zh) * 2014-06-09 2017-03-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
KR102334265B1 (ko) * 2014-12-02 2021-12-01 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007206589A (ja) * 2006-02-06 2007-08-16 Seiko Epson Corp 表示装置、画素回路およびその駆動方法、ならびに電子機器
KR20090049990A (ko) * 2007-11-14 2009-05-19 소니 가부시끼 가이샤 표시장치 및 그 구동방법과 전자기기
KR20140067406A (ko) * 2012-11-26 2014-06-05 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075257B2 (en) 2017-06-30 2021-07-27 Lg Display Co., Ltd. Electroluminescence display and method for driving the same
US11574578B2 (en) 2018-08-02 2023-02-07 Samsung Display Co., Ltd. Display panel and display device
KR20200050204A (ko) * 2018-11-01 2020-05-11 엘지디스플레이 주식회사 발광표시장치
KR102183488B1 (ko) 2019-05-29 2020-11-26 (주)엠에스엠 백게이지 위치를 가변하는 밴딩머신
CN115881039A (zh) * 2021-09-27 2023-03-31 乐金显示有限公司 像素电路和包括该像素电路的显示装置

Also Published As

Publication number Publication date
CN105679237A (zh) 2016-06-15
CN111462690B (zh) 2022-09-16
CN105679237B (zh) 2020-09-25
KR102320311B1 (ko) 2021-11-02
US9812066B2 (en) 2017-11-07
CN111462690A (zh) 2020-07-28
US20160155387A1 (en) 2016-06-02
TWI717318B (zh) 2021-02-01
TW201621863A (zh) 2016-06-16

Similar Documents

Publication Publication Date Title
JP6864048B2 (ja) 有機発光表示装置
KR102320311B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102363339B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
JP5612988B2 (ja) 有機電界発光表示装置用画素及びこれを利用した有機電界発光表示装置
KR102380303B1 (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR101692367B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP4209832B2 (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
KR101155898B1 (ko) 유기발광 표시장치 및 그 구동 방법
KR101578865B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20150070718A (ko) 유기전계 발광 표시장치
KR20160130066A (ko) 유기 발광 표시 장치
KR20170026757A (ko) 화소 및 그의 구동방법
KR20140126110A (ko) 유기전계발광 표시장치 및 그의 구동방법
JP2005148749A (ja) 表示装置のピクセル回路，表示装置，及びその駆動方法
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
TWI433107B (zh) An image display device, and an image display device
US10943515B2 (en) Display device
US20150002379A1 (en) Organic light emitting display and driving method thereof
KR20190122056A (ko) 전계 발광 표시장치와 그 구동 방법
KR20160062296A (ko) 유기 발광 표시 장치 및 이의 구동방법
KR20150055233A (ko) 유기전계발광 표시장치 및 그의 구동방법
KR101960849B1 (ko) 유기발광 표시장치 및 이의 구동방법
KR102390673B1 (ko) 전계 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant