KR102651138B1 - 화소 및 이를 포함하는 표시 장치 - Google Patents

화소 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102651138B1
KR102651138B1 KR1020190058994A KR20190058994A KR102651138B1 KR 102651138 B1 KR102651138 B1 KR 102651138B1 KR 1020190058994 A KR1020190058994 A KR 1020190058994A KR 20190058994 A KR20190058994 A KR 20190058994A KR 102651138 B1 KR102651138 B1 KR 102651138B1
Authority
KR
South Korea
Prior art keywords
transistor
scan
node
power source
pixel
Prior art date
Application number
KR1020190058994A
Other languages
English (en)
Other versions
KR20200133886A (ko
Inventor
남희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190058994A priority Critical patent/KR102651138B1/ko
Priority to US16/816,534 priority patent/US11056048B2/en
Priority to CN202010428923.2A priority patent/CN111968564A/zh
Publication of KR20200133886A publication Critical patent/KR20200133886A/ko
Application granted granted Critical
Publication of KR102651138B1 publication Critical patent/KR102651138B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

화소는, 발광 소자; 제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터; 데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터; 제2 노드와 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 제2 스캔 라인에 연결되는 제3 트랜지스터; 제1 전원과 제2 노드 사이에 연결되는 제1 커패시터; 및 제1 노드와 제2 노드 사이에 연결되는 제2 커패시터를 포함한다.

Description

화소 및 이를 포함하는 표시 장치{PIXEL AND DISPLAY DEVICE HAVING THE SAME}
본 발명은 표시 장치에 관한 것으로서, 더욱 상세하게는 화소 및 이를 포함하는 표시 장치에 관한 것이다.
표시 장치는 다양한 색광(예를 들어, 적색, 녹색 및 청색의 광)을 각각 발광하는 화소들을 이용하여 영상을 표시한다.
표시 장치는 데이터 라인들 및 주사 라인들에 접속되는 화소들을 구비한다. 화소들은 일반적으로 발광 소자와, 발광 소자로 흐르는 전류량을 제어하기 위한 구동 트랜지스터를 포함한다. 구동 트랜지스터는 데이터 신호에 대응하여 제1 전원으로부터 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어한다. 이때, 발광 소자는 구동 트랜지스터로부터의 전류량에 대응하여 소정 휘도의 빛을 생성한다.
고해상도 또는 입체 영상 등의 구현을 위해 표시 장치의 고속 구동이 요구되고 있다. 또한, 고속 구동 하에서 일정 수준 이상의 영상 품질을 보장하기 위해, 구동 트랜지스터의 문턱 전압을 보상하는 시간을 충분히 확보하기 위한 연구가 진행 중이다.
본 발명의 일 목적은 구동 트랜지스터의 문턱 전압 보상과 데이터 기입 타이밍이 분리된 화소를 제공하는 것이다.
본 발명의 다른 목적은 상기 화소를 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적은 상술한 목적들로 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 화소는, 발광 소자; 제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터; 데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터; 상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 제2 스캔 라인에 연결되는 제3 트랜지스터; 상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 및 상기 제1 트랜지스터의 제2 전극과 상기 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 내지 제5 트랜지스터들이 턴 온된 후에 상기 제6 트랜지스터가 턴 오프될 수 있다.
일 실시예에 의하면, 상기 제2 스캔 라인으로 공급되는 스캔 신호가 게이트 오프 레벨로부터 게이트 온 레벨로 천이되는 제1 시점이 상기 발광 제어 라인으로 공급되는 발광 제어 신호가 게이트 온 레벨로부터 게이트 오프 레벨로 천이되는 제2 시점보다 앞설 수 있다.
일 실시예에 의하면, 상기 제2 스캔 라인으로 공급되는 스캔 신호의 일부가 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간에 중첩할 수 있다.
일 실시예에 의하면, 상기 제2 스캔 라인으로 공급되는 스캔 신호의 폭이 상기 제1 스캔 라인으로 공급되는 스캔 신호의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되고, 상기 제1 트랜지스터는 소스 팔로워(source follower) 상태로 연결될 수 있다.
일 실시예에 의하면, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되면, 상기 제2 커패시터에 상기 제1 트랜지스터의 문턱 전압에 상응하는 전압이 저장될 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 상기 제1 노드 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터; 및 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 화소는, 상기 제1 노드와 상기 제1 트랜지스터의 제2 전극 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 상기 제1 트랜지스터의 제2 전극과 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터; 및 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함할 수 있다.
본 발명의 일 목적을 달성하기 위하여 본 발명의 실시예들에 따른 표시 장치는, 복수의 화소들을 포함하는 표시 패널; 스캔 라인들을 통해 상기 화소들에 스캔 신호를 공급하는 스캔 구동부; 발광 제어 라인들을 통해 상기 화소들에 발광 제어 신호를 공급하는 발광 구동부; 및 데이터 라인들을 통해 상기 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함할 수 있다. 상기 화소들 중 제i(단, i는 자연수) 화소행에 배치되는 제1 화소는, 발광 소자; 제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터; 데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 제1 스캔 라인에 연결되는 제2 트랜지스터; 상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 제2 스캔 라인에 연결되는 제3 트랜지스터; 상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및 상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소는, 상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 및 상기 제1 트랜지스터의 제2 전극과 상기 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제1 화소는, 상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함할 수 있다.
일 실시예에 의하면, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되고, 상기 제1 트랜지스터는 소스 팔로워(source follower) 상태로 연결될 수 있다.
일 실시예에 의하면, 상기 제3 내지 제5 트랜지스터들이 턴 온된 후에 상기 제6 트랜지스터가 턴 오프될 수 있다.
일 실시예에 의하면, 상기 스캔 구동부는, 상기 제2 스캔 라인으로 공급되는 상기 스캔 신호의 일부가 상기 제i 화소행의 발광 제어 라인에 공급되는 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간에 중첩하도록 상기 스캔 신호를 상기 제2 스캔 라인으로 공급할 수 있다.
일 실시예에 의하면, 상기 스캔 구동부는, 상기 제1 스캔 라인으로 제1 스캔 신호를 공급하는 제1 스캔 구동부; 및 상기 제2 스캔 라인으로 제2 스캔 신호를 공급하는 제2 스캔 구동부를 포함할 수 있다.
일 실시예에 의하면, 상기 제2 스캔 신호의 폭이 상기 제1 스캔 신호의 폭보다 클 수 있다.
일 실시예에 의하면, 상기 제2 스캔 구동부가 상기 제2 스캔 신호를 출력한 후에 상기 제1 스캔 구동부가 상기 제1 스캔 신호를 출력하며, 상기 제1 스캔 신호와 상기 제2 스캔 신호는 중첩하지 않을 수 있다.
본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는, 소스 팔로워 구조를 이용하여 제1 트랜지스터의 문턱 전압을 보상할 수 있다. 또한, 제2 스캔 라인으로 공급되는 스캔 신호에 대응하는 문턱 전압 보상 동작과 제1 스캔 라인으로 공급되는 스캔 신호에 대응하는 데이터 기입 동작이 분리될 수 있다. 따라서, 고속 구동이 적용되는 표시 장치의 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다. 또한, 고속 구동이 요구되는 고해상도 표시 장치, 대형 표시 장치, 입체 영상 표시 장치 등의 영상 품질이 개선될 수 있다.
나아가, 최소한의 전원들과 신호들을 이용하여 화소가 구동됨으로써 고해상도 표시 장치의 제조 비용이 절감될 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 3은 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 4는 도 1의 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5는 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 7은 도 6의 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 8은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 9는 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 1을 참조하면, 표시 장치(1000)는 표시 패널(100), 스캔 구동부(200), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(500)를 포함할 수 있다.
일 실시예에서, 표시 장치(1000)는 제1 전원(VDD)의 전압, 제2 전원(VSS)의 전압, 및 제3 전원(VINT)의 전압을 표시 패널(100)에 공급하는 전원 공급부를 더 포함할 수 있다. 전원 공급부는 스캔 신호 및/또는 발광 제어 신호의 게이트 온(gate-on) 레벨 및 게이트 오프(gate-off) 레벨을 결정하는 로우(low) 전원 및 하이(high) 전원을 스캔 구동부(200) 및/또는 발광 구동부(300)에 공급할 수 있다. 로우 전원은 하이 전원보다 낮은 전압 레벨을 가질 수 있다. 다만, 이는 예시적인 것으로서, 제1 전원(VDD), 제2 전원(VSS), 제3 전원(VINT), 로우 전원, 및 하이 전원 중 적어도 하나는 타이밍 제어부(500) 또는 데이터 구동부(400)로부터 공급될 수도 있다.
실시예에 따라, 제1 전원(VDD)과 제2 전원(VSS)은 발광 소자(LED)의 구동을 위한 전압들을 생성할 수 있다. 일 실시예에서, 제2 전원(VSS)의 전압은 제1 전원(VDD)의 전압보다 낮을 수 있다. 예를 들어, 제1 전원(VDD)의 전압은 양의 전압이고, 제2 전원(VSS)의 전압은 음의 전압일 수 있다.
제3 전원(VINT)은 화소(PX)를 초기화하는 초기화 전원일 수 있다. 예를 들어, 제3 전원(VINT)의 전압에 의해 화소(PX)에 포함되는 구동 트랜지스터 및/또는 발광 소자가 초기화될 수 있다. 제3 전원(VINT)은 음의 전압일 수 있다.
표시 패널(100)은 복수의 스캔 라인들(SL), 복수의 발광 제어 라인들(EL), 및 복수의 데이터 라인들(DL)을 포함하고, 스캔 라인들(SL), 발광 제어 라인들(EL), 및 데이터 라인들(DL)에 각각 연결되는 복수의 화소(PX)들을 포함할 수 있다. 일 실시예에서, 제i 행, 제j(단, i, j는 자연수) 열에 배치되는 화소(PX)는 제i 화소행에 대응하는 제1 스캔 라인(SL1_i), 제i 화소행에 대응하는 제2 스캔 라인(SL2_i), 제i 화소행에 대응하는 발광 제어 라인(ELi), 및 제j 화소열에 대응하는 데이터 라인(DLj)에 연결될 수 있다.
타이밍 제어부(500)는 외부로부터 공급되는 동기 신호들에 대응하여 제1 제어 신호(SCS), 제2 제어 신호(ECS), 및 제3 제어 신호(DCS)를 생성할 수 있다. 제1 제어 신호(SCS)는 스캔 구동부(200)로 공급되고, 제2 제어 신호(ECS)는 발광 구동부(300)로 공급되며, 제3 제어 신호(DCS)는 데이터 구동부(400)로 공급될 수 있다. 그리고, 타이밍 제어부(500)는 외부로부터 공급되는 입력 영상 데이터(DATA1)를 영상 데이터(DATA2)로 재정렬하여 데이터 구동부(400)에 공급할 수 있다.
제1 제어 신호(SCS)에는 스캔 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 스캔 스타트 펄스는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 스캔 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제2 제어 신호(ECS)에는 발광 제어 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 발광 제어 스타트 펄스는 스캔 신호의 첫 번째 타이밍을 제어할 수 있다. 클럭 신호들은 발광 제어 스타트 펄스를 시프트시키기 위해 사용될 수 있다.
제3 제어 신호(DCS)에는 소스 스타트 펄스 및 클럭 신호들이 포함될 수 있다. 소스 스타트 펄스는 데이터의 샘플링 시작 시점을 제어한다. 클럭 신호들은 샘플링 동작을 제어하기 위하여 사용된다.
스캔 구동부(200)는 타이밍 제어부(500)로부터 제1 제어 신호(SCS)를 수신하고, 제1 제어 신호(SCS)에 기초하여 스캔 라인들(SL)로 스캔 신호를 공급할 수 있다. 예를 들어, 스캔 구동부(200)는 스캔 라인들(SL)로 스캔 신호를 순차적으로 공급할 수 있다. 스캔 신호가 순차적으로 공급되면 화소(PX)들은 수평 라인 단위(또는 화소행 단위)로 선택될 수 있다.
스캔 신호는 게이트 온 레벨(예를 들어, 로우 전압)로 설정될 수 있다. 화소(PX)에 포함되며 스캔 신호를 수신하는 트랜지스터는 스캔 신호가 공급될 때 턴-온 상태로 설정될 수 있다.
발광 구동부(300)는 타이밍 제어부(500)로부터 제2 제어 신호(ECS)를 수신하고, 제2 제어 신호(ECS)에 기초하여 발광 제어 라인들(EL)로 발광 제어 신호를 공급할 수 있다. 예를 들어, 발광 구동부(300)는 발광 제어 라인들(EL)로 발광 제어 신호를 순차적으로 공급할 수 있다.
발광 제어 신호는 게이트 온 레벨(예를 들어, 로우 전압)로 설정될 수 있다. 화소(PX)에 포함되며 발광 제어 신호를 수신하는 트랜지스터는 발광 제어 신호가 공급될 때 턴-온되고, 그 외의 경우에 턴-오프 상태로 설정될 수 있다.
발광 제어 신호는 화소(PX)들의 발광 시간을 제어하기 위하여 사용된다. 이를 위하여, 발광 제어 신호는 스캔 신호보다 넓은 폭으로 설정될 수 있다.
일 실시예에서, 스캔 구동부(200)는, 제i 화소행의 제2 스캔 라인(SL2_i)으로 공급되는 스캔 신호의 일부가 제i 화소행의 발광 제어 라인(ELi)에 공급되는 발광 제어 신호가 게이트 온 레벨을 갖는 기간에 중첩하도록, 스캔 신호를 제2 스캔 라인(SL2_i)으로 공급할 수 있다. 스캔 신호는 제i 화소행의 제2 스캔 라인(SL2_i)으로 공급된 후에 제i 화소행의 제1 스캔 라인(SL1-i)으로 공급될 수 있다.
스캔 구동부(200) 및 발광 구동부(300)는 각각 박막 공정을 통해서 기판에 실장될 수 있다. 또한, 스캔 구동부(200)는 표시 패널(100)의 양측에 위치될 수도 있다. 발광 구동부(300) 또한 표시 패널(100)의 양측에 위치될 수도 있다.
데이터 구동부(400)는 타이밍 제어부(500)로부터 제3 제어 신호(DCS) 및 입력 영상 데이터(DATA1)를 수신할 수 있다. 데이터 구동부(400)는 제3 제어 신호(DCS)에 대응하여 데이터 라인들(DL)로 데이터 신호를 공급할 수 있다. 데이터 라인들(DL)로 공급된 데이터 신호는 스캔 신호에 의하여 선택된 화소(PX)들로 공급될 수 있다. 이를 위하여, 데이터 구동부(400)는 스캔 신호와 동기되도록 데이터 라인들(DL)로 데이터 신호를 공급할 수 있다.
도 2는 본 발명의 실시예들에 따른 화소를 나타내는 회로도이다.
도 2에서는 설명의 편의를 위하여 제i 수평 라인(또는 i번째 화소행)에 위치되며 제j 데이터 라인(DLj)과 접속된 화소(10)를 도시하기로 한다. 이하, 제i 화소행의 제1 스캔 라인은 제1 스캔 라인(SL1_i)으로, 제i 화소행의 제2 스캔 라인은 제2 스캔 라인(SL2_i)으로, 제i 화소행의 발광 제어 라인은 발광 제어 라인(ELi)으로, 제j 데이터 라인은 데이터 라인(DLj)으로 설명하기로 한다.
실시예에 따라, 제2 스캔 라인(SL2_i)은 제i-2 화소행에 연결되는 제1 스캔 라인(예를 들어, SL1_(i-2))으로 공급되는 스캔 신호와 동일한 스캔 신호를 공급할 수 있다.
도 2를 참조하면, 화소(10)는 발광 소자(LED), 제1 내지 제6 트랜지스터들(T1 내지 T6), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
발광 소자(LED)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극(예를 들어, 드레인 전극)에 접속되고, 발광 소자(LED)의 제2 전극은 제2 전원(VSS)에 접속될 수 있다. 발광 소자(LED)는 제1 트랜지스터(T1)로부터 공급되는 전류량(구동 전류)에 대응하여 소정 휘도의 빛을 생성할 수 있다. 일 실시예에서, 발광 소자(LED)는 유기 발광층을 포함하는 유기 발광 다이오드일 수 있다. 이 경우, 발광 소자(LED)의 제1 전극은 애노드 전극이고, 제2 전극은 캐소드 전극일 수 있다. 반대로, 발광 소자(LED)의 제1 전극은 캐소드 전극이고, 제2 전극은 애노드 전극일 수도 있다.
다른 실시예에서, 발광 소자(LED)는 무기 물질로 형성되는 무기 발광 소자일 수 있다. 또는 발광 소자(LED)는 복수의 무기 발광 소자들이 제2 전원(VSS)과 제1 트랜지스터(T1)의 제2 전극 사이에 병렬 및/또는 직렬로 연결된 형태를 가질 수도 있다.
제1 트랜지스터(T1)는 제1 전원(VDD)과 발광 소자(LED)의 제1 전극 사이에 전기적으로 결합될 수 있다. 제1 트랜지스터(T1)는 구동 전류를 생성하여 발광 소자(LED)에 제공할 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 결합될 수 있다. 제1 트랜지스터(T1)는 화소(10)의 구동 트랜지스터로서 기능한다. 제1 트랜지스터(T1)는 제1 노드(N1)에 인가되는 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LED)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DLj)과 제2 노드(N2) 사이에 결합될 수 있다. 제2 트랜지스터(T2)는 스캔 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(SL1_i)에 연결될 수 있다. 제2 트랜지스터(T2)는 제1 스캔 라인(SL1_i)으로 스캔 신호가 공급될 때 턴 온되어, 데이터 라인(DLj)과 제2 노드(N2)를 전기적으로 접속시킬 수 있다. 따라서, 데이터 전압(또는 데이터 신호)이 제2 노드(N2)로 전달될 수 있다.
제3 트랜지스터(T3)는 제2 노드(N2)와 제1 트랜지스터(T1)의 제1 전극(예를 들어, 소스 전극) 사이에 결합될 수 있다. 제3 트랜지스터(T3)는 스캔 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제3 트랜지스터(T3)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 제2 노드(N2)와 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다. 따라서, 데이터 전압(또는 데이터 신호)이 제2 노드(N2)로 전달될 수 있다.
제1 커패시터(C1)는 제1 전원(VDD)과 제2 노드(N2) 사이에 연결될 수 있다. 제1 커패시터(C1)는 제1 전원(VDD)의 전압과 데이터 전압의 차이에 상응하는 전압을 저장할 수 있다.
제2 커패시터(C2)는 제2 노드(N2)와 제1 노드(N1) 사이에 연결될 수 있다. 제2 커패시터(C2)는 제1 트랜지스터(T1)의 문턱 전압에 상응하는 전압을 저장할 수 있다.
제2 트랜지스터(T2)가 턴 온되고 제3 트랜지스터(T3)가 턴 오프되는 경우, 제1 및 제2 커패시터들(C1, C2)의 커플링에 의해 제1 노드(N1)의 전압이 결정될 수 있다. 예를 들어, 제2 노드(N2)에 데이터 전압이 공급되는 경우, 제1 및 제2 커패시터들(C1, C2)의 커플링에 의해 제1 노드(N1)의 전압은 데이터 전압과 제1 트랜지스터(T1)의 문턱 전압의 절대값의 차이에 상응하는 전압으로 변경될 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 제3 전원(VINT) 사이에 결합될 수 있다. 제4 트랜지스터(T4)는 스캔 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제4 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제4 트랜지스터(T4)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 제1 노드(N1)에 초기화 전원(VINT)의 전압을 공급할 수 있다. 따라서, 제1 노드(N1), 즉, 제1 트랜지스터(T1)의 게이트 전압이 초기화될 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제2 전극(및 발광 소자(LED)의 제1 전극)과 제3 전원(VINT) 사이에 결합될 수 있다. 제5 트랜지스터(T5)는 스캔 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제5 트랜지스터(T5)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제5 트랜지스터(T5)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 발광 소자(LED)의 제1 전극에 초기화 전원(VINT)의 전압을 공급할 수 있다. 따라서, 발광 소자(LED)의 제1 전극의 전압이 초기화될 수 있다.
제6 트랜지스터(T6)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 결합될 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호를 수신하는 게이트 전극을 포함할 수 있다. 예를 들어, 제6 트랜지스터(T6)는 발광 제어 라인(ELi)에 연결될 수 있다. 제6 트랜지스터(T6)는 발광 제어 신호가 공급될 때 턴 온되어, 제1 트랜지스터(T1)의 제1 전극을 제1 전원(VDD)에 연결할 수 있다. 이에 따라, 제1 노드(N1)의 전압에 대응하는 휘도로 발광 소자(LED)가 발광할 수 있다.
한편, 제3 내지 제5 트랜지스터들(T3 내지 T5)이 턴 온되는 경우, 제1 트랜지스터(T1)는 소스 팔로워(source follower) 상태로 연결될 수 있다. 이 경우, 제2 커패시터(C2)에는 제1 트랜지스터(T1)의 문턱 전압에 상응하는 전압이 저장될 수 있다. 즉, 제1 트랜지스터(T1)가 소정의 기간 동안 소스 팔로워 상태로 연결됨으로써 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다.
이 후, 제2 트랜지스터(T2)의 턴 온에 의해 데이터 전압이 화소(10)에 기입될 수 있다. 이에 따라, 문턱 전압 보상 기간과 데이터 전압 기입 기간이 분리될 수 있다. 화소(10)의 구체적인 구동 방식은 도 3을 참조하여 상술하기로 한다.
도 3은 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 2 및 도 3을 참조하면, 발광 제어 라인(ELi)으로 발광 제어 신호(Ei)가 공급되고, 제1 스캔 라인(SL1_i)으로 제1 스캔 신호(S1_i)가 공급되며, 제2 스캔 라인(SL2_i)으로 제2 스캔 신호(S2_i)가 공급될 수 있다.
일 실시예에서, 제1 스캔 신호(S1_i)는 제2 스캔 신호(S2_i)가 시프트된 스캔 신호일 수 있다. 또한, 제2 스캔 신호(S2_i)는 제i-2 화소행에 공급되는 제1 스캔 신호와 동일할 수 있다.
도 3의 타이밍도는 한 프레임 기간의 일부 파형을 보여준다. 하나의 프레임 기간은 발광 제어 신호(Ei)에 따라 발광 기간(EP)과 비발광 기간(NEP)을 포함할 수 있다. 발광 제어 신호(Ei)가 게이트 온 레벨을 갖는 기간이 발광 기간(EP)이고, 발광 제어 신호(Ei)가 게이트 오프 레벨을 갖는 기간은 비발광 기간(NEP)일 수 있다.
게이트 오프 레벨은 해당 트랜지스터를 턴 오프시키는 전압 레벨이고, 게이트 온 레벨은 해당 트랜지스터를 턴 온시키는 전압 레벨일 수 있다.
제1 시점(t1)에 제2 스캔 신호(S2_i)가 게이트 오프 레벨로부터 게이트 온 레벨로 천이되고, 제3 내지 제5 트랜지스터들(T3 내지 T5)이 턴 온될 수 있다. 제1 시점(t1)에 발광 제어 신호(Ei)가 게이트 온 레벨을 가지므로, 제6 트랜지스터(T6)는 턴 온 상태이다. 턴 온된 제3 및 제6 트랜지스터들(T3, T6)에 의해 제1 시점(t1)과 제2 시점(t2) 사이의 짧은 시간 동안 제2 노드(N2)에 제1 전원(VDD)의 전압이 충전될 수 있다. 즉, 이후의 소스 팔로워 구동을 위해, 제2 스캔 신호(S2_i)의 일부가 발광 제어 신호(Ei)가 게이트 오프 레벨을 갖는 기간의 일부와 중첩함으로써, 제2 노드(N2)에 제1 전원(VDD)의 전압이 충전될 수 있다.
다시 말하면, 제1 시점(t1)은 게이트 온 레벨의 발광 제어 신호(Ei)가 게이트 오프 레벨로 천이되는 제2 시점(t2)보다 앞설 수 있다. 제1 시점(t1)과 제2 시점(t2) 사이의 시간은 화소(10)의 발광에 큰 영향을 미치지 않을 정도로 짧게 설정될 수 있다.
제2 스캔 신호(S2_i)는 제1 기간(P1) 동안 게이트 온 레벨을 유지할 수 있다.
이 후, 제2 시점(t2)에 게이트 온 레벨의 발광 제어 신호(Ei)가 게이트 오프 레벨로 천이되고, 제6 트랜지스터(T6)가 턴 오프될 수 있다. 이에 따라, 비발광 기간(NEP)이 시작될 수 있다.
제1 기간(P1) 동안 제3 내지 제5 트랜지스터들(T3, T4, T5)이 턴 온 상태를 유지한다. 따라서, 제1 노드(N1), 제1 트랜지스터(T1)의 제2 전극, 및 발광 소자(LED)의 제1 전극에 제3 전원(VINT)의 전압이 인가될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 게이트 전압 및 발광 소자(LED)의 제1 전극의 전압이 제3 전원(VINT)의 전압으로 초기화될 수 있다.
이와 함께, 제3 트랜지스터(T3)가 턴 온된 상태에서 제2 시점(t2)에 제6 트랜지스터(T6)가 턴 오프되므로, 제2 시점(t2)부터 제1 트랜지스터(T1)는 전체적으로 소스 팔로워 상태가 될 수 있다. 앞서 설명한 바와 같이, 이 경우, 제1 트랜지스터(T1)의 제2 전극에 인가되는 제3 전원(VINT)의 전압에 의해 제1 트랜지스터(T1)로 전류가 흐를 수 있다. 제1 트랜지스터(T1)의 전류에 의해 제2 노드(N2)가 충전된다. 제1 트랜지스터(T1)의 게이트-소스 전압이 문턱 전압에 도달하면, 제1 트랜지스터(T1)에 전류가 흐르지 않게 되어 제2 노드(N2)의 전압은 일정하게 유지될 수 있다. 즉, 제2 노드(N2)의 전압은 제3 전원의 전압과 제1 트랜지스터(T1)의 문턱 전압의 절대값의 합에 상응하는 전압(VINT + |Vth|)일 수 있다. 따라서, 제2 커패시터(C2)에는 제1 트랜지스터(T1)의 문턱 전압(Vth)에 상응하는 전압이 저장될 수 있다. 즉, 제1 트랜지스터(T1)가 소정의 기간 동안 소스 팔로워 상태로 연결됨으로써 제1 트랜지스터(T1)의 문턱 전압이 보상될 수 있다.
이와 같이, 제1 기간(P1)에는 제3 내지 제5 트랜지스터들(T3 내지 T5)의 턴 온에 의해 화소(10)의 초기화 및 문턱 전압 보상이 수행될 수 있다.
이후, 제3 시점(t3)에 게이트 온 레벨의 제2 스캔 신호(S2_i)가 게이트 오프 레벨로 천이되고, 제3 내지 제5 트랜지스터들(T3 내지 T5)이 턴 오프될 수 있다.
제4 시점(t4)에 게이트 오프 레벨의 제1 스캔 신호(S1_i)가 게이트 온 레벨로 천이되고, 제5 시점(t5)에 게이트 온 레벨의 제1 스캔 신호(S1_i)가 게이트 오프 레벨로 천이될 수 있다. 제4 시점(t4)에 제2 트랜지스터(T2)가 턴 온될 수 있다. 제4 및 제5 시점들(t4, t5)로 정의되는 제2 기간(P2)에 제2 트랜지스터(T2)가 턴 온 상태를 유지할 수 있다. 턴 온된 제2 트랜지스터(T2)를 통해 데이터 전압(DS)이 제2 노드(N2)로 공급될 수 있다. 이에 따라, 제2 노드(N2)의 전압은 데이터 전압(DS)에 상응할 수 있다.
데이터 전압(DS)이 제2 노드(N2)로 공급되면, 제1 커패시터(C1)와 제2 커패시터(C2)의 커플링에 의해 제1 노드(N1)의 전압은 데이터 전압(DS)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차이에 상응하는 전압으로 변경될 수 있다. 예를 들어, 제1 커패시터(C1)에는 제1 전원(VDD)의 전압과 데이터 전압(DS)의 차이에 상응하는 전압이 저장되고, 제2 커패시터(C2)에는 데이터 전압(DS)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차이에 상응하는 전압이 저장될 수 있다.
일 실시예에서, 제1 및 제2 기간들(P1, P2)은 2수평기간(2H) 이상의 길이를 가질 수 있다. 즉, 제1 및 제2 스캔 신호들(S1_i, S2_i)은 2수평기간(2H) 이상의 펄스 폭을 가질 수 있다. 또한, 제1 및 제2 스캔 신호들(S1_i, S2_i)은 실질적으로 동일한 폭을 가질 수 있다. 예를 들어, Full HD 이상의 고해상도 표시 장치에서 제1 및 제2 스캔 신호들(S1_i, S2_i)은 2μs 이상의 펄스 폭을 가질 수 있다.
도 3은 데이터 라인(DLj)을 통해 순차적으로 공급되는 데이터 전압(DS)을 보여준다. 데이터 전압(DS)은 1수평기간(1H) 마다 데이터 라인(DLj)으로 공급될 수 있다. 예를 들어, 제2 기간(P2) 동안, 제i-1 화소행에 대응하는 제i-1 데이터 전압(Di-1) 및 제i 화소행에 대응하는 제i 데이터 전압(Di)이 데이터 라인(DLj)으로 공급될 수 있다.
제2 기간(P2)이 종료되는 시점에 최종적으로 제2 노드(N2)에는 제i 데이터 전압(Di)이 저장되므로, 화소(11)의 발광 휘도는 제i-1 데이터 전압(Di-1)의 영향을 받지 않는다. 따라서, 제1 스캔 신호(S1_i)에 중첩하여 복수의 데이터 전압(DS)들이 화소(10)에 공급되어도 무방하다.
제5 시점(t5)에 게이트 온 레벨의 제1 스캔 신호(S1_i)가 게이트 오프 레벨로 천이되고, 제2 트랜지스터(T2)가 턴 오프될 수 있다. 이에 따라, 제5 시점(t5)에서, 제2 노드(N2)의 전압은 제i 데이터 전압(Di)에 상응하고, 제2 노드(N1)의 전압은 제i 데이터 전압(Di)과 제1 트랜지스터(T1)의 문턱 전압(Vth)의 차에 상응할 수 있다. 즉, 화소(10)의 문턱 전압 보상 기간과 데이터 기입 기간이 분리될 수 있다.
제6 시점(t6)에 게이트 오프 레벨의 발광 제어 신호(Ei)가 게이트 온 레벨로 천이되고, 제6 트랜지스터(T6)가 턴 온될 수 있다. 이에 따라, 제i 데이터 전압(Di)에 기초하여 제1 트랜지스터(T1)로부터 발광 소자(LED)로 흐르는 구동 전류가 생성될 수 있다. 발광 기간(EP) 동안 발광 소자(LED)는 제i 데이터 전압(Di)에 상응하는 휘도로 발광할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소(10)는, 소스 팔로워 구조를 이용하여 제1 트랜지스터(T1)의 문턱 전압을 보상할 수 있다. 이에 따라, 초기화 및 문턱 전압 보상이 동시에 수행되고, 문턱 전압 보상 기간과 데이터 기입 기간이 서로 분리될 수 있다. 따라서, 고속 구동이 적용되는 화소(10)의 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다.
도 4는 도 1의 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 1 내지 도 4를 참조하면, 발광 제어 신호들(E1, E2, E3), 제1 스캔 신호들(S1_1, S1_2, S1_3), 및 제2 스캔 신호들(S2_1, S2_2, S2_3)은 화소행들에 각각 순차적으로 공급될 수 있다.
첫 번째 화소행에는 첫 번째 발광 제어 신호(E1), 첫 번째 제1 스캔 신호(S1_1), 및 첫 번째 제2 스캔 신호(S2_1)가 공급될 수 있다. 두 번째 화소행에는 두 번째 발광 제어 신호(E2), 두 번째 제1 스캔 신호(S1_2), 및 두 번째 제2 스캔 신호(S2_2)가 공급될 수 있다. 마찬가지로, 세 번째 화소행에는 세 번째 발광 제어 신호(E3), 세 번째 제1 스캔 신호(S1_3), 및 세 번째 제3 스캔 신호(S2_3)가 공급될 수 있다.
일 실시예에서, 발광 제어 신호들(E1, E2, E3)은 약 1수평기간(1H) 단위로 시프트되어 공급될 수 있다. 제1 스캔 신호들(S1_1, S1_2, S1_3)은 약 1수평기간(1H) 단위로 시프트되어 공급될 수 있다. 제2 스캔 신호들(S2_1, S2_2, S2_3) 또한 각각 약 1수평기간(1H) 단위로 시프트되어 공급될 수 있다. 이에 따라, 인접한 화소행들에 대응하는 제1 스캔 신호들(S1_1, S1_2, S1_3)의 일부가 서로 중첩할 수 있다. 또한, 인접한 화소행들에 대응하는 제2 스캔 신호들(S2_1, S2_2, S2_3)의 일부가 서로 중첩할 수 있다.
한편, 첫 번째 제1 스캔 신호(S1_1)와 첫 번째 제2 스캔 신호(S2_1)는 서로 중첩하지 않는다. 또한, 두 번째 제1 스캔 신호(S1_2)와 두 번째 제2 스캔 신호(S2_2)는 중첩하지 않는다. 마찬가지로, 세 번째 제1 스캔 신호(S1_3)와 세 번째 제3 스캔 신호(S2_3)는 중첩하지 않는다.
일 실시예에서, 제2 스캔 신호들(S2_1, S2_2, S2_3) 각각은 발광 제어 신호들(E1, E2, E3) 각각의 발광 기간의 일부에 중첩할 수 있다. 예를 들어, 첫 번째 제2 스캔 신호(S2_1)의 일부는 첫 번째 발광 제어 신호(E1)가 게이트 온 레벨을 갖는 기간의 일부와 중첩할 수 있다.
일 실시예에서, k번째(단, k는 2보다 큰 자연수) 화소행에 공급되는 제2 스캔 신호(예를 들어, S2_k)는 k-2번째 화소행에 공급되는 제1 스캔 신호(예를 들어, S1_(k-2))와 동일할 수 있다. 예를 들어, 세 번째 제2 스캔 신호(S2_3)는 첫 번째 제1 스캔 신호(S1_1)와 동일할 수 있다. 이에 따라, 하나의 스캔 구동부(200)가 제1 및 제2 스캔 신호들(S1_1, S1_2, S1_3, S2_1, S2_2, S2_3)을 공급할 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 표시 장치는, 제2 스캔 신호들(S2_1, S2_2, S2_3)에 대응하는 문턱 전압 보상 기간과 제1 스캔 신호들(S1_1, S1_2, S1_3)에 대응하는 데이터 기입 기간을 서로 분리하여 구동될 수 있다. 따라서, 고속 구동이 적용되는 표시 장치의 문턱 전압 보상을 위한 시간이 2μs 이상으로 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다. 또한, 고속 구동이 요구되는 고해상도 표시 장치, 대형 표시 장치, 입체 영상 표시 장치 등의 영상 품질이 개선될 수 있다.
또한, 최소한의 전원들과 신호들을 이용하여 화소(10)가 구동됨으로써 고해상도 표시 장치의 제조 비용이 절감될 수 있다.
도 5는 도 2의 화소의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 5에서는 도 2 및 도 3을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 5의 타이밍도는 제1 스캔 신호(S1_i)의 폭(펄스 폭)을 제외하면, 도 3의 화소의 구동 방법과 실질적으로 동일하거나 유사할 수 있다.
도 2 및 도 5를 참조하면, 발광 제어 라인(ELi)으로 발광 제어 신호(Ei)가 공급되고, 제1 스캔 라인(SL1_i)으로 제1 스캔 신호(S1_i)가 공급되며, 제2 스캔 라인(SL2_i)으로 제2 스캔 신호(S2_i)가 공급될 수 있다.
제2 기간(P2)에 대응하는 제1 스캔 신호(S1_i)의 폭은 제1 기간(P1)에 대응하는 제2 스캔 신호(S2_i)의 폭보다 작을 수 있다. 즉, 데이터 전압(DS)이 기입되는 제2 기간(P2)에 제i 데이터 전압(Di)만이 화소(10)의 제2 노드(N2)로 공급될 수 있다. 예를 들어, 제1 스캔 신호(S1_i)의 폭은 제1 기간(P1)에 대응하는 제2 스캔 신호(S2_i)의 절반일 수 있다. 다만, 이는 예시적인 것으로서, 제1 스캔 신호(S1_i)의 폭이 이에 한정되는 것은 아니다.
따라서, 제i-1 데이터 전압(Di-1) 등의 의도치 않은 영향이 배제되며, 제1 및 제2 노드(N1, N2)의 불필요한 전압 변동이 방지될 수 있다.
도 6은 본 발명의 실시예들에 따른 표시 장치를 나타내는 블록도이다.
도 6은 도 5의 스캔 신호들을 출력하기 위한 표시 장치의 구성의 일 예를 보여준다.
도 6에서는 도 1을 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 6의 표시 장치는 스캔 구동부의 구성을 제외하면, 도 1의 표시 장치와 실질적으로 동일하거나 유사한 구성을 가질 수 있다.
도 5 및 도 6을 참조하면, 표시 장치(1001)는 표시 패널(100), 스캔 구동부(201), 발광 구동부(300), 데이터 구동부(400), 및 타이밍 제어부(501)를 포함할 수 있다.
스캔 구동부(201)는 제1 및 제2 스캔 구동부들(220, 240)을 포함할 수 있다.
제1 스캔 구동부(220)는 타이밍 제어부(501)로부터 제1 스캔 제어 신호(SCS1)를 수신하고, 제1 스캔 제어 신호(SCS1)에 기초하여 제1 스캔 라인들(SL1)로 제1 스캔 신호를 공급할 수 있다.
제2 스캔 구동부(240)는 타이밍 제어부(501)로부터 제2 스캔 제어 신호(SCS2)를 수신하고, 제2 스캔 제어 신호(SCS2)에 기초하여 제2 스캔 라인들(SL2)로 제2 스캔 신호를 공급할 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 제1 스캔 신호(S1_i)와 제2 스캔 신호(S2_i)의 폭이 서로 다를 수 있다. 따라서, 표시 장치(1001)는, 서로 다른 폭의 스캔 신호들을 각각 출력하기 위한 제1 및 제2 스캔 구동부들(220, 240)을 포함할 수 있다.
초기화 및 문턱 전압 보상을 위한 제2 스캔 신호의 폭이 데이터 기입을 위한 제1 스캔 신호의 폭보다 클 수 있다. 한 프레임 기간 내에서, 화소(PX)에는 제2 스캔 신호가 공급된 후에 제1 스캔 신호가 공급될 수 있다.
이에 따라, 화소(PX)는, 다른 화소에 대응하는 데이터 전압의 영향 없이, 해당 데이터 전압에 따라 발광할 수 있다.
도 7은 도 6의 표시 장치의 동작의 일 예를 설명하기 위한 타이밍도이다.
도 7에서는 도 4를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 7의 타이밍도는 제1 스캔 신호들(S1_1, S1_2, S1_3)의 폭(펄스 폭)을 제외하면, 도 4의 표시 장치의 동작과 실질적으로 동일하거나 유사할 수 있다.
도 2, 도 6 및 도 7을 참조하면, 발광 제어 신호들(E1, E2, E3), 제1 스캔 신호들(S1_1, S1_2, S1_3), 및 제2 스캔 신호들(S2_1, S2_2, S2_3)은 화소행들에 각각 순차적으로 공급될 수 있다.
첫 번째 제1 스캔 신호(S1_1)와 첫 번째 제2 스캔 신호(S2_1)는 서로 중첩하지 않는다. 또한, 두 번째 제1 스캔 신호(S1_2)와 두 번째 제2 스캔 신호(S2_2)는 중첩하지 않는다. 마찬가지로, 세 번째 제1 스캔 신호(S1_3)와 세 번째 제3 스캔 신호(S2_3)는 중첩하지 않는다.
일 실시예에서, 제2 스캔 신호들(S2_1, S2_2, S2_3) 각각은 발광 제어 신호들(E1, E2, E3) 각각의 발광 기간의 일부에 중첩할 수 있다. 예를 들어, 첫 번째 제2 스캔 신호(S2_1)의 일부는 첫 번째 발광 제어 신호(E1)가 게이트 온 레벨을 갖는 기간의 일부와 중첩할 수 있다.
일 실시예에서, 제1 스캔 신호들(S1_1, S1_2, S1_3)의 폭은 제2 스캔 신호들(S2_1, S2_2, S2_3)의 폭보다 작을 수 있다. 예를 들어, 제1 스캔 신호들(S1_1, S1_2, S1_3)의 폭은 제2 스캔 신호들(S2_1, S2_2, S2_3)의 폭의 절반일 수 있다.
이에 따라, 문턱 전압 보상 기간은 충분히 확보될 수 있으며, 데이터 기입 기간에는 해당 화소에 대응하는 데이터 전압만이 해당 화소에 공급되어 제1 트랜지스터(T1)의 불필요한 전압 변동이 방지될 수 있다. 따라서, 고속 구동이 요구되는 고해상도 표시 장치, 대형 표시 장치, 입체 영상 표시 장치 등의 영상 품질이 개선될 수 있다.
도 8은 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 8에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 8의 화소는 제4 및 제5 트랜지스터들의 배치를 제외하면, 도 2의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 8을 참조하면, 화소(11)는 발광 소자(LED), 제1 내지 제6 트랜지스터들(T1 내지 T6), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
제1 내지 제3 트랜지스터들(T1 내지 T3), 제6 트랜지스터(T6), 제1 커패시터(C1), 및 제2 커패시터(C2)의 구성은 도 2를 참조하여 상술하였으므로, 중복되는 설명은 생략한다.
제4 트랜지스터(T4)는 제1 노드(N1)와 제3 전원(VINT) 사이에 결합될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제4 트랜지스터(T4)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 제1 노드(N1)에 초기화 전원(VINT)의 전압을 공급할 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제2 전극(및 발광 소자(LED)의 제1 전극)과 제1 노드(N1) 사이에 결합될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제5 트랜지스터(T5)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 발광 소자(LED)의 제1 전극에 초기화 전원(VINT)의 전압을 공급할 수 있다. 따라서, 발광 소자(LED)의 제1 전극의 전압이 초기화될 수 있다.
제3 내지 제5 트랜지스터들(T3 내지 T5)이 턴 온되고 제6 트랜지스터(T6)가 턴 오프되면, 제1 트랜지스터(T1)는 소스 팔로워 구조로 동작하여 문턱 전압이 보상될 수 있다.
도 2의 화소(10)는 트랜지스터의 배치 조건, 다른 배선들과의 배치 관계에 따라 도 8의 화소 구조로 변경될 수 있다.
도 9는 본 발명의 실시예들에 따른 화소의 일 예를 나타내는 회로도이다.
도 9에서는 도 2를 참조하여 설명한 구성 요소들에 대해 동일한 참조 부호들을 사용하며, 이러한 구성 요소들에 대한 중복되는 설명은 생략하기로 한다. 또한, 도 9의 화소는 제4 및 제5 트랜지스터들의 배치를 제외하면, 도 2의 화소와 실질적으로 동일하거나 유사할 수 있다.
도 9를 참조하면, 화소(12)는 발광 소자(LED), 제1 내지 제6 트랜지스터들(T1 내지 T6), 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함할 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 제1 트랜지스터(T1)의 제2 전극 사이에 결합될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제4 트랜지스터(T4)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 제1 노드(N1)에 초기화 전원(VINT)의 전압을 공급할 수 있다.
제5 트랜지스터(T5)는 제1 트랜지스터(T1)의 제2 전극(및 발광 소자(LED)의 제1 전극)과 제3 전원 (VINT) 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 제2 스캔 라인(SL2_i)에 연결될 수 있다. 제5 트랜지스터(T5)는 제2 스캔 라인(SL2_i)으로 스캔 신호가 공급될 때 턴 온되어, 발광 소자(LED)의 제1 전극에 초기화 전원(VINT)의 전압을 공급할 수 있다. 따라서, 발광 소자(LED)의 제1 전극의 전압이 초기화될 수 있다.
제3 내지 제5 트랜지스터들(T3 내지 T5)이 턴 온되면, 제1 노드(N1)로부터 제3 전원(VINT)까지 하나의 전류 경로만이 형성될 수 있다. 따라서, 전류 누설에 따른 의도치 않은 구동 전류의 변화가 방지될 수 있다.
상술한 바와 같이, 본 발명의 실시예들에 따른 화소 및 이를 포함하는 표시 장치는, 소스 팔로워 구조를 이용하여 제1 트랜지스터의 문턱 전압을 보상할 수 있다. 또한, 제2 스캔 라인으로 공급되는 스캔 신호에 대응하는 문턱 전압 보상 동작과 제1 스캔 라인으로 공급되는 스캔 신호에 대응하는 데이터 기입 동작이 분리될 수 있다. 따라서, 고속 구동이 적용되는 표시 장치의 문턱 전압 보상을 위한 시간이 충분히 확보될 수 있으며, 영상 품질이 개선될 수 있다. 또한, 고속 구동이 요구되는 고해상도 표시 장치, 대형 표시 장치, 입체 영상 표시 장치 등의 영상 품질이 개선될 수 있다.
나아가, 최소한의 전원들과 신호들을 이용하여 화소(10)가 구동됨으로써 고해상도 표시 장치의 제조 비용이 절감될 수 있다.
이상에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
PX, 10, 11, 12: 화소 100: 표시 패널
200, 201: 스캔 구동부 220: 제1 스캔 구동부
240: 제2 스캔 구동부 300: 발광 구동부
400: 데이터 구동부 500, 501: 타이밍 제어부
T1~T6: 제1 내지 제6 트랜지스터들
C1: 제1 커패시터
C2: 제2 커패시터
1000, 1001: 표시 장치

Claims (20)

  1. 발광 소자;
    제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터;
    데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 제2 스캔 라인에 연결되는 제3 트랜지스터;
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하며,
    상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 및
    상기 제1 트랜지스터의 제2 전극과 상기 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터를 더 포함하는 화소.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  4. 제 3 항에 있어서, 상기 제3 내지 제5 트랜지스터들이 턴 온된 후에 상기 제6 트랜지스터가 턴 오프되는 것을 특징으로 하는 화소.
  5. 제 3 항에 있어서, 상기 제2 스캔 라인으로 공급되는 스캔 신호가 게이트 오프 레벨로부터 게이트 온 레벨로 천이되는 제1 시점이 상기 발광 제어 라인으로 공급되는 발광 제어 신호가 게이트 온 레벨로부터 게이트 오프 레벨로 천이되는 제2 시점보다 앞서는 것을 특징으로 하는 화소.
  6. 제 5 항에 있어서, 상기 제2 스캔 라인으로 공급되는 스캔 신호의 일부가 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간에 중첩하는 것을 특징으로 하는 화소.
  7. 제 4 항에 있어서, 상기 제2 스캔 라인으로 공급되는 스캔 신호의 폭이 상기 제1 스캔 라인으로 공급되는 스캔 신호의 폭보다 큰 것을 특징으로 하는 화소.
  8. 제 3 항에 있어서, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되고, 상기 제1 트랜지스터는 소스 팔로워(source follower) 상태로 연결되는 것을 특징으로 하는 화소.
  9. 제 3 항에 있어서, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되면, 상기 제2 커패시터에 상기 제1 트랜지스터의 문턱 전압에 상응하는 전압이 저장되는 것을 특징으로 하는 화소.
  10. 발광 소자;
    제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터;
    데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 제2 스캔 라인에 연결되는 제3 트랜지스터;
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하며,
    상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 상기 제1 노드 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터; 및
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  11. 발광 소자;
    제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터;
    데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 제2 스캔 라인에 연결되는 제3 트랜지스터;
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하며,
    상기 제1 노드와 상기 제1 트랜지스터의 제2 전극 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터;
    상기 제1 트랜지스터의 제2 전극과 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터; 및
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 화소.
  12. 복수의 화소들을 포함하는 표시 패널;
    스캔 라인들을 통해 상기 화소들에 스캔 신호를 공급하는 스캔 구동부;
    발광 제어 라인들을 통해 상기 화소들에 발광 제어 신호를 공급하는 발광 구동부; 및
    데이터 라인들을 통해 상기 화소들에 데이터 신호를 공급하는 데이터 구동부를 포함하고,
    상기 화소들 중 제i(단, i는 자연수) 화소행에 배치되는 제1 화소는,
    발광 소자;
    제1 노드에 인가되는 전압에 대응하여 제1 전원으로부터 상기 발광 소자를 경유하여 제2 전원으로 흐르는 전류량을 제어하는 제1 트랜지스터;
    데이터 라인과 제2 노드 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 제1 스캔 라인에 연결되는 제2 트랜지스터;
    상기 제2 노드와 상기 제1 트랜지스터의 제1 전극 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 제2 스캔 라인에 연결되는 제3 트랜지스터;
    상기 제1 전원과 상기 제2 노드 사이에 연결되는 제1 커패시터; 및
    상기 제1 노드와 상기 제2 노드 사이에 연결되는 제2 커패시터를 포함하며,
    상기 제1 화소는,
    상기 제1 노드와 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제4 트랜지스터; 및
    상기 제1 트랜지스터의 제2 전극과 상기 제3 전원 사이에 연결되고, 게이트 전극이 상기 제2 스캔 라인에 연결되는 제5 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  13. 삭제
  14. 제 12 항에 있어서, 상기 제1 화소는,
    상기 제1 전원과 상기 제1 트랜지스터의 상기 제1 전극 사이에 연결되고, 게이트 전극이 상기 제i 화소행의 발광 제어 라인에 연결되는 제6 트랜지스터를 더 포함하는 것을 특징으로 하는 표시 장치.
  15. 제 14 항에 있어서, 상기 제3 내지 제5 트랜지스터들은 상기 제2 스캔 라인으로 공급되는 스캔 신호에 의해 턴-온되고, 상기 제1 트랜지스터는 소스 팔로워(source follower) 상태로 연결되는 것을 특징으로 하는 표시 장치.
  16. 제 14 항에 있어서, 상기 제3 내지 제5 트랜지스터들이 턴 온된 후에 상기 제6 트랜지스터가 턴 오프되는 것을 특징으로 하는 표시 장치.
  17. 제 14 항에 있어서, 상기 스캔 구동부는, 상기 제2 스캔 라인으로 공급되는 상기 스캔 신호의 일부가 상기 제i 화소행의 발광 제어 라인에 공급되는 상기 발광 제어 신호가 게이트 온 레벨을 갖는 기간에 중첩하도록 상기 스캔 신호를 상기 제2 스캔 라인으로 공급하는 것을 특징으로 하는 표시 장치.
  18. 제 17 항에 있어서, 상기 스캔 구동부는,
    상기 제1 스캔 라인으로 제1 스캔 신호를 공급하는 제1 스캔 구동부; 및
    상기 제2 스캔 라인으로 제2 스캔 신호를 공급하는 제2 스캔 구동부를 포함하는 것을 특징으로 하는 표시 장치.
  19. 제 18 항에 있어서, 상기 제2 스캔 신호의 폭이 상기 제1 스캔 신호의 폭보다 큰 것을 특징으로 하는 표시 장치.
  20. 제 18 항에 있어서, 상기 제2 스캔 구동부가 상기 제2 스캔 신호를 출력한 후에 상기 제1 스캔 구동부가 상기 제1 스캔 신호를 출력하며, 상기 제1 스캔 신호와 상기 제2 스캔 신호는 중첩하지 않는 것을 특징으로 하는 표시 장치.
KR1020190058994A 2019-05-20 2019-05-20 화소 및 이를 포함하는 표시 장치 KR102651138B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190058994A KR102651138B1 (ko) 2019-05-20 2019-05-20 화소 및 이를 포함하는 표시 장치
US16/816,534 US11056048B2 (en) 2019-05-20 2020-03-12 Pixel and display device having the same
CN202010428923.2A CN111968564A (zh) 2019-05-20 2020-05-20 像素和具有该像素的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190058994A KR102651138B1 (ko) 2019-05-20 2019-05-20 화소 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200133886A KR20200133886A (ko) 2020-12-01
KR102651138B1 true KR102651138B1 (ko) 2024-03-26

Family

ID=73357873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190058994A KR102651138B1 (ko) 2019-05-20 2019-05-20 화소 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11056048B2 (ko)
KR (1) KR102651138B1 (ko)
CN (1) CN111968564A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115023756B (zh) * 2021-07-30 2023-10-20 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100673759B1 (ko) * 2004-08-30 2007-01-24 삼성에스디아이 주식회사 발광 표시장치
KR101152120B1 (ko) * 2005-03-16 2012-06-15 삼성전자주식회사 표시 장치 및 그 구동 방법
KR20110078387A (ko) 2009-12-31 2011-07-07 엘지디스플레이 주식회사 유기 발광장치 및 그 구동방법
US8912989B2 (en) 2010-03-16 2014-12-16 Samsung Display Co., Ltd. Pixel and organic light emitting display device using the same
KR101717986B1 (ko) * 2010-03-16 2017-03-21 삼성디스플레이 주식회사 유기전계발광 표시장치
KR20120065137A (ko) * 2010-12-10 2012-06-20 삼성모바일디스플레이주식회사 화소, 이를 이용한 표시 장치, 및 그의 구동 방법
KR101849582B1 (ko) 2011-11-16 2018-04-18 엘지디스플레이 주식회사 발광다이오드표시장치
KR102141238B1 (ko) * 2013-05-22 2020-08-06 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102320311B1 (ko) * 2014-12-02 2021-11-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 구동 방법
US10127859B2 (en) * 2016-12-29 2018-11-13 Lg Display Co., Ltd. Electroluminescent display

Also Published As

Publication number Publication date
CN111968564A (zh) 2020-11-20
KR20200133886A (ko) 2020-12-01
US20200372854A1 (en) 2020-11-26
US11056048B2 (en) 2021-07-06

Similar Documents

Publication Publication Date Title
KR102524459B1 (ko) 화소 및 그의 구동방법
WO2020001635A1 (zh) 驱动电路及其驱动方法、显示装置
JP6580372B2 (ja) 有機発光表示装置
KR101411619B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
KR102657133B1 (ko) 화소 및 이를 포함하는 표시 장치
TWI618046B (zh) 像素
KR102464283B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치와 그의 구동방법
US9269297B2 (en) Electro-optical device
TWI578590B (zh) 具像素之有機發光顯示裝置及其驅動方法
KR102591507B1 (ko) 화소 및 이를 포함하는 표시 장치
KR102626519B1 (ko) 유기발광소자표시장치
KR102206602B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
TW201727962A (zh) 像素、包含該像素的顯示裝置及該顯示裝置的驅動方法
JP2005099764A (ja) 電気光学装置および電子機器
KR102042192B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
KR20160063462A (ko) 유기 발광 표시 장치 및 이의 구동 방법
KR102555397B1 (ko) 화소 및 이를 포함하는 표시 장치
KR20140080729A (ko) Oled 표시 장치 및 그의 구동 방법
KR20180117761A (ko) 유기발광 표시장치
KR20180049850A (ko) 표시 장치
KR102536629B1 (ko) 화소회로, 그를 포함하는 유기발광표시장치 및 구동방법
CN105551426A (zh) Amoled像素单元及其驱动方法、amoled显示装置
US20150097762A1 (en) Pixel and organic light emitting display using the same
KR20180079560A (ko) 표시장치, 표시패널, 구동방법 및 게이트 구동회로
TW201734997A (zh) 顯示裝置、閘極驅動電路及該顯示裝置的驅動方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant