KR20160045232A - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160045232A
KR20160045232A KR1020140140176A KR20140140176A KR20160045232A KR 20160045232 A KR20160045232 A KR 20160045232A KR 1020140140176 A KR1020140140176 A KR 1020140140176A KR 20140140176 A KR20140140176 A KR 20140140176A KR 20160045232 A KR20160045232 A KR 20160045232A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
wiring
connection wiring
film transistor
Prior art date
Application number
KR1020140140176A
Other languages
English (en)
Other versions
KR102313855B1 (ko
Inventor
안진성
윤주원
이정수
이지선
임충열
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140140176A priority Critical patent/KR102313855B1/ko
Priority to US14/644,049 priority patent/US9577019B2/en
Publication of KR20160045232A publication Critical patent/KR20160045232A/ko
Application granted granted Critical
Publication of KR102313855B1 publication Critical patent/KR102313855B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는 복수의 화소를 포함하는 디스플레이 장치에 있어서, 각 화소는, 제1 방향을 따라 연장된 제1 배선 및 제2 방향을 따라 연장된 제2 배선을 포함하는 복수의 배선들, 복수의 배선들과 연결된 복수의 스위칭 박막트랜지스터들, 화소에 구동 전류를 공급하는 구동 박막트랜지스터;, 복수의 배선들 및 상기 구동 박막트랜지스터에 연결된 스토리지 커패시터, 및 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 및 구동 박막트랜지스터를 연결하며 제2 배선과 인접하게 배치된 연결배선을 포함하고, 연결배선은 상기 제2 배선과 다른 층에 위치하는, 디스플레이 장치를 개시한다.

Description

유기 발광 표시 장치 및 그 제조 방법 {Organinc light emitting display device and manufacturing method thereof}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조방법에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 유기발광표시장치(organic light emitting diode display)가 주목받고 있다.
유기발광표시장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 유기 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
본 발명의 실시예들은 본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예는, 복수의 화소를 포함하는 디스플레이 장치에 있어서, 각 화소는, 제1 방향을 따라 연장된 제1 배선 및 제2 방향을 따라 연장된 제2 배선을 포함하는 복수의 배선들; 상기 복수의 배선들과 연결된 복수의 스위칭 박막트랜지스터들; 상기 화소에 구동 전압을 공급하는 구동 박막트랜지스터; 상기 복수의 배선들 및 상기 구동 박막트랜지스터에 연결된 스토리지 커패시터; 및 상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 및 상기 구동 박막트랜지스터를 연결하며, 상기 제2 배선과 인접하게 배치된 연결배선;을 포함하고, 상기 연결배선은 상기 제2 배선과 다른 층에 위치하는, 디스플레이 장치를 개시한다.
본 실시예에서, 상기 제1 배선은 주사신호를 전달하는 주사선을 포함하고, 상기 제2 배선은 데이터신호를 전달하는 데이터선을 포함할 수 있다.
본 실시예에서, 상기 연결배선은 상기 제2 배선의 아래에 위치할 수 있다.
본 실시예에서, 상기 연결배선은 상기 구동 박막트랜지스터의 구동 게이트전극의 위에 위치할 수 있다.
본 실시예에서, 상기 연결배선은 상기 스토리지 커패시터의 제2 전극과 동일층에 위치할 수 있다.
본 실시예에서, 상기 스토리지 커패시터의 제1 전극은 상기 구동 박막트랜지스터의 구동 게이트전극과 연결되고, 상기 연결배선의 일단은 콘택홀을 통해 상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 연결되고, 상기 연결배선의 타단은 콘택홀을 통해 상기 스토리지 커패시터의 제1 전극과 접촉할 수 있다.
본 실시예에서, 상기 스토리지 커패시터의 제2 전극은 상기 스토리지 커패시터의 제1 전극과 중첩되며, 상기 연결배선의 타단과 상기 스토리지 커패시터의 제1 전극이 중첩되는 영역과 대응되는 위치에 형성된 오목부를 포함할 수 있다.
본 실시예에서, 상기 각 화소는 상기 연결배선과 적어도 일부 중첩되도록 상기 연결배선 상에 위치하는 화소전극을 더 포함할 수 있다.
본 실시예에서, 상기 연결배선을 덮는 제1 절연층; 및 상기 제1 절연층 및 상기 화소전극 사이에 개재되는 제2 절연층;을 더 포함할 수 있다.
본 실시예에서, 상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터는, 초기전압을 상기 구동 박막트랜지스터의 게이트전극에 전달하는 초기화 박막트랜지스터일 수 있다.
본 발명의 또 다른 실시예는, 제1 방향을 따라 연장되는 제1 배선, 복수의 스위칭 박막트랜지스터들, 구동 박막트랜지스터 및 스토리지 커패시터를 각각 구비하는 복수의 화소를 포함하는 디스플레이 장치의 제조 방법에 있어서, 상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 및 상기 구동 박막트랜지스터를 연결하는 연결배선을 형성하는 단계; 및 상기 제1 배선과 교차하도록 제2 방향을 따라 연장되며, 상기 연결배선과 인접하게 배치되고, 상기 화소로 신호를 전달하는 제2 배선을 형성하는 단계;를 포함하며, 상기 연결배선과 상기 제2 배선은 서로 다른 층에 위치하는, 디스플레이 장치의 제조 방법을 개시한다.
본 실시예에서, 상기 스토리지 커패시터는 제1 전극 및 제2 전극을 포함하고,
상기 연결배선을 형성하는 단계에서, 상기 연결배선은 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 동일층에 형성될 수 있다.
본 실시예에서, 상기 연결배선은 상기 스토리지 커패시터의 제2 전극과 동일층에 형성되며, 상기 스토리지 커패시터의 제2 전극은 상기 연결배선의 타단과 상기 스토리지 커패시터의 제1 전극이 중첩되는 영역과 대응되는 위치에 형성된 오목부를 포함할 수 있다.
본 실시예에서, 상기 연결배선은 상기 제2 배선의 아래에 형성될 수 있다.
본 실시예에서, 상기 제2 배선은 데이터선을 포함할 수 있다.
본 실시예에서, 상기 제2 배선 상에 위치하며, 상기 연결배선과 적어도 일부 중첩하는 화소전극을 형성하는 단계;를 더 포함할 수 있다.
본 실시예에서, 상기 연결배선과 상기 제2 배선 사이에 개재되는 제1 절연층을 형성하는 단계; 및 상기 제1 절연층 상에 위치하며 상기 화소전극 아래에 위치하는 제2 절연층을 형성하는 단계;를 더 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 실시예들에 관한 유기 발광 표시 장치는 기생 용량을 최소화하여 고품질의 화상을 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 포함된 하나의 화소를 나타낸 개략적인 평면도이다.
도 4는 도 3의 A-A'선 및 B-B'선을 따라 취한 단면도이다.
도 5 내지 도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 형성하는 방법을 설명하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 블록도이다.
본 발명의 일 실시예에 따른 유기발광표시장치는 복수의 화소(1)를 포함하는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 및 제어부(40)를 포함한다.
표시부(10)는 복수의 주사선(SL1 내지 SLn+1), 복수의 데이터선(DL1 내지 DLm), 및 복수의 발광 제어선(EL1 내지 ELn)의 교차부에 위치되어, 대략 행렬 형태로 배열된 복수의 화소(1)를 포함한다. 복수의 주사선(SL1 내지 SLn+1) 및 복수의 발광 제어선(EL1 내지 ELn)은 행 방향인 제1 방향으로 연장되고, 복수의 데이터선(DL1 내지 DLm) 및 구동 전압선(PL)은 열 방향인 제2 방향으로 연장되어 있다. 하나의 화소 라인에서 복수의 주사선(SL1 내지 SLn+1)의 n 값은 복수의 발광 제어선(EL1 내지 ELn)의 n 값과 상이할 수 있다.
각 화소(1)는 표시부(10)에 전달되는 복수의 주사선(SL0 내지 SLn) 중 두 개의 주사선에 연결되어 있다. 도 1에서 화소(1)는 해당 화소 라인에 대응하는 주사선과 그 이전 화소 라인의 주사선에 연결되어 있으나, 이에 반드시 제한되는 것은 아니다.
각 화소(1)는 복수의 데이터선(DL1 내지 DLm) 중 하나의 데이터선, 복수의 발광 제어선(EL1 내지 ELn) 중 하나의 발광 제어선에 연결되어 있다. 그리고, 각 화소(1)는 초기화 전압을 공급하는 복수의 초기화 전압선(VL) 중 하나의 초기화 전압선과 제1전원전압(ELVDD)을 공급하는 복수의 구동 전압선(PL) 중 하나와 연결된다. 도시되어 있지는 않지만, 일 실시예로서 다수의 화소들(1) 중 인접한 두개의 화소(1)는 초기화 전압선(VL)을 공유할 수 있다.
주사 구동부(20)는 복수의 주사선(SL0 내지 SLn)을 통해 각 화소(1)에 두 개의 대응하는 주사 신호를 생성하여 전달한다. 즉, 주사 구동부(20)는 각 화소(1)가 포함되는 행 라인에 대응하는 주사선을 통해 제1 주사 신호를 전달하고, 해당 행 라인의 이전 행 라인에 대응하는 주사선을 통해 제2 주사 신호를 전달한다. 예를 들어, 주사 구동부(20)는 n번째 행 라인의 m번째 열 라인에 배치된 화소(1)에 n번째 주사선(SLn)을 통해 제1 주사 신호(Sn)를 전달하고, n-1번째 주사선(SLn-1)을 통해 제2 주사 신호(Sn-1)를 전달한다. 또한 주사 구동부(20)는 복수의 발광 제어선(EL1 내지 ELn)을 통해 각 화소(1)에 발광 제어 신호를 생성하여 전달한다.
본 실시예에서는 주사 신호 및 발광 제어신호가 동일한 주사 구동부(20)에서 생성되는 것으로 도시하였으나 이에 제한되는 것은 아니다. 또 다른 실시예로, 유기 발광 표시 장치는 발광 제어 구동부(미도시)를 더 포함하고, 발광 제어신호는 발광 제어 구동부에서 생성될 수 있다.
데이터 구동부(30)는 복수의 데이터선(DL1 내지 DLm)을 통해 각 화소(1)에 데이터 신호를 전달한다.
제어부(40)는 외부에서 전달되는 복수의 영상 신호(R, G, B)를 복수의 영상 데이터 신호(DR, DG, DB)로 변경하여 데이터 구동부(30)에 전달한다. 또한 제어부(40)는 수직동기신호(Vsync), 수평동기신호(Hsync), 및 클럭신호(MCLK)를 전달받아 상기 주사 구동부(20) 및 데이터 구동부(30)의 구동을 제어하기 위한 제어 신호를 생성하여 각각에 전달한다. 즉, 제어부(50)는 주사 구동부(20)를 제어하는 주사 구동 제어 신호(SCS) 및 발광 구동 제어 신호(ECS), 데이터 구동부(30)를 제어하는 데이터 구동 제어 신호(DCS)를 각각 생성하여 전달한다.
각 화소(1)는 외부로부터 제1전원전압(ELVDD) 및 제2전원전압(ELVSS)을 공급받는다. 제1전원전압(ELVDD)은 소정의 하이 레벨 전압일 수 있고, 제2전원전압(ELVSS)은 상기 제1전원전압(ELVDD)보다 낮은 전압이거나 접지 전압일 수 있다.
복수의 화소(1) 각각은 복수의 데이터선(DL1 내지 DLm)을 통해 전달된 데이터 신호(D0 내지 Dm)에 따라 유기 발광 소자(OLED)로 공급되는 구동 전류(Id: 도 2 참조)에 의해 소정 휘도의 빛을 발광한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
하나의 화소(1)는 복수의 박막트랜지스터(T1 내지 T7) 및 스토리지 커패시터(storage capacitor, Cst)를 포함하는 화소 회로(2)를 포함한다. 그리고, 화소(1)는 화소 회로(2)를 통해 구동 전압을 전달받아 발광하는 유기 발광 소자(organic light emitting diode, OLED)를 포함한다.
복수의 박막트랜지스터는 구동 박막트랜지스터(T1) 및 복수의 스위칭 박막트랜지스터들을 포함한다. 스위칭 박막트랜지스터들은 데이터 전달 박막트랜지스터(T2), 보상 박막트랜지스터(T3), 제1초기화 박막트랜지스터(T4), 제1발광 제어 박막트랜지스터(T5), 제2발광 제어 박막트랜지스터(T6) 및 제2초기화 박막트랜지스터(T7)를 포함한다.
화소(1)는 데이터 전달 박막트랜지스터(T2) 및 보상 박막트랜지스터(T3)에 제1주사 신호(Sn)를 전달하는 제1 주사선(14), 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)에 제2주사 신호(Sn-1)를 전달하는 제2 주사선(24), 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)에 발광 제어 신호(En)를 전달하는 발광 제어선(15), 데이터 신호(Dm)를 전달하는 데이터선(16), 제1전원전압(ELVDD)을 전달하는 구동 전압선(26), 구동 박막트랜지스터(T1)를 초기화하는 초기화 전압(VINT)을 전달하는 초기화 전압선(22)을 포함한다.
구동 박막트랜지스터(T1)의 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(51)과 연결되어 있다. 구동 박막트랜지스터(T1)의 구동 소스전극(S1)은 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)은 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 화소(anode) 전극과 전기적으로 연결되어 있다. 구동 박막트랜지스터(T1)는 데이터 전달 박막트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 소자(OLED)에 구동 전류(Id)를 공급한다.
데이터 전달 박막트랜지스터(T2)의 데이터 전달 게이트전극(G2)은 제1 주사선(14)과 연결되어 있다. 데이터 전달 박막트랜지스터(T2)의 데이터 전달 소스전극(S2)은 데이터선(16)과 연결되어 있다. 데이터 전달 박막트랜지스터(T2)의 데이터 전달 드레인전극(D2)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1)과 연결되어 있으면서 제1발광 제어 박막트랜지스터(T5)를 경유하여 구동 전압선(26)과 연결되어 있다. 이러한 데이터 전달 박막트랜지스터(T2)는 제1 주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온되어 데이터선(16)으로 전달된 데이터 신호(Dm)를 구동 박막트랜지스터(T1)의 구동 소스전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 박막트랜지스터(T3)의 보상 게이트전극(G3)은 제1 주사선(14)에 연결되어 있다. 보상 박막트랜지스터(T3)의 보상 소스전극(S3)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1)과 연결되어 있으면서 제2발광 제어 박막트랜지스터(T6)를 경유하여 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 보상 박막트랜지스터(T3)의 보상 드레인전극(D3)은 스토리지 커패시터(Cst)의 제1 전극(51), 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 함께 연결되어 있다. 보상 박막트랜지스터(T3)는 제1 주사선(14)을 통해 전달받은 제1주사 신호(Sn)에 따라 턴 온(turn on)되어 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 구동 드레인전극(D1)을 서로 연결하여 구동 박막트랜지스터(T1)를 다이오드 연결(diode-connection)시킨다.
제1초기화 박막트랜지스터(T4)의 제1초기화 게이트전극(G4)은 제2 주사선(24)과 연결되어 있다. 제1초기화 박막트랜지스터(T4)의 제1초기화 드레인전극(D4)은 초기화 전압선(22)과 연결되어 있다. 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)은 스토리지 커패시터(Cst)의 제1 전극(51), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)과 함께 연결되어 있다. 제1초기화 박막트랜지스터(T4)는 제2 주사선(24)을 통해 전달받은 제2주사 신호(Sn-1)에 따라 턴 온되어 초기화 전압(VINT)을 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)에 전달하여 구동 박막트랜지스터(T1)의 구동 게이트전극(G1)의 전압을 초기화시키는 초기화 동작을 수행한다.
제1발광 제어 박막트랜지스터(T5)의 제1발광 제어 게이트전극(G5)은 발광 제어선(15)과 연결되어 있다. 제1발광 제어 박막트랜지스터(T5)의 제1발광 소스전극(S5)은 구동 전압선(26)과 연결되어 있다. 제1발광 제어 박막트랜지스터(T5)의 제1발광 드레인전극(D5)은 구동 박막트랜지스터(T1)의 구동 소스전극(S1) 및 데이터 전달 박막트랜지스터(T2)의 데이터 전달 드레인전극(D2)과 연결되어 있다.
제2발광 제어 박막트랜지스터(T6)의 제2발광 제어 게이트전극(G6)은 발광 제어선(15)과 연결되어 있다. 제2발광 제어 박막트랜지스터(T6)의 제2발광 소스전극(S6)은 구동 박막트랜지스터(T1)의 구동 드레인전극(D1) 및 보상 박막트랜지스터(T3)의 보상 소스전극(S3)과 연결되어 있다. 제2발광 제어 박막트랜지스터(T6)의 제2발광 제어 드레인전극(D6)은 유기 발광 소자(OLED)의 애노드(anode) 전극과 전기적으로 연결되어 있다. 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)는 발광 제어선(15)을 통해 전달받은 발광 제어 신호(En)에 따라 동시에 턴 온되어 제1전원전압(ELVDD)이 유기 발광 소자(OLED)에 전달되어 유기 발광 소자(OLED)에 구동 전류(Id)가 흐르게 된다.
제2초기화 박막트랜지스터(T7)의 제2초기화 게이트전극(G7)은 제2 주사선(24)에 연결되어 있다. 제2초기화 박막트랜지스터(T7)의 제2초기화 소스전극(S7)은 유기 발광 소자(OLED)의 애노드(anode) 전극과 연결되어 있다. 제2초기화 박막트랜지스터(T7)의 제2초기화 드레인전극(D7)은 초기화 전압선(22)과 연결되어 있다. 제2초기화 박막트랜지스터(T7)는 제2 주사선(24)을 통해 전달받은 제2주사신호(Sn-1)에 따라 턴 온되어 유기 발광 소자(OLED)의 애노드(anode) 전극을 초기화시킨다.
본 실시예에서는 제1초기화 박막트랜지스터와 제2 초기화 박막트랜지스터가 제2 주사선(24)에 연결된 경우를 도시하였으나, 본 발명은 이에 한정되지 않는다. 또 다른 실시예로서, 제1초기화 박막트랜지스터는 제2 주사선(24)에 연결되어 제2주사신호(Sn-1)에 따라 구동하고, 제2초기화 박막트랜지스터는 별도의 제3주사선에 연결되어 제3주사신호(Sn+1)에 따라 구동할 수 있다.
스토리지 커패시터(Cst)의 제2 전극(52)은 구동 전압선(26)과 연결되어 있다. 스토리지 커패시터(Cst)의 제1 전극(51)은 구동 박막트랜지스터(T1)의 구동 게이트전극(G1), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3) 및, 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)에 함께 연결되어 있다.
유기 발광 소자(OLED)의 캐소드(cathode) 전극은 제2전원전압(ELVSS)과 연결되어 있다. 유기 발광 소자(OLED)는 구동 박막트랜지스터(T1)로부터 구동 전류(Id)를 전달받아 발광함으로써 화상을 표시한다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 포함된 하나의 화소(1)를 나타낸 개략적인 평면도이다.
도 3을 참조하면, 화소(1)는 복수의 배선들(14, 15, 16, 22, 24, 26), 구동 박막트랜지스터(T1), 복수의 스위칭 박막트랜지스터(T2 내지 T7), 커패시터(Cst), 및 화소전극(210)을 포함할 수 있다.
복수의 배선들은 제1 방향을 따라 연장된 제1,2 주사선(14, 24)과 초기화 전압선(22), 제1,2 주사선(14, 24)과 교차하도록 제2 방향을 따라 연장된 데이터선(16) 및 구동 전압선(26)을 포함할 수 있다. 제1,2 주사선(14, 24)은 복수의 박막트랜지스터들(T1 내지 T7)의 게이트전극(G1 내지 G7)과 동일층에 형성될 수 있고, 초기화 전압선(22)은 화소전극(210)과 동일층에 형성될 수 있다.
구동 박막트랜지스터(T1)는 구동 반도체층(A1), 구동 게이트전극(G1), 구동 소스전극(S1) 및 구동 드레인전극(D1)을 포함한다. 구동 소스전극(S1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 소스 영역에 해당하고, 구동 드레인전극(D1)은 구동 반도체층(A1)에서 불순물이 도핑된 구동 드레인 영역에 해당한다. 구동 반도체층(A1)에서 구동 소스 영역과 구동 드레인전극 사이의 영역은 구동 채널 영역에 해당한다. 구동 게이트전극(G1)은 스토리지 커패시터(Cst), 보상 박막트랜지스터(T3)의 보상 드레인전극(D3), 및 제1초기화 박막트랜지스터(T4)의 제1초기화 소스전극(S4)과 연결된다. 예컨대, 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(51)으로의 기능을 동시에 수행할 수 있다.
데이터 전달 박막트랜지스터(T2)는 데이터 전달 반도체층(A2), 데이터 전달 게이트전극(G2), 데이터 전달 소스전극(S2) 및 데이터 전달 드레인전극(D2)을 포함한다. 데이터 전달 소스전극(S2)은 데이터 전달 반도체층(A2)에서 불순물이 도핑된 스위칭 소스 영역에 해당하고, 데이터 전달 드레인전극(D2)은 데이터 전달 반도체층(A2)에서 불순물이 도핑된 스위칭 드레인 영역에 해당한다. 데이터 전달 소스전극(S2)은 제3콘택홀(Cnt3)을 통해 데이터선(16)과 연결된다. 데이터 전달 드레인전극(D2)은 구동 박막트랜지스터(T1) 및 제1발광 제어 박막트랜지스터(T5)와 연결되어 있다. 데이터 전달 게이트전극(G2)은 제1 주사선(14)의 일부로 형성된다.
보상 박막트랜지스터(T3)는 보상 반도체층(A3), 보상 게이트전극(G3), 보상 소스전극(S3) 및 보상 드레인전극(D3)을 포함한다. 보상 소스전극(S3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 소스 영역에 해당하고, 보상 드레인전극(D3)은 보상 반도체층(A3)에서 불순물이 도핑된 보상 드레인 영역에 해당한다. 보상 게이트전극(G3)은 제1 주사선(14)의 일부와 제1 주사선(14)으로부터 돌출되어 연장된 배선의 일부에 의해 듀얼 게이트전극을 형성하여 누설 전류(leakage current)를 방지한다.
제1초기화 박막트랜지스터(T4)는 제1초기화 반도체층(A4), 제1초기화 게이트전극(G4), 제1초기화 소스전극(S4) 및 제1초기화 드레인전극(D4)을 포함한다. 제1초기화 소스전극(S4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 소스 영역에 해당하고, 제1초기화 드레인전극(D4)은 제1초기화 반도체층(A4)에서 불순물이 도핑된 제1초기화 드레인 영역에 해당한다. 제1초기화 드레인전극(D4)은 제2초기화 박막트랜지스터(T7)와 연결될 수 있고, 제1초기화 소스전극(S4)은 연결배선(36)을 통해 구동 게이트전극(G1)과 연결될 수 있다. 제1초기화 게이트전극(G4)은 제2 주사선(24)의 일부로 형성된다.
연결배선(36)은 제2 방향을 향해 연장되며, 데이터선(16)과 인접하게 배치될 수 있다. 연결배선(36)은 제1,2 콘택홀(Cnt1, Cnt2)을 통해 제1 초기화 박막트랜지스터(T4)와 구동 박막트랜지스터(T1)를 전기적으로 연결한다.
제1발광 제어 박막트랜지스터(T5)는 제1발광 제어 반도체층(A5), 제1발광 제어 게이트전극(G5), 제1발광 제어 소스전극(S5) 및 제1발광 제어 드레인전극(D5)을 포함한다. 제1발광 제어 소스전극(S5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 소스 영역에 해당하고, 제1발광 제어 드레인전극(D5)은 제1발광 제어 반도체층(A5)에서 불순물이 도핑된 제1발광 제어 드레인 영역에 해당한다. 제1발광 제어 소스전극(S5)은 제4콘택홀(Cnt4)을 통해 구동 전압선(26)과 연결될 수 있다. 제1발광 제어 게이트전극(G5)은 발광 제어선(15)의 일부로 형성된다.
제2발광 제어 박막트랜지스터(T6)는 제2발광 제어 반도체층(A6), 제2발광 제어 게이트전극(G6), 제2발광 제어 소스전극(S6) 및 제2발광 제어 드레인전극(D6)을 포함한다. 제2발광 제어 소스전극(S6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 소스 영역에 해당하고, 제2발광 제어 드레인전극(D6)은 제2발광 제어 반도체층(A6)에서 불순물이 도핑된 제2발광 제어 드레인 영역에 해당한다. 제2발광 제어 드레인전극(D6)은 제5콘택홀(Cnt5)을 통해 제1 커버메탈(CM1)과 연결되고, 제1 커버메탈(CM1)은 제1비아홀(via1)을 통해 유기 발광 소자(OLED)의 화소전극(210)과 연결된다. 제2발광 제어 게이트전극(G6)은 발광 제어선(15)의 일부로 형성된다.
제2초기화 박막트랜지스터(T7)는 제2초기화 반도체층(A7), 제2초기화 게이트전극(G7), 제2초기화 소스전극(S7) 및 제2초기화 드레인전극(D7)을 포함한다. 제2초기화 소스전극(S7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 소스 영역에 해당하고, 제2초기화 드레인전극(D7)은 제2초기화 반도체층(A7)에서 불순물이 도핑된 제2초기화 드레인 영역에 해당한다. 제2초기화 드레인전극(D7)은 제6콘택홀(Cnt6)을 통해 제2 커버메탈(CM2)과 연결되고, 제2 커버메탈(CM2)은 제2비아홀(via2)을 통해 초기화 전압선(22)과 연결될 수 있다. 제2초기화 소스전극(S7)은 제1 커버메탈(CM1)을 매개로 유기 발광 소자(OLED)의 화소전극(210)과 연결된다.
스토리지 커패시터(Cst)의 제1 전극(51)은 구동 게이트전극(G1)과 직접 연결되며, 제1 전극(51)은 구동 반도체층(A1)과 중첩하도록 배치된다. 제1 전극(51)은 제2콘택홀(Cnt2)을 통해 접촉하는 연결배선(36)을 통해 제1초기화 박막트랜지스터(T4)와 연결된다. 구동 게이트전극(G1)은 스토리지 커패시터(Cst)의 제1 전극(51)으로의 기능을 동시에 수행할 수 있다. 제2콘택홀(Cnt2)은 구동 게이트전극(G1)(또는 스토리지 커패시터(Cst)의 제1 전극(51))의 일부를 노출시키도록 구동 게이트전극(G1) 상에 형성된다.
스토리지 커패시터(Cst)의 제2 전극(52)은 제1 전극(51)과 적어도 일부 중첩되도록 배치된다. 스토리지 커패시터(Cst)의 제2 전극(52)과 연결배선(36)은 동일층에 형성된다. 연결배선(36)의 일 단부는 전술한 바와 같이 제1콘택홀(Cnt1)을 통해 제1초기화 박막트랜지스터(T4)와 연결되고, 연결배선(36)의 타 단부는 제2콘택홀(Cnt2)을 통해 스토리지 커패시터의 제1 전극(51, 또는 구동 게이트전극 G1)과 전기적으로 연결된다. 따라서, 연결배선(36)의 타 단부는 제1 전극(51)과 일부 중첩되고, 제2 전극(52)은 연결배선(36)의 타단과 커패시터(Cst)의 제1 전극(51)이 중첩되는 영역과 대응되는 위치에 형성된 오목부(g)를 포함한다.
화소전극(210)은 구동 박막트랜지스터(T1), 스토리지 커패시터(Cst) 및 연결배선(36)의 적어도 일부와 중첩되도록 형성되며, 제1 비아홀(via1)을 통해 제2발광 제어 박막트랜지스터(T6)와 연결된다.
도 4는 도 3의 A-A'선 및 B-B'선을 따라 취한 단면도이다.
도 4를 참조하면, 기판(100) 상에 버퍼층(101)이 형성되고, 버퍼층(101) 상에 반도체층들이 형성된다. 도 4a에는 불순물이 도핑된 반도체층의 일부 영역인 제1초기화 소스전극(S4), 데이터 전달 소스전극(S2)이 도시되었으며, 도 4b에서는 구동 반도체층(A1)이 도시되었다.
반도체층들 상에는 제1 게이트 절연막(102), 스토리지 커패시터(Cst)의 제1 전극(51)을 포함하는 제1 도전층, 제2 게이트 절연막(103), 연결배선(36) 및 스토리지 커패시터의 제2 전극(52)을 포함하는 제2 도전층, 층간절연막(104), 데이터선(16) 및 구동 전압선(26)을 포함하는 제3 도전층, 및 평탄화막(105)이 순차적으로 형성된다. 제1 게이트 절연막(102), 제2 게이트 절연막(103), 층간절연막(104) 및 평탄화막(105)은 모두 절연성을 가지며, 무기물 및/또는 유기물을 포함한다.
연결배선(36)과 데이터선(16)은 인접하게 배치되되 서로 다른 층에 형성된다. 도 3을 참조하여 설명한 바와 같이, 연결배선(36)과 데이터선(16), 및 구동 전압선(26)은 모두 제2 방향을 향해 연장되며, 데이터선(16)과 연결배선(36)이 인접하게 배치된다.
연결배선(36)과 데이터선(16)이 동일층에 형성된다면, 수평방향으로 기생 용량이 형성되어 크로스토크(crosstalk)가 발생하는 문제가 있다. 그러나, 본 발명의 실시예에 따르면, 서로 인접하게 배치된 연결배선(36)과 데이터선(16)이 서로 다른 층에 형성됨으로써, 기생 용량 발생을 최소화하여 크로스토크 현상을 최소화할 수 있다.
연결배선(36)이 데이터선(16)과 동일층에 형성되지 않고, 데이터선(16)의 아래에 형성됨으로써, 연결배선(36)과 화소전극(210) 사이에는 층간절연막(104) 및 평탄화막(105)과 같은 복수의 절연층들이 개재될 수 있다. 연결배선(36)이 데이터선(16)과 동일한 층에 형성된다면, 연결배선(36)과 화소전극(210) 간의 거리가 비교적 짧아, 연결배선(36)과 화소전극(210) 간의 기생 용량에 의해 구동 박막트랜지스터(T1)의 게이트전극(G1)에 전위 편차가 발생하여, 얼룩이나 색편차가 시인될 수 있다.
그러나, 본 발명의 일 실시에에 따르면, 연결배선(36)이 데이터선(16)과 다른층, 예컨대 데이터선(16)의 아래 층에 배치됨으로써, 기생 용량 발생을 최소화하여 얼룩이나 색편차 발생을 방지하거나 최소화할 수 있다.
도 5 내지 도 12는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소를 형성하는 방법을 설명하기 위한 도면이다.
도 5 및 도 4를 참조하면, 버퍼층(101)이 형성된 기판(100) 상에 반도체층들(A1 내지 A7)을 형성한다. 반도체층들(A1 내지 A7)은 비정질 실리콘으로 형성되거나 다결정 실리콘층으로 형성되거나, G-I-Z-O층 [(In2O3)a(Ga2O3)b(ZnO)c층](a, b, c는 각각 a=0, b=0, c＞0의 조건을 만족시키는 실수)와 같은 산화물 반도체로 형성될 수 있다.
구동 채널 영역을 갖는 구동 반도체층(A1)은 굴곡되어 형성되어, 좁은 공간 내에 길게 구동 채널 영역을 형성할 수 있다. 구동 박막트랜지스터(T1)의 구동 채널 영역을 길게 형성할 수 있으므로, 구동 게이트전극(G1)에 인가되는 게이트 전압의 구동 범위(driving range)는 넓어지게 된다. 이에 따라, 구동 게이트 전압의 크기를 변화시켜 유기 발광 소자(OLED)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있게 된다. 그 결과, 유기 발광 표시 장치(1000)의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 구동 박막트랜지스터(T1)의 구동 채널 영역은 다양한 형태로 굴곡될 수 있다.
반도체층들(A1 내지 A7) 상에는 제1 게이트 절연막(102)이 형성된다. 제1 게이트 절연막(102)은 반도체층들(A1 내지 A7)을 덮으며 기판(110) 전면(全面)에 형성된다. 제1 게이트 절연막(102)은 유기 또는/및 무기 절연체로 이루어질 수 있다. 일 실시예에서, 제1 게이트 절연막(102)은 실리콘질화막(SiNx), 실리콘산화막(SiO2), 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드 등으로 이루어질 수 있다.
도 6 및 도 4를 참조하면, 게이트 절연막(102) 상에 게이트전극들(G1 내지 G7), 제1,2 주사선(14, 24), 및 발광 제어선(15)을 포함하는 제1 도전층을 형성한다. 게이트전극들(G1 내지 G7), 제1,2 주사선(14, 24), 및 발광 제어선(15)은 동일층에 동일물질로 형성된다.
제1 주사선(14)은 보상 박막트랜지스터(T3) 및 데이터 전달 박막트랜지스터(T2)의 게이트전극(G3, G2)의 역할을 한다. 제2 주사선(24)은 제1초기화 박막트랜지스터(T4) 및 제2초기화 박막트랜지스터(T7)의 게이트전극(G4, G7)의 역할을 한다. 발광 제어선(15)은 제1발광 제어 박막트랜지스터(T5) 및 제2발광 제어 박막트랜지스터(T6)의 게이트전극(G5, G6)의 역할을 한다.
구동 게이트전극(G1)은 스토리지 커패시터의 제1 전극(51)으로의 역할도 동시에 수행한다. 구동 게이트전극(G1)은 플로팅 전극의 형태로 구동 박막트랜지스터의 반도체층(A1)의 채널 영역과 중첩한다.
이 후, 게이트전극들(G1 내지 G7)을 마스크로 하여 반도체층들(A1 내지 A7)의 양끝단에 불순물을 주입함에 따라 소스전극들(S1 내지 S7), 및 드레인전극들(D1 내지 D7)을 형성할 수 있다. 불순물은 박막트랜지스터의 종류에 따라 달라지며, N형 불순물 또는 P형 불순물이 가능하다.
게이트전극들(G1 내지 G7) 상에는 제2 게이트 절연막(103)이 기판(100)의 전면에 형성된다. 제2 게이트 절연막(103)은 유기 또는/및 무기 절연체로 이루어질 수 있다. 일 실시예에서, 제2 게이트 절연막(103)은 실리콘질화막(SiNx), 실리콘산화막(SiO2), 하프늄(hafnium; Hf) 옥사이드, 알루미늄 옥사이드 등으로 이루어질 수 있다.
도 7 및 도 4를 참조하면, 제2 게이트 절연막(103)을 관통하는 제1,2 콘택홀(Cnt1, Cnt2)을 형성한다. 제1 콘택홀(Cnt1)은 제1초기화 소스전극(S4)을 노출시킬 수 있고, 제2 콘택홀(Cnt2)은 구동 게이트전극(G1)을 노출시킬 수 있다.
도 8 및 도 4를 참조하면, 연결배선(36) 및 스토리지 커패시터의 제2 전극(52)을 포함하는 제2 도전층을 형성한다. 연결배선(36)과 스토리지 커패시터의 제2 전극(52)은 동일층에 동일물질로 형성된다.
연결배선(36)의 일 단부는 제1 콘택홀(Cnt1)을 통해 제1초기화 박막트랜지스터(T4)의 소스전극(S4)과 접촉하고, 타 단부는 제2 콘택홀(Cnt2)을 통해 구동 게이트전극(G1)(또는 스토리지 커패시터의 제1 전극(51)과 접촉한다.
스토리지 커패시터의 제2 전극(52)은 제1 전극(51)과 중첩되게 위치한다. 스토리지 커패시터의 용량은 제1 전극(51)과 제2 전극(52) 사이에 개재되는 제2 게이트 절연막(103)에 의해 결정된다.
연결배선(36)의 타 단부가 제1 전극(51)과 일부 중첩되므로, 제2 전극(52)은 연결배선(36)의 타단과 커패시터(Cst)의 제1 전극(51)이 중첩되는 영역과 대응되는 위치에 형성된 오목부(g)를 포함한다.
이 후, 연결배선(36)과 스토리지 커패시터의 제2 전극(52)을 덮도록 층간절연막(104)이 형성된다. 층간절연막(104)은 유기 또는/및 무기 절연체로 이루어질 수 있다.
도 9 및 도 4를 참조하면, 층간절연막(104)을 관통하는 제3~7 콘택홀(Cnt3 내지 Cnt7)을 형성한다. 제3 콘택홀(Cnt3)은 데이터 전달 소스전극(S2)을 노출시키고, 제4 콘택홀(Cnt4)은 제1발광 제어 소스전극(S5)을 노출시키며, 제5 콘택홀(Cnt5)은 제2발광 제어 드레인전극(D6)을 노출시키고, 제6 콘택홀(Cnt6)은 제2초기화 드레인전극(D7)을 노출시킨다. 제7 콘택홀(Cnt7)은 스토리지 커패시터의 제2 전극(52)을노출시킨다.
도 10 및 도 4를 참조하면, 데이터선(16), 구동 전압선(26), 및 제1,2 커버메탈(CM1, CM2)을 포함하는 제3 도전층을 형성한다. 데이터선(16), 구동 전압선(26), 및 제1,2 커버메탈(CM1, CM2)은 동일층에 동일물질로 형성된다.
데이터선(16), 구동 전압선(26)은 제1,2 주사선(14, 24)과 교차하도록 제2 방향을 따라 연장되며, 데이터선(16)은 연결배선(36)과 인접하게 배치된다. 데이터선(16)은 하나의 화소마다 하나씩 배치된다. 구동 전압선(26)은 제7콘택홀(Cnt7)을 통해 스토리지 커패시터의 제2 전극(52)과 연결되어 메쉬 구조를 형성하며, 스토리지 커패시터의 제2 전극(52)이 일정한 레벨의 전위를 유지할 수 있게 한다. 구동 전압선(26)은 이웃하는 화소와 공유될 수 있다. 즉, 하나의 구동 전압선(26)이 이웃하는 화소들에 구동전압을 전달할 수 있다.
데이터선(16)은 제3콘택홀(Cnt3)을 통해 데이터 전달 소스전극(S2)에 연결되고, 구동 전압선(26)은 제4콘택홀(Cnt4)을 통해 제1발광 제어 소스전극(S5)과 연결된다. 제1 커버메탈(CM1)은 제5콘택홀(Cnt5)을 통해 제2발광 제어 드레인전극(D6)과 연결되고, 제2 커버메탈(CM2)은 제6콘택홀(Cnt6)을 통해 제2초기화 드레인전극(D7)과 연결된다.
이 후, 데이터선(16), 구동 전압선(26), 및 제1,2 커버메탈(CM1, CM2)을 덮는 평탄화막(105)을 형성한다. 평탄화막(105)은 무기물, 유기물, 또는 유/무기 복합물로 단층 또는 복수층의 구조로 형성될 수 있다.
도 11 및 도 4를 참조하면, 평탄화막을 관통하는 제1,2 비아홀(via1, via2)을 형성한다. 제1 비아홀(via1)은 제5콘택홀(Cnt5)과 대응되는 위치에 형성되어 제1 커버메탈(CM1)을 노출시키고, 제2 비아홀(via2)은 제6 콘택홀(Cnt6)과 대응되는 위치에 형성되어 제2 커버메탈(CM2)을 노출시킨다.
도 12 및 도 4를 참조하면, 화소전극(210)과 초기화 전압선(22)을 형성한다. 화소전극(210)과 초기화 전압선(22)은 동일층에 동일물질로 형성된다.
화소전극(210)은 제1 비아홀(via1)을 통해 제1 커버메탈(CM)과 접속하고, 제1 커버메탈(CM1)을 매개로 제2발광 제어 박막트랜지스터(T6)와 연결된다. 화소전극(210)은 구동 박막트랜지스터(T1), 스토리지 커패시터(Cst) 및 연결배선(36)의 적어도 일부와 중첩되도록 형성된다.
초기화 전압선(22)은 제2 비아홀(via2)을 통해 제2초기화 박막트랜지스터(T7)와 연결된다.
도시되지는 않았으나, 평탄화막(105) 상에는 화소전극의 상부를 노출시키는 개구를 갖는 화소정의막이 형성되고, 화소정의막의 개구를 통해 노출된 화소전극(210) 상에는 발광층을 포함하는 유기막이 형성된다. 그리고, 유기막을 덮으며 기판의 전면(全面)을 덮는 대향전극이 형성된다.
본 발명의 실시예들에 따른 유기 발광 표시 장치는 전술한 바와 같이, 연결배선(36)이 데이터선(16)과 서로 다른 층, 예컨대 데이터선(16)의 아래층에 형성된다. 따라서, 연결배선(36)과 데이터선(16) 간의 기생 용량을 저감할 수 있고, 연결배선(36)과 화소전극(210) 간의 기생 용량을 저감할 수 있다. 그러므로, 크로스토크, 얼룩이나 색편차와 같은 현상을 방지하거나 최소화할 수 있으므로, 고품질의 화상을 제공할 수 있다.
본 발명의 실시예들에 따른 유기 발광 표시 장치는 스토리지 커패시터(Cst)를 구동 박막트랜지스터(T1)와 중첩되게 형성함으로써, 용량을 충분히 확보하면서 고해상도를 구현할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
16: 데이터 배선
36: 연결 배선
14: 제1 주사선
15: 발광 제어선
24: 제2 주사선
51: 스토리지 커패시터의 제1 전극
52: 스토리지 커패시터의 제2 전극

Claims (17)

  1. 복수의 화소를 포함하는 디스플레이 장치에 있어서, 각 화소는,
    제1 방향을 따라 연장된 제1 배선 및 제2 방향을 따라 연장된 제2 배선을 포함하는 복수의 배선들;
    상기 복수의 배선들과 연결된 복수의 스위칭 박막트랜지스터들;
    상기 화소에 구동 전류를 공급하는 구동 박막트랜지스터;
    상기 복수의 배선들 및 상기 구동 박막트랜지스터에 연결된 스토리지 커패시터; 및
    상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 및 상기 구동 박막트랜지스터를 연결하며, 상기 제2 배선과 인접하게 배치된 연결배선;을 포함하고,
    상기 연결배선은 상기 제2 배선과 다른 층에 위치하는, 디스플레이 장치.
  2. 제1항에 있어서,
    상기 제1 배선은 주사신호를 전달하는 주사선을 포함하고,
    상기 제2 배선은 데이터신호를 전달하는 데이터선을 포함하는, 디스플레이 장치.
  3. 제1항에 있어서,
    상기 연결배선은 상기 제2 배선의 아래층에 위치하는, 디스플레이 장치.
  4. 제3항에 있어서,
    상기 연결배선은 상기 구동 박막트랜지스터의 구동 게이트전극의 위에 위치하는, 디스플레이 장치.
  5. 제1항에 있어서,
    상기 연결배선은 상기 스토리지 커패시터의 제2 전극과 동일층에 위치하는, 디스플레이 장치.
  6. 제5항에 있어서,
    상기 스토리지 커패시터의 제1 전극은 상기 구동 박막트랜지스터의 구동 게이트전극과 연결되고,
    상기 연결배선의 일단은 콘택홀을 통해 상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 연결되고, 상기 연결배선의 타단은 콘택홀을 통해 상기 스토리지 커패시터의 제1 전극과 접촉하는, 디스플레이 장치.
  7. 제6항에 있어서,
    상기 스토리지 커패시터의 제2 전극은 상기 스토리지 커패시터의 제1 전극과 중첩되며, 상기 연결배선의 타단과 상기 스토리지 커패시터의 제1 전극이 중첩되는 영역과 대응되는 위치에 형성된 오목부를 포함하는, 디스플레이 장치.
  8. 제1항에 있어서,
    상기 각 화소는 상기 연결배선과 적어도 일부 중첩되도록 상기 연결배선 상에 위치하는 화소전극을 더 포함하는, 디스플레이 장치.
  9. 제8항에 있어서,
    상기 연결배선을 덮는 제1 절연층; 및
    상기 제1 절연층 및 상기 화소전극 사이에 개재되는 제2 절연층;을 더 포함하는, 디스플레이 장치.
  10. 제1항에 있어서,
    상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터는, 초기전압을 상기 구동 박막트랜지스터의 게이트전극에 전달하는 초기화 박막트랜지스터인, 디스플레이 장치.
  11. 제1 방향을 따라 연장되는 제1 배선, 복수의 스위칭 박막트랜지스터들, 구동 박막트랜지스터 및 스토리지 커패시터를 각각 구비하는 복수의 화소를 포함하는 디스플레이 장치의 제조 방법에 있어서,
    상기 복수의 스위칭 박막트랜지스터들 중 어느 하나의 스위칭 박막트랜지스터와 및 상기 구동 박막트랜지스터를 연결하는 연결배선을 형성하는 단계; 및
    상기 제1 배선과 교차하도록 제2 방향을 따라 연장되며, 상기 연결배선과 인접하게 배치되고, 상기 화소로 신호를 전달하는 제2 배선을 형성하는 단계;를 포함하며,
    상기 연결배선과 상기 제2 배선은 서로 다른 층에 위치하는, 디스플레이 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 스토리지 커패시터는 제1 전극 및 제2 전극을 포함하고,
    상기 연결배선을 형성하는 단계에서,
    상기 연결배선은 상기 제1 전극 및 상기 제2 전극 중 어느 하나와 동일층에 형성되는, 디스플레이 장치의 제조 방법.
  13. 제12항에 있어서,
    상기 연결배선은 상기 스토리지 커패시터의 제2 전극과 동일층에 형성되며,
    상기 스토리지 커패시터의 제2 전극은 상기 연결배선의 타단과 상기 스토리지 커패시터의 제1 전극이 중첩되는 영역과 대응되는 위치에 형성된 오목부를 포함하는, 디스플레이 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 연결배선은 상기 제2 배선의 아래층에 형성되는, 디스플레이 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 제2 배선은 데이터선을 포함하는, 디스플레이 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 제2 배선 상에 위치하며, 상기 연결배선과 적어도 일부 중첩하는 화소전극을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
  17. 제16항에 있어서,
    상기 연결배선과 상기 제2 배선 사이에 개재되는 제1 절연층을 형성하는 단계; 및
    상기 제1 절연층 상에 위치하며 상기 화소전극 아래에 위치하는 제2 절연층을 형성하는 단계;를 더 포함하는, 디스플레이 장치의 제조 방법.
KR1020140140176A 2014-10-16 2014-10-16 유기 발광 표시 장치 및 그 제조 방법 KR102313855B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140140176A KR102313855B1 (ko) 2014-10-16 2014-10-16 유기 발광 표시 장치 및 그 제조 방법
US14/644,049 US9577019B2 (en) 2014-10-16 2015-03-10 Organic light-emitting diode display and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140140176A KR102313855B1 (ko) 2014-10-16 2014-10-16 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160045232A true KR20160045232A (ko) 2016-04-27
KR102313855B1 KR102313855B1 (ko) 2021-10-19

Family

ID=55749689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140140176A KR102313855B1 (ko) 2014-10-16 2014-10-16 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9577019B2 (ko)
KR (1) KR102313855B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200040965A (ko) * 2018-10-10 2020-04-21 삼성디스플레이 주식회사 디스플레이 장치

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471113B1 (ko) * 2015-11-18 2022-11-28 삼성디스플레이 주식회사 표시장치
KR102600620B1 (ko) * 2016-05-16 2023-11-09 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN109216585B (zh) * 2018-09-17 2020-03-31 京东方科技集团股份有限公司 显示基板和显示装置
CN109830208B (zh) * 2019-03-28 2020-08-25 厦门天马微电子有限公司 像素电路及其驱动方法、显示面板和显示装置
KR20200136520A (ko) * 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
CN111063301B (zh) 2020-01-09 2024-04-12 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板及显示装置
CN111696484B (zh) * 2020-07-10 2021-10-08 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、阵列基板及显示装置
KR20220060622A (ko) * 2020-11-04 2022-05-12 삼성디스플레이 주식회사 표시 장치
CN112634833A (zh) * 2021-01-07 2021-04-09 武汉华星光电半导体显示技术有限公司 像素电路及其驱动方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110080905A (ko) * 2010-01-07 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20140018623A (ko) * 2012-08-02 2014-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140045170A (ko) * 2012-10-08 2014-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4351695B2 (ja) 2006-11-27 2009-10-28 エルジー ディスプレイ カンパニー リミテッド 有機ｅｌ表示装置
JP2008309910A (ja) * 2007-06-13 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5308656B2 (ja) 2007-12-10 2013-10-09 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 画素回路
KR20140043526A (ko) 2012-09-21 2014-04-10 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102038076B1 (ko) * 2013-04-04 2019-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110080905A (ko) * 2010-01-07 2011-07-13 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR20140018623A (ko) * 2012-08-02 2014-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20140045170A (ko) * 2012-10-08 2014-04-16 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20140077002A (ko) * 2012-12-13 2014-06-23 엘지디스플레이 주식회사 유기발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200040965A (ko) * 2018-10-10 2020-04-21 삼성디스플레이 주식회사 디스플레이 장치

Also Published As

Publication number Publication date
US20160111484A1 (en) 2016-04-21
US9577019B2 (en) 2017-02-21
KR102313855B1 (ko) 2021-10-19

Similar Documents

Publication Publication Date Title
KR102313855B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
USRE48432E1 (en) Capacitor device, organic light emitting display apparatus including the capacitor device, and method of manufacturing the organic light emitting display apparatus
US10818229B2 (en) Organic light-emitting display apparatus
KR102278601B1 (ko) 유기 발광 표시 장치
KR102382026B1 (ko) 유기 발광 표시 장치
KR102463886B1 (ko) 디스플레이 장치 및 그 제조 방법
CN111771283A (zh) 具有金属氧化物开关的小型存储电容器的薄膜晶体管
KR101973164B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR20170031313A (ko) 디스플레이 장치
KR102238756B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102562902B1 (ko) 표시장치
KR102227476B1 (ko) 유기 발광 표시 장치
US9293482B2 (en) Thin-film transistor array substrate, display apparatus including same, and method of manufacturing thin-film transistor array substrate
CN115244606A (zh) 显示面板和显示装置
KR20220097678A (ko) 디스플레이 장치
CN114830222A (zh) 显示面板及其驱动方法和显示装置
KR102323359B1 (ko) 디스플레이 장치
KR102129036B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
KR102096057B1 (ko) 박막 트랜지스터 어레이 기판 및 이를 포함하는 표시 장치
US20240040859A1 (en) Display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant