KR20160044441A - 캡슐형 열 분산기를 포함하는 마이크로전자 패키지 - Google Patents

캡슐형 열 분산기를 포함하는 마이크로전자 패키지 Download PDF

Info

Publication number
KR20160044441A
KR20160044441A KR1020160021974A KR20160021974A KR20160044441A KR 20160044441 A KR20160044441 A KR 20160044441A KR 1020160021974 A KR1020160021974 A KR 1020160021974A KR 20160021974 A KR20160021974 A KR 20160021974A KR 20160044441 A KR20160044441 A KR 20160044441A
Authority
KR
South Korea
Prior art keywords
microelectronic
heat spreader
mold member
interposer
interface material
Prior art date
Application number
KR1020160021974A
Other languages
English (en)
Inventor
폴 알 스타트
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160044441A publication Critical patent/KR20160044441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Abstract

본 설명의 마이크로전자 패키지는 제1 표면을 갖는 마이크로전자 인터포저를 포함하며 마이크로전자 인터포저의 제1 표면에는 적어도 하나의 마이크로전자 장치의 활성 표면이 전기적으로 부착될 수 있다. 적어도 하나의 마이크로전자 장치의 배면 상에는 열 인터페이스 소재가 배치될 수 있다. 제1 표면 및 마주하는 제2 표면을 갖는 열 분산기는 이의 제1 표면에 의해 열 인터페이스 소재와 열 접촉할 수 있다. 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기를 캡슐화하도록 몰드 부재가 배치될 수 있으며, 이 몰드 부재는 마이크로전자 인터포저의 제1 표면의 적어도 일부분에 맞닿는다.

Description

캡슐형 열 분산기를 포함하는 마이크로전자 패키지{MICROELECTRONIC PACKAGE INCLUDING AN ENCAPSULATED HEAT SPREADER}
본 설명의 실시예는 일반적으로 마이크로전자 장치에서 열을 소거하는 것에 관한 것으로, 특히, 마이크로전자 장치가 마이크로전자 패키지 내에 캡슐화되어 있는 열 분산기에 관한 것이다.
더 높은 성능, 더 낮은 비용, 집적 회로 컴포넌트의 더한 소형화, 그리고 집적 회로의 더 높은 패키징 밀도는 마이크로전자 산업의 지속적인 목표이다. 이러한 목표가 성취됨에 따라, 마이크로전자 장치는 더욱 작아지게 된다. 그에 따라서, 마이크로전자 장치 내 집적 회로 컴포넌트의 전력 소비 밀도가 증가되었으며, 이러한 증가로 인해 마이크로전자 장치의 평균 접합 온도가 증가한다. 만일 마이크로전자 장치의 온도가 너무 높아지면, 마이크로전자 다이의 집적 회로는 손상되거나 파괴될 수 있다. 이러한 문제는 멀티-칩 패키지라고도 알려진, 다중 마이크로전자 장치 패키지 내에 다수의 마이크로전자 장치들이 서로 밀집하여 포함되어 있을 때 한층 심각해진다. 그래서, 집적된 열 분산기와 같은 열 전달 해결책을 활용하여 마이크로전자 장치로부터 열을 제거하여야 한다. 그러나, 집적된 열 분사기의 현재의 디자인을 제작하는 어려움과 비용은 마이크로전자 산업의 쟁점이 되어왔다.
본 개시내용의 주제는 특히 명세서의 결론 부분에서 특별하게 언급되고 구별되게 청구된다. 본 개시 내용의 전술한 특징과 다른 특징은 첨부 도면과 함께 설명된 다음의 상세한 설명과 첨부의 청구범위로부터 더욱 완전하게 자명해질 것이다. 첨부 도면은 본 개시 내용에 따라서 여러 실시예만을 도시하며, 그 이유로, 본 개시 내용의 범주를 제한하는 것으로 간주되지 않음은 물론이다. 개시 내용은 본 개시 내용의 장점이 더욱 용이하게 확인될 수 있도록 첨부 도면을 사용하여 추가적으로 특별하고 상세하게 기술될 것이다.
도 1은 본 기술분야에서 공지된 바와 같은 마이크로전자 시스템의 측 단면도이다.
도 2는 본 설명의 실시예에 따른, 마이크로전자 장치를 마이크로전자 인터포저에 부착하는 단면도이다.
도 3은 본 설명의 실시예에 따른, 열 인터페이스 소재(thermal interface material)를 도 2의 마이크로전자 장치 위에 배치하는 단면도이다.
도 4는 본 설명의 실시예에 따른, 열 분산기를 도 3의 열 인터페이스 소재와 열접촉하여 위치시키는 단면도이다.
도 5는 본 설명의 실시예에 따른, 도 4의 구조체를 몰드 체이스(mold chase) 내에 위치시키는 단면도이다.
도 6은 본 설명의 다른 실시예에 따른, 도 4의 구조체를 몰드 체이스 내에 위치시키는 단면도이다.
도 7은 본 설명의 실시예에 따른, 몰드 부재(mold material)를 도 5의 몰드의 몰드 체이스 내에 도입하는 단면도이다.
도 8은 본 설명의 실시예에 따른, 몰드 부재를 경화한 후에 형성된 마이크로전자 패키지의 단면도이다.
도 9는 본 설명의 실시예에 따른, 마이크로전자 기판에 부착된 도 8의 마이크로전자 패키지의 단면도이다.
도 10은 본 설명의 실시예에 따른, 마이크로전자 기판에 부착된 멀티-칩 패키지의 단면도이다.
도 11은 본 설명의 실시예에 따른, 캡슐형 열 분산기를 가진 마이크로전자 패키지를 제조하는 공정의 흐름도이다.
도 12는 본 설명의 실시예에 따른, 전자 장치/시스템이다.
다음의 상세한 설명에서, 청구한 주제가 실시될 수 있는 특정한 실시예를 예를 들어 도시하는 첨부 도면이 참조된다. 이들 실시예는 본 기술에서 통상의 지식을 가진 자들이 본 주제를 실시할 수 있게 충분히 상세하게 설명된다. 비록 다르지만 여러 실시예는 반드시 서로 배타적이 아님은 물론이다. 예를 들어, 일 실시예와 관련하여 본원에서 기술된 특별한 특징, 구조, 또는 특성은 청구된 주제의 정신과 범주를 일탈함이 없이 다른 실시예 내에서 구현될 수 있다. 이러한 명세서 내에서 "일 실시예" 또는 "실시예"에 대해 언급한 내용은 그 실시예와 관련하여 기술된 특별한 특징, 구조, 또는 특성이 본 발명 내에서 망라된 적어도 하나의 구현예에 포함되어 있다는 것을 의미한다. 그러므로, "일 실시예" 또는 "실시예에서"라는 구문의 사용은 반드시 동일한 실시예를 언급하는 것은 아니다. 또한, 각각의 개시된 실시예에서 개개 구성요소의 위치 또는 배열은 청구된 주제의 정신과 범주를 일탈함이 없이 변경될 수 있음은 물론이다. 그러므로, 다음의 상세한 설명은 제한하는 의미로 설명되지 않으며, 주제의 범주는 첨부의 청구범위가 자격이 주어진 등가물의 전 범위와 함께 적절하게 해석된 첨부의 청구범위에 의해서만 정의될 뿐이다. 도면에서, 여러 도면 전체에서 같은 참조부호는 동일한 또는 유사한 구성요소 또는 기능을 지칭하며, 도면에서 도시된 구성요소는 반드시 서로에 대해 크기 조정하지 않으며, 그 보다는 본 설명의 문맥 내에서 그 구성요소를 더 쉽게 이해하기 위해 개개의 구성요소가 확대 또는 축소될 수 있다.
마이크로전자 패키지가 각종 마이크로전자 장치, PoINT(Package on Interposer) 장치, 패키지-온-패키지 장치, 및 디지털 신호 컨트롤러 등을 포함함에 따라 더욱 복잡해지면서, 통상의 지식을 가진 자가 이해하는 바와 같이, 복합 마이크로전자 패키지를 수용하기 위하여, 공동 내 공동(cavity-within-a-cavity), 노치(notches), 윙(wings), 챔퍼(chamfers), 및 테라스(terraces)와 같은 특징을 포함할 수 있는 더 크고 더 복합적인 집적된 열 분산기가 사용되어야 한다. 그러나, 이러한 특징과 큰 크기는 집적된 열 분산기의 제조를 더 어렵게 하고, 결함(예를 들어, 공구세공(tooling) 자국, 및 코너/에지의 파손 등)의 위험 요인을 높이며, 설계 명세(예를 들어, 코너 반경, 발부분 굴곡(foot curvature), 챔퍼 치수, 및 평탄도 등)를 충족시키지 못하는 위험요인을 높인다.
예를 들어, 도 1은 공지된 집적된 열 분산기와 결합된 멀티-칩 패키지를 가진 마이크로전자 시스템을 예시한다. 마이크로전자 시스템의 제조시, 멀티-칩 패키지는 일반적으로 마이크로전자 기판 위에 장착되고, 이로써 마이크로전자 패키지와 외부 컴포넌트와의 전기적 연통 경로를 제공하게 된다. 도 1에 도시된 바와 같이, 멀티-칩 패키지(100)는, 일반적으로 플립-칩 또는 붕괴 제어형 칩 접속(controlled collapse chip connection("C4")) 구성으로서 알려진 구성으로, 각기 리플로우가능 땜납 범프 또는 볼과 같은 다수의 상호접속부(142)를 통하여, 마이크로전자 인터포저(120)의 제1 표면(122)에 부착된, 마이크로프로세서, 칩셋, 그래픽스 소자, 무선 소자, 메모리 소자, 또는 주문형 집적 회로와 같은 다수의 마이크로전자 장치(구성요소 1101, 1102, 1103)으로 도시됨)를 포함할 수 있다. 장치-인터포저 간 상호접속부(142)는 각각의 마이크로전자 장치(1101, 1102, 1103)의 활성 표면(112) 상의 본드 패드(114) 및 마이크로전자 인터포저의 제1 표면(122) 상의 본드 패드(124)로부터 연장할 수 있다. 각각의 마이크로전자 장치(1101, 1102, 1103)의 마이크로전자 장치 본드 패드(114)는 마이크로전자 장치(1101, 1102, 1103.) 내 집적 회로(도시되지 않음)와 전기적으로 연통될 수 있다. 마이크로전자 인터포저(120)는 마이크로전자 인터포저(120)의 제2 표면(132) 위 또는 그 근처의 적어도 하나의 마이크로전자 인터포저의 제1 표면 본드 패드(124) 및 적어도 하나의 마이크로전자 패키지 본드 패드(128)로부터 관통하여 연장하는 적어도 하나의 전도성 경로(도시되지 않음)를 포함할 수 있다. 마이크로전자 인터포저(120)는 마이크로전자 장치 본드 패드(114)의 파인 피치(fine pitch)(마이크로전자 장치 본드 패드(114)들의 중심 간 거리)를 마이크로전자 패키지 본드 패드(128)의 비교적 더 넓은 피치로 경로 재설정(reroute)할 수 있다.
멀티-칩 패키지(100)는 다수의 상호접속부(144), 이를 테면, 리플로가능 땜납 범프 또는 볼을 통하여 마이크로전자 기판(150), 이를 테면, 인쇄회로 기판, 및 마더보드 등에 부착될 수 있다. 패키지-기판 간 상호접속부(144)는 마이크로전자 패키지 본드 패드(128)와 마이크로전자 기판(150)의 제1 표면(154) 상의 실질적으로 거울 상(mirror-image) 본드 패드(152)와의 사이에서 연장할 수 있다. 마이크로전자 기판 본드 패드(152)는 마이크로전자 기판(150) 내 전도성 경로(도시되지 않음)와 전기적으로 연통하며, 이로써 외부 컴포넌트(도시되지 않음)와의 전기적 연통 경로를 제공할 수 있다.
마이크로전자 인터포저(120)와 마이크로전자 기판(150)은 둘 다, 이것으로 제한되지 않지만, 기본적으로 비스말레이미드 트리아진 수지(bismaleimine triazine resin), 등급 4 난연재(fire retardant grade 4 material), 폴리이미드 물질, 및 유리 강화 에폭시 매트릭스 물질 뿐만 아니라 이들의 적층체 또는 다중 층을 포함하는 모든 적절한 재료로 구성되어 있을 수 있다. 마이크로전자 인터포저 전도성 경로(도시되지 않음) 및 마이크로전자 기판 전도성 경로(도시되지 않음)는, 이것으로 제한되지 않지만, 구리 및 알루미늄, 그리고 이들의 합금과 같은 금속을 포함하는 모든 전도성 재료로 구성될 수 있다. 통상의 지식을 가진 자에게 이해되는 바와 같이, 마이크로전자 인터포저 전도성 경로(도시되지 않음) 및 마이크로전자 기판 전도성 경로(도시되지 않음)는 (마이크로전자 기판 재료의 층을 구성하는) 유전체 재료의 층들 위에 구성된, 전도성 비아(도시되지 않음)에 의해 접속된 다수의 전도성 트레이스(도시되지 않음)로서 형성될 수 있다.
패키지-기판 간 상호접속부(144)는, 이것으로 제한되지 않지만, 납땜 재료를 포함하는 모든 적절한 재료로 이루어질 수 있다. 납땜 재료는, 이것으로 제한되지 않지만, 63% 주석/37% 땜납과 같은 납/주석 합금, 및 주석/비스무트, 공융(eutectic) 주석/은, 삼원 주석/은/구리, 공융 주석/구리, 및 유사 합금과 같은 주석함량이 높은(예를 들어, 90% 이상의 주석) 합금을 포함하는 모든 적절한 재료일 수 있다. 멀티-칩 패키지(100)가 납으로 이루어진 패키지-기판 간 상호접속부(144)를 이용하여 마이크로전자 기판(150)에 부착될 때, 땜납은 마이크로전자 패키지 본드 패드(128)와 마이크로전자 기판 본드 패드(152) 사이에 납을 고착시키기 위해 열, 압력, 및/또는 음향 에너지에 의해 리플로우된다.
도 1에서 더 상세히 예시된 바와 같이, 집적된 열 분산기(200)는 멀티-칩 패키지(100)와 열접촉하여 마이크로전자 시스템(160)을 형성한다. 집적된 열 분산기(200)는, 이것으로 제한되지 않지만, 구리 및 알루미늄 등을 포함하는 금속 및 합금과 같은 모든 적절한 열 전도성 재료로 제조될 수 있다.
집적된 열 분산기(200)는 제1 표면(202) 및 마주하는 제2 표면(204)을 가지며, 여기서 집적된 열 분산기(200)는 집적된 열 분산기의 제2 표면(204)으로부터 연장하는 다수의 테라스(구성요소 2121, 2122 및 2123으로 예시됨)를 포함한다. 예시된 바와 같이, 집적된 열 분산기 테라스(2121, 2122 및 2123)는 이들 간의 열접촉을 이루기 위하여, 마이크로전자 장치(1101, 1102, 및 1103)의 다른 높이(HM1, HM2, 및　HM3)(예를 들어, 마이크로전자 기판의 제1 표면(154)과 각각의 마이크로전자 장치(1101, 1102, 및 1103)의 배면(116) 간의 거리)를 보상하도록 집적된 열 분산기의 제2 표면(204)으로부터 연장하는 다른 높이(HT1, HT2, 및 HT3)를 가질 수 있다. 열 전도성 그리스(a thermally conductive grease)와 같은 열 인터페이스 소재(thermal interface material)(232)는 각각의 집적된 열 분산기 테라스(2121, 2122 및 2123)와 각각의 마이크로전자 장치(1101, 1102, 및 1103)의 각 배면(116)과의 사이에 배치되어 이들 사이에서 열 전달을 용이하게 해줄 수 있다.
집적된 열 분산기(200)는 집적된 열 분산기의 제2 표면(204)과 마이크로전자 기판(150) 사이에서 연장되는 적어도 하나의 발판(footing)(242)을 포함할 수 있으며, 여기서 집적된 열 분산기 발판(242)은 접착재(244)를 이용하여 마이크로전자 기판의 제1 표면(154)에 부착될 수 있다.
통상의 지식을 가진 자에게 이해되는 바와 같이, 집적된 열 분산기(200)의 제조는 도시된 집적된 열 분산기 테라스(2121, 2122 및 2123)와 같은 복합 구성요소를 형성하기 위하여 높은 톤급의 답력(high tonnage stamping forces)을 성취할 수 있는 값비싼 답력 장비를 필요로 한다. 예를 들면, 무산소 구리(99.99%)와 같은 구리 집적된 열 분산기의 경우, 특히 열 분산기 크기가 증가함에 따라, 그러한 집적된 열 분산기를 형성하기 위해서는 600 톤의 답력 기계가 필요할 수 있다. 더욱이, 통상의 지식을 가진 자에게 이해되는 바와 같이, 접착재(244)를 이용하여 집적된 열 분산기 발판(242)을 마이크로전자 기판의 제1 표면(154)에 부착하려면, 마이크로전자 기판 제1 기판(154) 상에서 공간을 필요로 하는데, 이것은 마이크로전자 구조체가 작아짐에 따라, 배치 정확도(placement accuracy)를 강요하고, 소정 패키지 디자인을 수용하는 기능을 제한하며, 접착재(244)의 박리의 위험을 무릅쓰는 것이다.
본 설명의 실시예는 적어도 하나의 마이크로전자 장치의 활성 표면이 마이크로전자 인터포저의 제1 표면에 전기적으로 부착된 제1 표면을 갖는 마이크로전자 인터포저를 포함하는 마이크로전자 패키지에 관한 것이다. 열 인터페이스 소재는 마이크로전자 장치의 배면에 배치될 수 있다. 제1 표면과 마주하는 제2 표면을 갖는 열 분산기는 이의 제1 표면에 의해 열 인터페이스 소재와 열 접촉할 수 있다. 몰드 부재는 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기를 캡슐화하도록 배치될 수 있으며, 몰드 부재는 마이크로전자 인터포저의 제1 표면의 적어도 일부분과 맞닿아 있다.
도 2-8은 본 설명의 일 실시예에 따른 캡슐형 열 분산기를 갖는 마이크로전자 패키지를 제조하는 공정을 도시한다. 도 2에 도시된 바와 같이, 마이크로프로세서, 칩셋, 그래픽스 소자, 무선 소자, 메모리 소자, 또는 주문형 집적 회로 등과 같은 마이크로전자 장치(310)는 일반적으로 플립-칩 또는 붕괴 제어된 칩 접속("C4") 구성으로서 알려진 구성으로, 리플로우가능 땜납 범프 또는 볼과 같은 다수의 상호접속부(342)를 통하여 각기 마이크로전자 인터포저(320)의 제1 표면(322)에 부착될 수 있다. 장치-인터포저 간 상호접속부(342)는 마이크로전자 장치(310)의 활성 표면(312) 상의 본드 패드(314) 및 마이크로전자 인터포저의 제1 표면(322) 상의 본드 패드(324)로부터 연장할 수 있다. 마이크로전자 장치 본드 패드(314)는 마이크로전자 장치(310) 내 집적 회로(도시되지 않음)와 전기적으로 연통될 수 있다. 마이크로전자 인터포저(320)는 적어도 하나의 마이크로전자 인터포저의 제1 표면 본드 패드(324) 및 마이크로전자 인터포저(320)의 제2 표면(332) 위 또는 그 근처의 적어도 하나의 본드 패드(328)로부터 관통하여 연장하는 적어도 하나의 전도성 경로(도시되지 않음)를 포함할 수 있다. 마이크로전자 인터포저(320)는 마이크로전자 장치 본드 패드(314)의 파인 피치(마이크로전자 장치 본드 패드(314)들의 중심간 거리)를 마이크로전자 인터포저 제2 표면 본드 패드(328)의 비교적 넓은 피치로 경로 재설정할 수 있다. 도 2에서 더 자세히 도시된 바와 같이, 적어도 하나의 마이크로전자 측벽(318)은 마이크로전자 장치의 활성 표면(312)과 마주하는 마이크로전자 장치 배면(316)과의 사이에서 정의될 수 있다.
도 3에 도시된 바와 같이, 마이크로전자 장치 배면(316) 위에 열 인터페이스 소재(350)가 배치될 수 있다. 도 4에 도시된 바와 같이, 열 분산기(360)는 열 분산기(360)의 제1 표면(362)이 열 인터페이스 소재(350)와 접촉하도록 위치되어 중간 조립체(370)를 형성할 수 있다. 열 인터페이스 소재(350)는 열 분산기(360)와 마이크로전자 장치(310) 사이에서 적절한 열 접촉을 성취하기 위해 사용될 수 있으며, 이것으로 제한되지 않지만, (실리콘 기재 젤, 연성 에폭시, 아세탈, 아크릴, 셀룰로스 아세테이트, 폴리에틸렌, 폴리스티렌, 비닐, 나일론, 또는 이들의 조합물과 같은) 충진된 중합성 재료와, (폴리부타디엔(polybutadiene), 이소부티렌(isobutylene), 이소프렌(isoprene), 및 아크릴로니트릴(acrylonitrile) 등과 같은) 충진된 탄성체 재료(filled elastomer materials), 및 (실리콘 매트릭스 내 탄소 나노튜브 필러와 같은) 탄소 기재 재료를 포함하는 모든 적절한 재료일 수 있다. 일 실시예에서, 열 인터페이스 소재(350)는 탄성 매트릭 내에서 수직으로 정렬된 흑연 시트의 조성물과 같은, 수직 정렬된 탄소 기재 재료일 수 있다. 열 분산기(360)는, 이것으로 제한되지 않지만, 구리, 알루미늄, 니켈, 금, 은, 이들의 합금, 및 열 전도성 세라믹 등을 포함하는 모든 적절한 열 전도성 재료로 제조될 수 있다. 일 실시예에서, 열 분산기(360)는 니켈로 도금된 구리 코어를 포함할 수 있다.
도 5에 도시된 바와 같이, 중간 조립체(370)는 지지 판(372) 위에 위치될 수 있고, 몰드(374)는 이 몰드가 지지 판(372)과 접촉하고 그에 대해 밀폐되도록, 그리고 몰드(374)의 체이스(376)가 마이크로전자 장치(310), 열 인터페이스 소재(350), 열 분산기(360)의 각각의 적어도 일부분을 에워싸도록 배치될 수 있다. 몰드(374)의 벽부(378)는 열 분산기의 제1 표면(362)과 마주하는 열 분산기의 제2 표면(364)과 접촉할 수 있다. 몰드(374)에는 열 인터페이스 소재(350)가 가압될 수 있도록 (화살표(382)로 예시된) 부하가 가해질 수 있고, 이로써, 통상의 지식을 가진 자에게 이해되는 바와 같이, 압력 감응 열 인터페이스 소재가 사용되는 경우에 계면 열 저항을 개선할 수 있다. 비록 몰드(374)가 지지 판(372)과 접촉하는 것으로 도시되어 있지만, 도 6에 도시된 바와 같이, 몰드(374)는 마이크로전자 인터포저의 제1 표면(322)과 단순히 접촉하고 그에 대해 밀폐할 수 있음은 물론이다.
도 7에 도시된 바와 같이, 몰드 부재(384)는 몰드 체이스(376) 내부로 도입되어서(도 6 참조) 마이크로전자 장치(310), 열 인터페이스 소재(350), 및 열 분산기(360) 각각의 적어도 일부분을 감쌀 수 있다. 일 실시예에서, 몰드 부재(384)는 점성이 충분하여 장치-인터포저 간 상호접속부(342)를 감쌀 수 있다. 만일 몰드 부재(384)가 마이크로전자 장치의 활성 표면(312)과 마이크로전자 인터포저의 제1 표면(322) 사이에서 연장되어 장치-인터포저 간 상호접속부(342)를 감쌀 수 있게 점성이 충분하지 않으면, 본 기술에서 통상의 지식을 가진자가 이해하는 바와 같이, 몰딩 공정에 앞서, 마이크로전자 장치의 활성 표면(312)과 마이크로전자 인터포저의 제1 표면(322) 사이에 언더필(underfill) 부재(도시되지 않음)가 제공될 수 있다. 몰드 부재(384)는, 이것으로 제한되지 않지만, 에폭시 재료 및 충진된 에폭시 재료를 포함하는 모든 적절한 재료일 수 있다. 몰드 부재(384)는 또한 열적으로 전도성일 수 있고, 그래서 몰드 부재(384) 자체는 열 소산에 도움을 줄 수 있다.
몰드 부재(384)가 경화/굳어진(cured/hardened) 이후, 도 8에 도시된 바와 같이, 몰드(374)가 제거되어 마이크로전자 패키지(390)를 형성한다. 몰드로부터 제거한 다음에는 몰드 부재의 추가적인 경화가 수행될 수 있다. 다시 도 5를 참조하면, 몰드 벽부(378)를 열 분산기의 제2 표면(364)과 평평하게 위치시키면, 도 8에 도시된 바와 같이, 실질적으로 열 분산기의 제2 표면(364)과 평평하면서 열 분산기의 제2 표면(364)을 몰드 부재(384)로부터 노출시키는 몰드 부재 배면(386)이 형성될 수 있다. 통상의 지식을 가진 자에게 이해되는 바와 같이, 열 분산기의 제2 표면(364)을 노출시키면, 지느러미형 열 소산 장치 또는 열 파이프 등과 같은 2차 열 제거 메커니즘을 붙일 여지가 생긴다.
도 4 내지 도 8에 도시된 바와 같이, 적어도 하나의 연장부 또는 탭(368)이 열 분산기(360)의 적어도 일 측(366)으로부터 연장할 수 있으며, 이 경우 열 분산기의 제1 표면(362)과 열 분산기의 제2 표면(364)과의 사이에서 적어도 하나의 열 분산기 측부(366)가 정의될 수 있다. 도 4에 도시된 바와 같이, 연장부(368)의 두께(TE)는 열 분산기의 제1 표면(362)과 열 분산기의 제2 표면(364) 사이에서 정의된 열 분산기(360)의 두께(T) 보다 작다. 도 8에 도시된 바와 같이, 몰드 부재(384)는 실질적으로 연장부(들)(368)을 둘러쌀 수 있다. 연장부(들)(368)는 열 분산기(360)가 몰드 부재(384)로부터 박리되는 것을 방지하는데 도움을 줄 수 있다.
도 9에 도시된 바와 같이, 마이크로전자 패키지(390)는 도 1에 대해 논의하고 설명된 바와 같이, 리플로우가능 땜납 범프 또는 볼과 같은 다수의 상호접속부(144)를 통하여 인쇄 회로 기판 및 마더보드와 같은 마이크로전자 기판(150)에 부착되어, 마이크로전자 구조체(395)를 형성할 수 있다. 패키지-기판 간 상호접속부(144)는 적어도 하나의 마이크로전자 인터포저 제2 표면 본드 패드(328)와 마이크로전자 기판(150)의 제1 표면(154) 상의 실질적으로 거울 상 본드 패드(152)와의 사이에서 연장할 수 있다. 마이크로전자 기판 본드 패드(152)는 외부 컴포넌트(도시되지 않음)와의 전기적인 연통 경로를 제공하는 마이크로전자 기판(150) 내 전도성 경로(도시되지 않음)와 전기적으로 연통할 수 있다.
도 10에 도시된 바와 같이, 도 2 내지 도 9에서 도시된 단일 마이크로전자 장치 패키지에 관해 기술된 공정은 멀티-칩 패키지에 적용될 수 있다. 통상의 지식을 가진 자에게 이해되는 바와 같이, 모든 적절한 개수의 마이크로전자 장치(구성요소 3101 및 3102로 도시됨)는 전기적으로 마이크로전자 인터포저(320)에 부착될 수 있다. 마이크로전자 장치(3101 및 3102)는 각기 다른 높이(HM1 및 HM2)를 가질 수 있다. 그래서, 각각의 마이크로전자 장치(3101 및 3102) 마다 각각의 열 분산기(3601 및 3602)는 각기 다른 높이(HM1 및 HM2)를 보상하는 두께(T1 및 T2)를 갖고, 그래서 각각의 열 분산기(3601 및 3602)의 열 분산기의 제2 표면(364)은 실질적으로 몰드 부재 배면(386)과 평평해질 수 있다. 비록 마이크로전자 장치(3101 및 3102)가 각기 적층형 패키지 및 패키지-온-인터포저(PoINT) 장치로서 도시되어 있을지라도, 통상의 지식을 가진 자에게 이해되는 바와 같이, 마이크로전자 장치(3101 및 3102)는 수동 또는 능동의 모든 적절한 마이크로전자 장치일 수 있다.
통상의 지식을 가진 자에게 이해되는 바와 같이, 도 1에 대하여 기술된 바와 같이, 본 설명의 실시예는 그러하지 않았다면 집적된 열 분산기를 마이크로전자 기판에 부착함으로써 사용되었을 마이크로전자 기판 상의 공간을 없앨 수 있으며, 집적된 열 분산기를 정확하게 위치시키는 공정이 제거되며, 이로 인해 폼팩터를 줄이고 비용을 더 낮출 수 있다. 또한, 본 설명의 실시예는 본 설명의 열 분산기의 제조가 단순한 커팅, 트리밍, 및/또는 도금 공정만을 수반하므로, 복합 집적된 열 분산기를 제조할 필요가 없는 각종 마이크로전자 장치를 수용할 여지가 있으며, 이로 인해 값비싼 공구 세공을 할 필요가 없어질 수 있다. 더욱이, 몰드 부재 특성을 조정하고 집적된 열 분산기 오버행과 같은 디자인 요소를 없앰으로써, 열 분산기의 마이크로전자 패키지와의 더 양호한 결합을 통하여, 그리고 열 표면에 가압적 부하를 증가시키는 것을 통하여 개선된 패키지 열 성능이 가능해질 수 있고, 이로 인해 계면 열 저항을 더 낮출 수 있다. 부가적으로, 적당한 몰드 부재 특성의 표적화를 통해 그리고 몰드 적용 범위에서 디자인을 통해 패키지 휘어짐(package warpage)이 줄어들거나 통제될 수 있다. 통상의 지식을 가진 자에게 이해되는 바와 같이, 유사한 특성은 또한 소켓팅(socketing) 할 때 더욱 균일한 부하 분산의 이득을 제공할 수 있다. 그래서, 본 설명의 실시예는 집적된 열 분산기 및 마이크로전자 패키지 디자인, 조립체, 및 제조에 관한 현재의 제약 중 많은 것을 없앨 수 있으며, 현재의 집적된 열 분산기 공정 및 재료에 대하여 주요한 실패 모드의 위험 요인을 더욱 낮출 수 있다. 이와 같이, 본 설명의 실시예는 단순화된 유연한 디자인, 줄어든 마이크로전자 기판 크기, 및 더 낮은 열 해결 비용을 가능하게 함으로써 상당한 비용 절감을 이룰 수 있다.
도 11은 도 2 내지 도 10에 도시된 바와 같은 본 설명의 실시예에 따른 마이크로전자 패키지를 제조하는 공정(400)의 흐름도이다. 블록(410)에 명시된 바와 같이, 제1 표면을 갖는 마이크로전자 인터포저가 형성될 수 있다. 블록(420)에 명시된 바와 같이, 적어도 하나의 마이크로전자 장치의 활성 표면은 마이크로전자 기판의 제1 표면에 전기적으로 부착될 수 있다. 블록(430)에 명시된 바와 같이, 적어도 하나의 마이크로전자 장치의 배면 상에 열 인터페이스 소재가 배치될 수 있다. 블록(440)에 명시된 바와 같이, 열 분산기의 제1 표면이 열 인터페이스 소재와 열 접촉하여 위치될 수 있다. 블록(450)에 명시된 바와 같이, 적어도 하나의 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기가 몰드 부재와 함께 갭슐화될 수 있고, 이 경우 몰드 부재는 마이크로전자 기판의 제1 표면의 적어도 일부분에 맞닿을 수 있다.
도 12는 전자 시스템/장치(500), 이를 테면, 휴대용 컴퓨터, 데스크톱 컴퓨터, 이동 전화, 디지털 카메라, 디지털 음악 플레이어, 웹 태블릿/패드 장치, 개인 휴대 정보 단말기, 호출기, 인스턴트 메시징 디바이스, 또는 기타 장치의 실시예를 도시한다. 전자 시스템/장치(500)는, 이를 테면, 무선 근거리 네트워크(WLAN) 시스템, 무선 사설 네트워크 (WPAN) 시스템, 및/또는 셀룰러 네트워크를 통해 무선으로 정보를 전송 및/또는 수신하도록 구성될 수 있다. 전자 시스템/장치(500)는 장치 하우징(520) 내에 배치된 마이크로전자 마더보드 또는 기판(510)을 포함할 수 있다. 본 설명의 실시예에서 기술한 바와 같이, 마이크로전자 마더보드/기판(510)은 캡슐형 열 분산기를 갖는 마이크로전자 패키지(530)를 포함하여 전기적으로 결합된 각종 전자 컴포넌트를 가질 수 있다. 마이크로전자 마더보드/기판(510)은 키패드와 같은 입력 장치(550), LCD 디스플레이와 같은 디스플레이 장치(560)를 포함하는 각종 주변 장치에 부착될 수 있다. 디스플레이 장치(560)는, 디스플레이 장치(560)가 터치 감응식인 경우, 입력 장치로서 기능할 수도 있다.
본 설명의 주제는 반드시 도 1 내지 도 12에 도시된 특정한 응용예로 제한되지 않는다. 주제는, 통상의 지식을 가진 자에게 이해되는 바와 같이, 다른 마이크로전자 장치 및 조립체 응용에 뿐만 아니라 모든 적절한 열 제거 응용에 적용될 수 있다.
다음의 예는 또 다른 실시예에 관한 것으로, 예 1은 마이크로전자 구조체이며, 이 마이크로전자 구조체는 제1 표면을 갖는 마이크로전자 인터포저와, 활성 표면 및 마주하는 배면을 갖는 적어도 하나의 마이크로전자 장치 - 적어도 하나의 마이크로전자 장치 활성 표면은 마이크로전자 인터포저의 제1 표면에 전기적으로 부착됨 - 와, 적어도 하나의 마이크로전자 장치 배면 상에 배치된 열 인터페이스 소재와, 제1 표면 및 마주하는 제2 표면을 갖는 열 분산기 - 열 분산기의 제1 표면은 열 인터페이스 소재와 열 접촉함 - 와, 적어도 하나의 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기를 캡슐화하는 몰드 부재 - 몰드 부재는 마이크로전자 인터포저의 제1 표면의 적어도 일부분에 맞닿으며, 열 분산기의 제2 표면은 몰드 부재를 통해 노출됨 - 를 포함한다.
예 2에서, 예 1의 주제는 옵션으로 몰드 부재가 인터포저의 제1 표면과 마이크로전자 장치의 활성 표면 사이에서 연장되는 것을 포함할 수 있다.
예 3에서, 예 1-2 중 어느 한 예의 주제는 옵션으로 열 분산기의 제2 표면이 몰드 부재의 배면과 실질적으로 평탄한 것을 포함할 수 있다.
예 4에서, 예 1-3 중 어느 한 예의 주제는 옵션으로 열 분산기의 적어도 일 측으로부터 연장하는 적어도 하나의 연장부를 포함할 수 있다.
예 5에서, 예 4의 주제는 옵션으로 연장부의 두께가 열 분산기의 제1 표면과 열 분산기의 제2 표면 사이의 두께보다 작은 것을 포함할 수 있다.
예 6에서, 예 4 및 5 중 어느 한 예의 주제는 옵션으로 적어도 하나의 연장부가 몰드 부재에 의해 실질적으로 둘러싸인 것을 포함한다.
예 7에서, 예 1-6 중 어느 한 예의 주제는 옵션으로 마이크로전자 인터포저에 전기적으로 접속된 마이크로전자 기판을 포함할 수 있다.
예 8에서, 예 1-7 중 어느 한 예의 주제는 옵션으로 적어도 하나의 마이크로전자 장치가 다수의 마이크로전자 장치를 포함할 수 있으며, 다수의 마이크로전자 장치 중의 하나가 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 높이 보다 큰 높이를 가지며, 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치와 열 접촉하는 열 분산기가 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 다른 열 분산기 두께는 열 분산기의 제2 표면이 실질적으로 평탄하도록 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치 및 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 다른 높이를 보상한다.
예 9에서, 마이크로전자 패키지를 형성하는 방법은 제1 표면을 갖는 마이크로전자 인터포저를 형성하는 단계와, 적어도 하나의 마이크로전자 장치의 활성 표면을 마이크로전자 인터포저의 제1 표면에 전기적으로 부착하는 단계와, 열 인터페이스 소재를 적어도 하나의 마이크로전자 장치의 배면 상에 배치하는 단계와, 열 분산기의 제1 표면을 열 인터페이스 소재와 접촉시키는 단계와, 적어도 하나의 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기를 몰드 부재를 이용하여 캡슐화하는 단계를 포함하며, 몰드 부재는 마이크로전자 기판의 제1 표면의 적어도 일부분과 맞닿으며, 열 분산기의 제2 표면은 몰드 부재를 통하여 노출된다.
예 10에서, 예 9의 주제는 옵션으로 인터포저의 제1 표면과 마이크로전자 장치의 활성 표면 사이에 몰드 부재를 배치하는 단계를 포함할 수 있다.
예 11에서, 예 9-10 중 어느 한 예의 주제는 옵션으로 몰드 부재의 배면을 형성하는 단계를 포함할 수 있으며, 열 분산기의 제2 표면은 실질적으로 몰드 부재 배면에 실질적으로 평평하다.
예 12에서, 예 9-11 중 어느 한 예의 주제는 옵션으로 열 분산기의 적어도 일 측으로부터 연장하는 적어도 하나의 연장부를 포함할 수 있다.
예 13에서, 예 12의 주제는 옵션으로 연장부의 두께가 열 분산기의 제1 표면과 열 분산기의 제2 표면 사이의 두께보다 작은 것을 포함할 수 있다.
예 14에서, 예 12 및 예 13 중 어느 한 예의 주제는 옵션으로 적어도 하나의 연장부를 몰드 부재를 이용하여 캡슐화하는 단계를 포함할 수 있다.
예 15에서, 예 9-14 중 어느 한 예의 주제는 옵션으로 마이크로전자 기판을 마이크로전자 인터포저에 전기적으로 접속시키는 단계를 포함할 수 있다.
예 16에서, 예 9-15 중 어느 한 예의 주제는 옵션으로 적어도 하나의 마이크로전자 장치가 다수의 마이크로전자 장치를 포함할 수 있으며, 다수의 마이크로전자 장치중의 하나가 다수의 마이크로전자 장치 중 다른 마이크로전자 장치의 높이보다 큰 높이를 가지며, 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치와 열 접촉하는 열 분산기가 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 다른 열 분산기 두께는 열 분산기의 제2 표면이 실질적으로 평탄하도록 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치 및 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 다른 높이를 보상한다.
예 17에서, 예 9-16 중 어느 한 예의 주제는 옵션으로 적어도 하나의 마이크로전자 장치, 열 인터페이스 소재, 및 열 분산기를 몰드 내에 위치시키는 단계와, 몰드 부재를 상기 몰드 내에 도입하는 단계와, 몰드 부재를 경화하는 단계와, 몰드를 제거하는 단계를 포함할 수 있다.
예 18에서, 예 9-17 중 어느 한 예의 주제는 옵션으로 몰드를 마이크로전자 인터포저의 제1 표면에 대해 밀봉하는 단계를 포함할 수 있다.
예 19에서, 예 9-17 중 어느 한 예의 주제는 옵션으로 적어도 하나의 마이크로전자 장치와, 열 인터페이스 소재, 및 열 분산기를 지지 판 위에 위치시키는 단계와, 몰드를 상기 지지 판에 대해 밀봉하는 단계를 포함할 수 있다.
예 20에서, 예 9-19 중 어느 한 예의 주제는 옵션으로 몰드에 부하를 가하는 단계를 포함할 수 있다.
예 21에서, 전자 시스템은 하우징과, 하우징 내에 배치된 마이크로전자 기판과, 제1 표면 및 마주하는 제2 표면을 갖는 마이크로전자 인터포저 - 마이크로전자 인터포저의 제2 표면은 상기 마이크로전자 기판에 전기적으로 접속됨 - 와, 활성 표면 및 마주하는 배면을 갖는 적어도 하나의 마이크로전자 장치 - 적어도 하나의 마이크로전자 장치의 활성 표면은 마이크로전자 인터포저의 제1 표면에 전기적으로 부착됨 - 와, 적어도 하나의 마이크로전자 장치 배면 상에 배치된 열 인터페이스 소재와, 제1 표면 및 마주하는 제2 표면을 갖는 열 분산기 - 열 분산기의 제1 표면은 열 인터페이스 소재와 열 접촉함 - 와, 적어도 하나의 마이크로전자 장치, 열 인터페이스 소재, 및 상기 열 분산기를 캡슐화하는 몰드 부재 - 몰드 부재는 마이크로전자 인터포저의 제1 표면의 적어도 일부분에 맞닿으며, 열 분산기의 제2 표면은 몰드 부재를 통해 노출됨 - 를 포함할 수 있다.
예 22에서, 예 21의 주제는 옵션으로 몰드 부재가 인터포저의 제1 표면과 마이크로전자 장치의 활성 표면과의 사이에서 연장하는 것을 포함할 수 있다.
예 23에서, 예 21-22 중 어느 한 예의 주제는 옵션으로 열 분산기의 제2 표면이 상기 몰드 부재의 배면과 실질적으로 평탄한 것을 포함할 수 있다.
예 24에서, 예 21-23 중 어느 한 예의 주제는 옵션으로 열 분산기의 적어도 일 측으로부터 연장하는 적어도 하나의 연장부를 포함할 수 있다.
예 25에서, 예 24의 주제는 옵션으로 연장부의 두께가 열 분산기의 제1 표면과 열 분산기의 제2 표면과의 사이의 두께보다 작은 것을 포함할 수 있다.
예 26에서, 예 24 및 25 중 어느 한 예의 주제는 옵션으로 적어도 하나의 연장부가 실질적으로 몰드 부재에 의해 둘러싸인 것을 포함할 수 있다.
예 27에서, 예 21-26 중 어느 한 예의 주제는 옵션으로 적어도 하나의 마이크로전자 장치가 다수의 마이크로전자 장치를 포함하고, 다수의 마이크로전자 장치중의 하나가 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 높이 보다 큰 높이를 가지며, 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치와 열 접촉하는 열 분산기가 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 다른 열 분산기 두께는 열 표면의 제2 표면이 실질적으로 평탄하도록 다수의 마이크로전자 장치 중 하나의 마이크로전자 장치 및 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 다른 높이를 보상할 수 있다.
본 발명의 실시예가 상세히 기술되었지만, 첨부의 청구범위에 의해 정의된 발명은, 본 발명의 정신 또는 범주를 일탈하지 않고도 많은 자명한 변경이 가능하므로, 전술한 설명에서 명시된 특정한 세부사항으로 제한되지 않음은 물론이다.

Claims (27)

  1. 제1 표면을 갖는 마이크로전자 인터포저와,
    활성 표면 및 마주하는 배면을 갖는 적어도 하나의 마이크로전자 장치 - 상기 적어도 하나의 마이크로전자 장치의 활성 표면은 상기 마이크로전자 인터포저의 제1 표면에 전기적으로 부착됨 - 와,
    상기 적어도 하나의 마이크로전자 장치의 배면 상에 배치된 열 인터페이스 소재와,
    제1 표면 및 마주하는 제2 표면을 갖는 열 분산기 - 상기 열 분산기의 제1 표면은 상기 열 인터페이스 소재와 열 접촉함 - 와,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 캡슐화하는 몰드 부재 - 상기 몰드 부재는 상기 마이크로전자 인터포저의 제1 표면의 적어도 일부분에 맞닿으며, 상기 열 분산기의 제2 표면은 상기 몰드 부재를 통해 노출됨 - 를 포함하는
    마이크로전자 구조체.
  2. 제 1 항에 있어서,
    상기 몰드 부재는 상기 마이크로전자 인터포저의 제1 표면과 상기 마이크로전자 장치의 활성 표면 사이에서 연장되는
    마이크로전자 구조체.
  3. 제 1 항에 있어서,
    상기 열 분산기의 제2 표면은 상기 몰드 부재의 배면과 실질적으로 평탄한
    마이크로전자 구조체.
  4. 제 1 항에 있어서,
    상기 열 분산기의 적어도 일 측으로부터 연장되는 적어도 하나의 연장부를 더 포함하는
    마이크로전자 구조체.
  5. 제 4 항에 있어서,
    상기 연장부의 두께는 상기 열 분산기의 제1 표면과 상기 열 분산기의 제2 표면 사이의 두께보다 작은
    마이크로전자 구조체.
  6. 제 4 항에 있어서,
    상기 적어도 하나의 연장부는 상기 몰드 부재에 의해 실질적으로 둘러싸인
    마이크로전자 구조체.
  7. 제 1 항에 있어서,
    상기 마이크로전자 인터포저에 전기적으로 접속된 마이크로전자 기판을 더 포함하는
    마이크로전자 구조체.
  8. 제 1 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치는 다수의 마이크로전자 장치를 포함하고, 상기 다수의 마이크로전자 장치 중의 하나는 상기 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 높이 보다 큰 높이를 가지며, 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치와 열 접촉하는 열 분산기는 상기 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 상기 다른 열 분산기 두께는, 상기 열 분산기의 상기 제2 표면이 실질적으로 평탄하도록 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치 및 상기 다수의 마이크로전자 장치 중 상기 다른 한 마이크로전자 장치의 다른 높이를 보상하는
    마이크로전자 구조체.
  9. 마이크로전자 패키지를 형성하는 방법으로,
    제1 표면을 갖는 마이크로전자 인터포저를 형성하는 단계와,
    적어도 하나의 마이크로전자 장치의 활성 표면을 상기 마이크로전자 인터포저의 제1 표면에 전기적으로 부착하는 단계와,
    열 인터페이스 소재를 상기 적어도 하나의 마이크로전자 장치의 배면 상에 배치하는 단계와,
    열 분산기의 제1 표면을 상기 열 인터페이스 소재와 접촉시키는 단계와,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 부재를 이용하여 캡슐화하는 단계를 포함하며,
    상기 몰드 부재는 상기 마이크로전자 인터포저의 제1 표면의 적어도 일부분과 맞닿으며, 상기 열 분산기 제2 표면은 상기 몰드 부재를 통하여 노출되는
    마이크로전자 패키지 형성 방법.
  10. 제 9 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 부재를 이용하여 캡슐화하는 단계는 상기 몰드 부재를 상기 마이크로전자 인터포저의 제1 표면과 상기 마이크로전자 장치의 활성 표면 사이에 배치하는 단계를 더 포함하는
    마이크로전자 패키지 형성 방법.
  11. 제 9 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 부재를 이용하여 캡슐화하는 단계는 상기 몰드 부재의 배면을 형성하는 단계를 더 포함하며,
    상기 열 분산기의 제2 표면은 상기 몰드 부재 배면에 실질적으로 평탄한
    마이크로전자 패키지 형성 방법.
  12. 제 9 항에 있어서,
    상기 열 분산기의 제1 표면을 상기 열 인터페이스 소재와 접촉시키는 단계는 상기 열 분산기의 제1 표면을 상기 열 인터페이스 소재와 접촉시키는 단계를 더 포함하며,
    상기 열 분산기는 상기 열 분산기의 적어도 일 측으로부터 연장되는 적어도 하나의 연장부를 포함하는
    마이크로전자 패키지 형성 방법.
  13. 제 12 항에 있어서,
    상기 연장부의 두께는 상기 열 분산기의 제1 표면과 상기 열 분산기의 제2 표면 사이의 두께보다 작은
    마이크로전자 패키지 형성 방법.
  14. 제 12 항에 있어서,
    상기 적어도 하나의 연장부를 상기 몰드 부재를 이용하여 캡슐화하는 단계를 더 포함하는
    마이크로전자 패키지 형성 방법.
  15. 제 9 항에 있어서,
    마이크로전자 기판을 상기 마이크로전자 인터포저에 전기적으로 접속시키는 단계를 더 포함하는
    마이크로전자 패키지 형성 방법.
  16. 제 9 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치는 다수의 마이크로전자 장치를 포함하고, 상기 다수의 마이크로전자 장치 중의 하나는 상기 다수의 마이크로전자 장치 중 다른 마이크로전자 장치의 높이보다 큰 높이를 가지며, 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치와 열 접촉하는 열 분산기는 상기 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 상기 다른 열 분산기 두께는, 상기 열 분산기의 상기 제2 표면이 실질적으로 평탄하도록 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치 및 상기 다수의 마이크로전자 장치 중 상기 다른 한 마이크로전자 장치의 다른 높이를 보상하는
    마이크로전자 패키지 형성 방법.
  17. 제 9 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 부재를 이용하여 캡슐화하는 단계는,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 내에 위치시키는 단계와,
    몰드 부재를 상기 몰드 내에 도입하는 단계와,
    상기 몰드 부재를 경화하는 단계와,
    상기 몰드를 제거하는 단계를 포함하는
    마이크로전자 패키지 형성 방법.
  18. 제 17 항에 있어서,
    상기 몰드를 상기 마이크로전자 인터포저의 제1 표면에 대해 밀봉하는 단계를 더 포함하는
    마이크로전자 패키지 형성 방법.
  19. 제 17 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 몰드 내에 위치시키는 단계는,
    상기 적어도 하나의 마이크로전자 장치와, 상기 열 인터페이스 소재, 및 상기 열 분산기를 지지 판 위에 위치시키는 단계와,
    상기 몰드를 상기 지지 판에 대해 밀봉하는 단계를 포함하는
    마이크로전자 패키지 형성 방법.
  20. 제 17 항에 있어서,
    상기 몰드에 부하를 가하는 단계를 더 포함하는
    마이크로전자 패키지 형성 방법.
  21. 전자 시스템으로,
    하우징과,
    상기 하우징 내에 배치된 마이크로전자 기판과,
    제1 표면 및 마주하는 제2 표면을 갖는 마이크로전자 인터포저 - 상기 마이크로전자 인터포저의 제2 표면은 상기 마이크로전자 기판에 전기적으로 접속됨 - 와,
    활성 표면 및 마주하는 배면을 갖는 적어도 하나의 마이크로전자 장치 - 상기 적어도 하나의 마이크로전자 장치의 활성 표면은 상기 마이크로전자 인터포저의 제1 표면에 전기적으로 부착됨 - 와,
    상기 적어도 하나의 마이크로전자 장치의 배면 상에 배치된 열 인터페이스 소재와,
    제1 표면 및 마주하는 제2 표면을 갖는 열 분산기 - 상기 열 분산기의 제1 표면은 상기 열 인터페이스 소재와 열 접촉함 - 와,
    상기 적어도 하나의 마이크로전자 장치, 상기 열 인터페이스 소재, 및 상기 열 분산기를 캡슐화하는 몰드 부재 - 상기 몰드 부재는 상기 마이크로전자 인터포저의 제1 표면의 적어도 일부분에 맞닿으며, 상기 열 분산기의 제2 표면은 상기 몰드 부재를 통해 노출됨 - 를 포함하는
    전자 시스템.
  22. 제 21 항에 있어서,
    상기 몰드 부재는 상기 마이크로전자 인터포저의 제1 표면과 상기 마이크로전자 장치의 활성 표면 사이에서 연장되는
    전자 시스템.
  23. 제 21 항에 있어서,
    상기 열 분산기의 제2 표면은 상기 몰드 부재의 배면과 실질적으로 평탄한
    전자 시스템.
  24. 제 21 항에 있어서,
    상기 열 분산기의 적어도 일 측으로부터 연장되는 적어도 하나의 연장부를 더 포함하는
    전자 시스템.
  25. 제 24 항에 있어서,
    상기 연장부의 두께는 상기 열 분산기의 제1 표면과 상기 열 분산기의 제2 표면 사이의 두께보다 작은
    전자 시스템.
  26. 제 24 항에 있어서,
    상기 적어도 하나의 연장부는 실질적으로 상기 몰드 부재에 의해 둘러싸인
    전자 시스템.
  27. 제 21 항에 있어서,
    상기 적어도 하나의 마이크로전자 장치는 다수의 마이크로전자 장치를 포함하고, 상기 다수의 마이크로전자 장치 중의 하나는 상기 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치의 높이 보다 큰 높이를 가지며, 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치와 열 접촉하는 열 분산기는 상기 다수의 마이크로전자 장치 중 다른 한 마이크로전자 장치와 열 접촉하는 열 분산기의 두께와 다른 두께를 가지며, 상기 다른 열 분산기 두께는, 상기 열 분산기의 상기 제2 표면이 실질적으로 평탄하도록 상기 다수의 마이크로전자 장치 중 상기 하나의 마이크로전자 장치 및 상기 다수의 마이크로전자 장치 중 상기 다른 한 마이크로전자 장치의 다른 높이를 보상하는
    전자 시스템.
KR1020160021974A 2013-02-26 2016-02-24 캡슐형 열 분산기를 포함하는 마이크로전자 패키지 KR20160044441A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/776,814 2013-02-26
US13/776,814 US20140239479A1 (en) 2013-02-26 2013-02-26 Microelectronic package including an encapsulated heat spreader

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140022835A Division KR20140106451A (ko) 2013-02-26 2014-02-26 캡슐형 열 분산기를 포함하는 마이크로전자 패키지

Publications (1)

Publication Number Publication Date
KR20160044441A true KR20160044441A (ko) 2016-04-25

Family

ID=51369617

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140022835A KR20140106451A (ko) 2013-02-26 2014-02-26 캡슐형 열 분산기를 포함하는 마이크로전자 패키지
KR1020160021974A KR20160044441A (ko) 2013-02-26 2016-02-24 캡슐형 열 분산기를 포함하는 마이크로전자 패키지

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140022835A KR20140106451A (ko) 2013-02-26 2014-02-26 캡슐형 열 분산기를 포함하는 마이크로전자 패키지

Country Status (3)

Country Link
US (1) US20140239479A1 (ko)
KR (2) KR20140106451A (ko)
CN (1) CN104009016A (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101195786B1 (ko) 2008-05-09 2012-11-05 고쿠리츠 다이가쿠 호진 큐슈 코교 다이가쿠 칩 사이즈 양면 접속 패키지의 제조 방법
US8482111B2 (en) 2010-07-19 2013-07-09 Tessera, Inc. Stackable molded microelectronic packages
KR101128063B1 (ko) 2011-05-03 2012-04-23 테세라, 인코포레이티드 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리
US8836136B2 (en) 2011-10-17 2014-09-16 Invensas Corporation Package-on-package assembly with wire bond vias
US8946757B2 (en) 2012-02-17 2015-02-03 Invensas Corporation Heat spreading substrate with embedded interconnects
US8835228B2 (en) 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9167710B2 (en) 2013-08-07 2015-10-20 Invensas Corporation Embedded packaging with preformed vias
US20150076714A1 (en) 2013-09-16 2015-03-19 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9960099B2 (en) * 2013-11-11 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US10510707B2 (en) 2013-11-11 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US9379074B2 (en) 2013-11-22 2016-06-28 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9583456B2 (en) 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9397471B2 (en) * 2014-11-14 2016-07-19 Intel Corporation Heat removal from photonic devices
US9735084B2 (en) * 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
CN106158810B (zh) 2015-04-03 2020-04-10 恩智浦美国有限公司 用于ic封装的具有偏转的连接杆的引线框架
US9502372B1 (en) 2015-04-30 2016-11-22 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9490222B1 (en) 2015-10-12 2016-11-08 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9743554B2 (en) 2015-11-18 2017-08-22 Microsoft Technology Licensing, Llc Heat dissipation in electronics with a heat spreader
US9806002B2 (en) 2015-12-23 2017-10-31 Intel Corporation Multi-reference integrated heat spreader (IHS) solution
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10181447B2 (en) * 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
US10991638B2 (en) * 2018-05-14 2021-04-27 Samsung Electronics Co., Ltd. Semiconductor package system
US10840169B2 (en) * 2019-02-14 2020-11-17 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and a method of manufacturing a semiconductor device
US11328995B2 (en) * 2019-03-04 2022-05-10 Kabushiki Kaisha Toshiba Semiconductor device
TWI722633B (zh) * 2019-10-31 2021-03-21 同欣電子工業股份有限公司 晶片封裝結構及晶片封裝模組
CN212413687U (zh) * 2020-07-29 2021-01-26 深圳市大疆创新科技有限公司 散热结构和电子终端
DE102020129148A1 (de) 2020-11-05 2022-05-05 Infineon Technologies Ag Verfahren zum herstellen eines chippackages, verfahren zum herstellen einer halbleiteranordnung, chippackage und halbleiteranordnung
KR20220077194A (ko) * 2020-11-30 2022-06-09 삼성전자주식회사 반도체 패키지
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100280762B1 (ko) * 1992-11-03 2001-03-02 비센트 비.인그라시아 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US6265771B1 (en) * 1999-01-27 2001-07-24 International Business Machines Corporation Dual chip with heat sink
US20040089943A1 (en) * 2002-11-07 2004-05-13 Masato Kirigaya Electronic control device and method for manufacturing the same
JP2006032471A (ja) * 2004-07-13 2006-02-02 Disco Abrasive Syst Ltd Ｃｓｐ基板の製造方法
US20070122943A1 (en) * 2005-11-30 2007-05-31 Foong Chee S Method of making semiconductor package having exposed heat spreader
JP2008218669A (ja) * 2007-03-02 2008-09-18 Nec Electronics Corp 半導体装置
US7602060B2 (en) * 2007-06-25 2009-10-13 Intel Corporation Heat spreader in a flip chip package
CN102054800A (zh) * 2010-01-30 2011-05-11 江苏长电科技股份有限公司 内脚露出芯片倒装散热块外接散热器封装结构
JP5165017B2 (ja) * 2010-03-18 2013-03-21 株式会社日立製作所 電子機器の冷却構造

Also Published As

Publication number Publication date
KR20140106451A (ko) 2014-09-03
CN104009016A (zh) 2014-08-27
US20140239479A1 (en) 2014-08-28

Similar Documents

Publication Publication Date Title
KR20160044441A (ko) 캡슐형 열 분산기를 포함하는 마이크로전자 패키지
US10163865B2 (en) Integrated circuit package assembly
TWI614865B (zh) 用以與上ｉｃ封裝體耦合以形成封裝體疊加（ｐｏｐ）總成的下ｉｃ封裝體結構，以及包含如是下ｉｃ封裝體結構的封裝體疊加（ｐｏｐ）總成
US9460982B2 (en) Integrated heat spreader for multi-chip packages
US9699904B2 (en) Microelectronic device attachment on a reverse microelectronic package
KR20150094135A (ko) 반도체 패키지 및 이의 제조방법
KR20160012589A (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US8120921B2 (en) Device having electronic components mounted therein and method for manufacturing such device
US11302599B2 (en) Heat dissipation device having a thermally conductive structure and a thermal isolation structure in the thermally conductive structure
US9564400B2 (en) Methods of forming stacked microelectronic dice embedded in a microelectronic substrate
TW201415587A (zh) 半導體裝置的熱能管理結構及其製造方法
WO2019005154A1 (en) SEMICONDUCTOR HOUSING HAVING A BRIDGE
EP4027383A1 (en) Embedded packaging structure, preparation method thereof, and terminal device
TWI691025B (zh) 電子封裝件及其製法與承載結構
CN115249674A (zh) 封装组件
US10136516B2 (en) Microelectronic device attachment on a reverse microelectronic package
TWI848629B (zh) 電子封裝件及其製法
KR20140130921A (ko) 반도체 패키지 및 그 제조 방법
KR20140115021A (ko) 반도체 패키지 및 그 제조방법
US11923264B2 (en) Semiconductor apparatus for discharging heat
EP3754700A1 (en) Multi-package assemblies having foam structures for warpage control
US20140001623A1 (en) Microelectronic structure having a microelectronic device disposed between an interposer and a substrate
CN116314093A (zh) 用于集成电路封装的边缘对准模板结构
KR20230053415A (ko) 반도체 패키지 및 이의 냉각 시스템
CN116314134A (zh) 用于集成电路封装的边缘对准模板结构

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid