KR20160033678A - 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액 - Google Patents

플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액 Download PDF

Info

Publication number
KR20160033678A
KR20160033678A KR1020160029019A KR20160029019A KR20160033678A KR 20160033678 A KR20160033678 A KR 20160033678A KR 1020160029019 A KR1020160029019 A KR 1020160029019A KR 20160029019 A KR20160029019 A KR 20160029019A KR 20160033678 A KR20160033678 A KR 20160033678A
Authority
KR
South Korea
Prior art keywords
ether
electroplating solution
tin
copper
polyoxyethylene
Prior art date
Application number
KR1020160029019A
Other languages
English (en)
Inventor
고정우
오정훈
손진호
이형근
박규빈
박현국
방태조
김동현
Original Assignee
주식회사 에이피씨티
주식회사 엠에스씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에이피씨티, 주식회사 엠에스씨 filed Critical 주식회사 에이피씨티
Publication of KR20160033678A publication Critical patent/KR20160033678A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G65/00—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule
    • C08G65/34—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule from hydroxy compounds or their metallic derivatives
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G65/00—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule
    • C08G65/34—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule from hydroxy compounds or their metallic derivatives
    • C08G65/38—Macromolecular compounds obtained by reactions forming an ether link in the main chain of the macromolecule from hydroxy compounds or their metallic derivatives derived from phenols
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H01L2224/11526—Self-assembly, e.g. self-agglomeration of the bump material in a fluid involving the material of the bonding area, e.g. bonding pad or under bump metallisation [UBM]

Abstract

플립칩 패키지의 솔더범프 제조를 위한 주석계 전기도금액과 이 전기도금액을 이용한 연속 도금 공정의 솔더범프 제조 방법을 개시한다. 본 발명의 주석계 전기도금액은 메탄술폰산주석, 메탄술폰산은, 메탄술폰산과 방향족 폴리옥시알킬렌계 에테르 및 물을 함유한다. 본 발명의 솔더범프 제조 방법은 (1) 전극패드가 개방된 보호층과 금속 기저층(UBM)을 갖는 실리콘 웨이퍼에 황산계 구리 또는 구리/니켈 전기도금액으로 도금하여 상기 금속 기저층 위에 구리 또는 구리/니켈 필라 범프를 형성하는 단계와 (2) 이러한 구리 도금 단계 완료 후 12 시간 이내에 상기 주석계 전기도금액을 이용하여 솔더범프를 형성하는 단계를 포함한다.

Description

플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액{Method for Manufacturing Solder Bumps for Flip Chips and Metal Electroplating Solution for the Same}
본 발명은 플립칩 반도체 패키지의 제조 방법에 관한 것이다. 더욱 구체적으로 본 발명은 플립칩 패키지의 솔더범프를 제조하기 위한 전기도금 방법과 이 방법에 사용되는 구리 및 주석계 전기도금액에 관한 것이다.
전자 통신 기기의 소형화와 고기능화에 따른 CPU와 메모리등 디바이스 동작의 고속화와 전극 밀도의 향상 등이 요구됨에 따라 플립칩 방법에 의한 패키징 기술이 급속히 개발 보급되고 있다. 플립칩 패키지에서는 집적회로 칩의 패드상에 솔더범프를 형성한 다음, 열을 가하여 직접 회로 기판에 접합시킨다. 플립칩 패키지 기술은 솔더범프를 이용하기 때문에 칩의 가장자리만을 이용하는 와이어 본딩 방법에 비해 칩의 전면적을 활용하는 면 배열(area array) 방식이므로 단위 면적당 입출력 단자 수를 크게 증가시킬 수있어 미세 피치에 적용이 가능하며, 솔더범프의 길이가 본딩 와이어에 비해 매우 짧기 때문에 전기적 특성이 우수한 장점이 있다. 이 때문에 플립칩 기술은 와이어 본딩법에 비해 패키지의 크기를 최소화할 수 있어 경박단소화, 고기능화, 고성능화, 고속화된 전자 제품의 구현에 적합하고, 속도 향상이나 노이즈 문제 등을 해결할 수 있다. 이러한 기술은 CPU와 메모리뿐만 아니라 디스플레이 분야 및 반도체 산업 전반에 확대 적용이 가능하다.
이러한 플립칩 패키지는 여러 가지 형태가 있지만, 구리 기반의 금속 기저층(Under bump metallurgy, UBM)이 있고, 이 UBM층 위에 구리 또는 구리/니켈 필라(pillar)와 주석 (또는 주석-은 합금)으로 이루어지는 솔더범프를 갖춘 구조가 많이 쓰이고 있다. 이러한 합금계 솔더범프 제조 공정을 개발하는데 있어서, 제품의 불량, 수율, 또는 품질 등과 연관되어 있는 WID (Within Die) 및 WIW(Within Wafer) 범프 높이 편차, 범프내 빈 공간 형성, 금속간 화합물 층 균열 발생 등 해결되어야 할 문제가 많다.
본 발명의 목적은, 플립칩 패키지용 구리 기반의 금속 기저층과 이 기저층 위에 형성된 솔더범프를 전기도금법으로 제조하는 데 있어서, 구리와 주석 또는 구리와 주석-은 범프 도금 공정시, 전류 효율이 높고, 금속간 화합물층 균열 및 범프 내 빈 공간이 없고, 형성된 범프 높이 편차가 양호하며, 고속 도금 영역에서도 도금 피막이 균일한 구리와 주석계 전기도금액과 이 도금액을 이용한 전기도금 방법을 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 본 발명의 한 측면에서는 주석계 전기도금액을 제공하는데 이 전기도금액은 주석 기준으로 40~105 g/L의 농도가 되게 하는 양의 메탄술폰산주석, 선택적 구성 요소로서, 은 기준으로 0.40~3.0 g/L의 농도가 되게 하는 양의 메탄술폰산은, 70~210 g/L의 메탄술폰산, 방향족 폴리옥시알킬렌계 에테르 0.5~60 g/L와 물을 함유한다. 본 발명의 전기도금액이 메탄술폰산은을 함유하는 주석-은 합금의 도금액인 경우, 상기 도금액은 130~350 g/L의 착화제를 더 포함할 수 있다. 아울러 본 발명의 전기도금액은 전술한 성분 외에 첨가제를 더 포함할 수 있다.
본 발명의 전기도금액의 한 실시 형태에서는 상기 도금액이 주석 기준으로 80~100 g/L의 농도가 되게 하는 양의 메탄술폰산주석을 함유한다. 본 발명 전기도금액의 다른 실시 형태에서는 상기 도금액이 5~30 g/L의 방향족 폴리옥시알킬렌계 에테르를 함유한다.
한 구체적인 실시 형태에서 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 페닐 에테르, 폴리옥시에틸렌 β-나프틸 에테르, 폴리옥시에틸렌 노닐페닐 에테르, 폴리옥시에틸렌 옥틸페닐 에테르, 폴리옥시에틸렌 스티렌화페닐(styrenated phenyl) 에테르, 폴리옥시에틸렌 비스페놀 F 에테르, 폴리옥시에틸렌 비스페놀 A 에테르, 폴리옥시프로필렌 비스페놀 A 에테르, 황산폴리옥시에틸렌 노닐페닐 에테르 암모늄과 이들의 혼합물 중에서 선택할 수 있다.
본 발명의 다른 측면에서는 전술한 주석계 전기도금액을 이용하여 연속 공정으로 플립칩용 솔더범프를 제조하는 방법을 개시한다. 본 발명의 솔더범프 제조 방법은 (1) 전극패드가 개방된 보호층과 금속 기저층(UBM)을 갖는 실리콘 웨이퍼에 황산계 구리 또는 구리/니켈 전기도금액으로 도금하여 상기 금속 기저층 위에 구리 또는 구리/니켈 필라 범프를 형성하는 단계와 (2) 이러한 구리 도금 단계 완료 후 12시간 이내에 전술한 주석계 전기도금액을 이용하여 솔더범프를 형성하는 단계를 포함한다.
본 발명의 솔더범프 제조 방법의 한 실시 형태에서 (2) 단계의 전류밀도는 3~20 A/dm2로 할 수 있다. 본 발명의 솔더범프의 제조 방법의 다른 실시 형태에서는 전술한 황산계 구리 전기도금액은 황산구리, 황산, 염산과 물을 포함하고, 황산계 구리/니켈 전기도금액일 경우 황산구리, 황산, 염산과 물에 더하여 술팜산니켈 등의 니켈염을 포함한다.
본 발명의 한 구체적인 실시 형태에서는 합금 솔더범프 형성에 방해가 되는 침전물 또는 불순물 제거 목적으로, 전술한 성분으로 혼합하여 얻은 전기도금액을 카트리지 필터 혹은 필터 페이퍼로 여과하는 과정을 거친다.
본 발명에 따른 주석계 전기 도금액을 이용하여 금속 필라 형성 후 연속 공정으로 솔더범프를 형성하면 도금 공정의 전류 효율을 높일 수 있고, 제조한 솔더범프의 금속간 화합물(Intermetallic compound, IMC)층의 균열이나 범프내 빈 공간이 감소하며, WID 및 WIW 범프 높이 편차가 고르고, 고속 도금 영역(10~19 A/dm2)에서도 도금 피막 특성이 우수한 플립칩 패키지를 얻을 수 있다.
도 1은 금속 기저층 위의 구리 필라 형성부터 시작하여, 주석계 도금액을 이용한 솔더범프 형성을 포함하는 플립칩 패키지 전 과정에 대한 개략도를 나타낸다.
도 2는 12인치 패턴 웨이퍼의 금속 기저층(UBM) 위에 형성한 구리 필라의 전자 현미경 사진으로서 각각 표면(2a, 7000배), 투시도(2b, 3000배), 측면도(2c, 3000배)를 나타낸다.
도 3은 본 발명의 한 실시 형태에 따라 황동판 위에 정전류 도금한 주석-은 합금 조직의 단면을 나타내는 전자 현미경 사진이다.
도 4는 구리 금속 기저층이 형성된 12인치 패턴 웨이퍼에 연속 도금 공정으로 형성한 주석-은 합금 솔더범프(범프 CD 25 ㎛)의 형상을 나타낸다. 각각 솔더 리플로우 전(4a), 솔더 리플로우 후(4b)에 촬영한 솔더범프의 전자 현미경 사진과 X선 영상(4c)이다.
도 5는 본 발명의 실시 형태(5a, 5c, 5d)에 따른 주석-은 합금 도금 후의 패턴 웨이퍼 조각 시편과 종래 기술(5b)의 도금 방식에 따른 웨이퍼 시편의 솔더범프 형상을 비교한 전자현미경 사진이다.
도 6은 불연속 공정으로 전기도금을 진행한 것을 제외하고는 본 발명과 동일한 전기도금 방식에 의하여 얻은 솔더범프의 주사 전자 현미경 사진을 나타낸다.
도 7은 방향족 폴리옥시알킬렌계 에테르 성분을 제외한 것을 빼고는 본 발명의 전기도금액과 동일한 전기도금액으로 범프를 형성하였을 때의 X선 형상을 나타낸다.
이하, 본 발명을 상세하게 설명한다.
도 1은 금속 기저층(UBM) 위에 구리 필라 형성부터 시작하여, 주석계 도금액을 이용한 솔더범프 형성을 포함하는 플립칩 패키지 전 과정에 대한 개략도를 나타낸다. 도 1에서 A는 칩 단위로 구성된 패턴 웨이퍼에, 스퍼터링 방식으로 구리 UBM 층을 형성한 단계, B는 포토레지스트(PR) 패턴을 형성한 단계, C는 전기도금으로 구리 또는 구리-니켈 필라를 형성한 단계, D는 구리 필라 위에 전기도금으로 주석-은 범프를 형성한 단계, E는 포토레지스트를 제거한 단계, 그리고 F는 금속 에칭 및 솔더 리플로우 단계를 나타낸다.
본 발명의 한 측면에서는 도 1의 공정에서 D 단계에 쓰일 수 있는 수성 주석계 전기도금액 또는 주석-은계 전기도금액을 개시한다. 본 발명의 주석계 전기도금액은 아래 성분들을 포함한다.
ㄱ) 메탄술폰산주석, 이 때 메탄술폰산주석의 함량은 도금액 내 주석 원자의 함량이 40~105 g/L가 되게 하는 농도이다.
ㄴ) 선택적 구성 요소로서 메탄술폰산은, 이 때 메탄술폰산은의 함량은 도금액 내 은 원자의 함량이 0.40~3.0 g/L가 되게 하는 농도이다.
ㄷ) 메탄술폰산 70~210 g/L.
ㄹ) 방향족 폴리옥시알킬렌계 에테르 0.5~60 mL/L.
ㅁ) 물.
본 발명의 한 구체적인 실시 형태에서 상기 메탄술폰산주석의 함량은 주석 기준으로 80~100 g/L의 농도가 되게 하는 양을 사용할 수 있다. 전기도금액 내 주석 농도가 이 수치 범위가 되도록 하는 양의 메탄술폰산주석이 포함되면, 주석계 범프 형성 시 전류 효율 측면에서 바람직하다.
본 발명의 한 구체적인 실시 형태에서는 상기 전기도금액에 쓰일 메탄술폰산주석을 제조하기 위하여 시판되는 55~75% 메탄술폰산에 주석을 전해법으로 산화시켜 메탄술폰산주석(주석 기준, 13~21 wt%)으로 제조한다.
본 발명의 주석계 전기도금액은 도금 금속으로 주석만을 포함할 수도 있으며, 주석과 은을 포함하는 합금 도금액일 수 있다.
본 발명의 한 구체적인 실시 형태에서는 상기 전기도금액에 쓰일 메탄술폰산은을 제조하기 위하여 시판되는 55~75% 메탄술폰산에 은을 전해법으로 산화시켜 메탄술폰산은(은 기준, 5~10 wt%)으로 제조한다.
본 발명의 한 실시 형태에서 이 주석계 전기도금액이 은을 포함하는 경우 선택적 성분으로 착화제를 더 포함할 수 있다. 본 발명에서 사용되는 착화제는 전기도금 분야에서 은의 착물을 형성할 수 있는 통상적인 착화제를 사용할 수 있으며, 특별히 제한되지는 않는다. 본 발명의 한 구체적인 실시 형태에서 착화제는 전기도금액에 130~350 g/L의 농도로 포함될 수 있다.
본 발명의 전기도금액에 사용되는 메탄술폰산은 전기도금 분야에 쓰일 수 있는 등급의 시판 제품을 사용하면 무방하다. 본 발명의 한 구체적인 실시 형태에서는 전기도금액에 쓰이는 메탄술폰산 및 메탄술폰산주석 또는 메탄술폰산은을 제조하는데 쓰일 메탄술폰산을 얻기 위하여 시판 제품을 정제한 후 전기도금액을 제조한다. 예를 들어 활성탄 여과법이나 증류법으로 염소 화합물과 황 화합물 등 불순물을 제거함으로써 메탄술폰산을 정제할 수 있다. 정제에 쓰일 수 있는 활성탄은 평균입도가 40~100 ㎛, 표면적 500 m2/g 이상, 평균 공극 직경 10~20 Å인 것이 적당하며, 여과 후, 5C 필터지로 메탄술폰산 여과액으로부터 활성탄을 제거할 수 있다. 증류법의 경우 약 12 시간 동안 60~90℃에서 증류한 후, 냉각한 다음 초순수로 메탄술폰산의 농도를 조절하면 적절하다.
본 명세서에서 방향족 폴리옥시알킬렌계 에테르란 방향족 고리와 폴리옥시알킬렌(폴리에틸렌글리콜, 폴리프로필렌글리콜 등이라고도 불리는 고분자)이 에테르 결합하고 있는 물질이다. 본 발명의 주석계 전기도금액에서 방향족 폴리옥시알킬렌계 에테르는 계면활성제로서 작용하여 분산·유화·소포 효과를 발휘할 수 있으며, 도금 금속 결정을 미세하게 하여 범프의 그레인 크기와 모양 특성을 개선하며, 범프의 높이 차(WID, WIW)를 줄여 주며 범프 내 빈 공간과 금속간 층의 균열 생성을 방지하여 준다.
본 발명의 방향족 폴리옥시알킬렌계 에테르는 시판 중인 제품을 사용할 수 있다. 본 발명의 한 실시 형태에서 방향족 폴리옥시알킬렌계 에테르는 옥시에틸렌(에틸렌글리콜) 반복 단위 또는 옥시프로필렌(프로필렌글리콜) 반복 단위를 지니거나 양쪽을 모두 포함한다.
본 발명의 한 구체적인 실시 형태에서 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 아릴 에테르, 황산폴리옥시에틸렌 아릴 에테르 암모늄(ammonium polyoxyethylene aryl sulfate), 황산폴리옥시에틸렌 아릴 에테르의 알칼리 금속염 또는 이들의 혼합물이다. 본 발명에서 아릴이라고 함은 방향족 고리에서 수소 원자를 하나 제거한 라디칼로서 치환기가 없는 방향족 고리는 물론, 알킬기나 할로겐 또는 또 다른 아릴기로 수식된 방향족 고리를 포함한다. 본 발명에서 아릴기의 치환기에는 전술한 알킬기, 아릴기 외에도 중합 가능한 불포화 다중결합, 예를 들어 비닐기나 알릴기도 포함된다. 아릴기뿐 아니라 중합 가능한 불포화기가 옥시알킬렌 반복 단위에 포함될 수도 있다. 이렇게 중합 가능한 불포화기를 지니는 반응성 에테르의 예로는 동부한농화학의 Koremul HN 100 내지 HN 400을 들 수 있다.
본 발명의 더욱 구체적인 한 실시 형태에서 상기 방향족 폴리옥시알킬렌계 에테르로는 폴리옥시에틸렌 페닐 에테르, 폴리옥시에틸렌 β-나프틸 에테르, 폴리옥시에틸렌 노닐페닐 에테르, 폴리옥시에틸렌 옥틸페닐 에테르, 폴리옥시에틸렌 스티렌화페닐(styrenated phenyl) 에테르, 폴리옥시에틸렌 비스페놀 F 에테르, 폴리옥시에틸렌 비스페놀 A 에테르, 폴리옥시프로필렌 비스페놀 A 에테르, 황산폴리옥시에틸렌 노닐페닐 에테르 암모늄 및 이들의 혼합물을 사용한다.
본 발명에서 상기 방향족 폴리옥시알킬렌계 에테르는 주석계 전기도금액 내에 0.5~60 g/L로 포함되지만, 본 발명의 한 구체적인 실시 형태에서 이러한 방향족 폴리옥시알킬렌계 에테르의 함량은 5~30 g/L로 할 수 있다. 전기도금액 방향족 폴리옥시알킬렌계 에테르의 함량이 5~30 g/L가 되면 범프 표면 주석계 결정의 미세화, 범프의 높이 차 감소, 범프 내 빈 공간과 금속간 층의 균열 생성 방지 측면에서 바람직하다.
본 발명의 전기도금액은 이 밖에 첨가제를 더 포함할 수 있다. 이 경우 첨가제의 농도는 방향족 폴리옥시알킬렌계 에테르의 농도와 합하여 10~100 g/L가 되도록 하면 적당하다. 본 발명의 주석계 전기도금액에 사용할 수 있는 첨가제의 종류는 이 분야의 평균적 기술자가 응용예에 맞추어 정할 수 있으므로 여기서 상술하지 않는다. 예를 들어 유기 산화 방지제, 소포제, 결정 미세화제 등이 있다.
본 발명의 한 구체적인 실시 형태에서는 방향족 폴리옥시알킬렌계 에테르와 각종 첨가제는 양이온 금속 불순물 제거 목적으로, 규조토 여과법, 활성탄 여과법 또는 양이온 교환막 처리법으로 정제하여 도금액 제조에 사용한다.
본 발명의 전기도금액은 전기도금에 사용하기 전에 여과 처리를 하는 것이 바람직하다. 도금액 성분들의 혼합과 교반을 마친 후 전기도금액의 침전물 또는 불순물을 제거하기 위하여 필터지 또는 수 마이크로미터 카트리지 필터를 사용하여 여과할 수 있는데, 예를 들어 0.05~10 ㎛의 필터지 또는 카트리지 필터로 여과할 수 있다.
본 발명의 다른 측면에서는 전술한 주석계 전기도금액을 이용하여 플립칩용 솔더범프를 제조하는 연속 공정 전기도금 방법을 제공한다. 본 발명의 솔더범프 제조 방법은 기저층에 구리계 금속 필라를 형성한 후 그 위에 주석 또는 주석-은 합금의 솔더범프를 도금하는 방법이다.
본 발명의 제조 방법에서 "연속 공정"이란 UBM 층의 구리 또는 구리/니켈 필라 형성 완료 후, 12 시간 이내에 전술한 주석계 전기도금액을 적용하여 주석 단일 도금 또는 주석-은 합금 도금의 공정을 연속하여 수행하는 방법을 일컫는다. 본 발명에 따른 12시간 이내의 연속 도금 공정을 이용하면 구리 또는 니켈 표면의 산화막 생성으로 인한 금속간 밀착 특성이나 금속 층간 크랙 발생 불량 등을 최소화할 수 있다.
본 발명의 플립칩 패키지용 솔더범프의 제조 방법은
(ㄱ) 전극패드가 개방된 보호층과 금속 기저층(UBM)을 갖는 실리콘 웨이퍼에 황산계 구리 또는 구리/니켈 전기도금액으로 도금하여 상기 금속 기저층 위에 구리 또는 구리/니켈 필라 범프를 형성하는 단계와
(ㄴ) 상기 구리 도금 단계 완료 후 12시간 이내에 전술한 주석계 전기도금액을 이용하여 솔더범프를 형성하는 단계(연속 공정)를 포함한다.
구리 또는 구리/니켈 필라를 갖춘 금속 기저층을 형성하는 (ㄱ) 단계의 전기도금 방법과 이 방법에 쓰이는 황산계 구리 전기도금액 또는 황산계 구리/니켈 전기도금액은 특별히 한정되지 않으며, 이 분야에서 흔히 쓰이는 도금법과 도금액을 사용할 수 있다. 예를 들어 구리 전기도금액은 황산구리, 황산(H2SO4), 염산과 물 및 선택적 성분으로 첨가제를 포함하는 구리 전기도금액을 사용할 수 있다. 황산계 구리/니켈 전기도금액의 경우, 술팜산니켈 등 니켈원이 포함된다. 시판 중인 이러한 구리 전기도금액의 예로는 일본 JCU 주식회사의 상표명 Cu-BRITE BUHD가 있다.
(ㄴ)의 솔더범프 형성을 위한 주석 전기도금 단계는 이 분야에서 통상적인 전기도금 방식으로 진행할 수 있으므로 여기서 자세한 조건을 기술하지는 않는다. 예를 들어, 구리 기저층이 형성된 실리콘 웨이퍼를 음극으로 하고, 불활성 금속의 전극(예를 들어 백금 전극 또는 백금 코팅 전극)을 양극으로 삼아 전기도금할 수 있다. (ㄴ)의 솔더범프 형성 단계의 한 실시 형태에서는 전류밀도를 3~20 A/dm2로 하여 전기도금을 수행할 수 있다. 더 구체적인 실시 형태에서는 10~19 A/dm2의 고속 도금이 가능하다.
솔더범프 형성 후에는 솔더 리플로우 처리를 할 수 있다.
[실시예]
이하 제조예와 실험예를 들어 본 발명을 더욱 상세하게 설명한다. 다음의 실시예는 본 발명을 예시로써 상세하게 설명하기 위한 것이며, 어떠한 경우라도 본 발명의 범위를 후술하는 실시예나 제조예로 제한하려는 의도가 아니다.
[제조예 1]
구리 필라의 형성
플립칩 반도체 패키지의 구리 금속 기저층(UBM) 위에 구리 필라를 형성하기 위하여 시판 중인 황산계 구리 전기도금액(일본 JCU 주식회사 상품명 Cu-BRITE BUHD, CuSO4·5H2O, H2SO4, HCl, H2O 및 유기 첨가제 함유)을 이용하여 12인치 패턴 웨이퍼에 구리 필라를 형성하였다. 구리 도금은 제조사가 권하는 조건에 따라, 통상적인 구리 전기도금 방식으로 이루어졌으므로 여기서는 도금 조건을 간략하게만 기술한다. 실온에서 도금액을 교반하여 주며 전류밀도 10 A/dm2 하에서 구리 필러가 10 ㎛ 높이가 될 때까지 도금을 진행하였다. 도 2는 상기 조건에서 형성된 구리 필라의 전자 현미경 사진을 나타낸다.
주석-은 도금액의 제조
메탄술폰산주석(주석 기준으로 95 g/L), 메탄술폰산은(은 기준으로 2.0 g/L), 메탄술폰산 100 g/L, 착화제로 티오디글리콜류 270 g/L, 폴리옥시에틸렌 스티렌화페닐 에테르 13.5 g/L, 폴리옥시에틸렌 비스페놀 F 에테르 1.5 g/L를 혼합, 교반 그리고 여과하여 주석-은 합금 도금액을 제조하였다. 여과는 수 마이크로미터 공극 크기의 카트리지 필터에 도금액을 통과시키는 방식으로 이루어졌다.
[평가예 1]
정전류 도금
실시예 1에서 얻은 주석-은 합금 도금액에 대해 정전류 도금을 실시하여 특성을 평가하였다. 주석-은 합금 단면 도금 평가에 있어서, 음극은 2×2 cm2 황동판 단면, 양극은 백금이 코팅된 티타늄 전극을 사용하였으며, 상기 도금액 250 mL를 분당 100회 속도로 교반하면서, 전류 밀도 13 A/dm2 하에서 두께가 15 ㎛가 될 때까지 정전류 도금을 실시하였다. 정전류 도금된 결과는 도 3에 나타내었다. 도 3은 상기 조건에서의 주석-은 도금 표면의 형상을 나타낸다.
연속 도금 공정으로 얻는 솔더범프의 특성
주석-은 합금 범프 형상 및 특성을 관찰하기 위하여, 제조예 1의 방법에 따라 구리 필라를 형성한 12인치 패턴 웨이퍼에 곧바로 실시예 1의 주석-은 전기 도금액으로 연속 전기 도금을 하여 솔더범프를 제조하였다. 주석-은 전기 도금 공정은 실온에서교반하여 주면서 13 A/dm2의 전류 밀도 하에서 이루어졌다. 13 A/dm2에서 도금 속도는 6.6 ㎛/분이었으며, 전류 효율은 99.4%, 은 함량은 2.3% 비율로 구현되었다. 범프 형성 후 240℃까지 2℃/분의 속도로 승온하고 3℃/분의 속도로 냉각시켜서 솔더 리플로우를 진행하였다. 이와 같이 하여 얻은 솔더범프의 특성은 범프의 패턴(범프 CD 20~60 ㎛, 범프 피치 95~190 ㎛)과 범프 유형별(필라 또는 버섯 모양) 도금 경향성 모두 양호하였다. 한편으로 전술한 조건에서 전류 밀도를 바꾸어 주며 주석-은 도금을 수행하면서 도금 공정의 전류 효율을 측정하였는데 전류 효울은 각각 10, 12,13, 14,15, 16 A/dm2일 때 99.5, 99.4, 99.4, 98.9, 98.0, 95.8%이었다.
도 4는 13 A/dm2의 전류 밀도로 본 실시예의 연속 도금 공정으로 얻은 솔더범프 중 CD가 25 ㎛인 것에 대하여 솔더 리플로우 전(4a)과 후(4b)의 전자 현미경과 X선 영상(4c)을 나타내고 있다. 솔더 리플로우 후에 매끈한 표면 외관을 갖춘 범프를 얻을 수 있다는 것을 확인할 수 있다. 도 4의 솔더범프 도금에서 전류 효율은 99.4%였고, 솔더범프의 다이(die) 내 높이 및 높이의 최대값과 최소값의 편차(WID)은 19.79±0.20 ㎛이었다. 원자 흡수 분광법(AA)으로 측정한 주석-은 합금의 은 비율은 2.3%이었다. X선 영상으로 확인한 솔더범프 내에는 빈 공간이 없이 치밀한 구조였다.
방향족 폴리옥시알킬렌계 에테르의 영향
주석-은 합금 범프 형상 및 특성을 관찰하기 위하여, 제조예 1의 방법에 따라 금속 기저층을 형성한 12인치 패턴 웨이퍼에 연속 공정으로 곧바로 실시예 1의 주석-은 전기 도금액으로 평가예 1과 유사하게 정전류 도금을 하여 솔더범프를 제조하였다. 평가예 1과의 차이점은, 음극으로는 제조예 1의 도금 패턴 웨이퍼를 3×3 cm2 크기로 자른 조각 시편을, 양극으로는 백금이 코팅된 티타늄 전극을 사용하였으며, 상기 전기 도금액(250 mL)을 실온에서 분당 100회 속도로 교반하여 주면서, 전류 밀도 10 A/dm2 조건에서 두께가 20 ㎛가 될 때까지 정전류 도금을 실시한 데에 있다. 특성 측정 결과는 표 2 와 도 5(5a)로 나타내었다.
[비교예 1]
전기 도금액에서 방향족 폴리옥시알킬렌계 에테르 성분을 제외한 것을 제외하고는 실시예 3과 동일하게 주석-은 도금 공정을 수행하여 솔더범프를 제조하였다. 특성 측정 결과는 표 2 와 도 5(5b)로 나타내었다.
전기 도금액에서 방향족 폴리옥시알킬렌계 에테르 성분 중 폴리옥시에틸렌 스티렌화페닐 에테르를 제외한 것을 제외하고는 실시예 3과 동일하게 주석-은 도금 공정을 수행하여 솔더범프를 제조하였다. 특성 측정 결과는 표 2 와 도 5(5c)로 나타내었다.
전기 도금액에서 방향족 폴리옥시알킬렌계 에테르 성분 중 폴리옥시에틸렌 비스페놀 F 에테르를 제외한 것을 제외하고는 실시예 3과 동일하게 주석-은 도금 공정을 수행하여 솔더범프를 제조하였다. 특성 측정 결과는 표 2 와 도 5(5d)로 나타내었다.
실시예 3 내지 5와 비교예 1에 사용된 전기 도금액의 조성을 아래 표 1에 정리하였다.
Figure pat00001
※ POE-SPE: 폴리옥시에틸렌스티렌화페닐 에테르
POE-BPF: 폴리옥시에틸렌비스페놀 F 에테르
[비교예 2]
제조예 1과 같은 방법으로 구리필라를 형성한 다음, 실온에서 수일 동안 외부에 방치 후, 주석-은 도금을 한 것을 제외하고는 실시예 3과 같은 조건에서 주석-은 범프 도금공정을 수행하여 솔더범프를 제조하였다.
실시예 3 내지 5와 비교예 1과 2에서 얻은 도금 피막 외관 평가를 위하여, 솔더 리플로우 전후의 범프의 형상을 SEM으로 관찰하였고, 전류 효율, 은의 함량(원자 흡수 분광), 리플로우 후 범프내 빈 공간(X선), 그리고 WID(%)를 측정하였다. 백분율 WID는 최대값과 최소값의 차이를 평균값으로 나눈 백분율이며 범프의 외관 평가는 표면 미세화와 평탄도 측면에서 상대 평가하였고, 범프 내 빈 공간은 X-선 범프 형상에서 빈 공간이 없으면 우수로, 빈 공간이 0.05% 이하이면 양호로, 빈 공간이 0.05% 이상이면 불량으로 진단하였다. 측정 결과는 이하의 표 2와 도 5로 나타내었다.
Figure pat00002
상기 비교 실험으로 알 수 있듯이, UBM 층인 구리 필라 형성 후 연속 도금을 하느냐의 여부는 구리와 주석-은 금속간 층의 균열(crack) 발생에 상당한 영향을 미쳤다. 도 6은 비교예 2에서 얻은 솔더범프에 대한 SEM 이미지를 나타내었다. 도 6에서 볼 수 있듯이 불연속 공정으로 형성한 솔더범프에서는 필라와 주석계 범프 사이의 균열이 있었다. 구리 필라 형성 후 연속적으로 주석-은 전기 도금을 할 경우는 리플로우 후나 접합 후 금속간 화합물(IMC) 층의 균열에 생기지 않았으나, 구리 필라 형성 후에 실온에서 수일 동안 외부에 방치 후, 같은 조건에서 주석-은 전기 도금 공정을 수행하였을 경우, 균열이 생기는 것을 확인할 수 있었다.
또한 방향족 폴리옥시알킬렌계 에테르 성분이 포함되었느냐에 따라 도금 조직 또는 범프 특성에 차이가 큰 것으로 나타났다. 방향족 폴리옥시알킬렌계 에테르 성분은 도금 조직의 그레인 크기와 모양 특성에 영향을 주며, WID와 WIW 높이 편차 및 범프내 빈 공간과 금속간 층 균열 생성에도 영향을 미치는 것으로 나타났다. 도 7은 방향족 폴리옥시알킬렌계 에테르 성분을 제외한 도금액으로 범프를 형성하였을 때의 X선 형상을 나타낸다. 범프내 빈 공간이 형성됨을 알 수 있다. 특히 비교예 1과 같이 방향족 폴리옥시알킬렌계 에테르 성분이 없는 주석-은 전기 도금액으로 솔더범프를 형성할 경우, WID의 편차가 급격히 늘어나 범프 패턴의 균일성이 훼손되었고, 주석에 대한 은의 함량이 증가되는 경향을 나타내며(표 2), 조직 변형도 수반되었다(도 5b).

Claims (12)

  1. 주석계 전기도금액으로서, 상기 도금액은
    주석 기준으로 40~105 g/L의 농도가 되게 하는 양의 메탄술폰산주석;
    메탄술폰산 70~210 g/L;
    방향족 폴리옥시알킬렌계 에테르 0.5~60 g/L; 및
    물을 함유하는 전기도금액.
  2. 제 1항에 있어서, 상기 전기도금액은 은 기준으로 0.40~3.0 g/L의 농도가 되게 하는 양의 메탄술폰산은을 더 포함하는 전기도금액.
  3. 제 1항 또는 제 2항에 있어서, 상기 도금액은 주석 기준으로 80~100 g/L의 농도가 되게 하는 양의 메탄술폰산주석을 함유하는 것을 특징으로 하는 전기도금액.
  4. 제 1항 또는 제 2항에 있어서, 상기 도금액은 5~30 g/L의 방향족 폴리옥시알킬렌계 에테르를 함유하는 것을 특징으로 하는 전기도금액.
  5. 제 1항 또는 제 2항에 있어서, 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 아릴 에테르, 황산폴리옥시에틸렌아릴 에테르 암모늄(ammonium polyoxyethylene aryl sulfate), 황산폴리옥시에틸렌 아릴 에테르의 알칼리 금속염 또는 이들의 혼합물로 이루어지는 군에서 선택하는 것을 특징으로 하는 전기도금액.
  6. 제 5항에 있어서, 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 페닐 에테르, 폴리옥시에틸렌 β-나프틸 에테르, 폴리옥시에틸렌 노닐페닐 에테르, 폴리옥시에틸렌 옥틸페닐 에테르, 폴리옥시에틸렌 스티렌화페닐(styrenated phenyl) 에테르, 폴리옥시에틸렌 비스페놀 F 에테르, 폴리옥시에틸렌 비스페놀 A 에테르, 폴리옥시프로필렌 비스페놀 A 에테르, 황산폴리옥시에틸렌 노닐페닐 에테르 암모늄 및 이들의 혼합물로 이루어지는 군에서 선택하는 것을 특징으로 하는 전기도금액.
  7. 제 6항에 있어서, 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 스티렌화페닐 에테르와 폴리옥시에틸렌 비스페놀 F 에테르의 혼합물인 것을 특징으로 하는 전기도금액.
  8. 제 2항에 있어서, 상기 주석계 전기도금액은 130~350 g/L의 착화제를 더 포함하는 것을 특징으로 하는 전기도금액.
  9. 전극패드가 개방된 보호층과 금속 기저층(UBM)을 갖는 실리콘 웨이퍼에 황산계 구리 또는 구리/니켈 전기도금액으로 도금하여 상기 금속 기저층 위에 구리 또는 구리/니켈 필라 범프를 형성하는 단계; 및
    상기 구리 도금 단계 완료 후 12 시간 이내에 제 1항 또는 제 2항의 주석계 전기도금액을 이용하여 솔더범프를 형성하는 단계;를 포함하는 플립칩용 솔더범프의 제조 방법.
  10. 제 9항에 있어서, 상기 솔더범프 형성 단계의 전류밀도는 3~20 A/dm2인 것을 특징으로 하는 솔더범프의 제조 방법.
  11. 제 9항에 있어서, 상기 황산계 구리 전기도금액은 황산구리, 황산, 염산과 물을 포함하고, 상기 황산계 구리/니켈 전기도금액은 황산구리, 술팜산니켈(nickel sulfamate), 황산, 염산과 물을 포함하는 것을 특징으로 하는 솔더범프의 제조 방법.
  12. 제 9항에 있어서, 상기 주석계 전기도금액은 0.05~10 ㎛의 필터지 또는 카트리지 필터로 여과한 전기도금액인 것을 특징으로 하는 솔더범프의 제조 방법.
KR1020160029019A 2013-12-31 2016-03-10 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액 KR20160033678A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020130169076 2013-12-31
KR20130169076 2013-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140066301A Division KR20150080398A (ko) 2013-12-31 2014-05-30 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액

Publications (1)

Publication Number Publication Date
KR20160033678A true KR20160033678A (ko) 2016-03-28

Family

ID=53792211

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140066301A KR20150080398A (ko) 2013-12-31 2014-05-30 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액
KR1020160029019A KR20160033678A (ko) 2013-12-31 2016-03-10 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140066301A KR20150080398A (ko) 2013-12-31 2014-05-30 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액

Country Status (1)

Country Link
KR (2) KR20150080398A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113943955A (zh) * 2021-11-26 2022-01-18 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101636361B1 (ko) * 2014-07-31 2016-07-06 주식회사 에이피씨티 과불소화알킬 계면활성제를 함유하는 솔더범프용 주석합금 전기도금액
JP7059698B2 (ja) * 2018-03-07 2022-04-26 トヨタ自動車株式会社 銅被膜の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113943955A (zh) * 2021-11-26 2022-01-18 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法
CN113943955B (zh) * 2021-11-26 2023-01-03 苏州昶明微电子科技合伙企业(有限合伙) 一种铜电镀设备及方法

Also Published As

Publication number Publication date
KR20150080398A (ko) 2015-07-09

Similar Documents

Publication Publication Date Title
DE102014101552A1 (de) Elektrisches verbindungselement und verfahren zum herstellen desselben
JP2004308006A (ja) 電気めっき組成物および方法
KR101636361B1 (ko) 과불소화알킬 계면활성제를 함유하는 솔더범프용 주석합금 전기도금액
KR20160033678A (ko) 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액
JP2017218662A (ja) めっき液
DE60100233T2 (de) Keimschicht
KR102061026B1 (ko) 도금 방법
KR101657460B1 (ko) ＳｎＣｌ2 혹은 ＳｎＣｌ2-2Ｈ2Ｏ을 사용하는 Ｓｎ-Ａｇ 도금액
KR102468093B1 (ko) 구리 전기도금을 향상시키는 방법
CN109750332A (zh) 铜电镀组合物和在衬底上电镀铜的方法
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
TW201943895A (zh) 用於錫或錫合金電鍍之包含抑制劑的組成物
CN109750331A (zh) 铜电镀组合物和在衬底上电镀铜的方法
KR20230029380A (ko) 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법
TW201448141A (zh) 晶圓電鍍鎳金產品及其製備方法
KR101738535B1 (ko) 솔더범프용 주석계 전기도금액
KR102568529B1 (ko) 보이드 생성이 억제되고 두께편차가 개선된 웨이퍼 범프용 주석 전기 도금액
CN111690958B (zh) 一种锡镀液、其制备方法和应用
KR20220125608A (ko) 솔더범프용 주석계 도금액의 제조방법 및 이에 의하여 제조된 솔더범프용 주석계 도금액
JP2008019468A (ja) 錫めっき皮膜
US20230407508A1 (en) Tin-silver plating solution and method for forming tin-silver solder bump by using same
KR102533369B1 (ko) 주석-은 도금액 및 이를 이용한 주석-은 솔더범프의 형성방법
KR20210037046A (ko) 솔더범프용 주석-은-구리 전기도금액 및 그에 의해 제조된 솔더범프
KR102389089B1 (ko) 웨이퍼 범프의 두께편차가 개선된 주석 또는 주석 합금의 전기 도금액
JP6557466B2 (ja) ニッケルめっき液

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X601 Decision of rejection after re-examination