KR20230029380A - 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법 - Google Patents

솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법 Download PDF

Info

Publication number
KR20230029380A
KR20230029380A KR1020210111796A KR20210111796A KR20230029380A KR 20230029380 A KR20230029380 A KR 20230029380A KR 1020210111796 A KR1020210111796 A KR 1020210111796A KR 20210111796 A KR20210111796 A KR 20210111796A KR 20230029380 A KR20230029380 A KR 20230029380A
Authority
KR
South Korea
Prior art keywords
tin
silver
solder bumps
ether
plating
Prior art date
Application number
KR1020210111796A
Other languages
English (en)
Inventor
이성준
고정우
김동현
Original Assignee
주식회사 엠에스씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엠에스씨 filed Critical 주식회사 엠에스씨
Priority to KR1020210111796A priority Critical patent/KR20230029380A/ko
Publication of KR20230029380A publication Critical patent/KR20230029380A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/60Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146Plating
    • H01L2224/11462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13155Nickel [Ni] as principal constituent

Abstract

본 출원은 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법에 관한 것이다. 본 출원의 솔더 범프용 주석-은 전기 도금액은, 도금 전에는 은 이온의 농도가 특정 값 이하이고, 고 전류 밀도 하의 전해도금 후에도 은 함량을 일정 범위 내로 유지할 수 있다.

Description

솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법{Sn-Ag electroplating solution for solder bump and manufacturing method of solder bump for flip chip using the same}
본 출원은 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법에 관한 것이다.
스마트폰과 같은 전자 기기의 경박단소화와 고기능화로 인하여, 메모리 등 핵심 디바이스 동작의 고속화와 전극 밀도의 증가 등이 요구되고 있다. 이에 따라, 플립칩(Flip Chip) 방법에 의한 패키징 기술이 급속히 확산 적용되고 있다. 기존 와이어 본딩(Wire Bonding) 방법의 경우, 칩과 기판을 미세한 배선으로 연결하는 공정을 거친다. 그러나, 이는 칩의 가장자리 만을 이용하므로 칩의 고집적화와 전기적 성능을 향상시키기에 한계가 있다.
한편, 플립칩 패키지 공정에서는 집적회로 칩의 전면적에 수십 마이크로 간격으로 솔더범프를 형성한 다음, 열을 가하여 직접 회로 기판에 접합시킨다. 따라서, 플립칩 패키징 방법은 와이어본딩 방법에 비하여 단위 면적당 입출력 단자 수를 크게 증가시킬 수 있으므로 미세 피치에 적용이 가능하다. 나아가, 솔더범프의 길이는 본딩 와이어에 비해 매우 짧으므로, 플립칩 패키징은 전기적 특성과 부품수명 등에 우수한 장점이 있다. 이 때문에 플립칩 기술은 패키지의 크기를 최소화할 수 있어 경박단소화, 고기능화, 고속화된 전자 제품의 구현에 적합하고, 노이즈 문제 등도 해결할 수 있다. 이러한 기술은 CPU와 메모리뿐만 아니라 디스플레이 분야 및 반도체 산업 전반에 확대 적용이 가능하다.
이러한 플립칩 패키지는 여러 가지 형태가 있지만, 구리 기반의 금속 기저층(Under bump metallurgy, UBM) 상에 구리(또는 구리/니켈 합금) 필라(pillar) 상에 주석-은 도금액을 이용하여 도금 처리한 솔더 범프가 쓰이고 있다.
주석-은 도금액에서는 은 농도가 소정 값, 예를 들어, 2 g/L 이하인 것이 유리하다. 상기 도금액에서 은 이온의 농도가 2 g/L를 초과하는 경우, 도금액 내에 용질이 침전하거나, 도금액에 변색이 일어나서 도금액이 불안정하고, 도금 장비에 은이 석출되어 생산성과 품질에 악영향을 주며, 도금 표면이 불균일하게 변하기 때문이다.
반면, 상기 도금액의 전해 도금 과정에서는 인가 전류의 전류 밀도의 증가에 따라 도금 피막 중의 은 함량이 감소한다. 따라서 도금액 내에서 은 이온의 농도를 낮게 유지하면 고전류 밀도의 전류 인가 시에는 목적하는 조성의 주석-은 도금 피막을 얻기 어렵다. 특히 주석-은 피막 내에서 은의 함량이 1.8 중량% 내지 2.5 중량%의 범위 내일 때, 도금 후 휘스커(whisker) 발생 억제가 가능하고, 리플로우 과정에서 유리하게 적용될 수 있다.
따라서, 도금 전에는 은 이온의 농도가 특정 값 이하이면서, 도금 후에도 목적하는 은 함량을 유지할 수 있는 주석-은 도금액에 대한 연구 개발이 필요하다.
본 출원에서는, 도금 전에는 은 이온의 농도가 특정 값 이하이고, 고 전류 밀도 하의 전해도금 후에도 은 함량을 일정 범위 내로 유지할 수 있는 솔더 범프용 주석-은 전기 도금액을 제공하는 것을 하나의 목적으로 한다.
본 출원의 목적은 상기 목적에 제한되는 것은 아니다.
본 출원은 주석 이온, 은 이온, 메탄술폰산 유래의 음이온, 착화제 및 계면활성제를 포함하고, 상기 주석 이온의 농도는 40 g/L 내지 125 g/L의 범위 내이며, 상기 은 이온의 농도는 1 g/L 내지 2 g/L의 범위 내이고, 상기 착화제는 비스(2-하이드록시에틸)설파이드 에톡실레이트 및 호박산이미드를 포함하는 솔더 범프용 주석-은 전기 도금액을 제공한다.
본 출원은 전극 패드가 개방된 보호층 및 금속 기저층을 포함하는 실리콘 웨이퍼 상에, 구리 또는 구리-니켈 도금액으로 전기 도금하여 상기 금속 기저층 상에 구리 또는 구리-니켈 필라 범프를 형성하는 제 1 단계; 및 상기 제 1 단계 다음, 제 1 항에 따른 솔더 범프용 주석-은 전기 도금액으로 전기 도금하여 솔더 범프를 형성하는 제 2 단계를 포함하는 플립칩용 솔더 범프의 제조 방법을 제공한다.
본 출원의 솔더 범프용 주석-은 전기 도금액은, 도금 전에는 은 이온의 농도가 특정 값 이하이고, 고 전류 밀도 하의 전해도금 후에도 은 함량을 일정 범위 내로 유지할 수 있다.
도 1은 필라(pillar) 형태의 솔더 범프와, 버섯(mushroom) 형태의 솔더 범프의 SEM 사진이다.
도 2 내지 도 5는 실시예 1 및 비교예 1 내지 3에 따른 도금액을 12 ASD의 조건에서 도금하여 제조된 솔더 범프의 도금 표면을 나타낸 것이다.
본 출원은, 전기 도금액에 관한 것이다. 상기 전기 도금액은 솔더 범프 제조에 사용된다. 따라서, 상기 전기 도금액은 솔더 범프용 주석-은 전기 도금액이다. 이하에서는 상기 도금액을 “본 출원의 도금액”이라 지칭한다. 주석-은 전기 도금액은, 용어 그대로 전기 도금(전해 도금) 후에 주석-은 합금의 막(혹은 층 등)을 형성할 수 있는 용액을 의미한다.
본 출원의 도금액은 도금 후에 주석-은 합금의 막을 형성하기에, 적어도 상기 금속의 이온을 포함한다. 즉 본 출원의 도금액은 주석 이온 및 은 이온을 포함한다. 본 출원의 도금액은 주석 이온과 은 이온을 포함하기 때문에, 도금 후 주석-은 막을 형성할 수 있다.
일 예시에서, 상기 주석 이온과 상기 은 이온은 각각 이들의 전구체로부터 유래될 수 있다. 즉 상기 주석 이온은 주석 전구체로부터 유래될 수 있다. 상기 은 이온은 은 전구체로부터 유래될 수 있다.
본 출원에서 특정 금속의 전구체는 도금액에서는 이온화되어 해당 금속의 이온을 제공하고, 도금액을 이용하여 형성한 막에서는 이를 구성하는 금속 성분을 제공하는 물질을 의미할 수 있다. 즉 상기 주석 전구체는 도금액에서는 주석 이온을 제공하고, 도금액을 이용하여 형성한 도금막에서는 주석을 제공하는 물질일 수 있다. 또한 상기 은 전구체는 도금액에서는 은 이온을 제공하고, 도금액을 이용하여 형성한 도금막에서는 은을 제공하는 물질일 수 있다.
도금액에서 금속 성분의 전구체로서, 유기산의 금속염을 사용하는 것이 일반적이다. 본 출원에서는 주석의 전구체로서 메탄술폰산 주석을 적용하였다. 즉 본 출원의 도금액이 가지는 주석 이온은 메탄술폰산 주석으로부터 유래되는 것이다. 또한 본 출원에서는 은의 전구체로서 메탄술폰산 은을 적용하였다. 즉 본 출원의 도금액이 가지는 은 이온은 메탄술폰산 은으로부터 유래되는 것이다.
일 예시에서, 주석을 메탄술폰산 수용액에서 전해법으로 산화시켜서 상기 메탄술폰산 주석을 제조할 수 있다. 이 때 메탄술폰산 주석은 10 중량% 내지 20 중량%의 범위 내의 함량으로 주석을 포함할 수 있다.
본 출원에서, 특정 수치가, 예를 들어 X 내지 Y(X 및 Y는 실수이다)의 범위 내에 있다는 것은 그 수치가 X 이상이고, Y 이하인 것을 의미한다.
일 예시에서, 은을 메탄술폰산 수용액에서 전해법으로 산화시키거나, 산화은을 용해시켜서 상기 메탄술폰산 은을 제조할 수 있다. 이 때 메탄술폰산 은은 2 중량% 내지 7 중량%의 범위 내의 함량으로 은을 포함할 수 있다.
또한 본 출원의 도금액의 제조 과정에서 메탄술폰산 또한 추가로 포함될 수 있다. 상기 도금액에서 메탄술폰산의 농도는 70 g/L 내지 210 g/L의 범위 내일 수 있다.
상기 메탄술폰산으로는 전기 도금 분야에서 사용 가능한 등급을 가지는 시판 제품(65 중량% 내지 75 중량% 농도의 수용액 등)을 사용하면 된다. 예를 들어, 본 출원의 도금액에 적용하는 메탄술폰산 그 자체, 혹은 상기 금속 이온의 전구체를 얻기 위해 적용되는 메탄술폰산으로는 시판 제품을 정제한 것을 사용할 수 있다. 예를 들어, 시판 중인 메탄술폰산에 활성탄 여과법 혹은 증류법을 적용하여 이에 포함된 염소계 화합물이나, 황 화합물 등의 불순물을 제거함으로써 정제된 메탄술폰산을 얻을 수 있다.
메탄술폰산의 정제에 사용 가능한 활성탄은 평균 입도가 40 ㎛ 내지 100 ㎛의 범위 내이고, 표면적(비표면적)이 500 m2/g 이상이며, 평균 공극 직경 10 Å 내지 20 Å의 범위 내인 것이 적당하다. 이와 같은 활성탄을 사용하여 메탄술폰산을 여과한 용액을 5C 필터지에 통과시키면 활성탄을 제거할 수 있다. 증류법을 사용하여 메탄술폰산을 정제하는 경우, 약 12 시간 정도 60 ℃ 내지 90 ℃의 범위 내의 온도에서 증류하고, 냉각하는 방식을 적용할 수 있다.
본 출원의 도금액은, 적어도 메탄술폰산, 메탄술폰산 주석 및 메탄술폰산 은을 적용하여 제조된다. 따라서, 본 출원의 도금액은 전술한 주석 이온과 은 이온 외에도, 상기 메탄술폰산으로부터 유래된 음이온을 포함한다.
본 출원의 도금액에서, 상기 금속 성분의 이온은 특정 농도로 존재한다. 상기 주석 이온의 농도는 40 g/L 내지 125 g/L의 범위 내이다. 상기 범위 내에서 도금액의 안정성을 확보할 수 있고, 도금액의 도금 효율을 향상시킬 수 있다.
본 출원의 도금액에서, 상기 은 이온의 농도는 1 g/L 내지 2 g/L의 범위 내이다. 특히 상기 도금액에서 은 이온의 농도가 높은 경우, 예를 들어 2 g/L을 초과하는 경우에는 도금액이 불안정하고, 도금 장비에 은이 석출되어 생산성과 품질에 악영향을 주며, 도금 표면이 불균일하게 변하는 문제가 있다.
상기 도금액에서의 금속 이온의 농도는 상기 도금액 제조에 사용된 금속 성분의 전구체의 함량을 제어하면서 조절할 수 있다. 또한 상기 도금액에서의 금속 이온의 농도는 공지의 이온 미터기 등을 이용하여 측정할 수 있다.
본 출원의 도금액은 착화제도 포함한다. 착화제는 도금액 내의 특정 금속 이온의 안정성과, 상기 도금액에 포함된 금속 이온 간의 환원 전위를 조절하여, 목적하는 비율의 합금이 형성될 수 있도록 도와주는 역할을 할 수 있다. 본 출원에서는 착화제로서 특정 성분(들)을 조합하며, 그 내용은 후술한다.
본 출원의 도금액은 계면활성제도 포함한다. 계면활성제는 상기 도금액에서 분산, 유화 및 소포 효과를 발휘할 수 있고, 도금 과정에서 금속 결정의 크기를 미세하게 제어할 수 있다. 또한, 계면활성제는 범프의 그레인(grain) 크기와 모양 특성을 개선할 수 있으며, 범프의 높이 차이(WID; within die, WIW; within wafer)를 줄일 수 있고, 범프 내의 공극과 금속 사이의 층의 균열 생성을 방지할 수 있다. 계면활성제로는 공지의 성분을 적용할 수 있으나, 특정 성분을 적용하였을 때 범프의 표면 특성 향상 효과가 극대화 될 수 있으며, 이에 대한 설명은 후술한다.
전술한 것처럼, 본 출원에서는, 착화제로 특정 성분을 조합하고, 이에 따라서 도금액 내의 은 이온 함량이 낮더라도, 고전류 밀도 조건에서 도금하였을 때에도 도금 막 내의 은 함량이 특정 범위 내로 유지될 수 있다. 구체적으로, 본 출원에서는 착화제로 비스(2-하이드록시에틸)설파이드 에톡실레이트 및 호박산이미드를 포함한다. 착화제로서 상기 성분 외의 다른 성분을 사용하는 경우 또는 상기 중 하나의 성분만을 사용하는 경우 경우에는 고전류 밀도 조건에서 전해 도금하였을 때 도금 막 내의 은 함량이 적정 값을 유지하지 못하며, 크게 감소하게 된다.
상기 비스(2-하이드록시에틸)설파이드에톡실레이트와 호박산이미드의 혼합 비율 또한 조절될 수 있다. 예를 들어, 상기 비스(2-하이드록시에틸)설파이드에톡실레이트의 중량(A) 및 호박산이미드의 중량(B)의 비율(A/B)은 2 내지 160의 범위 내일 수 있다. 상기 범위 내에서 본 출원의 도금액으로 형성한 주석-은 도금막은 목적 조성 범위 내의 은 함량을 가질 수 있다.
상기 비스(2-하이드록시에틸)설파이드에톡실레이트의 농도 또한 조절될 수 있다. 예를 들어, 비스(2-하이드록시에틸)설파이드 에톡실레이트의 농도는 20 g/L 내지 160 g/L의 범위 내일 수 있다. 상기 범위 내에서 본 출원의 도금액으로 형성한 주석-은 도금막은 목적 조성 범위 내의 은 함량을 가질 수 있다.
상기 호박산이미드의 농도도 조절될 수 있다. 예를 들어, 상기 호박산 이미드의 농도는 1 g/L 내지 10 g/L의 범위 내일 수 있다. 상기 범위 내에서 본 출원의 도금액으로 형성한 주석-은 도금막은 목적 조성 범위 내의 은 함량을 가질 수 있다.
전술한 것처럼, 본 출원의 도금액이 계면활성제로서 특정 성분을 적용하는 경우, 은 이온의 농도를 낮게 유지하면서, 도금 후에는 적당량의 은 함량을 유지할 수 있는 도금액을 제조할 수 있다. 이러한 계면활성제로는 방향족 폴리옥시알킬렌계 에테르, 이의 알칼리 금속염, 또는 이들의 혼합물을 적용할 수 있다.
방향족 폴리옥시알킬렌계 에테르는, 방향족 화합물과 폴리옥시알킬렌(예를 들어, 폴리에틸렌글리콜, 폴리프로필렌글리콜 등의 고분자)이 에테르 결합하고 있는 물질을 의미한다.
방향족 폴리옥시알킬렌계 에테르로는 시판 중인 제품을 사용할 수 있다. 상기 방향족 폴리옥시알킬렌계 에테르는, 옥시에틸렌(에틸렌글리콜)의 반복 단위, 황산폴리옥시에틸렌의 반복 단위 및/또는 옥시프로필렌(프로필렌글리콜)의 반복 단위를 포함한다. 상기에서 특정 고분자의 반복 단위는, 그 고분자의 골격을 형성하는 최소한의 구조 단위를 의미한다.
구체적으로, 상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 아릴 에테르, 황산폴리옥시에틸렌 아릴 에테르, 또는 이들의 혼합물일 수 있다.
폴리옥시에틸렌 아릴 에테르로는, 폴리옥시에틸렌 페닐 에테르, 폴리옥시에틸렌 β-나프틸 에테르, 폴리옥시에틸렌 노닐페닐 에테르, 폴리옥시에틸렌 옥틸페닐 에테르, 폴리옥시에틸렌 스티렌화페닐(styrenated phenyl) 에테르, 폴리옥시에틸렌 비스페놀 F 에테르, 폴리옥시에틸렌 비스페놀 A 에테르, 및 폴리옥시 프로필렌 비스페놀 A 에테르 등을 예로 들 수 있다. 황산폴리옥시에틸렌 아릴 에테르로는, 황산폴리옥시에틸렌 노닐페닐 에테르 등을 예로 들 수 있다. 일 예시에서, 상기 방향족 폴리옥시알킬렌계 에테르로는 폴리옥시에틸렌 스티렌화페닐 에테르와 폴리옥시에틸렌 비스페놀 F 에테르의 혼합물을 적용하는 것이 적절한 도금막 표면을 형성하는데 적합하다.
아릴 또는 아릴기는, 방향족 고리에서 수소 원자를 하나 제거한 라디칼을 의미한다. 상기 아릴기는 비치환된 아릴기일 수도 있고, 치환된 아릴기일 수도 있다. 아릴기를 치환하는 작용기(또는 원소)로는, 알킬기, 알릴기, 비닐기, 할로겐 등을 예로 들 수 있으나, 이에 제한되는 것은 아니다.
상기 폴리옥시알킬린계 에테르의 옥시알킬렌 반복 단위에도 중합성 불포화 작용기가 포함될 수 있다. 이처럼 중합성 불포화 작용기가 포함된 폴리옥시알킬렌계 에테르로는 동부한농화학사의 Koremul HN 100 또는 HN 400을 예로 들 수 있다.
상기 계면활성제의 함량도 조절될 수 있다. 예를 들어, 상기 계면활성제의 농도는 0.5 g/L 내지 60 g/L의 범위 내일 수 있다. 상기 범위 내에서, 도금액으로 형성된 도금막이 적절한 표면 특성을 가지도록 할 수 있다.
본 출원의 도금액은 용액이다. 전술한 성분들이 용질에 해당하기 때문에, 용액 상태로 존재하기 위해서는 용매를 포함할 수 있다. 용매로는 탄화수소계 유기 용매 혹은, 물 또는 알코올 등의 극성 용매를 적용할 수 있다. 본 출원에서는 용매로서 물을 적용한다. 물의 적용량은 특별히 제한되지 않고, 전술한 성분들이 각각의 농도 범위를 충족할 수 있도록 하는 범위 내에서 적절히 제어하면 된다.
본 출원의 도금액에서, 상기 착화제는 추가 성분을 더 포함할 수 있다. 구체적으로, 상기 도금액은 전술한 두 성분 외에 티오디에탄올을 더 포함할 수 있다. 그리고, 상기 티오디에탄올의 농도는 1 g/L 내지 20 g/L의 범위 내일 수 있다. 알려진 것처럼, 티오디에탄올과 비스(2-하이드록시에틸)설파이드에톡실레이트는 공통된 모체 구조를 가진다. 해당 모체 구조에 존재하는 황(S)은 금속 성분과 배위 결합을 형성할 수 있는 비공유 전자쌍을 가진다. 따라서, 황은 금속의 산화-환원 전위를 조절하여 해당 성분에 착화제의 기능을 부여할 수 있다.
본 출원의 도금액은 양질의 도금 막을 얻기 위해서, 첨가제를 추가로 포함할 수 있다. 첨가제는 소포제, 산화방지제 등이 있다.
소포제(antifoaming agent)는 도금 과정에서 형성되어, 도금 품질에 악영향을 주는 기포를 제거하는데 사용하는 첨가제이다. 그 적용량 및 종류는 특별히 제한되지 않는다.
산화방지제는 도금액의 안정성과 저장성을 확보하기 위해 적용되는 물질이다. 산화방지제는, 하이드록시벤젠류, 하이드록시나프탈렌류, 하이드록시벤젠류에 카르복실기 또는 술폰산기를 도입한 벤젠의 유도체, 하이드록시나프탈렌류에 카르복실기 또는 술폰산기를 도입한 나프탈렌 유도체 지방족 폴리알코올, 페닐렌디아민, 차아인산 및 히드라진하이드레이트 중 적어도 하나일 수 있으나, 이에 제한되지는 않는다. 산화방지제의 농도는 0.1 g/L 내지 500 g/L일 수 있지만, 이에 제한되지는 않고, 그 기능을 구현하는데 이상이 없는 범위 내에서 적절히 첨가되면 충분하다.
상기의 성분 외에도 본 출원의 도금액에는 전기 도금에 필요한 기타 성분이 모두 적용될 수 있다.
본 출원은, 다른 측면에서, 플립칩용 솔더 범프의 제조 방법에 관한 것이다.
본 출원의 방법은 상기 도금액을 이용한다.
본 출원의 방법은, UBM(Under Bump Metallurgy) 기저층에 구리 또는 구리-니켈 합금의 필라를 형성한 다음, 그 위에 주석-은 합금의 솔더 범프를 도금하는 방법이다. 구체적으로, 본 출원의 방법은, UBM 층의 구리 또는 구리-니켈 합금의 필라를 형성한 다음, 상기 도금액을 적용하여 주석-은 도금의 공정을 연속적으로 수행할 수 있다. 이와 같은 연속 도금 공정을 이용하면, 구리(또는 니켈) 표면의 산화막 생성 등에 의한 금속 간의 밀착 특성 저하, 혹은 금속층 사이의 크랙 발생 등의 불량을 최소화할 수 있다.
따라서, 본 출원의 방법은 적어도 2 단계를 거쳐 플립칩용 솔더 범프를 제조한다. 본 출원의 방법은, 전극 패드가 개방된 보호층 및 금속 기저층을 포함하는 실리콘 웨이퍼 상에, 구리 또는 구리-니켈 도금액으로 전기 도금하여 상기 금속 기저층 상에 구리 또는 구리-니켈 필라 범프를 형성하는 단계(제 1 단계)와, 상기 제 1 단계 다음, 본 출원의 솔더 범프용 주석-은 전기 도금액으로 전기 도금하여 솔더 범프를 형성하는 단계(제 2 단계)를 포함한다.
구리 또는 구리/니켈 필라(pillar)를 가진 금속 기저층을 형성하는 상기 제 1 단계에서의 전기 도금 방법, 여기서 사용된 구리, 니켈 및 구리-니켈 합금의 전기 도금액의 종류는 특별히 제한되지 않는다. 해당 도금액으로는 시판 제품 등을 적용할 수 있다. 예를 들어, 구리 전기 도금액은 황산구리, 황산, 염산 및 물 등을 포함할 수 있다. 이와 같은 구리 전기 도금액의 예로는 일본 JCU 사의 상표명 Cu-BRITE BUHD 제품 등이 있다.
제 2 단계에서의 솔더범프 형성을 위한 주석-은 전기 도금은 이 기술분야에서 일반적인 전기 도금 방식으로 진행할 수 있다. 예를 들어, UBM 층 위에 구리 필라가 형성된 실리콘 웨이퍼를 음극으로 하고, 비활성 금속의 전극(예를 들어, 백금 전극 또는 백금 코팅 전극)을 양극으로 하여 전기 도금을 진행할 수 있다.
본 출원의 전기 도금액은 고전류 밀도에서 정전류 도금을 진행하더라도 은 함량이 감소되지 않으며, 일정 수준으로 유지된다. 따라서, 상기 제 2 단계에서 인가되는 전류 밀도가 특정 값 이상이더라도 목적하는 은 함량의 도금 막을 얻을 수 있다. 따라서, 상기 제 2 단계에서는 7 ASD 이상의 전류 밀도 하에서 정전류 도금을 진행하여 솔더 범프를 형성할 수 있다.
이하 실시예를 통하여 본 출원을 구체적으로 설명하지만, 본 출원의 범위가 하기 실시예에 제한되는 것은 아니다.
1. 정전류 도금
실시예 및 제조예에서 만든 도금액을 이용하여 정전류 도금을 실시하였다. 음극으로는 하기 제조예 1에서 제조된 도금 패턴 웨이퍼를 3X3 ㎠의 크기로 재단한 시편을 사용하였다. 양극으로는 백금이 코팅된 티타늄 전극을 사용하였다. 도금액 250 mL을 100 rpm의 속도로 교반하면서, 일정 전류 밀도(저전류 밀도: 6 ASD, 고전류 밀도: 12 ASD) 하에서 두께가 20 ㎛가 될 때까지 도금하여 범프를 형성하였다. 범프를 형성한 다음 240 ℃의 온도가 될 때까지 2 ℃/분의 승온 속도로 가열하고, 3 ℃/분의 감온 속도로 냉각하면서 솔더 리플로우를 진행하였다.
2. 은 함량의 측정
상기 정전류 도금에 의해 형성된 범프에 대해 원자 흡수 분광법(atomic absorption spectroscopy)을 이용하여, 상기 범프 내의 은의 함량을 측정하였다. 후술하는 표 2에는 3회 측정의 산술 평균값을 기재하였다. 세부적인 측정 과정은 다음과 같다.
(1) 3 ㎝ X 3 ㎝ 크기의 도금막 시편을 준비한다.
(2) 35% 염산 용액(A)과 60% 질산(HNO3) 용액(B)을 3:1(A:B)의 부피비로 혼합한 전처리 시약을 준비한다.
(3) 100 mL 비커에 전처리 시약 20 mL과 도금막 시편을 넣은 다음 약 20초간 흔들어준다.
(4) 30분 경과 후 침전물 발생 여부 혹은 용해 여부를 확인하면서, 용질이 완전 용해된 것을 확인한 다음, 핀셋으로 도금 시편을 꺼낸다.
(5) 탈이온수(Deionized Water)로 상기 도금 시편을 세척한다. 이 때 상기 세척을 상기 전처리 용액이 담긴 비커 위에서 진행한다.
(6) 비커에 든 용액을 100 mL 메스플라스크에 넣는다.
(7) 탈이온수로 비커를 세척하면서, 그 세척액도 상기 메스플라스크에 넣는다.
(8) 탈이온수를 사용하여 상기 메스플라스크의 부피를 100 mL로 맞춘다.
(9) 은은 328.1 nm의 파장 조건에서 분석을 진행하고, 주석은 아세틸렌 가스가 주입된 분위기에서 분석을 진행한다.
(10) 상기 (9) 과정에서 측정한 분석값을 하기 식에 대입하여 도금막 내의 은 함량을 구한다:
은 함량(중량%) = (은 분석값(ppm)/(은 분석값(ppm) + 주석 분석값(ppm)) X 100
3. 전류 효율의 평가
본 건에서 언급하는 전류 효율은, 음극 전류 효율이고, 이는 “(실제 도금량 / 이론 석출량) X 100 [%]”로 계산된다. 즉, 전류 효율은 음극에 형성된 범프의 실제 도금량과 이론에 따라 예상되는 석출량을 비교하여 계산된다. 상기 “실제 도금량” 값에 음극에 형성된 주석-은 합금의 도금량을 대입하여 측정하였다.
4. 도금 표면의 품질 확인
(1) 도금 표면 조직
Mini-SEM(20kV, X3,000)를 이용하여 범프의 외관을 확인하였고, 2 ㎛ 미만의 무정형 그레인이 관찰되면 “양호” 2㎛ 보다 큰 결정형 그레인이 관찰되면 “불량”으로 평가하였다. 도 2 내지 도 5에 실시예 및 비교예의 도금액으로 형성된 도금막의 사진을 나타내었다. 착화제의 종류와 수에 따른 막의 표면 형상은 큰 차이 없이 양호한 것으로 확인되었다.
(2) WID(within die)
3D profiler(Bruker사, Contour GT-X)를 이용하여 범프의 높이를 확인하였다. 범프 높이 20 ㎛을 기준으로 하였을 때, 기판과 다이 사이에서의 범프 높이의 최소/최대 값의 편차를 하기 표 2에 기재하였다.
(3) Void
X-선 사진 촬영을 통해 범프의 기공(Void) 유무를 확인하였다. 1 ㎛ 이상의 빈 공간이 2개이상 있으면 “있음”으로, 그 외의 경우는 “없음”으로 평가하였다.
5. 재료
실시예 및 비교예에서 적용한 재료의 입수처는 다음과 같다.
메탄술폰산: 미정제 메탄술폰산 용액(70중량%, MSA70, BASF社) 200 L를 코일 히터로 정제한 것을 사용하였다. 구체적으로, 상기 미정제 메탄술폰산 용액을 70 ℃의 온도에서 24시간 동안 증류하고, 충분히 냉각하면서, 목적 농도를 가지도록 초순수로 보충하였다. 이 때 정제된 메탄술폰산 내의 염소 이온 함량(이온 크로마토그래피로 측정)은 10 ppm 미만이었다.
메탄술폰산 주석: 상기 정제된 메탄술폰산의 일부를 사용하여 주석괴를 전해법으로 이온화하여, 약 300 g/L의 주석 농도를 가지는 메탄술폰산 주석을 얻었다. 구체적으로, 선택적 이온 교환막으로 구분되어 있는 양극과 음극으로 구성된 전해조에 소정량의 물을 채우고, 산화 전극에는 주석괴를 연결하며, 환원 전극에는 상기 정제된 메탄술폰산을 채운 다음, 목적 주석 이온 농도를 달성할 때까지 상기 전해조에 전류를 인가하는 방식을 적용하였다. 얻어진 메탄술폰산주석의 염소 이온의 함량은 10 ppm 미만이었다.
메탄술폰산 은: 상기 정제된 메탄술폰산의 일부를 사용하여 은괴를 전해법으로 이온화하여, 약 70 g/L의 은 농도를 가지는 메탄술폰산은을 얻었다. 구체적으로, 선택적 이온 교환막으로 구분되어 있는 양극과 음극으로 구성된 전해조에 소정량의 물을 채우고, 산화 전극에는 은괴를 연결하며, 환원 전극에는 상기 정제된 메탄술폰산을 채운 다음, 목적 은 이온 농도를 달성할 때까지 상기 전해조에 전류를 인가하는 방식을 적용하였다. 얻어진 메탄술폰산은의 염소 이온의 함량은 10 ppm 미만이었다.
계면활성제: Blaunon BFE-10 (Polyoxyethylene Bisphenol F Ether)
비스(2-하이드록시에틸)설파이드에톡실레이트: BASF
호박산이미드, 티오디에탄올, 및 산화방지제(하이드록시 벤젠 설폰산)으로는 국내 시판 중인 상용 제품을 적용하였다.
용매: 물
제조예 1. 구리 필라 제조
시판 황산계 구리 전기도금액(일본 JCU, Cu-BRITE BUHD)을 이용하여 12인치 패턴 웨이퍼에 구리 웨이퍼를 형성하였다. 구체적으로, 실온에서 도금액을 교반하고, 전류 밀도 10 ASD 하에서 구리 필라의 높이가 약 10 ㎛가 될 때까지 도금을 진행하였다.
실시예 및 비교예. 주석-은 전기도금액의 제조
도금액의 각 성분이 하기 표 1에 따른 농도를 가지도록 도금액을 제조하였다.
실시예 비교예
1 1 2 3
주석(Sn2+) 90 90 90 90
은(Ag+) 1.5 1.5 1.5 1.5
메탄설폰산 140 140 140 140
계면활성제 30 30 30 30
착화제 A 50 50 0 0
B 5 0 5 0
티오디에탄올 10 10 10 10
산화방지제 10 10 10 10
단위: g/L
착화제 A: 비스(2-하이드록시에틸)설파이드에톡실레이트
착화제 B: 호박산이미드
평가. 주석-은 솔더 범프의 특성 평가
실시예 및 비교예에서 제조된 솔더 범프의 특성을 평가하고, 이를 정리하여 하기 표 2에 기재하였다. 참고로 실시예 1 및 비교예 1 내지 3의 도금액을 고전류밀도 조건(12 ASD)에서 전해 도금하여 제조한 솔더 범프의 SEM 사진을 도 2 내지 도 5에 나타내었으며. 착화제의 종류 및 수에 따라 도금 표면 형상은 큰 차이점 없이 양호한 점을 확인하였다.
전류밀도 범프 특성 실시예 1 비교예 1 비교예 2 비교예 3
저속
(6 A/dm2)
은함량, wt% 2.15 1.65 1.25 0.95
전류효율 ~99.5% ~99.5% ~99.5% ~99.5%
도금 표면 조직 양호 양호 양호 양호
WID (범프 높이 20㎛ 기준), ~0.2 ~0.5 ~1 ~2
보이드 없음 없음 있음 있음
고속
(12 A/dm2 )
은함량, wt% 2.15 1.45 0.85 0.55
전류효율 ~99.5% ~99.5% ~99.5% ~99.5%
도금 표면 조직 양호 양호 양호 양호
WID (범프 높이 20㎛ 기준), ~0.2 ~0.5 ~1 ~2
보이드 없음 없음 있음 있음
상기 표 2에 따르면, 도금 공정에서 도금 표면 조직의 경향성과 전류 효율은 착화제 종류와 수에 관계 없이 비슷한 점을 확인할 수 있다. 다만, 범프 내의 은 함량 및 보이드 등은 착화제의 수와 종류 및 전류 밀도에 따라서 변화하는 점을 확인할 수 있다.
2종의 착화제를 적용한 주석-은 전기 도금액인 실시예 1의 도금액로 범프를 형성하는 경우, 솔더 범프의 WID가 가장 양호하게 나타났고, 가장 치밀한 구조를 가졌으며(Void 없음), 전해 도금 시 인가된 전류 밀도가 증가하더라도 은 함량은 유지됨을 알 수 있었다.
이에 반해 2종의 착화제를 적용하지 않거나, 아예 착화제를 적용하지 않은 비교예의 경우, 특히 은의 함량이 전해 도금 시 인가된 전류 밀도의 증가에 따라 감소하는 점을 알 수 있었다.

Claims (9)

  1. 주석 이온, 은 이온, 메탄술폰산 유래의 음이온, 착화제 및 계면활성제를 포함하고,
    상기 주석 이온의 농도는 40 g/L 내지 125 g/L의 범위 내이며,
    상기 은 이온의 농도는 1 g/L 내지 2 g/L의 범위 내이고,
    상기 착화제는 비스(2-하이드록시에틸)설파이드 에톡실레이트 및 호박산이미드를 포함하는
    솔더 범프용 주석-은 전기 도금액.
  2. 제 1 항에 있어서,
    상기 비스(2-하이드록시에틸)설파이드에톡실레이트의 중량(A) 및 호박산이미드의 중량(B)의 비율(A/B)은 2 내지 160의 범위 내인
    솔더 범프용 주석-은 전기 도금액.
  3. 제 1 항에 있어서,
    상기 비스(2-하이드록시에틸)설파이드에톡실레이트의 농도는 20 g/L 내지 160 g/L의 범위 내인
    솔더 범프용 주석-은 전기 도금액.
  4. 제 1 항에 있어서,
    상기 호박산이미드의 농도는 1 g/L 내지 10 g/L의 범위 내인
    솔더 범프용 주석-은 전기 도금액.
  5. 제 1 항에 있어서,
    상기 계면활성제는 방향족 폴리옥시알킬렌계 에테르, 이의 알칼리 금속염, 또는 이들의 혼합물인
    솔더 범프용 주석-은 전기 도금액.
  6. 제 5 항에 있어서,
    상기 방향족 폴리옥시알킬렌계 에테르는 폴리옥시에틸렌 페닐 에테르, 폴리옥시에틸렌 β-나프틸 에테르, 폴리옥시에틸렌 노닐페닐 에테르, 폴리옥시에틸렌 옥틸페닐 에테르, 폴리옥시에틸렌 스티렌화페닐(styrenated phenyl) 에테르, 폴리옥시에틸렌 비스페놀 F 에테르, 폴리옥시에틸렌 비스페놀 A 에테르, 폴리옥시 프로필렌 비스페놀 A 에테르, 황산폴리옥시에틸렌 노닐페닐 에테르, 또는 이들의 혼합물인
    솔더 범프용 주석-은 전기 도금액.
  7. 제 1 항에 있어서,
    상기 착화제는 티오디에탄올을 더 포함하고,
    상기 티오디에탄올의 농도는 1 g/L 내지 20 g/L의 범위 내인
    솔더 범프용 주석-은 전기 도금액.
  8. 전극 패드가 개방된 보호층 및 금속 기저층을 포함하는 실리콘 웨이퍼 상에, 구리 또는 구리-니켈 도금액으로 전기 도금하여 상기 금속 기저층 상에 구리 또는 구리-니켈 필라 범프를 형성하는 제 1 단계; 및
    상기 제 1 단계 다음, 제 1 항에 따른 솔더 범프용 주석-은 전기 도금액으로 전기 도금하여 솔더 범프를 형성하는 제 2 단계를 포함하는
    플립칩용 솔더 범프의 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 2 단계에서 7 ASD 이상의 전류 밀도 하에서 정전류 도금을 진행하여 솔더 범프를 형성하는
    플립칩용 솔더 범프의 제조 방법.
KR1020210111796A 2021-08-24 2021-08-24 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법 KR20230029380A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210111796A KR20230029380A (ko) 2021-08-24 2021-08-24 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210111796A KR20230029380A (ko) 2021-08-24 2021-08-24 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230029380A true KR20230029380A (ko) 2023-03-03

Family

ID=85510591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210111796A KR20230029380A (ko) 2021-08-24 2021-08-24 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법

Country Status (1)

Country Link
KR (1) KR20230029380A (ko)

Similar Documents

Publication Publication Date Title
EP1946362B1 (en) Tin-silver solder bumping in electronics manufacture
US20050145502A1 (en) Minimizing whisker growth in tin electrodeposits
KR101319863B1 (ko) 주석 전기도금액 및 주석 전기도금 방법
EP1346083A2 (en) Electrochemical co-deposition of metals for electronic device manufacture
KR101797517B1 (ko) 도금액으로부터 불순물을 제거하는 방법
CN115636695B (zh) 一种半导体氮化铝陶瓷预置金锡焊料热沉的制备方法
KR101645929B1 (ko) Ni 볼, Ni 핵 볼, 납땜 조인트, 폼 땜납, 납땜 페이스트
WO2023050980A1 (zh) 用于在镍镀层上电镀金的镀液和在镍镀层上电镀金的方法和镀金件
DE60100233T2 (de) Keimschicht
KR101636361B1 (ko) 과불소화알킬 계면활성제를 함유하는 솔더범프용 주석합금 전기도금액
KR101657460B1 (ko) SnCl2 혹은 SnCl2-2H2O을 사용하는 Sn-Ag 도금액
JP2018076570A (ja) 中性スズめっき液を用いたバレルめっきまたは高速回転めっき方法
KR101722703B1 (ko) 주석-은 솔더 범프 도금액
KR20160033678A (ko) 플립칩용 솔더범프 제조 방법과 이를 위한 금속 전기도금액
CN113930812A (zh) 片式电子元器件镀锡液和锡电镀方法
KR20230029380A (ko) 솔더 범프용 주석-은 전기 도금액 및 이를 이용한 플립칩용 솔더 범프의 제조 방법
KR102033962B1 (ko) 콜린 클로라이드와 티오 요소를 혼합한 이온성 액체를 이용한 주석 도금용 전해질 조성물 및 도금 방법
KR101596437B1 (ko) 플립칩 패키지 구리 필라의 제조 방법과 이를 위한 동계 전기도금액
KR102568529B1 (ko) 보이드 생성이 억제되고 두께편차가 개선된 웨이퍼 범프용 주석 전기 도금액
KR101194541B1 (ko) 주석 또는 주석 합금 도금의 변색 방지제, 및 이를 이용한 회로 기판 및 그 제조방법
KR20220125608A (ko) 솔더범프용 주석계 도금액의 제조방법 및 이에 의하여 제조된 솔더범프용 주석계 도금액
CN108950527A (zh) 一种微晶镍磷合金化学镀液及其制备方法
KR20210057572A (ko) 니켈인 합금 도금을 위한 조성물
KR101738535B1 (ko) 솔더범프용 주석계 전기도금액
KR20230078537A (ko) 프로브카드 제조용 주석-은-구리 도금액