KR20160007460A - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR20160007460A
KR20160007460A KR1020150188082A KR20150188082A KR20160007460A KR 20160007460 A KR20160007460 A KR 20160007460A KR 1020150188082 A KR1020150188082 A KR 1020150188082A KR 20150188082 A KR20150188082 A KR 20150188082A KR 20160007460 A KR20160007460 A KR 20160007460A
Authority
KR
South Korea
Prior art keywords
developer
film
semiconductor substrate
semiconductor device
film thickness
Prior art date
Application number
KR1020150188082A
Other languages
English (en)
Inventor
수나오 아야
소조 시카마
히데아키 유키
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20160007460A publication Critical patent/KR20160007460A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/3021—Imagewise removal using liquid means from a wafer supported on a rotating chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/06—Silver salts
    • G03F7/063—Additives or means to improve the lithographic properties; Processing solutions characterised by such additives; Treatment after development or transfer, e.g. finishing, washing; Correction or deletion fluids
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)

Abstract

현상액 적하시에 발생하는 마이크로 버블을 더욱 더 저감하여, 패턴 결함의 저감을 한층 더 도모하는 것이 가능하고, 또한, 탄화 규소 반도체장치의 제조에 적합한, 반도체장치의 제조방법을 제공하는 것을 목적으로 한다. 반도체장치의 제조방법은, 현상액 침지처리를 행하는 공정을 갖는 사진제판공정을 구비하고 있다. 현상액 침지처리를 행하는 공정은, 탄화 규소 반도체 기판(1) 위에 현상액(3)을 적하하여, 6㎛보다도 큰 막두께가 되도록 현상액 막(4)을 형성하는 공정 (a)와, 현상액 막(4)의 막두께를 6㎛ 이하로 얇게 하는 공정 (b)를 구비하고 있다.

Description

반도체장치의 제조방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 사진제판공정을 구비한 반도체장치의 제조방법에 있어서, 패턴 결함의 원인이 되는 마이크로 버블의 저감을 도모하는 것이 가능한 기술에 관한 것이다.
반도체장치의 제조공정에 있어서, 사진제판공정에 있어서의 레지스트 패턴 형성은, 중요한 미세 가공공정으로, 이하와 같은 서브 공정으로 구성되어 있다. 1) 우선, 반도체 기판의 표면 위에 포토레지스트(감광성 재료)를 도포하여 포토레지스트 막을 형성한다. 2) 다음에, 자외선 노광장치에서 마스크를 사용해서 회로 패턴을 포토레지스트 막에 프린트한다. 3) 최후에, 포토레지스트 막의 현상처리공정을 행하여, 레지스트 패턴 형성이 완료된다.
현상처리공정은, 이하의 공정으로 구성되어 있다. 4) 최초에, 회로 패턴이 프린트된 포토레지스트 막에 현상액을 침지시킨다. 5) 다음에, 순수 등의 현상 정지액(린스액)에 침지시키고, 현상액을 린스액으로 치환해서 현상을 정지시킨다. 6) 최후에, 반도체 기판을 회전시켜 린스액을 흩뿌려 건조시킨다.
4)의 현상액 침지처리를 행하는 공정에 있어서, 반도체 기판 위에 현상액을 적하한 후, 또는 동시에 반도체 기판을 회전시켜 현상액을 반도체 기판 윗면의 전체 영역에 퍼지게 하고 있는 일이 많지만, 이 때에 공기를 끌어넣는 경우가 있다. 또한, 현상액을 적하하기 위해 현상액을 질소 등으로 가압하는 경우가 있지만, 그 때에 질소가 현상액에 용해하여, 현상액의 적하후에 현상액 중에 용존하고 있는 질소가 대기압으로 되돌아와 발포하는 경우가 있다. 더구나, 노볼락 수지를 이용한 포지티브형 포토레지스트를 노광한 경우에는, 감광반응에 있어서 질소가 방출되고, 현상전에 질소가 포토레지스트 막 내부에 받아들여져, 현상액에 침지되었을 때에 발포하는 경우가 있다.
이들 복수의 요인에 의해, 현상액을 포토레지스트 막의 표면에 적하했을 때에는, 현상액 막 내부에 마이크로 버블(기포)이 발생하고, 일부의 마이크로 버블은 포토레지스트 막의 표면에 부착된다. 부착된 마이크로 버블은, 현상액이 포토레지스트 막과 접촉하는 것을 저해해서 현상 불량을 유발하여, 패턴 결함을 일으키는 원인이 되어, 반도체장치의 수율을 저하시킨다. 이 마이크로 버블을 제거하여, 반도체장치의 생산 효율을 향상시키는 제조방법으로서, 특허문헌 1에 개시된 제조방법이 있다.
특허문헌 1에 기재된 제조방법은, 상기한 문제를 해결하기 위해, 반도체 기판 위에 현상액을 적하하고, 반도체 기판 위에 형성된 포토레지스트 막의 현상을 행하는 반도체장치의 제조방법에 있어서, 100∼500rpm의 속도로 반도체 기판을 회전시키면서, 반도체 기판에 현상액을 적하하고, 반도체 기판 표면의 젖음성(wettability)을 높은 상태로 하는 제1 공정과, 현상액의 적하를 정지하고, 500∼1500rpm의 속도로 반도체 기판을 회전시키는 제2 공정과, 반도체 기판을 정지시킨 채, 혹은 100rpm 이하의 속도로 회전시키면서, 다시 현상액을 적하하여, 액을 채운 후, 반도체 기판에 린스액을 적하하여, 현상액을 씻어 없애는 제3 공정을 포함하는 것이다.
특허문헌 1에 기재된 제조방법에서는, 제1 공정에 있어서, 현상액 적하시의 기포의 발생을 대폭 저감할 수 있고, 제2 공정에 있어서, 현상액 중에 원래 존재하는 기포가 동일 장소에 머물러 소정 시간 경과함으로써 발생하는 패턴 결함을 저감할 수 있고, 제3 공정에 있어서, 현상액이 반도체 기판에 적하될 때의 기포의 발생을 저감할 수 있는 것으로 하고 있다.
특허 제3708433호 공보
그렇지만, 본원의 발명자는, 특허문헌 1에 기재된 제조방법에 있어서 현상처리공정을 행하여도, 현상액 적하시에 발생하는 마이크로 버블을 저감할 수 없는 경우가 있기 때문에, 패턴 결함을 저감할 수 없는 경우가 있다는 것을 확인하였다. 특히, 웨이퍼가 고가인 탄화 규소 반도체장치의 제조에 있어서, 이 점을 개선하여, 더욱 더 수율을 높이는 것이 요망된다.
따라서, 본 발명은, 현상액 적하시에 발생하는 마이크로 버블을 더욱 더 저감하여, 패턴 결함의 저감을 더욱 더 도모하는 것이 가능하고, 또한 탄화 규소 반도체장치의 제조에 적합한, 반도체장치의 제조방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 반도체장치의 제조방법은, 사진제판공정을 구비한 반도체장치의 제조방법으로서, 상기 사진제판공정은, 현상액 침지처리를 행하는 공정을 구비하고, 상기 현상액 침지처리를 행하는 공정은, 반도체 기판 위에 현상액을 적하하여, 6㎛보다도 큰 막두께가 되도록 현상액 막을 형성하는 공정 (a)와, 상기 현상액 막의 막두께를 6㎛ 이하로 얇게 하는 공정 (b)를 구비한 것이다.
본 발명에 따르면, 현상액 침지처리를 행하는 공정은, 반도체 기판 위에 현상액을 적하하여, 6㎛보다도 큰 막두께가 되도록 현상액 막을 형성하는 공정 (a)과, 현상액 막의 막두께를 6㎛ 이하로 얇게 하는 공정 (b)를 구비하였다.
따라서, 현상액 막을, 반도체 기판 위에 현상액을 적하했을 때에 부착되는 마이크로 버블의 크기보다도 작은 6㎛ 이하로 얇게 함으로써, 현상액 막 내부의 마이크로 버블을 한층 더 저감할 수 있어 패턴 결함의 저감을 더욱 더 도모하는 것이 가능해진다.
도 1은 실시형태 1에 관한 반도체장치의 제조방법을 도시한 도면이다.
도 2는 스핀 척의 회전수와 현상액 막의 막두께의 관계도이다.
도 3은 실시형태 2에 관한 반도체장치의 제조방법을 도시한 도면이다.
<실시형태 1>
본 발명의 실시형태 1에 대해, 도면을 사용해서 이하에서 설명한다. 도 1은, 실시형태 1에 관한 반도체장치(예를 들면 탄화 규소 반도체장치)의 제조방법, 더욱 구체적으로는, 사진제판공정에 있어서 현상액 침지처리를 행하는 공정을 나타낸 것이다. 도 1a는, 현상액(3)을 적하하는 공정을 나타낸 도면이고, 도 1b는, 현상액(3)을 적하하는 공정에 있어서 현상액 막(4)이 형성된 상태를 나타낸 도면이고, 도 1c는, 탄화 규소 반도체 기판(1)을 회전시키는 공정을 나타낸 도면이고, 도 1d는, 현상액(3)을 재적하하는 공정을 도시한 도면이다. 탄화 규소 반도체장치의 제조방법은, 현상액 침지처리를 행하는 공정을 갖는 사진제판공정을 구비하고 있고, 이하, 현상액 침지처리를 행하는 공정에 대해 설명한다.
도 1a에 나타낸 것과 같이, 스핀 척(11) 위에 탄화 규소 반도체 기판(1)이 진공력으로 고정되고, 탄화 규소 반도체 기판(1) 위에 포토레지스트 막(2)이 형성되어 있다. 포토레지스트 막(2)이 형성된 탄화 규소 반도체 기판(1) 위에, 노즐(12)로부터 현상액(3)이 적하된다. 도 1b에 나타낸 것과 같이, 현상액(3)이 탄화 규소 반도체 기판(1) 위에 충분히 액이 채워져, 6㎛보다도 큰 막두께가 되도록 현상액 막(4)이 형성된다(공정 (a)). 이때, 현상액 막(4) 내부에 마이크로 버블(5)이 발생하고 있고, 마이크로 버블(5)의 일부는 포토레지스트 막(2)의 표면에 부착되고 있다. 여기에서, 공정 (a)에 있어서는, 스핀 척(11)에 접속된 모터(도시 생략)를 회전시켜, 탄화 규소 반도체 기판(1)을 회전시킨 상태에서 행해도 되고, 탄화 규소 반도체 기판(1)을 회전시키지 않고 정지시킨 상태에서 행해도 된다.
이후, 도 1c에 나타낸 것과 같이, 스핀 척(11)에 접속된 모터를 회전시켜, 탄화 규소 반도체 기판(1)을 회전시킨다. 탄화 규소 반도체 기판(1)을 회전시켜, 액이 채워진 현상액 막(4)의 표면측의 부분을 탄화 규소 반도체 기판(1) 위로부터 외부로 밀어보냄으로써 현상액 막(4)의 막두께를 얇게 한다(공정 (b)). 여기에서, 현상액 막(4)의 막두께는 6㎛ 이하, 더욱 구체적으로는 1㎛∼6㎛의 범위가 되도록 얇아진다.
다음에, 현상액 막(4)의 막두께를 1㎛∼6㎛의 범위로 하는 이유에 대해, 도 2를 사용하여 설명한다. 도 2는, 스핀 척(11)(탄화 규소 반도체 기판(1))의 회전수와 현상액 막(4)의 막두께의 관계도이다.
본원의 발명자는, 현상액 막(4) 내부에 발생하는 마이크로 버블(5)의 크기가 수 ㎛∼수십 ㎛의 범위에 있는 것을 실험적으로 확인하고 있다. 이와 같은 크기의 마이크로 버블(5)은, 포토레지스트 막(2)의 표면에 있어서 층류 바닥층으로 불리는 흐름이 흐트러지기 어려운 곳에 위치하고 있어, 거의 이동할 일이 없다고 생각된다.
이 때문에, 마이크로 버블(5)을 소포하기 위해, 현상액 막(4)의 막두께를 마이크로 버블(5)의 크기보다도 작게 하는 것이 유효하다. 현상액 막(4)의 막두께를 6㎛ 이하로 하면 마이크로 버블(5)이 대부분 소포되지만, 얇게 하는 것에도 한계가 있다. 현상액 막(4) 내부의 수분이 증발함으로써, 현상액(3)의 농도가 상승하여, 현상 불균일이 생기는 일이 있기 때문이다. 여기에서, 도 2에 있어서, 현상액 농도 상승 한계를 나타낸 직선을 일점쇄선으로 표시하고, 또한, 현상액 막(4)의 막두께가 6㎛ 이하이고, 현상액 농도 상승 한계를 나타낸 직선보다도 상측의 사선 부분은, 소포가능하고, 또한, 현상액 농도의 상승이 없는 영역이다.
예를 들면, 스핀 척(11)에 대해 회전수 1000rpm에서, 회전 시간을 10초 이상으로 연장시키면, 현상액 막(4)의 막두께는 2㎛ 정도로 얇아진다. 이 경우, 그대로로는 현상액 농도 상승 한계를 초과하기 때문에 현상 불균일이 발생할 가능성이 높아지지만, 이것을 방지하기 위해 후술하는 도 1d의 공정이 있다. 스핀 척(11)의 회전수를 1000rpm보다도 상승시킨 경우, 회전수 1000rpm의 경우보다도 현상액 막(4)의 막두께는 얇아져 가지만, 반대로 회전 가능 시간은 짧아져 간다. 예를 들면, 스핀 척(11)의 회전수 4000rpm의 경우에는, 회전 가능 시간은 3초이고, 현상액 막(4)의 막두께를 거의 1㎛까지 얇게 할 수 있다. 단, 회전 가능 시간이 짧아지면, 스핀 척(11)의 제어에 있어서 곤란성이 늘어난다.
이와 같은 마이크로 버블(5)이 대부분 소포하는 최대 6㎛의 얇은 현상액 막(4)이 존재함으로써, 그후의 공정에서 현상액(3)을 적하해도, 마이크로 버블(5)은 얇은 현상액 막(4)에 막혀 포토레지스트 막(2)의 표면에 부착되지 않는다.
도 1c의 설명으로 되돌아가면, 스핀 척(11)에 접속된 모터를 회전시켜, 탄화 규소 반도체 기판(1)을 회전시킬 때의 스핀 척(11)의 회전 시간 t 또는 회전수 ω는, 이하의 관계식으로부터 얻어진다.
Figure pat00001
여기에서, h: 막두께, ρ: 비중, η: 점도이다.
이와 같이 함으로써, 현상액 막(4)의 막두께를 6㎛ 이하로 하고, 또한, 회전수 ω에 따라, 회전 시간 t를 설정함으로써, 마이크로 버블(5)의 크기보다도 현상액 막(4)의 막두께가 작아져, 마이크로 버블(5)은 소포된다. 또한, 현상액 막(4)의 막두께가 지나치게 얇아졌기 때문에 생기는 현상 불균일을 발생시키는 일도 없다. 이 상태에서 소정의 시간 대기하고, 그후에 린스액을 적하함으로써, 현상액 농도를 저하시키고, 최종적으로는 현상액 막(4)을 린스액으로 치환하여, 현상을 정지할 수 있다.
또한, 소포하고자 하는 마이크로 버블(5)의 크기가 작기 때문에, 1㎛ 근처까지 현상액 막(4)의 막두께를 얇게 하는 경우에는, 수분이 증발함으로써 현상액 농도가 상승하여, 현상 불균일이 발생할 가능성이 높아진다. 이것을 방지하기 위해, 도 1d에 나타낸 것과 같이, 현상액 막(4)의 막두께를 얇게 한 후에 즉시 현상액(3)을 재적하하는 것이 바람직하다(공정 (c)). 이와 같이 함으로써, 농도가 높은 현상액(3)에 잠겨 있는 시간을 저감하여, 균일한 현상 처리가 가능해진다.
이상과 같이, 실시형태 1에 관한 탄화 규소 반도체장치의 제조방법에서는, 현상액 침지처리를 행하는 공정은, 탄화 규소 반도체 기판(1) 위에 현상액(3)을 적하하여, 6㎛보다도 큰 막두께가 되도록 현상액 막(4)을 형성하는 공정 (a)과, 현상액 막(4)의 막두께를 6㎛ 이하로 얇게 하는 공정 (b)를 구비하였다.
따라서, 현상액 막(4)을, 탄화 규소 반도체 기판(1) 위에 현상액(3)을 적하했을 때에 부착되는 마이크로 버블(5)의 크기보다도 작은 6㎛ 이하로 얇게 함으로써, 현상액 막(4) 내부의 마이크로 버블(5)을 한층 더 저감할 수 있어 패턴 결함의 저감을 한층 더 도모하는 것이 가능해진다. 이에 따라, 탄화 규소 반도체장치의 수율을 향상시킬 수 있다.
공정 (b)에 있어서, 현상액 막(4)의 막두께를 1㎛∼6㎛의 범위로 얇게 하기 때문에, 도 2에서 나타낸 것과 같이, 현상액(3)의 농도 상승을 억제할 수 있어, 현상 불균일의 발생을 억제할 수 있다.
공정 (b)에 있어서, 탄화 규소 반도체 기판(1)을 1000rpm의 회전수로 회전시킨 경우, 예를 들면 현상액 막(4)의 막두께를 2㎛ 정도로 얇게 하는 경우에, 스핀 척(11)의 회전 시간이 10초 이상의 비교적 장시간으로 되어, 스핀 척(11)의 제어에 있어서 곤란성이 생기지 않는다.
공정 (b)에 있어서, 탄화 규소 반도체 기판(1)의 회전 시간 t는, 상기한 수식을 만족하기 때문에, 이 수식에 근거하여 현상액 막(4)이 원하는 막두께가 되도록 하는 회전 시간 t를 용이하게 설정할 수 있다.
공정 (c)에 있어서, 탄화 규소 반도체 기판(1) 위에 현상액(3)을 재적하하여, 현상액 막(4)의 막두께를 공정 (b)에서 얇게 한 막두께보다도 두껍게 하기 때문에, 수분이 증발함으로써 농도가 높은 현상액(3)에 잠겨 있는 시간을 저감하여, 균일한 현상 처리가 가능해진다. 또한, 마이크로 버블(5)이 없는 최대 6㎛ 이하의 얇은 현상액 막(4)이 존재함으로써, 그후에 현상액(3)을 어떤 식으로 적하해도, 마이크로 버블(5)은, 얇은 현상액 막(4)에 막혀 포토레지스트 막(2)의 표면에 부착되지 않는다.
<실시형태 2>
다음에, 실시형태 2에 관한 반도체장치의 제조방법에 대해 설명한다. 도 3은, 실시형태 2에 관한 반도체장치의 제조방법을 도시한 도면이다. 이때, 실시형태 2에 있어서, 실시형태 1에서 설명한 것과 동일한 구성요소에 대해서는 동일한 부호를 붙이고 설명은 생략한다.
실시형태 2에 관한 반도체장치의 제조방법에서는, 공정 (b)에 있어서 탄화 규소 반도체 기판(1)을 회전시키는 것 대신에, 블레이드(13)를 사용하여, 탄화 규소 반도체 기판(1) 위에 형성된 현상액 막(4)의 막두께를 얇게 하고 있다.
도 3a에 나타낸 것과 같이, 스핀 척(11) 위에 탄화 규소 반도체 기판(1)이 진공력으로 고정되고, 탄화 규소 반도체 기판(1) 위에 포토레지스트 막(2)이 형성되어 있다. 포토레지스트 막(2)이 형성된 탄화 규소 반도체 기판(1) 위에, 현상액(3)이 노즐(12)로부터 적하된다. 도 3b에 나타낸 것과 같이, 현상액(3)이 탄화 규소 반도체 기판(1)에 충분히 액이 채워져, 6㎛보다도 큰 막두께가 되도록 현상액 막(4)이 형성된다(공정 (a)). 현상액 막(4) 내부에 마이크로 버블(5)이 발생하고 있고, 마이크로 버블(5)의 일부는 포토레지스트 막(2)의 표면에 부착되고 있다. 이 마이크로 버블(5)의 크기는 수 ㎛ 내지 수십 ㎛이다.
그후, 블레이드(13)를 탄화 규소 반도체 기판(1) 위의 현상액 막(4)의 표면을 따라 이동시킨다(공정 (b)). 블레이드(13)의 선단부가 현상액 막(4)의 표면과 접촉하고 있고, 블레이드(13)의 이동에 따라 현상액 막(4)의 표면측의 부분을 탄화 규소 반도체 기판(1) 위로부터 외부에 밀어냄으로써, 현상액 막(4)의 막두께를 1㎛∼6㎛의 범위로 할 수 있다. 도 3c에 나타낸 것과 같이, 마이크로 버블(5)의 크기보다도 현상액 막(4)의 막두께가 얇아져 있어, 마이크로 버블(5)은 소포되어 버린다. 이 상태에서 소정의 시간 대기하고, 그후에 린스액을 적하함으로써, 현상액 농도를 저하시키고, 최종적으로는 현상액 막(4)을 린스액으로 치환하여, 현상을 정지할 수 있다.
또한, 소포하고자 하는 마이크로 버블(5)의 크기가 작아 1㎛ 근처까지 현상액 막(4)의 막두께를 얇게 하는 경우에는, 수분이 증발함으로써 현상액 농도가 상승하여, 현상 불균일이 발생할 가능성이 향상된다. 이것을 방지하기 위해서는, 도 3d에 나타낸 것과 같이, 현상액 막(4)의 막두께를 얇게 한 후에 즉시 현상액(3)을 재적하하는 것이 바람직하다(공정 (c)). 이와 같이 함으로써, 농도가 높은 현상액(3)에 잠겨 있는 시간을 저감하여, 균일한 현상 처리가 가능해진다.
이상과 같이, 실시형태 2에 관한 반도체장치의 제조방법에서는, 공정 (b)에 있어서, 탄화 규소 반도체 기판(1) 위에 형성된 현상액 막(4)의 표면을 따라 블레이드(13)를 이동시키기 때문에, 현상액 막(4)의 막두께를 1㎛∼6㎛의 범위로 얇게 할 수 있다. 이에 따라, 마이크로 버블(5)을 한층 더 저감할 수 있어 패턴 결함의 저감을 한층 더 가능하게 하는 동시에, 현상액(3)의 농도 상승을 억제함으로써 현상 불균일의 발생을 억제할 수 있다.
공정 (c)에 있어서, 탄화 규소 반도체 기판(1) 위에 현상액(3)을 재적하하여, 현상액 막(4)의 막두께를 공정 (b)에서 얇게 한 막두께보다도 두껍게 하기 때문에, 수분이 증발함으로써 농도가 높은 현상액(3)에 잠겨 있는 시간을 저감하여, 균일한 현상 처리가 가능해진다. 또한, 마이크로 버블(5)이 없는 최대 6㎛ 이하의 얇은 현상액 막(4)이 존재함으로써, 그후에 현상액(3)을 어떤 식으로 적하해도, 마이크로 버블(5)은, 얇은 현상액 막(4)에 막혀 포토레지스트 막(2)의 표면에 부착되지 않는다.
실시형태 1 및 2에서는, 반도체장치의 일례로서 탄화 규소 반도체장치에 본 발명을 채용한 경우에 대해 설명했지만, 본 발명은, 다른 화합물 반도체를 사용해서 형성되는 반도체장치에 대해서도 널리 채용가능하다.
이때, 본 발명은, 그 발명의 범위 내에 있어서, 각 실시형태를 자유롭게 조합하거나, 각 실시형태를 적절히, 변형, 생략하는 것이 가능하다.
1 탄화 규소 반도체 기판, 3 현상액, 4 현상액 막, 13 블레이드.

Claims (6)

  1. 사진제판공정을 구비한 반도체장치의 제조방법으로서,
    상기 사진제판공정은, 현상액 침지처리를 행하는 공정을 구비하고,
    상기 현상액 침지처리를 행하는 공정은,
    (a) 반도체 기판 위에 현상액을 적하하여, 6㎛보다도 크고 1mm 미만의 막두께가 되도록 현상액 막을 형성하는 공정과,
    (b) 상기 현상액 막의 막두께를 6㎛ 미만으로 얇게 하는 공정과,
    (c) 상기 반도체 기판 위에 현상액을 재적하하여, 상기 현상액 막의 막두께를 상기 공정 (b)에서 얇게 한 막두께보다도 두껍게 하는 공정을 구비한, 반도체장치의 제조방법.
  2. 제 1항에 있어서,
    상기 공정 (b)에 있어서, 상기 현상액 막의 막두께를 1㎛ 이상, 6㎛ 미만의 범위로 얇게 하는, 반도체장치의 제조방법.
  3. 제 1항에 있어서,
    상기 공정 (b)에 있어서, 상기 반도체 기판을 1000rpm의 회전수로 회전시키는, 반도체장치의 제조방법.
  4. 제 1항에 있어서,
    상기 공정 (b)에 있어서, 상기 반도체 기판의 회전 시간 t는, 이하의 식을 만족하는, 반도체장치의 제조방법.
    [수학식 1]
    Figure pat00002

    단,
    h: 막두께
    ρ: 비중
    ω: 회전수
    η: 점도.
  5. 제 1항에 있어서,
    공정 (b)에 있어서, 상기 반도체 기판 위에 형성된 상기 현상액 막의 표면을 따라 블레이드를 이동시키는, 반도체장치의 제조방법.
  6. 제 1항에 있어서,
    상기 반도체장치는 탄화 규소 반도체장치인, 반도체장치의 제조방법.
KR1020150188082A 2013-06-13 2015-12-29 반도체장치의 제조방법 KR20160007460A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013124352A JP5940022B2 (ja) 2013-06-13 2013-06-13 半導体装置の製造方法
JPJP-P-2013-124352 2013-06-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020140066775A Division KR20140145550A (ko) 2013-06-13 2014-06-02 반도체장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20160007460A true KR20160007460A (ko) 2016-01-20

Family

ID=52009962

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140066775A KR20140145550A (ko) 2013-06-13 2014-06-02 반도체장치의 제조방법
KR1020150188082A KR20160007460A (ko) 2013-06-13 2015-12-29 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020140066775A KR20140145550A (ko) 2013-06-13 2014-06-02 반도체장치의 제조방법

Country Status (5)

Country Link
US (1) US9188872B2 (ko)
JP (1) JP5940022B2 (ko)
KR (2) KR20140145550A (ko)
CN (1) CN104238280B (ko)
DE (1) DE102014210882B4 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708433B2 (ja) 2000-12-18 2005-10-19 シャープ株式会社 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4929838A (ko) * 1972-07-15 1974-03-16
JP2652481B2 (ja) * 1991-10-25 1997-09-10 大日本スクリーン製造株式会社 基板の現像処理方法
JPH06349725A (ja) * 1993-06-08 1994-12-22 Dainippon Screen Mfg Co Ltd 現像装置
US5897982A (en) * 1996-03-05 1999-04-27 Kabushiki Kaisha Toshiba Resist develop process having a post develop dispense step
US5821035A (en) * 1996-03-06 1998-10-13 Sony Corporation Resist developing apparatus and resist developing method
JPH10232498A (ja) * 1997-02-19 1998-09-02 Nec Kyushu Ltd 現像装置
JPH10339956A (ja) * 1997-06-06 1998-12-22 Nec Kyushu Ltd ウエハのレジスト現像方法
US6265323B1 (en) * 1998-02-23 2001-07-24 Kabushiki Kaisha Toshiba Substrate processing method and apparatus
JPH11329960A (ja) * 1998-02-23 1999-11-30 Toshiba Corp 基板処理方法及び基板処理装置
JP3492546B2 (ja) * 1999-05-06 2004-02-03 東京エレクトロン株式会社 液処理装置及びその方法
US6159662A (en) * 1999-05-17 2000-12-12 Taiwan Semiconductor Manufacturing Company Photoresist development method with reduced cycle time and improved performance
JP2001044115A (ja) * 1999-08-04 2001-02-16 Nec Corp 半導体の製造装置とその製造方法
US6706321B2 (en) 2000-06-13 2004-03-16 Tokyo Electron Limited Developing treatment method and developing treatment unit
JP3704059B2 (ja) * 2000-06-13 2005-10-05 東京エレクトロン株式会社 現像処理方法及び現像処理装置
US6811955B2 (en) * 2002-09-04 2004-11-02 Taiwan Semiconductor Manufacturing Co., Ltd Method for photoresist development with improved CD
JP2007305864A (ja) 2006-05-12 2007-11-22 Matsushita Electric Ind Co Ltd 現像方法及びそれを用いた半導体装置の製造方法
JP2009004597A (ja) 2007-06-22 2009-01-08 Sokudo:Kk 基板現像方法および現像装置
JP5836021B2 (ja) 2011-09-02 2015-12-24 昭和電工株式会社 厚膜レジストの現像方法、及び半導体デバイスの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708433B2 (ja) 2000-12-18 2005-10-19 シャープ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US9188872B2 (en) 2015-11-17
US20140370445A1 (en) 2014-12-18
KR20140145550A (ko) 2014-12-23
JP5940022B2 (ja) 2016-06-29
CN104238280B (zh) 2017-11-28
DE102014210882A1 (de) 2014-12-18
JP2015002184A (ja) 2015-01-05
CN104238280A (zh) 2014-12-24
DE102014210882B4 (de) 2019-11-14

Similar Documents

Publication Publication Date Title
TWI580485B (zh) Substrate cleaning method, substrate cleaning system and memory media
US9953826B2 (en) Substrate cleaning method, substrate cleaning system, and memory medium
US11150558B2 (en) Developing method
JP6945320B2 (ja) 基板洗浄方法、基板洗浄システムおよび記憶媒体
KR102403094B1 (ko) 현상 처리 방법, 컴퓨터 기억 매체 및 현상 처리 장치
JP5091722B2 (ja) 塗布処理方法、プログラム、コンピュータ記憶媒体及び塗布処理装置
JP2010503993A (ja) リフトオフ・パターニング向けの向上したエッチング技法
TW202014250A (zh) 基板洗淨方法、基板洗淨系統及記憶媒體
JP2010225871A (ja) 塗布液の塗布方法、塗膜の形成方法、ならびにそれを利用したパターンの形成方法および半導体装置の製造方法
KR20160007460A (ko) 반도체장치의 제조방법
JP4733192B2 (ja) 塗布処理方法及び塗布処理装置
US20100304311A1 (en) Method of producing resist pattern
WO2019230404A1 (ja) 基板処理方法および基板処理装置
JP7136543B2 (ja) 基板処理方法および基板処理装置
JP6057842B2 (ja) 半導体装置の製造方法
Ho et al. Process and challenges of ultra-thick spin-on photoresist
JP2013219302A (ja) 半導体装置の製造方法及びリンス装置
CN115842033A (zh) 半导体制作方法
JP2011077120A (ja) レジスト膜現像方法
JP2011159997A (ja) 基板の塗布処理方法
KR20080064458A (ko) 반도체 소자의 패턴 형성방법
JP2014045132A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2016101005633; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20160928

Effective date: 20170731