KR20160004290A - 콤팩트 정전기 방전(esd) 보호 구조 - Google Patents
콤팩트 정전기 방전(esd) 보호 구조 Download PDFInfo
- Publication number
- KR20160004290A KR20160004290A KR1020157031623A KR20157031623A KR20160004290A KR 20160004290 A KR20160004290 A KR 20160004290A KR 1020157031623 A KR1020157031623 A KR 1020157031623A KR 20157031623 A KR20157031623 A KR 20157031623A KR 20160004290 A KR20160004290 A KR 20160004290A
- Authority
- KR
- South Korea
- Prior art keywords
- fet
- gates
- coupled
- diode
- hemt
- Prior art date
Links
- 230000005669 field effect Effects 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 23
- 230000009977 dual effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 2
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0676—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type comprising combinations of diodes, or capacitors or resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
멀티-게이트 쇼트키 공핍-모드 전계 효과 트랜지스터(FET), 적어도 하나의 다이오드 및 두 개의 저항기들은 콤팩트 정전기 방전(ESD) 보호 구조를 포함한다. 이 ESD 보호 구조는 전형적인 다중 다이오드 ESD 디바이스들보다 작은 영역에 배치될 수 있다. 멀티-게이트 FET는 여러 유형의 고 전자 이동도 트랜지스터(HEMT) 디바이스들, 예를 들어 (부정형) pHEMT, (변성) mHEMT, 유도 HEMT를 포함할 수 있다. 쇼트키 전계 효과 디바이스의 다중 게이트들은 ESD 보호 디바이스에 따른 회로들의 보호를 위해 ESD 트리거 및 전하 배출 경로들을 형성하는데 사용된다. 단일 및 이중 극성 ESD 보호 디바이스들은 둘 다 집적 회로 다이의 입-출력 회로들의 보호를 위해 집적 회로 다이에 제공될 수 있다.
Description
관련 특허 출원
본 출원은, Pei-Ming Daniel Chow, Yon-Lin Kok, Jing Zhu 그리고 Steven Schell에 의해 2013년 5월 3일 출원된 발명의 명칭이 "Compact ESD Protection Structure"인 공동 소유의 미국 가출원 번호 61/819,252 호의 우선 이익을 주장하며, 상기 미국 가출원은 모든 목적들을 위해 본 출원에 참조로 통합된다.
기술 분야
본 개시는 반도체 보호 구조에 관한 것으로, 특히 정전기 방전(ESD) 보호 구조들에 관한 것이다.
쇼트키 게이트 공핍-모드 전계 효과 디바이스는 그의 부서지기 쉬운 금속 게이트 구조(0.5 μm 이하의 금속 게이트 길이)로 인해 ESD 손상에 민감하다. CMOS 실리콘이나 바이폴라 트랜지스터 프로세스들과는 달리, 고-전자-이동도 트랜지스터(HEMT) 프로세스에는 콤팩트 ESD 보호 다이오드를 형성하는데 사용될 수 있는 강한 P-N 접합 다이오드가 없다. 헤테로구조 FET(HFET) 또는 변조-도핑된 FET(MODFET)라고도 알려진 HEMT는, 서로 다른 밴드 갭들을 갖는 두 개의 재료들 사이의 접합(즉, 헤테로접합)을, (일반적으로 MOSFET의 경우와 같이) 도핑 영역 대신에 채널로서 포함하는 전계-효과 트랜지스터이다. HEMT의 몇 가지 버전들이 있는데, 예를 들면, 부정형 HEMT(pseudomorphic HEMT; pHEMT), 변성 HEMT(metamorphic HEMT; mHEMT), 유도된(induced) HEMT 등이 있다. pHEMT 디바이스의 게이트와 함께 형성된 몇 가지 큰 쇼트키 다이오드들은 활성 HEMT 회로들을 적절하게 보호하기 위해 직렬로 캐스케이드(cascade)되어야 한다. 이 다중 쇼트키 다이오드들은 고가의 GaAs 집적 회로 다이에서 큰 면적을 소모한다.
핫 캐리어(hot carrier) 다이오드라고도 알려진 쇼트키 다이오드는 낮은 순방향 전압 강하와 매우 빠른 스위칭 동작을 구비한 반도체 다이오드이다. 다이오드를 통해 전류가 흐를 때 다이오드 단자들을 가로질러 작은 전압 강하가 있다. 정상 다이오드는 0.6 내지 1.7 볼트 사이의 전압 강하를 갖겠지만, 쇼트키 다이오드 전압 강하는 보통 0.15와 0.45 볼트 사이에 있다. 이러한 보다 낮은 전압 강하는 보다 좋은 시스템 효율과 보다 높은 스위칭 속도를 제공한다. 쇼트키 다이오드에서는 반도체-금속 접합이 반도체와 금속 사이에 형성되고 따라서 쇼트키 장벽을 생성한다. N형 반도체는 캐소드 역할을 하며, 금속 측은 쇼트키 다이오드의 애노드 역할을 한다. 이 쇼트키 장벽으로 인해 순방향 전압 강하가 낮아지고 또한 스위칭이 매우 빨라진다. 몇몇 큰 쇼트키 다이오드들을 캐스케이드함으로써 ESD 보호가 제공될 수 있다. 쇼트키 다이오드의 낮은 턴 온 전압으로 인하여, 동작 전압을 처리하기 위해서는 여러 적층 다이오드들이 필요하고, 또한 전류를 처리하기 위해서는 큰 영역이 필요하다. 따라서, 쇼트키 다이오드 구성을 이용하는 것은 큰 다이 영역을 필요로 한다.
그러므로, 쇼트키 다이오드를 사용할 필요가 없는 HEMT 및 다른 반도체 디바이스들과 호환성 있는 효율적이고 콤팩트한 ESD 보호 구조가 필요하다.
실시예에 따르면, 정전기 방전(ESD) 보호 디바이스는: 드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 전계 효과 트랜지스터(FET) - 상기 드레인은 ESD 이벤트로부터 보호될 회로의 노드에 결합될 수 있음 -; 상기 FET의 소스와 전원 공통부 사이에 결합하는 적어도 하나의 다이오드; 상기 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 1 저항기; 및 상기 적어도 두 개의 게이트들 중 하나와 상기 전원 공통부에 결합하는 제 2 저항기를 포함할 수 있다.
추가 실시예에 따르면, 상기 적어도 두 개의 게이트들 중 하나는 트리거 게이트일 수 있고, 상기 적어도 두 개의 게이트들 중 다른 하나는 방전 게이트일 수 있다. 추가 실시예에 따르면, 상기 FET는 공핍-모드 FET일 수 있다. 추가 실시예에 따르면, 상기 적어도 하나의 다이오드는 상기 FET의 소스와 전원 공통부 사이에 직렬로 연결되는 두 개의 다이오드일 수 있다. 추가 실시예에 따르면, 상기 전원 공통부는 전기 그라운드에 결합할 수 있다. 추가 실시예에 따르면, 상기 공핍-모드 FET는 고-전자-이동도 트랜지스터(HEMT)일 수 있다. 추가 실시예에 따르면, 상기 HEMT는 부정형 HEMT(pseudomorphic HEMT; pHEMT)일 수 있다. 추가 실시예에 따르면, 상기 HEMT는 변성 HEMT(metamorphic HEMT; mHEMT)일 수 있다. 추가 실시예에 따르면, 상기 HEMT는 유도(induced) HEMT일 수 있다.
추가 실시예에 따르면, 상기 FET, 상기 적어도 하나의 다이오드, 및 상기 제 1 및 제 2 저항기들은 집적 회로 다이 상에 제조될 수 있고, 상기 집적 회로 다이의 외부 연결부에 결합될 수 있는 상기 회로 노드와 결합할 수 있다. 추가 실시예에 따르면, 상기 집적 회로 다이의 상기 외부 연결부의 기능부는 아날로그 입력부, 디지털 입력부, 아날로그 출력부, 디지털 출력부, 아날로그 입/출력부, 디지털 입/출력부, 전원 연결부, 바이어스 입력부, 및 외부 보상 커패시터로 이루어진 그룹으로부터 선택될 수 있다.
또 하나의 실시예에 따르면, 정전기 방전(ESD) 보호 디바이스는: 드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 제 1 전계 효과 트랜지스터(FET) - 상기 제 1 FET의 드레인은 ESD 이벤트로부터 보호될 회로의 노드에 결합될 수 있음 -; 상기 제 1 FET의 소스에 결합하는 애노드를 갖는 적어도 하나의 제 1 다이오드; 상기 제 1 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 1 저항기; 상기 적어도 두 개의 게이트들 중 하나와 상기 적어도 하나의 제 1 다이오드의 캐소드에 결합하는 제 2 저항기; 드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 제 2 전계 효과 트랜지스터(FET) - 상기 제 2 FET의 드레인은 전원 공통부에 결합될 수 있음 -; 상기 적어도 하나의 제 1 다이오드의 캐소드에 결합된 캐소드를 구비하는 적어도 하나의 제 2 다이오드; 상기 제 2 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 3 저항기; 및 상기 제 2 FET의 상기 적어도 두 개의 게이트들 중 하나와 상기 적어도 하나의 제 2 다이오드의 캐소드에 결합하는 제 4 저항기를 포함할 수 있다.
추가 실시예에 따르면, 상기 제 1 및 제 2 FET들의 상기 적어도 두 개의 게이트들 중 하나는 트리거 게이트들일 수 있고, 상기 제 1 및 제 2 FET들의 상기 적어도 두 개의 게이트들 중 다른 하나는 방전 게이트들일 수 있다. 추가 실시예에 따르면, 상기 제 1 및 제 2 FET들은 공핍-모드 FET들일 수 있다. 추가 실시예에 따르면, 상기 적어도 하나의 제 1 및 제 2 다이오드들은 두 개의 다이오드들일 수 있으며, 이 두 개의 다이오드들의 각각은 상기 제 1 및 제 2 FET들의 소스들 사이에 직렬로 연결된다. 추가 실시예에 따르면, 상기 전원 공통부는 전기 그라운드에 결합할 수 있다. 추가 실시예에 따르면, 상기 제 1 및 제 2 공핍-모드 FET들은 고-전자-이동도 트랜지스터(HEMT)들일 수 있다. 추가 실시예에 따르면, 상기 HEMT들은 부정형 HEMT(pHEMT)들, 변성 HEMT(mHEMT)들 및 유도 HEMT들로 이루어진 그룹으로부터 선택될 수 있다.
추가 실시예에 따르면, 상기 제 1 및 제 2 FET들, 상기 적어도 하나의 제 1 및 제 2 다이오드들, 및 상기 제 1, 제 2, 제 3 및 제 4 저항기들은 집적 회로 다이 상에 제조될 수 있고, 상기 집적 회로 다이의 외부 연결부에 결합될 수 있는 상기 회로 노드와 결합할 수 있다. 추가 실시예에 따르면, 상기 집적 회로 다이의 상기 외부 연결부의 기능부는 무선 주파수 신호 입력부를 포함할 수 있다. 추가 실시예에 따르면, 상기 집적 회로 다이의 상기 외부 연결부의 기능부는 무선 주파수 신호 출력부를 포함할 수 있다.
본 개시는 첨부 도면들과 결합된 이하의 설명을 참조하면 보다 완전하게 이해될 수 있다.
도 1은 본 개시의 교시에 따른, HEMT 디바이스의 개략적인 등각 단면도(isometric cross section diagram)이다.
도 2는 직류(DC) 및 제어 포트들을 위한 종래 기술의 단일 극성 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 3은 본 개시의 특정 예시의 실시예에 따른, 직류(DC) 및 제어 포트들을 위한 단일 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 4는 도 2에 도시된 ESD 보호 디바이스에 대한 종래 기술 구조의 개략적인 평면도이다.
도 5는 본 개시의 특정 예시의 실시예에 따른, 도 3에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도이다.
도 6은 본 개시의 특정 예시의 실시예에 따른, 도 3에 도시된 ESD 보호 디바이스에 대한 구조의 보다 상세한 개략적인 평면도이다.
도 7은 본 개시의 또 하나의 특정 예시의 실시예에 따른, 무선 주파수(RF) 포트들을 위한 이중 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 8 및 도 8a는 본 개시의 특정 예시의 실시예에 따른, 도 7에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도이다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시의 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시의 실시예들에 대한 설명은 본 개시를 여기에서 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속 특허청구범위에 의해 정의되는 모든 변형들 및 균등물들을 포괄하는 것으로 이해되어야 한다.
도 1은 본 개시의 교시에 따른, HEMT 디바이스의 개략적인 등각 단면도(isometric cross section diagram)이다.
도 2는 직류(DC) 및 제어 포트들을 위한 종래 기술의 단일 극성 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 3은 본 개시의 특정 예시의 실시예에 따른, 직류(DC) 및 제어 포트들을 위한 단일 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 4는 도 2에 도시된 ESD 보호 디바이스에 대한 종래 기술 구조의 개략적인 평면도이다.
도 5는 본 개시의 특정 예시의 실시예에 따른, 도 3에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도이다.
도 6은 본 개시의 특정 예시의 실시예에 따른, 도 3에 도시된 ESD 보호 디바이스에 대한 구조의 보다 상세한 개략적인 평면도이다.
도 7은 본 개시의 또 하나의 특정 예시의 실시예에 따른, 무선 주파수(RF) 포트들을 위한 이중 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도이다.
도 8 및 도 8a는 본 개시의 특정 예시의 실시예에 따른, 도 7에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도이다.
본 개시는 다양한 변형들 및 대안의 형태들을 허용하지만, 그의 특정 예시의 실시예들이 도면들에 도시되었고 본 명세서에서 상세히 설명된다. 하지만, 그 특정 예시의 실시예들에 대한 설명은 본 개시를 여기에서 개시된 특정 형태들로 한정하고자 하는 것이 아니고, 오히려, 본 개시는 부속 특허청구범위에 의해 정의되는 모든 변형들 및 균등물들을 포괄하는 것으로 이해되어야 한다.
다양한 실시예들에 따르면, 헤테로구조 FET 또는 변조-도핑된 FET라고도 알려진 유사 형태의 고 전자 이동도 트랜지스터(pseudomorphic high electron mobility transistor; pHEMT)가 여기서는 본 명세서에 개시된 다양한 실시예들에 따른 콤팩트 ESD 보호 디바이스의 개념을 설명하기 위한 예로서 사용된다. 지금까지 몇몇 큰 쇼트키 다이오드들은, 전압을 증가시키고 활성 회로들을 적절하게 보호하기 위해 pHEMT 디바이스의 게이트와 함께 형성되고 직렬로 캐스케이드되어야 했다. 이 다중 다이오드 디바이스들은 고가의 GaAs 집적 회로 다이에서 큰 면적을 소모했다. 본 개시의 다양한 실시예들에 따르면, 콤팩트 ESD 보호 디바이스를 형성하기 위해 다중-게이트 HEMT를 사용하는 것이 제안된다. HEMT 디바이스의 다중-게이트들은 ESD 보호 디바이스들 및 구조들의 후에 있는(following) 회로들의 보호를 위해 ESD 트리거 및 전하 배출(charge draining) 경로들을 형성하는데 사용될 수 있다. ESD 보호 디바이스 구조는 다중 다이오드 ESD 디바이스 구조보다도 훨씬 더 작은 영역에 배치될 수 있다. 다양한 유형들의 HEMT 디바이스들, 예를 들어 pHEMT, mHEMT, 유도 HEMT 등은 여기에 개시된 ESD 보호 디바이스들과 함께 사용될 수 있음이 예상되고 본 개시의 범위 내에 있다.
이제 도면들을 보면, 예시적인 실시예들의 세부사항들이 개략적으로 도시되어 있다. 도면들에서 같은 요소들은 같은 숫자들로 나타내어지며, 유사한 요소들은 같은 숫자들에 다른 소문자 첨자를 붙여서 나타내어질 것이다.
도 1을 보면, 본 개시의 교시에 따른, HEMT 디바이스의 개략적인 등각 단면도가 도시되어 있다. pHEMT는 예시를 위해 도시되었지만, 다른 HEMT 디바이스들이 본 개시의 교시에 따라 유사하게 사용될 수 있음이 예상되고 본 발명의 범위 내에 있다. HEMT 디바이스는 기판(112), 2차원 전자 가스 층(110), 스페이서(108), 방벽(106), 캡핑(capping) 층(104), 및 금속 드레인, 소스 및 게이트 전극들(102)을 포함할 수 있다. 소스, 게이트 및 드레인 금속(102)은 금(gold)을 포함할 수 있지만 이것으로 한정되는 것은 아니다. 방벽(106)은 알루미늄 갈륨 비소(AlGaAs)를 포함할 수 있지만 이것으로 한정되는 것은 아니다. 스페이서(108)는 갈륨 비소(GaAs)를 포함할 수 있지만 이것으로 한정되는 것은 아니다. 2차원 전자 가스 층(110)은 인듐 갈륨 비소(InGaAs)를 포함할 수 있지만 이것으로 한정되는 것은 아니다. 기판은 고 저항성 GaAs를 포함할 수 있지만 이것으로 한정되는 것은 아니다. 제 1 저항기(210)는 약 500 옴(ohms) 내지 약 2000 옴의 저항값을 가질 수 있다. 제 2 저항기(212)는 약 2000 옴의 저항값을 가질 수 있다.
도 2 및 도 4를 보면, 직류(DC) 및 제어 포트들을 위한 종래 기술의 단일 극성 공핍-모드 FET ESD 보호 디바이스의 개략도와, 도 2에 도시된 ESD 보호 디바이스에 대한 종래 기술 구조의 개략적인 평면도가 도시되어 있다. 단일 극성 단일-게이트 ESD 보호 디바이스(202)는 집적 회로 패키지(미도시됨)의 회로들(206)의 제어 신호 및/또는 바이어스 전원(bias supply) 노드들(핀들)을 보호하는데 사용되어 왔다. ESD 보호 디바이스(202)는 드레인(D), 소스(S) 및 단일 게이트(G)를 갖는 전계 효과 트랜지스터(FET)(208); 제 1 및 제 2 쇼트키 다이오드들(214 및 216), 제 3 다이오드(218), 및 제 1 및 제 2 게이트 저항기들(210 및 212)을 포함할 수 있다. 제 3 다이오드(218)는, ESD 이벤트가 발생할 때 전도함으로써(애벌란시 항복(avalanche breakdown)으로 됨으로써) 트랜지스터(208)를 턴 온하는 트리거 다이오드이다. 쇼트키 다이오드들(214 및 216)은 공핍 모드 트랜지스터(208)가 정상 동작 중에 턴 온하여 전류를 전도하는 것을 방지하기 위해 전압 레벨 시프팅에 사용된다.
도 3, 도 5 및 도 6을 보면, 본 개시의 특정 예시의 실시예에 따른, 직류(DC) 및 제어 포트들을 위한 단일 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도와, 도 3에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도들이 도시되어 있다. 쇼트키 멀티-게이트들을 갖는 단일 극성 ESD 보호 디바이스(302)는 집적 회로 패키지(미도시됨)의 회로들(306)의 제어 신호 및/또는 바이어스 전원 노드들(핀들)을 보호하는데 사용될 수 있다. ESD 보호 디바이스(302)는 드레인(D), 소스(S), 제 1 및 제 2 트리거 게이트들(G1 및 G2)을 갖는 멀티-게이트 쇼트키 공핍-모드 전계 효과 트랜지스터(FET)(308) - 예컨대, HEMT 디바이스 -, 제 1 및 제 2 다이오드들(314, 316), 및 제 1 및 제 2 게이트 저항기들(310 및 312)을 포함할 수 있다. FET(308)은 두 개 이상의 게이트들을 가질 수 있음이 예상되고 본 개시의 범위 내에 있다. FET(308)의 소스와 전원 공통부, 예컨대 전기 그라운드 사이에는 적어도 하나의 레벨 시프팅 다이오드가 결합될 수 있다. FET(308)의 드레인은 집적 회로(IC) 패키지(미도시됨)의 외부 연결부(핀)에 결합될 수 있는 노드(304)에 결합할 수 있다. IC 패키지의 외부 연결부(핀)는 예를 들어 아날로그 입력부, 디지털 입력부, 아날로그 출력부, 디지털 출력부, 아날로그 입/출력부, 디지털 입/출력부, 전원 연결부, 바이어스 입력부, 외부 보상 커패시터 등으로 사용될 수 있지만, 이것들로 한정되지는 않는다.
네거티브 정전기 전하들이 노드(304)에 축적될 때, 제 2 트리거 게이트(G2)는 순방향 바이어스되어 이 전하들을 제 2 게이트 저항기(312)를 통해 그라운드로 배출할 것이다. 포지티브 정전기 전하들이 노드(304)에 축적될 때에는, 제 1 트리거 게이트(G1)가 역방향 절연파괴(reverse breakdown)에 있을 때까지 포지티브 전위가 높아질(built up) 것이다. 이 절연파괴 전류(breakdown current)는 그라운드로 흐르고 제 2 게이트 저항기(312)의 양단에 포지티브 전위를 확립할 것이다. 따라서, 게이트-소스 전위가 직렬 연결된 제 1 및 제 2 다이오드들(314 및 316)의 턴-온 전압보다 더욱 포지티브할 때, 제 2 게이트(G2)를 가진 FET(308)를 턴 온하기에 충분한 전압을 제공한다. 이 제 1 및 제 2 다이오드들(314 및 316)은 FET(308)의 소스와 전원 공통부, 예를 들어 그라운드 사이에 결합되고, 그리고 공핍 모드 트랜지스터가 턴 온(전도)하는 것을 방지하기 위하여 전압 레벨 시프팅을 제공한다. FET(308)의 드레인 전류는 노드(304)에서의 포지티브 정전기 전하들을 소산시키기 위한 또 하나의 경로를 제공하고, 제 1 트리거 게이트(G1)가 제 1 트리거 게이트(G1)를 손상시킬 수 있는 과도한 절연파괴 전류를 갖지 않도록 돕는다.
따라서, 멀티-게이트 구조 FET(308)는 트리거 다이오드 디바이스와 방전 게이트 FET를 결합하고 값비싼 집적 회로 다이 영역을 절약하는 유일한 방법이다. 게다가, 단지 3개의 활성 디바이스 영역들만이 단일 극성 멀티-게이트 ESD 보호 디바이스(302)에 필요하다: 1) FET(308), 2) 및 3) 제 1 및 제 2 다이오드들(314 및 316). 종래 기술의 ESD 보호 디바이스(202)는 4개의 활성 디바이스 영역들, 즉 1) FET(208), 2) 트리거 제 3 다이오드(218), 3) 및 4) 레벨 시프팅 다이오드들(214 및 216)을 필요로 한다. 따라서, 본 개시의 교시에 따르면, 종래 기술의 ESD 보호 디바이스(202)는, 동일한 ESD 보호 레벨을 달성하기 위해서는 단일 극성 다중-게이트 ESD 보호 디바이스(302)가 필요로 하는 것보다 집적 회로 다이(미도시됨) 상에 더 큰 활성 디바이스 영역을 필요로 한다.
도 7, 도 8 및 도 8a를 보면, 본 개시의 또 하나의 특정 예시의 실시예에 따른, 무선 주파수(RF) 포트들을 위한 이중 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스의 개략도와, 도 7에 도시된 ESD 보호 디바이스에 대한 구조의 개략적인 평면도가 도시되어 있다. 이중 극성 멀티-게이트 쇼트키 공핍-모드 FET ESD 보호 디바이스(702)는 집적 회로 패키지(미도시됨)의 회로들(706)의 제어, 신호 및/또는 바이어스 전원 노드들(핀들)을 보호하는데 사용될 수 있다. ESD 보호 디바이스(702)는, 드레인, 소스, 및 제 1 및 제 2 게이트들(G1 및 G2)을 구비한 제 1 HEMT 디바이스(308); 제 1 및 제 2 다이오드들(314 및 316); 제 1 및 제 2 게이트 저항기들(310 및 312); 드레인, 소스, 및 제 1 및 제 2 게이트들(G1 및 G2)을 구비한 제 2 HEMT 디바이스(708); 제 3 및 제 4 다이오드들(714 및 716); 그리고 제 3 및 제 4 게이트 저항기들(710 및 712)을 포함할 수 있다. ESD 보호 디바이스(702)는 높은 RF 파워 디바이스들과 연관되는 RF 포트들과 함께 유리하게 사용될 수 있다. 이 ESD 보호 회로는 큰 포지티브 및 네거티브 RF 전압 스윙(swing)들의 존재 하에 사용될 수 있다. 이러한 이중 극성 멀티-게이트 FET ESD 보호 디바이스(702)의 동작 원리는 단일 극성 멀티-게이트 ESD 보호 디바이스(308)의 동작 원리와 실질적으로 유사하다. 요소들(708-716)은 요소들(308-316)의 거울상(mirror image)으로서 역할을 한다.
본 개시의 실시예들은 본 개시의 예시적인 실시예들을 참조하여 도시되고 설명되고 정의되었지만, 이러한 참조는 본 개시의 한정을 의미하지 않고 이러한 한정이 추정되지도 않는다. 개시된 본 발명은 이 기술분야에 통상의 기술을 가지고 본 개시의 혜택을 갖는 사람들에게는 형태와 기능에 있어서 상당한 수정, 대체, 및 균등물들이 가능하다. 본 개시의 도시되고 설명된 실시예들은 단지 예로서, 본 개시의 범위를 한정하지 않는다.
Claims (21)
- 정전기 방전(ESD) 보호 디바이스로서,
드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 전계 효과 트랜지스터(FET) - 상기 드레인은 ESD 이벤트로부터 보호될 회로의 노드에 결합됨 -;
상기 FET의 소스와 전원 공통부 사이에 결합하는 적어도 하나의 다이오드;
상기 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 1 저항기; 및
상기 적어도 두 개의 게이트들 중 하나와 상기 전원 공통부에 결합하는 제 2 저항기를 포함하는, ESD 보호 디바이스. - 제 1 항에 있어서,
상기 적어도 두 개의 게이트들 중 하나는 트리거 게이트이고, 상기 적어도 두 개의 게이트들 중 다른 하나는 방전 게이트인, ESD 보호 디바이스. - 제 1 항에 있어서,
상기 FET는 공핍-모드 FET인, ESD 보호 디바이스. - 제 1 항에 있어서,
상기 적어도 하나의 다이오드는 상기 FET의 소스와 전원 공통부 사이에 직렬로 연결되는 두 개의 다이오드인, ESD 보호 디바이스. - 제 1 항에 있어서,
상기 전원 공통부는 전기 그라운드에 결합하는, ESD 보호 디바이스. - 제 3 항에 있어서,
상기 공핍-모드 FET는 고-전자-이동도 트랜지스터(HEMT)인, ESD 보호 디바이스. - 제 6 항에 있어서,
상기 HEMT는 부정형 HEMT(pseudomorphic HEMT; pHEMT)인, ESD 보호 디바이스. - 제 6 항에 있어서,
상기 HEMT는 변성 HEMT(metamorphic HEMT; mHEMT)인, ESD 보호 디바이스. - 제 6 항에 있어서,
상기 HEMT는 유도(induced) HEMT인, ESD 보호 디바이스. - 제 1 항에 있어서,
상기 FET, 상기 적어도 하나의 다이오드, 및 상기 제 1 및 제 2 저항기들은 집적 회로 다이 상에 제조되고, 상기 집적 회로 다이의 외부 연결부에 결합되는 상기 회로 노드와 결합하는, ESD 보호 디바이스. - 제 10 항에 있어서,
상기 집적 회로 다이의 상기 외부 연결부의 기능부는 아날로그 입력부, 디지털 입력부, 아날로그 출력부, 디지털 출력부, 아날로그 입/출력부, 디지털 입/출력부, 전원 연결부, 바이어스 입력부, 및 외부 보상 커패시터로 이루어진 그룹으로부터 선택되는, ESD 보호 디바이스. - 정전기 방전(ESD) 보호 디바이스로서,
드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 제 1 전계 효과 트랜지스터(FET) - 상기 제 1 FET의 드레인은 ESD 이벤트로부터 보호될 회로의 노드에 결합됨 -;
상기 제 1 FET의 소스에 결합하는 애노드를 갖는 적어도 하나의 제 1 다이오드;
상기 제 1 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 1 저항기;
상기 적어도 두 개의 게이트들 중 하나와 상기 적어도 하나의 제 1 다이오드의 캐소드에 결합하는 제 2 저항기;
드레인, 적어도 두 개의 게이트들, 및 소스를 구비한 제 2 전계 효과 트랜지스터(FET) - 상기 제 2 FET의 드레인은 전원 공통부에 결합됨 -;
상기 적어도 하나의 제 1 다이오드의 캐소드에 결합된 캐소드를 구비하는 적어도 하나의 제 2 다이오드;
상기 제 2 FET의 상기 적어도 두 개의 게이트들 사이에 결합하는 제 3 저항기; 및
상기 제 2 FET의 상기 적어도 두 개의 게이트들 중 하나와 상기 적어도 하나의 제 2 다이오드의 캐소드에 결합하는 제 4 저항기를 포함하는, ESD 보호 디바이스. - 제 12 항에 있어서,
상기 제 1 및 제 2 FET들의 상기 적어도 두 개의 게이트들 중 하나는 트리거 게이트들이고, 상기 제 1 및 제 2 FET들의 상기 적어도 두 개의 게이트들 중 다른 하나는 방전 게이트들인, ESD 보호 디바이스. - 제 12 항에 있어서,
상기 제 1 및 제 2 FET들은 공핍-모드 FET들인, ESD 보호 디바이스. - 제 12 항에 있어서,
상기 적어도 하나의 제 1 및 제 2 다이오드들은 두 개의 다이오드들이며, 이 두 개의 다이오드들의 각각은 상기 제 1 및 제 2 FET들의 소스들 사이에 직렬로 연결되는, ESD 보호 디바이스. - 제 12 항에 있어서,
상기 전원 공통부는 전기 그라운드에 결합하는, ESD 보호 디바이스. - 제 14 항에 있어서,
상기 제 1 및 제 2 공핍-모드 FET들은 고-전자-이동도 트랜지스터(HEMT)들인, ESD 보호 디바이스. - 제 17 항에 있어서,
상기 HEMT들은 부정형 HEMT(pHEMT)들, 변성 HEMT(mHEMT)들 및 유도 HEMT들로 이루어진 그룹으로부터 선택되는, ESD 보호 디바이스. - 제 12 항에 있어서,
상기 제 1 및 제 2 FET들, 상기 적어도 하나의 제 1 및 제 2 다이오드들, 및 상기 제 1, 제 2, 제 3 및 제 4 저항기들은 집적 회로 다이 상에 제조되고, 상기 집적 회로 다이의 외부 연결부에 결합되는 상기 회로 노드와 결합하는, ESD 보호 디바이스. - 제 19 항에 있어서,
상기 집적 회로 다이의 상기 외부 연결부의 기능부는 무선 주파수 신호 입력부를 포함하는, ESD 보호 디바이스. - 제 19 항에 있어서,
상기 집적 회로 다이의 상기 외부 연결부의 기능부는 무선 주파수 신호 출력부를 포함하는, ESD 보호 디바이스.
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361819252P | 2013-05-03 | 2013-05-03 | |
US61/819,252 | 2013-05-03 | ||
US14/267,185 | 2014-05-01 | ||
US14/267,185 US9431390B2 (en) | 2013-05-03 | 2014-05-01 | Compact electrostatic discharge (ESD) protection structure |
PCT/US2014/036499 WO2014179651A1 (en) | 2013-05-03 | 2014-05-02 | Compact electrostatic discharge (esd) protection structure |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20160004290A true KR20160004290A (ko) | 2016-01-12 |
KR102198021B1 KR102198021B1 (ko) | 2021-01-05 |
Family
ID=51841005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020157031623A KR102198021B1 (ko) | 2013-05-03 | 2014-05-02 | 콤팩트 정전기 방전(esd) 보호 구조 |
Country Status (7)
Country | Link |
---|---|
US (2) | US9431390B2 (ko) |
EP (1) | EP2992555B1 (ko) |
JP (1) | JP6366687B2 (ko) |
KR (1) | KR102198021B1 (ko) |
CN (1) | CN105190887B (ko) |
TW (1) | TWI631685B (ko) |
WO (1) | WO2014179651A1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728532B2 (en) * | 2011-04-13 | 2017-08-08 | Qorvo Us, Inc. | Clamp based ESD protection circuits |
US9627883B2 (en) | 2011-04-13 | 2017-04-18 | Qorvo Us, Inc. | Multiple port RF switch ESD protection using single protection structure |
US9431390B2 (en) * | 2013-05-03 | 2016-08-30 | Microchip Technology Incorporated | Compact electrostatic discharge (ESD) protection structure |
KR20150048427A (ko) * | 2013-10-28 | 2015-05-07 | 에스케이하이닉스 주식회사 | 디스차지 회로 |
US10610326B2 (en) | 2015-06-05 | 2020-04-07 | Cianna Medical, Inc. | Passive tags, and systems and methods for using them |
KR102364340B1 (ko) * | 2015-06-30 | 2022-02-17 | 엘지디스플레이 주식회사 | 표시장치 |
JP6597357B2 (ja) * | 2016-02-09 | 2019-10-30 | 三菱電機株式会社 | 保護ダイオード付き電界効果トランジスタ |
US10158029B2 (en) * | 2016-02-23 | 2018-12-18 | Analog Devices, Inc. | Apparatus and methods for robust overstress protection in compound semiconductor circuit applications |
US10827949B2 (en) | 2016-04-06 | 2020-11-10 | Cianna Medical, Inc. | Reflector markers and systems and methods for identifying and locating them |
JP7030714B2 (ja) | 2016-04-06 | 2022-03-07 | シアナ メディカル,インク. | リフレクタマーカ、及びそれを認識し位置を特定するシステムと方法 |
US20180026029A1 (en) * | 2016-07-21 | 2018-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated ESD Protection Circuit for GaN Based Device |
US10438940B2 (en) * | 2016-12-29 | 2019-10-08 | Nxp Usa, Inc. | ESD protection for depletion-mode devices |
US10475783B2 (en) * | 2017-10-13 | 2019-11-12 | Nxp B.V. | Electrostatic discharge protection apparatuses |
US10381828B1 (en) * | 2018-01-29 | 2019-08-13 | Dialog Semiconductor (Uk) Limited | Overvoltage protection of transistor devices |
US11883150B2 (en) | 2018-09-06 | 2024-01-30 | Cianna Medical, Inc. | Systems for identifying and locating reflectors using orthogonal sequences of reflector switching |
GB2580155A (en) * | 2018-12-21 | 2020-07-15 | Comet Ag | Radiofrequency power amplifier |
CN111756028B (zh) * | 2019-03-29 | 2022-07-01 | 北京小米移动软件有限公司 | 电子设备 |
CN114093864B (zh) * | 2019-05-15 | 2023-12-22 | 英诺赛科(珠海)科技有限公司 | 静电防护电路及电子装置 |
US11309435B2 (en) * | 2020-03-09 | 2022-04-19 | Globalfoundries U.S. Inc. | Bandgap reference circuit including vertically stacked active SOI devices |
US11764204B2 (en) * | 2020-06-18 | 2023-09-19 | Analog Devices, Inc. | Electrostatic discharge and overdrive protection circuitry |
CN117239685A (zh) * | 2022-06-08 | 2023-12-15 | 长鑫存储技术有限公司 | 静电保护结构、可控硅整流器和半导体存储器 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347417A (ja) * | 2002-05-20 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | 集積回路においてesd保護または雑音軽減あるいはその両方を提供するための方法および装置 |
KR20070100026A (ko) * | 2006-04-06 | 2007-10-10 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
US7881029B1 (en) * | 2008-07-07 | 2011-02-01 | Rf Micro Devices, Inc. | Depletion-mode field effect transistor based electrostatic discharge protection circuit |
US20120262828A1 (en) * | 2011-04-13 | 2012-10-18 | Rf Micro Devices, Inc. | Clamp based esd protection circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6835969B1 (en) * | 2003-06-26 | 2004-12-28 | Raytheon Company | Split-channel high electron mobility transistor (HEMT) device |
US6984853B2 (en) | 2004-02-26 | 2006-01-10 | Agilent Technologies, Inc | Integrated circuit with enhancement mode pseudomorphic high electron mobility transistors having on-chip electrostatic discharge protection |
JP2006165182A (ja) * | 2004-12-06 | 2006-06-22 | Toshiba Corp | 電界効果トランジスタ |
US7593204B1 (en) | 2006-06-06 | 2009-09-22 | Rf Micro Devices, Inc. | On-chip ESD protection circuit for radio frequency (RF) integrated circuits |
TWI317166B (en) | 2006-08-23 | 2009-11-11 | Win Semiconductors Corp | On-chip esd protection circuit using enhancement-mode hemt/mesfet technology |
US8144441B2 (en) * | 2006-08-30 | 2012-03-27 | Triquint Semiconductor, Inc. | Electrostatic discharge protection circuit for compound semiconductor devices and circuits |
US7804669B2 (en) * | 2007-04-19 | 2010-09-28 | Qualcomm Incorporated | Stacked ESD protection circuit having reduced trigger voltage |
US9171963B2 (en) | 2011-04-11 | 2015-10-27 | University Of Central Florida Research Foundation, Inc. | Electrostatic discharge shunting circuit |
US8970998B2 (en) * | 2012-12-31 | 2015-03-03 | Win Semiconductors Corp. | Compound semiconductor ESD protection devices |
US9064704B2 (en) * | 2013-02-15 | 2015-06-23 | Win Semiconductors Corp. | Integrated circuits with ESD protection devices |
US9431390B2 (en) * | 2013-05-03 | 2016-08-30 | Microchip Technology Incorporated | Compact electrostatic discharge (ESD) protection structure |
-
2014
- 2014-05-01 US US14/267,185 patent/US9431390B2/en active Active
- 2014-05-02 TW TW103115860A patent/TWI631685B/zh active
- 2014-05-02 EP EP14728389.9A patent/EP2992555B1/en active Active
- 2014-05-02 CN CN201480025014.7A patent/CN105190887B/zh active Active
- 2014-05-02 KR KR1020157031623A patent/KR102198021B1/ko active IP Right Grant
- 2014-05-02 WO PCT/US2014/036499 patent/WO2014179651A1/en active Application Filing
- 2014-05-02 JP JP2016512060A patent/JP6366687B2/ja active Active
-
2016
- 2016-08-29 US US15/250,855 patent/US9685432B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003347417A (ja) * | 2002-05-20 | 2003-12-05 | Internatl Business Mach Corp <Ibm> | 集積回路においてesd保護または雑音軽減あるいはその両方を提供するための方法および装置 |
KR20070100026A (ko) * | 2006-04-06 | 2007-10-10 | 주식회사 하이닉스반도체 | 정전기 방전 보호 회로 |
US7881029B1 (en) * | 2008-07-07 | 2011-02-01 | Rf Micro Devices, Inc. | Depletion-mode field effect transistor based electrostatic discharge protection circuit |
US20120262828A1 (en) * | 2011-04-13 | 2012-10-18 | Rf Micro Devices, Inc. | Clamp based esd protection circuits |
Also Published As
Publication number | Publication date |
---|---|
US9685432B2 (en) | 2017-06-20 |
US20160372459A1 (en) | 2016-12-22 |
WO2014179651A1 (en) | 2014-11-06 |
TWI631685B (zh) | 2018-08-01 |
EP2992555B1 (en) | 2018-04-04 |
TW201508894A (zh) | 2015-03-01 |
CN105190887A (zh) | 2015-12-23 |
US9431390B2 (en) | 2016-08-30 |
US20140327048A1 (en) | 2014-11-06 |
KR102198021B1 (ko) | 2021-01-05 |
JP2016521008A (ja) | 2016-07-14 |
CN105190887B (zh) | 2018-11-09 |
JP6366687B2 (ja) | 2018-08-01 |
EP2992555A1 (en) | 2016-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102198021B1 (ko) | 콤팩트 정전기 방전(esd) 보호 구조 | |
KR102039872B1 (ko) | GaAs계 또는 GaN계의 보호 다이오드 부착 전계 효과 트랜지스터 | |
US11862630B2 (en) | Semiconductor device having a bidirectional switch and discharge circuit | |
US10784853B2 (en) | Semiconductor device having a bidirectional switch and a passive electrical network | |
US20180047719A1 (en) | Method of Manufacturing a Semiconductor Die | |
US10438940B2 (en) | ESD protection for depletion-mode devices | |
US8964342B2 (en) | Compound semiconductor ESD protection devices | |
US9305917B1 (en) | High electron mobility transistor with RC network integrated into gate structure | |
US9064704B2 (en) | Integrated circuits with ESD protection devices | |
US20130240894A1 (en) | Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors | |
CN100527418C (zh) | 半导体装置 | |
JP4535668B2 (ja) | 半導体装置 | |
US8854112B2 (en) | FET drive circuit and FET module | |
JP2005340550A (ja) | 半導体装置 | |
US11476325B2 (en) | Semiconductor device | |
US6057577A (en) | Component of protection of an integrated MOS power transistor against voltage gradients | |
JP5147169B2 (ja) | スイッチ回路装置 | |
CN117121156A (zh) | 用于控制半导体衬底的电压的电路和方法 | |
JP2007048900A (ja) | 化合物半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |