KR20150143418A

KR20150143418A - 적층형 이차 전지

Info

Publication number: KR20150143418A
Application number: KR1020157023793A
Authority: KR
Inventors: 도모카즈 사이토; 쇼조 이즈모; 다쓰오 이노우에; 아키라 나카자와
Original assignee: 가부시키가이샤 니혼 마이크로닉스; 구엘라 테크놀로지 가부시키가이샤
Priority date: 2014-03-26
Filing date: 2014-04-03
Publication date: 2015-12-23
Also published as: TWI603524B; TW201537810A; EP3131148B1; JP2015187944A; CN105164846B; US20160043375A1; CA2898816A1; WO2015145783A1; EP3131148A4; CA2898816C; US9865859B2; CN105164846A; EP3131148A1; KR101744208B1; JP6277034B2

Abstract

박막 고체 2차 전지의 전지셀을 적층하는 경우에 두께를 억제하여 고밀도로 적층한 구조를 제공한다. 인접하는 전지셀은 음전극끼리 그리고 양전극끼리 접촉하도록 적층되고, 적어도 접촉하는 2개의 음전극 사이 또는 접촉하는 2개의 양전극 사이의 어느 한쪽에 음전극면 또는 양전극면보다 좁은 인출용 리드 전극을 협지하며, 상이한 층의 전극 간에 협지된 리드 전극은 평면적 배치에서 볼 때 리드 전극이 모두 동시에 중첩되는 영역이 없도록 배치된다. 리드 전극의 형상으로는 장방형 리드 전극과 선형 리드 전극이 있다. 또한 전극을 형성하는 도전성 시트를 연신하여 인출용 전극으로 겸용하여 리드 전극의 수를 감소시킬 수 있다.

Description

적층형 이차 전지{STACKED-TYPE SECONDARY BATTERY}

본 발명은, 복수의 고체 전지를 적층하여 용량을 증대시키는 경우에 전기적으로 병렬로 접속되도록 고체 전지 사이에 설치되어 있는 리드 전극에 관한 것이다.

전기를 충전해 보존할 수 있는 2차 전지는 납축 전지, 니켈·카드뮴 축전지, 또는 리튬 이온 2차 전지 등이 개발되어 실제로 제공되고 있는데, 최근에는 고성능의 리튬 이온 2차 전지가 주목되고 있다. 리튬 이온 2차 전지는 유기 용매를 사용하고 있으며, 양극 활물질, 음극 활물질 및 유기 용매 전해액 등의 최적화가 도모되어 다양한 용도로 사용되고 있다.

2차 전지는 축적되는 전기 용량을 증대시키기 위해 2차 전지의 전지셀을 다층으로 적층하여 전기적으로 병렬로 접속되도록 구성되어 있다.

특허문헌 1에 개시되어 있는 리튬 이온 2차 전지에서는, 도 22에 도시된 바와 같이, 시트형의 세퍼레이터(separator)(7)를 자바라(蛇腹) 형상으로 절곡하여 양극과 음극을 교호적(交互的)으로 삽입한 구조가 채용되었다. 양극판(8)과 음극판(9)에는 세퍼레이터의 연속체로부터 서로 반대측으로 돌출된 리드부(8 a, 9 a)가 설치되고, 각 극의 리드부(8 a, 9 a)는 각각 집합되어 전기적으로 접속되어 있다.

세퍼레이터의 연속체(7)는 폴리올레핀계 수지 등의 합성 수지로 이루어지는 미세한 구멍이 형성된 다공막에 의해 제조된다. 양극판(8)은 시트형 금속박의 양면에 리튬 천이 금속 복합 산화물 등의 양극 활물질을 도포함으로써 형성된다. 음극판(9)은 시트형 금속박의 양면에 탄소 재료 등의 음극 활물질을 도포함으로써 형성된다. 복수의 양극판과 복수의 음극판은 각각 합쳐져 유닛셀이 병렬로 접속되게 한다.

리튬 이온 2차 전지는 가연성의 유기 용매 전해액을 사용하기 때문에 유기용매 전해액이 전극 반응에 의해 분해되며 전지의 외장용기를 팽창시키고, 경우에 따라서는 전해액의 누출을 일으킬 위험도 있어서, 소형 경량화, 안전성의 향상을 목적으로 하여 폴리머 리튬 이온 2차 전지가 개발되고 있다. 이는 종래의 리튬 이온 2차 전지에 사용되고 있는 전해액 대신에 겔상(gel) 전해질이 이용되는 것이다. 겔상 전해질은 전해액에 더하여 폴리에틸렌옥사이드, 폴리플루오르화비닐리덴-6플루오르화프로필렌 공중합체, 폴리아크릴아마이드, 폴리아크릴로니트릴 등의 매트릭스 폴리머가 배합된다.

겔 상태 전해질을 사용한 리튬 2차 전지는, 예를 들면 특허 문헌 2에 개시되고, 도 23에 도시된 바와 같이, 리튬 이온 2차 전지(1)는 단부로부터 단자용 탭(2)을 돌출된 양극판(3), 막 형태로 형성된 겔 상태 전해질(4), 세퍼레이터(S), 및 단부로부터 단자용 탭(5)을 돌출시킨 음극판(6)을 유닛 셀로 하여, 복수의 유닛 셀을 교호적(交互的)으로 적층하고, 가열 프레스에 의해 다층의 막 전극 접합체를 형성하고, 복수의 양극판과 복수의 음극판을 각각 모아 유닛 셀이 병렬로 접속되도록 하여 라미네이트 필름 등의 케이스에 의해 포장되어 밀폐되어 있다.

또한, 전고체(全固體) 리튬 이온 2차 전지의 적층 구조로서 특허 문헌 3에 개시되어 있는 구조는, 리튬 이온이 출입하는 양극 활물질을 포함하는 양극층, 리튬 이온이 출입하는 음극 활물질을 포함하는 음극층, 및 양극층과 음극층과의 사이에 설치된 고체 전해질층을 포함하고, 서로 이웃해 있는 2개의 적층체의 고체 전해질층은 절연층에 의해 접속되고, 또한 서로 이웃해 있는 2개의 적층체는 각각의 적층체(4)를 구성하는 음극층끼리, 또는 각각의 적층체(4)를 구성하는 양극층끼리 접촉하도록 적층되어 있다.

적층된 적층체의 한 쌍의 측면에는 제1 집전체 및 제2 집전체가 각각 배치되어 있다. 제1 집전체는 양극층과 접촉하는 한편 음극층과는 접촉하고 있지 않고, 제1 집전체와 음극층은 절연층에 의해 이격되어 있다. 또, 제2 집전체는 음극층과 접촉하는 한편 양극층(1)과는 접촉하고 있지 않고, 제2 집전체와 양극층은 절연층에 의해 이격되어 있다. 좌우단에는 단말부가, 하단에는 집전박(集電箔)이 각각 배치되고, 단말부를 통해 체결 하중이 부여되어 있다. 적층된 적층체(4)는 제1 집전체를 양극으로 하고 제2 집전체(7)를 음극으로 하여 전기적으로 병렬 접속되어 있다.

전고체 리튬 이온 2차 전지의 적층 구조로서, 고체 전해질층이 인접셀 사이의 대 전자 전도용 절연막으로 되는 것을 이용한 구조가 특허 문헌 4 및 특허 문헌 5에 개시되어 있다.

특허 문헌 4에서는 적층체는 일괄 소성체이며, 2차 전지의 전지셀을 직렬로 적 점친 블록이 복수개가 병렬로 접합되어 있다. 각 직렬 블록은 양극 집전체 층, 양극 활물질층, 이온 전도성 무기물질층(고체 전해질층), 음극 활물질층 및 음극 집전체 층을 순서대로 연속하여 포함하는 전지셀이 복수개가 직렬로 접합되어 있다. 가장 바깥층에 있는 양극 집전체층 및 음극 집전체층 이외에는 직렬 블록의 단면으로 연장되지 않고, 가장 바깥층에 있는 양극 집전체층 및 음극 집전체층은 각각 직렬 블록의 단면의 상이한 부분에 적어도 연장되어 있으며, 복수개의 직렬 블록의 가장 바깥층에 있는 모든 양극 집전체층 및 모든 음극 집전체층은 각각 적층체의 단면의 상이한 부분에 적어도 연장되어 있다.

특허 문헌 5의 다층 적층 전지는 리튬 이온의 흡장·방출이 가능한 양극 활물질층 및 음극 활물질층, 이들 사이에 있는 전자 전도적으로 분리 절연하는 기능을 갖는 고체 전해질층, 및 이들 활물질층의 바로 위 및 바로 아래로 전류를 모으는 기능을 갖는 금속막으로 이루어진 양극 측 및 음극 측 집전체층으로 구성되는 박막 고체 리튬 이온 2차 전지를 1개의 전지셀로 하고, 그 전지셀을 복수 단 중첩시킨 다층 적층 구조에 있어서, 고체 전해질층은 인접 셀 사이의 쌍전자 전도용 절연막으로 되는 기능을 더 이용하고, 집전체층(금속막)은 상하 인접 셀의 활물질 층 간의 쌍이온 전도용 절연막으로 되는 기능을 이용하여, 양극 및 음극 활물질층의 주변을 고체 전해질층 및 집전체층에 의해 그 주변 외측부 위치에서 피복 절연하고, 또한 그 집전체층의 바깥 에지부를 고체 전해질층에 의해 그 바깥 에지부 외측부 위치에서 피복 절연한 적층 구성으로 하고, 각각의 전지셀 사이에 새로운 절연막을 사용하지 않고 복수 단 구조를 1개의 기판 상에 각 층을 순차적으로 적층한다.

또한 특허 문헌 6에는 전고체형 전지의 전극 단자의 인출이 간단하고 2차 전지의 전지셀을 쌓아 올리는 것만으로 복수의 전지의 전기적인 병렬 접속을 실현할 수 있는 전고체형 전지 구조가 개시되어 있다. 도 24에 도시된 바와 같이, 금속 패턴 (102)(인출 전극)과 콘택트홀(104)을 가지는 절연 기판(106)을 상하로 배치하고, 그 사이에 양극 집전체, 양극, 고체 전해질, 음극, 음극 집전체를 적층한 발전 요소(108)를 협지하여(sandwich) 배치하고, 이 발전 요소(108)의 양극과 음극 중 어느 한 쪽의 예를 들면 집전체는 그것을 덮는 절연 기판(106) 중 어느 하나의 금속 패턴(102)과 콘택트홀(104)을 통하여 전기적으로 접속하고, 다른 쪽의 집전체는 그것을 덮는 절연 기판(106) 중 어느 하나의 금속 패턴(102)과 콘택트홀(104)을 통하여 전기적으로 접속하고 있으며, 상하의 절연 기판(106)을 접착함으로써 발전 요소를 밀봉시켜, 이 밀봉체의 표면의 콘택트홀(104)과 접속된 금속 패턴(102)으로부터 이면의 콘택트홀(104)과 접속되어 있지 않은 금속 패턴(102)까지 발전 요소(108)를 협지하는 절연 기판(106)을 관통하는 스루홀(through hole)(110)을 통하여 금속 패턴(102)에 의해 전기 전도가 이루어지는 구조이다.

이와 같은 전고체형 전지 구조에 의하면 유닛 셀의 상면에 인출 전극에 의한 양극 단자와 음극 단자가 존재하며, 하면에도 마찬가지로 양극 단자와 음극 단자가 존재하게 되어, 유닛 셀을 쌓아올리는 것만으로 전기적인 병렬 접속이 가능해진다.

또한, 특허 문헌 7에는 형상의 변화와 용량의 조절이 용이한 전지를 얻을 수 있는 전극 조립체가 개시되어 있다. 전극 조립체의 세그먼트의 질서있는 배열로서 하나의 가상 평면 내에 한쪽 방향으로 나란히 연장된다. 나란히 연장된 세그먼트의 가상 평면은 2개 이상이며, 각 가상 평면 내의 세그먼트의 연장 방향은 상이하다. 하나의 가상 평면 내의 세그먼트는 다른 평면 내의 세그먼트의 연장 방향과 90˚의 차이로 교차해도 된다. 세그먼트 사이의 간격은 0인가, 또는 전지의 성형 가공성을 제공할 수 있는 임의의 사이즈, 예컨대, 5μm 내지 수천 μm를 갖는다. 일부 실시형태에 있어서는 나란히 연장된 세그먼트로 형성된 평면 사이에 분리막이 더 배치된다.

<선행 기술 문헌>

- 특허 문헌 1: 일본공개특허 제2009-140707호 공보

- 특허 문헌 2: 일본공개특허 제2013-182735호 공보

- 특허 문헌 3: WO2010/089855호 공보

- 특허 문헌 4: 일본공개특허 제2008-198492호 공보

- 특허 문헌 5: 일본공개특허 제2004-158222호 공보

- 특허 문헌 6: 일본공개특허 제2003-168416호 공보

- 특허 문헌 7: 일본공개특허 제2013-535802호 공보

전술한 바와 같이 2차 전지의 적층 구조에 대해서는 다양한 제안이 있지만, 2차 전지의 구성 요소를 이용한 리튬 이온 전지의 적층 구조는 양전극과 음전극이 개별(discrete) 소자로서 내장되는 것과 고체 전해질층을 연신(延伸)하여 절연체로서 이용하는 것에 의해 실현되기 때문에 다른 구조를 갖는 2차 전지에는 적용할 수 없다.

특허 문헌 2에 개시되어 있는 것과 같이 양전극과 음전극에 단자용 탭을 설치하는 구조는 적층체의 두께를 고려한 것이 아니며, 양극판의 경우에는 양극 집전체 위의 양극 활물질층이, 음전극의 경우에는 음극 집전체 위의 음극 활질층이 단자용 탭의 접속부의 폭으로 피할 수 있기 때문에 이 영역에서의 충전 기능이 작용하지 않게 되어 2차 전지로서의 용량을 저하시키는 결과가 초래된다. 또한 1대 1에 대응하여 모든 양극 및 음극에 단자용 탭을 설치해야만 한다.

전지셀을 적층하여 전지셀의 전극층의 측면으로부터 전극을 외부로 인출하는 구조는 전극이 두꺼운 경우에는 물리적으로 가능하지만, 예를 들면 증착이나 스퍼터로 제조하는 경우에는, 도전성 전극을 두께가 1미크론 이하로 얇게 실현하는 것은 불가능하다.

또한, 인출 전극인 금속 패턴과 콘택트홀을 갖는 절연 기판을 전지셀의 상하로 배치하여 적층하는 구조에서는 절연 기판이 개재되기 때문에 적층한 2차 전지가 두껍게 되어 고밀도 실장의 요구에는 불충분하다.

세그먼트를 이용한 형상 변화가 용이한 전극 구조 역시, 질서 있는 배열의 세그먼트로서 복수의 세그먼트를 평행으로 배치하고, 다른 면과는 교차 구조로 되어 있지만, 전극의 인출은 용이하나 적층 구조를 의도한 것이 아니며, 적층 구조로 하기 위해서는 구조상의 고안이 더욱 요구된다.

휴대용 전자 기기의 보급과 기술적인 진보에 따라 더욱 더 집적화 되는 전자 부품을 고밀도로 실장하고, 그 에너지원이 되는 2차 전지도 대용량화의 한편, 고밀도의 적층 기술이 요구되고 있다.

본 발명은, 이와 같은 요구에 따르는 실장 기술로서, 주로 박막 고체 2차 전지의 전지셀을 두께를 억제하여 고밀도로 적층하는 구조를 제공하는 것을 목적으로 하고 있다.

본 발명은, 1개의 2차 전지의 전지셀을 구조적으로 직렬로 적층한 적층형 2차 전지에 있어서, 각 전지셀을 전기적으로 병렬 접속하기 위해 인출용 리드 전극을 사용한 구조이다.

본 발명에 의한 적층형 2차 전지는, 음전극과 양전극에 전기를 저축하는 충전층을 협지한 평면 형상의 전지셀을 복수개 적층하는 적층형 2차 전지로서, 인접하는 전지셀은 음전극끼리 양전극끼리 접촉하도록 적층되고, 적어도 접촉하는 2개의 음전극 사이 또는 접촉하는 2개의 양전극 사이의 어느 한쪽에 음전극면 또는 양전극면보다 좁은 인출용 리드 전극을 협지하고, 리드 전극을 인출하는 면에서 볼 때 상이한 층의 전극 간에 협지되는 리드 전극이 모두 동시에 중첩되는 영역이 없도록 배치되어 있는 것을 특징으로 한다.

이 리드 전극 구조에 의해 적층한 전지셀 사이에 협지되는 리드 전극의 수만큼의 두께가 단순하게 가산되지 않고, 리드 전극이 없는 영역에서는 전지셀을 적층한 두께가 리드 전극에서 두껍고 되지 않는다.

전극 간에 협지되는 리드 전극은 하나 또는 복수의 리드 전극이며, 리드 전극의 형상은 선형, 장방형, 또는 전극 간에 협지되는 장방형의 리드 전극은, 적층부로부터 외부를 향해 서서히 폭이 넓게 되는 형상이어도 된다.

리드 전극의 저항률은 접촉하는 양전극 및 음전극의 저항률보다 낮거나 같은 것이 바람직하고, 또한 외부로의 인출부로부터 전극 내부의 단부까지 늘려 다른 형상으로 하고, 접촉하는 양극 및 음극으로부터의 전류를 리드 전극에 집중시켜 저항에 의한 손실을 경감한다.

장방형의 상기 리드 전극은 공통 전극부로부터 복수의 리드 전극이 빗살형으로 설치된 일체 구성이며, 양극용과 음극용은 다른 빗살형 전극이 사용되고, 음극을 인출 전극으로서 사용하는 경우에는 접촉하는 2개의 음전극 간에 양극의 인출 전극으로서 사용하는 경우에는 접촉하는 2개의 양전극 간에 각각의 리드 전극을 협지하고, 양극용과 음극용의 리드 전극이 동시에 중첩되지 않는 배치로 한다.

전극 간에 협지하는 리드 전극은 복수라도 되며, 빗살형으로 설치된 리드 전극의 수를 필요로 하는 전극 사이의 수보다 많게 하고 동일한 전극 간에 복수의 리드 전극을 배치할 수도 있다.

리드 전극과 다른 부분과의 단락을 방지하기 위해 리드 전극은 전지셀의 단부 부근에 단락 방지용의 절연층을 설치해도 된다. 또한 리드 전극에 절연층을 설치하지 않는 경우에는 적층형 2차 전지로서 적층하는 유닛인 전지셀의 충전층과 리드 전극과 접하는 전극 의 다른 전극의 리드 전극이 접하는 부분과 측면부가 절연층으로 덮혀져 있는 구조로 할 수 있다.

리드 전극에서의 인출은 양극 또는 음극의 한쪽으로만 하고, 다른 음전극 또는 양전극을 충전층 영역으로부터 연신하여 인출 전극으로서 중첩시켜 대면시킴으로써 양전극 또는 음전극의 한쪽만의 인출 전극 구조로 할 수 있다.

또한 적층형 2차 전지로서 적층하는 유닛인 전지셀은 양전극 또는 음전극 상에 양전극 또는 음전극보다 좁은 영역에 충전층을 형성하고, 또한 충전층보다 좁은 영역에 양전극 또는 음전극 대응하는 음전극 또는 양전극을 형성하고, 전지셀을 양전극 또는 음전극끼리 접촉하도록 중첩시키고, 충전층에 둘러싸인 양전극 또는 음전극을 리드 전극으로 외부에 인출하는 구조로 함으로써, 전지셀을 적층할 때 위치 정밀도의 마진을 크게 할 수 있다. 또한 내부에서 충전층에 둘러싸인 전극의 측면에도 충전층이 개재되어 충전부가 되어 낭비가 없는 적층 구조가 된다.

이 구조에서의 리드 전극은 충전층에 둘러싸인 양전극 또는 음전극으로부터 외부로 인출하도록 배치되고, 충전층 및 한쪽의 전극과 접하는 부분은 절연층으로 피막된다. 또한 충전층에 둘러싸인 양전극 또는 음전극으로부터 외부로 인출하도록 배치하고, 적어도 리드 전극과 접하는 충전층 및 한쪽의 전극부의 영역에 절연층을 설치해도 된다.

복수의 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 할 수 있어 적층형 2차 전지는 또한 병렬로 접속한 구조로 된다.

또한 양전극 또는 음전극의 한쪽을 충전층 영역으로부터 연신하여 인출 전극으로 하고, 복수의 적층형 2차 전지를 전기적으로 결합하는 리드 전극을 배치하며, 다른 전극은 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 한 구조로 해도 된다. 이 경우에는 충전층 영역으로부터 연신하여 인출 전극으로 한 전극 사이를 전기적으로 접속하는 리드 전극이 필요하다.

복수의 적층형 2차 전지를 또한 중첩시킨 구조도 가능하며, 적층형 2차 전지의 양 측면의 전극을 같은 양전극 또는 음전극으로 하고, 양전극 또는 음전극의 한쪽을 충전층 영역으로부터 연신하여 인출 전극으로 하며, 연신하여 인출 전극으로 한 전극은 복수의 적층형 2차 전지 사이는 리드 전극으로 접속하지 않고, 다른 전극은 복수의 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 하며, 리드 전극을 공통으로 하여 복수의 적층형 2차 전지를 조립한 후, 적층형 2차 전지의 외부에 있는 공통되는 리드 전극을 구부려서 복수의 적층형 2차 전지를 자바라(蛇腹) 상에 절곡하여 적층형 2차 전지를 중첩시킨다. 이 경우에는 충전층 영역으로부터 연신하여 인출 전극으로 한 전극 사이를 전기적으로 접속하는 리드 전극은 불필요해진다.

본 발명에 의하면 2차 전지의 유닛인 전지셀을 적층하여 다층 구조로 하고, 전기적으로는 전지셀을 병렬로 접속하기 위해 전극 간에 인출용 리드 전극을 삽입하는데, 이 리드극을 시트형의 전극은 아닌 장방형 또는 선형 전극으로 하여, 전지셀의 전극보다 좁은 영역에서의 인출 전극을 배치하고, 적어도 각 리드 전극이 모두 동시에 중첩되지 않도록 함으로써 전지셀을 적층한 경우에 리드 전극에 의한 두께의 증가를 최소한으로 할 수 있다.

또한, 전지셀의 한쪽의 전극을 인출 전극용에 연신하여 전지셀 적층 시에 중첩시킴으로써 리드 전극의 수를 감소시킬 수 있어, 제조 작업이 용이하게 될 뿐만 아니라 비용도 절감된다.

복수의 적층형 2차 전지의 리드 전극을 공통으로 한 구조는 적층형 2차 전지의 평행 접속이나, 또한 적층형 2차 전지끼리 중첩시키는 것이 용이하게 이루어질 수 있는 것 외에, 외부에 있는 리드 전극을 절단하면 단체(單體)의 적층형 2차 전지로 되고, 적층형 2차 전지의 대량 생산을 용이하게 행할 수 있다는 효과도 있다.

도 1은 본 발명의 2차 전지의 유닛인 전지셀을 설명하는 도면이다.
도 2는 전지셀의 각종 적층 구조를 설명하는 도면이다.
도 3은 적층한 전지셀을 전기적으로 병렬 접속한 시트형 리드 전극에 의한 적층형 2차 전지의 구조를 설명하는 도면이다.
도 4는 본 발명에서 사용하는 장방형 리드 전극과 선형 리드 전극을 나타낸 것이다.
도 5는 본 발명에 의한 장방형 리드 전극 적층형 2차 전지의 구조를 나타낸 것이다.
도 6은 본 발명에 의한 선형 리드 전극 적층형 2차 전지의 구조를 나타낸 것이다.
도 7은 장방형 리드 전극과 선형 리드 전극의 도전성 시트와의 접촉 상태를 설명하는 도면이다.
도 8은 시트형 리드 전극과 본 발명에 의한 리드 전극의 접촉 저항 측정 방법을 설명하는 도면이다.
도 9는 접촉 저항의 측정 결과를 나타낸 것이다.
도 10은본 발명에 의한 빗살형 전극 시트를 나타낸 것이다.
도 11은 빗살형 전극 시트를 사용한 적층형 2차 전지 구조를 나타낸 것이다.
도 12는 본 발명에 의한 선단부의 가는 빗살형 전극 시트를 나타낸 것이다.
도 13은 음전극을 연신하여 중첩된 적층형 2차 전지 구조를 나타낸 것이다.
도 14는 음전극보다 충전층과 양전극을 좁게 한 전지셀을 나타낸 것이다.
도 15는 음전극보다 충전층과 양전극을 좁게 한 전지셀의 중첩 구조를 나타낸 것이다.
도 16은 절연층으로 내부 전극의 인출부를 피막한 전지셀는 나타낸 것이다.
도 17은 절연층으로 내부 전극의 인출부를 피막한 전지셀의 중첩 구조를 나타낸 것이다.
도 18은 리드 전극을 공통화한 적층형 2차 전지를 나타낸 것이다.
도 19는 전지셀에 절연층을 구비한 전지셀로 리드 전극을 공통화한 복수의 적층형 2차 전지를 나타낸 것이다.
도 20은 리드 전극을 공통화한 복수의 적층형 2차 전지를 절곡하여 중첩시킨 구조를 설명하는 도면이다.
도 21은 리드 전극을 공통화한 복수의 적층형 2차 전지를 절곡하여 중첩시킨 적층형 2차 전지의 구조를 나타낸 것이다.
도 22는 겔 상태 전해질을 사용한 리튬 이온 2차 전지의 적층 구조의 종래예를 나타낸 것이다.
도 23은 리튬 이온 2차 전지의 적층 구조의 종래예를 나타낸 것이다.
도 24는 고체 2차 전지의 적층 구조의 종래예를 나타낸 것이다.

전고체 2차 전지는 안전하고 에너지 밀도가 높으며 박막에 의해 제조한 2차 전지는 적층한 경우도 두께를 얇게 할 수 있다는 특징이 있는데, 적층된 전지셀을 전기적으로 병렬로 접속하기 위해서는 전극의 접속부에 인출용 리드 전극을 협지할 필요가 있다.

본 발명은 리드 전극을 협지하여도 두께를 최소한으로 억제한 적층형 2차 전지로서, 주로 양전극 및/또는 음전극을 박막화한 전극을 사용하고 있는 2차 전지를 대상으로 한다.

도 1은 본 발명을 적용하는 전고체 2차 전지의 유닛인 전지셀(10)을 도시하고 있다. 전지셀(10)은 음전극(12)과 양전극(16)에 충전층(14)이 협지된 구조이다. 음전극(12)과 양전극(16)은 도전성의 층이며, 같은 재료일 수도 있고, 충전층(14)에 대응하여 음양이 결정된다. 전지셀은 기판을 이용하여 기판 상에 음전극, 충전층 및 양전극을 박막으로 형성해도 되지만, 본 발명은 고밀도 실장을 위해 가능한 한 두께를 억제한 2차 전지의 제공을 목적으로 하고 있기 때문에 음전극은 기판을 구비한 도전성 시트로 한다. 이 도전성 시트에 충전층과 양전극을 스퍼터링이나 증착 등에 의해 형성한다. 양전극은 도전성이 양호한 금속이나 ITO(산화 인듐·주석)로 형성된다.

물론 도전성 시트를 양전극으로 사용하고 그 위에 충전층과 음전극을 스퍼터링이나 증착 등을 통해 형성해도 되지만, 설명의 용이하게 하기 위해 이하에서는 도전성 시트를 음전극으로 사용하는 경우를 대상으로 설명한다.

충전층의 내부는 방식에 따라 다양한 구조가 있어 특히 충전층의 구성을 한정하는 것은 아니다. 예를 들어 전고체 리튬 이온 2차 전지에서, 충전층(14)은 음극 활성 물질과 이온 전도성 무기물질(고체 전해질)과 양극 활성 물질로 구성되고, 음전극(음극 집전체) (12)과 양전극(양극 집전체)(16)으로 협지되어 있다. 또한 발명자들은 전고체 2차 전지를 개시하고 있지만, 충전층(14)은 미립화한 산화 티탄을 절연 피막한 n형 금속 산화물 반도체층과 양전극 측으로의 블로킹층으로 하여 p형 금속 산화물 반도체층으로 되어 있다.

도 2는 전지셀의 각종 적층 구조(18)를 도시한 것이다. 도 2(A)는 상하의 평면을 양전극으로 한 적층의 예시이다. 전지셀(10-1)과 전지셀(10-2)은 음전극끼리 접속되고, 전지셀(10-2)과 전지셀(10-3)은 양전극끼리 접속되며, 전지셀(10-3)과 전지셀(10-4)은 음전극끼리 접속된다.

이 물리적인 직렬 적층을 전기적인 병렬 접속으로 하기 위해서는 전지셀(10-1)과 전지셀(10-2)의 음전극 및 전지셀(10-3)과 전지셀(10-4)의 음전극을 접속하여 음극(22)으로 한다. 양극(20)은 전지셀(10-2)과 전지셀(10-3)의 양전극과 상하의 두 개의 가장 바깥층면의 양전극을 접속시킨다.

도 2(B)는 상하의 가장 바깥층면을 음전극으로 한 적층의 예시이고, 도 2(C)는 홀수 개의 전지셀(10-1~10-5)을 적층하고, 위쪽의 가장 바깥층면을 양전극, 아래쪽의 가장 바깥층을 음전극으로 하여 적층한 예시이며, 모두 적층에 의해 이격되어 있는 양전극끼리 또 음전극끼리를 접속시켜 전기적인 병렬 접속을 실현하고, 어떠한 적층수, 적층 순서라도 좋다. 이하의 설명에서는 이와 같은 적층 구조를 적절히 구분하여 사용하지만 기본적으로는 어느 적층 구조라도 되고, 설명에 사용한 구조에 한정되지 않는다.

도 3은 시트형 리드 전극의 인출 구조(30)을 나타낸 도면으로서, 종래에 행해지고 있는 전극면에 시트를 협지 하여 접속하는 방법이다. 도 3(A)는 단면도를, 도 3(B)는 평면도를 나타내고 있다. 전지셀(10-1~10-4)을 극성을 동일하게 하는 면끼리 접촉시켜 적층하고, 양극을 접속하기 위해 양극용 시트형 리드 전극을 전지셀(10-1)의 양극면, 전지셀(10-2)과 전지셀(10-3)의 양극면끼리 접촉하는 면, 전지셀(10-4)의 양극면에 배치하고, 전지셀 외부에 인출 시트면을 접속하여 양극(20)으로 한다. 음극(22)은, 음극용 시트형 리드 전극을 전지셀(10-1)과 전지셀(10-2)의 음극면끼리 접촉하는 면 및 전지셀(10-3)과 전지셀(10-4)의 음극면끼리 접촉하는 면에 배치하고, 전지셀 외부에 인출 시트면을 접속한다.

시트형 리드 전극을 사용하는 적층 구조에서는 전지셀의 전극면을 덮도록 시트형 리드 전극을 배치하기 때문에 적층한 전지셀의 두께에 사용한 시트형 리드 전극의 수만큼의 두께가 더해져 두께가 증가하는 것뿐만 아니라, 무게도 시트형 리드 전극의 수만큼 증가한다.

본 발명은 고밀도 실장을 위해 적층형 2차 전지의 전극을 인출하도록 리드 전극을 사용해도 두께와 무게를 최소한으로 하는 리드 전극의 구조와 배치를 제공한다.

도 4는 본 발명에 사용하는 리드 전극이며, 도 4(A)는 장방형 리드 전극을, 도 4(B)는 선형 리드 전극을 나타내고 있다. 모두 전지셀의 전극면에 대해서 큰 폭으로 좁은 폭의 리드 전극이며, 전지셀의 전극면으로부터 외부에 전극을 인출하는 단부로부터 다른 단부 부근까지의 폭의 길이의 리드 전극을 구비한다.

장방형 리드 전극 및 선형 리드 전극은 도전성 재료를 사용하고, 여기서 도전율은 접촉하는 전지셀의 전극면 재료의 도전율과 같거나 낮은 재료를 사용하는 것이 바람직하다. 외부에 전극을 인출하는 단부로부터 다른 단부 부근까지 리드 전극을 배치함으로써 리드 전극은 전지셀의 전극과 병행 접속하게 된다. 이에 따라, 리드 전극을 배치한 영역에서의 면저항은 낮아지고, 배치한 리드 전극의 길이 방향으로 전반에 걸쳐 전극면으로부터의 전류가 흘러 들어가게 된다.

또한 리드 전극을 배치한 부분의 면저항을 저감시켜 에너지의 손실을 방지하기 위해서는, 사용하는 리드 전극의 저항률이 접촉하는 전지셀의 전극 재료의 저항률과 같거나 낮은 도전성 재료를 사용하는 것이 바람직하다.

예를 들어 도 1에 도시된 전지셀의 음전극(12)에 재질을 알루미늄으로 하는 시트를 사용한 경우에는 알루미늄의 저항률이 2.65×10^- ⁸Ωm이므로, 리드 전극은 같은 재료를 사용하거나 알루미늄의 저항률보다 낮은 재료를 사용한다. 이와 같은 재료로는 저항률이 2.11×10^-8Ωm인 동 또는 저항률이 1.59×10^-8Ωm의 은이 있다.

양전극(16)은 스퍼터링 또는 증착으로 층을 형성하는데, 예를 들면 ITO(산화 인듐·주석)를 사용한 경우에는 ITO의 저항률은 1.5~2.0×10^- ⁶Ωm이므로, ITO의 저항률보다 낮은 황동(黃銅)(저항률5~7×10^- ⁸Ωm), 니켈(저항률 6.99×10^- ⁸Ωm), 아연(저항률 6.02×10^- ⁸Ωm), 알루미늄 또는 동 등이 리드 전극 재료로서 적합하다. 또한 니켈, 철 및 크롬의 합금인 니크롬은 저항률이 1.50×10^- ⁶Ωm 이며, 선형 리드 전극으로서 니크롬선이 이용될 수 있다.

또, 산화 아연을 양전극으로서 사용한 경우에는, 산화 아연의 저항률이 1×10^-5Ωm 이며, ITO 보다 높은 모아 두어 리드 전극에 사용하는 재료는, ITO의 경우에 예 으로 한 와 마찬가지의 재료가 사용할 수 있는.

본 발명에 사용하는 리드 전극은 도 4에 도시된 단면 형상으로 특별히 한정되지 않으며, 삼각형이나 정사각형 등의 다각형이나 타원 형상 외에 어떠한 단면 형상이라도 된다.

(실시예 1)

도 5는 선형 리드 전극(38)을 사용한 본 발명에 의한 적층형 2차 전지(40)의 실시예를 도시한 것이다. 도 5(A)는 평면도, 도 5(B)는 단면도이다. 상하의 가장 바깥면을 양전극으로서 적층하고, 전지셀(10-1)과 전지셀(10-2)은 음전극끼리 접속되며, 전지셀(10-2)과 전지셀(10-3)은 양전극끼리 접속되고, 전지셀(10-3)과 전지셀(10-4)은 음전극끼리 접속된다.

이 적층된 전지셀의 양전극 접속용으로서, 상하의 가장 바깥면에 선형 리드 전극(38-11)과 선형 리드 전극(38-13)을, 그리고 전지셀(10-2)과 전지셀(10-3)의 양전극끼리의 접촉면에 선형 리드 전극(38-12)을 배치한다. 음전극 접속은 전지셀(10-1)과 전지셀(10-2)의 음전극 접촉면, 전지셀(10-3)과 전지셀(10-4)의 음전극 접촉면에 배치된다. 선형 리드 전극은 동시에 모두가 중첩되지 않는 위치에 배치한다. 도 5에 도시된 5개의 선형 리드 전극이 모두 같은 위치에서 중첩되면 적층형 2차 전지(40)의 가장 두꺼운 부분은 단순하게 선형 리드 전극의 수만큼의 두께가 더해지는 만큼이 되기 때문이다. 가능한 한 중첩되지 않도록 각 선형 리드 전극을 분산시켜 배치하는 것이 바람직하지만, 적층 수가 많아져 선형 리드 전극이 중첩될 수 밖에 없는 경우에는 최소한으로 중첩되게 한다.

도 5(A)에 나타낸 바와 같이 분산되어 배치된 선형 리드 전극은 압력을 가함으로써 도 5(B)에 나타낸 바와 같이 1개의 선형 리드 전극만큼의 두께만 증가된다. 도 5(B)는 선형 리드 전극(38-22)이 배치된 적층형 2차 전지(40)의 단면이지만, 적층형 2차 전지(40)에서의 두께는 선형 리드 전극(38-22)의 두께가 증가하는 것 뿐이며, 다른 선형 리드 전극 에서도 마찬가지이다.

도 6은 도 5에 나타낸 적층형 2차 전지(40)에 있어서서 우측면에서 본 단면도를 도시한 것이다. 도 6(A)는 적층되는 전지셀(10-1~4)에 대해 양극용의 선형 리드 전극(38-11~13)과 음극용의 선형 리드 전극(38-21~22)을 배치한 상태이며, 도 6(B)는 이 상태에서 압력을 가하여 조립한 이후의 단면도이다. 양극용와 음극용의 선형 리드 전극이 전지셀의 적층 방향으로 중첩되지 않도록 배치되어 있기 때문에 선형 리드 전극 1개의 두께만큼, 즉, 선형 리드 전극의 단면의 직경만큼 적층형 2차 전지의 두께가 증가하는 것에 불과하다.

또 다른 이점으로서, 압력을 가하여 전지셀의 전극면이 선형 리드 전극을 둘러싸도록 덮히며, 또한 그 부분은 선형 리드 전극이 전혀 없는 부분과 비교하여 두껍기 때문에 압력이 집중되어 바람직한 접촉 상태가 되며 접촉 저항이 낮아지게 된다.

(접촉 저항의 측정)

도 7은 본 발명에서 사용한 리드 전극과 도전성 시트의 접촉 상태를 설명하는 도면이다. 도 7(A)는 장방형 리드 전극(36)과 도전성 시트(42)의 접촉 상태의 단면도, 도 7(B)는 선형 리드 전극(38)과 도전성 시트(42)의 접촉 상태의 단면도이다. 도 7에서는 상부로부터 한쪽 면으로 가압한 경우에 대해 도시하고 있으며, 장방형 리드 전극(36)은 상면이 도전성 시트(42)와 접촉하고, 또한 압력은 장방형 리드 전극(36)의 상면에 집중되기 때문에 밀착성이 양호한 접촉 상태가 된다. 선형 리드 전극(38)의 경우에는 주로 단면의 위쪽 절반에 도전성 시트가 접촉하고 위쪽으로 갈수록 강한 압력으로 가해지기 때문에 바람직한 밀착성을 얻을 수 있다.

도 8은 접촉 저항의 측정 방법을 도시한 것이다. 도 8(A)는 도전성 시트(42)에 전극 시트(44)를 중첩시키고, 도면에서의 파선 영역에 유리판을 두어 추(錘)로 압력을 가한다. 도전성 시트(42)와 전극 시트(44)에는 저항 측정기(46)를 접속시킨다. 도 8(B)는 전극 시트(44)를 대신하여 장방형의 리드 전극(50) 5개를 설치한 빗살형 도전 시트(48)를 사용하고 있는. 그 외의 측정 조건은 가압을 위한 추의 무게 등과 같이 전극 시트(44)의 경우와 동일하다.

도전 시트(42), 전극 시트(44) 및 빗살형 시트는 두께 11μm의 알루미늄을 사용하고 있다. 전극 시트(44)는 폭 70mm × 길이 90mm이다. 빗살형 전극 시트(48)는 폭 3 mm × 길이 90mm의 리드 전극(50)이 10mm의 피치(pitch)로 5개가 설치되어 있다. 측정시의 도전 시트(42)와 전극 시트(44)를 중첩시킨 부분의 길이는 70mm이며, 리드 전극(50)도 동일하게 50mm의 길이를 중첩시킨다. 상부 평면으로부터 가해진 중량은 각각의 측정 으로 500g이다.

도 9는 접촉 저항 측정 결과(52)를 도시한 것이다. 도 8(A)에서의 전극 시트(44)에 대한 측정 결과는 면접촉 저항(54)으로, 도 8(B)에서의 빗살형 도전 시트(48)에 대한 결과는 선접촉 저항(56)으로 나타내고 있다. 측정을 각각 5회 행하여 얻어진 결과를 나타낸 것이다.

면접촉 저항(54)은 약 5Ω 내지 8Ω의 범위에서 저항 값이 측정된다. 이에 대하여 선접촉 저항(56)은 약 4Ω로 불균형도 적고 안정적으로 바람직한 밀착 상태가 얻어질 수 있다.

(실시예 2)

도 10은 빗살형 전극 시트를 도시한 것이다. 도 10(A)는 양극용의 빗살형 전극 시트, 도 10(B)는 음극용 전극 시트 이며, 도 5에 도시된 적층형 2차 전지(40)에 적용하기 위한 형상이다. 양극용의 전극 시트는 장방형 리드 전극(36-11, 36-12, 36-13)을 양극 결합부(62)에 접속하는 형상으로서 일체로 제조되된다. 음전극용의 빗살형 전극 시트도 마찬가지로 장방형 리드 전극(36-21, 36-22)이 음극 결합부(64)에 접속된 형상으로 되어 있다. 이와 같이 리드 전극을 결합부를 포함하여 일체로 형성한 형상으로 하면 조립을 간단하게 할 수 있다는 특징이 있다.

양전극용의 빗살형 전극 시트와 음전극용의 빗살형 전극 시트는 각각 같은 형상으로 해도 되고, 이 경우에는 조립 시에 리드 전극끼리 중첩되지 않도록 배치한다. 또, 접촉면에 1개의 리드 전극을 배치하는 것뿐만 아니라 복수의 리드 전극을 배치해도 되며, 필요에 따라 리드 전극의 수를 증가시킬 수 있다. 양극 결합부(62) 및 음극 결합부(64) 역시 도 10에서는 단순하게 결합면을 구비한 형상으로 하고 있으나, 각 리드 전극이 접속될 경우에는 다른 임의의 형상이 가능하며, 실장 상태에 적합하게 한 형상으로 한다.

도 11은 도 10에서의 빗살형 전극 시트(60)를 사용한 적층형 2차 전지(40)를 도시한 것이다. 도 11(A)는 평면도, 도 10(B)는 단면도이다. 단면도는 각각의 장방형 리드 전극(36-11, 36-12, 36-13, 36-21, 36-22)가 단면이 되도록 위치를 어긋나 나타내고 있지만, 실제로는 도 5(B)에 나타낸 바와 같이 하나의 장방형 리드 전극의 두께만큼 두꺼워지는 것에 불과하다.

양극용의 빗살형 리드 전극은 적층된 전지셀의 양전극 접속용으로서 상하의 가장 바깥면에 장방형 리드 전극(36-11)과 선형 리드 전극(36-13)을 배치하고, 전지셀(10-2)과 전지셀(10-3)의 양전극끼리에서의 접촉면에 장방형 리드 전극(36-12)을 배치한다. 음전극 접속은, 전지셀(10-1)과 전지셀(10-2)의 음전극 접촉면에 장방형 리드 전극(36-21)이 배치되고, 전지셀(10-3)과 전지셀(10-4)의 음전극 접촉면에 장방형 리드 전극(36-22)이 배치된다. 장방형 리드 전극은 동시에 모두가 중첩되지 않는 위치에 배치된다. 양전극용의 리드 전극끼리 결합되어 있고 음전극의 리드 전극끼리 결합되어 있기 때문에, 장방형 리드 전극이 배치되고 적층된 전지셀에 압력을 가하여 접촉시키는 것 만으로 용이하게 적층형 2차 전지를 제조할 수 있다.

도 12는 도 10에 도시된 빗살형 전극 시트(60)에서 선단부를 가늘게 한 장방형 리드 전극을 구비한 빗살형 전극 시트(66)이며, 빗살형 전극 시트(60)를 대신하여 사용될 수 있다. 리드 전극은 전지셀의 전극면과 평행으로 접속되기 때문에 그 영역은 저항이 낮아져 직사각형의 전극에 대해 폭 방향으로 리드 전극을 배치하면 전류(즉, 전자의 이동)는 리드 전극부를 향해 이동하고, 리드 전극에 도달하면 리드 전극을 통해 결합부로 이동한다. 따라서 리드 전극 선단부로부터 결합부 방향을 향해 전자의 수가 많아지게 되어 리드 전극 형상도 전자의 수에 대응하여 결합부 방향에 대하여 폭을 넓게 하고 있다.

(실시예 3)

리드 전극은 적층형 2차 전지에 있어서는 양극용과 음극용에 대해 전극의 인출 로서 사용하였으나, 도 1에서 설명한 바와 같이 음전극은 기판을 겸한 도전성 시트를 사용하고 있다. 그러므로 음전극을 충전층부로부터 연신하여 인출용 전극으로 하는 것이 가능하다.

도 13은 음전극을 연신하여 인출하기 위한 전극으로 한 적층형 2차 전지이다. 도 13(A)는 평면도, 도 13(B)는 단면도이다. 양전극용의 리드 전극부는 각각의 리드 전극의 단면부를 표시하기 위해 위치를 바꾼 단면을 나타내고 있다. 전지셀의 적층 구조는 도 11과 같으며, 따라서 양전극의 인출 구조는 도 11에서 설명한 것과 같다.

음전극(12-1, 12-2, 12-3, 12-4)는 전지셀(10-1, 10-2, 10-3, 10-4)에 있어서 양전극을 인출한 단부와 반대측의 단부에 연신되어 있다. 이 연신부를 도 13(B)에 도시된 바와 같이 중첩시켜 접촉시킴으로써 리드 전극을 사용하지 않더라도 적층된 전지셀의 음극부가 전기적으로 접속된다.

(실시예 4)

도 14는 인출 전극이 구비된 전지셀(80)이다. 도 14(A)는 평면도, 도 14(B)는 단면도이다. 충전층(84)은 도전성의 음전극 시트(82)에 대해 사방을 음전극으로 둘러싸도록 좁은 영역에 형성한다. 음전극의 인출 전극은 음전극 시트(82)의 충전층이 형성되지 않은 부분이다. 양전극(86)은 충전층(84)보다 더 좁은 영역에 충전층을 둘러싸도록 형성된다.

도 15는 인출 전극이 구비된 전지셀(80)의 양전극(86)을 대향시켜 중첩되게 하는 경우의 상태를 설명하는 도면이다. 도 15(A)는 인출 전극이 구비된 전지셀(80-1)의 양전극(86-1)과 인출 전극이 구비된 전지셀(80-2)의 양전극(86-2)을 대향시켜 그 사이에 선형 리드 전극(38)을 협지시킨다. 선형 리드 전극(38)에서 양전극(86-1, 86-2)과 충전층(84-1, 84-2)이 접하는 부분에는 단락 방지용의 절연 피막(88)이 설치되어 있다.

도 15(B)는 인출 전극이 구비된 전지셀(80-1)과 인출 전극이 구비된 전지셀(80-2)을 적층하고 가압한 후의 상태로서, 선형 리드 전극(38)이 있는 부분의 단면도와 선형 리드 전극(38)이 없는 부분의 단면도이다. 양전극(86-1, 86-2)은 충전층(84-1, 84-2)에 의해 둘러싸이고, 또한 충전층(84-1, 84-2)은 음전극 시트에 의해 둘러싸여 있다. 충전층(84-1, 84-2)과 양전극(86-1, 86-2)은 박막화되어 얇고, 인출 전극이 구비된 전지셀(80-1)과 인출 전극이 구비된 전지셀(80-2)을 적층하여 가압하면 충전층(84-1, 84-2)과 양전극(86-1, 86-2)의 두께에 영향을 거의 받지 않으며, 대략 도 15(B)에 도시된 상태가 된다.

인출 전극이 구비된 전지셀(80)에서는 적층 시에 충전층(84)이 양전극(86)으로부터 밀려져 나와 충전층(84)끼리 접촉하는 부분에 존재하게 되는데, 충전층(84)은 음전극 시트(82)에 의해 둘러싸여 있다. 그러므로 도 15(B)의 수평 방향에서 보면 음전극 시트(82), 충전층(84), 양전극(86)이 순서대로 적층된 구조로 되어 있으며 충전 기능을 구비하고 있다.

충전층(84)으로서 미립화한 산화 티탄을 절연 피막한 n형 금속 산화물 반도체층과 양전극측으로의 블로킹층으로서 p형 금속 산화물 반도체층으로부터 완성되어 있는 2차 전지에서는 수평 방향에서의 충전 기능이 확인되어 낭비 없이 충전층을 이용할 수 있다.

이 인출 전극이 구비된 전지셀(80)의 구조에서는 적층하는 경우에 정밀한 위치로 중첩시킬 필요는 없고, 2개의 인출 전극이 구비된 전지셀(80)이 어긋나게 적층되더라도 양전극(86)은 면에서 접촉하기 때문에 어긋남은 문제되지 않는다. 또 어긋나게 적층된 경우에 충전층(84)에는, 예컨대 충전층(84-1)의 경우, 다른 쪽의 양전극(86-2)과 접하는 영역, 다른 쪽의 충전층(84-2)과 접하는 부분, 및 다른 쪽의 음전극 시트와 접하는 영역이 존재한다. 이 경우에 있어서도 전술한 바와 같이 수평 방향의 충전 기능을 가지므로 어긋남은 문제되지 않으며, 위치 정밀도 마진이 넓어지고 용이하게 조립할 수 있다는 이점을 갖는다. 적층형 2차 전지에서의 용량을 크게 하는 위해 도 15에 도시된 2개의 인출 전극이 구비된 전지셀(80)의 조합을 더 적층하고 선형 리드 전극을 접합하면 적층형 2차 전지가 된다.

(실시예 5)

전고체 리튬 이온 2차 전지에서는 특히 고체 전해질에의 습기의 침입을 확실하게 차단할 필요가 있기 때문에 충전층의 측면에 보호막을 설치하여 밀폐시킨다. 보호막으로는 일반적으로 질화 실리콘 등의 질화물이나 수지 등이 알려져 있다. 이 보호막은 절연성이므로 전고체 리튬 이온 2차 전지에 한정되지 않고 다른 2차 전지의 인출 전극의 절연층로도 이용될 수 있다.

도 16은 절연층이 구비된 전지셀을 도시한 것이다. 도 16(A)는 평면도, 도 16(B)는 단면도이다. 충전층(84) 및 양전극(86)은 음전극 시트(82)보다 좁은 영역에 형성되고 충전층(84) 및 양전극(86)의 측면은 주위를 둘러싸는 형태로 절연층(92)이 구비되어 있다. 이 절연층(92)을 양전극의 인출 측에 음전극(82)의 단부측 면까지 덮도록 연신하여 설치한 구조로 한다.

도 17은 절연층이 구비된 전지셀(90)의 양전극(86)을 대향시켜 중첩되게 한 경우의 상태를 설명하는 도면이다. 도 17(A)는 절연층이 구비된 전지셀(90-1)의 양전극(86-1)과 인출 전극이 구비된 전지셀(90-2)의 양전극(86-2)을 대향시키고 그 사이에 선형 리드 전극(38)을 도시한 것이다. 선형 리드 전극(38)은 절연층(92-1, 92-2)으로 덮힌 영역에 배치되기 때문에 절연 피막을 할 필요가 없다.

도 17(B)는 절연층이 구비된 전지셀(90-1)과 절연층이 구비된 전지셀(90-2)을 적층하여 압력을 가한 후의 상태이며, 선형 리드 전극(38)이 있는 부분의 단면도와 선형 리드 전극(38)이 없는 부분의 단면도이다. 양전극(86-1, 86-2)과 충전층(84-1, 84-2)은 절연층(92-1, 92-2)에 의해 둘러싸이고, 선형 리드 전극(38)도 절연층(92-1, 92-2)에 의해 둘러싸여 있으므로, 선형 리드 전극(38)이 다른 층과 단락되지 않는다. 도 17에 도시된 2개의 절연층이 구비된 전지셀(90)의 조합을 더 적층하고 선형 리드 전극을 접합하면 적층형 2차 전지가 된다.

(실시예 6)

선형 리드 전극은 가는 선으로서 간단하게 길이를 길게 할 수 있고 취급도 용이하기 때문에 선형 리드 전극을 복수의 적층형 2차 전지에 공통되는 인출 전극으로 이용할 수 있다.

도 18은 2개의 적층형 2차 전지에 대해서 리드 전극을 공통으로 한 적층형 2차 전지의 제조예를 나타내고 있다. 도 18(A)는 평면도, 도 18(B)는 (A)의 적층형 2차 전지(40-1)의 우측면으로부터 본 단면도이다. 여기서는 2개의 적층형 2차 전지를 나타내고 있지만 선형 리드 전극을 공통으로 하는 적층형 2차 전지는 2개에 한정되지 않고 수 개로도 배열될 수 있다.

제조 방법은 간단하며 도 18의 예에서는 먼저 선형 리드 전극(38-23)을 직선적으로 연장시켜 그 위에 전지셀 2개를 평행하게 둔다. 적층형 2차 전지(40-1)와 적층형 2차 전지(40-2)는 평행하며 동일한 작업이 가능하기 때문에 적층형 2차 전지(40-1)에 대하여 설명하면, 선형 리드 전극(38-23) 위에 전지셀(14)을 두고, 다음에 선형 리드 전극(38-12)을 두고 전지셀(10-13)을 둔다. 같은 프로세스로 순서대로 선형 리드 전극(30-22), 전지셀(10-12), 선형 리드 전극(38-11), 전지셀(10-11), 선형 리드 전극(38-21)을 둔다. 마지막으로 압력을 가하여 적층형 2차 전지(40-1)와 적층형 2차 전지(40-2)가 완성된다.

이와 같이 하여 선형 리드 전극을 공통으로 한 적층형 2차 전지는 복수의 적층형 2차 전지를 동시에 제조할 수 있으며, 평행 접속된 적층형 2차 전지로서, 그리고 공통되는 선형 리드 전극을 절단하면 각각의 적층형 2차 전지로서 사용할 수 있어 대량 생산이 가능하다.

(실시예 7)

도 19는 절연층이 구비된 전지셀을 사용하여 선형 리드 전극을 공통화한 절연층이 구비된 적층형 2차 전지의 제조 예시로서, 도 19(A)는 평면도, 도 19(B)는 적층형 2차 전지(94-1)의 단면도이다. 절연층이 구비된 적층형 2차 전지(94-1, 94-2)는 절연층이 구비된 전지셀(90-11, 90-12, 90-13, 90-14, 90-15)의 절연층(92-1, 92-2)을 양단까지 연장하여 제조하고, 양극용의 선형 리드 전극(38-11, 38―12, 38―13)은 적층형 2차 전지(94-1, 94-2)에 공통화되어 있다. 음전극 시트에서 음전극의 인출을 겸용하고 있기 때문에 절연층이 구비된 적층형 2차 전지(94-1) 및 절연층이 구비된 적층형 2차 전지(94-2)와도 개별적으로는 음전극을 인출시킬 필요가 없으나, 절연층이 구비된 적층형 2차 전지(94-1)와 절연층이 구비된 적층형 2차 전지(94-2)의 음전극을 접속하는 선형 리드 전극(38-21)이 필요하게 된다.

이 음전극을 접속하는 선형 리드 전극(38-21)은 도 19에서는 음전극 인출부의 최상위면에 배치되어 있지만, 적층형 2차 전지(94-1)에서는 적층된 각 절연층이 구비된 전지셀(90-11, 90-12, 90-13, 90-14, 90-15)의 어느 접촉면이라도 된다. 또한 양전극용의 선형 리드 전극(38-11, 38―12, 38―13)과는 중첩되는 않는 것은 당연하다.

이상 절연층이 구비된 전지셀을 사용하여 선형 리드 전극을 공통화한 예로서 설명하였으나, 이 경우도 제조 후에 각각의 적층형 2차 전지로서 이용하는 경우에는 각 적층형 2차 전지의 음전극을 접속하는 선형 리드 전극(38-21)은 필요하지 않다.

(실시예 8)

도 20은 절연층이 구비된 적층형 2차 전지끼리를 적층하여 전기적으로 병렬 접속하여 용량을 대폭 증대시키는 경우의 절연층이 구비된 적층형 2차 전지의 제조 예시를 도시한 것이다. 도 20(A)는 평면도, 도 20(B)는 절연층이 구비된 적층형 2차 전지(94-1)의 단면도이다. 도 20(A)는 2개의 절연층이 구비된 적층형 2차 전지(94-1, 94-2)를 나타내고 있지만, 양전극용의 선형 리드 전극(38-21, 38-22, 38-23)으로 구부려 접어서 자바라(蛇腹)형으로 복수의 절연층이 구비된 적층형 2차 전지를 적층할 수 있어, 적층 수만큼의 절연층이 구비된 적층형 2차 전지를 동시에 제조한다.

절연층이 구비된 적층형 2차 전지(94-1)는 절연층이 구비된 전지셀(90-11)의 절연층을 양단까지 연장하여 제조하고, 적층하는 절연층이 구비된 전지셀(90-11, 90-12, 90-13, 90-14, 90-15, 90-16)도 마찬가지로 절연층은 음전극 시트의 양단까지 연신되어 형성된다. 절연층이 구비된 적층형 2차 전지(94-2)에 대해서도 동일한 구성으로 되어 있다. 도 20에서 나타낸 바와 같이, 각각의 절연층이 구비된 적층형 2차 전지는 더 적층되기 때문에 적층하는 절연층이 구비된 적층형 2차 전지끼리의 음전극이 접속되게 하기 위해, 양측의 가장 바깥층이 음전극과 되도록 절연층이 구비된 전지셀을 적층한다. 이와 같은 구조에 의해 적층하는 것만으로 음전극끼리의 접속이 가능해진다.

도 21은 도 21에 도시된 2개의 절연층이 구비된 적층형 2차 전지를 구부려 적층한 상태를 나타낸 도면이다. 도 21(A)는 적층한 절연층이 구비된 적층형 2차 전지의 선형 리드 전극을 나타낸 단면도이며, 단면의 위치를 선형 리드 전극의 위치에 맞추어 어긋나게 하고 있다. 도 21(B)는 도 21(A)의 우측면으로부터 본 단면도이다. 절연층이 구비된 적층형 2차 전지(94-1)에 절연층이 구비된 적층형 2차 전지(94-2)를 절곡하여 적층하고, 음전극인 가장 바깥층을 접속시킨다. 양전극용의 선형 리드 전극(38-21, 38-22, 38-23)은 어느 하나의 개소에서 접속함으로써 모든 양전극이 접속된 양극이 된다.

절연층이 구비된 적층형 2차 전지(94-1)에 대해 절연층이 구비된 적층형 2차 전지(94-2)를 절곡하여 적층하기 때문에 절연층이 구비된 적층형 2차 전지(94-1)와 절연층이 구비된 적층형 2차 전지(94-2)는 접촉면에 대해서 대칭인 위치 관계로 되고, 절연층이 구비된 전지셀(90-21, 90-22, 90-23, 90-24, 90-25, 90-26)도 절연층이 구비된 전지셀(90-11, 90-12, 90-13, 90-14, 90-15, 90-16)에 대해 대칭인 관계로 된다. 따라서 선형 리드 전극(38-21, 38-22, 38-23)은 각각 중첩된 위치에 있게 되고, 같은 위치에 2개의 선형 리드 전극이 존재하게 된다. 이 위치 관계에서는 선형 리드 전극이 중첩된 부분에서 두께가 두꺼워진다. 이를 피하기 위해 절곡하여 적층한 절연층이 구비된 적층형 2차 전지(94-2)의 위치를 적어도 선형 리드 전극에 해당하는 만큼 비켜 두면 된다.

이상 본 발명의 실시형태를 설명하였으나, 본 발명은 그 목적과 장점을 해치지 않는 적절한 변형을 포함하고, 전술한 실시 형태에 의해 제한되지 않는다.

10, 10-1, 10-2, 10-3, 10-4, 10-5 전지셀
12, 12-1, 12-2, 12-3, 12-4 음전극
14 충전층
16 양전극
18 전지셀의 각종 적층 구조
20 양극
22 음극
30 시트형 리드 전극의 인출
32 양극 용 시트형 리드 전극
34 음극용 시트형 리드 전극
36 장방형 리드 전극
38, 38-11, 38-12, 38-13, 38-21, 38-22 선형 리드 전극
40 적층형 2차 전지
42 도전성 시트
44 전극 시트
46 저항 측정기
48 빗살형 도전 시트
50 리드 전극
52 접촉 저항 측정 결과
54 면접촉 저항
56 선접촉 저항
60, 66 빗살형 전극 시트
62 양극 결합부
64 음극 결합부
70 적층형 2차 전지
80, 80-1, 80-2 인출 전극이 구비된 전지셀
82, 82-1, 82-2 음전극 시트
84, 84-1, 84-2 충전층
86, 86-1, 86-2 양전극
88 절연 피막
90, 90-1, 90-2 절연층이 구비된 전지셀
92, 92-1, 92-2 절연층
94 절연층이 부가된 적층형 2차 전지

Claims

음전극과 양전극에 전기를 축적하는 충전층을 협지한 평면 형상의 전지셀을 복수개 적층하는 적층형 2차 전지에 있어서,
인접하는 전지셀은, 음전극은 음전극끼리, 양전극은 양전극끼리 접촉하도록 적층되고,
접촉하는 2개의 음전극 사이 및 접촉하는 2개의 양전극 사이 중 적어도 어느 한쪽에 음전극면 또는 양전극면보다 좁은 인출용 리드 전극을 협지시키고,
리드 전극을 인출하는 면에서 볼 때 상이한 층의 전극 간에 협지되는 리드 전극이 모두 동시에 중첩되는 영역이 없도록 배치되어 있는,
적층형 2차 전지.
제1항에 있어서,
전극 간에 협지되는 상기 리드 전극은 하나 또는 복수개의 리드 전극인,
적층형 2차 전지.
제1항 또는 제2항에 있어서,
전극 간에 협지되는 상기 리드 전극은 선형(線形)인,
적층형 2차 전지.
제1항 또는 제2항에 있어서,
전극 간에 협지되는 상기 리드 전극은 장방형인,
적층형 2차 전지.
제4항에 있어서,
전극 간에 협지되는 상기 장방형의 리드 전극은 적층부로부터 외부를 향해 서서히 폭이 넓게 되어 있는,
적층형 2차 전지.
제1항에 있어서,
상기 리드 전극의 저항률은, 접촉하는 상기 양전극 및 상기 음전극의 저항률보다 낮거나 같은,
적층형 2차 전지.
제6항 있어서,
상기 리드 전극은, 접촉하는 양전극 및 음전극으로부터의 전류를 상기 리드 전극에 집중시키기 위해, 전지셀 외부로의 인출부로부터 전극 내부의 단부까지 신장한 형상인,
적층형 2차 전지.
제4항에 있어서,
상기 장방형의 리드 전극은, 공통 전극부로부터 복수의 리드 전극이 빗살형으로 설치되고, 일체로 구성되어 있는,
적층형 2차 전지.
제8항에 있어서,
빗살형으로 설치된 상기 리드 전극은, 음극의 인출 전극으로서 사용되는 경우에는 접촉하는 2개의 음전극 간에, 양극의 인출 전극으로서 사용되는 경우에는 접촉하는 2개의 양전극 간에, 각각의 리드 전극을 협지하고, 양극용의 리드 전극과 음극용의 리드 전극이 동시에 중첩되지 않게 배치되는,
적층형 2차 전지.
제8항에 있어서,
빗살형으로 설치된 상기 리드 전극의 수가 필요한 전극 간의 수보다 많고, 동일한 전극 간에 상기 복수의 리드 전극을 배치하는,
적층형 2차 전지.
제1항에 있어서,
상기 리드 전극은 전지셀의 단부 부근에 단락 방지용의 절연층이 설치되어 있는,
적층형 2차 전지.
제1항에 있어서,
적층형 2차 전지로서 적층하는 유닛인 전지셀의 충전층과 리드 전극이 접하는 전극의 다른 전극의 리드 전극과 접하는 부분과 측면부가 절연층으로 덮혀져 있는,
적층형 2차 전지.
제1항에 있어서,
리드 전극에서의 인출은 양전극 또는 음전극의 한쪽으로만 하고,
다른 음전극 또는 양전극을 충전층 영역보다 연신하여 인출 전극으로서 중첩시키는,
적층형 2차 전지.
제1항에 있어서,
적층형 2차 전지로서 적층하는 유닛인 전지셀은, 상기 양전극 또는 상기 음전극 상에 상기 양전극 또는 상기 음전극보다 좁은 영역에 충전층을 형성하고, 또한 상기 충전층보다 좁은 영역에 상기 양전극 또는 상기 음전극 대응하는 음전극 또는 양전극을 형성하고,
상기 전지셀을 상기 양전극 또는 상기 음전극끼리 접촉하도록 중첩시키고,
상기 충전층에 둘러싸인 상기 양전극 또는 상기 음전극을 리드 전극에서 외부로 인출하는,
적층형 2차 전지.
제13항에 있어서,
상기 리드 전극은 상기 충전층에 둘러싸인 상기 양전극 또는 상기 음전극으로부터 외부로 인출하도록 배치되고, 상기 충전층 및 한쪽의 전극과 접하는 부분은 절연층으로 피막 되어 있는,
적층형 2차 전지.
제13항에 있어서,
상기 리드 전극은 상기 충전층에 둘러싸인 상기 양전극 또는 상기 음전극으로부터 외부에 인출하도록 배치되고, 적어도 상기 리드 전극과 접하는 상기 충전층 및 한쪽의 전극부의 영역에는 절연층을 구비된,
적층형 2차 전지.
제1항에 있어서,
상기 복수의 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 한,
적층형 2차 전지.
제17항에 있어서,
양전극 또는 음전극의 한쪽을 충전층 영역으로부터 연신하여 인출 전극으로 하고, 복수의 적층형 2차 전지를 전기적으로 결합하는 리드 전극을 배치하고,
다른 전극은 복수의 상기 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 한,
적층형 2차 전지.
제17항에 있어서,
상기 적층형 2차 전지의 양 측면의 전극을 동일한 양전극 또는 음전극으로 하고,
양전극 또는 음전극의 한쪽을 충전층 영역으로부터 연신하여 인출 전극으로 하고, 연신하여 인출 전극으로 한 전극은 상기 복수의 적층형 2차 전지 사이를 리드 전극으로 접속하지 않고,
다른 전극은 상기 복수의 적층형 2차 전지의 각 전극 접촉부로부터의 리드 전극을 공통으로 하고,
상기 리드 전극을 공통으로 하여 상기 복수의 적층형 2차 전지를 조립한 후, 상기 적층형 2차 전지의 외부에 있는 공통되는 상기 리드 전극을 구부려서 복수의 상기 적층형 2차 전지를 자바라(蛇腹) 상에 절곡하여 상기 적층형 2차 전지를 중첩시키는,
적층형 2차 전지.