KR20150132477A - 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법 - Google Patents

땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법 Download PDF

Info

Publication number
KR20150132477A
KR20150132477A KR1020157029616A KR20157029616A KR20150132477A KR 20150132477 A KR20150132477 A KR 20150132477A KR 1020157029616 A KR1020157029616 A KR 1020157029616A KR 20157029616 A KR20157029616 A KR 20157029616A KR 20150132477 A KR20150132477 A KR 20150132477A
Authority
KR
South Korea
Prior art keywords
solder
resist
circuit board
heating
solder powder
Prior art date
Application number
KR1020157029616A
Other languages
English (en)
Inventor
다케카즈 사카이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20150132477A publication Critical patent/KR20150132477A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • H05K3/3484—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0343—Manufacturing methods by blanket deposition of the material of the bonding area in solid form
    • H01L2224/03442—Manufacturing methods by blanket deposition of the material of the bonding area in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/03849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H01L2224/81075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8122—Applying energy for connecting with energy being in the form of electromagnetic radiation
    • H01L2224/8123—Polychromatic or infrared lamp heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81409—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81411—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81413—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81401—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/81416—Lead [Pb] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/384—Bump effects
    • H01L2924/3841—Solder bridging
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0769—Dissolving insulating materials, e.g. coatings, not used for developing resist after exposure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
    • H05K2203/0786—Using an aqueous solution, e.g. for cleaning or during drilling of holes
    • H05K2203/0789—Aqueous acid solution, e.g. for cleaning or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/12—Using specific substances
    • H05K2203/122—Organic non-polymeric compounds, e.g. oil, wax, thiol
    • H05K2203/124—Heterocyclic organic compounds, e.g. azole, furan
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

땜납 회로 기판의 제조 방법이며, 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과, 상기 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과, 상기 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과, 상기 레지스트를 제거하는 레지스트 제거 공정과, 상기 프린트 배선판을 가열해서 땜납 분말을 용융시키는 제1 가열 공정을 순차 행하는 것을 특징으로 한다.

Description

땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법 {METHOD FOR MANUFACTURING SOLDERING CIRCUIT BOARD, SOLDERING CIRCUIT BOARD, AND METHOD FOR MOUNTING ELECTRONIC COMPONENT}
본 발명은, 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법에 관한 것이다. 본원은 2013년 4월 9일에, 일본에 출원된 일본 특허 출원 제2013-081208호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
최근, 회로 패턴 위에, IC 소자, 반도체 칩 등의 전자 부품을 땜납 접합한 전자 회로가 실용화되고 있다. 이 회로 패턴은 플라스틱 기판, 세라믹 기판, 혹은 플라스틱 등을 코팅한 절연성 기판 위에 형성된다.
이러한 전자 회로를 제조할 때에, 전자 부품의 리드 단자를 회로 패턴의 소정의 부분에 접합시키는 방법으로서는, 이하의 방법이 알려져 있다. 예를 들어, 기판 위의 도전성 회로 전극의 표면에, 미리 땜납층을 형성해 두고, 그 땜납층 위의 소정의 부분에 땜납 페이스트 또는 플럭스를 인쇄한다. 그 후, 리드 단자와 땜납 페이스트의 위치 정렬을 하면서 전자 부품을 땜납층 위에 적재하여 리플로우 시킴으로써 땜납 접합을 행하는 방법이 알려져 있다. 또한, 땜납 기판 위에 형성된 땜납층과 베어 칩측에 형성된 금 스터드 범프를 중첩해 가압하면서 가열하고, 땜납을 용융시켜서 실장하는 플립 칩 본더에 의한 실장도 알려져 있다.
최근에는, 전자 제품의 소형화에 수반하여, 파인 피치화된 기판 위에, 예를 들어 150㎛ 피치 이하의 FC(Flip Chip) 등의 파인 피치의 전자 부품이 탑재되어 있다. 그로 인해, 기판 위에 파인 피치의 세밀한 회로 패턴이 형성된 땜납 회로 기판이 요망되고 있다.
상기 전자 부품의 접합 방법에서는, 땜납 막에 의한 회로 패턴(이후에는, 땜납 회로라고 기재한다)을 형성하기 위해서, 도금법, 핫 에어 레벨링(HAL)법, 혹은, 땜납 분말 페이스트를 기판 위에 인쇄하고, 그 페이스트를 리플로우하는 방법 등이 사용되어 왔다. 그러나, 도금법에서는, 땜납층을 두껍게 하기가 곤란하기 때문에, 전자 부품의 회로 패턴에의 접합 강도가 약해지고, 전자 부품이 기판으로부터 박리되어버릴 우려가 있었다. 또한, HAL법, 땜납 페이스트의 인쇄 및 리플로우를 행하는 방법에서는, 파인 피치의 회로 패턴의 형성이 곤란했다.
따라서, 땜납층의 두께를 확보하고, 또한 파인 피치화에 대응하는 땜납 회로를 형성하는 방법으로서, 예를 들어 특허문헌 1에는, 프린트 배선판 위의 금속 회로 노출부에, 선택적으로 점착성을 부여한 점착부를 형성하고, 그 점착부에 땜납 분말을 부착시킨 후, 프린트 배선판을 가열하여 땜납 분말을 용융시켜서 땜납 회로를 형성하는 방법이 개시되어 있다.
상기와 같은 땜납 회로가 형성된 땜납 회로 기판을 제조할 때는, 금속 회로 표면 전체에 땜납층을 형성할 필요는 없다. 즉, 땜납층을 형성하는 것은, 금속 회로 표면에서 전자 부품을 접합하는 부분에만 하면 되고, 그 부분 이외의 금속 회로의 표면에 땜납층을 형성하면, 땜납층의 재료인 땜납 합금이 낭비된다.
또한, 땜납 합금은 용융시에 표면 장력의 영향으로 금속 회로의 폭이 넓은 부분으로 이동하기 때문에, 그 부분의 땜납층의 두께가 두꺼워진다. 이에 의해, 땜납 회로 기판의 땜납층 두께에 변동이 발생하면, 땜납층의 형성 공정 후에 행하는 전자 부품의 접합 공정에 있어서, 전자 부품의 리드 단자와 회로 패턴의 접합 강도에 변동이 발생하는 등의 악영향이 있다.
이로 인해, 특허문헌 1에 기재된 땜납 회로 형성 방법을 사용해서 땜납 회로 기판을 제조할 때에는, 금속 회로 전극의 표면 중 전자 부품을 접합하는 개소 이외의 부분을 솔더 레지스트로 덮는 경우가 많다.
구체적으로는, 우선, 도 1의 (a)에 도시한 바와 같이, 기판(1)의 표면에 금속을 포함하는 회로 패턴(2)을 형성한다. 이어서, 도 1의 (b)에 도시한 바와 같이, 전자 부품과의 접합 개소(3)를 제외한 회로 패턴(2)의 표면을 솔더 레지스트(4)로 덮는다. 그 후, 도 1의 (c)에 도시한 바와 같이, 접합 개소(3)의 회로 패턴(2)의 표면에 점착성을 부여해서 점착부(5)를 형성한다. 계속해서, 도 1의 (d)에 도시한 바와 같이, 점착부(5)에 땜납 분말(6)을 부착시킨다. 이 땜납 분말(6)을 용융시킴으로써, 도 1의 (e)에 도시한 바와 같이 땜납층(7)을 형성하여 땜납 회로 기판(8)을 제조한다.
그 후, 도 1의 (f)에 도시한 바와 같이, 땜납층(7) 위에 전자 부품(9)의 전극부(10)와의 위치를 맞춰 플립 칩 본더로 가열하면서 가압하고, 땜납층(7)에 의한 땜납 회로(11)를 용해시킨다. 그리고 도 1의 (g)에 도시한 바와 같이, 전자 부품(9)이 땜납 회로 기판(8)의 용해 후의 땜납 회로(13)에 접합된 실장 기판(12)을 제조한다. 또한, 전극 부분(10)에 형성된 돌기부는 스터드 범프라고 불리며, 땜납층(7)과의 접합을 안정화시키기 위해서 마련되어 있다.
일본 특허 공개 평7-7244호 공보
그러나, 특허문헌 1에 기재된 땜납 회로 형성 방법을 사용해서 땜납 회로 기판을 제조할 때에, 땜납 회로의 패턴을 미세화하기 위해서는, 도 1의 (b)에 나타내는 솔더 레지스트(4)의 패턴도 미세화할 필요가 있다. 그러나, 일반적으로 사용되는 솔더 레지스트의 패턴의 미세화에는 한계가 있었다.
또한, 통상 도 1의 (g)에 나타내는 전자 부품(9)과 솔더 레지스트(4) 사이에, 전자 부품(9)을 고정시키기 위한 수지를 충전하지만, 파인 피치가 되면, 전자 부품(9)의 전극부(10)를 작게 하지 않을 수 없어, 충분한 간격을 얻기 어려운 상태였다.
특히, 전자 부품으로서 베어 칩을 사용할 때에 파인 피치가 되면, 베어 칩에 형성하는 스터드 범프의 영향에 의해 전극부를 2열 이상으로 형성할 필요가 있다. 그러나, 전자 부품의 전극부는 점점 작아지고, 전자 부품과 기판의 간격은 점점 얻기 어려운 상태로 되고 있었다.
즉, 도 1의 (b), (e)에 나타내는 공정을 실시하기 위해서, 솔더 레지스트에는, 고정밀도로 포토리소그래피 기술을 적용할 수 있음과 함께, 땜납의 용융 온도를 견딜 수 있는 수지를 사용한다. 땜납의 용융 온도는 통상, 200℃를 초과하지만, 그러한 온도에 견디는 수지의 종류는 한정되어 있고, 그 한정된 종류의 수지 중에서 포토리소그래피 기술에 의한 미세한 패터닝에 적용 가능한 수지는 적었다.
본 발명은, 상기 문제점을 해결하고, 땜납층이나 땜납 범프를 필요한 미세 부분만 형성할 수 있는 기술에 의한 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법을 제공하는 것을 과제로 한다.
본 발명자는, 상기 과제를 해결하기 위해 예의 노력 검토한 결과, 본 발명에 도달했다. 즉, 본 발명은 하기에 관한 것이다.
(1) 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과, 상기 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과, 상기 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과, 상기 레지스트를 제거하는 레지스트 제거 공정과, 상기 프린트 배선판을 가열해서 땜납 분말을 용융시키는 제1 가열 공정을 순차 행하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
(2) 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과, 상기 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과, 상기 레지스트를 제거하는 레지스트 제거 공정과, 상기 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과, 상기 프린트 배선판을 가열해서 땜납 분말을 용융시키는 제1 가열 공정을 순차 행하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
(3) 상기 땜납 부착 공정 직후에, 제2 가열 공정을 마련하는 것을 특징으로 하는, 전항 (1) 또는 (2)에 기재된 땜납 회로 기판의 제조 방법.
(4) 상기 레지스트 제거 공정과 상기 제1 가열 공정 사이에, 상기 땜납 분말에 플럭스를 도포하는 공정을 마련하는 것을 특징으로 하는, 전항 (1) 내지 (3) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법.
(5) 상기 레지스트가 알칼리 현상형이며, 상기 레지스트 제거 공정에 있어서, 알칼리성 액을 사용해서 상기 레지스트를 제거하는 것을 특징으로 하는, 전항 (1) 내지 (4) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법.
(6) 상기 땜납 분말이 Sn-Pb계 땜납 분말이고, 제1 가열 공정에서의 가열 온도가 200℃ 내지 350℃의 범위 내이며, 제2 가열 공정에서의 가열 온도가 100℃ 내지 180℃의 범위 내인 것을 특징으로 하는, 전항 (2) 내지 (5) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법.
(7) 상기 땜납 분말이 Sn-Ag계 땜납 분말이고, 제1 가열 공정에서의 가열 온도가 250℃ 내지 350℃의 범위 내이며, 제2 가열 공정에서의 가열 온도가 100℃ 내지 180℃의 범위 내인 것을 특징으로 하는, 전항 (2) 내지 (5) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법.
(8) 상기 도전성 회로 전극이 구리 합금을 포함하고, 상기 점착부 형성 공정에 있어서, 상기 구리 합금과, 벤조트리아졸계 유도체, 나프토트리아졸계 유도체, 이미다졸계 유도체, 벤즈이미다졸계 유도체, 머캅토벤조티아졸계 유도체, 벤조티아졸티오 지방산계 유도체와의 반응에 의해, 상기 레지스트에 덮여 있지 않은 부분에 점착성을 부여하는 것을 특징으로 하는, 전항 (1) 내지 (7) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법.
(9) 전항 (1) 내지 (8) 중 어느 한 항에 기재된 땜납 회로 기판의 제조 방법을 사용해서 제작한 땜납 회로 기판.
(10) 전항 (9)에 기재된 땜납 회로 기판에, 전자 부품을 적재하는 전자 부품 적재 공정과, 상기 땜납 분말을 리플로우해서 상기 전자 부품의 전극 부분과 상기 땜납 회로 기판을 접합하는 전자 부품 접합 공정을 포함하는 것을 특징으로 하는, 전자 부품의 실장 방법.
본 발명의 실시 형태의 일 형태에 의하면, 땜납 분말을 점착부에 부착시킨 후에 레지스트를 제거하고, 또는, 레지스트를 제거한 후에 땜납 분말을 점착부에 부착시키고, 그 후에 땜납 분말을 용융시킨다. 그로 인해, 땜납 용융 시에는 기판 위에 레지스트가 존재하지 않아 내열성 레지스트를 사용할 필요가 없다. 따라서, 레지스트의 선택 폭을 확장시킬 수 있고, 예를 들어 파인 피치에 최적인 레지스트를 선택할 수 있다. 이에 의해, 파인 피치화한 땜납 회로를 형성할 수 있다. 또한, 전자 부품의 실장 부분에 솔더 레지스트가 존재하지 않기 때문에, 전자 부품의 스터드 범프를 낮게 할 수 있다.
도 1은, 종래의 땜납 회로 기판의 제조 방법을 도시하는 도면이며, (a) 내지 (g)는 단면도이다.
도 2는, 본 발명의 제1 실시 형태인 땜납 회로 기판의 제조 방법을 도시하는 도면이며, (a) 내지 (h)는 단면도이다.
도 3은, 종래의 땜납 회로 기판의 제조 방법을 도시하는 도면이며, (a) 내지 (c)는 단면도이다.
도 4는, 본 발명의 실시 형태인 땜납 회로 기판의 제조 방법을 도시하는 도면이며, (a) 내지 (c)는 단면도이다.
이하, 본 발명의 실시 형태인 땜납 회로 기판의 제조 방법에 대해서, 도 2를 참조하여 설명한다. 또한, 이하의 설명에서 사용하는 도면은 모식적인 것으로, 길이, 폭 및 두께의 비율 등은 실제의 것과 동일하다고는 한정되지 않는다.
본 실시 형태의 땜납 회로 기판의 제조 방법(이후에는, 간단히 「제조 방법」이라고 기재한다)은, 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과, 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과, 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과, 레지스트를 제거하는 레지스트 제거 공정과, 프린트 배선판을 가열해서 땜납 분말을 용융하는 제1 가열 공정을 적어도 구비하고 있다. 또한, 본 실시 형태의 제조 방법에 있어서는, 땜납 부착 공정 직후에, 점착부에의 땜납 분말의 부착력을 높이기 위한 제2 가열 공정을 구비하고 있다. 또한, 본 실시 형태의 제조 방법에 있어서는, 제1 가열 공정 후에, 전자 부품의 전극 부분과 땜납 회로 기판의 땜납 회로를 접합하는 전자 부품 접합 공정을 구비하고 있다. 이하, 각 공정에 대해서 순차 설명한다.
미리, 도 2의 (a)에 도시한 바와 같은 프린트 배선판(23)을 준비한다. 프린트 배선판(23)으로서는, 기판(24) 위에 금속 등의 도전성 물질을 사용해서 회로 패턴(도전성 회로 전극)(25)을 형성한 편면 프린트 배선판, 양면 프린트 배선판, 다층 프린트 배선판 혹은 플렉시블 프린트 배선판 등을 사용할 수 있다. 구체적으로는, 플라스틱 기판, 플라스틱 필름 기판, 유리 천 기판, 종이 기질 에폭시 수지 기판, 세라믹스 기판 등에 금속판을 적층한 기판, 혹은, 금속 기재에 플라스틱 또는 세라믹스 등을 피복한 절연 기판을 들 수 있다. 또한, 도전성 물질로서는, 예를 들어 구리 혹은 구리 합금을 들 수 있지만, 이들에 한정되지 않고, 후술하는 점착성 부여 화합물에 의해 점착성을 부여할 수 있는 물질이면 된다. 이러한 도전성 물질에는 구리의 이외에, 예를 들어 Ni, Sn, Ni-Al, 땜납 합금 등을 포함하는 물질이 있다.
[레지스트 형성 공정]
우선, 도 2의 (b)에 도시한 바와 같이, 프린트 배선판(24)의 전자 부품 접합 개소(26)를 제외한 회로 패턴(25)의 표면(25a)을 레지스트(27)로 덮는다. 후술하는 바와 같이, 땜납 분말을 용융시키기 전에 레지스트(27)를 제거하기 때문에, 레지스트(27)에는 땜납의 용융 온도에 대하여 내열성을 갖는 솔더 레지스트를 사용할 필요는 없다. 본 실시 형태의 제조 방법에서 사용하는 레지스트(27)에는, 나중에 설명하는 점착부 형성 공정에 있어서, 회로 패턴(25)의 표면(25a) 중 점착성을 부여하지 않는 부분을 충분히 보호할 수 있는 성질을 갖는 레지스트이며, 또한, 점착성 부여 화합물을 변질시키지 않는 레지스트를 사용한다. 즉, 레지스트(27)에는, 땜납 분말의 용융 온도에서의 내열성을 갖고 있지 않아도 포토리소그래피 기술을 사용한 미세한 패터닝에 적용 가능한 레지스트를 사용할 수 있다. 이에 의해, 기판(24) 위에 파인 피치화된 미세한 패턴의 접합 개소(26)를 형성할 수 있다.
또한, 본 실시 형태의 제조 방법에 있어서는, 회로 패턴(25)의 표면(25a)에서 반응시키는 점착성 부여 화합물을 변질시키지 않는 레지스트(27)를 사용하는 것이 바람직하다. 나중에 예시하는 점착성 부여 화합물은 내알칼리성을 갖기 때문에, 레지스트(27)로서는, 알칼리 현상형 재질, 즉 알칼리 가용성 수지를 포함하는 레지스트를 사용하는 것이 바람직하다. 이러한 레지스트로서는, 예를 들어 PVA계 포토레지스트, 폴리옥시알킬렌계 포토레지스트, 폴리에테르에스테르계 포토레지스트 등을 들 수 있다. 또한, 레지스트(27)의 현상액으로서는, 예를 들어 테트라메틸암모늄히드록시드(TMAH), 수산화 테트라부틸암모늄(TBAH), 암모늄염 등을 들 수 있다.
[점착부 형성 공정]
이어서, 도 2의 (c)에 도시한 바와 같이, 전자 부품의 접합 개소(레지스트(27)에 덮여 있지 않은 부분)(26)의 회로 패턴(25)의 표면(25a)에 점착성을 부여함으로써, 점착부(28)를 형성한다. 구체적으로는, 다음에 설명한 바와 같이, 접합 개소(26)의 회로 패턴(25)의 표면(25a)에 있어서 점착성 부여 화합물을 반응시킴으로써, 점착부(28)를 형성할 수 있다.
본 실시 형태의 제조 방법에 있어서는, 회로 패턴(25)을 이루는 도전성 물질에 대하여 반응성이 강한 점착성 부여 화합물을 사용하는 것이 바람직하다. 도전성 물질에 구리를 사용하는 경우는, 바람직한 점착성 부여 화합물로서, 예를 들어 벤조트리아졸계 유도체, 나프토트리아졸계 유도체, 이미다졸계 유도체, 벤즈이미다졸계 유도체, 머캅토벤조티아졸계 유도체 및 벤조티아졸티오 지방산 등을 들 수 있다. 이들 점착성 부여 화합물은, 특히 구리에 대한 반응성이 강하지만, 다른 도전성 물질에도 점착성을 부여할 수 있다.
본 실시 형태의 제조 방법에서 적절하게 사용되는 벤조트리아졸계 유도체는, 화학식(1)로 표현된다.
Figure pct00001
단, 화학식(1)의 R1 내지 R4는, 독립적으로 수소 원자, 탄소수가 1 내지 16인 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
화학식(1)로 표현되는 벤조트리아졸계 유도체는, 일반적으로, R1 내지 R4의 탄소수가 많아질수록 점착성이 강해진다. 그로 인해, R1 내지 R4의 탄소수는 5 내지 16인 것이 바람직하다.
본 실시 형태의 제조 방법에 있어서 적절하게 사용되는 나프토트리아졸계 유도체는 화학식(2)로 표현된다.
Figure pct00002
단, 화학식(2)의 R5 내지 R10은, 독립적으로 수소 원자, 탄소수가 1 내지 16, 바람직하게는 탄소수가 5 내지 16의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
본 실시 형태의 제조 방법에 있어서 적절하게 사용되는 이미다졸계 유도체는, 화학식(3)으로 표현된다.
Figure pct00003
단, 화학식(3)의 R11, R12는, 독립적으로 수소 원자, 탄소수가 1 내지 16의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
본 실시 형태의 제조 방법에 있어서 적절하게 사용되는 벤즈이미다졸계 유도체는, 화학식(4)로 표현된다.
Figure pct00004
단, 화학식(4)의 R13 내지 R17은, 독립적으로 수소 원자, 탄소수가 1 내지 16의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
화학식(3) 및 화학식(4)로 표현되는 이미다졸계 유도체 및 벤즈이미다졸계 유도체에 대해서도, R11 내지 R17의 탄소수가 많아질수록 점착성이 강해진다. 그로 인해, R11 내지 R17의 탄소수는 5 내지 16인 것이 바람직하다.
본 실시 형태의 제조 방법에 있어서 적절하게 사용되는 머캅토벤조티아졸계 유도체는, 화학식(5)로 표현된다.
Figure pct00005
단, 화학식(5)의 R18 내지 R21은, 독립적으로 수소 원자, 탄소수가 1 내지 16, 바람직하게는 탄소수가 5 내지 16의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
본 실시 형태의 제조 방법에 있어서 적절하게 사용되는 벤조티아졸티오 지방산계 유도체는, 화학식(6)으로 표현된다.
Figure pct00006
단, 화학식(6)의 R22 내지 R26은, 독립적으로 수소 원자, 탄소수가 1 내지 16, 바람직하게는 탄소수가 1 또는 2의 알킬기, 알콕시기, F, Br, Cl, I, 시아노기, 아미노기 또는 OH기이다.
상기 점착성 부여 화합물은 물 또는 산성수에 용해시켜, 바람직하게는 pH3 내지 4정도의 미산성으로 조정한 상태에서 반응시키는 것이 바람직하다. 이러한 점착성 부여 화합물 용액의 pH 조정에 사용하는 물질로서는, 도전성 물질이 금속이라면, 예를 들어 염산, 황산, 질산, 인산 등의 무기산, 혹은, 포름산, 아세트산, 프로피온산, 말산, 옥살산, 말론산, 숙신산, 타르타르산 등의 유기산을 들 수 있다.
점착성 부여 화합물을 용해시킬 때, 점착성 부여 화합물의 농도는, 용해성, 사용 상황에 따라서 적절히 설정하면 되고, 엄밀하게 한정되는 것은 아니지만, 전체로서 0.05질량％ 내지 20질량％의 범위 내로 하는 것이 바람직하다. 이 범위 내의 농도로 설정하면, 점착성 부여 화합물을 취급하기 쉬워진다. 한편, 이 범위보다 저농도로 하면, 점착부(28)의 생성이 불충분해지므로 바람직하지 않다.
이어서, 점착성 부여 화합물 용액에 도 2의 (b)에 나타내는 프린트 배선판(23)을 침지시키거나 혹은 접합 개소(26)의 회로 패턴(25)의 표면(25a)에 점착성 부여 화합물 용액을 주액한다. 이에 의해, 도 2의 (c)에 도시한 바와 같이 접합 개소(26)의 회로 패턴(25)의 표면(25a)에 점착성이 부여되어 점착부(28)가 형성된다.
점착성 부여 화합물을 반응시킬 때의 적합한 온도는, 점착성 부여 화합물의 농도, 도전성 물질의 종류 등에 따라 바뀌기 때문에 특별히 한정되지 않는다. 그러나, 점착성 부여 화합물을 반응시킬 때의 온도는, 실온보다는 약간 높게 하는 쪽이 바람직하고, 30℃ 내지 60℃의 범위로 하는 것이 바람직하다. 이에 의해, 점착부(28)의 생성 속도, 생성량이 적절해진다.
또한, 점착성 부여 화합물을 반응시킬 때의 침지 시간은, 특별히 한정되지 않지만, 작업 효율 면에서 5초 내지 5분 정도의 범위가 되도록, 다른 조건을 조정하는 것이 바람직하다.
또한, 점착부(28)의 생성 속도, 생성량 등의 생성 효율이 보다 높아지는 점에서, 점착성 부여 화합물 용액 중에 농도 100 내지 1000ppm 정도의 구리 이온을 공존시키는 것이 바람직하다.
계속해서, 점착부(28)를 수세하여 건조시킨다. 본 실시 형태의 제조 방법에서는, 레지스트 형성 공정에서 파인 피치에 대응하도록 레지스트(27)가 미세하게 패터닝되어 있기 때문에, 도 2의 (c)에 도시한 바와 같이, 파인 피치화된 접합 개소(26)의 회로 패턴(25)의 표면(25a)에 점착부(28)가 형성된 프린트 배선판(29)이 얻어진다.
[땜납 부착 공정]
이어서, 프린트 배선판(29)에 땜납 분말을 뿌리는 등의 방법에 의해, 땜납 분말(30)을 점착부(28)에 부착시킨다. 그 후, 여분의 땜납 분말을 제거하면, 도 2의 (d)에 나타내는 프린트 배선판(31)이 얻어진다.
본 실시 형태의 제조 방법에서 사용하는 땜납 분말(30)로서는, 예를 들어 Sn-Pb계, Sn-Ag계, Sn-Pb-Ag계, Sn-Pb-Bi계, Sn-Pb-Bi-Ag계, Sn-Pb-Cd계의 땜납 합금을 포함하는 분말을 들 수 있다. 또한, 최근 산업 폐기물에 있어서의 Pb 배제의 관점에서, 땜납 분말(30)로서는, Pb를 포함하지 않는 Sn-In계, Sn-Bi계, In-Ag계, In-Bi계, Sn-Zn계, Sn-Ag계, Sn-Cu계, Sn-Sb계, Sn-Au계, Sn-Bi-Ag-Cu계, Sn-Ge계, Sn-Bi-Cu계, Sn-Cu-Sb-Ag계, Sn-Ag-Zn계, Sn-Cu-Ag계, Sn-Bi-Sb계, Sn-Bi-Sb-Zn계, Sn-Bi-Cu-Zn계, Sn-Ag-Sb계, Sn-Ag-Sb-Zn계, Sn-Ag-Cu-Zn계, Sn-Zn-Bi계의 땜납 합금을 포함하는 분말을 사용하는 것이 바람직하다.
땜납 분말(30)의 금속 조성으로서는, Sn이 63질량％, Pb가 37질량％의 공정 땜납(이하에서는, 63Sn/37Pb라고 기재한다)을 중심으로 하여, 96.5Sn/3.5Ag, 62Sn/36Pb/2Ag, 62.6Sn/37Pb/0.4Ag, 60Sn/40Pb, 50Sn/50Pb, 30Sn/70Pb, 25Sn/75Pb, 10Sn/88Pb/2Ag, 46Sn/8Bi/46Pb, 57Sn/3Bi/40Pb, 42Sn/42Pb/14Bi/2Ag, 45Sn/40Pb/15Bi, 50Sn/32Pb/18Cd, 48Sn/52In, 43Sn/57Bi, 97In/3Ag, 58Sn/42In, 95In/5Bi, 60Sn/40Bi, 91Sn/9Zn, 96.5Sn/3.5Ag, 99.3Sn/0.7Cu, 95Sn/5Sb, 20Sn/80Au, 90Sn/10Ag, 90Sn/7.5Bi/2Ag/0.5Cu, 97Sn/3Cu, 99Sn/1Ge, 92Sn/7.5Bi/0.5Cu, 97Sn/2Cu/0.8Sb/0.2Ag, 95.5Sn/3.5Ag/1Zn, 95.5Sn/4Cu/0.5Ag, 52Sn/45Bi/3Sb, 51Sn/45Bi/3Sb/1Zn, 85Sn/10Bi/5Sb, 84Sn/10Bi/5Sb/1Zn, 88.2Sn/10Bi/0.8Cu/1Zn, 89Sn/4Ag/7Sb, 88Sn/4Ag/7Sb/1Zn, 98Sn/1Ag/1Sb, 97Sn/1Ag/1Sb/1Zn, 91.2Sn/2Ag/0.8Cu/6Zn, 89Sn/8Zn/3Bi, 86Sn/8Zn/6Bi, 89.1Sn/2Ag/0.9Cu/8Zn 등을 들 수 있다. 또한, 땜납 분말(30)은, 다른 금속 조성의 땜납 분말을 2종류 이상 혼합한 것이어도 된다.
본 실시 형태의 제조 방법에 있어서의 땜납 분말(30)의 평균 입경은, 일본 공업 규격(JIS)에서 정해진 규격을 근거로 해서 적절히 설정하면 된다. 또한, JIS에서는 일반적으로, 땜납 분말의 입경에 관해서, 스크리닝에 의해 63 내지 22㎛, 45 내지 22㎛ 및 38 내지 22㎛ 등의 규격이 정해져 있다.
[제2 가열 공정]
본 실시 형태의 제조 방법에서는, 도 2의 (d)에 나타내는 부착 공정 직후에 제2 가열 공정을 마련하는 것이 바람직하다. 제2 가열 공정은, 점착부(28)에의 땜납 분말(30)의 보유 지지력을 높이기 위한 공정이다. 따라서, 제2 가열 공정을 행함으로써, 제2 가열 공정 이후의 각 공정에 있어서, 땜납 분말(30)이 점착부(28)로부터 탈리되기 어려워진다.
제2 가열 공정의 온도는, 100℃ 내지 180℃인 것이 바람직하다. 특히, 땜납 분말이 Sn-Pb계 땜납 분말 또는 Sn-Ag계 땜납 분말일 때 당해 온도 범위인 것이 바람직하다. 당해 온도 범위로 함으로써, 점착부(28)의 부착력을 보다 높게 할 수 있다.
또한, 상술한 바와 같이, 도전성 물질로서 구리를 사용함과 함께, 점착성 부여 화합물로서 나프토트리아졸계 유도체, 벤조트리아졸계 유도체, 이미다졸계 유도체, 벤즈이미다졸계 유도체, 머캅토벤조티아졸계 유도체 및 벤조티아졸티오 지방산 등을 사용하는 경우는, 본 공정에 있어서의 프린트 배선판(31)의 가열 온도를 100 내지 180℃의 범위 내로 하고, 가열 시간을 30 내지 120초의 범위 내로 하는 것이 바람직하다. 이 조건에 의해, 점착부(28)의 부착력이 보다 높아진다.
[레지스트 제거 공정]
이어서, 프린트 배선판(31)의 레지스트(27)를 박리한다. 레지스트(27)의 박리액 종류는, 땜납 분말(30)과 점착부(28)를 용해 및 변질시키지 않는 것이라면, 특별히 한정되지 않는다. 또한, 상술한 바와 같이, 나프토트리아졸계 유도체, 벤조트리아졸계 유도체, 이미다졸계 유도체, 벤즈이미다졸계 유도체, 머캅토벤조티아졸계 유도체 및 벤조티아졸티오 지방산 등을 점착성 부여 화합물로서 사용하는 경우는, 이들 점착성 부여 화합물을 변질시키지 않는 박리액을 사용한다. 이러한 박리액으로서는, 예를 들어 테트라메틸암모늄히드록시드(TMAH), 수산화나트륨 수용액, 수산화 테트라부틸암모늄(TBAH), 암모늄염 등의 알칼리성 박리액을 들 수 있다.
또한, 레지스트가 알칼리 현상형인 경우, 레지스트 제거 공정에 있어서, 알칼리성 액을 사용해서 레지스트를 제거하는 것이 바람직하다. 전술한 바와 같이, 레지스트는 알칼리 현상형이 바람직하다. 따라서, 알칼리성 액을 사용함으로써 레지스트의 제거를 용이하게 행할 수 있다. 또한, 알칼리성 액을 사용하면, 내알칼리성을 갖는 점착층에 있어서, 땜납 분말의 탈락을 억제할 수 있다.
본 공정에 의해, 도 2의 (e)에 도시한 바와 같이, 레지스트(27)를 박리한 프린트 배선판(32)을 얻는다. 레지스트 형성 공정 및 점착부 형성 공정에 있어서, 파인 피치화된 미세한 패턴의 점착부(28)가 형성되기 때문에, 프린트 배선판(32)에는 땜납 분말(30)이 파인 피치로 형성된다.
또한, 본 실시 형태의 제조 방법에서는, 점착부 형성 공정 후에 레지스트 제거 공정을 행하고, 그 후에 땜납 부착 공정을 행해도 된다. 이러한 제조 방법에서도 프린트 배선판(32)이 얻어진다.
또한, 본 실시 형태의 제조 방법에서는, 레지스트 제거 공정과 다음에 설명하는 제1 가열 공정 사이에, 땜납 분말(30)에 플럭스를 도포하는 공정을 마련해도 된다. 이 공정에 의해, 제1 가열 공정에서의 땜납 분말(30)의 용융성을 높일 수 있다. 땜납 분말(30)에 도포하는 플럭스로서는, 로진 등을 사용할 수 있다.
[제1 가열 공정]
이어서, 프린트 배선판(32)의 땜납 분말(30)을 용융시켜서, 도 2의 (f)에 도시한 바와 같이 접합 개소(26)의 회로 패턴(25)의 표면(25a)에 땜납층(33)을 형성한 땜납 회로 기판(34)을 얻는다. 땜납층(33)은, 나중에 땜납 회로를 구성하는 것이다.
땜납 분말(30)을 용융시킬 때의 가열 온도 및 가열 시간은, 땜납 분말(30)의 합금 조성 및 입경을 감안해서 적절히 설정하면 된다. 예를 들어, 땜납 분말(30)로서 91Sn/9Zn, 89Sn/8Zn/3Bi, 86Sn/8Zn/6Bi 등의 Sn-Zn계 땜납 합금을 포함하는 분말을 사용하는 경우, 가열 온도를 210 내지 230℃, 바람직하게는 210 내지 220℃, 가열 시간을 30 내지 60초, 바람직하게는 30 내지 40초로 하는 것이 바람직하다. 또한, 땜납 분말(30)로서 Sn-Pb계 땜납 합금을 포함하는 분말을 사용하는 경우, 가열 온도를 200 내지 350℃, 바람직하게는 200 내지 250℃, 가열 시간을 30 내지 60초, 바람직하게는 30 내지 40초로 하는 것이 바람직하다. 또한, 땜납 분말(30)로서 Sn-Ag계 땜납 합금을 포함하는 분말을 사용하는 경우, 가열 온도를 250 내지 350℃, 바람직하게는 220 내지 270℃, 가열 시간을 30 내지 60초, 바람직하게는 30 내지 40초로 하는 것이 바람직하다.
이러한 조건에 의해, 땜납 분말(30)이 양호하게 용융된다. 또한, 본 공정에서는 땜납 분말(30)의 표면 장력과 점착부(28)의 부착력에 의해, 점착부(28)로부터 거의 퍼지지 않고, 적당한 땜납 두께의 땜납층(33)이 형성된다.
다른 합금계의 땜납 분말(30)을 사용한 경우의 가열 온도는, 땜납 합금의 융점에 대하여 ＋20 내지 ＋50℃, 바람직하게는 합금의 융점에 대하여 ＋20 내지 ＋30℃로 하는 것이 바람직하다. 통상은, 가열 온도를 200℃ 내지 350℃의 범위 내로 하고, 가열 시간을 상기와 마찬가지 범위로 설정하면 된다.
[전자 부품 접합 공정]
이어서, 전자 부품(35)으로서 파인 피치의 베어 칩을 실장하는 경우에는 플립 칩 본더 등을 사용하여, 도 2의 (g)에 도시한 바와 같이, 땜납층(33)과 베어 칩의 전극 위에 형성된 범프(36)와의 위치를 맞춰 가열하면서 가압한다. 이 공정에 의해, 도 2의 (h)에 도시한 바와 같이, 땜납이 용융해 땜납 회로(37)에 접속된 실장 기판(38)을 얻는다.
도 2의 (g) 및 도 2의 (h)에 나타내는 전자 부품(35)으로서 저항기, 콘덴서, 트랜스, 인덕턴스, 필터, 발진자·진동자 등을 사용해서 전자 부품(35)과 땜납 회로 기판(34)을 접합하는 방법으로서는, 예를 들어 표면 실장 기술(SMT)을 사용할 수 있다. SMT에서는, 우선, 땜납 페이스트를 스크린 인쇄법에 의해 회로 패턴(25)의 표면(25a)의 접합 개소(26)에 도포한다. 계속해서, 칩 부품이나 QFP 등의 전자 부품(35)을 도시하지 않은 땜납 페이스트 위에 적재하고, 리플로우 열원에 의해 일괄하여 땜납 접합을 행한다. 이러한 리플로우 프로세스에 있어서의 리플로우 열원에는, 열풍로, 적외선로, 증기 응축 납땜 장치, 광 빔 납땜 장치 등을 사용할 수 있다.
상기 리플로우의 프로세스 조건은, 땜납 분말(30) 및 땜납 페이스트의 금속 조성에 따라 상이하기 때문에, 그 금속 조성을 감안해서 적절히 설정하면 된다. 예를 들어, 땜납 분말(30) 및 땜납 페이스트로서 91Sn/9Zn, 89Sn/8Zn/3Bi, 86Sn/8Zn/6Bi 등의 Sn-Zn계 땜납 합금을 사용하는 경우는, 예열과 리플로우의 2단공정을 행하는 것이 바람직하다. 이러한 2단 공정에서의 각 공정의 조건은, 예열 온도를 130 내지 180℃, 바람직하게는 130 내지 150℃, 예열 시간을 60 내지 120초, 바람직하게는 60 내지 90초로 하는 것이 바람직하다. 또한, 리플로우 온도를 210 내지 230℃, 바람직하게는 210 내지 220℃, 리플로우 시간을 30 내지 60초, 바람직하게는 30 내지 40초로 하는 것이 바람직하다. 또한, 다른 합금계의 땜납 분말(30) 및 땜납 페이스트에 있어서의 리플로우 온도는, 사용하는 합금의 융점에 대하여 ＋20 내지 ＋50℃, 바람직하게는 합금의 융점에 대하여 ＋20 내지 ＋30℃로 하고, 다른 예열 온도, 예열 시간, 리플로우 시간은 상기와 마찬가지 범위로 하면 된다.
상기 리플로우 프로세스는 질소 중, 대기 중의 어느 쪽 분위기에서 행해도 된다. 질소 중에서의 리플로우를 행하는 경우는, 산소 농도를 5 체적％ 이하, 바람직하게는 0.5 체적％ 이하로 함으로써, 대기 중에서의 리플로우를 행하는 경우 보다 땜납층(33)에의 땜납 페이스트의 습윤성을 향상시키고, 또한, 땜납 볼의 발생을 억제하여 안정된 처리를 행할 수 있다.
리플로우 프로세스 후에, 땜납 회로 기판(34)을 냉각시킴으로써 표면 실장이 완료된다. 이러한 SMT에 의한 전자 부품의 접합은, 프린트 배선판(24)의 양면에 대하여 행해도 된다.
상기 설명한 바와 같이, 본 실시 형태의 땜납 회로 기판의 제조 방법에 의하면, 점착부 형성 공정과 제1 가열 공정 사이에, 레지스트 제거 공정을 행하기 위해서, 회로 패턴(25)의 표면(25a)의 접합 개소(26)에 도포한 땜납 분말(30)을 용융시키기 전에 레지스트(27)를 제거할 수 있다. 이에 의해, 레지스트 형성 공정에 있어서, 땜납의 용융 온도에 대하여 내열성을 갖고 있지 않아도, 미세한 패터닝을 행하는 포토리소그래피 기술에 적용 가능한 레지스트(27)를 사용할 수 있다. 그리고, 20㎛ 레벨의 미세한 패턴으로 레지스트(27)를 패터닝할 수 있다. 그 결과, 프린트 배선판(23)의 회로 패턴(25)의 표면(25a)의 레지스트에 덮이지 않는 부분, 즉 전자 부품의 접합 개소(26)가 파인 피치화되어, 접합 개소(26)에 순차 형성하는 점착부(28)와 땜납 입자(30)의 패턴도 파인 피치화된다. 동시에, 땜납의 사용량도 최소한으로 억제된다. 이와 같이 하여, 제1 가열 공정 완료시에는, 파인 피치에 대응하는 미세한 패턴의 땜납층(33)이 형성된 땜납 회로 기판(34)이 얻어진다.
이어서, 전극 간에 전극부를 갖는 파인 피치화된 베어 칩의 접합 공정에 대해서 설명한다. 2열의 전극이 형성된 베어 칩에서는, 통상은, 도 3의 (a)의 땜납 회로 기판(17)을 형성하고, 도 3의 (b)에 도시한 바와 같이, 회로 패턴을 덮도록 형성된 땜납 범프(15) 위에 전자 부품(18)의 전극 부분에 형성된 스터드 범프(19)와의 위치를 맞추면서, 플립 칩 본더로 가열하면서 가압한다. 가열·가압 조건 및 위치 어긋남에 따라 다르지만, 전극(16)의 간격이 좁기 때문에, 도 3의 (b)에 도시한 바와 같이, 땜납이 인접하는 전극(16)에 접하는 경우가 있다. 이때 땜납을 완전히 용융시키면, 도 3의 (c)에 나타내는 땜납 회로(20)를 갖는 실장 기판(22)이 얻어지지만, 일부에서 전극(21)과 같이 브리지하는 경우가 있다.
이에 반해, 본 실시 형태의 제조 방법에서는, 기판(39) 위의 회로 패턴(40)의 전극 표면에 1개 간격으로 레지스트층(도시 생략)을 형성함으로써, 전극 1개 간격으로 땜납층을 형성한 도 4의 (a)에 나타내는 땜납 회로 기판(42)을 제작할 수 있다. 이 땜납 회로 기판(42)의 땜납층을 형성한 전극(41)과 전자 부품(43)의 전극부(44)를, 도 4의 (b)에 도시한 바와 같이 플립 칩 본더를 사용해서 가열하면서 가압하면, 도 4의 (c)에 도시한 바와 같이 땜납이 용융해서 땜납 회로(45)에 접속된, 브리지의 발생이 없는 실장 기판(46)이 얻어진다.
이상, 본 발명의 바람직한 실시 형태에 대해서 상세하게 설명했지만, 본 발명은 이러한 특정한 실시 형태에 한정되는 것이 아니라, 특허 청구 범위 내에 기재된 본 발명의 요지 범위 내에서 다양한 변형·변경이 가능하다.
실시예
이하, 실시예에 의해 본 발명을 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
(실시예 1)
도전성 물질에 구리를 사용해서 프린트 배선판(이후에는, 간단히 「프린트 배선판」이라고 기재한다)을 제작했다. 도전성 물질을 포함하는 프린트 배선판의 회로 패턴의 선 폭은 25㎛로 가장 좁은 회로 패턴의 간격은 25㎛로 했다. 이 프린트 배선판에 포토레지스트(형식 번호:H-7034, 히다찌 가세이 가부시끼가이샤제)를 부착한 기판을 준비했다. 포토마스크를 사용해서 프린트 배선판을 자외선 노광시킨 후, 알칼리성 현상, 예를 들어 1％ 탄산나트륨 수용액을 사용해서 프린트 배선판을 패터닝했다. 도전성 회로 전극 표면에서 레지스트에 덮여 있지 않은 영역은, 1 전극 간격으로 사이즈를 25×80㎛로 했다.
점착성 부여 화합물 용액으로서, 화학식(3)의 R12의 알킬기가 C11 H23, R11이 수소 원자인 이미다졸계 화합물 2질량％ 수용액을, 아세트산에 의해 pH를 약 4로 조정한 것을 사용했다. 이 이미다졸계 화합물 수용액을 40℃로 가온하고, 염산 수용액으로 전처리한 프린트 배선판을 3분간 침지시킨 후, 레지스트의 개구 영역에 점착부를 형성했다.
계속해서, 프린트 배선판을 수세한 후 건조시켰다. 이 프린트 배선판에 평균 입경이 약 10㎛, 합금 조성 63Sn/37Pb의 땜납 분말을 뿌리고, 가볍게 브러싱해서 점착부에 선택적으로 부착시켰다. 그 후, 프린트 배선판을 120℃에서 10분간 가열 후, 프린트 배선판 표면에 형성된 포토레지스트는, 알칼리성 박리액 3％ 수산화나트륨 수용액을 사용해서 박리했다. 프린트 배선판의 땜납 분말 배치 부분에 중합 로진을 도포한 후, 프린트 배선판을 240℃의 오븐에 넣어 땜납 분말을 용융시켰다. 계속해서, 구리를 포함하는 회로 패턴의 땜납 분말 부착 부분에, 약 10㎛의 공정 땜납층을 형성한 땜납 회로 기판을 얻었다.
이어서, 땜납 범프를 형성한 프린트 기판을 플립 칩 본더에 설치해서 160℃로 가열했다. 베어 칩의 전극(피치:100㎛)에 스터드 범프(직경 50㎛×높이 80㎛)를 형성한 칩의 전극을 프린트 기판의 전극에 맞게 베어 칩을 230℃로 가열하면서 실장했다.
(실시예 2)
땜납 분말 부착 후의 프린트 배선 기판의 가열(제2 가열 공정)을 행하지 않은 것 이외는, 실시예 1과 마찬가지 공정 및 조건에서 프린트 기판에 베어 칩을 실장했다.
(비교예)
프린트 배선판으로서 포토레지스트를 부착하지 않은 기판을 사용하고, 회로 패턴을 레지스트로 덮지 않고 점착성을 부여하여 땜납 분말을 부착시켰다. 기타는 실시예 1과 마찬가지 공정 및 조건에 의해 프린트 기판에 베어 칩을 실장했다.
(실시예 1, 실시예 2 및 비교예에 있어서의 평가)
상기 공정에 의해 베어 칩을 실장한 땜납 회로 기판에 있어서, 표 1에 나타낸 바와 같이, 실시예 1, 실시예 2 및 비교예에서 동일 정도의 범프 높이를 갖는 미소 범프를 형성할 수 있었다. 실시예 1은, 제2 가열 공정을 행함으로써, 포토레지스트의 박리 공정에서 땜납 분말의 탈락을 억제했기 때문에, 범프 높이를 확보할 수 있었다. 또한, 플립 칩 실장에 있어서는, 프린트 배선판 위에 포토레지스트를 형성한 실시예 1 및 실시예 2의 실장 기판은 양호했지만, 프린트 배선판 위에 포토레지스트를 형성하지 않은 비교예의 실장 기판에는 브리지의 발생이 보였다.
Figure pct00007
상기 설명한 실시예 1 및 실시예 2에서는, 땜납 분말을 점착부에 부착시킨 후에 포토레지스트를 제거하고, 그 후에 땜납 분말을 용융시키므로, 땜납 용융 시에는 기판 위에 레지스트가 존재하지 않고, 내열성 레지스트를 사용할 필요가 없다. 따라서, 본 발명에 따르면, 표 1에 나타내는 평가 결과로부터도 알 수 있는 바와 같이 파인 피치화한 양호한 땜납 회로를 형성할 수 있고, 전자 부품의 스터드 범프를 낮게 할 수 있음을 확인했다.
2, 25, 40: 회로 패턴(도전성 회로 전극)
3, 26: 접합 개소(레지스트에 덮여 있지 않은 부분)
4, 27: 레지스트
5, 28: 점착부
6, 30: 땜납 분말
8, 12, 23, 29, 31, 32, 34, 38: 프린트 배선판
25a: 표면
17, 34: 땜납 회로 기판

Claims (10)

  1. 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과,
    상기 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과,
    상기 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과,
    상기 레지스트를 제거하는 레지스트 제거 공정과,
    상기 프린트 배선판을 가열해서 땜납 분말을 용융시키는 제1 가열 공정
    을 순차 행하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  2. 프린트 배선판 위의 도전성 회로 전극 표면을 레지스트에 의해 부분적으로 덮는 레지스트 형성 공정과,
    상기 도전성 회로 전극 표면 중 레지스트에 덮여 있지 않은 부분에 점착성을 부여해서 점착부를 형성하는 점착부 형성 공정과,
    상기 레지스트를 제거하는 레지스트 제거 공정과,
    상기 점착부에 땜납 분말을 부착시키는 땜납 부착 공정과,
    상기 프린트 배선판을 가열해서 땜납 분말을 용융시키는 제1 가열 공정
    을 순차 행하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 땜납 부착 공정 직후에, 제2 가열 공정을 마련하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 레지스트 제거 공정과 상기 제1 가열 공정 사이에,
    상기 땜납 분말에 플럭스를 도포하는 공정을 마련하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 레지스트가 알칼리 현상형이고,
    상기 레지스트 제거 공정에 있어서,
    알칼리성 액을 사용해서 상기 레지스트를 제거하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  6. 제3항에 있어서, 상기 땜납 분말이 Sn-Pb계 땜납 분말이고,
    제1 가열 공정에서의 가열 온도가 200℃ 내지 350℃의 범위 내이며,
    제2 가열 공정에서의 가열 온도가 100℃ 내지 180℃의 범위 내인 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  7. 제3항에 있어서, 상기 땜납 분말이 Sn-Ag계 땜납 분말이고,
    제1 가열 공정에서의 가열 온도가 250℃ 내지 350℃의 범위 내이며,
    제2 가열 공정에서의 가열 온도가 100℃ 내지 180℃의 범위 내인 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  8. 제1항 또는 제2항에 있어서, 상기 도전성 회로 전극이 구리 합금을 포함하고,
    상기 점착부 형성 공정에 있어서,
    상기 구리 합금과, 벤조트리아졸계 유도체, 나프토트리아졸계 유도체, 이미다졸계 유도체, 벤즈이미다졸계 유도체, 머캅토벤조티아졸계 유도체, 벤조티아졸티오 지방산계 유도체와의 반응에 의해, 상기 레지스트에 덮여 있지 않은 부분에 점착성을 부여하는 것을 특징으로 하는, 땜납 회로 기판의 제조 방법.
  9. 제1항 또는 제2항에 기재된 땜납 회로 기판의 제조 방법을 사용해서 제작한, 땜납 회로 기판.
  10. 제9항에 기재된 땜납 회로 기판에, 전자 부품을 적재하는 전자 부품 적재 공정과,
    상기 땜납 분말을 리플로우해서 상기 전자 부품의 전극 부분과 상기 땜납 회로 기판을 접합하는 전자 부품 접합 공정
    을 포함하는 것을 특징으로 하는, 전자 부품의 실장 방법.
KR1020157029616A 2013-04-09 2014-04-09 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법 KR20150132477A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-081208 2013-04-09
JP2013081208A JP6210619B2 (ja) 2013-04-09 2013-04-09 はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法
PCT/JP2014/060279 WO2014168175A1 (ja) 2013-04-09 2014-04-09 はんだ回路基板の製造方法、はんだ回路基板及び電子部品の実装方法

Publications (1)

Publication Number Publication Date
KR20150132477A true KR20150132477A (ko) 2015-11-25

Family

ID=51689581

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157029616A KR20150132477A (ko) 2013-04-09 2014-04-09 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법

Country Status (6)

Country Link
US (1) US20160219721A1 (ko)
EP (1) EP2986089A4 (ko)
JP (1) JP6210619B2 (ko)
KR (1) KR20150132477A (ko)
CN (1) CN105122957B (ko)
WO (1) WO2014168175A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150373845A1 (en) * 2014-06-24 2015-12-24 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting structure and method of manufacturing electronic component mounting structure
JP2017208485A (ja) * 2016-05-19 2017-11-24 昭和電工株式会社 電子部品の実装方法
TWI632653B (zh) * 2017-02-15 2018-08-11 財團法人工業技術研究院 電子封裝結構
US11114387B2 (en) 2017-02-15 2021-09-07 Industrial Technology Research Institute Electronic packaging structure
CN106937482A (zh) * 2017-03-31 2017-07-07 柳州译海网络科技有限公司 一种节能减排的电子产品生产制造方法
US11127706B2 (en) * 2018-09-28 2021-09-21 Intel Corporation Electronic package with stud bump electrical connections
CN110504939A (zh) * 2019-08-29 2019-11-26 北京康特睿科光电科技有限公司 一种晶体振荡器及其制造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159171A (en) * 1991-09-03 1992-10-27 Motorola, Inc. Method and apparatus for solder laser printing
US6476487B2 (en) * 1992-10-30 2002-11-05 Showa Denko K.K. Solder circuit
JP2592757B2 (ja) * 1992-10-30 1997-03-19 昭和電工株式会社 はんだ回路基板及びその形成方法
US5556023A (en) * 1992-10-30 1996-09-17 Showa Denko K.K. Method of forming solder film
JP2681738B2 (ja) * 1993-05-12 1997-11-26 昭和電工株式会社 連続的はんだ回路形成法
JPH0794853A (ja) * 1993-09-25 1995-04-07 Tanaka Kikinzoku Kogyo Kk プリント配線板の金属端子上への半田コーティング方法
JP3563500B2 (ja) * 1995-08-14 2004-09-08 昭和電工株式会社 粉末はんだ付きシート及びはんだ回路の形成方法
JPH11103155A (ja) * 1997-09-29 1999-04-13 Matsushita Electric Works Ltd ハンダバンプ形成方法
JP4087876B2 (ja) * 1998-08-10 2008-05-21 富士通株式会社 ハンダバンプの形成方法
JP3678048B2 (ja) * 1999-04-05 2005-08-03 松下電器産業株式会社 半田プリコート方法および半田プリコート基板
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4576270B2 (ja) * 2005-03-29 2010-11-04 昭和電工株式会社 ハンダ回路基板の製造方法
US20090041990A1 (en) * 2005-09-09 2009-02-12 Showa Denko K.K. Method for attachment of solder powder to electronic circuit board and soldered electronic circuit board
JP4920401B2 (ja) * 2006-12-27 2012-04-18 昭和電工株式会社 導電性回路基板の製造方法
JP5093766B2 (ja) * 2007-01-31 2012-12-12 株式会社タムラ製作所 導電性ボール等搭載半導体パッケージ基板の製造方法
JP5187341B2 (ja) * 2010-04-14 2013-04-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
US20160219721A1 (en) 2016-07-28
CN105122957B (zh) 2018-03-16
CN105122957A (zh) 2015-12-02
JP2014204070A (ja) 2014-10-27
EP2986089A1 (en) 2016-02-17
WO2014168175A1 (ja) 2014-10-16
JP6210619B2 (ja) 2017-10-11
EP2986089A4 (en) 2017-02-01

Similar Documents

Publication Publication Date Title
KR20150132477A (ko) 땜납 회로 기판의 제조 방법, 땜납 회로 기판 및 전자 부품의 실장 방법
TWI418277B (zh) 電路基板之製造方法
JP4576270B2 (ja) ハンダ回路基板の製造方法
JP4576286B2 (ja) 電子回路基板の製造方法および電子部品の実装方法
KR101193264B1 (ko) 회로 기판의 제조 방법
JP5001113B2 (ja) プリント配線基板上にハンダ層を形成する方法及びスラリーの吐出装置
JP2008141034A (ja) 導電性回路基板の製造方法
US20080173699A1 (en) Method for Attachment of Solder Powder to Electronic Circuit Board and Solder-Attached Electronic Circuit Board
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
JP4819611B2 (ja) ハンダ回路基板の製造方法
JP2012091208A (ja) はんだボールの製造方法
JP2007149818A (ja) ハンダ基板処理用治具および電子回路基板に対するハンダ粉末の付着方法
WO2017199720A1 (ja) 電子部品の実装方法
JP2008041867A (ja) ハンダ回路基板の製造方法
KR100985057B1 (ko) 전자 회로 기판으로의 땜납 분말의 부착방법 및 땜납 부착전자 회로 기판
JP2002335066A (ja) ハンダ回路基板の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2017101002410; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20170518

Effective date: 20190408

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)