KR20150132227A - 저온에서 반도체를 테스트하는 방법 및 장치 - Google Patents
저온에서 반도체를 테스트하는 방법 및 장치 Download PDFInfo
- Publication number
- KR20150132227A KR20150132227A KR1020157027394A KR20157027394A KR20150132227A KR 20150132227 A KR20150132227 A KR 20150132227A KR 1020157027394 A KR1020157027394 A KR 1020157027394A KR 20157027394 A KR20157027394 A KR 20157027394A KR 20150132227 A KR20150132227 A KR 20150132227A
- Authority
- KR
- South Korea
- Prior art keywords
- strip
- adhesive tape
- semiconductor devices
- test
- array
- Prior art date
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 69
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 27
- 239000002390 adhesive tape Substances 0.000 claims abstract description 43
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 9
- 238000001612 separation test Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 238000010998 test method Methods 0.000 claims description 3
- 238000003848 UV Light-Curing Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002313 adhesive film Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
- H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Dicing (AREA)
- Adhesive Tapes (AREA)
Abstract
스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법은 프레임 상에 반도체 디바이스들의 어레이(array)를 형성하는 것, - 여기서 인접한 반도체 디바이스들의 접촉 패드들(contact pads)이 쇼트됨 - , 상기 어레이의 개별 반도체 디바이스들을 전기적으로 분리시키기 위해 스트립을 부분 절단하는 것, 저온도(예를 들어 -20℃ 미만 또는 -50℃ 미만)에서 사용하도록 구성된 접착 테이프 상에 상기 스트립을 배열하는 것, 테스트 척(chuck) 상에 상기 스트립과 상기 접착 테이프를 배열하는 것, 상기 테스트 척, 상기 스트립, 및 상기 접착 테이프를 주위 온도 미만의 온도에 노출시키는 것, 및 저온에 노출된 동안 복수의 반도체 디바이스들을 테스트하는 것을 포함한다. 일 실시예에서 KAPTONTM 필름이 접착 테이프로 사용된다.
Description
본 출원은, 2013년 3월 14일 출원된 미국 가출원 번호 제61/784,499호의 우선권을 주장하며, 상기 가출원은 그 전체가 본 출원에 통합된다.
본 개시는 반도체를 테스트하는 방법에 관한 것으로, 특히 저온에서 필름 프레임 상의 노-리드-패키지 분리(부분 절단) 스트립(no-leads-packages isolaton(partial cut) strip on film frame)을 테스트하는 방법에 관한 것이다.
반도체 디바이스들에 사용되는 노-리드-패키지들은 예를 들어 QFN(quad-flat no-leads) 또는 DFN(dual-flat no-leads) 패키지들이 있다. 이러한 디바이스들은 어떠한 리드들도 포함하지 않는 몰딩된 하우징(molded housing) 안에 반도체 다이(die)를 포함한다. 이 하우징은 하우징으로부터 연장되지 않는 접촉 패드들(contact pads)을 포함한다. 제조 공정에서, 복수의 이 디바이스들은 각각의 QFN/DFN 금속 "리드 프레임"에 배치되고, 도 1에 도시된 바와 같은 복수의 디바이스들의 매트릭스(matrix)를 포함하는 스트립을 형성하도록 함께 몰딩된다.
종래의 QFN/DFN 조립 공정 중에, 몰딩된 스트립의 반도체 디바이스들은 서로 쇼트되어 테스트를 할 수가 없다. 따라서, 도 1에 도시된 이 스트립을 소위 스트립 테스트 형태로 처리하기 위해, 반도체 디바이스들은 테스트 전에 적어도 부분적으로 분리(isolated)될 필요가 있다. 이는 톱날(saw blade), 레이저 또는 워터 젯(water jet)에 의해 이루어질 수 있다. 도 2는 부분 분리된 후 스트립 상에 배열된 몇몇 반도체 디바이스들의 상세도를 나타낸다. 도시된 바와 같이, 디바이스들은 인접한 반도체 디바이스들의 접촉 패드(contact pads)들을 분리하는 위치에서 절단된다. 일부 스트립 휨(warping)이 이러한 부분 분리 공정 후에 종종 발견된다. 그러나, 스트립은 여전히 각 장치들에서의 주위 온도 또는 고온 스트립 테스팅을 위한 테스트에 사용될 수 있다.
특정 반도체 디바이스들, 예를 들어 자동차 산업용 디바이스들은 저온에서 테스트하는 것이 요구된다. 그러나, 분리(부분 절단) 스트립은 금속 리드 프레임(스트립)의 특성(property)으로 인해 환경 챔버 내의 저온에, 예를 들어 -20℃ 미만의 온도에 노출될 경우 상당한 휨이 발생될 수 있다. 이런 저온에 의해 발생된 휨으로 인해, 예를 들어, 이 휨이 종래의 스트립 테스트 핸들러에서의 진공 매커니즘에 고장을 일으키기 때문에 테스트가 적절하게 수행될 수 없다. 도 3a 및 도 3b는 저온에 노출된 후의 휘어진 스트립의 일 예를 나타낸다. 이러한 이유 때문에, 많은 반도체 제조업체들은 분리 스트립들의 테스팅을 주위 온도 테스팅(ambient testing)으로 한정하고 저온에서의 테스트를 수행하지 않는다.
저온에서의 스트립 테스트를 위한 또 하나의 시도된 해결책은 디바이스들의 완전 분리(단일화; singulation) 후 필름 프레임 상에 반도체 디바이스들을 남겨두고, 단일화된 디바이스(singulated devices)에 저온 테스트를 수행하는 것이다. 그러나, 단일화 공정 중의 테이프 뒤틀림(distortion)은 디바이스들 사이의 정렬 및/또는 간격(spacing)에 영향을 미쳐, 프레임으로부터 디바이스들을 차후 피킹(subsequent picking)하는 동안 문제를 일으키고, 그리고 평행도 테스팅(parallelism testing)의 횟수를 제한한다.
따라서, 노-리드 패키지들의 반도체 디바이스들, 예를 들어, 분리(일부 절단) 스트립에 배열된 반도체 디바이스들의 저온 테스트를 가능케 하는 개선된 제조 및/또는 조립 순서가 필요하다.
일 실시 형태는, 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법을 제공하며, 이것은 프레임 상에 반도체 디바이스들의 어레이를 형성하는 것, - 여기서 인접한 반도체 디바이스들의 접촉 패드들(contact pads)이 쇼트됨-, 상기 어레이의 개별 반도체 디바이스들을 전기적으로 분리시키기 위해 스트립을 부분 절단하는 것, -20℃ 미만의 온도들(temperatures extending below -20℃)에서 사용하도록 구성된 접착 테이프 상에(on) 스트립을 배열하는 것, 테스트 척(chuck) 상에 스트립과 테이프를 배열하는 것, 테스트 척, 스트립, 및 테이프를 주위 온도 미만의 온도에 노출시키는 것, 및 저온에 노출된 동안 상기 복수의 반도체 디바이스들을 테스트하는 것을 포함할 수 있다.
상기 접착 테이프는 UV 경화(cure) 전에 1,200 gf/in을 초과하는 접착력 및/또는 UV 경화(cure) 후에 10 gf/in 미만의 접착력 가질 수 있다. 상기 접착 테이프는, 상기 접착 테이프 상에 배열된 반도체 디바이스들의 어떠한 열적 특성(thermal property)도 변경시키지 않고 -50℃까지 견디도록 구성된다. 예를 들어, 상기 접착 테이프로 KAPTONTM필름이 사용될 수 있다.
또 하나의 실시 형태는 저온에서 반도체 디바이스들을 테스트하는 장치를 제공하며, 이것은 테스트 척, 상기 테스트 척에 배열된 접착 테이프, 및 상기 접착 테이프에 배열된 분리 테스트 스트립을 포함하고, 상기 분리 테스트 스트립은 프레임 상에 반도체 디바이스들의 어레이를 포함하고 상기 어레이의 인접 반도체 디바이스들을 전기적으로 분리시키기 위해 부분 절단된다. 상기 접착 테이프는 -20℃ 미만 또는 -50℃ 미만의 온도들(temperatures extending below -20℃, or below to -50℃)에서 사용하도록 구성된다. 예를 들어, 상기 접착 테이프로 KAPTONTM 필름이 사용될 수 있다. 또한, 금속 프레임은 접착 테이프에 걸쳐서(over) 스트립을 둘러싸도록 배열될 수 있다.
이하 도면들을 참조하여 예시적인 실시 형태들을 설명한다:
도 1은 금속 리드 프레임 상에 어레이로 배열된 복수의 반도체 디바이스들을 포함하는 예시적인 스트립을 도시한다;
도 2는 분리 스트립을 형성하기 위해, 인접한 반도체 디바이스들이 톱날, 레이저 또는 워터 젯에 의해 형성된 절취선(cut line)에 의해 부분적으로 분리된 도 1의 스트립의 일부의 상세도(close-up view)를 보여준다;
도 3a 및 도 3b는 저온에 노출되어 휘어진(warped) 테스트 척에 배치된 도 2의 분리 스트립을 보여준다;
도 4a 및 도 4b는 예시적인 실시형태에 따른, 저온 테스트 중에 테스트 스트립에 부분 절단 테스트 스트립을 고정하기 위한 접착 테이프를 포함하는, 부분 절단 테스트 스트립의 저온 테스트를 위한 예시적인 장치를 도시하며; 그리고
도 5는 도 4a 및 도 4b에 도시된 예시적인 장치를 사용하는 저온 테스트 공정의 예시적인 방법(200)을 도시한다.
도 1은 금속 리드 프레임 상에 어레이로 배열된 복수의 반도체 디바이스들을 포함하는 예시적인 스트립을 도시한다;
도 2는 분리 스트립을 형성하기 위해, 인접한 반도체 디바이스들이 톱날, 레이저 또는 워터 젯에 의해 형성된 절취선(cut line)에 의해 부분적으로 분리된 도 1의 스트립의 일부의 상세도(close-up view)를 보여준다;
도 3a 및 도 3b는 저온에 노출되어 휘어진(warped) 테스트 척에 배치된 도 2의 분리 스트립을 보여준다;
도 4a 및 도 4b는 예시적인 실시형태에 따른, 저온 테스트 중에 테스트 스트립에 부분 절단 테스트 스트립을 고정하기 위한 접착 테이프를 포함하는, 부분 절단 테스트 스트립의 저온 테스트를 위한 예시적인 장치를 도시하며; 그리고
도 5는 도 4a 및 도 4b에 도시된 예시적인 장치를 사용하는 저온 테스트 공정의 예시적인 방법(200)을 도시한다.
상술한 바와 같이, 본 개시는 분리(일부 절단)된 반도체 디바이스 테스트 스트립의 저온 테스트에 대한 실시 형태들을 제공하며, 이 실시형태를 통해서 저온 노출시 리드 프레임의 휘어짐 문제와 같은 종래의 기술들과 관련된 문제들을 방지하거나 줄일 수 있다.
다양한 실시 형태들에 따르면, 저온에서의 반도체 디바이스 스트립의 휨을 방지하기 위해, 반도체 디바이스 테스트 스트립은 특정한 접착 테이프를 사용하여 테스트 척에 고정되며, 그리고 프레임이 적용된다. 일부 실시 형태들에서, 적절한 테스트를 수행하기에 적합한, 디바이스들을 의도된 위치 및 칩과 칩 사이 간격(chip-to-chip spacing)에 유지하기 위해 스트립은 오직 부분적으로만 절단된다. 그 다음으로 프레임은 스트립-접착 테이프 조립체에 걸쳐서(over) 배치된다. 이러한 조치(measure)는 IC 테스트 스트립의 어떠한 제품 특성의 변경 없이, 시간이 지남에 따라 효율적이고 신뢰할 수 있는 것으로 증명되었다.
도 4a 및 도 4b는 예시적인 실시 형태에 따른, 부분 절단 테스트 스트립의 저온 테스트를 위한 예시적인 장치(100)를 도시한다. 도 4a는 장치(100)의 분해도를 나타내고, 도 4b는 장치(100)의 부분 조립도를 나타낸다. 도시된 바와 같이, 장치(100)는 리드 프레임(105) 상에 반도체 디바이스들(예를 들어, 칩들)(104)의 2차원 어레이를 포함하는 테스트 스트립(102), 테스트 스트립(102)을 지지하기 위한 테스트 척(110), 접착 테이프(또는 필름)(120), 및 임의의(optional) 금속 프레임(124)을 포함한다. 접착 테이프(120)는 테스트 척(110)의 상면에 도포(applied)되고, 그 다음에 테스트 스트립(102)이 접착 테이프(120) 상에 설치된다. 임의의 금속 프레임(124)도 테스트 스트립(102)을 둘러싸도록 접착 테이프(120) 상에 설치(mount)될 수 있다.
테스트 스트립(102)은, 디바이스들(104) 사이의 절취선들(106)로 표시된 것과 같이, 각각의 반도체 디바이스들(104)이 서로 분리되도록, 예를 들어 톱날, 레이저, 또는 워터 젯(water jet)을 사용하여 부분 절단될 수 있다. 이러한 분리는 테스트 동안 반도체 디바이스들(104) 사이에 쇼팅(shoting)을 방지하도록 제공될 수 있다.
접착 테이프 또는 접착 필름(130)은 위에 놓인 반도체 디바이스들(104)의 어떠한의 열적 특성도 변경시키지 않고, 충분한 접착력을 유지하는 동시에, -20℃ 미만의 또는 심지어 -50℃미만의 저온들에서도 견디도록 구성될 수 있다. 일부 실시 형태들에서, 접착 테이프(130)는, 주위 온도 및 저온, 예를 들어 -20℃ 미만 또는 -50℃ 미만의 온도 모두에서 테스트 척(110)과 테스트 스트립 프레임(105)(예를 들어 SUS304 스테인레스강) 사이에 1,200 gf/in를 초과하는 접착력을 제공한다. 이러한 접착력은 모든 테스트 온도들 하에서 분리(일부 절단) 테스트 스트립(102)의 변형, 예를 들어 휨 가능성을 줄이거나 제거할 수 있다. 일부 실시 형태들에서, 접착 테이프(130)는 UV 경화(cured)된 후 접착 테이프(130)와 테스트 스트립 프레임(105) 사이에 10gf/in 미만의 접착력도 제공할 수 있다. 이는 테이프 분리 공정 (tape demounting porcess) 이후에 테스트 스트립 리드 프레임(105)에 남아 있는 잔여물을 실질적으로 줄이거나 제거할 수 있다. 일부 실시 형태들에서, 접착 테이프(130)는 KAPTONTM 필름이다.
도 5는 도 4a 및 도 4b에 나타낸 예시적인 장치(100)를 이용하는 저온 테스트 공정의 예시적인 방법(200)을 나타낸다. 공정 202에서, 성형 캡슐화(molded encapsulation)된 DFN/QFN 리드 프레임 스트립이 형성된다. 스트립 쏘우 마운트(strip saw mount)는 공정 204에서 수행될 수 있다. 그 다음 공정 206에서, 도 4a 및 도 4b에서 도시된 분리 테스트 스트립(102)을 형성하도록 테스트 스트립에 부분 절단이 수행된다. 다음으로 공정 208에서, 도 4a 및 도 4b에 도시된 바와 같이, 접착 테이프(130)를 사용하여 테스트 척(110)에 분리 테스트 스트립(102)이 장착된다. 공정 210에서, 장착된 분리 테스트 스트립(102)은 주위 온도, 고온, 및 냉온(예를 들어 -20℃ 미만 또는 -50℃미만)에서 테스트된다. 그 다음에, UV 제거(erase)가 공정 212에서 수행된다. 다음으로 테이프 분리(de-mount) 및 스트립 마킹이 공정 214에서 수행될 수 있다. 공정 216에서, 상기 테스트 스트립은 쏘우 마운트(saw mounted)되어 단일화된다. 마지막으로, 공정 218에서, 단일화된 디바이스들(예를 들어, 칩들)은 검사되고 튜브나 릴(reel)에 배치될 수 있다.
도 4a 및 도 4b의 배열과 도 5의 공정은 저온 필름 프레임 테스트에서 개선된 DFN/QFN 평행도(parallelism)가 이루어지도록 할 수 있다. 아울러, 광범위한 온도 테스트에서 패키지 크기 제한을 없앨 수 있다. 마지막으로, 변환 시간이나 교체 공구 비용(change over tool costs)을 줄이거나 없앨 수 있다.
개시된 실시 형태들이 본 개시에서 상세히 설명되었지만, 이는 다양한 변형, 치환 및 변경들이 본 발명의 사상 및 범위로부터 벗어남이 없이 본 실시 형태들로 이루어질 수 있음으로 이해하여야 한다.
100: 장치
102: 테스트 스트립
104: 반도체 디바이스
105: 스트립 프레임
110: 테스트 척
124: 금속 프레임
120,130: 접착테이프
102: 테스트 스트립
104: 반도체 디바이스
105: 스트립 프레임
110: 테스트 척
124: 금속 프레임
120,130: 접착테이프
Claims (14)
- 프레임 상에 반도체 디바이스들의 어레이(array)를 형성하는 것, - 여기서 인접한 반도체 디바이스들의 접촉 패드들(contact pads)이 쇼트됨 - ;
상기 어레이의 개별 반도체 디바이스들을 전기적으로 분리시키기 위해 스트립을 부분 절단하는 것;
-20℃미만의 온도들에서 사용하도록 구성된 접착 테이프 상에 상기 스트립을 배열하는 것;
테스트 척(chuck) 상에 상기 스트립과 상기 접착 테이프를 배열하는 것;
상기 테스트 척, 상기 스트립, 및 상기 접착 테이프를 주위 온도 미만의 온도에 노출시키는 것; 및
저온에 노출된 동안 복수의 반도체 디바이스들을 테스트하는 것을 포함하는 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 테이프 상에 상기 스트립을 둘러싸는 금속 프레임을 배치하는 것을 더 포함하는 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 스트립은 상기 스트립에 사이드 레일들(side rails)이 남겨지도록 부분 절단되는 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 접착 테이프는 UV 경화(cure) 전에 1,200 gf/in을 초과하는 접착력을 갖는 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 접착 테이프는 UV 경화(cure) 후에 10 gf/in 미만의 접착력을 갖는 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 접착 테이프는, 상기 접착 테이프 상에 배치된 상기 반도체 디바이스들의 어떠한 열적 특성도 변경시키지 않고 -50℃까지 견디도록 구성된 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 제1항에 있어서,
상기 접착 테이프는 KAPTONTM 필름인 스트립 상에 배열된 복수의 반도체 디바이스들을 테스트하는 방법. - 테스트 척;
상기 테스트 척 상에 배열된 접착 테이프; 및
상기 접착 테이프 상에 배열된 분리 테스트 스트립을 포함하고,
상기 분리 테스트 스트립은 프레임 상에 반도체 디바이스들의 어레이를 포함하고, 상기 어레이의 인접 반도체 디바이스들이 전기적으로 분리시키기 위해 부분 절단되며,
상기 접착 테이프는 -20℃ 미만의 온도들에서 사용하도록 구성된 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 접착 테이프에 걸쳐서 상기 스트립을 둘러싸도록 배열된 금속 프레임을 더 포함하는 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 스트립은 상기 스트립 상에 사이드 레일들이 남겨지도록 부분 절단되는 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 접착 테이프는 UV 경화(cure) 전에 1,200 gf/in를 초과하는 접착력을 갖는 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 접착 테이프는 UV 경화(cure) 후에 10 gf/in 이하의 접착력을 갖는 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 접착 테이프는, 상기 접착 테이프 상에 배열된 반도체 디바이스들의 어떠한 열적 특성도 변경시키지 않고 -50℃까지 견디도록 구성된 저온에서 반도체 디바이스들을 테스트하기 위한 장치. - 제8항에 있어서,
상기 접착 테이프는 KAPTONTM 필름인 저온에서 반도체 디바이스들을 테스트하기 위한 장치.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361784499P | 2013-03-14 | 2013-03-14 | |
| US61/784,499 | 2013-03-14 | ||
| US14/204,123 | 2014-03-11 | ||
| US14/204,123 US9224659B2 (en) | 2013-03-14 | 2014-03-11 | Method and apparatus for semiconductor testing at low temperature |
| PCT/US2014/024413 WO2014159611A1 (en) | 2013-03-14 | 2014-03-12 | Method and apparatus for semiconductor testing at low temperature |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150132227A true KR20150132227A (ko) | 2015-11-25 |
Family
ID=51528888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157027394A KR20150132227A (ko) | 2013-03-14 | 2014-03-12 | 저온에서 반도체를 테스트하는 방법 및 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US9224659B2 (ko) |
| EP (1) | EP2973674A1 (ko) |
| KR (1) | KR20150132227A (ko) |
| CN (1) | CN105009268B (ko) |
| TW (1) | TWI619157B (ko) |
| WO (1) | WO2014159611A1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220150042A (ko) * | 2021-05-03 | 2022-11-10 | 매그나칩 반도체 유한회사 | 디스플레이 드라이버 ic의 신뢰성 테스트 방법 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224659B2 (en) | 2013-03-14 | 2015-12-29 | Microchip Technology Incorporated | Method and apparatus for semiconductor testing at low temperature |
| CN111458619B (zh) * | 2020-04-15 | 2022-07-12 | 长春长光辰芯光电技术有限公司 | 背照式cmos图像传感器的低温测试方法 |
| US11906576B1 (en) | 2021-05-04 | 2024-02-20 | Johnstech International Corporation | Contact assembly array and testing system having contact assembly array |
| US11867752B1 (en) * | 2021-05-13 | 2024-01-09 | Johnstech International Corporation | Contact assembly and kelvin testing system having contact assembly |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7247035B2 (en) * | 2000-06-20 | 2007-07-24 | Nanonexus, Inc. | Enhanced stress metal spring contactor |
| CN1256234C (zh) * | 2000-12-01 | 2006-05-17 | 3M创新有限公司 | 交联压敏粘合剂组合物和基于该组合物的用于高温应用的胶粘制品 |
| KR100448913B1 (ko) * | 2002-01-07 | 2004-09-16 | 삼성전자주식회사 | 반도체 디바이스 테스트 시스템 |
| KR100541729B1 (ko) * | 2003-06-23 | 2006-01-10 | 삼성전자주식회사 | 반도체소자 검사장치 |
| US7442739B1 (en) | 2003-11-12 | 2008-10-28 | Henkel Corporation | Hot melt pressure sensitive adhesives |
| JP2005181222A (ja) | 2003-12-22 | 2005-07-07 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4191204B2 (ja) * | 2006-05-12 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| KR20100086673A (ko) * | 2009-01-23 | 2010-08-02 | 삼성테크윈 주식회사 | 접착 테이프 및 이를 적용한 반도체 패키지 |
| US20130243715A1 (en) * | 2010-11-24 | 2013-09-19 | L'oreal S.A. | Compositions containing acrylic thickener and oil |
| US8574931B2 (en) | 2011-04-01 | 2013-11-05 | Texas Instruments Incorporated | Singulation and strip testing of no-lead integrated circuit packages without tape frame |
| US9224659B2 (en) | 2013-03-14 | 2015-12-29 | Microchip Technology Incorporated | Method and apparatus for semiconductor testing at low temperature |
| JP6109032B2 (ja) * | 2013-10-02 | 2017-04-05 | 三菱電機株式会社 | 半導体試験治具およびその搬送治具、ならびにそれらを用いた異物除去方法 |
-
2014
- 2014-03-11 US US14/204,123 patent/US9224659B2/en active Active
- 2014-03-12 EP EP14719923.6A patent/EP2973674A1/en not_active Ceased
- 2014-03-12 CN CN201480013752.XA patent/CN105009268B/zh active Active
- 2014-03-12 KR KR1020157027394A patent/KR20150132227A/ko not_active Application Discontinuation
- 2014-03-12 WO PCT/US2014/024413 patent/WO2014159611A1/en active Application Filing
- 2014-03-14 TW TW103109274A patent/TWI619157B/zh active
-
2015
- 2015-12-28 US US14/980,899 patent/US9385053B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220150042A (ko) * | 2021-05-03 | 2022-11-10 | 매그나칩 반도체 유한회사 | 디스플레이 드라이버 ic의 신뢰성 테스트 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI619157B (zh) | 2018-03-21 |
| US9385053B2 (en) | 2016-07-05 |
| US20140273307A1 (en) | 2014-09-18 |
| WO2014159611A1 (en) | 2014-10-02 |
| EP2973674A1 (en) | 2016-01-20 |
| CN105009268A (zh) | 2015-10-28 |
| US9224659B2 (en) | 2015-12-29 |
| CN105009268B (zh) | 2018-07-27 |
| US20160118308A1 (en) | 2016-04-28 |
| TW201448004A (zh) | 2014-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9385053B2 (en) | Method and apparatus for semiconductor testing at low temperature | |
| US9252063B2 (en) | Extended contact area for leadframe strip testing | |
| US9324642B2 (en) | Method of electrically isolating shared leads of a lead frame strip | |
| CN105706215B (zh) | 半导体元件的制造方法和半导体元件 | |
| CN104425430B (zh) | 带有管芯座电隔离的引线框架条 | |
| US8574931B2 (en) | Singulation and strip testing of no-lead integrated circuit packages without tape frame | |
| JP6498118B2 (ja) | デバイスおよび方法 | |
| US9318422B2 (en) | Flat no-lead package and the manufacturing method thereof | |
| US20160181122A1 (en) | Making a flat no-lead package with exposed electroplated side lead surfaces | |
| US9754834B2 (en) | Method of electrically isolating leads of a lead frame strip by laser beam cutting | |
| JP5167022B2 (ja) | 半導体装置の製造方法 | |
| CN106298650B (zh) | 使用牺牲材料而分离的半导体封装体 | |
| US20160307831A1 (en) | Method of making a qfn package | |
| US20150325503A1 (en) | Method of singularizing packages and leadframe | |
| US20120066899A1 (en) | Qfn process for strip test | |
| US8993412B1 (en) | Method for reducing backside die damage during die separation process | |
| JP2014511044A (ja) | デゲートの間の低減されたモールドスティッキングのためのリードフレームストリップ | |
| CN110718484A (zh) | 用于分离集成电路封装体的方法 | |
| US9214447B2 (en) | Non-leaded type semiconductor package and method of assembling same | |
| JP2014049682A (ja) | 半導体装置の製造方法 | |
| TWI452309B (zh) | 封裝檢測方法 | |
| US20120315728A1 (en) | Saw Type Package without Exposed Pad | |
| US20150097278A1 (en) | Surface mount semiconductor device with additional bottom face contacts | |
| JP2008198765A (ja) | リードフレームおよび半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |