KR20150108164A - 연성회로기판, 그의 제조 장치 및 그의 제조 방법 - Google Patents

Abstract

연성회로기판, 그의 제조 장치 및 그의 제조 방법이 제공된다. 상기 연성회로기판 제조 방법은, 제1 패드부를 포함하는 회로 패턴이 형성된 베이스 필름을 제공하고, 베이스 필름 상에 제1 패드부와 오버랩되는 제1 개구부를 포함하는 커버 필름을 형성하고, 제1 개구부를 통해 노출된 제1 패드부에 소자를 실장하는 것을 포함한다.

Description

연성회로기판, 그의 제조 장치 및 그의 제조 방법{FLEXIBLE PRINTED CIRCUIT BOARDS, APPARATUS FOR MANUFACTURING THE SAME, AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 연성회로기판, 그의 제조 장치 및 그의 제조 방법에 관한 것이다.

최근 반도체 장치의 박형화, 소형화, 고집적화, 고속화 및 다핀화 추세에 따라서 반도체 칩 실장 기술 분야에서는 테이프 배선 기판의 사용이 늘어나고 있다. 테이프 배선 기판은 폴리이미드 수지 등의 절연 재료로 구성된 얇은 필름에 배선 패턴 및 그와 연결된 리드가 형성된 구조로서, 상기 리드에 반도체 칩을 접합시키는 탭(TAB; Tape Automated Bonding) 또는 씨오에프(COF: Chip On Film) 기술의 적용이 가능하다. 이렇듯, 테이프 배선 기판에 반도체 칩이 실장된 것을 TCP(Tape Carrier Package)라고 하며, 고집적화 및 다기능화를 실현하기 위해서 다양한 과제가 요구되고 있다.

특히, 상기 TCP의 고기능화를 위해 TAB 또는 COF 상에 반도체 칩 외에도 캐패시터, 인덕터, 저항과 같은 수동소자를 포함하는 전기소자를 실장해야 할 필요성이 증가되고 있다.

이러한 탭 기술을 이용한 반도체 장치의 경우, 소자 실장을 한 후 반도체 칩 실장이 이루어지게 되는데, 소자 실장공정에서 솔더 페이스트로부터 비산되는 플럭스가 주변 영역으로 확산되면서 배선 패턴을 포함하는 테이프 배선 기판 표면과 반도체 칩 실장 영역을 오염시키는 문제가 발생할 수 있고, 이에 대한 해결의 필요성이 높아지고 있다.

한국공개특허 제2003-0014012호에는 탭 패키지 구조에 관하여 개시되어 있다.

본 발명이 해결하고자 하는 기술적 과제는, 솔더 페이스트의 플럭스에 의한 반도체 칩의 실장 패드의 오염 우려가 없는 연성회로기판의 제조 방법을 제공하는 것이다.

본 발명이 해결하고자 하는 다른 기술적 과제는, 반도체 칩의 실장 패드가 솔더 페이스트의 플럭스에 의해 오염되지 않도록 연성회로기판을 제조하는 연성회로기판 제조 장치를 제공하는 것이다.

본 발명이 해결하고자 하는 또 다른 기술적 과제는, 반도체 칩의 실장 패드가 솔더 페이스트의 플럭스에 의해 오염되지 않아 신뢰성이 향상된 연성회로기판을 제공하는 것이다.

본 발명이 해결하고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기 과제를 해결하기 위한 본 발명의 연성회로기판 제조 방법의 일 실시예는, 제1 패드부를 포함하는 회로 패턴이 형성된 베이스 필름을 제공하고, 베이스 필름 상에 제1 패드부와 오버랩되는 제1 개구부를 포함하는 커버 필름을 형성하고, 제1 개구부를 통해 노출된 제1 패드부에 소자를 실장하는 것을 포함한다.

상기 소자를 실장한 후에, 접착제에, 레이저(laser) 또는 비접촉 가열에 의한 국부 가열 또는 리플로우 열처리를 수행하는 것을 더 포함할 수 있다.

상기 회로 패턴은 제1 패드부와 다른 제2 패드부를 더 포함하고, 커버 필름은 제2 패드부를 비노출할 수 있다.

상기 제1 패드부 상에 소자를 실장한 후에, 커버 필름을 제거하는 것을 더 포함할 수 있다.

상기 커버 필름을 제거한 후에, 제2 패드부에 반도체 칩(chip)을 실장하는 것을 더 포함할 수 있다.

상기 베이스 필름은, 가장자리에 일렬로 배열되는 복수의 스프로켓 홀을 포함하고, 커버 필름은, 가장자리에 일렬로 배열되고, 복수의 스프로켓 홀과 오버랩되는 제2 개구부를 포함할 수 있다.

상기 다른 과제를 해결하기 위한 본 발명의 연성회로기판 제조 장치의 일 실시예는, 소자 실장을 위한 개구부를 포함하는 커버 필름이 일면에 형성된 연성회로기판을 권출하는 권출부, 연성회로기판상에 소자를 실장하는 작업 수행부, 연성회로기판과 커버 필름을 분리하고, 연성회로기판을 수용하는 권취부를 포함한다.

상기 권취부는, 분리된 커버 필름을 수용하는 제1 권취부와, 커버 필름이 분리된 연성회로기판을 수용하는 제2 권취부를 포함할 수 있다.

상기 제1 권취부는, 커버 필름을 연성회로기판으로부터 분리하는 가이드 롤러와, 가이드 롤러를 통해 분리된 커버 필름을 권취하는 제1 로더를 포함할 수 있다.

상기 커버 필름은, 제1 로더에 의해 가이드 롤러를 통해 제1 방향으로 이송되고, 연성회로기판은, 제1 로더와 다른 제2 로더에 의해 제1 방향과 다른 제2 방향으로 이송될 수 있다.

상기 또 다른 과제를 해결하기 위한 본 발명의 연성회로기판의 일 실시예는, 소자가 실장되는 제1 패드부를 포함하는 회로 패턴이 형성된 베이스 필름, 제1 패드부 상에 실장되는 소자 및 소자 실장시, 제1 패드부 영역에 형성된 플럭스를 포함한다.

상기 베이스 필름 상에, 제1 패드부와 오버랩되는 개구부를 포함하는 커버 필름을 더 포함할 수 있다.

상기 베이스 필름은, 반도체 칩이 실장되는 제2 패드부를 더 포함할 수 있다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 실시예들에 따른 연성회로기판, 그 제조 장치 및 그 제조 방법에 의하면, 반도체 칩의 실장 패드를 보호하는 커버 필름을 형성함으로써, 솔더 페이스트의 플럭스의 침투로 인한 실장 패드와 반도체 칩 간의 접속 강도 저하를 방지할 수 있다. 또한, 플럭스로 인해 오염된 기판을 세정할 필요가 없어, 잔존하는 세정액으로 인한 제품 신뢰성의 저하를 방지할 수 있고, 공정을 줄임으로써 생산성을 높일 수 있다.

추가적으로, 커버 필름이 연성회로기판에 형성되므로 공정 유동시 연성회로기판 표면에 발생할 수 있는 스크래치나 손상을 방지할 수 있다.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 커버 필름이 형성된 연성회로기판의 사시도이다.
도 2a는 도 1의 연성회로기판의 평면도이다.
도 2b는 도 1의 커버 필름의 평면도이다.
도 3은 도 1의 커버 필름이 형성된 연성회로기판의 평면도이다.
도 4a는 도 3의 커버 필름이 형성된 연성회로기판의 A-A′선으로 자른 단면도이다.
도 4b는 도 3의 커버 필름이 형성된 연성회로기판의 B-B′ 선으로 자른 단면도이다.
도 5는 본 발명의 일 실시예에 따른 연성회로기판 제조 장치를 설명하는 개념도이다.
도 6은 도 5의 C 영역을 확대한 개념도이다.
도 7은 연성회로기판 상에 소자를 실장하는 프로세스를 순차적으로 나타낸 흐름도이다.
도 8은 도 5의 연성회로기판 제조 장치의 동작 방법을 순차적으로 나타낸 흐름도이다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성 요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.

하나의 소자(elements)가 다른 소자와 "연결된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 연결된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.

소자(elements) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. 반면, 소자가 "직접 위(directly on)" 또는 "바로 위"로 지칭되는 것은 중간에 다른 소자 또는 층을 개재하지 않은 것을 나타낸다.

공간적으로 상대적인 용어인 "아래(below)", "아래(beneath)", "하부(lower)", "위(above)", "상부(upper)" 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어 있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 "아래(below)" 또는 "아래(beneath)"로 기술된 소자는 다른 소자의 "위(above)"에 놓여질 수 있다. 따라서, 예시적인 용어인 "아래"는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로도 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.

본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성 요소 외에 하나 이상의 다른 구성 요소의 존재 또는 추가를 배제하지 않는다.

비록 제1, 제2 등이 다양한 소자나 구성 요소들을 서술하기 위해서 사용되나, 이들 소자나 구성 요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성 요소를 다른 소자나 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성 요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성 요소 일 수도 있음은 물론이다.

다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.

이하에서는, 도 1 내지 도 4b를 참조하여, 본 발명의 일 실시예에 따른 연성회로기판에 대해 설명하도록 한다.

도 1은 본 발명의 일 실시예에 따른 커버 필름이 형성된 연성회로기판의 사시도이다. 도 2a는 도 1의 연성회로기판의 평면도이다. 도 2b는 도 1의 커버 필름의 평면도이다. 도 3은 도 1의 커버 필름이 형성된 연성회로기판의 평면도이다. 도 4a는 도 3의 커버 필름이 형성된 연성회로기판의 A-A′선으로 자른 단면도이다. 도 4b는 도 3의 커버 필름이 형성된 연성회로기판의 B-B′선으로 자른 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예로서 베이스 필름(100)을 포함하는 연성회로기판(1)상에 커버 필름(200)을 형성한다.

커버 필름(200)은 베이스 필름(100)을 덮도록 형성될 수 있는바, 이에 대한 구체적인 설명은 후술하도록 한다.

도 2a를 참조하면, 연성회로기판(1)의 베이스 필름(100)의 일면에 회로 패턴(M)이 형성될 수 있다.

구체적으로, 회로 패턴(M)은 금속 등의 도전성 재료로 형성된 것으로서, 전기 신호를 전달하기 위한 도전성 배선 또는 터치에 따른 정전 용량을 전달하기 위한 투명 도전성 배선일 수 있다. 한편, 회로 패턴(M)은 연속하는 베이스 필름(100)의 일면에 소정의 간격으로 연속하여 형성될 수 있다.

또한 회로 패턴(M)은 소자가 실장되는 제1 패드부(110) 및 반도체 칩(chip)이 실장되는 제2 패드부(120)를 포함할 수 있다. 여기에서, 제1 패드부(110)와 제2 패드부(120)는 서로 이격되어 형성되고, 소자가 실장되는 제1 패드부(110)에는, 솔더를 포함하는 도전성 접착제, 예를 들면, 솔더 페이스트(solder paste)가 형성되는바, 이에 대한 구체적인 설명은 후술하도록 한다.

베이스 필름(100)은 또한 가장자리에 일렬로 배열되는 복수의 스프로켓 홀(105)을 포함할 수 있다.

구체적으로, 복수의 스프로켓 홀(105)은 본 발명의 연성회로기판 제조시 사용되는 공법(예를 들어, 롤투롤(Roll-to-Roll)공법)에서, 연성회로기판의 이동을 위해 필요한 홀이다. 즉, 그리퍼(gripper)와 같은 기구의 돌기가 복수의 스프로켓 홀(105)에 삽입되고, 연성회로기판을 끌어당기는데 이용됨으로써 연성회로기판의 이동을 가능하게 한다.

또한 도 2a를 참조하면 알 수 있듯이, 베이스 필름(100) 상의 각각의 회로 패턴(M) 영역은, 펀칭(punching) 또는 커팅(cutting) 공정을 통해 연성회로기판 셀(SC)이 될 수 있다.

도 2b를 참조하면, 커버 필름(200)은 회로 패턴(M)의 제1 패드부(110)와 오버랩되는 제1 개구부(210) 및 복수의 스프로켓 홀(105)과 오버랩되는 제2 개구부(220)를 포함할 수 있다.

구체적으로, 제1 개구부(210)는 제1 패드부(110)와 오버랩되는 위치에 형성되어, 제1 패드부(110)를 노출시킬 수 있다. 즉, 제1 개구부(210)는 제1 패드부(110)와 상하좌우로 면적이 일치할 수도 있지만, 제1 패드부(110)보다 면적이 더 클 수도 있다. 다만, 제1 개구부(210)는, 후술하는 플럭스가 제1 패드부(110)의 주변 영역으로 확산되는 것을 방지하기 위해 형성되는바, 회로 패턴(M)의 제2 패드부(120)와는 비오버랩되도록 형성될 수 있다. 이는, 제1 개구부(210)가 제2 패드부(120)와 오버랩되어 형성되어, 제2 패드부(120)를 노출시키게 된다면, 솔더 페이스트의 플럭스가 제2 패드부(120)로 비산되어 오염시키는 문제가 발생될 수 있기 때문이다.

여기에서, 솔더 페이스트는 플럭스(flux)와 솔더 분말(solder powder)의 혼합물로써, 솔더 분말이 보통 솔더 페이스트의 90%정도를 차지하고, 플럭스는 나머지 10%정도를 차지할 수 있다.

구체적으로, 솔더 분말은, 소자(즉, 부품)와 랜드(Land)(예를 들어, 도 2a의 제1 패드부(110))를 접합시키는 역할을 수행할 수 있다. 이에 반해, 플럭스는 수지, 활성제, TI제, 용매가 혼합되어 있는 물질로, 수지는 솔더 페이스트의 5%정도를 차지하고, 활성제는 1%, 용매는 3~4%, TI제는 나머지 소량을 차지할 수 있다.

또한 수지는, 활성제를 안정화시키는 로신(Rosin), 재산화를 방지하는 변성 로신, 산화막을 제거하는 합성수지를 포함하고, 활성제는, 산화막을 제거하는 할로겐 염, 젖음을 촉진하는 유기산을 포함할 수 있다. 또한 TI제는 TI성을 부여하고, 침강 분리를 방지하는 고분자 아미드(Amide)를 포함할 수 있다. 이러한 솔더 페이스트에 대한 구체적인 설명은, 일 예시로써, 이에 한정되는 것은 아니다.

제2 개구부(220)는 복수의 스프로켓 홀(105)과 일치하도록 복수의 개구부를 포함할 수 있고, 각각의 개구부는, 대응되는 스프로켓 홀(105)을 노출시킬 수 있다. 즉, 제2 개구부(220)의 복수의 개구부 각각이, 복수의 스프로켓 홀(105) 각각을 노출시킴으로써, 커버 필름(200)이 베이스 필름(100) 상에 부착된다 하더라도, 앞서 설명한 롤투롤 공정시 연성회로기판의 이동이 방해를 받지 않게 하는 것이다.

또한 커버 필름(200)은 베이스 필름(100)과 점도가 낮은 접착제로 부착될 수 있다. 이는 연성회로기판의 제조 마지막 단계에서, 커버 필름(200)을 박리할 때, 점도가 높은 경우 어려움을 겪을 수 있기 때문이다. 또한, 접착제로 인한 이물 방지와 커버 필름(200) 제거의 용이성을 위해 접착제를 커버 필름(200)의 전면이 아닌, 예를 들어, 제2 개구부(220) 영역과 같은 일부 영역에 형성할 수 있다.

뿐만 아니라 레이저(Laser)나 비접촉 가열 등 국부 가열이 소자 실장시 수행된다면, 제2 패드부(120)의 주변 영역 외에는 고온이 안되기 때문에 커버 필름(200)으로써, 일반적인 필름을 사용할 수 있지만, 리플로우(reflow) 공정이 수행된다면, 커버 필름(200)으로써, 내열성을 가지는 필름이 사용되는 것이 바람직하다.

도 2b 및 도 3을 참조하면, 커버 필름(200)의 제1 개구부(210)를 통해 회로 패턴(M)의 제1 패드부(110) 상에 제1 내지 제4 플럭스의 오염 형태(280, 290, 300, 310), 즉, 각 솔더 페이스트로부터 유출된 제1 내지 제4 플럭스의 오염 형태(280, 290, 300, 310)가 도시되어 있다.

제1 내지 제4 플럭스의 오염 형태(280, 290, 300, 310)는, 솔더 페이스트의 형성 당시의 환경에 따라 달라질 수 있는바, 도시된 바와 같이, 서로 다른 형태를 가지고 있다는 것을 알 수 있다. 특히, 제1 플럭스의 오염 형태(280)의 경우, 플럭스가 주위로 확산되지 않도록 형성되는데 반해, 제2 내지 제4 플럭스의 오염 형태(290, 300, 310)는 제1 개구부(210) 주위로 플럭스가 번져 있다는 것을 알 수 있다. 또한 제4 플럭스의 오염 형태(310)는, 제1 패드부(110)와 오버랩되는 위치까지 확산되어 있는 것을 알 수 있다.

구체적으로, 제1 개구부(210)는 제1 패드부(110)를 완전히 노출시키도록 형성되되, 제2 패드부(120)는 노출시키지 않는다. 따라서, 제1 패드부(110)에 형성되는 제1 내지 제4 플럭스의 오염 형태(280, 290, 300, 310) 가 제2 패드부(120)로 확산된다 하더라도, 커버 필름(200)으로 인해 제2 패드부(120)는 오염되지 않을 수 있다.

또한 도 3에는 제1 패드부(110) 상에 소자(130)가 형성된 모습이 도시되어 있다.

여기에서 소자(130)는, 예를 들어, SOP(Small Outline Package), CSP(Chip Scale Package), QFP(Quadratic Flat Package), BGA(Ball Grid Array)를 포함할 수 있고, 구체적으로는, 콘덴서(Condenser), 인덕터(Inductor), 저항(Resistor)과 같은 수동소자를 예로 들 수 있으나, 이에 한정되는 것은 아니다.

도 2b 및 4a를 참조하면, 제1 플럭스의 오염 형태(280)가 제1 개구부(210)를 통해 제1 패드부(110) 상에 형성될 수 있다.

구체적으로, 소자(130)가 솔더 페이스트(140)를 통해 제1 패드부(110) 상에 실장되는 경우, 솔더 페이스트(140)로부터 플럭스가 유출될 수 있다. 도 4a는 제1 플럭스의 오염 형태(280)를 도시한 것으로, 제1 플럭스의 오염 형태(280)는 제1 개구부(210)를 벗어나지 않았기에, 도 3을 참조하면 알 수 있듯이, 상기 제1 개구부(210)에 해당하는 제1 패드부(110) 영역내에 플럭스가 존재하게 된다.

다만, 도 2b 및 도 4b를 참조하면, 제3 플럭스의 오염 형태(300)가 제1 개구부(210)를 통해 제1 패드부(110) 상에 형성되어 있지만, 제1 플럭스의 오염 형태(280)와 달리, 제3 플럭스의 오염 형태(300)는 제1 개구부(210) 외부까지 형성되어 있다는 것을 알 수 있다.

구체적으로, 제3 플럭스의 오염 형태(300)의 경우, 제1 개구부(도 2b의 210)를 벗어나도록 형성되어 있기에, 불규칙한 형상을 가진다는 것을 알 수 있다.

다만, 커버 필름(200)으로 인해, 제1 개구부(도 2b의 210) 이외의 주변 영역에 해당하는 베이스 필름(100) 상에는 플럭스 형성이 방지된다는 것을 알 수 있다.

즉, 본 발명의 일 실시예에 따른 연성회로기판(1)의 베이스 필름(100) 상에는 커버 필름(200)이 형성되기에, 제1 내지 제4 플럭스의 오염 형태(280, 290, 300, 310)와 같은, 플럭스의 형성으로 인한 제2 패드부(120)와 반도체 칩 간의 접속 강도 저하를 방지할 수 있다. 또한, 플럭스로 인해 오염된 연성회로기판을 세정할 필요가 없어, 잔존하는 세정액으로 인한 제품 신뢰성의 저하를 방지할 수 있고, 공정을 줄임으로써 생산성을 높일 수 있다.

추가적으로, 커버 필름(200)이 연성회로기판(1)에 형성되므로 공정 유동시 연성회로기판 표면에 발생할 수 있는 스크래치나 손상을 방지할 수 있다.

이하에서는, 도 5 및 도 6을 참조하여, 본 발명의 일 실시예에 따른 연성회로기판 제조 장치에 대해 설명하도록 한다.

도 5는 본 발명의 일 실시예에 따른 연성회로기판 제조 장치를 설명하는 개념도이다. 도 6은 도 5의 C 영역을 확대한 개념도이다. 여기에서, 도 5 및 도 6에서 설명되는 연성회로기판(F)의 예시로써, 도 1 내지 도 4b에서 설명한 연성회로기판을 적용하되, 이에 한정되는 것은 아니다.

도 5 및 도 6을 참조하면, 본 발명의 일 실시예에 따른 연성회로기판 제조 장치(2)는 권출부(UNWINDER)(500), 작업 수행부(OPERATION PERFORMER)(600), 권취부(WINDER)(700)를 포함한다.

권출부(500)는 일면에 커버 필름(200)이 형성된 연성회로기판(F)을 권출한다.

구체적으로, 권출부(500)는, 제1 로더(R1)와 제2 로더(R2)를 포함하고, 제1 로더(R1)는 제2 로더(R2)로부터 제1 엠보스 테이프(Emboss tape)(EF1)를 권취하고, 제2 로더(R2)는 연성회로기판(F)을 권출할 수 있다. 여기에서, 연성회로기판(F)은 제1 엠보스 테이프(EF1)와 맞물려 권출될 수 있다.

작업 수행부(600)는 회로 패턴(M) 상에 소자(130)를 실장한다.

구체적으로, 작업 수행부(600)는 먼저, 센서(미도시)(작업 수행부(600)의 시작단에 위치한 센서)를 통해 연성회로기판(F)의 유무를 검출하고, 연성회로기판(F)이 있는 경우, 인식 카메라(미도시)를 통해 연성회로기판(F)의 제2 패드부(120)의 위치를 인식한 후, 솔더 페이스트를 형성할 수 있다. 솔더 페이스트는, 디스펜서(dispense) 또는 스크린(screen) 인쇄법을 이용하여 형성할 수 있다.

솔더 페이스트를 형성한 후, 그 위에 소자(130)를 실장하고, 레이저 또는 비접촉 가열에 의한 국부 가열 또는 리플로우 열처리를 통해 실장을 완료한다.

이 후, 실장된 소자(130)의 위치정도 검사를 할 수 있다. 다음으로, 센서(미도시)(작업 수행부(600)의 끝단에 위치한 센서)가 연성회로기판(F)이 아닌 연성회로기판(F)의 끝단에 부착된 리드 테이프를 검출하는 경우, 작업이 완료되었다는 경보를 울리거나 작업 수행부(600)의 작업을 정지할 수 있다.

권취부(700)는 연성회로기판(F)과 커버 필름(200)을 분리하고, 연성회로기판(F)을 수용한다.

구체적으로, 권취부(700)는 분리된 커버 필름(200)을 수용하는 제1 권취부(720)와, 커버 필름(200)이 분리된 연성회로기판(F)을 수용하는 제2 권취부(730)를 포함할 수 있다.

도 6을 참조하면, 제1 권취부(720)는, 커버 필름(200)을 연성회로기판(F)으로부터 분리하는 가이드 롤러(GR)와, 가이드 롤러(GR)를 통해 분리된 커버 필름(200)을 권취하는 제3 로더(R3)를 포함할 수 있다.

여기에서, 제1 권취부(720)는, 제3 로더(R3)가 커버 필름(200)을 연성회로기판(F)의 이송 방향(제2 방향(DR2))과 다른 제1 방향(DR1)으로 이송 및 권취함으로써, 특정 영역(D)에서 연성회로기판(F)으로부터 커버 필름(200)을 분리할 수 있다. 또한 가이드 롤러(GR)는 커버 필름(200)과 인접하는 위치에 형성됨으로써, 보다 용이하게 커버 필름(200)이 연성회로기판(F)으로부터 분리되어, 제3 로더(R3)로 이송될 수 있도록 가이드할 수 있다.

다시 도 5를 참조하면, 제2 권취부(730)는, 제4 로더(R4)와 제5 로더(R5)를 포함하고, 제5 로더(R5)는 제2 엠보스 테이프(Emboss tape)(EF2)가 감겨있는 제4 로더(R4)로부터 제2 엠보스 테이프(EF2)를 권취하고, 커버 필름(200)과 분리된 연성회로기판(F)을 권취할 수 있다. 여기에서, 연성회로기판(F)은 제2 엠보스 테이프(EF2)와 맞물려 권취될 수 있다.

이와 같이, 연성회로기판 제조 장치(2)에 의해 형성된 연성회로기판은, 이후에 제2 패드부(120) 상에 반도체 칩(chip)을 실장함으로써, 최종적인 제품을 완성할 수 있다. 한편, 상기 반도체 칩 실장 공정을 별도로 진행할 경우에는 반드시 커버 필름(200)이 제거된 상태로 납품될 필요는 없다. 즉, 권취부(700)를 통한 커버 필름(200)의 제거 공정 없이, 커버 필름(200)이 연성회로기판(F)에 부착된 상태로 납품될 수도 있다.

이하에서, 도 1, 도 3, 도 7을 참조하여, 소자를 실장하는 프로세스를 구체적으로 설명한다. 앞서 설명한 내용과 중복되는 내용은 생략하도록 한다. 우선적으로, 연성회로기판으로서, 소자가 실장되는 제2 패드부(120)를 포함하는 회로 패턴(M)이 입력된 베이스 필름(100)을 제공한다. 제공된 베이스 필름(100) 상에 제1 패드부(110)와 오버랩되는 제1 개구부(210)를 포함하는 커버 필름(200)을 형성한다. 커버 필름(200)의 제1 개구부(210)는 제1 패드부(110)를 노출시키되, 제2 패드부(120)는 노출시키기 않도록 형성된다. 커버 필름(200)을 형성한 후, 제1 개구부(210)를 통해 노출된 제1 패드부(110)의 접속단자부분(즉, 소자(130)와 제1 패드부(110)의 접촉부분)에 접착제를 도포한다. 여기에서, 접착제를 도포하는 것은, 디스펜서(dispenser) 또는 스크린(screen) 인쇄법을 이용하여, 제1 개구부(210)를 통해 노출된 베이스 필름(100)의 영역 중 제1 패드부(110) 상에 솔더 페이스트를 형성하는 것을 포함할 수 있다. 제1 패드부(110) 상에 형성된 솔더 페이스트를 이용하여, 소자(130)를 실장하고, 소자(130)가 실장된 영역에 레이저(laser) 또는 비접촉 가열에 의한 국부 가열 또는 리플로우 열처리를 수행한다. 이러한 열처리를 통해 실장을 완료할 수 있다.

이하에서는, 도 8을 참조하여, 도 5의 연성회로기판 제조 장치(2)의 동작 방법에 관하여 설명하기로 한다. 앞서 설명한 내용과 중복되는 내용은 생략하도록 한다.

도 8은 도 5의 연성회로기판 제조 장치의 동작 방법을 순차적으로 나타낸 흐름도이다.

도 5 및 도 8을 참조하면, 먼저, 연성회로기판을 권출한다(S100).

구체적으로, 권출부(500)는 일면에 커버 필름(200)이 형성된 연성회로기판(F)을 권출할 수 있다. 즉, 제2 로더(R2)가 리드 테이프가 연결된 연성회로기판(F)을 권출할 수 있다.

연성회로기판 유무를 검출한다(S200).

구체적으로, 작업 수행부(600)는 센서(미도시)(작업 수행부(600)의 시작단에 위치한 센서)를 통해 연성회로기판(F)의 유무를 검출할 수 있다.

솔더 페이스트를 형성한다(S300).

구체적으로, 인식 카메라(미도시)를 통해 연성회로기판(F)의 제1 패드부(도 3의 110)의 위치를 인식한 후, 디스펜서 또는 스크린 인쇄법을 이용하여, 솔더 페이스트를 형성할 수 있다.

소자를 실장한다(S400).

구체적으로, 솔더 페이스트가 형성된 제1 패드부(110) 상에 소자(130)를 실장할 수 있다.

국부 가열 또는 리플로우 열처리를 한다(S500).

구체적으로, 소자(130)가 실장된 영역에 레이저 또는 비접촉 가열에 의한 국부 가열을 수행하여, 실장을 완료할 수 있다. 여기서, 국부 가열이 아닌 리플로우(reflow)를 수행할 수 있으며, 이 경우에는, 내열성을 가지는 커버 필름(200)이 필요하다.

연성회로기판(F)과 커버 필름을 분리한다(S600).

이러한 분리 작업은, 권취부(700)에서 수행되며, 제1 권취부(720)는 가이드 롤러(GR)와 제3 로더(R3)를 통해 커버 필름(200)을 제1 방향(DR1)으로 이송 및 권취하고, 제2 권취부(730)는 제5 로더(R5)를 통해 커버 필름(200)이 분리된 연성회로기판(F)을 제2 방향(DR2)으로 이송 및 권취할 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

100: 베이스 필름 105: 스프로켓 홀
110: 제1 패드부 120: 제2 패드부
130: 소자 140: 솔더 페이스트
200: 커버 필름 210: 제1 개구부
200: 제2 개구부 280, 290, 300, 310: 플럭스의 오염 형태
500: 권출부 600: 작업 수행부
700: 권취부
R1 ~ R5: 제1 내지 제5 로더 GR: 가이드 롤러

Claims (13)

1. 제1 패드부를 포함하는 회로 패턴이 형성된 베이스 필름을 제공하고,
   상기 베이스 필름 상에 상기 제1 패드부와 오버랩되는 제1 개구부를 포함하는 커버 필름을 형성하고,
   상기 제1 개구부를 통해 노출된 상기 제1 패드부에 소자를 실장하는 것을 포함하는 연성회로기판 제조 방법.
2. 제 1항에 있어서,
   상기 소자를 실장한 후에, 상기 접착제에, 레이저(laser) 또는 비접촉 가열에 의한 국부 가열 또는 리플로우 열처리를 수행하는 것을 더 포함하는 연성회로기판 제조 방법.
3. 제 1항에 있어서,
   상기 회로 패턴은 상기 제1 패드부와 다른 제2 패드부를 더 포함하고, 상기 커버 필름은 상기 제2 패드부를 비노출하는 연성회로기판 제조 방법.
4. 제 1항에 있어서,
   상기 제1 패드부 상에 상기 소자를 실장한 후에, 상기 커버 필름을 제거하는 것을 더 포함하는 연성회로기판 제조 방법.
5. 제 4항에 있어서,
   상기 커버 필름을 제거한 후에, 상기 제2 패드부에 반도체 칩(chip)을 실장하는 것을 더 포함하는 연성회로기판 제조 방법.
6. 제 1항에 있어서,
   상기 베이스 필름은, 가장자리에 일렬로 배열되는 복수의 스프로켓 홀을 포함하고,
   상기 커버 필름은, 가장자리에 일렬로 배열되고, 상기 복수의 스프로켓 홀과 오버랩되는 제2 개구부를 포함하는 연성회로기판 제조 방법.
7. 소자 실장을 위한 개구부를 포함하는 커버 필름이 일면에 형성된 연성회로기판을 권출하는 권출부;
   상기 연성회로기판상에 소자를 실장하는 작업 수행부;
   상기 연성회로기판과 상기 커버 필름을 분리하고, 상기 연성회로기판을 수용하는 권취부를 포함하는 연성회로기판 제조 장치.
8. 제 7항에 있어서,
   상기 권취부는,
   상기 분리된 커버 필름을 수용하는 제1 권취부와,
   상기 커버 필름이 분리된 연성회로기판을 수용하는 제2 권취부를 포함하는 연성회로기판 제조 장치.
9. 제 8항에 있어서,
   상기 제1 권취부는,
   상기 커버 필름을 상기 연성회로기판으로부터 분리하는 가이드 롤러와,
   상기 가이드 롤러를 통해 분리된 상기 커버 필름을 권취하는 제1 로더를 포함하는 연성회로기판 제조 장치.
10. 제 9항에 있어서,
    상기 커버 필름은, 상기 제1 로더에 의해 상기 가이드 롤러를 통해 제1 방향으로 이송되고,
    상기 연성회로기판은, 상기 제1 로더와 다른 제2 로더에 의해 상기 제1 방향과 다른 제2 방향으로 이송되는 연성회로기판 제조 장치.
11. 소자가 실장되는 제1 패드부를 포함하는 회로 패턴이 형성된 베이스 필름;
    상기 제1 패드부 상에 실장되는 소자; 및
    상기 소자 실장시, 상기 제1 패드부 영역에 형성된 플럭스를 포함하는 연성회로기판.
12. 제 11항에 있어서,
    상기 베이스 필름 상에, 상기 제1 패드부와 오버랩되는 개구부를 포함하는 커버 필름을 더 포함하는 연성회로기판.
13. 제 11항에 있어서,
    상기 베이스 필름은, 반도체 칩이 실장되는 제2 패드부를 더 포함하는 연성회로기판.
    

Images