JP2731292B2 - 搬送テープ及びその製造方法 - Google Patents

搬送テープ及びその製造方法

Info

Publication number
JP2731292B2
JP2731292B2 JP33668890A JP33668890A JP2731292B2 JP 2731292 B2 JP2731292 B2 JP 2731292B2 JP 33668890 A JP33668890 A JP 33668890A JP 33668890 A JP33668890 A JP 33668890A JP 2731292 B2 JP2731292 B2 JP 2731292B2
Authority
JP
Japan
Prior art keywords
opening
base material
hole
pattern
positioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33668890A
Other languages
English (en)
Other versions
JPH04206749A (ja
Inventor
聡 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP33668890A priority Critical patent/JP2731292B2/ja
Publication of JPH04206749A publication Critical patent/JPH04206749A/ja
Application granted granted Critical
Publication of JP2731292B2 publication Critical patent/JP2731292B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、例えばテープキャリヤ方式による自動ボン
ディングシステムに適用され、半導体装置の製造に使わ
れる搬送テープ及びその製造方法に関する。
(従来の技術) 従来から半導体装置の製造工程では、予め半導体素子
やその他回路素子、あるいはこれら素子で回路を構成し
たチップを、テストパッドやアウターリード等の配線部
が形成されたテープ上に設けておき、この各素子,チッ
プが設けられたテープを用いて以後の製造工程を、正確
かつ高速に、また容易に製造が行えるようにしたTAB(T
ape Automated Bonding)システムが導入されている。
この様なTABシステムに使われる配線部が形成された
搬送テープについて、第3図を参照して説明する。
図において、1は配線部が形成された搬送テープで、
この搬送テープは長尺に形成された例えばポリイミドの
フィルム状の基材2を用いて構成されている。この基材
2の上には個々の半導体装置に対応するパターン部3が
連続的に形成されている。4は基材2に、長尺の方向に
両辺に沿って所定のピッチ,開口寸法で明けられたスプ
ロケットホールで、基材2の搬送駆動に使用される。5
は各パターン部3毎に所定のピッチ,開孔寸法で基材2
に明けられたツーリングホールである。また6は基材2
に明けられたアウターリードホール、7は基材2に明け
られたデバイスホール、8は基材2の上に張り合された
銅箔をパターニングして形成した配線部で、これにはテ
ストパッドやアウタリードあるいは認識用パターン等が
形成されている。
なお、デバイスホール7の部分に各素子,チップが搭
載されている。
次に配線部が形成された搬送テープ1の従来の製造方
法について、第4図を参照して説明する。
第4図(a)において、例えば厚さ125μm、あるい
は75μmの長尺フィルム状のポリイミドの基材2に、そ
の片面側の一部に接着剤を塗布する。次にスプロケット
ホール4及び第4図には示されていないツーリングホー
ル5やアウターリードホール6あるいはデバイスホール
7を所定の位置に形成する。そして基材2の接着剤を塗
布した部分に銅箔9を張り合せる。
同図(b)において、銅箔9の部分に所定の配線部パ
ターン等のマスクを設定し、通常の露光、現像、エッチ
ングにより配線部8のテストパッド10やアウターリード
11を形成する。
この後、配線部8にメッキが施され、テストが実施さ
れる等して搬送テープ1が完成する。
そして配線部8が形成された搬送テープ1にはそれ以
後の半導体装置の製造工程において、半導体素子やその
他回路素子、あるいはこれら素子で回路を構成したチッ
プが、その導電端子でアウターリード11の先端部に接続
されて搭載される。さらにチップ等の樹脂封止やその
他、以後の通常の工程を経て半導体装置は製造される。
しかしながら上記の従来技術においては、各工程にお
いて使用する位置決めの基準はそれぞれ異にしている。
すなわち、例えば長尺の基材2を搬送駆動するにはスプ
ロケットホール4を基準に用いており、各パターン部3
を形成する場合、例えば各ホール4,5,6,7の形成及び配
線部を形成するためのパターンのマスクの設定には別々
の工程で基材2の辺部分を基準に用い、また半導体素子
等のチップをアウターリード11の先端部に接続する際、
あるいは樹脂封止する際にはスプロケットホール4ある
いは基材2の辺部分を基準に用いている。さらに半導体
装置のテストコンタクトにはツーリングオール5が基準
に使用されている。なお、場合によっては上記の各基準
をそれぞれ組合わせて用いられる。
このようにポリイミドの基材2の各ホールや辺部分を
基準にした場合では基材2の材厚が薄いため、また繰返
し使用による基材2の形状の変化のために位置精度の維
持が難しく、製造工程で使用する基準の間には各工程間
で位置ずれを生ずる虞があった。すなわち、例えば製造
工程で搬送テープ1を搬送駆動する搬送装置のスプロケ
ットにスプロケットホール4を噛合わせて、まずパター
ン部3が略定められた位置にくるよう制御し、続いて各
パターン部3に銅箔9を配線部8と同時にパターニング
して設けた認識用パターンを検知装置で捕らえ、この認
識用パターンを基にしてパターン部3が、所定の位置に
正確に位置設定されるよう微調整が行われる。しかし基
準とするホール,辺部分の精度が悪く、位置ずれが大き
いために検知装置が認識用パターンを認識出来なくな
り、定めた通りの工程作業ができなくなる。同様に半導
体素子等のチップの導電端子とアウターリード1等の接
続や樹脂封止ができないとか、あるいはテスト装置のテ
ストピンとテストパッド10のコンタクトができなくて検
査ができなくなるという問題が生じる。そしてこの様な
問題を有するため製造歩留を向上させることが難しく、
また、多ピン化を進めるうえでは特に問題であった。
(発明が解決しようとする課題) 上記のような状況に鑑みて本発明はなされたもので、
その目的とするところは例えば半導体装置の製造工程等
で、それぞれで用いる基準が各工程毎に位置ずれを生ず
る虞がなく、各工程作業を行う上で問題が生じず、製造
の歩留が向上でき、さらに多ピン化にも十分対応できる
搬送テープ及びその製造方法を提供することにある。
[発明の構成] (課題を解決するための手段) 本発明の搬送テープ及びその製造方法は、長尺フィル
ム状の絶縁基材と、この基材上に長手方向に配置された
複数のパターン部と、これらのパターン部に設けられた
導電材料で成る配線部と、パターン部の所定の位置に基
材を貫通して設けられた複数の開孔と、これらの開孔よ
り外形が大寸法に形成されかつ開孔と略同位置に重ねる
ように設けられた導電材料で成るガイド部と、このガイ
ド部に開孔より小寸法でかつ開孔と略同位置に貫通して
設けた位置決め開孔とを備えて成ることを特徴とするも
のであり、 また、長尺フィルム状の絶縁基材の所定の位置に複数
の開孔を貫通して設ける第1の工程と、基材の少なくと
も一面に箔状の導電材料を張り合せる第2の工程と、導
電材料上の長手方向に、少なくとも一つのパターン部の
所定のパターンのマスクを設定する第3の工程と、マス
クが設定された導電材料をエッチングして、配線部と同
時に、開孔より外形が大寸法で開孔に重なるように位置
したガイド部と、このガイド部に開孔より小寸法でかつ
開孔と略同位置に位置した位置決め開孔とを形成する第
4の工程とを備えて成ることを特徴とするものである。
(作用) 上記のように構成された搬送テープ及びその製造方法
は、予め所定位置に開孔を形成した長尺の基材上に導電
材料を張り合わせ、この導電材料をエッチングして配線
部と同時に、開孔より小寸法の位置決め開孔を略同位置
に形成しているために、位置決め開孔と配線部との相互
の位置関係は精度よく形成できる。さらに位置決め開孔
は導電材料をエッチングして得ているため孔の精度もよ
く、また剛性が高いため繰返して位置決めに使用しても
形状の変化が少なく、位置精度を高く維持することがで
きる。
(実施例) 以下、本発明の一実施例を第1図および第2図を参照
して説明する。
第1図は本実施例を示す平面図であり、第2図は工程
図である。
15は従来の搬送テープ1に相当する搬送テープで、こ
れは長尺の、例えば厚さ75μmのフィルム状ポリイミド
の基材16を各加工して構成されている。基材16には長尺
方向に等ピッチでパターン部17が連続的に設けられてい
て、この一つのパターン部17は製造する一つの半導体装
置に対応するようになっている。パターン部17には、中
央に基材16を抜き加工で方形に形成したデバイスホール
18が設けられ、このデバイスホール18の各辺に沿って略
台形状に基材16を同様に抜き加工で形成したアウターリ
ードホール19が設けられている。
またパターン部17には、基材16の片方面に張り合され
た例えば厚さ35μmの銅箔をパターニングして形成した
配線部20が設けられている。この配線部20にはデバイス
ホール18内に先端部が延出し、アウターリードホール19
は架設するようにしてデバイスホール18の周縁部から放
射状に延びる複数のアウターリード21を設けている。さ
らに配線部20にはアウターリードホール19の外周辺の近
傍にアウターリード21と同時に銅箔をパターニングして
配置形成され、アウターリード21の他端部に接続したテ
ストパッド22を設けている。なお、アウターリード21の
先端部には半導体装置に搭載される半導体素子やその他
回路素子、あるいはこれら素子で回路を構成したチップ
の導電端子が接続される。
そしてパターン部17には長尺方向の辺部に沿って基材
16に各々所定の位置に、所定のピッチで抜き加工により
設けた開孔、例えば2.2mmの第1の角孔23と第2の角
孔24が形成されている。これらの第1の角孔23,第2の
角孔24が設けられた部分の基材16の表面には、アウター
リード21、テストパッド22の配線部20と図示しない認識
用パターン等と同時に、銅箔をパターニングして形成し
た第1のガイド部25と第2のガイド部26が設けられてい
る。第1のガイド部25,第2のガイド部26は第1の角孔2
3,第2の角孔24と略中心を同じにして、より大きい外形
寸法であって、夫々の中央部には第1の角孔23,第2の
角孔24より小さい所定寸法の例えば1.981mmのスプロ
ケットホール27とツーリングホール28が各々対応して形
成されている。すなわち、位置決め開孔として使用され
るスプロケットホール27,ツーリングホール28と第1の
角孔23,第2の角孔24の周縁が交差したり、重なったり
しないように配置されている。
次に上記のように構成された搬送テープ15の製造方法
について、第2図を参照して説明する。
第2図(a)において、厚さ75μmの長尺フィルム状
のポリイミドの基材16に、その片面側に接着剤を塗布す
る。次にこの基材16に第1の角孔23および第2図には示
されていないが第2の角孔24やアウターリードホール19
あるいはデバイスホール18を所定の位置にプレス加工等
で貫通開孔させる。このとき第1の角孔23,第2の角孔2
4の開孔寸法はスプロケットホール27,ツーリングホール
28の所定開孔寸法より大きくする。
同図(b)において、基材16の接着剤を塗布した面に
厚さ35μmの銅箔29を張り合せる。
同図(c)において、銅箔29の上に、所定の配線部等
と共に第1のガイド部25,第2のガイド部26が描かれた
パターンのマスクを設定し、通常の露光、現像、エッチ
ングを行う。これにより配線部20のテストパッド22やア
ウターリード21あるいは図示しない認識用パターンを形
成すると同時に、第1のガイド部25,第2のガイド部26
を形成し所定開孔寸法のスプロケットホール27,ツーリ
ングホール28を形成する。
この様に構成することによって、エッチング加工で同
時に形成した配線部20のテストパッド22やアウターリー
ド21あるいは認識用パターン、さらには第1のガイド部
25,第2のガイド部26のスプロケットホール27,ツーリン
ルホール28の相互間には位置ずれがなく、所望のパター
ン通りの位置関係に各配置される。そしてスプロケット
ホール27,ツーリングホール28が基材16よりも剛性の高
い銅箔で形成されるために、繰返し使用によってもその
形状の変化が少なくて位置精度の維持が成される。この
ため基材16を直接位置決めの基準とせず、スプロケット
ホール27,ツーリングホール28を位置決めの基準として
用いることによって十分な位置精度が得えられ、検知装
置での認識用パターンの検出洩れがなく各工程での定め
た通りの作業が行える。同様に半導体素子等のチップの
導電端子とアウターリード21等の接続や樹脂封止、およ
びテスト装置のテストピンとテストパッド22のコンタク
トができなくて検査ができなくなる等の問題は生じなく
なる。また従来必要に応じ、同じ箇所を繰返し位置決め
用として使用しないようにするため、所要とする工程に
合せて基材に貫通して設けていた位置決め専用の開孔が
不要となり、基材の反り等が生じ難くなり位置決めがよ
り精度を上げて行える。さらに配線部20のパターンがよ
り細かく繊細なもの、例えば多ピン化したものにおいて
も十分な工程作業が行える。
尚、上記の実施例においてはツーリングホール28をテ
ストコンタクトの位置決めの基準として設けているが、
これはスプロケットホール27を兼用させてもよく、その
他要旨を逸脱しない範囲内で適宜変更して本発明は実施
し得るものである。
[発明の効果] 以上の説明から明らかなように、本発明は、予め所定
位置に開孔を形成した長尺の基材上に導電材料を張り合
わせ、この導電材料をエッチングして配線部と同時に、
開孔より小寸法の位置決め開孔を略同位置に形成する構
成としたことにおり、位置決め開孔と配線部との相互の
位置精度は向上し、また位置決め開孔を位置決めの基準
として繰返し使用しても、形状の変化が少なく位置精度
を高く維持できる。このため、例えば半導体装置の製造
工程の各工程作業を行う上でも、位置ずれの問題を生ず
る虞がなく、製造の歩留を向上させることができ、さら
に多ピン化にも十分対応できるという効果が得られる。
【図面の簡単な説明】
第1図は本発明の一実施例を示す平面図、第2図は第1
図に係わる工程図、第3図は従来例を示す平面図、第4
図は第3図に係わる工程図である。 15……搬送テープ、16……基材、17……パターン部、20
……配線部、23……第1の角孔(開孔)、25……第1の
ガイド部、27……スプロケットホール(位置決め開
孔)。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】長尺フィルム状の絶縁基材と、この基材上
    に長手方向に配置された複数のパターン部と、これらの
    パターン部に設けられた導電材料で成る配線部と、前記
    パターン部の所定の位置に前記基材を貫通して設けられ
    た複数の開孔と、これらの開孔より外形が大寸法に形成
    されかつ該開孔と略同位置に重ねるように設けられた導
    電材料で成るガイド部と、このガイド部に前記開孔より
    小寸法でかつ該開孔と略同位置に貫通して設けた位置決
    め開孔とを備えて成ることを特徴とする搬送テープ。
  2. 【請求項2】長尺フィルム状の絶縁基材の所定の位置に
    複数の開孔を貫通して設ける第1の工程と、 前記基材の少なくとも一面に箔状の導電材料を張り合せ
    る第2の工程と、 前記導電材料上の長手方向に、少なくとも一つのパター
    ン部の所定のパターンのマスクを設定する第3の工程
    と、 前記マスクが設定された前記導電材料をエッチングし
    て、配線部と同時に、前記開孔より外形が大寸法で該開
    孔に重なるように位置したガイド部と、このガイド部に
    前記開孔より小寸法でかつ該開孔と略同位置に位置した
    位置決め開孔とを形成する第4の工程とを備えて成るこ
    とを特徴とする搬送テープの製造方法。
JP33668890A 1990-11-30 1990-11-30 搬送テープ及びその製造方法 Expired - Fee Related JP2731292B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33668890A JP2731292B2 (ja) 1990-11-30 1990-11-30 搬送テープ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33668890A JP2731292B2 (ja) 1990-11-30 1990-11-30 搬送テープ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH04206749A JPH04206749A (ja) 1992-07-28
JP2731292B2 true JP2731292B2 (ja) 1998-03-25

Family

ID=18301779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33668890A Expired - Fee Related JP2731292B2 (ja) 1990-11-30 1990-11-30 搬送テープ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2731292B2 (ja)

Also Published As

Publication number Publication date
JPH04206749A (ja) 1992-07-28

Similar Documents

Publication Publication Date Title
US4209355A (en) Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices
US3968563A (en) Precision registration system for leads
KR20050024471A (ko) 테이프 캐리어
JP3569025B2 (ja) 半導体装置、およびそれを用いた電子装置
JP2731292B2 (ja) 搬送テープ及びその製造方法
KR100354203B1 (ko) 가요성 배선 기판, 필름 캐리어, 테이프 형상 반도체장치, 반도체 장치 및 그의 제조방법, 회로 기판 및 전자기기
KR100743231B1 (ko) 인쇄회로기판의 제조방법
US6007729A (en) Carrier tape and manufacturing method of said carrier tape
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JPS5988859A (ja) キヤリヤテ−プの製造方法
KR20010039753A (ko) 전자부품 실장용 필름 캐리어 테이프의 제조방법 및제조장치
JP4010796B2 (ja) 順送用打抜き金型及び順送用打抜き装置
JP3985140B2 (ja) 配線基板の製造方法
US6911725B2 (en) Film substrate, semiconductor device, method of manufacturing film substrate, method of manufacturing semiconductor device and method of manufacturing circuit board with semiconductor device
JP2002261131A (ja) 電子部品実装用フィルムキャリアテープの製造方法および電子部品実装用フィルムキャリアテープの製造装置
JP2663638B2 (ja) 半導体装置の製造方法
JPH10160793A (ja) ベアチップ検査用プローブ基板及びその製造方法、及びベアチップ検査システム
JPS6359595A (ja) 携帯可能媒体における実装方法
JPH01287937A (ja) フィルムキャリアテープ
JP3263863B2 (ja) ハイブリッドic用基板とこれを用いたハイブリッドicの製造方法
JP2009226557A (ja) 打抜き金型及びフィルムキャリアテープの製造方法
JP3383597B2 (ja) 半導体装置の製造方法
JP3119222B2 (ja) Tcp用テープ及びその製造方法並びにそのtcp用テープを用いた半導体装置
JP2836208B2 (ja) フィルムキャリアテープ
JPS6359594A (ja) フイルムキヤリア基板

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20071219

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081219

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20091219

LAPS Cancellation because of no payment of annual fees