JP2005268353A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2005268353A
JP2005268353A JP2004075561A JP2004075561A JP2005268353A JP 2005268353 A JP2005268353 A JP 2005268353A JP 2004075561 A JP2004075561 A JP 2004075561A JP 2004075561 A JP2004075561 A JP 2004075561A JP 2005268353 A JP2005268353 A JP 2005268353A
Authority
JP
Japan
Prior art keywords
pad
connection
bonding
pads
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004075561A
Other languages
English (en)
Other versions
JP4006409B2 (ja
Inventor
Yuka Tamatate
由香 玉舘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2004075561A priority Critical patent/JP4006409B2/ja
Priority to KR1020050019472A priority patent/KR101064571B1/ko
Priority to US11/079,741 priority patent/US7160796B2/en
Priority to TW094108170A priority patent/TWI362077B/zh
Publication of JP2005268353A publication Critical patent/JP2005268353A/ja
Application granted granted Critical
Publication of JP4006409B2 publication Critical patent/JP4006409B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L15/00—Indicators provided on the vehicle or train for signalling purposes
    • B61L15/0062—On-board target speed calculation or supervision
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L27/00—Central railway traffic control systems; Trackside control; Communication systems specially adapted therefor
    • B61L27/04—Automatic systems, e.g. controlled by train; Change-over to manual control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L25/00—Recording or indicating positions or identities of vehicles or trains or setting of track apparatus
    • B61L25/02—Indicating or recording positions or identities of vehicles or trains
    • B61L25/021—Measuring and recording of train speed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0264—Peeling insulating layer, e.g. foil, or separating mask
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0425—Solder powder or solder coated metal powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0485—Tacky flux, e.g. for adhering components during mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 フリップチップ接続用の接続パッドとワイヤボンディング接続用のボンディングパッドとが設けられた配線基板を容易に量産可能にする製造方法を提供する。
【解決手段】 複数個取り用の基板３０をワークとして、前記基板の表面に前記接続パッドおよびボンディングパッドとなるパッド１６ａ、１８ａをパターン形成した後、前記接続パッドとなるパッド１６ａを遮蔽して、前記ボンディングパッドとなるパッド１８ａの表面にボンディング用のめっき３６を施し、次いで、前記ボンディングパッドを形成した領域にマスク用のテープ４２を粘着してボンディングパッド１８を遮蔽した後、前記接続パッドとなるパッドの表面に粘着層５０を被着させ、次いで、前記パッド１６ａの表面にはんだ粉５２を付着させ、前記テープ４２を剥離した後、リフローにより前記はんだ粉５２を溶融してパッド１６ａにはんだ５２ａを被着させる。
【選択図】 図２

Description

本発明は半導体装置の製造方法に関し、より詳細には、フリップチップ接続用の接続パッドとワイヤボンディング接続用のボンディングパッドとを備えた配線基板の製造方法およびその製造方法によって得られた配線基板を用いた半導体装置に関する。
図６は、フリップチップ接続による半導体素子１０とワイヤボンディング接続による半導体素子１２とを一つの基板１４に搭載する方法として、２枚の半導体素子１０、１２を積み重ねて搭載し、半導体素子１０、１２を樹脂１９によって封止した半導体装置の例を示す。半導体素子１０、１２を積み重ねて搭載するために、この半導体装置では、下段の半導体素子１０をフリップチップ接続によって基板１４に搭載し、上段の半導体素子１２をワイヤボンディングによって基板１４に搭載している。２０が半導体素子１０の電極に形成された接続用バンプ、１６がフリップチップ接続用の接続パッド、１８がワイヤボンディング接続用のボンディングパッドである。２２がボンディングワイヤである。
このように、フリップチップ接続とワイヤボンディング接続とを利用して半導体素子を基板１４に搭載する方法は、半導体装置を小型化する点で有効である。しかしながら、フリップチップ接続とワイヤボンディング接続という異なる接続形態で半導体素子を搭載するため、基板１４にはフリップチップ接続用の接続パッド１６とワイヤボンディング接続用のボンディングパッド１８を形成しなければならない。
図７は、基板１４にフリップチップ接続用の接続パッド１６とワイヤボンディング接続用のボンディングパッド１８とが形成されている状態を示す。半導体素子１０、１２の搭載形態から、フリップチップ接続用の接続パッド１６はボンディングパッド１８の内側に位置することになる。
特開２００３−７９０２号公報
ところで、フリップチップ接続用の接続パッド１６には半導体素子１０に形成されたバンプ（金バンプ）が接合されるのに対して、ボンディングパッド１８にはボンディングワイヤ（金ワイヤ）がボンディングされるから、各々のパッドには異なる表面処理が施される。
すなわち、接続パッド１６ではパッドの表面にはんだが被着されるのに対して、ボンディングパッド１８ではパッドの表面にボンディング用のめっき（たとえば、ニッケルめっきと金めっき）が施される。このため、従来は、基板１４の表面に配線パターンと、接続パッド１６およびボンディングパッド１８となるパッドを形成した後、まず、ボンディングパッド１８となるパッドにめっきを、次いで、接続パッド１６となるパッドにはんだを被着するようにしている。
ボンディングパッド１８となるパッドにめっきを施す際には、接続パッド１６となる部位をめっき装置側でマスクし、ボンディングパッド１８のみにめっきを施し、接続パッド１６となるパッドにはんだを被着する際には、ボンディングパッド１８にはんだが付着しないようにボンディングパッド１８を遮蔽してはんだを被着する。
ところで、フリップチップ接続用の接続パッド１６できわめて微細な間隔で形成するものにあっては、パッドにはんだを被着する際に、パッドの表面に粘着層を形成してはんだ粉をパッドに付着させ、はんだ粉を溶融させてパッドの表面にはんだを被着する方法がとられる。このような方法でパッドにはんだを被着させる場合には、ボンディングパッド１８等の不要個所にはんだ粉が付着しないようにする必要があり、実際の量産工程では、ボンディングパッド１８の表面を確実に被覆して、接続パッド１６のみに確実にはんだを被着させることができる作業性の良い製造方法が求められる。
本発明はこれらの課題を解決すべくなされたものであり、その目的とするところは、フリップチップ接続用の接続パッドとワイヤボンディング接続用のボンディングパッドとを備えた基板を容易に製造することを可能にする配線基板の製造方法またこの配線基板を用いた半導体装置を提供するにある。
本発明は、上記目的を達成するため次の構成を備える。
すなわち、 パッドの表面にはんだが被着されたフリップチップ接続用の接続パッドと、パッドの表面にめっきが施されたワイヤボンディング接続用のボンディングパッドとが設けられた配線基板の製造方法において、複数個取り用の基板をワークとして、前記基板の表面に前記接続パッドおよびボンディングパッドとなるパッドを形成した後、前記接続パッドとなるパッドを遮蔽して、前記ボンディングパッドとなるパッドの表面にボンディング用のめっきを施し、次いで、前記ボンディングパッドを形成した領域にマスク用のテープを粘着してボンディングパッドを遮蔽した後、前記接続パッドとなるパッドの表面に粘着層を被着させ、次いで、前記パッドの表面にはんだ粉を付着させ、前記テープを剥離した後、リフローにより前記はんだ粉を溶融してパッドにはんだを被着させることを特徴とする。
また、前記ワークが、短冊状に形成された基板に、個々の半導体装置となる領域が縦横に整列して形成されたものであり、前記マスク用のテープとして、前記各々の半導体装置となる領域に合わせて開口孔がグリッド状に形成されたテープを使用することを特徴とする。半導体装置となる領域に合わせて開口孔が形成されたテープを使用することによって、確実にボンディングパッドを遮蔽することができ、半導体装置の量産に好適に利用することが可能となる。
また、前記ワークの個々の半導体装置となる領域内で、外周側にワイヤボンディング接続用のボンディングパッドが配置され、ボンディングパッドが配置された内側にフリップチップ接続用の接続パッドとなるパッドが配置され、前記マスク用のテープとして、前記各領域で前記ボンディングパッドが配置された領域を遮蔽し、前記接続パッドとなるパッドが露出する開口孔が設けられたテープを使用することを特徴とする。
また、前記接続パッドとなるパッドにはんだ粉を付着させた後、ワークを加熱炉に収容して、はんだ粉をパッドに仮付けすることにより、パッドの表面に確実にはんだを被着することが可能となる。
また、前記ボンディングパッドとなるパッドに、ボンディング用にニッケルめっきと金めっきをこの順に施し、前記接続パッドとなるパッドに、Ｓｎ−Ａｇからなるはんだ粉を付着させ、パッドの表面にＳｎ−Ａｇはんだを被着することを特徴とする。
また、前記配線基板の製造方法によって製造された配線基板に半導体素子を搭載してなる半導体装置であって、基板に２枚の半導体素子が積み重ねて搭載され、１段目の半導体素子がフリップチップ接続により基板に接続され、２段目の半導体素子がワイヤボンディング接続によって基板に接続されていることを特徴とする。
本発明に係る配線基板の製造方法では、ボンディングパッドとなるパッドの表面にめっきを施した後、ボンディングパッドをマスク用のテープにより遮蔽してフリップチップ用のパッドにはんだを被着させる方法を採用したことによって、ワイヤボンディング接続用のボンディングパッドとフリップチップ接続用の接続パッドとを備えた配線基板を容易に製造することが可能になる。
以下、本発明の好適な実施の形態について添付図面にしたがって詳細に説明する。
図１、２は本発明に係る配線基板の製造工程を示す説明図である。図１(a)は、樹脂基板３０の片面に銅箔３２が被着された片面銅張り基板にレジストフィルムを被着し、レジストフィルムを露光および現像して、銅箔３２の表面にレジストパターン３４を形成した状態を示す。レジストパターン３４は、所要の配線パターン、フリップチップ接続用の接続パッド１６、およびワイヤボンディング用のボンディングパッド１８のパターン部分を被覆するように形成されている。
図１(b)は、レジストパターン３４をマスクとして銅箔３２をエッチングすることにより、配線パターンを形成すると同時に接続パッド１６とボンディングパッド１８となるパッドを形成した状態を示す。１６ａが接続パッド１６となるパッド、１８ａがボンディングパッド１８となるパッドである。
図１(c)は、パッド１８ａの表面にめっき３６を施して、ボンディングパッド１８を形成した状態を示す。本実施形態では、めっき３６として、ニッケルめっきと金めっきをこの順に施した。なお、パッド１８ａにめっきを施す際に、フリップチップ接続用のパッド１６ａにめっき液が付着しないよう、マスクで遮蔽してめっきした。このマスクとしては、たとえばめっきレジストを用いることができる。
図１(d)は、樹脂基板３０の表面を保護膜としてのソルダーレジスト３８によって被覆し、樹脂基板３０の表面にフリップチップ接続用のパッド１６ａとワイヤボンディング接続用のパッド１８ａのみを露出させた状態を示す。なお、ソルダーレジスト３８はパッド１８ａの表面にめっきを施す前に樹脂基板３０の表面を被覆するように設けてもよい。
図３は、樹脂基板３０の表面にソルダーレジスト３８を被着した状態のワーク４０を示す。本実施形態の配線基板の製造方法で使用しているワーク４０は、図のように樹脂基板３０を短冊状に形成したものであり、１枚の樹脂基板から複数の半導体装置が得られるように設けられているものである。図でＡ部分が一つの半導体装置となる区画部分であり、一つ一つの半導体装置となる領域はワーク４０に縦横に整列して設けられている。各区画領域では、ボンディングパッド１８がその領域の外周側に配置され、フリップチップ接続用の接続パッド１６はボンディングパッド１８の内側に配置されている。これは、図７に示すように、半導体素子を積み重ねて搭載する形式の半導体装置の構成例である。
図１(e)は、樹脂基板３０の表面をソルダーレジスト３８によって被覆した後、樹脂基板３０上でボンディングパッド１８が形成された領域をテープ４２によってマスクした状態を示す。テープ４２はパッド１６ａの表面にはんだを被着する際に、ボンディングパッド１８の表面にはんだ粉等が付着することを防止する目的で使用される。図のようにソルダーレジスト３８の表面はボンディングパッド１８の表面よりも若干上位置にあるから、テープ４２をソルダーレジスト３８の表面に粘着した際に、テープ４２がボンディングパッド１８の表面から若干離間して対向するソルダーレジスト３８間に掛け渡すように粘着される。
本実施形態で使用したテープ４２は基材が塩化ビニル系の樹脂からなり、粘着層がアクリル系の樹脂からなるものである。粘着層はボンディングパッド１８に粘着剤が残ってもワイヤボンディングに支障のない材料によって形成されているが、テープ４２とボンディングパッド１８とを離間させるように粘着することでボンディングパッド１８の表面に粘着剤を付着しにくくすることができる。
図４は、実際のワーク４０について使用するマスク用のテープ４２を示す。上述したように、ワーク４０は短冊状に形成され、ワーク４０には半導体装置となる領域が整列した区画に形成されているから、マスク用のテープ４２は区画ごとに矩形の開口孔４４を設けたグリッド状のものを使用する。
図５は、開口孔４４を設けたマスク用のテープ４２を樹脂基板３０に粘着した状態を示す。開口孔４４はボンディングパッド１８の配置位置よりも一回り小さな矩形孔に形成されており、樹脂基板３０に位置合わせしてマスク用のテープ４２を粘着することにより、ワーク４０の各々の区画で、ボンディングパッド１８が遮蔽されフリップチップ接続用のパッド１６ａが露出する状態となる。
なお、マスク用のテープ４２は、実際には樹脂フィルムからなるセパレータから剥離してワーク４０に粘着して使用する。テープ４２をソルダーレジスト３８の表面に粘着することにより、ボンディングパッド１８は外部からシールされた状態になる。
図２は、フリップチップ接続用の接続パッド１６となるパッド１６ａの表面にはんだを被着する工程を示す。図２(a)は、パッド１６ａの表面にはんだ粉を付着させるため、パッド１６ａの表面に粘着層５０を形成した状態を示す。粘着層５０は粘着液槽にワーク４０を浸漬することによってパッド１６ａの表面に被着する。粘着液は銅からなるパッド１６ａの表面に選択的に付着するが、ボンディングパッド１８はテープ４２によって被覆されているから、粘着液槽にワーク４０を浸漬してもボンディングパッド１８に粘着液が付着することがない。
次に、ワーク４０の上方から、はんだ粉５２を振り落とすようにしてパッド１６ａの表面にはんだ粉５２を付着させる（図２(b)）。パッド１６ａ上に落ちたはんだ粉５２は、粘着層５０によってパッド１６ａの表面に付着する。パッド１６ａ以外の基板表面に落下したはんだ粉は、洗浄工程によって取り除かれるが、この洗浄工程においてもボンディングパッド１８はテープ４２によって被覆されているから支障はない。なお、本実施形態で使用しているはんだ粉５２は、Ｓｎ−Ａｇからなるはんだ粉である。
パッド１６ａの表面に被着したはんだ粉５２はリフロー工程で溶融しパッド１６ａの表面に被着する。本実施形態においては、リフロー工程の前工程として、はんだ粉５２をパッド１６ａに仮付けする。この仮付けは、はんだ粉５２をわずかに溶かしてパッド１６ａに付着させる操作である。実際には、１７０℃程度の加熱炉で１時間程度基板を加熱することによってはんだ粉５２を仮付けすることができる。マスク用のテープ４２は仮付け工程に進む前に剥離する。実施形態で使用しているテープ４２は十分な耐熱性を有していないからである。仮付け工程後においては、マスク用のテープ４２によってボンディングパッド１８を被覆しなくてもボンディングパッド１８の表面に異物が付着したりすることはない。
図２(c)は、リフロー工程の前工程として、パッド１６ａの表面にフラックス５４をコーティングした状態を示す。フラックス５４ははんだの流れ性、はんだとパッド１６ａとの接合性を良好にするためのものである。
図２(d)は、リフロー工程ではんだ粉５２を溶融させ、パッド１６ａの表面に溶融したはんだ５２ａを被着させた状態を示す。
図２(e)は、リフロー後、フラックス５４を洗浄して、最終的に配線基板として得た状態を示す。この配線基板は、フリップチップ接続用の接続パッド１６についてはパッド１６ａの表面にはんだ５２ａが被着され、ワイヤボンディング接続用のボンディングパッド１８についてはパッド１８ａの表面に所要のめっき３６が施されたものであり、これによってフリップチップ接続とワイヤボンディング接続によって半導体素子を搭載することが可能な配線基板として提供される。
なお、上述したはんだ粉を粘着層５０を利用してパッド１６ａの表面に付着させ、リフローによってパッド１６ａの表面にはんだ５２ａを被着させる方法として、たとえば特開平７−７２４４号公報に記載されている方法を利用することができる。
本実施形態の配線基板の製造方法は、フリップチップ接続用の接続パッド１６とワイヤボンディング接続用のボンディングパッド１８とを一つの基板内に形成する際に、ボンディングパッド１８を形成した部位についてはマスク用のテープ４２を粘着して、ボンディングパッド１８が外部に露出しないようにした状態で、フリップチップ接続用の接続パッド１６を形成する工程を行うことを特徴とする。マスク用のテープ４２によってボンディングパッド１８を被覆することにより、ボンディングパッド１８にはんだ等が被着しないように確実に保護することができ、また、テープ４２を粘着する操作によることから、テープ４２を樹脂基板３０に粘着したり、樹脂基板３０から剥離したりする操作が容易にできる。
とくに、テープ４２を利用する場合は、テープ４２と樹脂基板３０とに位置決め用のマークや位置決め孔を設けることで高精度に位置合わせするといった操作が容易に可能となることから、所要の精度を満足して、作業性を向上させることが可能となり、半導体装置の量産に好適に利用することが可能となる。
上記配線基板の製造方法で、接続パッド１６にはんだを被着するためにボンディングパッド１８を被覆する他の方法として、液状のレジスト等を塗布することによりレジスト層を形成してボンディングパッド１８を被覆する方法も考えられる。しかしながら、レジストを塗布してレジスト層を形成する方法の場合は、露光および現像によってパッド１６ａを露出するパターンにレジスト層を形成することは工程が煩雑になることから生産性が劣るという問題があり、また、この方法の場合は、はんだ粉を付着した後にレジスト層を除去することになるから、レジスト層を除去する際にはんだ粉まで除去されるおそれがあるという問題がある。
上述したテープを使用する方法はこれらの問題がない点で優れており、実際の量産方法として好適に利用することができる方法として有効である。
なお、上述した配線基板を用いて半導体装置を製造する場合は、フリップチップ接続用の接続パッド１６とワイヤボンディング接続用のボンディングパッド１８を形成したワーク４０に、まず１段目（下段）の半導体素子を接続パッド１６との間でフリップチップ接続し、アンダーフィルした後、次いで２段目（上段）の半導体素子を１段目の半導体素子の上に接合し、２段目の半導体素子とボンディングパッド１８との間をワイヤボンディングして接続する。１段目の半導体素子と接続パッド１６との間でフリップチップ接続する方法としては、半導体素子の電極にワイヤボンダーを用いて金バンプを形成して接続する方法、半導体素子の電極にはんだバンプを形成して接続方法が利用できる。また、２段目の半導体素子とボンディングパッド１８との間のワイヤボンディングでは金ワイヤを用いたワイヤボンディングを利用することができる。
次いで、半導体素子が搭載されたワークを樹脂封止用の金型にセットし、半導体素子が搭載された片面を全面にわたって樹脂により封止し、樹脂封止後に、ワーク４０を樹脂とともに区画ごとに切断することによって個片の半導体装置を得ることができる。こうして得られた半導体装置は図６に示すように、基板１４上に半導体素子１０、１２が積み重ねて搭載され、１段目の半導体素子１０が基板１４とフリップチップ接続され、２段目の半導体素子１２が基板１４とワイヤボンディング接続された製品となる。なお、外部接続端子１５は基板１４に形成されたスルーホールを介して、接続パッド１６およびボンディングパッド１８と電気的に接続される。
本発明に係る配線基板の製造方法を示す説明図である。 本発明に係る配線基板の製造方法を示す説明図である。 短冊状に形成された配線基板（ワーク）の平面図である。 短冊状に形成された配線基板（ワーク）に粘着するマスク用のテープの平面図である。 短冊状に形成された配線基板（ワーク）にマスク用のテープを粘着した状態を示す平面図である。 半導体素子を積み重ねて搭載した半導体装置の構成を示す断面図である。 フリップチップ接続用の接続パッドとワイヤボンディング接続用のボンディングパッドとが形成された基板の例を示す説明図である。
符号の説明
１０、１２ 半導体素子
１４ 基板
１６ 接続パッド
１６ａ パッド
１８ ボンディングパッド
１８ａ パッド
２０ バンプ
２２ ボンディングワイヤ
３０ 樹脂基板
３２ 銅箔
３４ レジストパターン
３６ めっき
３８ ソルダーレジスト
４０ ワーク
４２ テープ
４４ 開口孔
５０ 粘着層
５２ はんだ粉
５２ａ はんだ
５４ フラックス

Claims (6)

  1. パッドの表面にはんだが被着されたフリップチップ接続用の接続パッドと、パッドの表面にめっきが施されたワイヤボンディング接続用のボンディングパッドとが設けられた配線基板の製造方法において、
    複数個取り用の基板をワークとして、前記基板の表面に前記接続パッドおよびボンディングパッドとなるパッドを形成した後、
    前記接続パッドとなるパッドを遮蔽して、前記ボンディングパッドとなるパッドの表面にボンディング用のめっきを施し、
    次いで、前記ボンディングパッドを形成した領域にマスク用のテープを粘着してボンディングパッドを遮蔽した後、
    前記接続パッドとなるパッドの表面に粘着層を被着させ、次いで、前記パッドの表面にはんだ粉を付着させ、
    前記テープを剥離した後、リフローにより前記はんだ粉を溶融してパッドにはんだを被着させることを特徴とする配線基板の製造方法。
  2. 前記ワークが、短冊状に形成された基板に、個々の半導体装置となる領域が縦横に整列して形成されたものであり、
    前記マスク用のテープとして、前記各々の半導体装置となる領域に合わせて開口孔がグリッド状に形成されたテープを使用することを特徴とする請求項１記載の配線基板の製造方法。
  3. 前記ワークの個々の半導体装置となる領域内で、外周側にワイヤボンディング接続用のボンディングパッドが配置され、ボンディングパッドが配置された内側にフリップチップ接続用の接続パッドとなるパッドが配置され、
    前記マスク用のテープとして、前記各領域で前記ボンディングパッドが配置された領域を遮蔽し、前記接続パッドとなるパッドが露出する開口孔が設けられたテープを使用することを特徴とする請求項２記載の配線基板の製造方法。
  4. 前記接続パッドとなるパッドにはんだ粉を付着させた後、ワークを加熱炉に収容して、はんだ粉をパッドに仮付けすることを特徴とする請求項１記載の配線基板の製造方法。
  5. 前記ボンディングパッドとなるパッドに、ボンディング用にニッケルめっきと金めっきをこの順に施し、
    前記接続パッドとなるパッドに、Ｓｎ−Ａｇからなるはんだ粉を付着させ、パッドの表面にＳｎ−Ａｇはんだを被着することを特徴とする請求項１〜４のいずれか一項記載の配線基板の製造方法。
  6. 請求項１〜５のいずれか一項記載の配線基板の製造方法によって製造した配線基板に、２枚の半導体素子が積み重ねて搭載された半導体装置であって、
    配線基板に対向する１段目の半導体素子がフリップチップ接続により、２段目の半導体素子がワイヤボンディング接続によって配線基板に接続されていることを特徴とする半導体装置。
JP2004075561A 2004-03-17 2004-03-17 配線基板の製造方法 Expired - Fee Related JP4006409B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004075561A JP4006409B2 (ja) 2004-03-17 2004-03-17 配線基板の製造方法
KR1020050019472A KR101064571B1 (ko) 2004-03-17 2005-03-09 배선 기판의 제조 방법
US11/079,741 US7160796B2 (en) 2004-03-17 2005-03-14 Method for manufacturing wiring board and semiconductor device
TW094108170A TWI362077B (en) 2004-03-17 2005-03-17 Method for manufacturing wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004075561A JP4006409B2 (ja) 2004-03-17 2004-03-17 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005268353A true JP2005268353A (ja) 2005-09-29
JP4006409B2 JP4006409B2 (ja) 2007-11-14

Family

ID=34985383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004075561A Expired - Fee Related JP4006409B2 (ja) 2004-03-17 2004-03-17 配線基板の製造方法

Country Status (4)

Country Link
US (1) US7160796B2 (ja)
JP (1) JP4006409B2 (ja)
KR (1) KR101064571B1 (ja)
TW (1) TWI362077B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642130B2 (en) 2006-06-20 2010-01-05 Shinko Electric Industries Co., Ltd. Manufacturing method of wiring substrate
US8166648B2 (en) 2008-03-03 2012-05-01 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring substrate

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7600667B2 (en) * 2006-09-29 2009-10-13 Intel Corporation Method of assembling carbon nanotube reinforced solder caps
JP2013004738A (ja) * 2011-06-16 2013-01-07 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4561191A (en) * 1985-05-28 1985-12-31 Parkinson Martin C Method and apparatus for continuous freeze drying
JP2592757B2 (ja) 1992-10-30 1997-03-19 昭和電工株式会社 はんだ回路基板及びその形成方法
JPH0794853A (ja) * 1993-09-25 1995-04-07 Tanaka Kikinzoku Kogyo Kk プリント配線板の金属端子上への半田コーティング方法
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
WO2000010369A1 (fr) * 1998-08-10 2000-02-24 Fujitsu Limited Realisation de bossages de soudure, methode de montage d'un dispositif electronique et structure de montage pour ce dispositif
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003007902A (ja) 2001-06-21 2003-01-10 Shinko Electric Ind Co Ltd 電子部品の実装基板及び実装構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642130B2 (en) 2006-06-20 2010-01-05 Shinko Electric Industries Co., Ltd. Manufacturing method of wiring substrate
US8166648B2 (en) 2008-03-03 2012-05-01 Shinko Electric Industries Co., Ltd. Method of manufacturing a wiring substrate

Also Published As

Publication number Publication date
JP4006409B2 (ja) 2007-11-14
US20050206009A1 (en) 2005-09-22
TW200603212A (en) 2006-01-16
TWI362077B (en) 2012-04-11
KR20060043561A (ko) 2006-05-15
US7160796B2 (en) 2007-01-09
KR101064571B1 (ko) 2011-09-14

Similar Documents

Publication Publication Date Title
JP4986738B2 (ja) 半導体パッケージおよびこれを用いた半導体装置
JP2009010073A5 (ja)
JP3131379B2 (ja) はんだマスクの窓内に多数のはんだダムを備える電子モジュール
TWI397964B (zh) 部分圖案化之引線框架及其在半導體封裝中製作與使用的方法
CN101183668B (zh) 电解电镀形成突起电极的半导体装置及其制造方法
KR19990013513A (ko) 리드 프레임, 리드 프레임 제조 방법, 반도체 디바이스,반도체 디바이스의 조립 방법, 및 전자 장치
US6849955B2 (en) High density integrated circuit packages and method for the same
JPH09199506A (ja) 半導体素子のバンプ形成方法
US20050054187A1 (en) Method for forming ball pads of BGA substrate
TW201417196A (zh) 晶片封裝基板和結構及其製作方法
US6750084B2 (en) Method of mounting a leadless package and structure therefor
KR101064571B1 (ko) 배선 기판의 제조 방법
US20050017375A1 (en) Ball grid array package substrate and method for manufacturing the same
JP3850967B2 (ja) 半導体パッケージ用基板及びその製造方法
JP2000040713A (ja) 半導体パッケージの製造方法
KR101231163B1 (ko) 회로 모듈의 제조방법
JP3085283B2 (ja) 電子部品と基板との接続装置及びその接続方法
JP3041290B1 (ja) テープ形チップサイズパッケージの製造方法
JP2013004738A (ja) 配線基板の製造方法
JP4002009B2 (ja) 半導体パッケージの製造方法
TW201826480A (zh) 導線框
JP4011693B2 (ja) 半導体パッケージの製造方法
JP3632719B2 (ja) リードフレーム及びリードフレームの製造方法
JP3798765B2 (ja) 半導体装置の製造方法
JP2004282098A (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061102

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20061102

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070827

R150 Certificate of patent or registration of utility model

Ref document number: 4006409

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100831

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110831

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120831

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130831

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees