KR20150104234A - 자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버 - Google Patents

자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버 Download PDF

Info

Publication number
KR20150104234A
KR20150104234A KR1020157023933A KR20157023933A KR20150104234A KR 20150104234 A KR20150104234 A KR 20150104234A KR 1020157023933 A KR1020157023933 A KR 1020157023933A KR 20157023933 A KR20157023933 A KR 20157023933A KR 20150104234 A KR20150104234 A KR 20150104234A
Authority
KR
South Korea
Prior art keywords
chuck
layer
insulating layer
magnetic
stage
Prior art date
Application number
KR1020157023933A
Other languages
English (en)
Other versions
KR101642749B1 (ko
Inventor
토모카즈 야마시로
히로유키 켄주
료이치 우쯔미
시게유키 사토
Original Assignee
토에이 과학 산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토에이 과학 산업 주식회사 filed Critical 토에이 과학 산업 주식회사
Publication of KR20150104234A publication Critical patent/KR20150104234A/ko
Application granted granted Critical
Publication of KR101642749B1 publication Critical patent/KR101642749B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016Apparatus features
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06705Apparatus for holding or moving single probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602Interface to device under test

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

자장이 인가되는 환경하에 있어서 자기 메모리의 저리크 평가(low-leak evaluation)를 실시 가능한 프로버 척(prober chuck)을 제공한다. 자기 메모리용 프로버 척(1)은, 자기 메모리가 형성된 웨이퍼(W)를 지지한다. 척(1)은, 도전재료로 형성되어 웨이퍼(W)가 탑재되는 척 탑(chuck top)(10)과, 절연재료로 형성되어 척 탑(10)의 저면을 지지하는 절연층(11)과, 도전재료로 형성되는 동시에 절연층(11)의 아래쪽에 배치되어 절연층(11)에 의해 척 탑(10)과 절연되어 있는 가드층(12)을 가진다. 척 탑(10) 및 가드층(12)을 포함하는 척(1)을 구성하는 모든 부재는 비자성체로 구성되어 있다.

Description

자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버{Prober chuck for magnetic memory and prober for magnetic memory provided with said chuck}
본 발명은, 웨이퍼 상에 형성되는 자기 메모리의 전기적인 검사를 실시하기 위해 사용되는, 웨이퍼를 유지하는 자기 메모리용 프로버 척(prober chuck) 및 이를 구비한 자기 메모리용 프로버(prober)에 관한 것이다.
자기 메모리는 아니나, 집적회로 등의 반도체소자는, 일반적으로, 웨이퍼 상에 형성된 후, 절리(切離)되어, 전자부품으로서 조립되고 패키징 되어 제조된다. 검사공정으로서, 각 소자를 절리하기 전에, 웨이퍼 상의 각각의 소자의 동작을 확인하는 프로브 테스트가 실시된다.
프로브 테스트에서는, 프로버가 이용된다. 프로버는, 웨이퍼를 지지하는 프로버 척과, 웨이퍼와 접촉하기 위한 바늘에 대하여 척을 상대 이동시키기 위한 스테이지를 가진다. 먼저, 웨이퍼를 척에 장착하여 지지하고, 스테이지의 동작에 의해 반도체소자의 전극과 바늘을 접촉시켜, 바늘을 통하여 테스터로부터 전기신호를 소자에 공급하고, 소자로부터 출력되는 신호를 테스터로 검출하여, 소자가 정상적으로 동작하는지를 검사한다.
저 리크 평가(low-leak evaluation)를 가능하게 하기 위해, 미소전류를 고정밀도로 측정 가능한 저 리크 척으로서, 예를 들면, 특허문헌 1에는, 웨이퍼가 탑재되는 도전성 척 탑(chuck top)과, 도전성 척 탑의 저면을 지지하는 절연부재와, 절연부재의 하표면에 형성되는 니켈 도금 등의 도전재로 이루어지는 가드층을 가지는 프로버용 척이 개시되어 있다. 여기에는, 웨이퍼 배면에 접촉하는 시그널층으로서의 도전성 척 탑과 가드층에 동전위를 인가하는 것에 의해, 시그널층으로부터 도시되어 있지 않은 그랜드층(어스)으로 흐르는 리크 전류를 억제하고 있다.
[선행기술문헌]
[특허문헌]
특허문헌 1 특개 2008-4730호 공보
여기서, 근래, 자기 메모리가 주목받고 있다. 자기 메모리는, MRAM(Magnetoresistive Random Access Memory)이나 STT-RAM(Spin Transfer Torque RAM)이라 불리며, 전자의 스핀을 메모리 소자로서 이용하는 스핀 일렉트로닉스를 채용한 메모리이다. 자기 메모리는, 자성층에 자화를 인가하는 방향의 차이를 이용하여 데이터를 기억한다. 구체적으로는, 절연층을 사이에 둔 2개의 자성층을 가지는 자기터널 접합(MTJ;Magnetic Tunnel Junction) 소자를 기억소자로 하여, 2개의 자성층 중 한쪽의 자성층을 자화방향이 고정된 고정층으로 하고, 다른 쪽의 자성층을 자화방향이 가변인 가변층으로 하며, 가변층의 자화방향을 변화시키는 것으로 저항값을 변경하여 각각 상태를 0과 1에 대응시켜 사용된다.
이러한 자기 메모리의 동작을 검사할 때에도, 반도체소자와 마찬가지로, 리크 전류를 억제하는 것이 바람직하다. 리크 전류를 억제하기 위해, 상기에 설명한 시그널층과 가드층을 동전위로 하여 리크 전류를 억제하는 구조를 프로버 척에 탑재하는 것이 고려될 수 있다.
자기 메모리의 프로브 테스트에서는, 자기 메모리의 가변층의 자화방향을 테스트에 필요한 원하는 방향으로 강제적으로 변경하기 위해, 자기 메모리(웨이퍼)에 대하여, 예를 들면, 1T(테슬라) 등의 자장을 인가하는 것이 고려될 수 있다. 이 경우, 종래의 반도체 소자용의 프로버 척은, 시그널층 및 가드층을 구성하는 도전재료, 나사 등의 접합부재, 그 외의 금속부재에, 저비용 및 강도 확보를 위해 철 등의 자성재료가 사용되는 것이 일반적이다. 이러한 척에, 예를 들면, 0.1T(테슬라) 이상의 자장을 인가했을 경우, 자성재료를 포함한 척이 자력에 의해 물리적으로 끌어 당겨지고, 진동하여 노이즈원이 되어, 저 리크 평가가 어려워져 버린다.
본 발명은, 이러한 과제에 주목하여 이루어진 것으로, 자장이 인가되는 환경하에 있어서 자기 메모리의 저 리크 평가를 실시 가능한 프로버 척 및 이를 구비한 자기 메모리용 프로머를 제공하고자 하는 것이다.
본 발명은, 상기 목적을 달성하기 위해, 다음과 같은 수단을 구비하고 있다.
즉, 본 발명의 자기 메모리용 프로버 척은, 자기 메모리가 형성된 웨이퍼를 지지하는 자기 메모리용 프로버 척에 있어서, 도전재료로 형성되어 상기 웨이퍼가 탑재되는 척 탑과, 절연재료로 형성되어 상기 척 탑의 저면을 지지하는 절연층과, 도전재료로 형성되는 동시에 상기 절연층의 아래쪽에 배치되어 상기 절연층에 의해 상기 척 탑과 절연되어 있는 가드층을 구비하며, 상기 척 탑 및 상기 가드층을 포함하는 상기 척을 구성하는 모든 부재는, 비자성체로 구성되어 있는 것을 특징으로 한다.
비자성체는, 예를 들면, 1T(테슬라) 등의 소정 강도의 자장에 대하여 인력 및 척력을 발현하지 않는 부재를 의미한다. 비자성체의 도전재료는, 예를 들면, 금, 알루미늄, 동, 티탄, 백금을 들 수 있다. 절연재료로는, 각종 세라믹재, 각종 수지재 등을 들 수 있다.
이와 같이, 척 탑 및 가드층을 포함하는 척을 구성하는 모든 부재는 비자성 부재로 구성되어 있으므로, 웨이퍼에 대하여 자장을 인가하여도 척을 구성하는 부재가 자장에 대하여 인력 및 척력을 발현하지 않기 때문에, 자장을 인가하는 것에 기인하는 진동을 방지하고, 저 리크 평가가 가능해진다. 따라서 웨이퍼가 탑재되는 척 탑이 도전재료이며, 그 아래쪽에 절연층을 통하여 도전재료의 가드층이 배치되어 있으므로, 쌍방에 동전위를 인가하면, 리크 전류가 발현했다고 해도 그 영향을 저감 또는 없앨 수 있어, 저 리크 평가가 가능해진다.
더욱 저 리크 평가에 적합한 척을 제공하기 위해서는, 절연재료로 형성되어 상기 가드층의 아래쪽에 배치되는 제 2 절연층과, 도전재료로 형성되는 동시에 상기 제 2 절연층의 아래쪽에 배치되어 상기 제 2 절연층에 의해 상기 가드층과 절연되어 있는 그랜드층을 더 구비하는 것이 바람직하다.
상기 각 층을, 자장의 영향을 받지 않고 또한 강도를 확보하여 고정하기 위해서는, 상기 절연층 및 상기 제 2 절연층은 상기 가드층보다 치수가 크게 형성되고, 상기 절연층 및 상기 제 2 절연층의 사이에는 상기 가드층이 개재하지 않는 영역이 형성되어 있으며, 해당 영역에는, 쌍방의 절연층끼리를 고정하는 비자성체의 고정부가 설치되어 있는 것이 바람직하다.
고정부에는, 나사, 볼트나 너트 등의 결착구, 접착제 등을 들 수 있다.
전기적인 영향을 회피하면서 척의 박형화를 추구하기 위해서는, 상기 고정부는 비자성체의 절연 접착제인 것이 바람직하다.
상기 척은, 이하와 같이 프로버에 적합하다.
즉, 본 발명의 자기 메모리용 프로버는, 상기 자기 메모리용 프로버 척과, 상기 척을 Z축 방향으로 회전 가능한 동시에 X축 Y축을 따라 이동 가능하게 지지하는 θXY 스테이지와, 설치된 프로브 카드의 바늘을 Z축을 따라 이동시키는 것에 의해 상기 척에 지지되는 웨이퍼에 대하여 상기 바늘을 접리(接離) 가능하게 하는 Z 스테이지와, 상기 척의 아래쪽에 배치되어 상기 척을 통과시켜 상기 웨이퍼에 자장을 인가하는 자장 발생부를 구비하고, 상기 θXY 스테이지는, 상기 척의 하부를 피한 측방에 지지대(足場)가 배치되어 상기 자장 발생부를 배치하기 위한 중공(中空) 공간을 상기 척의 아래쪽에 가지는 중공 스테이지이며, 상기 척의 Z축의 위치가 불변이 되도록 동작 방향이 설정되어 있는 것을 특징으로 한다.
연직 방향을 Z축, 수평 방향 중 한 방향을 X축, 수평 방향 중 X축에 직교하는 방향을 Y축으로 하고 있다.
이러한 구성에 의해, 중공 공간에 배치한 자장 발생부와 척으로 지지하는 웨이퍼의 거리가 항상 일정하게 되므로, 자장 발생장치가 웨이퍼에 인가하는 자장의 강도를 일정하게 할 수 있어, 계측에 적합한 프로버를 제공하는 것이 가능해진다.
더욱 저 리크 평가에 적합한 척을 제공하기 위해서는, 상기 Z 스테이지에는, 비자성체의 도전재료로 형성되고, 검사시에 전기 웨이퍼의 위쪽에 배치되는 제 2 가드층이 설치되어 있는 것이 바람직하다.
본 발명에 따르면, 자장이 인가되는 환경하에 있어서 자기 메모리의 저 리크 평가를 실시 가능한 프로버 척 및 이를 구비한 자기 메모리용 프로머를 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 자기 메모리용 프로버 척을 모식적으로 나타내는 단면도이다.
도 2A는 척을 구성하는 각 부재의 직경을 나타내는 모식 평면도이다.
도 2B는 제 2 가드층을 모식적으로 나타내는 평면도이다.
도 3은 본 발명의 실시예에 따른 자기 메모리용 프로버를 모식적으로 나타내는 정면도이다.
도 4는 본 발명의 상기 이외의 실시예에 따른 척 및 척을 구비한 프로버를 모식적으로 나타내는 도면이다.
이하, 본 발명의 실시예에 따른 자기 메모리용의 프로버 척(1) 및 이를 구비한 프로버(3)에 대하여, 도면을 참조하여 설명한다.
도 1에 나타낸 바와 같이, 프로버 척(1)은, 웨이퍼(W) 상에 형성된 자기 메모리의 전기적인 검사를 실시하기 위해서 이용되고, 자기 메모리가 형성된 웨이퍼(W)를 지지한다. 프로버 척(1)은, 시그널층으로서의 척 탑(10)과, 절연층(11)과, 가드층(12)과, 제 2 절연층(13)과, 그랜드층(14)를 가지며, 각각의 부재(10 ~ 14)가 원반 형태로, 적층 구조를 이루고 있다.
척 탑(10)은, 비자성체의 도전재료로 형성되고, 웨이퍼(W)가 탑재된다. 비자성체는, 예를 들면, 1T(테슬라) 등의 소정 강도의 자장에 있어 인력 및 척력을 발현하지 않는 부재를 의미한다. 또한, 외부 자장(환경 자장)에 영향을 주지 않는 부재라고도 할 수 있다. 본 실시예에서는, 재료로서 금이 이용되고 있으나, 비자성체의 도전재료이면, 이것 외에도 이용 가능하다. 예를 들면, 알루미늄, 동, 티탄, 백금 등을 들 수 있다. 웨이퍼(W)와의 접촉저항을 저감하기 위해서는, 금을 이용하는 것이 바람직하다.
절연층(11)은, 비자성체의 절연재료로 형성되어 척 탑(10)의 저면을 지지한다. 본 실시예에서는, 알루미나나 질화규소 등의 세라믹이 이용되고 있으나, 비자성체의 절연재료이면 이들 이외에도 이용 가능하다. 예를 들면, 각종 세라믹재, 각종 수지재, Peek(고절연 저항체) 등을 들 수 있다. 검사시에는, 웨이퍼를 통하여 상당한 하중을 걸 수 있으므로, 얇아도 강도가 있는 세라믹을 이용하는 것이 바람직하다. 또한, 「Peek」는, 영국의 비크트렉스사의 등록상표로, 폴리에테르에테르케톤수지라고도 불린다.
가드층(12)은, 비자성체의 도전재료로 형성되는 동시에 절연층(11)의 아래쪽에 배치되어 절연층(11)에 의해 척 탑(10)과 절연되어 있다. 본 실시예에서는 금이 이용되고 있으나, 가드층(12)도 척 탑(10)과 마찬가지로, 비자성체의 도전재료이면 이것 이외에도 이용 가능하다.
제 2 절연층(13)은, 비자성체의 절연재료로 형성되어 가드층(12)의 아래쪽에 배치된다. 본 실시예에서는, 절연층(11)과 동일한 재료가 이용된다.
그랜드층(14)은, 비자성체의 도전재료로 형성되는 동시에 제 2 절연층(13)의 아래쪽에 배치되어 제 2 절연층(13)에 의해 가드층(12)과 절연되어 있다. 본 실시예에서는 금이 이용되고 있으나, 가드층(12)도 척 탑(10)과 마찬가지로, 비자성체의 도전재료이면 이것 이외에도 이용 가능하다.
도 2A에 나타낸 바와 같이, 척 탑(10)의 직경 R1은, 가드층(12)의 직경 R2보다 작다. 이것에 의해, 시그널층으로서의 척 탑(10)을 가드층(12)으로 전기적으로 보호할 수 있어, 더욱 저 리크 평가에 바람직해진다. 그랜드층(14)의 직경 R3는 가드층(12)의 직경 R2 이상이면 좋다. 본 실시예에서는, 그랜드층(14)의 직경 R3는 가드층(12)의 직경 R2보다 크게 하고 있다. 즉, 척 탑(10)의 직경 R1 < 가드층(12)의 직경 R2 < 그랜드층(14)의 직경 R3가 된다. 이와 같이 도전층(척 탑(10), 가드층(12), 그랜드층(14))의 모든 직경이 다르므로, 배선의 인출을 용이하게 하고 있다. 물론, 척 탑(10)의 직경 R1 < 가드층(12)의 직경 R2 ≤ 그랜드층(14)의 직경 R3이어도 좋다.
또한, 도시되지 않았으나, 척(1)은, 가드층(12)및 그랜드층(14)과 전기적으로 접속되는 접속단자를 가진다. 또, 척(1)의 종류에 따라서는, 척(1)에, 웨이퍼(W)를 흡인하기 위한 에어홀, 홈이 형성되어 있는 경우가 있다.
도 3은, 상기 프로버 척(1)을 구비한 프로버(3)를 모식적으로 나타내는 정면도이다. 프로브 테스트 시에는, 상기 척(1)의 위쪽의 공간에는 웨이퍼(W) 상의 자기 메모리에 바늘(4a)을 접촉시켜 전기적인 검사를 행하기 위한 프로브 카드(4)가 배치되므로, 전자석 등의 자장 발생부(30)는 척(1)의 아래쪽에 배치되어 있다. 도 1에 나타낸 바와 같이, 자장 발생부(30)로부터 척(1)을 통과시켜 자장(H)을 웨이퍼(W)에 인가하기 위해서는, 척(1)의 두께가 얇을수록 자장(H)의 강도의 감쇠가 작아지므로, 척(1)은 가능한 한 얇은 것이 바람직하다. 척(1)의 두께가 두꺼우면 강력한 전자석(30)이 필요해지고, 전자석이 대형화해 버리기 때문이다. 또, 상기한 바와 같이 복수 층 구조의 척(1)을 제조하는 데에는, 척(1)을 구성하는 부재를 고정하는 수단이 필요하게 된다.
이에, 본 실시예에서는, 척(1)을 얇게 형성하기 위해, 척 탑(10)에, 가드층(12)및 그랜드층(14)을 금도금으로 절연재료에 형성하고 있다. 일반적으로, 금도금을 절연재료에 실시하기 위해서는, 니켈 등의 자성체의 도전재료를 기초(下地)로서 이용하나, 자성체를 사용할 수 없으므로, 예를 들면, 비자성체인 동을 기초로서 이용한다. 물론, 기초를 이용하지 않고 도금하는 것도 유효하다. 예를 들면, 절연재료의 표면을 거칠게 하는 것으로 도금을 가능하게 하는 것도 가능하다. 그 외, 도전재료를 절연재료에 얇게 형성하는 수단으로는, 스퍼터링이나 진공증착이라고 하는 드라이 프로세스를 들 수 있다. 드라이 프로세스에서는, 기초로서 알루미늄, 티탄, 백금 등을 이용하는 것이 가능하다.
본 실시예에서는, 기초 없는 금도금 처리에 의해, 절연층(11)의 상면에 척 탑(10)을 형성하고, 절연층(11)의 하면에 가드층(12)를 형성하고 있다. 또, 제 2 절연층(13)의 하면에 그랜드층(14)를 형성하고 있다. 물론, 가드층(12)을 제 2 절연층(13)의 상면에 형성해도 좋다.
도 2A에 나타낸 바와 같이, 절연층(11)과 제 2 절연층(13)의 직경 R4는, 가드층(12)의 직경 R2보다 큰 치수로 설정되어 있다. 이것에 의해, 도 1에 나타낸 바와 같이, 절연층(11) 및 제 2 절연층(13)의 사이에는, 가드층(12)이 개재하지 않는 영역(Ar1)이 형성되어 있다. 절연층(11)과 제 2 절연층(13)을 고정하기 위해, 이 영역(Ar1)에는, 쌍방의 절연층(11, 12)끼리를 고정하는 비자성체의 고정부(15)가 설치되어 있다. 구체적으로, 고정부(15)는, 비자성체의 절연 접착제이다. 본 실시예에서는, 고정부(15)는, 에폭시계 접착제를 이용하고 있으나, 이것으로 한정되지 않는다. 여기서, 접착제로 절연재료를 이용하고 있는 것은, 접착제는 절연층(11)과 제 2 절연층(13)에 어느 정도 침투하므로, 도전재료를 사용하면 이들 절연층의 절연기능이 저하해 버리기 때문이다. 또한, 본 실시예의 고정부(15)는 접착제이나, 나사, 볼트, 너트, 클램프 기구 등의 비자성체의 결착구를 이용해도 좋다.
본 실시예에서는, 도 1에 나타낸 바와 같이, 척 탑(10), 절연층(11), 가드층(12), 제 2 절연층(13) 및 그랜드층(14)을 포함하는 척(1)의 두께 D1은 약 4mm로 설정되어 있다. 자장 발생부(30)의 대형화를 피하고 웨이퍼(W)에 충분한 강도의 자장을 인가하기 위해서는 약 5mm 이하인 것이 바람직하다. 약 5mm보다 두꺼워지면 전자석(자장 발생부(30))이 대형화해 버리기 때문이다. 내역으로서 절연층(11) 및 제 2 절연층의 각 층은 각각 약 2mm 이하이며, 척 탑(10), 가드층(12) 및 그랜드층(14)의 각 층은 20㎛ 이하이다. 또한, 절연재료는 일반적으로 두께가 있을수록 절연효과가 높아지므로, 집적회로 등의 일반적인 반도체 소자를 검사하기 위해 이용하는 척에서는 절연효과를 높게 하기 위해 절연층이 두껍게 형성되어 있으며, 척은 적어도 10mm 이상의 두께로 설정되어 있는 것이 통례이다.
다음으로, 상기 프로버 척(1)을 구비하는 프로버(3)에 대하여 도 3을 이용하여 설명한다. 또한, 본 명세서에 있어서, 연직 방향을 Z축, 수평방향 중 한 방향을 X축, 수평방향 중 X축과 직교하는 방향을 Y축으로 하여 설명한다.
자기 메모리용 프로버(3)는, 상기 프로버 척(1)과, θXY 스테이지(31)와, Z 스테이지(32)와, 자장 발생부(30)를 가진다.
θXY 스테이지(31)는, 척(1)을 Z축 방향으로 회전 가능한 동시에 X축 Y축을 따라 이동 가능하도록 지지한다. θXY 스테이지(31)는, 척(1)의 아래쪽을 피한 측방에 지지대(足場)가 배치되고, 이것에 의해, 자장 발생부(30)를 배치하기 위한 중공(中空) 공간(SP)이 척(1)의 하부에 형성된 중공 스테이지이다. θXY 스테이지(31)의 동작방향은 척(1)의 Z축의 위치가 불변이 되도록 설정되어 있다. θXY 스테이지(31)는, Y 스테이지(33)와, X 스테이지(34)와, θ 스테이지(35)를 가진다.
구체적으로는, 도 3에 나타낸 바와 같이, 도시되지 않은 케이스에 대하여 Y 스테이지(33)가 설치되어 있다. Y 스테이지(33)는, 지지대로서 배치되는 쌍을 이루는 Y 레일부(33a)와, 양 Y 레일부(33a)에 Y축을 따라 이동 가능하게 지지되는 Y 스테이지 본체(33b)를 가진다. Y 스테이지 본체(33b)는, 판 모양을 이루고 단부가 Y 레일부(33a)에 지지된다. Y 스테이지 본체(33b)의 중앙부에는, 자장 발생부(30)를 배치하기 위한 구멍이 형성되어 있다.
X 스테이지(34)는, Y 스테이지 본체(33b) 상에 설치되어 있다. X 스테이지(34)는, 지지대로서 배치되는 쌍를 이루는 X 레일부(34a)와, 양 X 레일부(34a)에 X축을 따라 이동 가능하게 지지되는 X 스테이지 본체(34b)를 가진다. X 스테이지 본체(34b)는, 판 모양을 이루고 단부가 X 레일부(34a)에 지지된다. X 스테이지 본체(34b)의 중앙부에는, 자장 발생부(30)를 배치하기 위한 구멍이 형성되어 있다.
θ 스테이지(35)는, X 스테이지 본체(34b) 상에 설치되어 있다. θ 스테이지(35)는, 지지대로서 배치되는 환상(環狀)의 θ 레일부(35a)와, Z축 방향으로 회전 가능하게 θ 레일부(35a)에 지지되는 θ 스테이지 본체(35b)를 가진다. θ 스테이지 본체(35b)는, 판 모양을 이루고 단부가 θ 레일부(35a)에 지지된다. θ 스테이지 본체(35b)의 중앙부에는 구멍이 형성되어 있다. 그 구멍의 둘레에는, 프로버 척(1)을 지지하는 척 지지부(도시되지 않음)가 설치되어 있다.
이와 같이, 척(1)의 아래쪽을 피한 측방에 각각의 지지대(33a, 34a, 35a)가 배치되고, 각각의 지지대에 판 모양의 스테이지 본체(33b, 34b, 35b)가 걸쳐지는 형상이므로, θXY 스테이지(31)는, 자장 발생부(30)를 배치하기 위한 중공 공간(SP)을 척(1)의 아래쪽에 가지는 중공 스테이지를 구성하고 있다. 또, 각 스테이지(33, 34, 35)의 동작방향은, X축을 따른 직선동작, Y축을 따른 직선동작, Z축 방향의 회전동작뿐이므로, 척(1)의 Z축의 위치가 불변이 된다.
Z 스테이지(32)는, 프로브 카드(4)가 설치 가능하고, 설치된 프로브 카드(4)의 바늘(4a)을 Z축을 따라 이동시키는 것에 의해, 척(1)에 지지되는 웨이퍼(W)에 대하여 바늘(4a)을 접리(接離)시킨다. 구체적으로는, Z 스테이지(32)는, 프로브 카드(4)가 설치되는 판 모양의 Z 스테이지 본체(32b)와, 도시되지 않은 케이스를 지지대 하여 Z 스테이지 본체(32b)를 Z축을 따라 이동 가능하게 지지하는 Z 지지부(32a)를 가진다. Z 스테이지(32)에는, 비자성체의 도전재료로 형성되고 검사시에 웨이퍼(W)의 위쪽에 배치되는 제 2 가드층(2)이 설치되어 있다. 도 2B에 나타낸 바와 같이, 제 2 가드층(2)의 중앙부에는, 프로브 카드(4)의 바늘(4a)를 통과시키기 위한 구멍(2h)이 형성되어 있다.
도 3에 나타낸 바와 같이, 자장 발생부(30)는, 척(1)의 아래쪽에 배치되고 척(1)을 통과시켜 웨이퍼(W)에 자장 H를 인가한다(도 1 참조). 본 실시예에서는, 수직 자화막의 자기 디바이스를 검사 대상으로 하고 있으므로 수직 자장을 인가하는 전자석을 자장 발생부(30)로서 설치하고 있으나, 자기 메모리에 따라 면내(面內) 자장을 인가하는 전자석을 이용하여도 좋다. 자장 발생부(30)는, 척(1)의 저면에 근접하여, 예를 들면 약 1mm 이간한 상태로 배치된다. 또한, 자장 발생부(30)는, 전자석이 바람직하나, 경우에 따라서는 영구자석을 이용하는 것도 가능하다.
도 1에 나타낸 바와 같이, 프로브 테스트시에는, 테스터(5)와 프로브 카드(4)가 접속되고, 시그널층(척 탑(10)), 가드층(12) 및 제 2 가드층(2)에 동전위가 인가되며, 그랜드층(14)은 접지된다. 자장 발생부(30)는, 웨이퍼(W)에 대하여 약 1T(테슬라)의 자장을 인가한다. 프로버(3)는, 테스트 대상이 되는 자기 메모리에 대하여 바늘(4a)이 접촉하도록 스테이지(32 ~ 35)의 구동을 제어한다. 웨이퍼(W)에는 소정 강도의 자장이 인가된 상태로 검사가 실시된다.
이상과 같이, 본 실시예의 자기 메모리용 프로버 척(1)은, 자기 메모리가 형성된 웨이퍼(W)를 지지하는 척에 있어서, 도전재료로 형성되어 웨이퍼(W)가 탑재되는 척 탑(10)과, 절연재료로 형성되어 척 탑(10)의 저면을 지지하는 절연층(11)과, 도전재료로 형성되는 동시에 절연층(11)의 아래쪽에 배치되어 절연층(11)에 의해 척 탑(10)과 절연되어 있는 가드층(12)을 구비하고, 척 탑(10) 및 가드층(12)을 포함하는 척(1)을 구성하는 모든 부재는 비자성체로 구성되어 있다.
이와 같이, 척 탑(10) 및 가드층(12)을 포함하는 척(1)을 구성하는 모든 부재는 비자성 부재로 구성되어 있으므로, 웨이퍼(W)에 대하여 자장을 인가하여도 척(1)을 구성하는 부재가 자장에 있어 인력 및 척력을 발현하지 않으므로, 자장을 인가하는 것에 기인하는 진동을 방지하여, 저 리크 평가가 가능해진다. 따라서, 웨이퍼(W)가 탑재되는 척 탑(10)이 도전재료이며, 그 아래쪽에 절연층(11)을 통하여 도전재료의 가드층(12)이 배치되어 있으므로, 쌍방에 동전위를 인가하면, 리크 전류가 발현했다고 하더라도 그 영향을 저감 또는 없앨 수 있어, 저 리크 평가가 가능해진다.
특히, 본 실시예의 척(1)은, 절연재료로 형성되어 가드층(12)의 아래쪽에 배치되는 제 2 절연층(13)과, 도전재료로 형성되는 동시에 제 2 절연층(13)의 아래쪽에 배치되어 제 2 절연층(13)에 의해 가드층(12)과 절연되어 있는 그랜드층(14)을 더 구비한다.
이 구성에 따르면, 척(1)에 그랜드층(14)이 설치되므로, 그랜드층(14)을 접지하면, 외란(外亂) 노이즈를 척(1)에서 방지할 수 있어 더욱 저 리크 평가에 적합한 척을 제공하는 것이 가능해진다.
상기 구성의 지퍼를 제조하는 것에 있어서, 자장의 감쇠를 억제하기 위해, 척은 가능한 한 얇은 것이 바람직하고, 복수 층 구조의 척을 제조하기 위해서는, 각 층을 고정하는 수단이 필요하게 된다. 이에, 본 실시예에서는, 상기 절연층 및 상기 제 2 절연층이 상기 가드층보다 치수가 크게 형성되고, 상기 절연층 및 상기 제 2 절연층의 사이에는 상기 가드층이 개재하지 않는 영역이 형성되어 있어, 해당 영역에는 쌍방의 절연층끼리를 고정하는 비자성체의 고정부가 설치되어 있다.
이 구성에 따르면, 비자성체의 고정부(15)를 이용하여 절연층(11) 및 제 2 절연층(13)을 고정하고 있으므로, 자장에 대하여 고정부(15)가 인력 및 척력을 발현하지 않고, 저 리크 평가를 실현하는 것이 가능해진다. 따라서 가드층(12)이 개재하지 않는 영역(Ar1)에 있어서 고정부(15)가 절연층과 제 2 절연층에 접촉하여 고정하고 있으므로, 강도를 확보하는 것도 가능해진다.
상기 고정부(15)에, 나사, 볼트나 너트, 클램프 기구 등의 결착구를 이용하여 쌍방의 절연층(11, 13)을 고정하는 것도 불가능하지 않으나, 절연층(11, 13)에 어느 정도의 두께가 필요하다. 이에, 본 실시예에서는, 상기 고정부는, 비자성체의 절연 접착제로 하고 있다. 이 구성에 따르면, 척(1)의 두께를 얇게 하여도 쌍방의 절연층(11, 13)을 적절하게 고정하는 것이 가능해진다. 더욱이, 접착제로 절연재료를 이용하고 있으므로, 접착제가 전기적인 영향을 주는 일도 없다. 따라서 상기 구성의 척의 박형화를 추구하는 것이 가능해진다.
본 실시예의 척(1)은, 하기 프로버(3)에 적용하는 것이 바람직하다. 즉, 본 실시예의 자기 메모리용 프로버(3)는, 자기 메모리용 프로버 척(1)과, 척(1)을 Z축 방향으로 회전 가능한 동시에 X축 Y축을 따라 이동 가능하게 지지하는 θXY 스테이지(31)와, 설치된 프로브 카드(4)의 바늘(4a)을 Z축을 따라 이동시키는 것으로 척(1)에 지지되는 웨이퍼(W)에 대하여 바늘(4a)을 접리(接離) 가능하게 하는 Z 스테이지(32)와, 척(1)의 아래쪽에 배치되어 척(1)을 통과시켜 웨이퍼(W)에 자장을 인가하는 자장 발생부(30)를 구비하고, θXY 스테이지(31)는, 척(1)의 아래쪽을 피한 측방에 지지대(33a, 34a, 35a)이 배치되어 자장 발생부(30)를 배치하기 위한 중공 공간(SP)을 척(1)의 하부에 가지는 중공 스테이지이며, 척(1)의 Z축의 위치가 불변이 되도록 동작 방향이 설정되어 있다.
이 구성에 따르면, 중공 공간(SP)에 배치된 자장 발생부(30)와 척(1)에 지지되는 웨이퍼(W)의 거리가 항상 일정이 되므로, 자장 발생부(30)가 웨이퍼(W)에 인가하는 자장의 강도를 일정하게 할 수 있어, 계측에 적합한 프로버(3)를 제공하는 것이 가능해진다.
더욱이, 본 실시예에서는, Z 스테이지(32)에는, 비자성체의 도전재료로 형성되어 검사시에 웨이퍼(W)의 위쪽에 배치되는 제 2 가드층(2)이 설치되어 있다. 이 구성에 따르면, 가드층(12)과 제 2 가드층(2)이 웨이퍼(W)를 사이에 두는 위치관계가 이루어지므로, 쌍방의 가드층(12, 2)을 동전위로 하면 공기층으로부터의 리크 전류 및 노이즈를 저감하는 것이 가능해져, 더욱 저 리크 평가에 적합한 척을 제공하는 것이 가능해진다.
이상, 본 발명의 실시예에 대하여 도면에 근거하여 설명하였으나, 구체적인 구성은 이러한 실시예로 한정되는 것은 아닌 것으로 고려되어야 한다. 본 발명의 범위는, 상기한 실시예의 설명뿐만 아니라 특허청구의 범위에 의해 제시되고, 더욱이, 특허청구의 범위와 균등의 의미 및 범위 내에서의 모든 변경이 포함된다.
[다른 실시예]
예를 들면, 본 실시예에서는, 도 3에 나타낸 바와 같이, 프로버(3)의 Z 스테이지에 제 2 가드층(2)을 설치하고 있으나, 이것을 생략하는 것도 가능하다.
또한, 본 실시예에서는, 도 1에 나타낸 바와 같이, 그랜드층(14)이 척(1)에 일체로 형성되어 있으나, 도 4에 나타낸 바와 같이, 그랜드층을 척(101)에 형성하지 않고, 프로버(103)에 그랜드층(114)을 설치해도 좋다.
상기의 각 실시예에서 채용하고 있는 구조를 다른 임의의 실시예에 채용하는 것은 가능하다. 각 부의 구체적인 구성은 상술한 실시예로만 한정되는 것은 아니며, 본 발명의 취지를 일탈하지 않는 범위에서 여러 가지 변형이 가능하다.
W. 웨이퍼
1. 프로버 척
10. 척 탑
11. 절연층
12. 가드층
13. 제 2 절연층
14. 그랜드층
15. 고정부 (접착제)
3. 프로버
31. θXY 스테이지
32. Z 스테이지
30. 자장 발생부 (전자석)

Claims (6)

  1. 자기 메모리가 형성된 웨이퍼를 지지하는 자기 메모리용 프로버 척(prober chuck)에 있어서,
    도전재료로 형성되어 상기 웨이퍼가 탑재되는 척 탑(chuck top)과,
    절연재료로 형성되어 상기 척 탑의 저면을 지지하는 절연층과,
    도전재료로 형성되는 동시에 상기 절연층의 아래쪽에 배치되어 상기 절연층에 의해 상기 척 탑과 절연되어 있는 가드층(guard layer)을 구비하고,
    상기 척 탑 및 상기 가드층을 포함하는 상기 척을 구성하는 모든 부재는 비자성체로 구성되어 있는 것을 특징으로 하는 자기 메모리용 프로버 척.
  2. 제 1항에 있어서,
    절연재료로 형성되어 상기 가드층의 아래쪽에 배치되는 제 2 절연층과,
    도전재료로 형성되는 동시에 상기 제 2 절연층의 아래쪽에 배치되어 상기 제 2 절연층에 의해 상기 가이드층과 절연되어 있는 그랜드층을 더욱 구비하는 것을 특징으로 하는 자기 메모리용 프로버 척.
  3. 제 2항에 있어서,
    상기 절연층 및 상기 제 2 절연층은, 상기 가드층보다 치수가 크게 형성되고,
    상기 절연층 및 상기 제 2 절연층의 사이에는 상기 가드층이 개재하지 않는 영역이 형성되어 있으며,
    상기 영역에는, 쌍방의 절연층끼리를 고정하는 비자성체의 고정부가 설치되어 있는 것을 특징으로 하는 자기 메모리용 프로버 척.
  4. 제 3항에 있어서,
    상기 고정부는, 비자성체의 절연 접착제인 것을 특징으로 하는 자기 메모리용 프로버 척.
  5. 청구항 1항 내지 청구항 4항 중 어느 한 항에 기재된 자기 메모리용 프로버 척과,
    상기 척을 Z축 방향으로 회전 가능한 동시에 X축 Y축을 따라 이동 가능하도록 지지하는 θXY 스테이지와,
    설치된 프로브 카드의 바늘을 Z축을 따라 이동시키는 것에 의해 상기 척에 지지되는 웨이퍼에 대하여 상기 바늘을 접리(接離) 가능하게 하는 Z 스테이지와,
    상기 척의 아래쪽에 배치되고 상기 척을 통과하여 상기 웨이퍼에 자장을 인가하는 자장 발생부를 구비하고,
    상기 θXY 스테이지는,
    상기 척의 아래쪽을 피한 측방에 지지대(足場)가 배치되어 상기 자장 발생부를 배치하기 위한 중공(中空) 공간을 상기 척의 아래쪽에 가지는 중공 스테이지이며, 상기 척의 Z축의 위치가 불변이 되도록 동작방향이 설정되어 있는 것을 특징으로 하는 자기 메모리용 프로버.
  6. 제 5항에 있어서,
    상기 Z 스테이지에는,
    비자성체의 도전재료로 형성되어 검사시에 상기 웨이퍼의 위쪽에 배치되는 제 2 가드층이 설치되어 있는 것을 특징으로 하는 자기 메모리용 프로버.
KR1020157023933A 2013-02-05 2014-02-04 자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버 KR101642749B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013020591A JP6026306B2 (ja) 2013-02-05 2013-02-05 磁気メモリ用プローバチャック及びそれを備えた磁気メモリ用プローバ
JPJP-P-2013-020591 2013-02-05
PCT/JP2014/052484 WO2014123094A1 (ja) 2013-02-05 2014-02-04 磁気メモリ用プローバチャック及びそれを備えた磁気メモリ用プローバ

Publications (2)

Publication Number Publication Date
KR20150104234A true KR20150104234A (ko) 2015-09-14
KR101642749B1 KR101642749B1 (ko) 2016-08-10

Family

ID=51299688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023933A KR101642749B1 (ko) 2013-02-05 2014-02-04 자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버

Country Status (4)

Country Link
US (1) US9741453B2 (ko)
JP (1) JP6026306B2 (ko)
KR (1) KR101642749B1 (ko)
WO (1) WO2014123094A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101337547B1 (ko) * 2012-03-26 2013-12-06 주식회사진영정기 마그네틱 척
JP6486747B2 (ja) * 2015-03-30 2019-03-20 国立大学法人東北大学 プローバチャック、磁気メモリ用プローバチャック及びプローバ
US20170059669A1 (en) * 2015-08-26 2017-03-02 Qualcomm Incorporated Magnetic field enhancing backing plate for mram wafer testing
KR20190104040A (ko) * 2017-01-27 2019-09-05 울트라테크 인크. 기판-바이어스된 원자층 증착을 위한 향상된 전기적 절연을 가진 척 시스템 및 방법
US11733269B2 (en) 2020-02-19 2023-08-22 SK Hynix Inc. Semiconductor fabricating apparatus including a probe station

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118009A1 (en) * 2000-07-13 2002-08-29 The Micromanipulator Company, Inc. Wafer probe station
JP2004063486A (ja) * 2002-07-24 2004-02-26 Tokyo Seimitsu Co Ltd プローバのチャック機構
JP2008004730A (ja) * 2006-06-22 2008-01-10 Tokyo Seimitsu Co Ltd プローバ用チャック

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260474A (ja) * 1996-03-22 1997-10-03 Sony Corp 静電チャックおよびウエハステージ
TW483037B (en) * 2000-03-24 2002-04-11 Hitachi Ltd Semiconductor manufacturing apparatus and method of processing semiconductor wafer using plasma, and wafer voltage probe
JP4043892B2 (ja) * 2002-09-06 2008-02-06 独立行政法人科学技術振興機構 超伝導電磁石を備えたプローバ装置および超伝導電磁石の冷却装置
DE102008013978B4 (de) * 2007-03-16 2021-08-12 Cascade Microtech, Inc. Chuck mit triaxialem Aufbau

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020118009A1 (en) * 2000-07-13 2002-08-29 The Micromanipulator Company, Inc. Wafer probe station
US20040227505A1 (en) * 2000-07-13 2004-11-18 The Micromanipulator Company, Inc. Wafer probe station
JP2004063486A (ja) * 2002-07-24 2004-02-26 Tokyo Seimitsu Co Ltd プローバのチャック機構
JP2008004730A (ja) * 2006-06-22 2008-01-10 Tokyo Seimitsu Co Ltd プローバ用チャック

Also Published As

Publication number Publication date
WO2014123094A1 (ja) 2014-08-14
JP6026306B2 (ja) 2016-11-16
KR101642749B1 (ko) 2016-08-10
JP2014154588A (ja) 2014-08-25
US9741453B2 (en) 2017-08-22
US20160012920A1 (en) 2016-01-14

Similar Documents

Publication Publication Date Title
KR101642749B1 (ko) 자기 메모리용 프로버 척 및 이를 구비한 자기 메모리용 프로버
US9606144B2 (en) Probe card and method for testing magnetic sensors
JP6220433B2 (ja) 磁場センサにおいて過渡信号を低減させるための装置および方法
KR101682264B1 (ko) 자기장 센서
JP2019510971A (ja) 磁場の印加を介する磁気材料に起因する磁気センサ構成要素変動の低減
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
CN103887193B (zh) 用于三维集成电路测试的装置
JP2007147568A (ja) プローブカード
US11506706B2 (en) Semiconductor wafer testing system and related method for improving external magnetic field wafer testing
TWI638174B (zh) Inspection system of tested device and operation method thereof
JP5095604B2 (ja) 導電性接触子ユニット
CN108352337B (zh) 一种用于形成集成电路裸片的方法和系统
US11307247B2 (en) Prober with busbar mechanism for testing a device under test
JP4979165B2 (ja) 磁気抵抗素子の感応特性評価装置
JP6365953B1 (ja) プローバ
WO2018004689A1 (en) Piezoelectric package-integrated current sensing devices
JP6486747B2 (ja) プローバチャック、磁気メモリ用プローバチャック及びプローバ
KR101451321B1 (ko) 자계를 이용한 챔버 장치
US20080297187A1 (en) Location device for contact probes
JP5660660B2 (ja) 磁気抵抗評価装置
Paul et al. Microsystem Technology for Eddy Current Testing
KR20220094583A (ko) 전자석 도킹 장치
KR20210109463A (ko) 자기 센서 및 자기 검출 방법
KR20180085238A (ko) 홀센서 웨이퍼 검사용 테스트 소켓
JP2007101554A (ja) プローブカード

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 4