KR20150103164A - Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드 - Google Patents

Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드 Download PDF

Info

Publication number
KR20150103164A
KR20150103164A KR1020157020455A KR20157020455A KR20150103164A KR 20150103164 A KR20150103164 A KR 20150103164A KR 1020157020455 A KR1020157020455 A KR 1020157020455A KR 20157020455 A KR20157020455 A KR 20157020455A KR 20150103164 A KR20150103164 A KR 20150103164A
Authority
KR
South Korea
Prior art keywords
layer
zno
gan
substrate
forming
Prior art date
Application number
KR1020157020455A
Other languages
English (en)
Other versions
KR102116831B1 (ko
Inventor
신찬섭
윤여진
제이콥 제이. 리차드슨
데니엘 에스트라다
에반 씨. 오'하라
하오란 시
Original Assignee
서울반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울반도체 주식회사 filed Critical 서울반도체 주식회사
Publication of KR20150103164A publication Critical patent/KR20150103164A/ko
Application granted granted Critical
Publication of KR102116831B1 publication Critical patent/KR102116831B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

기판 상에 ZnO층을 형성하는 방법 및 그 방법으로 형성된 ZnO층을 포함하는 LED가 제공된다. ZnO층은 연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 공정을 이용하여 형성된다. SILAR 공정은: 기판 상에 내부 이온층 및 내부 이온층 상에 외부 이온층을 형성하도록, GaN을 포함하는 기판에 제1 용액을 도포하고; 외부 이온층을 제거하도록 기판 상에 제1 세정 작업을 수행하고; 및 내부 이온층을 ZnO 산화물층으로 변환하도록 세정된 기판에 제2 용액을 도포하는 것을 포함한다.

Description

Ⅲ질화물계 발광 다이오드 상에 에피택셜 ZNO를 증착시키는 공정 및 에피택셜 ZNO를 포함하는 발광 다이오드{PROCESS FOR DEPOSITING EPITAXIAL ZNO ON III-NITRIDE-BASED LIGHT EMITTING DIODE AND LIGHT EMITTING DIODE INCLUDING EPITAXIAL ZNO}
본 발명의 측면들은 Ⅲ-질화물계 발광 다이오드 상에 에피택셜 ZnO을 증착시키기는 연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 공정 및 상기 에피택셜 ZnO층을 포함하는 LED에 관한 것이다.
Ⅲ-질화물계 LED들은 종종 메사 구조를 이용하여 제조된다. 메사 구조에서, LED의 양의 전기적 컨택과 음의 전기적 컨택은 기판 상에 배치된 P형 Ⅲ-질화물계층, 활성층, N형 질화물계층을 포함하는 반도체 웨이퍼의 상면 상에 형성되어 있다. P형 질화물계층의 면저항은 N형 질화물계층의 면저항에 비하여 일반적으로 훨씬 크다. 이것은 P-컨택 전류 밀집(current crowding)이라고 알려진 현상을 야기한다. P-컨택 전류 밀집은, 전류 흐름의 최소 저항 경로가 P형 Ⅲ-질화물계층의 외부 전기적 컨택 주변에서 LED의 활성층으로의 강한 전기적 주입을 야기하기 때문에 발생한다.
그 결과로 초래된 P-컨택 주변의 더 높은 국부적인 전류 밀도 및 발광은 전체 소자의 효율을 감소시킨다. 이러한 문제에 대한 전형적인 해결책은 소자의 P-측의 면저항을 낮춤으로써 주입된 전류의 더욱 균일한 분산을 제공하는 전류 분산층을 이용하는 것이다. 발광된 광이 소자를 탈출하려면 전류 분산층을 통과하여야만 하기 때문에, 전류 분산층은 전형적으로 아주 얇은 반투명의 금속층(들) 또는 투명 도전성 산화물(TCO)층(들)을 포함한다. 인듐 주석 산화물(ITO)은 투명도와 전기적 도전성이 적절하게 조합되어 있기 때문에, Ⅲ-질화물계 LED의 전류 분산층의 업계 표준 재료가 되었다. 그러나 ITO는 원료 가격이 비싸서, 일반적으로 선호되지 않는다. 이에 더하여, 가장 고품질의 ITO필름은 보통 마그네트론 스퍼터링으로 증착되는데, 이 경우 증착시키는 동안 Ⅲ-질화물계 LED의 플라즈마 손상을 막기 위한 각별한 주의가 필요하다.
산화아연(ZnO) 기반의 TCO필름은 몇몇 어플리케이션에 있어서는 ITO의 대체제로 이용된다. 산화아연은 스퍼터링을 포함하여 ITO 필름에 이용되는 방법과 동일한 방법들로 Ⅲ-질화물계 LED들 상에 증착될 수 있고, 또한 저온 수용액 증착을 통해서도 증착될 수 있다. ITO와 달리, ZnO는 GaN 및 유사한 격자 상수를 갖는 다른 우르짜이트(Wurtzite) 구조의 Ⅲ-질화물계 반도체들과 우수한 결정 격자 정합을 갖는다. 상기 우수한 격자 정합은, ZnO가 저온 수용액 증착으로 형성될 때에도 에피택셜 ZnO층들이 Ⅲ-질화물 LED 표면에 형성되는 것을 가능하게 한다. 다결정층들과 비교해서, 에피택셜층들은 더 높은 광학적 투명도 및 전기적 운송자 이동도를 갖고, 이는 향상된 전류 분산층 효율을 유도한다. ITO의 스퍼터 증착과 비교하여, ZnO의 저온 수용액 증착은 재료, 자본 설비, 및 에너지 비용에서 이점을 제공한다. 이것은 ZnO 저온 수용액 증착 기반의 TCO층을 고성능, 저비용, Ⅲ-질화물 LED 전류 분산층들으로서 유리하게 한다.
수용액 방법들은 다양한 종류의 ZnO 필름들 및 마이크로/나노 구조들을 합성하는 것에 종래에 이용되어 왔다. 대부분의 경우에서, 나노/마이크로 구조들의 균일한 필름 또는 어레이의 증착은 핵성성 또는 시드층의 사용을 필요로 한다. 핵생성/시드 층의 목적은 저온 용액 성장 중에 ZnO의 성장을 위한 사이트(site)의 균일한 분배를 제공하는 것이다. 도 1A 및 도 1B는 핵생성/시드 층을 이용하지 않은 저온 수용성 증착의 방법으로 c-면 GaN 표면들 상에 증착된 ZnO 주사 전자 현미경(scanning electron microscope) 사진을 보여준다. 도 1A 및 도 1B에서 보여지는 것처럼, 시드층 없이는 용액 증착/성장을 위해 이용된 조건들은 전형적으로 불균일하거나 및/또는 낮은 밀도의 핵생성 사이트들을 유도하고, 이는 바람직한 균일한 배열 또는 필름이 아닌 낮은 밀도의 공간적으로 분리된 거대한 구조들 또는 섬들이 된다.
ZnO 나노입자들의 현탁액으로 코팅하는 것, 열이 가해지면 분해되고 ZnO로 결정화되는 전구체 필름으로 코팅하는 것, 얇은 ZnO층의 기상 증착, 용액으로부터 ZnO의 급속 석출을 개시하는 수용성 증착을 포함하는, 핵생성/시드층 생성을 위한 여러 방법들이 이전에 탐구되어 왔다. 이러한 기술들은 저온 수용액 증착을 이용하여 에피택셜 필름을 만드는데 있어서 모두 심각한 문제를 갖는다.
현탁액으로부터 증착된 나노입자 시드(seed)의 이용은, 그것이 불규칙 방향들(orientations)의 입자들로 구성된 시드층을 생성하기 때문에, 에피택셜 성장과는 양립될 수 없다. 전구체 필름 방법에서도, 초기에 다결정의 ZnO 시드층을 에피택셜하게 재결정화하는데 아주 고온을 이용하지 않는 한, 마찬가지이다. 기상 증착으로 에피택셜 시드층들을 제조하는 것이 가능하지만, 그러한 방법의 이용은, 후속하는 벌크 필름 성장을 위한 저온 수용액 증착의 비용적 이점의 상당 부분을 무효화한다. 에피택셜 ZnO를 생성하는 것으로, 수용액으로부터의 석출에 의한 시드 층의 생성 공정들이 제시되었으나, 상기 공정들은 높은 핵생성 밀도와 균일성을 제공하는데 실패한다.
도 2는 석출 방법을 통해 제조된 시드층의 주사 전자 현미경 사진을 보여준다. 제조된 ZnO는 눈에 띄게 균일하지 않고, GaN 표면에서 상당한 부분을 덮여지지 않은 채로 남긴다. 이에 더하여, 석출하는 동안 동시에 형성하는 ZnO 입자들은, 불규칙한 방향으로 시드층의 표면에 자리잡을 수 있으며, 후속하는 에피택셜 성장을 방해할 수 있다. 용액 내에 용해된 대부분의 아연은 씨드층이 아니라 가루 입자들의 형성에 소모되어, 씨드층 증착 석출 방법을 전구체 화학 물질 이용에 있어서 매우 비효율적이게 한다.
연속 이온층 흡착 및 반응(SILAR) 방법은 원자층 증착(ALD)과 유사한 수용액 상(phase)으로 간주될 수 있다. SILAR 공정은, 2성분계 화합물 필름을 천천히 형성하기 위하여, 음이온 원자 또는 양이온 원자를 각각 더하는 두 개의 자기 제한적인 반응들을 주기적으로 반복하면서 수행된다. ALD은 기체 상(phase)으로부터 흡착된 전구체 분자들을 이용한다. SILAR는 수용액에 용해되어 있는 이온들의 흡착을 이용한다.
산화물들의 SILAR에서, 가수분해 및 양이온 물질과의 축합 반응을 통해 물 자체가 산소의 소스가 될 수 있다. 가수분해는 pH의 조절 또는 단순히 뜨거운 물을 이용하는 것에 의해 촉진될 수 있다. ZnO 필름은 Zn을 공급하는 아연 암민 착염 이온 용액 및 가수분해를 수행하는 뜨거운 물을 이용하여 증착될 수 있다.
그러나, 종래 기술은 SILAR를 이용하여 LED 상에 ZnO 필름을 형성시키는 것을 제공하지 못했다. 이에 따라, 본 발명은 SILAR를 이용하여 LED 상에 ZnO 필름을 제조하는 방법을 제공하기 위한 것이다. 또한, 본 발명은 종래의 방법으로 제조된 ZnO층을 포함하는 LED들에 비해 개선된 특징들을 가지며, 그러한 ZnO 필름을 포함하는 LED들을 제공하기 위한 것이다.
본 발명의 목적은 SILAR 방법을 이용하여 형성된 ZnO층을 포함하는 LED를 형성하는 방법과 SILAR 방법, 및 이를 포함하는 LED들을 제공하는 것이다.
본 발명의 다양한 실시 예에 따르면 그것은 SILAR 방법을 이용하여 형성된 ZnO층을 포함하는 LED를 제조하는 방법과 SILAR 방법을 이용하여 형성된 ZnO층을 포함하는 LED들을 제공하는 것이다.
본 발명의 추가적인 특징은 다음 설명에서 제시될 것이고, 부분적으로는 설명에서 명백할 것이고, 아니면 발명의 실시에 의해서 학습될 수 있다.
본 발명의 실시예는 연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 과정을 이용하여 에피택셜 ZnO층을 만드는 방법을 제공하며, 상기 방법은: GaN을 포함하는 기판 상에 SILAR 공정을 수행하고, SILAR 공정을 반복하고; 에피택셜 ZnO층을 형성하도록 상기 기판 상에 제 1 어닐링을 수행하는 공정을 포함한다. 상기 SILAR 공정은: 기판 상에 위치하는 내부 이온층을 형성하도록 기판에 제1 용액을 도포하고 그리고 Zn 이온 또는 착화합물들을 포함하고, 상기 내부 이온층 상에 위치하는 외부 이온층; 과도한 양의 제1 용액과 외부 이온층을 제거하는 제1 세척 작업을 수행하고; 및 내부의 이온층을 산화물층으로 변환시키도록, 세척된 기판 상에 제2 용액을 도포하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성하는 방법을 제공하며, 그 방법은: 기판 상에 제1 GaN 층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN 층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고; 제1 GaN층을 노출시키도록 기판을 메사 에칭하고; 메사 에칭된 기판 상에 패시베이션층을 형성하고; 패시베이션층 상에 제1 포토레지스트층을 형성하고; 제2 GaN층을 노출시키도록 제1 포토레지스트층을 마스크로 이용하여 기판을 에칭하고; 노출된 제2 GaN층에 연속 이온층 흡착 및 반응(SILAR) 공정을 이용하여 ZnO층을 형성하고; 수용성 증착 공정을 통해서 ZnO층의 두께를 증가시키고; 그리고 기판을 어닐링하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성시키는 방법을 제공하며, 상기 방법은: 기판에 제1 GaN 층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN 층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고, 노출된 제2 GaN층에 연속 이온층 흡착 및 반응 (SILAR) 공정을 이용하여 ZnO층을 형성하고, ZnO층 상에 제1 포토레지스트 층을 형성하고, 제1 포토레지스트층을 마스크로 이용하여 ZnO층을 에칭하고, 제1 GaN층을 노출시키도록 기판을 메사 에칭하고, ZnO층과 제1 GaN 층 상에 전극 패드를 형성시키는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성하는 방법을 제공하며, 상기 방법은: 기판 상에 제1 GaN층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고; 연속 이온층 흡착 및 반응 (SILAR)공정을 이용하여 제2 GaN층 상에 ZnO층을 형성하고; 기판 상에 ZnO층의 한 부분을 노출시키는 패시베이션층을 형성하고; 저온 수용성 ZnO 증착 방법을 이용하여 노출된 부분의 ZnO층의 두께를 증가시키고; 기판 상에 패시베이션층의 일 부분을 노출시키는 제1 포토레지스트층을 형성하고; 패시베이션 층의 노출된 부분을 제거하도록, 제1 포토레지스트층을 마스크로 이용하여 기판을 에칭하고; 제1 GaN층의 일부를 노출시키기 위하여 기판을 메사 에칭하고; ZnO층과 제1 GaN층 상에 전극 패드를 형성하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성시키는 방법을 제공하며, 상기 방법은: 기판 상에 제1 GaN층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고; 연속 이온층 흡착 및 반응 (SILAR)공정을 이용하여 제2 GaN층 상에 ZnO층을 형성시키고; 기판 상에 ZnO층의 일부를 노출시키는 제1 패시베이션층을 형성하고; 저온 수용성 ZnO 증착 방법을 이용하여 노출된 부분의 ZnO층의 두께를 증가시키고; 기판 상에 ZnO층의 두꺼워진 부분을 커버하는 제2 포토레지스트층을 형성하고; 제1 GaN층의 일부를 노출시키도록 제2 포토레지스트층을 마스크로 이용하여 기판을 에칭하고; ZnO층과 제1 GaN층 위에 전극 패드를 형성하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성시키는 방법을 제공하며, 상기 방법은: 기판 위에 제1 GaN층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고; 제2 GaN층 상에 제1 포토레지스트층을 형성하고; 제1 GaN층을 노출시키도록, 제1 포토레지스트층을 마스크로 이용하여 기판을 에칭하고; 기판 상에 제2 GaN층을 노출시키는 제2 포토레지스트층을 형성하고, 제2 포토레지스트층을 마스크로 이용하는 연속 이온층 흡착 및 반응(SILAR)공정을 이용해서 제2 GaN층위에 ZnO층을 형성하고; 제1 GaN층 상에 전극 패드를 형성하고; 기판 상에 ZnO층을 노출시키는 제3 포토레지스트층을 형성하고; 저온 수용성 ZnO 증착 방법을 이용해서 ZnO층의 두께를 증가시키고; 그리고 ZnO층 위에 전극패드를 형성하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 형성시키는 방법을 제공하며, 상기 방법은: 기판 위에 제1 GaN층, 제1 GaN층 상에 활성층, 그리고 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고; 기판 상에 제2 GaN층의 일부를 노출시키는 패시베이션층을 형성하고; 연속 이온층 흡착 및 반응(SILAR) 공정을 이용하여 노출된 제2 GaN층 부분 상에 ZnO층을 형성하고; 제2 GaN층의 일부를 노출시키도록 패시베이션층을 에칭하고; 제1 포토레지스트층의 일부를 노출시키도록 기판을 에칭하고; 기판 상에 제1 GaN층과 ZnO층의 일부를 노출시키는 제1 포토레지스트층을 형성하고; 제1 GaN층과 ZnO층의 노출된 부분에 전극 패드를 형성하는 것을 포함한다.
본 발명의 실시예는 Ⅲ-질화물계 LED를 제공하며: 기판; 기판 상에 위치하는 제1 GaN층; 제1 GaN층 상에 위치하는 활성층; 활성층 상에 위치하는 제2 GaN층; 및 제2 GaN층 상에 위치하는 ZnO합성물층을 포함하고, 상기 합성물층은: 제2 GaN층 상에 위치하고 제1 도전성을 갖는 제1 ZnO층; 및 제1 ZnO층 상에 위치하고 제1 도전성보다 높은 제2 도전성을 갖는 제2 ZnO층으로 구성된다.
전술한 일반적인 설명과 다음의 상세한 설명 모두는 예시적인 것이며 청구된 발명의 추가 설명을 제공하고자 하는 것임을 이해하여야 한다.
포함되는 첨부 도면들은, 본 발명의 추가 이해를 제공하고, 이 명세서의 일부를 구성하고 통합되며, 발명의 실시예들을 도시하며, 상세한 설명과 함께 발명의 사상을 설명하는 역할을 한다.
도 1A 및 도 1B는 종래의 증착 방법을 이용하여 기판 상에 증착된 ZnO를 도시한다.
도 2는 종래의 증착 방법을 이용하여 기판 상에 형성된 ZnO의 시드층을 도시한다.
도 3은 본 발명의 일 실시예에 따른 반도체 웨이퍼 상에 ZnO층을 형성하는 방법을 도시한다.
도 4 및 도 5는 본 발명의 다양한 실시예들에 따른 ZnO 시드층들의 전자 현미경 사진들이다.
도 6은 본 발명의 일 실시예에 따른, SILAR로 증착된 ZnO 시드층을 이용하여 저온 수용성 증착에 의해 제조된 두꺼운 ZnO 필름의 단면을 보여주는 전자 현미경 사진이다.
도 7은 본 발명의 일 실시예에 따른, 템플릿을 이용하여 형성된 ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 8은 도 7의 방법을 이용하여 형성된 ZnO층을 보여주는 전자 현미경 사진이다.
도 9A 및 도 9B는 본 발명의 실시예들에 따른, 도 7의 방법에 포함될 수 있는 추가적인 단계들을 도시한다.
도 10은 본 발명의 일 실시예에 따른, 템플릿없이 형성된 ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 11A 및 도 11B는 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 12A 및 도 12B는 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 13은 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 14는 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다.
도 15는 본 발명의 일 실시예에 따른, 합성물 ZnO층을 포함하는 LED를 도시한다.
도 16은 본 발명의 일 실시예에 따른, ZnO외에 다른 구성을 갖는 오믹 컨택층을 포함하고, SILAR 방법과 ZnO층으로 제조된 LED를 도시한다.
이하에서는 발명을 본 발명의 실시예들이 소개된 도면을 참조하여 더욱 상세하게 설명한다. 그러나, 본 발명은 다양한 다른 형태로 구현될 수 있으며 여기서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 오히려, 이러한 실시예들은 본 개시된 발명을 철저하기 위하여 제공되며, 통상의 기술자에게 본 발명의 범위를 완전하게 전달할 것이다. 도면에서는, 층들 및 영역들의 크기 및 상대적인 크기는 명확성을 위해 과장될 수 있다. 명확성을 위하여, 동일한 번호들은 동일한 구성요소를 지칭한다.
본 발명의 실시예들은 ZnO층을 LED의 표면에 부가하는 것을 통해 Ⅲ-질화물계 LED들의 성능을 향상시킬 수 있다. 이들 층은 소자의 광 추출, 열 방출, 전류 분배(전류 분산)를 향상시킬 수 있다. 합성하는 동안 또는 그 후속으로 ZnO층의 구조화, 패터닝 또는 거칠어지게 하는 것은, 이러한 필름들을 이용함으로써 가능한 광 추출 및 열 방출 향상을 더욱 개선할 수 있다. 에너지 우려가 증가하고 있기 때문에, 효율적인 LED 조명 기술은 현재의 중요한 점이고 중요성이 커져가고 있다. 그러나 LED 조명의 비용이 높게 유지되고 있고, 이는 기술의 더 큰 성취에 주요 장애물이다. 본 개시는 소자의 비용을 실질적으로 증가시키지 않고, Ⅲ-질화물계 발광 다이오드의 출력, 광 추출 효율 및 밝기를 증가시키는 것을 가능하게 하도록 의도된다. 이것은 본 개시와 함께, 다른 전류 분산층들, 예를 들어, ITO 또는 Ni/Au층의 성능과 일치 또는 초과를 통해 달성될 수 있는데, 다만, 저렴한 원재료, 즉 ZnO를 이용해고, 저비용 증착법, 즉, 저온 수용성 증착을 이용함으로써 그렇게 할 수 있다.
ZnO는 여러 이유로 Ⅲ-질화물계 발광 다이오드에서 전류 분산 층으로 이용하기에 매력적인 소재이다. 두 재료는 구조적 및 열적으로 양립될 수 있고, 이는 Ⅲ-질화물계 표면 상에 ZnO 필름들의 에피택셜 성장이 가능하게 한다. 산화 아연은 높은 n형 도전성으로 쉽게 제조되는데, 이것은 ZnO 필름이 발광 다이오드 표면에 걸쳐 전류를 분산할 수 있도록 한다. 또한 ZnO는 가시광 스펙트럼 전체에 걸쳐서 매우 투명하고, 이것은 발광 다이오드에서 발생된 광의 흡수를 방지한다. 더 나아가, ZnO는 Ⅲ-N 재료들에 손상을 주지 않는 다양한 산에 선택적으로 에칭되고, 용이한 ZnO 필름 패터닝을 가능하게 하며, 또한 향상된 광 추출을 위한 ZnO 표면의 거칠어짐도 가능하게 한다.
여기서, Ⅲ-질화물들은 Ⅲ족-질화물들, Ⅲ-N 질화물들, 또는 (Al, Ga, In)N, AlInGaN 또는 Al(1-x-y)InyGaxN, 예를 들어, 0<x<1 및 0 <y<1로 지칭될 수 있다. 이들 용어는 각각의 단일 종인, Al, Ga 및 In, 또한 뿐만 아니라, Ⅲ족 금속 종들의 이성분계, 삼성분계 및 사성분계 조성의 질화물들를 포함하도록 광범위하게 해석되도록 의도된 것이다. 그러므로, 용어들은, 그러한 명명법에 포함되는 종들과 같이 AlN, GaN, 및 InN 화합물들, 또한, AlGaN, GaInN, 및 AlInN 삼성분계 화합물들, 및 AlGaInN 사성분계 화합물들을 표현한다. 2 이상의 (Ga, Al, In) 구성요소 종들이 존재할 때, 화학양론적(stoichiometric) 비율들뿐만 아니라 비화학양론적(off-stoichiometric) 비율들(조성에 존재하는 구성 종 (Ga, Al, In) 각각의 상대 몰분율에 대하여)을 포함하는 모든 가능한 조성비들은, 발명의 넓은 사상 내에서 사용될 수 있다.
따라서, 본 발명에 대한 이하의 논의에서 GaN 물질에 대한 주된 언급은, 다양한 다른 (Al, Ga, In) N 물질 종들에 적용 가능하다는 것을 이해할 수 있을 것이다. 또한 본 발명의 범위 내의 (Al, Ga, In) N 물질들은 소량의 도펀트 및/또는 다른 불순물 또는 포함된 물질들(inclusional materials)을 추가로 포함할 수 있다. 붕소 또한 Ⅲ-질화물 합금에 포함될 수 있다.
유사하게, 용어 산화아연 또는 ZnO는 구성 종 Zn 및 O가 화합물의 대부분을 차지하고, ZnO의 육방 우르짜이트(Wurtzite) 결정 구조를 유지하고 있는 물질을 포함하는 것으로 넓게 해석되도록 의도된다. 이것은 알루미늄 도핑된 산화 아연(AZO), 갈륨 도핑된 산화아연(GZO), 그리고 인듐 도핑된 산화아연(IZO)을 포함한 것이다. 이것은 또한 소량의 다른 도펀트들 및/또는 다른 불순물 또는 포함된 물질들(inclusional materials), 뿐만 아니라 공공 및 격자간 재료 결함의 존재로 인한 비화학양론적 물질들을 포함한다.
본 발명의 실시예들은 연속 이온층 흡착 및 반응(SILAR) 방법을 이용하여 형성된 ZnO층을 포함하는 LED를 형성하는 방법을 제공한다. 특히, SILAR 방법은 후속의 ZnO 벌크 증착을 위한 시드층(핵생성 층)으로서 이용될 수 있는 얇은 필름을 제조하기 위해 이용될 수 있다. 그러나 다양한 실시예들에 있어서, SILAR 방법은 벌크 증착없이 ZnO층을 형성하기 위해 이용될 수 있다. 핵생성 또는 시드층을 제조하기 위한 종래의 방법에 비해, 본 SILAR 방법은 몇 가지 장점을 갖는다. SILAR에 이용되는 수용액 화학적 성질과 저온 수용액 증착에 의한 벌크 ZnO 필름을 증착하는 것의 유사성은 공정의 호환성(양립성)을 보장하고 함께 이용하는 것을 단순화한다. ZnO의 저온 수용액 증착을 위해, 시드층이 이용되는 경우에, SILAR 공정은 동일한 비용, 안전성, 환경적, 그리고 저온, 대기압, 수용액 기반의 공정에 내재된 확장성 장점을 제공한다.
핵생성/시드층을 제조하는 종래의 수용액 기반의 방법과 비교해서, 여기서 설명된 SILAR 방법은 보다 균일하고 높은 밀도를 갖는 Ⅲ-N LED 표면 상의 에피택셜 시드 핵들을 생성한다. 이것은 후속의 ZnO 증착동안 부드럽고 균일한 필름의 빠른 융합을 제조할 수 있으며, 이 필름은 Ⅲ-N 표면과 더 강하고 균일한 접점을 가져야 한다. SILAR 공정은 또한 증착 공정에 의해 실질적으로 변경되지 않은 여러 증착 공정에 재이용 할 수 있으므로, 증착 용액의 보다 효율적인 이용을 가능하게 한다. 폐기물을 적게 발생시킴으로써, SILAR 방법은 비용적 유리함을 제공한다.
도 3은 본 발명의 일 실시예에 따른, 연속 이온층 흡착 및 반응(SILAR) 방법을 이용하여 ZnO의 시드층을 형성하는 방법을 도시하는 위한 박스 다이어그램이다. 도 3을 참조하면, 단계 S100에서, Ⅲ-질화물 LED를 형성하고, 이어서, 원하는 표면 종료를 만들거나 또는 필름 증착에 좋은 표면을 제조하기 위하여, 세정하거나 또는 표면 오염을 제거하기 위해 고안된 다른 표면 준비 방법을 통해 그것의 표면이 준비된다.
단계 S200에서, Ⅲ-질화물 LED 표면 상에 이온 내부 및 외부 층의 형성을 촉진하기 위해, Ⅲ-질화물계 LED의 표면이 용액 1에 노출된다. 내부 이온층은 Ⅲ-질화물 LED 표면에 흡착되는 Zn 이온들 또는 착화합물들을 포함할 수 있다. 외부 이온층은 상기 Zn 이온들 또는 착화합물들과 반대의 전하의 부호를 갖는 반대 이온들 또는 이온 착화합물들을 포함할 수 있다.
용액 1은 일반적으로 물과 같은 용매에 용해된 아연 이온들 또는 착화합물들을 포함한다. 용액 1은 또한 B, Al, Ga, In, Si, Ge, Sn, Mg, Cd, Li, Na, K, Be, Mg, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Y, Zr, Nb, Mo 및 Ag의 이온들 또는 착화합물들과 같은 도펀트들 또는 합금화 에이전트들 포함할 수 있다. 다른 분자들 또는 이온들은 아연에 대한 착화 리간드들 및 또는 도핑이나 합금화 에이전트(들)로서 첨가될 수 있다. 이러한 리간드들을 갖는 복합체들의 형성은 아연, 또는 도핑 또는 합금 에이전트들의 용해도 및 또는 가수분해 거동을 제어하기 위해 이용될 수 있다. 이용된 착화 리간드는 암모니아 또는 또 다른 아민일 수 있다. 용액 1의 적절한 산도, 아연 농도, 착화 리간드 형(type), 착화 리간드의 농도, 이온 강도 등 뿐만 아니라 노출 시간 및 조건들은 원하는 필름 증착 특성들을 생성하도록 제어될 수 있다.
단계 S300에서, Ⅲ-질화물 LED의 표면이 세정(wash)된다. 세정은, 과잉 용액 1 및 제2(외부) 이온층의 전부 또는 부분을 세척(rinse)하지만 흡착된 Zn 이온들 또는 착화합물들을 함유하는 모든 또는 부분적 내부층을 남기는 조건하에, Ⅲ-질화물계 LED에 탈이온수 또는 또 다른 세척 용액을 도포하는 것을 포함할 수 있다. 세척을 위한 시간, 부피, 그리고 유량은 원하는 필름 증착 특성들을 생성하도록 제어된다. 몇몇 실시예들에 따르면, 단계 S300은 생략될 수 있고, 이는 ZnO 시드층의 증착을 방지할 수 없을 수도 있다. 그러나 단계 S300의 생략은 시드층의 품질을 악화시킬 수 있다.
단계 S400에서, Ⅲ-질화물 LED에 흡착된 Zn 이온들 또는 착화합물들의 가수분해를 유도하도록, Ⅲ-질화물계 LED의 표면은 용액 2에 노출된다. 가수분해 작용은 흡착된 Zn 이온들 또는 착화합물들을 Ⅲ-질화물계 LED의 표면 상에 흡착된 산화물층으로 변환시킨다. 산화물층은 산화아연, 수산화아연, 또는 상기 두 물질의 조합 또는 중간 화합물을 포함할 수 있다. 다른 이온들 또는 복합체들이 도핑 또는 합금화를 위해 용액 1에 첨가되는 경우, 그 이온들 또는 복합체들은 가수분해되고, 표면 상에 형성된 물질에 혼입될 수 있다. 용액 2의 적절한 조성, pH, 온도, 등 뿐만 아니라 노출 시간 및 특성은 원하는 필름 증착 특성들을 제공하기 위해 실험적으로 결정될 수 있다.
단계 S500에서, Ⅲ-질화물 LED의 표면 상에 과잉 용액 2의 세척 및/또는 그것의 표면을 냉각하기 위해 Ⅲ-질화물 LED가 세정된다. 세정은 탈이온수 또는 또 다른 세척 용액을 Ⅲ-질화물 LED에 도포하는 것을 포함할 수 있다. 세정의 시간, 부피, 및 유량은 원하는 필름 증착 특성들을 제공하기 위해 실험적으로 결정될 수 있다.
몇몇 실시예들에 따르면, 단계 S500은 생략될 수 있다. 단계 S500의 생략은 ZnO 필름의 증착을 방지할 수 없을 수 있으나, 필름의 질을 악화시킬 수 있다.
단계 S600에서, 단계 S200부터 단계 S500까지는 추가적인 물질을 증착하도록, 1회 이상의 주기로 반복된다. 단계 S500의 완료 후에 단계 S200이 반복될 때, Zn 이온들 또는 착화합물들은 S400 단계 이후에 형성된 산화아연/수산화아연의 표면에 흡착된다. 각 추가 주기에서, Zn 이온들 또는 착화합물들의 새로운 층은 산화아연/수산화아연으로 가수분해되어, 산화물층의 두께를 더한다. 유착의 정도와 결정 품질 또한 증가될 수 있다.
단계 S700에서, Ⅲ-질화물 LED는 어닐링된다. 어닐링은 잔류하는 수산화아연을 제거하거나 완전히 변환시킬 수 있고, 필름의 결정 품질을 치밀하게 하거나 및/또는 향상시킬 수 있고, 및/또는 Ⅲ-질화물 표면과 ZnO 필름의 계면의 기계적 및 전기적 특성을 향상시킬 수 있다. 어닐링의 온도, 시간, 가열/냉각 속도, 및 분위기 조건은 원하는 필름 특성들을 제공하기 위해 제어될 수 있다.
몇몇 실시예들에 따르면, 단계 S700은 생략될 수 있다. 단계 S700이 생략된 경우, 상술한 유리함은 실현되지 않을 수 있다. S700부터 S100까지의 단계에 의해 형성된 ZnO 필름은 Ⅲ-질화물 LED 표면의 결정 구조에 대하여 에피택셜 구조를 가질 수 있다.
이하, 본 발명의 실시예들에 따른 SILAR 증착은, 다음의 실험예 1을 통해서 구체적으로 설명될 것이다.
실험예 1
사파이어 기판 상에 위치하는 Ⅲ-질화물 LED들을 포함하는 반도체 웨이퍼는, 아세톤에서 초음파처리하고, 이어서 이소프로필 알코올에서 초음파처리하고, 이어서 탈이온수로 철저히 세척되고, 이어서 진한(35-38 wt%) 염산 용액에 60초간 침수되고, 이어서, 교반된 90-100℃의 탈이온수(DI)에서 10초간 담궈지고, 그리고, 흐르는 그리고 교반된 실온의 탈이온수에 30초동안 담궈짐으로써, SILAR 증착을 위해 준비된다.
준비된 웨이퍼는 실온에서, 교반된 용액 1에 10초 동안 침수되었다. 용액 1은 0.05 mol/L의 Zn(NO3)2, 0.25 mol/L의 NH4NO3, 0.25 mol/L의 NH4OH의 수용액을 포함하며, 이는 약 9의 실온 산도를 가진다. 웨이퍼는 흐르는 그리고 교반된 실온의 탈이온수에 30초 동안 침수되어 세정되었다.
웨이퍼는 그 다음에 90-100℃의 탈이온수를 포함하는 교반된 용액 2에 10초 동안 침수되었다. 웨이퍼는 흐르는 그리고 교반된 실온의 탈이온수에 30초동안 침수되어 세정 및 냉각되었다.
용액 1의 도포, 제1 세정, 용액 2의 도포, 및 제2 세정은 1 내지 30회의 부가적인 주기로 반복되었다. 주기들이 종료된 후, 웨이퍼는 여과 질소 가스로 건조되었다. 건조된 후, 웨이퍼는 흐르는 질소 가스 하의 열판(hotplate) 상에 위치되었고, 열판의 온도는 실온에서부터 500℃까지 25℃/분의 속도로 점차적으로 증가되었다. 웨이퍼는 냉각 전에 500℃에서 15분간 유지되었다. 그 결과로 생긴 ZnO 필름(시드층)은 저온 수용액 증착 방법에 의한 Ga 도핑된 ZnO의 후속의 증착에 이용되었다.
도 4 및 도 5는 30주기의 SILAR 방법을 이용하여 실험예 1에서 제조된 시드층의 현미경 사진을 보여준다. 도 6은 저온 수용액 증착 방법에 의한, 더 두꺼운 Ga 도핑된 ZnO 필름의 후속 증착 후의 웨이퍼 단면의 전자 현미경 사진을 보여준다. 현미경에서 보여지는 바와 같이, 도 2에서 보여지는 종래의 시드층과 비교하여, 상기 시드층은 개선된 균일성 및 표면 커버리지를 가졌다.
도 7은 본 발명의 일 실시예에 따른, ZnO층(116)을 포함하는 LED를 형성하는 방법을 도시한다. 도 7을 참조하면, 단계 1에서, 반도체 웨이퍼는 세정된다. 웨이퍼는 사파이어 기판(100), N-도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P-도핑된 질화갈륨(P-GaN)(106)층을 포함한다. 그러나 임의의 적합한 반도체층이 이용될 수 있고, 및/또는 층들의 배열은 변경될 수 있다. 상기 세정은 웨이퍼를 피라냐(Piranha) 에칭 용액(황산과 과산화수소의 가열 혼합물)에 노출시키고, 그 다음 탈이온수로 세척하고, 이어서 완충 산화물 에천트(buffered oxide etchant) 용액(pH 완화된 황산)에 노출시키고, 그리고 탈이온수로 최종 세척을 포함할 수 있다. 몇몇 실시예들에 따르면, 세정 단계는 도 3 에 관하여 설명된 것과 유사할 수 있다.
단계 2에서, 웨이퍼는 P-GaN층(106) 및 활성층(104)의 부분들을 제거하고, N-GaN층(102)의 부분들을 노출시키도록 메사 에칭된다. 그 결과, 메사 또는 섬 구조가 형성된다. 에칭은 건식 에칭 방법을 이용하여 수행될 수 있다. 그러나 임의의 적합한 반도체 에칭 방법이 이용될 수 있다. 보여지진 않았지만, 에칭은 웨이퍼 상에 복수개의 메사 구조들을 제조할 수 있다.
단계 3에서, SiO2와 같은 절연 물질을 포함하는 패시베이션층(108)은, 웨이퍼 상에 형성된다. 특히, 패시베이션층(108)은 P-GaN층(106), 활성층(104), 및 N-GaN층(102)의 노출된 부분을 덮도록 형성된다. 다양한 실시예들에 따르면, 패시베이션층(108)은 임의의 적합한 재료로 형성 될 수 있고, 따라서, SiO2로 한정되지 않는다.
단계 4에서, 제1 포토레지스트층(112)는 패시베이션층(108) 상에 형성된다. 특히, 포토레지스트 재료들이 기판 상에 코팅되고, UV광 노출을 통하여 패터닝되고, 그리고 현상될 수 있다. 그러나 본 발명은 제1 포토레지스트층(112)를 형성하는 특정 방법에 한정되지 않는다. 그 결과, 제1 포토레지스트층(112)는 P-GaN층(106)을 덮는 패시베이션층(108)의 일부를 노출시키는 마스크를 형성한다.
단계 5에서, 웨이퍼는 패시베이션층(108)의 노출된 부분을 제거하도록 에칭된다. 그 결과, P-GaN층(106)의 일부가 노출된다. 패시베이션층(108)의 에칭은 불화수소산(HF) 또는 완충 산화물 에천트(BOE)와 같은 습식 에천트, 또는 건식 에칭을 이용하여 수행될 수 있다.
단계 6에서, 시드층(114)은 P-GaN층(106)의 노출된 부분에 형성된다. 특히, 시드층(114)는 ZnO필름을 포함하며, 전술한 바와 같은 SILAR방법을 이용하여 증착된다. SILAR 증착 동안에, 포토레지스트층(112) 및 패시베이션층(108)이 템플릿으로 작용하기 때문에, 시드층(114)은 단지 P-GaN층(106) 상에 증착된다. 특히, 포토레지스트의 소수성 비극성 성질이 수용액내의 Zn 착화합들의 흡착을 촉진하지 않기 때문에, 시드층(114)은 제1 포토레지스트층(112) 상에 형성되지 않는다.
도 8은. 단계 1-6에서 설명된 바와 같이, 30 주기의 SILAR를 이용하여 형성된 ZnO 시드층과 템플릿의 전자 현미경 사진을 도시한다. 따라서, 도 8에서 보여지는 바와 같이, 패터닝된 시드층이 형성될 수 있다.
다시 도 7을 참조하면, 단계 7에서, 제1 포토레지스트층(112)이 제거되고, 웨이퍼가 어닐링된다. 제1 포토레지스트층(112)은 아세톤 또는 다른 적절한 용매에 용해되어 제거 될 수 있다. 어닐링은, 도 3 관련하여 전술한 바와 같이 수행될 수 있다.
단계 8에서, 시드층(114) 상에 벌크 ZnO층(110)을 형성하도록 벌크 증착 공정이 수행된다. 특히, 본원에 참고로 인용되는 US 특허 출원번호 2011/0101414에 설명된 바와 같이, 벌크층(110)은 저온 수용액 증착 공정에 의해 형성될 수 있다. 패시베이션층(108)은 템플릿으로 작용할 수 있고, 그것에 의하여 상기 벌크층(110) 및 상기 시드층(114)의 형성을 조절한다. 다시 말하면, 템플릿은 ZnO가 웨이퍼의 특정 위치에 증착되는 것을 가능하게 한다.
일단 벌크층(110)이 형성되면, 웨이퍼는 두 번째로 어닐링될 수 있다. 이 어닐링은, 결정성 향상, 결함의 제거, 잔여 수산화 아연의 분해, 도펀트의 활성화 등 ZnO 필름의 특성들의 변경을 의도하고 있다. 단계 8에서, 시드층(114) 및 벌크층(110)은 설명을 위해 별개의 층인 것으로 표시된다. 그러나, 일반적으로, 시드층(114)과 벌크층(110) 사이에 일반적으로 뚜렷한 경계가 없다. 따라서, 단계 9에서 보여지는 것과 같이, 시드층(114) 및 벌크층(110)은 단일의 ZnO층(116)으로 지칭된다.
단계 9에서, 제2 포로레지스트층(118)은 웨이퍼 상에 형성된다. 제2 포토레지스트층(118)은 ZnO층(116)과 패시베이션층(108)을 노출시키도록 패터닝된다. 제2 포토레지스트층(118)은 포토리소그래피 또는 다른 적절한 방법에 의해 패터닝될 수 있다. 따라서 제2 포토레지스트층(118)은 제1 포토레지스트층(112)가 형성되는 방식과 유사한 방식으로 형성될 수 있다.
단계 10에서, 웨이퍼는 패시베이션층(108)의 노출된 부분을 제거하도록 에칭된다. 상기 에칭 공정에서 이용되는 에천트는 ZnO층(116)에 대한 것보다 패시베이션층(108)에 대해서 더 높은 에칭 선택도를 가질 수 있다. 그렇게 함으로써, ZnO층(116)의 노출된 부분은 실질적으로 상기 에칭 공정에 영향을 받지 않는다. 이용되는 에칭 공정은, 예를 들어, 건식 에칭일 수 있다. 그러나, 임의의 적절한 에칭 공정이 이용될 수 있다.
단계 11에서, 웨이퍼 상에 금속층(120)이 형성된다. 금속층(120)은 양호한 도전성을 갖고, 및/또는 ZnO과 N-GaN층 간의 낮은 저항 오믹 컨택을 형성하는 임의의 적합한 금속 또는 합금을 포함할 수 있다.
단계 12에서, 제2 포토레지스트층(118) 및 그 위에 위치하는 금속층(120)의 부분은 제거된다. 상기 제거 공정은 포토레지스트 박리제를 이용한 리프트 오프 공정, 또는 임의의 다른 적절한 방법을 포함할 수 있다. 그 결과로 P-패드(122)는 ZnO층(116) 상에 형성되고, 그리고 N-패드들은 N-GaN층(102) 상에 형성되어, 이에 따라 LED를 완성한다. 다양한 실시예들에 따르면, LED는 Ⅲ-질화물 LED일 수 있다. 그러나 본 발명은 이에 한정되지 않는다. 예를 들어, 본 방법은 Ⅲ-질화물 광전지(photovoltaic) 소자에 적용될 수 있다.
상기 설시된 바와 같이, 다수의 LED들은 웨이퍼 상에 형성될 수 있다. 따라서, LED들이 완성되면, LED들은, 예를 들어, 기판(100)에 자국을 내는 것(scoring) 및 브레이킹(breaking)을 통해 분리될 수 있다. 그러나, 임의의 적합한 분리 방법이 이용될 수 있다.
도 9A 및 도 9B는 도 7의 방법에 적용할 수 있는 추가적인 단계들을 도시한다. 도 9A를 참조하면, 단계 8.5는 단계 8 및 9 사이에서 수행될 수 있다. 특히, 단계 8.5는 웨이퍼 상에 포토레지스트층(126)을 형성하는 것을 포함한다. 포토레지스트층(126)은 ZnO층(116)의 일부를 노출시키도록 패터닝된다. 예를 들어, P-패드(122)가 형성될 부분 이외의 ZnO층(116)의 상부 표면의 일부는, 패터닝에 의해 노출된다.
포토레지스트층(126)이 형성된 후, 웨이퍼는 ZnO층(116)의 노출된 부분을 거칠게하기 위해 에칭된다. 상기 에칭은 에천트, 예를 들어, 0.05 규정농도의 묽은 염산(HCl)을, 10초 내지 2분의 시간 동안 웨이퍼에 도포하는 것을 포함할 수 있다. 그렇게 함으로써, ZnO층(116)의 표면 거칠기가 증가되고, 이에 따라 광 추출 효율이 향상된다. 또한, 포토레지스트층(126)은 ZnO층(116)의 측벽들 및 P-패드(122)가 형성될 부분을 보호한다.
도 9B를 참조하면, 단계 13은 단계 12 후에 수행될 수 있다. 특히, 단계 13은 웨이퍼 상에 포토레지스트층(128)을 형성하는 것을 포함한다. 포토레지스트층(128)은 ZnO층(116)의 일부를 노출시키도록 패터닝된다. 예를 들어, P-패드(122)가 형성되는 영역 외의 ZnO층(116)의 상부 표면의 부분들은, 패터닝에 의해 노출된다. 포토레지스트층(128)이 형성된 후에, 웨이퍼는 ZnO층(116)의 측벽, P-패드(122) 및 N-패드들(124)을 보호하면서, ZnO층(116)의 노출된 부분을 거칠게하기 위해 에칭된다. 이 에칭은 도 9A에 관해 설명된 에칭과 유사한 방식으로 수행될 수 있다.
도 10은 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다. 도 7의 방법과 유사한 방법의 양상들은 상세하게 설명되지 않을 것이다. 도 10을 참조하면, 단계 1에서, 반도체 웨이퍼는 세정된다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104) 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나 임의의 적합한 반도체 층이 이용될 수 있고 및/또는 층의 구성은 변경될 수 있다. 상기 세정은 도 7의 단계 1에서의 세정과 유사할 수 있다.
단계 2에서, ZnO층(116)은 P-GaN층(106) 상에 형성된다. ZnO층(116)은, SILAR를 이용하여 시드층을 증착하고 그리고 그 다음 저온 수용액 증착법을 이용하여 상기 시드층 상에 벌크층을 증착함으로써 형성된다. 어닐링 공정은, 도 7에 관하여 설명된 바와 같이, 단계 7 및 8은 각각 SILAR와 벌크 ZnO증착 이후에 수행될 수 있다. 그렇게 함으로써, ZnO층(116)의 형성은, 템플릿이 이용되지 않는다는 것 외에는 도 7에 설명된 공정과 유사하다.
단계 3에서, 제1 포토레지스트층(112)은 Zno층(116) 상에 형성된다. 제1 포토레지스트층(112)층은, 예를 들어, UV광 노출, 그리고 그 다음 ZnO층(116)의 일부를 노출하기 위하여 현상하는 것을 이용하여 패터닝된다. 단계 4에서, 웨이퍼는 ZnO층(116)의 노출된 부분들을 제거하도록 습식 에칭된다. 상기 습식 에칭은 H3PO4와 탈이온수의 혼합물과 같은 묽은 산을 이용하여 수행될 수 있다. H3PO4 및 탈이온수는, 예를 들어, 약 1:600의 비율로 혼합될 수 있다.
단계 5에서, 웨이퍼는 P-GaN층(106)의 일부와 활성층(104)를 완전히 제거하기 위하여 건식 에칭되고, 그것에 의하여 N-GaN층(102)을 노출시킨다. 단계 6에서, 도 7의 방법에서 설명된 바와 같이, 제1 포토레지스트층(112)은 용매/스트리핑 조성물을 이용하여 제거된다.
단계 7에서, 제2 포토레지스트층(118)은 웨이퍼 상에 형성된다. 제2 포토레지스트층(118)은 웨이퍼 상에 포토레지스트 물질을 코팅함으로써 형성되고, 이것은 이어서 ZnO층(116) 및 N-GaN층(102)의 일부를 노출시키도록 패터닝된다. 단계 8에서 금속층(120)이 웨이퍼 상에 증착된다. 금속층(120)은 예를 들면, 전자 빔 증착법을 이용하여 증착될 수 있다. 그러나 본 발명은 임의의 특정 증착 공정에 한정되지 않는다.
단계 9에서, 제2 포토레지스트층(118)은 제거되고, 이에 따라 그 위에 위치하는 금속층(120)의 부분들이 제거된다. 금속층(120)의 잔류하는 부분들은 ZnO층(116) 상의 P-패드(122) 및 N-GaN층(102)상의 N-패드(124)를 형성한다. 도 9A 및 도 9B에서 설명된 표면을 거칠게 하는 공정은 여기에 개시된 임의의 실시예들에 적용될 수 있다.
도 11A 및 도 11B는 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다. 도 11A를 참조하면, 방법의 단계 1에서, 반도체 웨이퍼는 세정된다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(GaN-N)층(102), 활성층(104), 및 P 도핑된 질화갈륨(GaN-P)(106)층을 포함한다. 그러나, 임의의 적합한 반도체 층이 이용될 수 있고 및/또는 층들의 배열은 변경될 수 있다. 상기 세정은 도 7의 단계 1의 세정과 유사할 수 있다.
단계 2에서, ZnO 시드층(114)은 P-GaN층(106) 상에 형성된다. 시드층(114)은 SILAR 공정으로 증착된다. 웨이퍼는, 도면 7에 설명된 바와 같이, 그 다음 어닐링될 수 있다.
단계 3에서, SiO2를 포함하는 패시베이션층(108)은 웨이퍼 상에 증착된다. 패시베이션층(108)은, 금속층에 대하여 도 10의 단계 7 및 8에 설명된 바와 유사하게 리프트오프공정으로, 또는 도 7의 단계 10에서 설명된 바와 유사하게 에칭 공정으로, 패터닝될 수 있다. 패터닝에 의해, SiO2층은 템플릿을 형성하여, ZnO를 더 증착하기 위한 시드층(106)의 일부를 노출시킨다.
단계 4에서, 도 7에서 설명된 방법과 같이, 저온 수용액 증착을 이용하여 웨이퍼 상에 ZnO벌크층(110)이 형성된다. 단계 4에서 보여진 바와 같이, 벌크층(110)은 시드층(114)의 노출된 부분 상에 형성된다. 또한, 벌크층(110)은 횡방향 에피택셜 과성장(lateral epitaxial overgrowth) 메커니즘에 의해 시드층(114)의 노출된 부분에 인접한 패시베이션층(108)의 부분들과 중첩될 수 있다. 증착에 이어서, 웨이퍼는 도 7의 방법에서 설명된 바와 같이 어닐링될 수 있다.
단계 5에서, 제1 포토레지스트층(112)은 웨이퍼 상에 형성된다. 제1 포토레지스트층(112)은, ZnO층(116)을 덮고 패시베이션층(108)의 일부가 노출되도록 패터닝된다. 단계 6에서, 웨이퍼는, 패시베이션층(108)의 노출된 부분을 제거하고 ZnO층(116)의 일부를 노출 시키도록 에칭된다. 그 결과, P-GaN층(106)의 부분들은 노출된다.
단계 7에서, 웨이퍼는 ZnO층(116)의 노출된 부분과 밑에 있는 P-GaN층(106) 및 활성층(104)을 완전히 제거하기 위해 드라이 에칭되고, 그에 따라 N-GaN층(102)의 부분들을 노출한다. 그 결과, 메사 또는 섬 구조가 형성된다.
단계 8에서, 도 7의 방법에서 설명된 바와 같이, 제1 포토레지스트층(112)은 제거된다. 그 결과, ZnO층(116)이 노출된다. 단계 9에서, 제2 포토레지스트층(118)은 웨이퍼 상에 코팅된다. 그 다음, 제2 포토레지스트층(118)은 예를 들어, UV광에 노출되고, 이어서 ZnO층(116) 및 N-GaN층(102)의 부분들을 노출하도록 현상하여 패터닝된다.
도 11B를 참조하면, 단계 10에서, 금속층(120)은 웨이퍼 상에 증착된다. 금속층(120)은, 예를 들어, 전자 빔 증착법을 이용하여 증착될 수 있다. 단계 11에서, 제2 포토레지스트층(118) 및 그 위에 증착된 금속층(120)의 부분들은 제거된다. 상기 제거 공정은 용매/스트리핑 조성물을 도포하는 것, 또는 임의의 다른 적절한 방법을 포함할 수 있다. 그 결과, P-패드(122)는 ZnO층(116) 상에 형성되고, N-패드(124)는 N-GaN층(102) 상에 형성되고, 그에 따라 LED가 완성된다. 다양한 실시예들에 따르면, LED는 Ⅲ-질화물 LED일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
도 12A 및 도 12B는 본 발명의 일 실시예에 따른 ZnO층을 포함하는 LED를 형성하는 방법을 도시한다. 도 12A를 참조하면, 방법의 단계 1에서, 반도체 웨이퍼는 세정된다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나 임의의 적합한 반도체 층이 될 수 있고, 및/또는 층들의 배열은 변경될 수 있다. 세정 단계는 도 7의 단계 1의 세정과 유사할 수 있다.
단계 2에서, 시드층(114)은 P-GaN층(106)의 상부 표면 상에 형성된다. 특히, 시드층(114)은 ZnO의 필름을 포함하고, 상기 SILAR 방법을 이용하여 증착된다. 증착된 후에는 전술한 바와 같이, 시드층(114)은 어닐링될 수 있다.
단계 3에서, 제1 포토레지스트층(112)은 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질은 웨이퍼 상에 코팅되고, UV광에 노출되고, 그 다음에 현상되어, 시드층의 일부를 노출시키는 템플릿을 형성한다.
단계 4에서, 도 7에서 설명된 바와 같이, ZnO 벌크층(110)은 저온 수용액 증착을 이용하여 웨이퍼 상에 형성된다. 단계 4에 보여지는 바와 같이, 벌크층(110)은 시드층(114)의 노출된 부분 상에 형성된다. ZnO를 증착한 후, 제1 포토레지스트층(112)은 제거되고, 이어서, 웨이퍼는 도 7의 방법에서 설명된 바와 같이 어닐링 될 수 있다.
단계 5에서, 제2 포토레지스트층(118)은 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질이 웨이퍼 상에 코팅되고, UV광을 이용하여 패터닝되고, 그리고 이어서 현상된다. 그렇게 함으로써, 제2 포토레지스트층(118)은 ZnO의 시드층(114)의 일부를 노출시킨다.
단계 6에서, 웨이퍼가 에칭된다. 특히, 상기 에칭은, ZnO층 시드층(114)의 노출된 부분들을 제거하고, 그에 따라 P-GaN층(106)의 부분들을 노출시킨다. 상기 에칭은 습식 에칭 공정일 수 있고, 에천트는 묽은 산일 수 있다.
단계 7에서, 웨이퍼는 더 에칭된다. 특히, 웨이퍼는 P-GaN층(106)의 노출된 부분들 및 활성층(104)의 부분들을 완전히 제거하기 위해서 건식 에칭되고, 그에 따라 밑에 있는 N-GaN층(102)을 노출시킨다. 단계 8에서 포토레지스트층(118)은 제거된다.
단계 9에서, 제3 포토레지스트층(140)은 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질은 웨이퍼 상에 코팅되고, UV광을 이용하여 패터닝되고, 그리고 이어서 현상된다. 그렇게 함으로써, 제3 포토레지스트층(140)은 ZnO층(116) 및 N-GaN층(102)의 부분들을 노출시키는 템플릿을 형성한다.
단계 10에서는 금속층(120)은 웨이퍼 상에 증착된다. 특히, 금속층(120)은 전자빔 증착 또는 다른 적합한 방법에 의해 증착될 수 있다. 금속층(120)은 제3 포토레지스트층(140)의 상부 표면, ZnO층(116) 및 N-GaN층(102)의 의 노출된 부분 상에 직접적으로 형성될 수 있다.
단계 11에서, 제3 포토레지스트층(140)과 그 위에 위치하는 금속층(120)의 부분들은 제거된다. 그 결과, 금속층(120)의 잔류하는 부분은 ZnO층(116)상에 위치하는 P-패드(122) 및 N-GaN층(102)상에 위치하는 N-패드(124)로 형성되고, 이에 따라 LED가 완성된다. 다양한 실시예들에 따르면, LED는 Ⅲ-질화물 LED 일 수 있다. 그러나, 본 발명은 이에 한정되지 않는다.
도 13은 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다. 도 13을 참조하면, 방법의 단계 1에서, 반도체 웨이퍼가 세정된다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나 임의의 적합한 반도체 층이 이용될 수 있고, 및/또는 층들의 배열은 변경될 수 있다. 상기 세정은 도 7의 단계 1에서의 세정과 유사할 수 있다.
단계 2에서, 제1 포토레지스트층(112)은 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질은 웨이퍼 상에 코팅되고, UV광에 노출되고, 그리고 이어서 현상되어, P-GaN층(106)의 부분들을 노출시키는 템플릿을 형성한다.
단계 3에서, 웨이퍼는 건식 에칭 공정을 이용하여 메사 에칭된다. 특히, 웨이퍼는 P-GaN층(106)의 노출된 부분 그리고 활성층(104)의 부분들을 완전히 제거하기 위해서 건식 에칭되고, 밑에 있는 N-GaN층(102)을 노출시킨다
단계 4에서, 제1 포토레지스트층(112)은, 예를 들어, 용매를 이용하여 제거된다. 그 다음, 제2 포토레지스트층(118)은 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질이 웨이퍼 상에 코팅되고, UV광을 이용하여 패터닝되고, 그리고 이어서 현상된다. 그렇게 함으로써, 제2 포토레지스트층(118)은 P-GaN층(106)의 일부를 노출시킨다.
단계 5에서, 시드층(114)은 SILAR방법을 이용하여 증착된다. 특히, 제2 포토레지스트층(118)은 시드층(114)의 형성 시에 템플릿으로 이용된다. 그 다음, 제2 포토레지스트층(118)은 제거되고, 시드층(114)은 어닐링된다.
단계 6에서, 금속 N-패드들(124)은 N-GaN층(102)의 노출된 부분 상에 증착된다. 특히, N-패드들(124)은 포토레지스트 패터닝과, 이전 도면의 금속 증착 단계에서 설명한 리프트오프 공정을 통해 형성된다. 이는 N-패드들(124)이 어닐링되도록 하고, 그것의 접촉 저항을 낮출 수 있다.
단계 7에서, 제3 포토레지스트층(130)은 웨이퍼 상에 형성된다. 특히, 제3 포토레지스트층(130) 웨이퍼 상에 포토레지스트 물질을 코팅하고, 상기 물질을 UV광에 노출시키고, 그리고 이어서 그것을 현상하여 형성될 수 있다. 그 결과, 제3 포토레지스트층(130)은 시드층(114)을 노출시켜 템플릿을 형성한다.
단계 8에서, ZnO 벌크층(116)은 저온 수용액 방법을 이용하여 시드층을 상에 형성된다. 제3 포토레지스트층(130)은 그 다음에 제거되고, 웨이퍼는 어닐링된다. 따라서 단계 9에서 보여지는 것과 같이, 실질적으로 연속된 ZnO층(116)이 형성된다. 단계 9에서, P-패드가 ZnO층(116)상에 형성된다. 그렇게 함으로써, LED가 완성된다. P-패드(122)는 상술한 리프트오프 공정으로 형성될 수 있다.
도 14는 본 발명의 일 실시예에 따른, ZnO층을 포함하는 LED를 형성하는 방법을 도시한다. 도 14를 참조하면, 방법의 단계 1에서, 반도체 웨이퍼는 세정된다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나 임의의 적합한 반도체 층이 이용될 수 있고 및/또는 층들의 배열은 변경될 수 있다. 상기 세정은 도 7의 단계 1에서의 세정과 유사할 수 있다.
단계 2에서, 패시베이션층(108)은 웨이퍼 상에 형성된다. 패시베이션층(108)은 SiO2층을 증착하고, 그 다음 P-GaN층(106)의 상부 표면을 노출시키도록 이를 패터닝함으로써 형성될 수 있다. 그렇게 함으로써, 패시베이션층(108)은 후속의 ZnO 증착에 있어서, 템플릿으로 작용할 수 있다.
단계 3에서, ZnO층(116)은 P-GaN층(106)의 노출된 부분 상에 형성된다. ZnO층(116)은 SILAR 방법을 이용하여 시드층을 증착하고, 그 다음 저온 수용성 증착법을 이용하여 시드층 상에 벌크층을 증착함으로써 형성된다. 이와 같이, ZnO층(116)의 형성은 도 7에서 설명된 공정과 유사하다. ZnO층(116)의 부분들은 패시베이션층(108)의 부분들과 중첩될 수 있다.
단계 4에서, 웨이퍼는 에칭된다. 특히, 웨이퍼는 마스크로 ZnO층(116)을 이용하여 건식 에칭된다. 그렇게 함으로써, 패시베이션층(108)의 부분들은 제거되고, 그에 따라 P-GaN층의 부분들은 노출된다.
단계 5에서 웨이퍼는 메사 에칭된다. 특히, 웨이퍼는 P-GaN층(106)의 노출된 부분들 및 활성층(104)의 부분들을 완전히 제거하기 위해서 건식 에칭되고, 밑에 있는 N-GaN층(102)을 노출시킨다. 단계 5에서, ZnO층(116)은 에칭 중에 마스크로서 작용한다.
단계 6에서, 제1 포토레지스트층(112)는 웨이퍼 상에 형성된다. 특히, 포토레지스트 물질은 웨이퍼 상에 코팅되고, UV광을 이용하여 패터닝되고, 그리고 이어서 현상된다. 그렇게 함으로써, 제1 포토레지스트층(112)은 ZnO층(116) 및 N-GaN 층(102)의 부분들을 노출시킨다.
단계 7에서, 금속층(120)은 웨이퍼 상에 형성된다. 특히, 금속층(120)은 전자빔 증착 또는 다른 적합한 방법에 의해 증착될 수 있다. 금속층은 제1 포토레지스트층(112)의 상부 표면과 ZnO층(116) 및 N-GaN층(102)의 부분들 상에 직접적으로 배치될 수 있다.
단계 8에서, 제1 포토레지스트층(112) 및 그 상에 배치된 금속층(120)의 부분들은 제거된다. 그 결과, P-패드(122)는 ZnO층(116) 상에 형성되고, N-패드들(124)은 N-GaN층(102) 상에 형성되어, 이에 따라 LED를 완성한다. 다양한 실시예들에 따르면, LED는 Ⅲ-질화물 LED 일 수 있다. 그러나, 본 발명은 이것에 한정되는 것은 아니다.
도 15는 본 발명의 일 실시예에 따른, 개략적인 LED 웨이퍼 단면을 도시한다. 웨이퍼는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나 임의의 적합한 반도체 층이 이용될 수 있고 및/또는 층들의 배열은 변경될 수 있다.
또한, LED는 P-GaN층(106) 상에 배치된 합성물 ZnO층(140)을 포함한다. 합성물층(140)은 P-GaN층(106) 상에 배치된 제1 ZnO층(142), 제1 ZnO층(142) 상에 배치된 제2 ZnO층 (144)을 포함한다. 제1 ZnO층(142)은 상대적으로 낮은 도전성을 가질 수 있고, 제2 ZnO층(144)은 상대적으로 높은 도전성을 가질 수 있다.
설명의 편의를 위해, 합성물 ZnO층(140)은 단지 두 개의 ZnO층들을 포함하는 것으로 도시되어있다. 그러나, 합성물 ZnO층(140)은 복수의 교대로 쌓인 높은 도전성의 ZnO층과 낮은 도전성의 ZnO층을 포함할 수 있다. 제2 ZnO층(144)과 같은, 높은 전기 도전성 층들은 합성물 ZnO층(140)에 낮은 전기적 시트 저항을 부여한다. 제1 ZnO층(142)과 같은, 낮은 전기 도전성 층들은 합성물 ZnO층(140)을 통과하는 전류에 높은 전기 저항을 부여한다. 낮은 시트 저항과 높은 관통 저항의 조합은, Ⅲ-질화물 LED에 적용되었을 때, 합성물 ZnO층에 보다 균일한 전류 분산을 야기한다.
몇몇 실시예들에 따르면, 낮은 전기 도전성 층들은 도핑되지 않은 ZnO 또는 전기적 보상 도펀트로 도핑된 ZnO를 포함할 수 있다. 또한, 낮은 도전성 층들은 ZnO의 반도체 밴드갭을 증가시키기 위하여 도핑되거나 합금화될 수 있다. 도펀트는 Mg일 수 있고, 또는 ZnO은 MgO와 합금화될 수 있다. 높은 전기 도전성 층들은 도펀트가 B, Al, Ga, H, F, Cl 등인 n형 도핑된 ZnO일 수 있다. 하나 또는 그 이상의 높고 낮은 도전성의 ZnO층들은 SILAR 방법에 의해 증착된 시드층 상에 저온 수용액에 의해 증착될 수 있다. 하나 또는 그 이상의 높은 도전성 층들 및/또는 하나 또는 그 이상의 낮은 도전성 층들은 상술하여 설명된 SILAR 방법으로 증착될 수 있다.
도 16은 본 발명의 일 실시예에 따른, LED를 도시한다. LED는 사파이어 기판(100), N 도핑된 질화갈륨(N-GaN)층(102), 활성층(104), 및 P 도핑된 질화갈륨(P-GaN)층(106)을 포함한다. 그러나, 임의의 적합한 반도체 층이 이용될 수 있고 및/또는 층들의 배열은 변경 될 수 있다.
또한 LED는 P-GaN층(106) 상에 배치된 오믹 컨택층(146) 및 오믹 컨택층(146) 상에 배치된 ZnO층(144)을 포함한다. 오믹 컨택층(146)은 P-GaN에 대한 낮은 저항 오믹 컨택을 부여하도록 설계되거나, 또는 이와 달리 Ⅲ-질화물 LED의 상면 종료하는 ZnO층의 조성물을 포함할 수 있다. 오믹 컨택층(146)은, 예를 들어, SILAR 방법에 의해 형성된 도핑된 ZnO를 포함할 수 있다. 오믹 컨택층(146)은 P-GaN에 대한 낮은 저항 오믹 컨택을 부여하도록 설계되거나, 또는 이와 달리 Ⅲ-질화물 LED의 상면 종료하는 ZnO층의 조성물을 또한 포함할 수 있다. 이 층은, 예를 들어, SILAR 방법에 의해 형성된 NiO 또는 Ni(OH)2층을 포함할 수 있다. 오믹 컨택층(146)은 P-GaN층(106)과 ZnO층(142) 사이에 낮은 저항 오믹 컨택을 제공하도록 작용한다.
다양한 수정 및 변형이 본 발명의 사상 또는 범위를 벗어나지 않고 본 발명에서 이루어질 수 있음은 통상의 기술자에게 명백하다. 그러므로, 본 발명은 그들이 첨부된 청구항들 및 그것의 균등물들의 범위 내에 있다면, 본 발명의 수정 및 변형을 망라하도록 의도된다.

Claims (27)

  1. 연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 공정을 이용한 에피택셜 ZnO층을 형성하는 방법으로서,
    GaN을 포함하는 기판 상에 SILAR 공정을 실행하는 것을 포함하고;
    상기 SILAR 공정은,
    기판 상에 위치하는 내부 이온층 및 상기 이온층 상에 위치하는 외부 이온층을 형성하도록 기판에 제1 용액을 도포하되, 상기 내부의 이온층은 Zn 이온들 또는 착화합물들을 포함하고;
    상기 외부 이온층을 제거하는 제1 세정 작업을 기판 상에 수행하고;
    상기 내부 이온층을 산화물층으로 변환시키도록 제2 용액을 세정된 기판 상에 도포하고;
    상기 SILAR 공정을 반복하고; 및
    상기 에피택셜 ZnO층을 형성하도록 상기 기판을 어닐링하는 것을 포함하는 방법.
  2. 청구항 1에 있어서, 상기 SILAR 공정은 상기 제2 용액을 도포한 후 제2 세정 작업을 기판 상에 수행하는 것을 더 포함하는 방법.
  3. 청구항 1에 있어서, 상기 산화물층은 ZnO, ZnOH 또는 이들의 조합을 포함하는 방법.
  4. 청구항 1에 있어서, 상기 산화물층은 ZnO 및 ZnOH를 포함하고; 및
    상기 어닐링은 ZnOH를 ZnO로 변환시키는 방법.
  5. 청구항 1에 있어서, 상기 제1 용액은 Zn 이온, Zn 착화합물들 또는 이들의 조합을 포함하는 수용액인 방법.
  6. 청구항 5에 있어서, 상기 제1 용액은 도펀트, 합금화 에이전트, 아민계 착물 리간드 또는 이들의 조합을 더 포함하는 방법.
  7. 청구항 1에 있어서, 상기 SILAR 공정을 처음으로 수행하기 전에, 상기 기판을 세정하는 것을 더 포함하는 방법.
  8. 청구항 1에 있어서, 상기 SILAR 공정은 1 내지 30 주기 반복되는 방법.
  9. 청구항 1에 있어서, 상기 어닐링은,
    약 25℃/분의 속도로, 실온에서 500℃까지 상기 기판의 온도를 올리고;
    상기 기판을 500℃에서 약 15분간 유지하고; 및
    상기 기판을 냉각하는 것을 포함하는 방법.
  10. 청구항 1에 있어서,
    저온 수용성 증착 방법을 이용하여 상기 에피택셜 ZnO층의 두께를 증가시키고; 및
    상기 두께가 증가된 ZnO층을 포함하는 기판을 어닐링하는 것을 더 포함하는 방법.
  11. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 상기 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 상기 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    상기 제1 GaN층을 노출시키도록 상기 기판을 메사 에칭하고;
    상기 메사 에칭된 기판 상에 패시베이션층을 형성하고;
    상기 패시베이션층 상에 제1 포토레지스트층을 형성하고;
    상기 제2 GaN층을 노출시키도록, 상기 제1 포토레지스트층을 마스크로 이용하여 상기 기판을 에칭하고;
    연속 이온층 흡착 및 반응(SILAR) 공정을 이용하여 노출된 제2 GaN층 상에 ZnO을 형성하고;
    저온 수용액 증착 공정을 이용하여 ZnO층의 두께를 증가시키고; 및
    상기 기판을 어닐링하는 것을 포함하는 방법.
  12. 청구항 11에 있어서,
    상기 어닐링 후에 상기 기판상에 제2 포토레지스트층를 형성하고;
    상기 제1 GaN층과 ZnO층의 부분들을, 노출시키도록, 상기 제2 포토레지스트층을 마스크로 이용하여 상기 기판을 에칭하고;
    상기 제2 포토레지스트층 및 상기 ZnO층과 상기 제1 GaN의 노출된 부분들 상에 금속층을 형성하고;
    상기 ZnO층 및 제1 GaN층 상에 전극 패드들을 형성하도록, 상기 제2 포토레지스트층 및 상기 제2 포토레지스트층 상에 위치하는 금속층의 부분을 제거하는 것을 더 포함하는 방법.
  13. 청구항 12에 있어서,
    상기 전극 패드들을 덮도록, 상기 기판 상에 제3 포토레지스트층을 형성하고; 및
    상기 제3 포토레지스트층을 마스크로 이용하여 상기 ZnO층을 에칭하는 것을 더 포함하는 방법.
  14. 청구항 11에 있어서,
    상기 어닐링 후에 상기 기판 상에 제3 포토레지스트층을 형성하고; 및
    상기 제3 포토레지스트층을 마스크로 이용하여 상기 ZnO층을 에칭하는 것을 더 포함하는 방법.
  15. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 상기 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR)공정을 이용하여 상기 제2 GaN층 상에 ZnO층을 형성하고;
    상기 ZnO층 상에 제1 포토레지스트층을 형성하고,
    상기 제1 포토레지스트층을 마스크로 이용하여 상기 ZnO층을 에칭하고;
    상기 제1 GaN층을 노출시키도록 상기 기판을 메사 에칭하고; 및
    상기 제1 GaN층 및 상기 ZnO층 상에 전극 패드들을 형성하는 것을 포함하는 방법.
  16. 청구항 15에 있어서, 상기 ZnO층을 형성하는 것은, 저온 수용액 증착 공정을 이용하여 ZnO층의 두께를 증가시키는 것을 더 포함하는 방법.
  17. 청구항 15에 있어서, 상기 전극 패드들을 형성하는 것은;
    상기 기판 상에 상기 ZnO층 및 상기 제1 GaN층의 부분들을 노출시키는 제2 포토레지스트층을 형성하고;
    상기 제2 포토레지스트층, 상기 ZnO층의 노출된 부분, 및 상기 제1 GaN층의 노출된 부분 상에 금속층을 형성하고;
    상기 제2 포토레지스트층 및 상기 제2 포토레지스트층 상에 위치하는 상기 금속층의 부분들을 제거하는 것을 포함하는 방법.
  18. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 상기 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN 층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR)공정을 이용하여 상기 제2 GaN층 상에 ZnO층을 형성하고;
    상기 기판 상에 상기 ZnO층의 일부를 노출시키는 패시베이션층을 형성하고;
    저온 수용액 ZnO 증착 방법을 이용하여 상기 ZnO층의 노출된 부분의 두께를 증가시키고;
    상기 기판 상에 상기 패시베이션층의 일부를 노출시키는 제1 포토레지스트층을 형성하고;
    상기 패시베이션층의 노출된 부분을 제거하도록, 상기 제1 포토레지스트층을 마스크로 이용하여 상기 기판을 에칭하고;
    상기 제1 GaN층의 일부를 노출시키도록 상기 기판을 메사 에칭하고;
    상기 ZnO층과 상기 제1 GaN층을 노출시키는 제2 포토레지스트층을 상기 기판 상에 형성하고; 및
    상기 ZnO층 및 상기 제1 GaN층 상에 전극 패드들을 형성하는 것을 포함하는 방법.
  19. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 상기 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN 층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR)공정을 이용하여 상기 제2 GaN층 상에 ZnO층을 형성하고;
    상기 ZnO층 상에 상기 ZnO층의 일부를 노출시키는 제1 포토레지스트층을 형성하고;
    저온 수용액 ZnO 증착 방법을 이용하여 상기 ZnO층의 노출된 부분의 두께를 증가시키고;
    상기 기판 상에 상기 ZnO층의 두꺼운 부분을 덮는 제2 포토레지스트층을 형성하고;
    상기 제1 GaN층을 노출시키도록, 상기 제2 포토레시스트층을 마스크로 이용하여 상기 기판을 에칭하고; 및
    상기 ZnO층과 상기 제1 GaN층의 노출된 부분 상에 전극 패드들을 형성하는 것을 포함하는 방법.
  20. 청구항 19에 있어서, 상기 전극 패드들을 형성하는 것은,
    상기 기판 상에 상기 제1 GaN층과 상기 ZnO층의 부분들을 노출시키는 제3 포토레지스트층을 형성하고;
    상기 제3 포토레지스트층, 상기 ZnO층의 노출된 부분 및 상기 제1 GaN층의 노출된 부분 상에 금속층을 형성하고; 및
    상기 제3 포토레지스트층과 상기 제2 포토레지스트층 상에 위치하는 금속층의 부분을 제거하는 것을 포함하는 방법.
  21. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN 층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    상기 제2 GaN층 상에 제1 포토레지스트층을 형성하고;
    상기 제1 GaN층을 노출시키도록 제1 포토레시스트층을 마스크로 이용하여 상기 기판을 메사 에칭하고;
    상기 기판 상에 상기 제2 GaN층을 노출시키는 제2 포토레지스트층을 형성하고;
    상기 제2 포토레지스트층을 마스크로 이용하는 연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 공정을 이용하여 상기 제2 GaN층 상에 ZnO층을 형성하고;
    상기 제1 GaN층 상에 전극 패드를 형성하고;
    상기 기판 상에 상기 ZnO층을 노출시키는 제3 포토레지스트 층을 형성하고;
    저온 수용액 ZnO 증착 방법을 이용하여 상기 ZnO층의 두께를 증가시키고; 및
    상기 ZnO층 상에 전극 패드를 형성하는 것을 포함하는 방법.
  22. Ⅲ-질화물계 LED를 형성하는 방법에 있어서,
    기판 상에 제1 GaN층, 상기 제1 GaN층 상에 활성층, 상기 활성층 상에 제2 GaN층을 형성하되, 제1 및 제2 GaN 층은 다른 종류의 P형 도펀트와 N형 도펀트를 갖고;
    상기 기판 상에 상기 제2 GaN층의 일부를 노출시키는 패시베이션층을 형성하고;
    연속 이온층 흡착 및 반응(Successive Ionic Layer Adsorption and Reaction; SILAR) 공정을 이용하여 상기 제2 GaN층의 노출된 부분 상에 ZnO층을 형성시키고;
    상기 제2 GaN층의 부분을 노출시키도록 상기 패시베이션층을 에칭하고;
    상기 제1 GaN층의 부분들을 노출시키기 위해 상기 기판을 메사 에칭하고;
    상기 기판 상에 상기 제1 GaN층 및 상기 ZnO층의 부분들을 노출시키는 제1 포토레지스트층을 형성하고; 및
    상기 제1 GaN층 및 상기 ZnO층의 노출된 부분들에 전극 패드들을 형성하는 것을 포함하는 방법.
  23. 청구항 22에 있어서, 상기 ZnO층을 형성하는 것은, 상기 ZnO층의 두께를 증가시키도록 저온 수용성 ZnO 증착 공정을 이용하는 것을 더 포함하는 방법.
  24. 기판;
    상기 기판 상에 배치된 제1 GaN층;
    상기 제1 GaN층 상에 배치된 활성층;
    상기 활성층 상에 배치된 제2 GaN층; 및
    상기 제2 GaN층 상에 배치된 ZnO 합성물층을 포함하고
    상기 합성물층은,
    상기 제2 GaN층 상에 배치되고, 제1 도전성을 갖는 제1 ZnO층; 및
    상기 제1 ZnO층 상에 배치되고, 상기 제1 도전성보다 큰 제2 도전성을 갖는 제2 ZnO을 포함하는 Ⅲ-질화물 LED.
  25. 청구항 24에 있어서,
    상기 합성물층은 복수개의 상기 제1 ZnO층과 복수개의 상기 제2 ZnO층을 포함하고, 상기 제1 및 제2 ZnO층은 교대로 적층된 Ⅲ-질화물 LED.
  26. 청구항 24에 있어서,
    상기 제1 ZnO층은 상기 제1 ZnO층의 밴드갭을 증가시키는 도펀트 또는 금속산화물을 포함하고; 및
    상기 제2 ZnO층은 N형 도펀트를 포함하는 Ⅲ-질화물 LED.
  27. 청구항 24에 있어서,
    상기 제1 ZnO층은 Mg로 도핑되어 있거나, MgO/ZnO 합금을 포함하고; 및
    상기 제2 ZnO층은 N형 도펀트로 도핑된 Ⅲ-질화물 LED.


KR1020157020455A 2012-12-26 2013-12-11 Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드 KR102116831B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/727,083 2012-12-26
US13/727,083 US8796693B2 (en) 2012-12-26 2012-12-26 Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
PCT/KR2013/011493 WO2014104621A1 (en) 2012-12-26 2013-12-11 Process for depositing epitaxial zno on iii-nitride-based light emitting diode and light emitting diode including epitaxial zno

Publications (2)

Publication Number Publication Date
KR20150103164A true KR20150103164A (ko) 2015-09-09
KR102116831B1 KR102116831B1 (ko) 2020-06-09

Family

ID=50973642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020455A KR102116831B1 (ko) 2012-12-26 2013-12-11 Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드

Country Status (4)

Country Link
US (2) US8796693B2 (ko)
KR (1) KR102116831B1 (ko)
CN (1) CN105190914B (ko)
WO (1) WO2014104621A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057997A1 (en) * 2015-10-02 2017-04-06 Seoul Viosys Co., Ltd. Light emitting diode devices with zinc oxide layer

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025455A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
KR102364807B1 (ko) * 2015-09-03 2022-02-21 서울바이오시스 주식회사 발광 소자 제조 방법
KR102384658B1 (ko) * 2015-09-04 2022-04-21 서울바이오시스 주식회사 ZnO 투명 전극을 포함하는 발광 소자
CN108352428B (zh) 2015-09-03 2020-07-14 首尔伟傲世有限公司 具有ZnO透明电极的发光元件及其制造方法
KR102331330B1 (ko) * 2015-09-22 2021-11-26 서울바이오시스 주식회사 ZnO 투명 전극층을 갖는 발광 소자
US10727374B2 (en) 2015-09-04 2020-07-28 Seoul Semiconductor Co., Ltd. Transparent conductive structure and formation thereof
CN108028297A (zh) * 2015-09-15 2018-05-11 加利福尼亚大学董事会 氧化锌在氮化镓上的多步沉积
US10981801B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Fluid handling system for synthesis of zinc oxide
US10407315B2 (en) 2016-04-14 2019-09-10 Seoul Semiconductor Co., Ltd. Method and/or system for synthesis of zinc oxide (ZnO)
US10981800B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Chamber enclosure and/or wafer holder for synthesis of zinc oxide
CN107507894B (zh) * 2017-07-25 2019-11-01 厦门三安光电有限公司 一种发光二极管芯片结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080089234A (ko) * 2007-03-30 2008-10-06 에피스타 코포레이션 적층 구조의 투명 전극을 갖는 반도체 발광 장치
KR20120091274A (ko) * 2009-11-03 2012-08-17 더 리전트 오브 더 유니버시티 오브 캘리포니아 저온 수용액 내에서 성장한 다중 표면들 상의 산화 아연 층들에 의해 커버되는 고휘도 발광 다이오드

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
KR100720101B1 (ko) * 2005-08-09 2007-05-18 삼성전자주식회사 나노구조의 다기능성 오믹층을 사용한 탑에미트형 질화물계발광소자 및 그 제조방법
EP1949463A4 (en) * 2005-11-04 2010-12-29 Univ California HIGH-PERFORMANCE LIGHT EMITTING DIODE (LED)
CN100424233C (zh) * 2006-08-15 2008-10-08 华中科技大学 一种多晶氧化锌薄膜材料的制备方法
JP5187634B2 (ja) * 2006-10-25 2013-04-24 スタンレー電気株式会社 ＺｎＯ単結晶層及び半導体発光素子とその製造方法
WO2008073469A1 (en) * 2006-12-11 2008-06-19 Lumenz, Llc Zinc oxide multi-junction photovoltaic cells and optoelectronic devices
US20100313953A1 (en) * 2009-06-15 2010-12-16 Honeywell International Inc. Nano-structured solar cell
WO2009146461A1 (en) * 2008-05-30 2009-12-03 The Regents Of The University Of California (al,ga,in)n diode laser fabricated at reduced temperature
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
US8668774B2 (en) 2009-04-15 2014-03-11 The Regents Of The University Of California Low temperature continuous circulation reactor for the aqueous synthesis of ZnO films, nanostructures, and bulk single crystals
KR101834978B1 (ko) * 2009-04-15 2018-03-06 더 리전츠 오브 더 유니버시티 오브 캘리포니아 산화아연 필름, 나노구조체, 및 벌크 단결정의 수계 합성용 저온 연속식 순환 반응기
US8513688B2 (en) * 2009-12-02 2013-08-20 Walsin Lihwa Corporation Method for enhancing electrical injection efficiency and light extraction efficiency of light-emitting devices
CN103119674A (zh) * 2010-06-29 2013-05-22 曳达研究和发展有限公司 光伏电池及其制造方法
CN102251277B (zh) * 2010-08-02 2014-06-25 中山大学佛山研究院 一种氧化锌透明导电薄膜及其制造方法
KR20120086013A (ko) * 2011-01-25 2012-08-02 일진머티리얼즈 주식회사 반도체 발광소자 및 이의 제조방법
KR101104645B1 (ko) * 2011-03-25 2012-01-16 (주)세미머티리얼즈 발광 소자 및 그의 제조 방법
US9412905B2 (en) * 2011-04-01 2016-08-09 Najing Technology Corporation Limited White light emitting device
KR20120130840A (ko) * 2011-05-24 2012-12-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080089234A (ko) * 2007-03-30 2008-10-06 에피스타 코포레이션 적층 구조의 투명 전극을 갖는 반도체 발광 장치
KR20120091274A (ko) * 2009-11-03 2012-08-17 더 리전트 오브 더 유니버시티 오브 캘리포니아 저온 수용액 내에서 성장한 다중 표면들 상의 산화 아연 층들에 의해 커버되는 고휘도 발광 다이오드

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Int.J.Chem.Sci:9(4),2011,1735-1745, *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017057997A1 (en) * 2015-10-02 2017-04-06 Seoul Viosys Co., Ltd. Light emitting diode devices with zinc oxide layer

Also Published As

Publication number Publication date
US8957427B2 (en) 2015-02-17
US20140306236A1 (en) 2014-10-16
KR102116831B1 (ko) 2020-06-09
WO2014104621A1 (en) 2014-07-03
CN105190914A (zh) 2015-12-23
CN105190914B (zh) 2018-01-26
US20140175452A1 (en) 2014-06-26
US8796693B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
KR102116831B1 (ko) Ⅲ질화물계 발광 다이오드 상에 에피택셜 zno를 증착시키는 공정 및 에피택셜 zno를 포함하는 발광 다이오드
US8637334B2 (en) High brightness light emitting diode covered by zinc oxide layers on multiple surfaces grown in low temperature aqueous solution
CN102403417B (zh) Ⅲ族氮化物纳米棒发光装置及其制造方法
KR101180176B1 (ko) 화합물 반도체 장치 및 그 제조 방법
EP2226855B1 (en) Light emitting device
WO2014047113A1 (en) Nanopyramid sized opto-electronic structure and method for manufacturing of same
TW201013987A (en) Group III nitride semiconductor light emitting device, process for producing the same, and lamp
KR20120028104A (ko) Ⅲ족 질화물 나노로드 발광소자 및 그 제조 방법
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
WO2016125833A1 (ja) 発光素子、及び発光素子の製造方法
US20060234411A1 (en) Method of manufacturing nitride semiconductor light emitting diode
KR101548420B1 (ko) 금속입자층 형성 방법 및 이를 이용하여 제조된 발광소자
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
US10873004B2 (en) Light emitting device for light amplification using graphene quantum dot and method for producing the device
KR100621918B1 (ko) 투명 전도성 나노막대를 전극으로 포함하는 발광소자
Jiang et al. GaN LEDs on Si Substrate
Cho et al. An improved non-alloyed ohmic contact Cr/Ni/Au to n-type GaN with surface treatment
KR101202731B1 (ko) 수직형 발광 다이오드의 제조 방법
Shei Multiple nanostructures on full surface of GZO/GaN-based LED to enhance light-extraction efficiency using a solution-based method
TW201513397A (zh) 發光二極體之製造方法
TW201349564A (zh) 發光元件的形成方法
KR102128835B1 (ko) 그래핀 양자점 광증폭 발광소자를 포함하는 자동차 전장 부품
TWI411135B (zh) 發光裝置及增益發光裝置的電注入效率和出光效率的方法
KR101450268B1 (ko) 반도체 소자의 제조 방법 및 이를 이용하여 제조된 반도체 소자
US20140045288A1 (en) Method of manufacturing semiconductor light emitting device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant