CN105190914A - 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管 - Google Patents

用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管 Download PDF

Info

Publication number
CN105190914A
CN105190914A CN201380073825.XA CN201380073825A CN105190914A CN 105190914 A CN105190914 A CN 105190914A CN 201380073825 A CN201380073825 A CN 201380073825A CN 105190914 A CN105190914 A CN 105190914A
Authority
CN
China
Prior art keywords
layer
zno
substrate
gan
gan layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380073825.XA
Other languages
English (en)
Other versions
CN105190914B (zh
Inventor
雅各布·J·理查德森
丹尼尔·埃斯特拉达
埃文·C·奥哈拉
石浩然
申赞燮
尹余镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Semiconductor Co Ltd
Original Assignee
Seoul Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seoul Semiconductor Co Ltd filed Critical Seoul Semiconductor Co Ltd
Publication of CN105190914A publication Critical patent/CN105190914A/zh
Application granted granted Critical
Publication of CN105190914B publication Critical patent/CN105190914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

提供了一种在衬底上形成ZnO层的方法，以及通过该方法形成的包括ZnO层的LED。该ZnO层通过利用连续离子层吸附与反应(SILAR)工艺来形成。该SILAR工艺包括：向包含GaN的衬底施加第一溶液，以在衬底上形成内部离子层及在内部离子层上形成外部离子层；在衬底上进行第一清洗操作以去除外部离子层；以及向经清洗的衬底施加第二溶液以将内部离子层转化为ZnO氧化层。

Description

用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管
技术领域
本发明的方面涉及用于在Ⅲ族氮化物基发光二极管(LED)上沉积外延ZnO的连续离子层吸附与反应(SILAR)工艺，以及包括该外延ZnO层的LED。
背景技术
Ⅲ族氮化物基LED通常利用台面几何结构来制造。在台面几何结构中，LED的正极和负极电触点形成于半导体晶片的顶侧上，其中所述晶片包括位于衬底上的p型Ⅲ族氮化物层、有源层和n型Ⅲ族氮化物层。P型Ⅲ族氮化物层的薄层电阻通常比n型Ⅲ族氮化物层大很多。这造成公知的p触点电流拥塞现象。p触点电流拥塞发生的原因在于，电阻最小的电流流动路径导致在通往p型Ⅲ族氮化物层的外部电触点附近进入LED有源层的电注入更高。
由此导致p触点附近的局部电流密度及光生成更高，致使整体设备效率下降。这个问题的一种典型解决方案是利用电流扩散层来通过降低设备p侧上的薄层电阻使所注入的电流的分布更为均匀。由于所生成的光必须穿过电流扩散层才能离开设备，因此电流扩散层通常包括由非常薄的半透明金属或者透明导电氧化物(TCO)形成的层。铟锡氧化物(ITO)由于具有透明性和导电性的良好组合，因此已经成为用于Ⅲ族氮化物LED中电流扩散层的工业标准材料。然而，ITO具有高的原材料成本，这使得它一般不受欢迎。此外，质量最好的ITO薄膜通常是利用磁控管溅射进行沉积的，这要求特别的预防措施以防止在沉积过程中对Ⅲ族氮化物LED造成等离子体伤害。
在某些应用中，基于氧化锌的TCO薄膜被用作ITO的替换材料。将氧化锌沉积于Ⅲ族氮化物LED上的方法可以与通常用于ITO薄膜的方法(包括溅射)相同，但是也可以利用低温水溶液沉积法来进行沉积。不同于ITO，ZnO还具有与GaN及其他具有类似晶格参数的纤锌矿型结构的Ⅲ族氮化物半导体良好的晶格匹配。这种良好的晶格匹配允许在Ⅲ族氮化物LED表面上形成外延ZnO层，即使是在通过低温水溶液沉积法形成ZnO的时候。相比于多晶层，外延层能够拥有更高的光学透明度和电荷载体移动性，这产生增强的电流扩散层性能。相比于ITO的溅射沉积，ZnO的低温水溶液沉积提供材料、主要设备及能耗方面的优势。这使得基于ZnO的TCO层的低温水溶液沉积法在形成高性能、低成本的Ⅲ族氮化物LED电流扩散层方面具有吸引力。
水溶液法以前被用于合成各类ZnO薄膜和微米/纳米结构。在大多数场合中，沉积均匀的具有纳米/微米结构的薄膜或阵列要求使用成核或种子层。成核/种子层的目的是为了在低温溶液生长过程中为ZnO的生长提供均匀的位置分布。图1A和1B示出了在未使用成核/种子层的情况下，通过低温水溶液沉积法沉积于c平面GaN表面上的ZnO的扫描电子显微镜图像。如图1A和1B中所示，在没有种子层的情况下，用于溶液沉积/生长的条件导致成核位置不均匀和/或密度低，这发展成低密度且在空间上分离的大结构或者岛屿，而非希望的均匀阵列或薄膜。
之前已经开发了数种不同的方法用于形成成核/种子层，其包括涂覆以ZnO纳米颗粒悬浮液、涂覆以前驱物薄膜(其通过加热分解并结晶到ZnO中)、薄ZnO层的气相沉积、以及通过使ZnO从溶液中快速沉淀而进行的水溶液沉积。这些技术均存在有关利用低温水溶液沉积生成外延薄膜的严重缺陷。
对从悬浮液中沉积的纳米颗粒种子的使用与外延生长并不兼容，因为它建立了由具有随机取向的颗粒构成的种子层。对于前驱物薄膜法而言也是这样，除非采用非常高的温度以外延地使原始多晶ZnO种子层再结晶。气相沉积能够产生外延种子层，但是使用这种方法产生种子层否定了将低温水溶液沉积用于后续大块薄膜生长时的成本优势中的许多。通过从水溶液中沉淀建立种子层的方法已经被展示用于建立外延ZnO，但是这种方法不能提供高的成核密度和均匀性。
图2示出了通过沉淀法生产的种子层的扫描电子显微镜图像。所生成的ZnO看得出是不均匀的，且GaN表面的很大一部分未被覆盖。此外，沉淀过程中同步形成的ZnO颗粒会以随机的取向沉淀在种子层表面上，并对后续的外延生长形成干扰。溶解于溶液中的锌中的绝大部分在粉末颗粒而非种子层的形成中被消耗，使得种子层沉积的析出法在前驱物化学使用方面非常低效。
连续离子层吸附与反应(SILAR)法可以被视为与原子层沉积(ALD)类似的水溶液相。SILAR法通过重复循环两个自约束反应来进行，其中每一个分别添加阳离子或阴离子原子，从而缓慢地建立二元化合物薄膜。ALD使用从气相中吸收的前驱物分子。SILAR使用溶解于水溶液中的离子的吸附。
在氧化物的SILAR中，水本身可以通过与阳离子物质的水解和冷凝反应成为氧气源。通过控制pH或者简单利用热水能够促进水解。可以利用锌氨络物离子的溶液来供应Zn和热水以执行水解，从而沉积ZnO薄膜。
然而，常规的现有技术水平尚不能提供一种利用SILAR来形成形成于LED上的ZnO薄膜的方法。因此，本发明涉及提供一种利用SILAR在LED上生产ZnO薄膜的方法。另外，本发明还涉及提供包括这种ZnO薄膜的LED，其特性相比于包括常规生成的ZnO层的LED有所改善。
发明内容
技术问题
本发明的目标是提供一种形成包括利用SILAR法形成的ZnO层的LED的方法，以及包括这种ZnO层的LED。
技术问题的解决方案
根据本发明的各种实施例，提供了一种形成包括利用SILAR法形成的ZnO层的LED的方法，以及包括这种ZnO层的LED。
本发明的附加特征将在下面的描述中给出，且部分将从说明书中变得显而易见，或者可以由本领域技术人员所认识到。
本发明的示例性实施例提供了一种利用连续离子层吸附与反应(SILAR)工艺形成外延ZnO层的方法，该方法包括：在包括GaN的衬底上实施SILAR工艺，重复SILAR工艺；以及在衬底上进行第一退火以形成外延ZnO层。该SILAR工艺包括：向衬底施加第一溶液以形成位于衬底上且包含Zn离子或合成物的内部离子层，以及位于内部离子层上的外部离子层；在衬底上进行第一冲洗操作以去除外部离子层和多余的第一溶液；以及向经冲洗的衬底施加第二溶液以将内部离子层转变成氧化层。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；台面蚀刻衬底以暴露第一GaN层；在经台面蚀刻的衬底上形成钝化层；在钝化层上形成第一光刻胶层；利用第一光刻胶层作为掩膜来蚀刻衬底以暴露第二GaN层；利用连续离子层吸附与反应(SILAR)工艺在暴露的第二GaN层上形成ZnO层；利用水溶液沉积工艺增加ZnO层的厚度；以及对衬底进行退火。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；在ZnO层上形成第一光刻胶层，利用第一光刻胶层作为掩膜来蚀刻ZnO层；台面蚀刻衬底以暴露第一GaN层；以及在ZnO层和第一GaN层上形成电极垫(electrodepad)。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；在衬底上形成钝化层且暴露ZnO层的一部分；利用低温水溶液ZnO沉积法增加ZnO层的暴露部分的厚度；在衬底上形成第一光刻胶层且暴露钝化层的一部分；利用第一光刻胶层作为掩膜蚀刻衬底以去除钝化层的暴露部分；台面蚀刻衬底以暴露第一GaN层的一部分；以及在ZnO层和第一GaN层上形成电极垫。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；在ZnO层上形成第一光刻胶层且暴露ZnO层的一部分；利用低温水溶液ZnO沉积法增加ZnO层的暴露部分的厚度；在衬底上形成第二光刻胶层且覆盖ZnO层的较厚部分；利用第二光刻胶层作为掩膜蚀刻衬底，以暴露第一GaN层的一部分；以及在ZnO层和第一GaN层上形成电极垫。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；在第二GaN层上形成第一光刻胶层；利用第一光刻胶层作为掩膜对衬底进行台面蚀刻以暴露第一GaN层；在衬底上形成第二光刻胶层且暴露第二GaN层；利用以第二光刻胶层作为掩膜的连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；在第一GaN层上形成电极垫；在衬底上形成第三光刻胶层且暴露ZnO层；利用低温水溶液ZnO沉积法增加ZnO层的厚度；以及在ZnO层上形成电极垫。
本发明的示例性实施例提供了一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；在衬底上形成钝化层且暴露第二GaN层的一部分；利用连续离子层吸附与反应(SILAR)工艺在第二GaN层的暴露部分上形成ZnO层；蚀刻钝化层以暴露第二GaN层的一部分；对衬底进行台面蚀刻以使第一光刻胶层的部分暴露；在衬底上形成第一光刻胶层且使第一GaN层和ZnO层的部分暴露；以及在第一GaN层和ZnO层的暴露部分上形成电极。
本发明的示例性实施例提供了一种基于Ⅲ族氮化物的LED，其包括：衬底；位于衬底上的第一GaN层；位于第一GaN层上的有源层；位于有源层上的第二GaN层；以及位于第二GaN层上的ZnO复合层，该复合层包括：位于第二GaN层上且具有第一导电率的第一ZnO层；以及位于第一ZnO层上且具有比第一导电率高的第二导电率的第二ZnO层。
应理解，上述概述及下面的具体描述均为示例性和解释性的，其旨在提供所要求的本发明的进一步解释。
附图说明
被包括以提供本发明的进一步理解且结合在该说明书中并成为其一部分的这些附图示出了本发明的实施例，且与这些描述一同用于解释本发明的原理。
图1A和1B示出了利用相关现有技术的沉积法沉积于衬底上的ZnO；
图2示出了利用相关现有技术的沉积法形成于衬底上的ZnO种子层；
图3是示出根据本发明示例性实施例的、在半导体晶片上形成ZnO层的方法的方框图；
图4和5是根据本发明各种实施例的ZnO种子层的电子显微图像；
图6是示出根据本发明示例性实施例的、利用SILAR沉积的ZnO种子层通过低温水溶液沉积法产生的厚ZnO薄膜的横截面的电子显微图像；
图7示出了根据本发明示例性实施例的、形成包括利用模板形成的ZnO层的LED的方法；
图8是示出利用图7的方法形成的ZnO层的电子显微图像；
图9A和9B示出了根据本发明示例性实施例的、可包含在图7的方法中的附加步骤；
图10示出了根据本发明示例性实施例的、形成包括不利用模板形成的ZnO层的LED的方法；
图11A和11B示出了根据本发明示例性实施例的、形成包括ZnO层的LED的方法；
图12A和12B示出了根据本发明示例性实施例的、形成包括ZnO层的LED的方法；
图13示出了根据本发明示例性实施例的、形成包括ZnO层的LED的方法；
图14示出了根据本发明示例性实施例的、形成包括ZnO层的LED的方法；
图15示出了根据本发明示例性实施例的、包括复合ZnO层的LED；
图16示出了根据本发明示例性实施例的、包括由SILAR法生成且具有除ZnO以外的合成物的欧姆接触层及ZnO层的LED。
具体实施方式
下面参照附图更完整地描述本发明，附图中示出了本发明的实施例。然而，本发明可以以多种不同的形式实现，且不应被解释成限于此处提出的实施例。相反地，提供这些实施例是为了使本说明书更加全面，且将向本领域技术人员完整地表达本发明的精神。在附图中，层和区域的尺寸及相对尺寸可以出于清晰的目的进行夸大。出于清晰的目的，类似的数字指示类似部件。
本发明的示例性实施例可以通过向LED表面添加ZnO层改善Ⅲ族氮化物LED的性能。这些层可以改善设备的光提取、散热及电流分布(电流扩散)。合成期间或随后对ZnO层的结构化、图形化或粗糙化可以进一步改善利用这些薄膜可能获得的光提取和散热方面的提高。由于对生长能量的关注，高效的LED发光技术具有当前和扩展的重要性。然而，LED发光的成本仍然很高，并且成为该项技术在更大范围内实施的主要障碍。本发明期望能够提高Ⅲ族氮化物发光二极管的功率输出、光提取效率及亮度，同时基本不增大设备成本。这可以通过匹配或超越当前其他扩散层(例如ITO或Ni/Au层)的性能、但又利用便宜的原材料(即ZnO)和低成本的沉积方法(即低温水溶液沉积法)来完成，借助本发明来实现。
出于多种原因，ZnO在用作基于Ⅲ族氮化物的发光二极管中的电流扩散层方面是一种有吸引力的材料。这两种材料在结构上及热性能方面是兼容的，这允许在Ⅲ族-N表面上进行ZnO薄膜的外延生长。氧化锌容易被生产成具有高的n型导电率，其使得ZnO薄膜能够使电流遍布发光二极管的表面。ZnO对于整个可见光谱还具有高的透明性，这防止对发光二极管产生的光的吸收。另外，ZnO在各种不对Ⅲ-N材料造成损伤的酸中选择性地蚀刻，从而允许容易的ZnO薄膜图形化及ZnO表面粗糙化，以便提高光的提取。
在此，Ⅲ族氮化物可以指的是Ⅲ族氮化物、Ⅲ-N氮化物、或者例如(Al,Ga,In)N、AlInGaN或者Al(1-x-y)InyGaxN，其中0<x<1和0<y<1。这些术语应被广义解释成包括单种核素(Al，Ga和In)的相应氮化物，以及这种Ⅲ族金属核素的二元、三元和四元化合物。因此，这些术语包含化合物AN、GaN和InN，以及三元化合物AlGaN、GaInN和AlInN，和四元化合物AlGaInN，如同这种命名法中所包含的核素。当存在(Ga,Al,In)组分种类中的两种或更多时，所有可能的化合物，包括化学计算比例及“不按化学计算”的比例(关于该化合物中存在的(Ga,Al,In)组分种类中的每一个的相对摩尔分数)，均可以用于本发明的广大范围内。
因此，可以理解，下面主要针对GaN材料对本发明进行的讨论适用于各种其他(Ga,Al,In)N材料种类的形成。另外，本发明范围内的(Ga,Al,In)N材料可以进一步包括较小量的掺杂物和/或其他杂质或者杂质材料。硼也可以包括在Ⅲ族氮化物合金中。
类似地，术语氧化锌或者ZnO期望被广义解释成包括任何这样的材料，其组分Zn和O构成化合物的主体，且该材料保留ZnO的六角形纤锌矿型晶体结构。这包含掺杂铝的氧化锌(AZO)、掺杂镓的氧化锌(GZO)及掺杂铟的氧化锌(IZO)。这还包括具有少量其他掺杂物和/或其他杂质或杂质材料的材料，以及由于存在空位和隙间型材料缺陷而不按化学计算的材料。
本发明的示例性实施例提供了一种形成包括利用连续离子层吸附与反应(SILAR)法形成的ZnO层的LED的方法。具体地，SILAR法可以被用于产生薄的薄膜，其可以被用作后续ZnO大块沉积的种子层(成核层)。然而，根据各种实施例，SILAR法也可以在不进行大块沉积的情况下用于形成ZnO层。相比于用于产生成核或种子层的常规方法，本发明的SILAR法具有多种优势。用于SILAR的水溶液的化学性质与通过低温水溶液沉积法沉积大块ZnO薄膜所使用的水溶液的化学性质的相似性使得它们的共同使用变得简单，且确保工艺的兼容性。当被用来沉积用于ZnO的低温水溶液沉积的种子层时，该SILAR工艺所能提供的成本、安全、环境及可测量性方面的优势与基于低温、环境压力和水溶液的工艺所固有的优势相同。
相比于用于生产成核/种子层的基于水溶液的常规方法，此处描述的SILAR法在Ⅲ-NLED表面上生成更均匀且密度更高的外延种子核。这可以在后续ZnO沉积过程中形成光滑均匀薄膜的更快速的聚结，且该薄膜会与Ⅲ-N表面形成更强、更均匀的接口。这种SILAR工艺还允许对沉积溶液的更高效利用，因为它们实际上不会被沉积过程改变，且可重复用于多个沉积过程。通过产生更少损耗，该SILAR法提供了更多的成本优势。
图3为方框图，其示出了根据本发明示例性实施例的、利用连续离子层吸附与反应(SILAR)法形成ZnO种子层的方法。参见图3，在步骤S100中，形成Ⅲ族氮化物LED，然后通过冲洗或者设计成去除任何表面污染的其他表面制备方法制备其表面，以形成期望的表面终端，或者以其他方式产生有益于薄膜沉积的表面。
在步骤S200中，Ⅲ族氮化物LED的表面暴露于溶液1中以促进在Ⅲ族氮化物LED表面上形成离子内部和外部层。内部离子层可包括可吸附到Ⅲ族氮化物LED表面上的Zn离子或者化合物。外部离子层可包括反离子或其电荷符号与Zn离子或化合物相反的离子化合物。
溶液1通常包括锌离子或者化合物，其溶解于诸如水的溶剂中。溶液1还可以包括掺杂物或者合金添加剂，诸如B、Al、Ga、In、Si、Ge、Sn、Mg、Cd、Li、Na、K、Be、Mg、Ca、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Y、Zr、Nb、Mo和Ag的离子或化合物。可以添加其他分子或离子以充当用于Zn和/或用于掺杂或合金添加剂的配合配位体。借助这种配位体的化合物的形成可以被用于控制Zn或者掺杂或合金添加剂的可溶性和/或水解性能。所使用的配合配位体可以是氨或其他氨络物。溶液1的合适pH、Zn浓度、配合配位体类型、配合配位体浓度、离子强度等、以及暴露持续时间和条件可以进行控制以生成期望的薄膜沉积性质。
在步骤S300中，对Ⅲ族氮化物LED表面进行冲洗。这种冲洗可以包括在冲洗掉多余溶液1和第二(外部)离子层的全部或部分，但是保留包含吸附的Zn离子或化合物的内部层的全部或部分的条件下，向Ⅲ族氮化物LED施加去离子水或者其他冲洗溶液。冲洗的持续时间、体积和流量受到控制以产生期望的薄膜沉积性质。根据一些实施例，可以省略步骤S300，其不会阻止ZnO种子层(薄膜)的沉积。然而，省略步骤S300会降低种子层的质量。
在步骤S400中，Ⅲ族氮化物LED的表面被暴露给溶液2，以引起吸附于Ⅲ族氮化物LED上的Zn离子或化合物的水解。这种水解反应将所吸附的Zn离子或化合物转变成吸附于Ⅲ族氮化物LED表面上的氧化层。该氧化层可以包括氧化锌、氢氧化锌或者这两种物质的结合或中间体。如果其他离子或化合物被添加到溶液1中以用于掺杂或合金，这些离子或化合物也会被水解或者结合到形成于表面上的材料中。溶液2的合适组分、pH、温度等及暴露的持续时间和特性可以通过实验确定以提供期望的薄膜沉积性质。
在步骤S500中，对Ⅲ族氮化物LED进行冲洗以冲洗掉多余的溶液2和/或冷却其表面。这种冲洗可以包括向Ⅲ族氮化物LED施加去离子水或者其他冲洗溶液。用于冲洗的持续时间、体积和流量可以通过实验确定以提供期望的薄膜沉积性质。
根据一些实施例，可以省略步骤S500。省略步骤S500不会妨碍ZnO薄膜的沉积，但是会降低薄膜的质量。
在步骤S600中，步骤S200至S500重复进行一个或多个循环以沉积额外的材料。当在步骤S500完成之后重复步骤S200时，Zn离子或化合物被吸附到在步骤S400之后形成的氧化锌/氢氧化锌表面上。借助各个额外的循环，新的Zn离子或化合物层被水解成氧化锌/氢氧化锌，从而增大氧化层的厚度。聚结度和晶体质量也可以提高。
在步骤S700中，对Ⅲ族氮化物LED进行退火。这种退火可以去除或者完全转化残留的氢氧化锌，压实和/或改善薄膜的晶体质量，和/或改善Ⅲ族氮化物表面与ZnO薄膜之间接口的机械和电学性质。用于退火的温度、持续时间、加热/冷却速度、及环境条件可以受到控制以提供期望的薄膜性质。
根据一些实施例，可以省略步骤S700。然而，如果省略步骤S700，则上述好处不会实现。通过步骤S100至S700形成的ZnO薄膜可以关于Ⅲ族氮化物LED表面的晶体结构具有外延结构。
在下文中，将通过下面的实验性示例1详细描述根据本发明示例性实施例的SILAR沉积。
实验性示例1
包括设置于蓝宝石衬底上的Ⅲ族氮化物LED的半导体晶片通过下列处理被制备用于SILAR沉积，所述处理为：在丙酮中进行超声波处理，接着在异丙醇中进行超声波处理，然后用去离子水彻底冲洗，接着在浓缩(35-38wt％)盐酸溶液中浸没60秒，然后在搅拌的90-100℃的去离子水(DI)中浸没10秒钟，接着在流动且搅拌的室温的去离子水中现出30秒。
所制备的晶片在搅动的室温的溶液1中浸没10秒钟。溶液1包括具有0.05mol/LZn(NO3)2、0.25mol/LNH4NO3、0.25mol/LNH4OH的水溶液，其在室温下具有约为9的pH值。通过将晶片浸没在流动且搅动的室温的去离子水中30秒来对其进行清洗。
然后将晶片浸没在搅动的溶液2中10秒钟，所述溶液2包括90-100℃的去离子水。通过将晶片浸没在流动且搅动的处于室温的去离子水中30秒钟来对其进行清洗和冷却。
施加溶液1、进行第一清洗、施加溶液2及进行第二清洗的循环额外重复1-30次。在循环完成之后，利用经过滤的氮气将晶片干燥。一旦干燥，则在流动的氮气环境下将晶片置于热板上，热板温度以25℃/分钟的速度逐渐从室温升高至500℃的温度。晶片在500℃的温度下保持15分钟，然后开始冷却。然后，所形成的ZnO薄膜(种子层)被用于后续通过低温水溶液沉积法进行的掺杂Ga的ZnO的沉积。
图4和5示出了在示例1中利用SILAR法的30个循环生成的种子层的电子显微图像。图6示出了在后续通过低温水溶液沉积法沉积更厚的掺杂Ga的ZnO薄膜之后晶片的横截面的电子显微图像。正如在显微图像中看到的那样，该种子层与图2中示出的相关现有技术的种子层相比具有改善的均匀性和表面覆盖度。
图7说明了根据本发明示例性实施例的、形成包括ZnO层116的LED的方法。参见图7，在步骤1中，对半导体晶片进行清洗。该晶片包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。这种清洗可以包括将晶片暴露于食人鱼蚀刻溶液(经加热的硫酸和过氧化氢的混合物)，然后用去离子水进行冲洗，接着暴露于缓冲溶液(pH缓冲的氢氟酸)，并且最后用去离子水进行冲洗。根据一些实施例，清洗步骤可以类似于关于图3所描述的。
在步骤2中，对晶片进行台面蚀刻以去除有源层104和P-GaN层106的部分，并且暴露N-GaN层102的部分。由此形成台面或岛屿结构。蚀刻可以利用干法蚀刻法来完成。然而，任何合适的半导体蚀刻法均可以使用。尽管未示出，但是这种蚀刻可以在晶片上生成多个台面结构。
在步骤3中，在晶片上形成钝化层108，其包括诸如SiO2的绝缘材料。具体地，钝化层108形成为覆盖N-GaN层102、有源层104及P-GaN层106的暴露部分。根据各种实施例，钝化层108可以由任何合适的材料形成，因此不限于SiO2。
在步骤4中，第一光刻胶层112形成于钝化层108上。具体地，光刻胶材料可以被涂覆在衬底上，再经UV光曝光进行图形化，然后被显影。然而，本发明不限于任何特定的形成第一光刻胶层112的方法。结果，第一光刻胶层112形成掩膜，其暴露覆盖P-GaN层106的钝化层108的一部分。
在步骤5中，晶片被蚀刻以去除钝化层108的暴露部分。结果，P-GaN层106的一部分被暴露。钝化层108的蚀刻可以利用湿法蚀刻剂(诸如氢氟酸(HF)或者缓冲氧化蚀刻剂(BOE))或者干法蚀刻来完成。
在步骤6中，种子层114形成于P-GaN层106的暴露部分上。具体地，种子层114包括ZnO薄膜且利用SILAR法进行沉积，正如上面描述的那样。在SILAR沉积过程中，种子层114仅沉积在P-GaN层106上，因为经图形化的第一光刻胶层112和钝化层108起到模板的作用。具体地，由于光刻胶的憎水性及非极性不会促进水溶液中Zn化合物的吸收，因此种子层114并不形成于第一光刻胶层112上。
图8示出了如步骤1-6中描述的利用30个SILAR循环和模板形成的ZnO种子层的电子显微图像。如图8中所示，由此可以形成经图形化处理的种子层。
再次参见图7，在步骤7中，第一光刻胶层112被去除，且对晶片进行退火处理。第一光刻胶层112可以通过溶解于丙酮或任何其他合适溶剂中而被去除。可以如前面关于图3描述的那样进行退火处理。
在步骤8中，执行大块沉积工艺以在种子层114上形成ZnO块层110。具体地，块层110可以通过低温水溶液沉积工艺来形成，正如2011/0101414号美国专利申请(其以参考的方式并入本文中)中描述的那样。钝化层108可以充当模板，从而控制种子层114和块层110的形成。换言之，该模板允许ZnO沉积在晶片上的特定位置处。
一旦形成块层110，则可以对晶片进行第二次退火。这种退火意味着通过改善结晶度、去除缺陷、分解残余的氢氧化锌、活化掺杂物等来改变ZnO薄膜的性质。出于说明的目的，在步骤8中，种子层114和块层110被示出为不同的层。然而，一般在种子层114和块层110之间不存在明显的边界。因此，如步骤9中所示，种子层114和块层110被称作单个ZnO层116。
在步骤9中，第二光刻胶层118形成于晶片上。第二光刻胶层118被图形化以暴露ZnO层116和钝化层108的部分。第二光刻胶层118可以通过光刻法或任何其他合适的方法来进行图形化。因此，第二光刻胶层118可以以与第一光刻胶层112形成方式类似的方式来形成。
在步骤10中，晶片被蚀刻以去除钝化层108的暴露部分。相对于ZnO层116，蚀刻处理期间使用的蚀刻剂对于钝化层108可以具有更高的蚀刻选择性。这样，ZnO层116的暴露部分基本不受该蚀刻处理的影响。所使用的蚀刻法可以例如是干法蚀刻。然而，任何合适的蚀刻法均可以被使用。
在步骤11中，金属层120形成于晶片上。金属层120可以包括任何合适的金属或合金，其要具有良好的导电性并且/或者与ZnO和N-GaN层形成低阻抗的欧姆接触。
在步骤12中，第二光刻胶层118及位于其上的金属层120的部分被去除。该去除工艺可以包括利用光刻胶剥离器的剥离工艺，或者任何其他合适的方法。结果，P型垫形成于ZnO层116上，N型垫形成于N-GaN层102上，从而完成LED。根据各种实施例，该LED可以为Ⅲ族氮化物LED。然而，本发明不限于此。例如，本发明可以用于Ⅲ族氮化物光伏设备。
如上所述，晶片上可以形成多个LED。因此，一旦这些LED被完成，则可以例如通过分类和打断衬底100的方式将这些LED分开。然而，也可以使用任何合适的分离工艺。
图9A和9B示出了可用于图7的方法的附加步骤。参见图9A，可以在步骤8和9之间执行步骤8.5。具体地，步骤8.5包括在晶片上形成光刻胶层126。光刻胶层126被图形化以暴露ZnO层116的部分。例如，ZnO层116的上表面的部分而非将形成p型垫122的部分通过该图形化处理被暴露。
在形成光刻胶层126之后，晶片被蚀刻以使ZnO层116的暴露部分粗糙化。这种蚀刻可以包括向晶片施加蚀刻剂(诸如例如稀盐酸(HCl)0.05当量浓度)10秒钟至2分钟的时间。因此，ZnO层116的表面粗糙度增大，从而改善了光提取效率。另外，光刻胶层126保护ZnO层116及将形成P型垫122的部分的侧壁。
参见图9B，可以在步骤12之后执行步骤13。具体地，步骤13包括在晶片上形成光刻胶层128。光刻胶层128被图形化以暴露ZnO层116的部分。例如，ZnO层116的上表面的部分而非将形成P型垫122的地方通过图形化处理而暴露。在形成光刻胶层128之后，晶片被蚀刻使ZnO层116的暴露部分粗糙化，同时保护ZnO层116、P型垫122和N型垫124的侧壁。这种蚀刻可以以与关于图9A描述的蚀刻类似的方式进行。
图10示出了根据本发明示例性实施例的、形成包括ZnO层的LED的方法。该方法中与图7的方法类似的方面将不再进行详细描述。参见图10，在步骤1中，半导体晶片被清洗。该晶片包括蓝宝石衬底100，掺杂N的氮化镓(N-GaN)层102，有源层104，以及掺杂P的氮化镓(P-GaN)层106。然而，也可以使用任何合适的半导体层，和/或这些层的布置可以发生变化。这种清洗可以类似于图7的步骤1中的清洗。
在步骤2中，ZnO层116形成于P-GaN层106上。ZnO层116通过利用SILAR沉积种子层、然后利用低温水溶液沉积法在种子层上沉积块层来形成。可以在SILAR和大块ZnO沉积之后相应执行关于图7描述的退火工艺、步骤7和8。因此，ZnO层116的形成类似于图7中描述的工艺，除了未使用模板之外。
在步骤3中，第一光刻胶层112形成于ZnO层116上。第一光刻胶层112利用例如UV光曝光来进行图形化，随后被显影以暴露ZnO层116的一部分。在步骤4中，对晶片进行湿法蚀刻以去除ZnO层116的暴露部分。湿法蚀刻可以利用稀酸(诸如H3PO4和DI水的混合物)或类似物来完成。H3PO4和DI水可以按照例如约1:600的比例进行混合。
在步骤5中，对晶片进行干法蚀刻以完全去除有源层104和P-GaN层106的部分，从而暴露N-GaN层102。在步骤6中，正如在图7的方法中描述的那样，利用溶剂/剥离剂组合去除第一光刻胶层112。
在步骤7中，第二光刻胶层118形成于晶片上。通过将光刻胶材料涂覆在晶片上且随后进行图形化处理以暴露ZnO层116和N-GaN层102的部分来形成第二光刻胶层118。在步骤8中，金属层120被沉积在晶片上。金属层120可以利用例如电子束沉积法来进行沉积。然而，本发明不限于任何特定的沉积工艺。
在步骤9中，第二光刻胶层118被去除，从而去除位于其上的金属层120的部分。金属层120的剩余部分在ZnO层116上形成P型垫122，在N-GaN层102上形成N型垫124。在图9A和9B中描述的表面粗糙化工艺可以用于此处公开的实施例中的任何一个。
图11A和11B示出了根据本发明示例性实施例的包括ZnO层的LED的形成方法。参见图11A，在该方法的步骤1中，半导体晶片被清洗。该晶片包括蓝宝石衬底100，掺杂N的氮化镓(N-GaN)层102，有源层104，以及掺杂P的氮化镓(P-GaN)层106。然而，也可以使用任何合适的半导体层，和/或这些层的布置可以发生变化。这种清洗可以类似于图7的步骤1中的清洗。
在步骤2中，ZnO种子层114形成于P-GaN层106上。种子层114通过SILAR工艺来沉积。然后可以对晶片进行退火，正如图7的方法中所描述的。
在步骤3中，包含SiO2的钝化层108被沉积在晶片上。钝化层108可以通过剥离工艺(类似于关于金属层在图10的步骤7和8中所描述的)或者通过蚀刻工艺(类似于在图7的步骤10中描述的)进行图形化处理。通过图形化，SiO2层形成模板，暴露种子层106的一部分以用于进一步的ZnO沉积。
在步骤4中，利用低温水溶液沉积在晶片上形成ZnO块层110，正如在图7的方法中所描述的。如步骤4中所示的那样，块层110形成于种子层114的暴露部分上。此外，块层110可以通过侧向外延过生长机制与邻近种子层114的暴露部分的钝化层108的部分相重叠。在沉积之后，可以如在图7的方法中描述的那样对晶片进行退火。
在步骤5中，第一光刻胶层112形成于晶片上。第一光刻胶层12经图形化处理以覆盖ZnO层116和暴露钝化层108的部分。在步骤6中，晶片被蚀刻以去除钝化层108的暴露部分，并且暴露ZnO层116的部分。结果，P-GaN层106的部分被暴露。
在步骤7中，对晶片进行干法蚀刻以完全去除ZnO层116的暴露部分及下面的P-GaN层106和有源层104的部分，从而使N-GaN层102的部分暴露。因此形成台面或岛屿结构。
在步骤8中，第一光刻胶层112被去除，正如在图7的方法中描述的那样。结果，ZnO层116被暴露。在步骤9中，第二光刻胶层118被涂覆在晶片上。然后通过例如经UV光曝光及随后显影的方式对第二光刻胶层118进行图形化处理，以暴露ZnO层116和N-GaN层102的部分。
参见图11B，在步骤10中，在晶片上沉积金属层120。金属层120可以利用例如电子束沉积法进行沉积。在步骤11中，第二光刻胶层118和位于其上的金属层120的部分被去除。去除工艺可以包括施加溶剂/剥离剂组合，或者任何其他合适的方法。结果，在ZnO层116上形成P型垫122，在N-GaN层102上形成N型垫124，从而完成LED。根据各种实施例，该LED可以为Ⅲ族氮化物基LED。然而，本发明不限于此。
图12A和12B示出了根据本发明示例性实施例的包括ZnO层的LED的形成方法。参见图12A，在方法的步骤1中，对半导体晶片进行清洗。该晶片包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。这种清洗可以类似于图7的步骤1中的清洗。
在步骤2中，种子层114形成于P-GaN层106的上表面上。具体地，种子层114包括ZnO薄膜且利用上述SILAR法来沉积。一旦完成沉积，则可以如上述那样对种子层114进行退火。
在步骤3中，第一光刻胶层112形成于晶片上。具体地，光刻胶材料涂覆在晶片上，用UV光进行曝光，然后显影，从而形成暴露种子层114的一部分的模板。
在步骤4中，如在图7的方法中描述的那样，利用低温水溶液沉积法在晶片上形成ZnO块层110。如步骤4中所示，块层110形成在种子层114的暴露部分上。在ZnO沉积之后，第一光刻胶层112被去除，然后可以如图7的方法中描述的那样对晶片进行退火处理。
在步骤5中，第二光刻胶层118形成于晶片上。具体地，光刻胶材料被涂覆在晶片上，用UV光进行图形化处理，然后进行显影。因此，第二光刻胶层118使ZnO种子层114的部分暴露。
在步骤6中，对晶片进行蚀刻。具体地，这种蚀刻去除ZnO层种子层114的暴露部分，从而使P-GaN层106的部分暴露。这种蚀刻可以为湿法蚀刻工艺，且蚀刻剂可以为稀酸。
在步骤7中，进一步蚀刻晶片。具体地，对晶片进行干法蚀刻以完全去除P-GaN层106的暴露部分和有源层104的部分，从而暴露下面的N-GaN层102。在步骤8中，光刻胶层118被去除。
在步骤9中，第三光刻胶层140形成于晶片上。具体地，光刻胶材料被涂覆在晶片上，用UV光进行图形化处理，然后进行显影。因此，第三光刻胶层140形成将ZnO层116和N-GaN层102的部分暴露的模板。
在步骤10中，金属层120沉积在晶片上。具体地，金属层120可以通过电子束沉积法或者任何其他合适的方法进行沉积。金属层120可以直接形成在第三光刻胶层140的上表面及ZnO层116和N-GaN层102的暴露部分上。
在步骤11中，第三光刻胶层140及位于其上的金属层120的部分被去除。因此，金属层120的剩余部分形成位于ZnO层116上的P型垫122和位于N-GaN层102上的N型垫124，从而完成LED。根据各种实施例，该LED可以是Ⅲ族氮化物基LED。然而，本发明不限于此。
图13示出了根据本发明示例性实施例的包括ZnO层的LED的形成方法。参见图13，在该方法的步骤1中，对半导体晶片进行清洗。该晶片包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。这种清洗可以类似于图7的步骤1中的清洗。
在步骤2中，第一光刻胶层112形成于晶片上。具体地，光刻胶材料被涂覆在晶片上，用UV光进行曝光，然后显影，从而形成将P-GaN层106的部分暴露的模板。
在步骤3中，利用干法蚀刻工艺对晶片进行台面蚀刻。具体地，对晶片进行干法蚀刻以完全去除P-GaN层106的暴露部分及有源层104的部分，从而使下面的N-GaN层102暴露。
在步骤4中，通过例如使用溶剂去除第一光刻胶层112。然后，第二光刻胶层118形成于晶片上。具体地，光刻胶材料被涂覆在晶片上，用UV光进行图形化处理，然后进行显影。因此，第二光刻胶层118将P-GaN层106的一部分暴露。
在步骤5中，利用SILAR法沉积种子层114。具体地，第二光刻胶层118在种子层114的形成过程中被用作模板。然后，第二光刻胶层118被去除，然后对种子层114进行退火。
在步骤6中，金属N型垫124被沉积在N-GaN层102的暴露部分上。具体地，N型垫124通过在之前附图的金属沉积步骤中描述的光刻胶图形化和剥离工艺来形成。这允许对N型垫124进行退火，从而降低其接触电阻。
在步骤7中，在晶片上形成第三光刻胶层130。具体地，第三光刻胶层130可以通过将光刻胶材料涂覆在晶片上、使材料暴露于UV光下、并随后对其进行显影的方式来形成。因此，第三光刻胶层130形成将种子层114暴露的模板。
在步骤8中，利用低温水溶液法在种子层上形成ZnO块层116。然后去除第三光刻胶层130，并对晶片进行退火。因此，如步骤9中所示，形成基本连续的ZnO层116。在步骤9中，P型垫122形成于ZnO层116上。因此LED被完成。P型垫122可以通过上述剥离工艺来形成。
图14示出了根据本发明示例性实施例的包括ZnO层的LED的形成方法。参见图14，在该方法的步骤1中，对半导体晶片进行清洗。该晶片包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。这种清洗可以类似于图7的步骤1中的清洗。
在步骤2中，钝化层108形成于晶片上。钝化层108可以通过沉积SiO2层、并随后对其进行图形化处理以使P-GaN层106的上表面暴露的方式来形成。因此，钝化层108可以充当用于后续ZnO沉积的模板层。
在步骤3中，ZnO层116形成于P-GaN层106的暴露部分上。ZnO层116通过利用SILAR法沉积种子层、并随后利用低温水溶液沉积法在种子层上沉积块层的方式来形成。因此，ZnO层116的形成类似于图7中描述的工艺。要注意，ZnO层116的这些部分可以与钝化层108的部分重叠。
在步骤4中，对晶片进行蚀刻。具体地，利用ZnO层116作为掩膜来对晶片进行干法蚀刻。因此，钝化层108的部分被去除，从而使P-GaN层106的部分暴露。
在步骤5中，对晶片进行台面蚀刻。具体地，对晶片进行干法蚀刻以完全去除P-GaN层106的暴露部分和有源层104的部分，从而使下面的N-GaN层102暴露。在步骤5中，ZnO层116在蚀刻过程中充当掩膜。
在步骤6中，第一光刻胶层112形成于晶片上。具体地，光刻胶材料被涂覆在晶片上，利用UV光进行图形化处理，然后进行显影。因此，第一光刻胶层112将ZnO层116和N-GaN层102的部分暴露。
在步骤7中，金属层120形成于晶片上。具体地，金属层120可以通过电子束沉积法或者任何其他合适的方法进行沉积。金属层120可以直接沉积在第一光刻胶层112的上表面及ZnO层116和N-GaN层102的暴露部分上。
在步骤8中，第一光刻胶层112及位于其上的金属层120的部分被去除。因此，在ZnO层116上形成P型垫122，在N-GaN层102上形成N型垫124，从而完成LED。根据各种实施例，该LED可以是Ⅲ族氮化物基LED。然而，本发明不限于此。
图15示出了根据本发明示例性实施例的示意性LED晶片的横截面。该LED晶片包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。
此外，该LED还包括设于P-GaN层106上的复合ZnO层140。该复合层140包括设于P-GaN层106上的第一ZnO层142，以及设于第一ZnO层142上的第二ZnO层144。第一ZnO层142可以具有相对低的导电率，第二ZnO层144可以具有相对高的导电率。
出于方便说明的考虑，复合ZnO层140被示出只包括两个ZnO层。然而，复合ZnO层140可以包括多个交替堆叠的高导电率和低导电率的ZnO层。高导电率层(诸如第二ZnO层144)给复合ZnO层140赋予低的薄层电阻。低导电率层(诸如第一ZnO层142)给通过复合ZnO层140的电流提供高的电阻。低薄层电阻和高通过电阻的结合使得当用于Ⅲ族氮化物基LED时在复合ZnO层中形成更均匀的电流扩散。
根据一些实施例，低导电率层可以包括未掺杂的ZnO或者掺杂有电补偿掺杂物的ZnO。低导电率层也可以进行掺杂或合金处理以提高ZnO的半导体带隙。掺杂物可以是Mg，或者ZnO可以与MgO合金。高导电率层可以为n型掺杂的ZnO，其中掺杂物为B、Al、Ga、In、H、F、Cl等。高导电率和低导电率ZnO层中的一个或多个可以通过低温水溶液沉积到通过SILAR法沉积的种子层上。高导电率层中的一个或多个和/或低导电率层中的一个或多个可以通过SILAR法进行沉积，正如前面描述的那样。
图16示出了根据本发明示例性实施例的LED。该LED包括蓝宝石衬底100、掺杂N的氮化镓(N-GaN)层102、有源层104、及掺杂P的氮化镓(P-GaN)层106。然而也可以使用任何合适的半导体层，并且/或者可以改变这些层的布置。
此外，该LED还包括设于P-GaN层106上的欧姆接触层146，以及设于欧姆接触层146上的ZnO层144。欧姆接触层146可以包括ZnO层，其组成被设计成向Ⅲ族氮化物基LED的P-GaN或者终端顶表面赋予低阻抗的欧姆接触。该欧姆接触层146可以包括例如通过SILAR法形成的掺杂的ZnO。该欧姆接触层还可以包括由除ZnO之外的材料形成的层，其被设计成向Ⅲ族氮化物基LED的P-GaN或者终端顶表面赋予低阻抗的欧姆接触。该层可以包括例如通过SILAR法形成的NiO或Ni(OH)2层。欧姆接触层146起到在P-GaN层106和ZnO层142之间提供低阻抗的欧姆接触的作用。
对于本领域技术人员显而易见的是，各种修正和改变可以在不背离本发明精神和范围的情况下进行。因此，期望本发明覆盖假设落在所提交的权利要求及其等同的范围内的本发明的修正和改变。

Claims (27)

1.一种利用连续离子层吸附与反应(SILAR)工艺形成外延ZnO层的方法，该方法包括：
在包括GaN的衬底上实施SILAR工艺，所述SILAR工艺包括：
向衬底施加第一溶液以形成位于衬底上的内部离子层及位于内部离子层上的外部离子层，所述内部离子层包含Zn离子或化合物；
在衬底上进行第一清洗操作以去除外部离子层；
向经清洗的衬底施加第二溶液以将内部离子层转变成氧化层；
重复SILAR工艺；以及
对衬底进行退火以形成外延ZnO层。
2.如权利要求1所述的方法，其中，所述SILAR工艺进一步包括在施加第二溶液之后对衬底执行第二清洗操作。
3.如权利要求1所述的方法，其中氧化层包括ZnO、ZnOH或其组合。
4.如权利要求1所述的方法，其中：
氧化层包括ZnO和ZnOH；且
所述退火将ZnOH转化成ZnO。
5.如权利要求1所述的方法，其中第一溶液为包括Zn离子、Zn化合物或其组合的水溶液。
6.如权利要求5所述的方法，其中第一溶液还包括掺杂物、合金添加剂、胺基配合配位体、或其组合。
7.如权利要求1所述的方法，其进一步包括在首次执行SILAR工艺之前清理衬底。
8.如权利要求1所述的方法，其中，所述SILAR工艺重复1至30个循环。
9.如权利要求1所述的方法，其中，所述退火包括：
以每分钟约25℃的速度将衬底的温度从室温升高至约500℃；
将衬底维持在500℃上约15分钟；以及
冷却衬底。
10.如权利要求1所述的方法，其进一步包括：
利用低温水溶液沉积法增加外延ZnO层的厚度；以及
对包括更厚的ZnO层的衬底进行退火处理。
11.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
台面蚀刻衬底以暴露第一GaN层；
在经台面蚀刻的衬底上形成钝化层；
在钝化层上形成第一光刻胶层；
利用第一光刻胶层作为掩膜来蚀刻衬底以暴露第二GaN层；
利用连续离子层吸附与反应(SILAR)工艺在暴露的第二GaN层上形成ZnO层；
利用低温水溶液沉积工艺增加ZnO层的厚度；以及
对衬底进行退火。
12.如权利要求11所述的方法，其进一步包括：
在退火之后在衬底上形成第二光刻胶层；
利用第二光刻胶层作为掩膜蚀刻衬底，以使第一GaN层和ZnO层的部分暴露；
在第二光刻胶层及ZnO层和第一GaN层的暴露部分上形成金属层；
去除第二光刻胶层及位于其上的金属层的部分，以在ZnO层和第一GaN层上形成电极垫。
13.如权利要求12所述的方法，其进一步包括：
在衬底上形成第三光刻胶层，以便覆盖电极垫；以及
利用第三光刻胶层作为掩膜蚀刻ZnO层。
14.如权利要求11所述的方法，其进一步包括：
在退火之后在衬底上形成第三光刻胶层；
利用第三光刻胶层作为掩膜来蚀刻ZnO层。
15.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；
在ZnO层上形成第一光刻胶层，
利用第一光刻胶层作为掩膜来蚀刻ZnO层；
台面蚀刻衬底以暴露第一GaN层；以及
在ZnO层和第一GaN层上形成电极垫。
16.如权利要求15所述的方法，其中ZnO层的形成进一步包括利用低温水溶液沉积工艺增加ZnO层的厚度。
17.如权利要求15所述的方法，其中电极垫的形成包括：
形成位于衬底上且使ZnO层和第一GaN层的部分暴露的第二光刻胶层；
在第二光刻胶层及ZnO层和第一GaN层的暴露部分上形成金属层；
去除第二光刻胶层及位于第二光刻胶层上的金属层的部分。
18.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；
形成位于衬底上且使ZnO层的一部分暴露的钝化层；
利用低温水溶液ZnO沉积法增加ZnO层的暴露部分的厚度；
形成位于衬底上且使钝化层的一部分暴露的第一光刻胶层；
利用第一光刻胶层作为掩膜蚀刻衬底，以去除钝化层的暴露部分；
台面蚀刻衬底以暴露第一GaN层的一部分；
形成位于衬底上且使ZnO层和第一GaN层的部分暴露的第二光刻胶层；以及
在ZnO层和第一GaN层上形成电极垫。
19.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
利用连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；
形成位于ZnO层上且使ZnO层的一部分暴露的第一光刻胶层；
利用低温水溶液ZnO沉积法增加ZnO层的暴露部分的厚度；
形成位于衬底上且覆盖ZnO层的较厚部分的第二光刻胶层；
利用第二光刻胶层作为掩膜蚀刻衬底，以暴露第一GaN层的一部分；以及
在ZnO层和第一GaN层的暴露部分上形成电极垫。
20.如权利要求19所述的方法，其中电极垫的形成包括：
形成位于衬底上且使ZnO层和第一GaN层的部分暴露的第三光刻胶层；
在第三光刻胶层及ZnO层和第一GaN层的暴露部分上形成金属层；
去除第三光刻胶层及设于第二光刻胶层上的金属层的部分。
21.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
在第二GaN层上形成第一光刻胶层；
利用第一光刻胶层作为掩膜对衬底进行台面蚀刻以暴露第一GaN层；
形成位于衬底上且使第二GaN层暴露的第二光刻胶层；
利用以第二光刻胶层作为掩膜的连续离子层吸附与反应(SILAR)工艺在第二GaN层上形成ZnO层；
在第一GaN层上形成电极垫；
形成位于衬底上且暴露ZnO层的第三光刻胶层；
利用低温水溶液ZnO沉积法增加ZnO层的厚度；以及
在ZnO层上形成电极垫。
22.一种形成基于Ⅲ族氮化物的LED的方法，该方法包括：
在衬底上形成第一GaN层，在第一GaN层上形成有源层，以及在有源层上形成第二GaN层，第一和第二GaN层具有p型掺杂物和n型掺杂物中的不同的掺杂物；
形成位于衬底上且暴露第二GaN层的一部分的钝化层；
利用连续离子层吸附与反应(SILAR)工艺在第二GaN层的暴露部分上形成ZnO层；
蚀刻钝化层以暴露第二GaN层的一部分；
对衬底进行台面蚀刻以使第一光刻胶层的部分暴露；
形成位于衬底上且使第一GaN层和ZnO层的部分暴露的第一光刻胶层；以及
在第一GaN层和ZnO层的暴露部分上形成电极。
23.如权利要求22所述的方法，其中ZnO层的形成进一步包括利用低温水溶液ZnO沉积工艺增加ZnO层的厚度。
24.一种基于Ⅲ族氮化物的LED，其包括：
衬底；
位于衬底上的第一GaN层；
位于第一GaN层上的有源层；
位于有源层上的第二GaN层；以及
位于第二GaN层上的ZnO复合层，该复合层包括：
位于第二GaN层上且具有第一导电率的第一ZnO层；以及
位于第一ZnO层上且具有比第一导电率高的第二导电率的第二ZnO层。
25.如权利要求24所述的基于Ⅲ族氮化物的LED，其中所述复合层包括多个第一ZnO层和多个第二ZnO层，第一和第二ZnO层交替堆叠在第二GaN层上。
26.如权利要求24所述的基于Ⅲ族氮化物的LED，其中：
第一ZnO层包括掺杂物或金属氧化物，其增大第一ZnO层的带隙；且
第二ZnO层包括N型掺杂物。
27.如权利要求24所述的基于Ⅲ族氮化物的LED，其中：
第一ZnO层掺杂有Mg或者包括MgO/ZnO合金；并且
第二ZnO层掺杂有N型掺杂物。
CN201380073825.XA 2012-12-26 2013-12-11 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管 Active CN105190914B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/727,083 2012-12-26
US13/727,083 US8796693B2 (en) 2012-12-26 2012-12-26 Successive ionic layer adsorption and reaction process for depositing epitaxial ZnO on III-nitride-based light emitting diode and light emitting diode including epitaxial ZnO
PCT/KR2013/011493 WO2014104621A1 (en) 2012-12-26 2013-12-11 Process for depositing epitaxial zno on iii-nitride-based light emitting diode and light emitting diode including epitaxial zno

Publications (2)

Publication Number Publication Date
CN105190914A true CN105190914A (zh) 2015-12-23
CN105190914B CN105190914B (zh) 2018-01-26

Family

ID=50973642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380073825.XA Active CN105190914B (zh) 2012-12-26 2013-12-11 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管

Country Status (4)

Country Link
US (2) US8796693B2 (zh)
KR (1) KR102116831B1 (zh)
CN (1) CN105190914B (zh)
WO (1) WO2014104621A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160025455A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
CN111416025A (zh) 2015-09-03 2020-07-14 首尔伟傲世有限公司 发光元件和发光元件的制造方法
KR102331330B1 (ko) * 2015-09-22 2021-11-26 서울바이오시스 주식회사 ZnO 투명 전극층을 갖는 발광 소자
KR102364807B1 (ko) * 2015-09-03 2022-02-21 서울바이오시스 주식회사 발광 소자 제조 방법
KR102384658B1 (ko) * 2015-09-04 2022-04-21 서울바이오시스 주식회사 ZnO 투명 전극을 포함하는 발광 소자
US10727374B2 (en) 2015-09-04 2020-07-28 Seoul Semiconductor Co., Ltd. Transparent conductive structure and formation thereof
WO2017048988A1 (en) * 2015-09-15 2017-03-23 The Regents Of The University Of California Multistep deposition of zinc oxide on gallium nitride
US10741724B2 (en) 2015-10-02 2020-08-11 Seoul Viosys Co., Ltd. Light emitting diode devices with zinc oxide layer
US10981801B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Fluid handling system for synthesis of zinc oxide
US10407315B2 (en) 2016-04-14 2019-09-10 Seoul Semiconductor Co., Ltd. Method and/or system for synthesis of zinc oxide (ZnO)
US10981800B2 (en) 2016-04-14 2021-04-20 Seoul Semiconductor Co., Ltd. Chamber enclosure and/or wafer holder for synthesis of zinc oxide
CN107507894B (zh) * 2017-07-25 2019-11-01 厦门三安光电有限公司 一种发光二极管芯片结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424233C (zh) * 2006-08-15 2008-10-08 华中科技大学 一种多晶氧化锌薄膜材料的制备方法
CN102251277A (zh) * 2010-08-02 2011-11-23 中山大学佛山研究院 一种氧化锌透明导电薄膜及其制造方法
CN102598270A (zh) * 2009-11-03 2012-07-18 加利福尼亚大学董事会 在多个表面上由在低温水性溶液中生长的氧化锌层覆盖的高亮度发光二极管

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7067849B2 (en) * 2001-07-17 2006-06-27 Lg Electronics Inc. Diode having high brightness and method thereof
US8254423B2 (en) * 2008-05-30 2012-08-28 The Regents Of The University Of California (Al,Ga,In)N diode laser fabricated at reduced temperature
KR100720101B1 (ko) * 2005-08-09 2007-05-18 삼성전자주식회사 나노구조의 다기능성 오믹층을 사용한 탑에미트형 질화물계발광소자 및 그 제조방법
JP2009515344A (ja) * 2005-11-04 2009-04-09 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 高い光抽出効率の発光ダイオード（ｌｅｄ）
WO2008050479A1 (fr) * 2006-10-25 2008-05-02 Stanley Electric Co., Ltd. Couche de zno et dispositif électroluminescent à semi-conducteur
JP2010512664A (ja) * 2006-12-11 2010-04-22 ルーメンツ リミテッド ライアビリティ カンパニー 酸化亜鉛多接合光電池及び光電子装置
TWI366291B (en) * 2007-03-30 2012-06-11 Epistar Corp Semiconductor light-emitting device having stacked transparent electrodes
US20100313953A1 (en) * 2009-06-15 2010-12-16 Honeywell International Inc. Nano-structured solar cell
KR20100030472A (ko) * 2008-09-10 2010-03-18 삼성전자주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을 이용하여 제조한 발광 소자 및 발광 장치
CN102362335B (zh) * 2009-04-15 2016-02-17 加利福尼亚大学董事会 用于ZnO膜、纳米结构和体单晶的水性合成的低温连续循环反应器
US8668774B2 (en) 2009-04-15 2014-03-11 The Regents Of The University Of California Low temperature continuous circulation reactor for the aqueous synthesis of ZnO films, nanostructures, and bulk single crystals
US8513688B2 (en) * 2009-12-02 2013-08-20 Walsin Lihwa Corporation Method for enhancing electrical injection efficiency and light extraction efficiency of light-emitting devices
EP2589057A1 (en) * 2010-06-29 2013-05-08 Yeda Research and Development Co. Ltd. Photovoltaic cell and method of its manufacture
KR20120086013A (ko) * 2011-01-25 2012-08-02 일진머티리얼즈 주식회사 반도체 발광소자 및 이의 제조방법
KR101104645B1 (ko) * 2011-03-25 2012-01-16 (주)세미머티리얼즈 발광 소자 및 그의 제조 방법
US9412905B2 (en) * 2011-04-01 2016-08-09 Najing Technology Corporation Limited White light emitting device
KR20120130840A (ko) * 2011-05-24 2012-12-04 삼성전자주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100424233C (zh) * 2006-08-15 2008-10-08 华中科技大学 一种多晶氧化锌薄膜材料的制备方法
CN102598270A (zh) * 2009-11-03 2012-07-18 加利福尼亚大学董事会 在多个表面上由在低温水性溶液中生长的氧化锌层覆盖的高亮度发光二极管
CN102251277A (zh) * 2010-08-02 2011-11-23 中山大学佛山研究院 一种氧化锌透明导电薄膜及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
高哲: "连续离子层吸附反应法制备p型ZnO薄膜的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Also Published As

Publication number Publication date
CN105190914B (zh) 2018-01-26
US20140175452A1 (en) 2014-06-26
US20140306236A1 (en) 2014-10-16
KR20150103164A (ko) 2015-09-09
US8796693B2 (en) 2014-08-05
US8957427B2 (en) 2015-02-17
KR102116831B1 (ko) 2020-06-09
WO2014104621A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
CN105190914B (zh) 用于在Ⅲ族氮化物基发光二极管上沉积外延ZnO的工艺及包括外延ZnO的发光二极管
US9214596B2 (en) Compound semiconductor devices and methods for fabricating the same
CN102856446B (zh) 具有纳米结构的磊晶基板及发光二极管的制作方法
CN108369974A (zh) 用于减轻非辐射复合的led侧壁处理
CN107910405B (zh) 一种发光二极管芯片的制作方法
TW201241920A (en) Method of selective photo-enhanced wet oxidation for nitride layer regrowth on substrates
CN108010996B (zh) 一种AlGaInP发光二极管及其制作方法
CN102800773A (zh) 半导体发光器件及其制造方法
CN104040736B (zh) 第iii族氮化物半导体器件及其制造方法
CN104241465A (zh) 一种纳米粗化复合图形化的蓝宝石衬底及制备方法
TW201601192A (zh) 回收基板和載體基板的方法
CN103999245A (zh) 半导体装置及制造半导体装置的方法
US9112116B2 (en) Contacts for an N-type gallium and nitrogen substrate for optical devices
CN107731972A (zh) 一种长条阵列式纳米发光二极管及其制备方法
CN1862834A (zh) 氧化锌基薄膜晶体管及芯片制备工艺
CN101807648B (zh) 引入式粗化氮极性面氮化镓基发光二极管及其制作方法
CN110021681B (zh) 太阳能电池表面的化学抛光及所得的结构
Dolmanan et al. Thin-film InGaN/GaN vertical light emitting diodes using GaN on silicon-on-insulator substrates
KR20140017432A (ko) 금속입자층 형성 방법 및 이를 이용하여 제조된 발광소자
CN103972332A (zh) 一种p型氮化镓材料空穴激活的方法
CN104701137B (zh) AlN缓冲层及具有该缓冲层的芯片的制备方法
WO2018175981A1 (en) A method of manufacture using complementary conductivity-selective wet-etching techniques for iii-nitride materials and devices
Horng et al. Transferring thin film GaN LED epi-structure to the Cu substrate by chemical lift-off technology
CN105336826B (zh) 一种集成多孔状反射层的发光二极管制作方法
CN109326522B (zh) 一种金刚石异质结二极管器件的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant