KR20150100295A - 유기 발광 표시 장치의 제조 방법 - Google Patents

유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR20150100295A
KR20150100295A KR1020140021921A KR20140021921A KR20150100295A KR 20150100295 A KR20150100295 A KR 20150100295A KR 1020140021921 A KR1020140021921 A KR 1020140021921A KR 20140021921 A KR20140021921 A KR 20140021921A KR 20150100295 A KR20150100295 A KR 20150100295A
Authority
KR
South Korea
Prior art keywords
forming
electrode
layer
film
source
Prior art date
Application number
KR1020140021921A
Other languages
English (en)
Other versions
KR102091541B1 (ko
Inventor
장상훈
김태완
심경보
Original Assignee
동우 화인켐 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동우 화인켐 주식회사 filed Critical 동우 화인켐 주식회사
Priority to KR1020140021921A priority Critical patent/KR102091541B1/ko
Priority to TW104103730A priority patent/TWI671433B/zh
Priority to CN201510082709.5A priority patent/CN104868062B/zh
Publication of KR20150100295A publication Critical patent/KR20150100295A/ko
Application granted granted Critical
Publication of KR102091541B1 publication Critical patent/KR102091541B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 활성층을 형성하는 단계; d)상기 활성층 상에 절연층을 형성하는 단계; e)상기 절연층 상에 상기 활성층과 컨택되는 소스 및 드레인 전극을 형성하는 단계; f) 상기 절연층 상에 상기 소스 및 드레인 전극을 덮도록 패시베이션층을 형성하는 단계; 및 g)상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조방법에 있어서, 상기 a)단계는 기판 상에 알루미늄계, 몰리브덴계, 은계 금속막 또는 이들의 적층막을 형성하고 인산 50 내지 70중량%, 질산 2 내지 15중량%, 초산 5 내지 20중량%, 파라 톨루엔 술폰산 0.1 내지 5중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 금속막을 식각하여 게이트 전극을 형성하는 단계를 포함함으로써, 게이트 전극 및 화소 전극을 이루는 금속막들을 우수한 식각 특성을 나타내도록 일괄 식각하여, 개선된 공정 효율로 유기 발광 표시 장치를 제조할 수 있는 방법에 관한 것이다.

Description

유기 발광 표시 장치의 제조 방법 {PREPARING METHOD FOR ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치의 제조 방법에 관한 것이다.
통상적으로, 평판 표시 장치(flat displat device)는 크게 발광형과 수광형으로 분류할 수 있다. 발광형으로는 평판 음극선관(flat cathode ray tube)과, 플라즈마 디스플레이 패널(plasma display panel)과, 전계 발광소자(electro luminescent device)와, 발광 다이오드(light emitting diode) 등이 있다. 수광형으로는 액정디스플레이(liquid crystal display)를 들 수 있다. 이 중에서, 전계 발광 소자는 시야각이 넓고, 콘트라스트가 우수할 뿐만 아니라 응답 속도가 빠르다는 장점을 가지고 있어서 차세대 표시 소자로서 주목을 받고 있다.
이러한 전자 발광 소자는 발광층을 형성하는 물질에 따라서 무기 전계 발광 소자와 유기 전계 발광 소자로 구분된다.
이 중에서, 유기 전계 발광 소자는 형광성 유기 화합물을 전기적으로 여기(exitation)시켜서 발광시키는 자발광형 디스플레이로 낮은 전압에서 구동이 가능하고, 박형화가 용이하며, 광시야각, 빠른 응답 속도 등 액정디스플레이에 있어서 문제점으로 지적되는 것을 해결할 수 있는 차세대 디스플레이로 주목받고 있다.
유기 전계 발광 소자는 애노드 전극과 캐소드 전극 사이에 유기물로 이루어진 발광층을 구비하고 있다. 유기전계 발광 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소드 전극으로부터 전자 수송층을 경유하여 발광층으로 이동되어서, 발광층에서 전자와 정공이 재결합하여 여기자(exiton)을 생성하게 된다.
이 여기자가 여기 상태에서 기저 상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성하게 된다. 풀 컬러(full color)형 유기 전계 발광 소자의 경우에는 적(R), 녹(G), 청(B)의 삼색을 발광하는 화소(pixel)를 구비토록 함으로써 풀 컬러를 구현한다.
한편, 전계 발광 소자나, 액정 디스플레이 등 평판 표시 장치에 사용되는 박막 트랜지스터(thin film transitor, 이하 TFT)는 각 화소의 동작을 제어하는 스위칭 소자 및 화소를 구동시키는 구동 소자로 사용된다. 이러한 박막 트랜지스터는 기판상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 드레인 영역과 소스 영역의 사이에 형성된 채널 영역을 가지는 반도체 활성층을 가지며, 이 반도체 활성층상에 형성된 게이트 절연막과, 활성층의 채널 영역의 상부에 형성된 게이트 전극으로 구성된다.
한국등록특허 10-1174881
본 발명은 게이트 전극 및 화소 전극의 형성에 사용할 수 있는 식각액 조성물로 유기 발광 표시 장치를 제조하는 방법을 제공하는 것을 목적으로 한다.
1. a)기판 상에 게이트 전극을 형성하는 단계;
b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
c)상기 게이트 절연층 상에 활성층을 형성하는 단계;
d)상기 활성층 상에 절연층을 형성하는 단계;
e)상기 절연층 상에 상기 활성층과 컨택되는 소스 및 드레인 전극을 형성하는 단계;
f) 상기 절연층 상에 상기 소스 및 드레인 전극을 덮도록 패시베이션층을 형성하는 단계; 및
g)상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조방법에 있어서,
상기 a)단계는 기판 상에 알루미늄계, 몰리브덴계, 은계 금속막 또는 이들의 적층막을 형성하고 인산 50 내지 70중량%, 질산 2 내지 15중량%, 초산 5 내지 20중량%, 파라 톨루엔 술폰산 0.1 내지 5중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 금속막을 식각하여 게이트 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
2. 위 1에 있어서, 상기 알루미늄계 금속막은 알루미늄막 또는 알루미늄과 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt 및 C 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
3. 위 1에 있어서, 상기 몰리브덴계 금속막은 몰리브덴막 또는 몰리브덴과 Ti, Ta, Cr, Ni, Nd, In 및 Al 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
4. 위 1에 있어서, 상기 은계 금속막은 은막 또는 은과 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt, Pd 및 Cu 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
5. 위 1에 있어서, 상기 유기 발광 소자를 형성하는 단계는
상기 소스 및 드레인 전극 중 하나의 전극에 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극 상에 유기층을 형성하는 단계; 및 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는, 유기 발광 표시 장치의 제조방법.
6. 위 2에 있어서, 상기 제1 전극은 패시베이션층 상에 알루미늄계, 몰리브덴계, 은계 금속막, 금속산화물막 또는 이들의 적층막인 전도성 물질막을 형성하고, 인산 60 내지 70중량%, 질산 2 내지 8 중량%, 초산 5 내지 15 중량%, 칼륨계 화합물 0.1 내지 7중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 전도성 물질막을 식각하여 형성하는, 유기 발광 표시 장치의 제조 방법.
7. 위 6에 있어서, 상기 금속산화물막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO) 또는 인듐갈륨아연산화물(IGZO)막인, 유기 발광 표시 장치의 제조 방법.
본 발명은 게이트 전극 및 화소 전극을 이루는 금속막들을 우수한 식각 특성을 나타내도록 일괄 식각하여, 종래 각각의 식각액 조성물을 사용하는 경우에 비해 보다 공정을 간소화 할 수 있고, 공정 비용을 축소하여, 개선된 공정 효율로 유기 발광 표시 장치를 제조할 수 있다.
본 발명은 a)기판 상에 게이트 전극을 형성하는 단계; b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계; c)상기 게이트 절연층 상에 활성층을 형성하는 단계; d)상기 활성층 상에 절연층을 형성하는 단계; e)상기 절연층 상에 상기 활성층과 컨택되는 소스 및 드레인 전극을 형성하는 단계; f) 상기 절연층 상에 상기 소스 및 드레인 전극을 덮도록 패시베이션층을 형성하는 단계; 및 g)상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조방법에 있어서, 상기 a)단계는 기판 상에 알루미늄계, 몰리브덴계, 은계 금속막 또는 이들의 적층막을 형성하고 인산 50 내지 70중량%, 질산 2 내지 15중량%, 초산 5 내지 20중량%, 파라 톨루엔 술폰산 0.1 내지 5중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 금속막을 식각하여 게이트 전극을 형성하는 단계를 포함함으로써, 게이트 전극 및 화소 전극을 이루는 금속막들을 우수한 식각 특성을 나타내도록 일괄 식각하여, 개선된 공정 효율로 유기 발광 표시 장치를 제조할 수 있는 방법에 관한 것이다.
이하 본 발명의 일 구현예에 따른 유기 발광 표시 장치의 제조 방법을 상세히 설명한다.
먼저, a)기판 상에 게이트 전극을 형성한다.
기판으로는 실리콘(Si), 글래스(glass) 또는 유기물 재료를 사용할 수 있다. 실리콘(Si) 기판을 사용하는 경우, 열산화 공정에 의해 그 표면에 절연층(미도시)을 더 형성할 수 있다.
기판 상에 금속 또는 전도성 금속 산화물 등의 전도성 물질막을 형성하고, 이를 식각함으로써 게이트 전극을 형성한다.
본 발명의 일 구현예에 따르면 상기 전도성 물질막은 알루미늄계 금속막, 몰리브덴계, 은계 금속막 또는 이들의 적층막일 수 있다.
본 명세서에서 알루미늄계 금속막은 알루미늄막 또는 알루미늄 합금막을 의미한다. 상기 알루미늄계 합금막은 알루미늄과 다른 금속으로 이루어지는 Al-X(X는 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt 및 C 중에서 선택되는 1종 이상의 금속) 합금막이 사용될 수 있다. 상기 알루미늄계 금속막으로써 Al-X 합금막이 사용되는 경우에는 알루미늄의 열에 의한 힐락(Hillock) 현상 발생으로 인한 공정상의 문제를 피할 수 있는 장점이 있다.
몰리브덴계 금속막은 몰리브덴막 또는 몰리브덴 합금막을 의미하는 것으로서, 박막간의 전지 반응에 대하여 완충작용을 한다. 상기 몰리브덴 합금막으로는 예컨데, 몰리브덴을 주성분으로 Ti, Ta, Cr, Ni, Nd, In, Al의 금속 그룹 중 선택된 하나 이상의 금속을 합금하여 형성한다.
은계 금속막은 은막 또는 은 합금막을 의미하는 것으로서, 은 합금막은 예컨대, 은을 주성분으로 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt, Pd, Cu 의 금속 그룹 중 선택된 하나 이상의 금속을 합금하여 형성하는데, 배선 증착 시 표면과의 접착력 및 빛의 가시광 영역에서의 반사율을 고려하여 바람직하게는 Pd 및 Cu를 함께 사용한 은 합금이 사용된다.
상기 금속막을 인산, 질산, 초산 및 파라 톨루엔 술폰산을 포함하는 식각액 조성물로 식각하여 게이트 전극을 형성할 수 있다.
본 발명에 따른 식각액 조성물에서 인산은 금속막을 산화시키는 주 산화제이다.
인산의 함량은 특별히 한정되지 않으며, 예를 들면 조성물 총 중량 중 50 내지 70중량%로 포함될 수 있다. 함량이 50중량% 미만이면 식각력이 부족하여 충분한 식각이 이루어지지 않을 수 있고, 70중량% 초과이면 금속막이 과식각되어 남아있는 금속막의 면적이 작아져 전극으로서의 역할을 수행하지 못하게 될 수 있다.
질산은 보조 산화제로서, 식각 속도를 조절하고 테이퍼 각을 낮추는 역할을 한다.
질산의 함량은 특별히 한정되지 않으며, 예를 들면 조성물 총 중량 중 2 내지 15중량%, 바람직하게는 3 내지 8중량%로 포함될 수 있다. 함량이 2중량% 미만이면 금속막의 식각 속도가 저하될 수 있고 은계 금속막의 잔사가 발생하여 암점 불량이 발생할 수 있다. 15중량% 초과이면 식각 속도가 빨라져 공정 상 조절이 어려울 수 있다.
초산은 반응 속도 등을 조절하는 완충제로서, 질산의 분해 속도를 조절하며, 일반적으로 분해 속도를 감소시키는 역할을 한다.
초산의 함량은 특별히 한정되지 않으며, 예를 들면 조성물 총 중량 중 5 내지 15중량%, 바람직하게는 5 내지 15중량%로 포함될 수 있다. 함량이 5중량% 미만이면 금속막의 식각이 원활하지 않아 식각 균일성이 저하될 수 있고, 20중량% 초과이면 거품이 발생하여 은계 금속막의 식각이 원활하지 않을 수 있다.
파라 톨루엔 술폰산은 게이트 전극 및 제1 전극의 균일성 향상 및 몰리브덴계 금속막의 식각 억제제, 은계 금속막의 식각 조절제 역할을 한다.
파라 톨루엔 술폰산의 함량은 특별히 한정되지 않으며, 예를 들면 조성물 총 중량 중 0.1 내지 5중량%로 포함될 수 있다. 함량이 0.1중량% 미만이면 은계 금속막에 대한 식각 균일성이 저하되어 얼룩이 발생할 수 있고, 5중량% 초과이면 은계 금속막의 잔사가 발생하여 암점 불량이 발생할 수 있다.
본 발명에 따른 식각액 조성물은 상기 성분들을 구체적인 필요에 따라 적절하게 채택한 후, 물을 첨가하여 전체 조성을 조절하게 되어 전체 조성물의 잔량은 물이 차지한다. 바람직하게는 상기 성분들이 전술한 함량 범위를 갖도록 조절한다.
물의 종류는 특별히 한정되지 않으나, 탈이온 증류수인 것이 바람직하고, 보다 바람직하게는 반도체 공정용 탈이온 증류수로서 비저항값이 18㏁·㎝ 이상인 것이 좋다.
이후에, b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성한다.
게이트 절연층은 상기 게이트 전극을 포함한 기판 상에 절연 물질을 도포하고 패터닝하여 형성할 수 있다.
절연 물질은 특별히 한정되지 않고 당 분야에 통상적인 절연 물질이 사용될 수 있으며, 예를 들면 실리콘 옥사이드, 탄탈륨 옥사이드, 알루미늄 옥사이드 등을 들 수 있다. 이들은 단독 또는 2종 이상 혼합하여 사용할 수 있다.
다음으로, c)상기 게이트 절연층 상에 활성층을 형성한다.
활성층은 게이트 전극에 대응되는 게이트 절연층 상에 반도체 물질을 PVD, CVD, ALD 등의 공정에 의해 도포하고 패터닝함으로써 형성할 수 있다.
활성층은 소스/드레인 영역에 n형 또는 p형 불순물이 도핑되어 있고, 이들 소스 영역과 드레인 영역을 연결하는 채널 영역을 구비한다.
사용 가능한 반도체 물질로는 예를 들면 무기 반도체, 유기 반도체, 산화물 반도체 등을 들 수 있다. 이들은 단독 또는 2종 이상 혼합하여 사용할 수 있다.
무기 반도체의 구체적인 예로는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, Si 등을 들 수 있다. 이들은 단독 또는 2종 이상 혼합하여 사용할 수 있다.
유기 반도체의 구체적인 예로는, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
산화물 반도체의 구체적인 예로는 갈륨(Ga), 인(In), 아연(Zn) 및 주석(Sn) 군에서 선택된 하나 이상의 원소 및 산소를 포함할 수 있다. 예를 들어, 상기 활성층은 ZnO, ZnGaO, ZnInO, GaInO, GaSnO, ZnSnO, InSnO, HfInZnO, ZnGaInO 등을 들 수 있으며, 바람직하게는 GI-Z-O층[a(In2O3)b(Ga2O3)c(ZnO)층](a, b, c는 각각 a≥0, b≥0, c＞0의 조건을 만족시키는 실수)일 수 있다.
이후에, d)상기 활성층 상에 절연층을 형성한다.
절연층은 특히 활성층의 채널을 보호하기 위한 것으로, 절연층은 소스/드레인 전극과 컨택되는 영역을 제외한 활성층 전체를 덮도록 할 수 있으나, 반드시 이에 한정되는 것은 아니며, 채널 상부에만 형성될 수도 있다.
절연층은 식각 방지층(etch stop layer)의 역할도 수행할 수 있다.
절연층은 전술한 범위 내의 절연 물질을 도포하고 패터닝하여 형성할 수 있다.
다음으로, e)상기 절연층 상에 상기 활성층과 컨택되는 소스 및 드레인 전극을 형성한다.
소스 및 드레인 전극은 활성층과 소스 및 드레인 전극이 컨택되는 부위에 대응되는 부위의 절연층에 컨택홀을 형성한 후, 절연층 상에 전도성 물질막을 형성하고 식각하여 형성할 수 있다.
전도성 물질막은 알루미늄계 금속막, 몰리브덴계, 은계 금속막 또는 이들의 적층막일 수 있으며, 이를 전술한 본 발명에 따른 식각액 조성물로 식각하여 소스 및 드레인 전극을 형성할 수 있다.
본 발명의 일 구현예에 따르면, 상기 식각시에 소스 전극과 드레인 전극 각각의 중간 부분, 즉 게이트 전극의 모서리부와 대응하는 위치에 경사지게 형성된 부분을 식각하여 제거할 수 있다.
그러면, 소스 전극은 서로 분리되어 형성된 제1 소스 전극과 제2 소스 전극을 포함하게 된다. 여기서, 제1 소스 전극은 활성층 상부에 형성되며, 제2 소스 전극은 활성층이 형성되지 않은 부분에 형성된다. 이때, 제1 소스 전극과 제2 소스 전극은 각각 경사진 부분 없이 평평하게 형성된다. 마찬가지로, 제1 드레인 전극은 활성층 상부에 형성되며, 제2 드레인 전극은 활성층이 형성되지 않은 부분에 형성된다. 이때, 제1 드레인 전극과 제2 드레인 전극은 각각 경사진 부분 없이 평평하게 형성된다.
그리고 나서, 후술할 제1 전극 형성시에 제3 소스 전극 및 제3 드레인 전극도 함께 형성한다. 여기서, 상기 제3 소스 전극은 제1 소스 전극과 제2 소스 전극을 연결하도록 형성되며, 상기 제3 드레인 전극은 제1 드레인 전극과 제2 드레인 전극을 연결하도록 형성된다.
이와 같이 소스/드레인 전극의 경사진 부분을 제거한 후 이를 ITO 전극 등으로 연결함으로써, 소스/드레인 전극의 경사진 부분으로 인해 발생하는 절연 파괴(breakdown) 현상을 방지할 수 있고, 이로 인해 소자 불량이 감소하는 효과를 얻을 수 있다.
이러한 일 구현예에 따른 구체적인 구조 및 효과에 대한 설명은 한국등록특허 제1174881호에 기재된 내용을 원용한다.
이후에, f) 상기 절연층 상에 소스 및 드레인 전극을 덮도록 패시베이션층을 형성한다.
다음으로, g) 상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성한다.
유기 발광 소자는 상기 소스 및 드레인 전극 중 하나의 전극에 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극 상에 유기층을 형성하는 단계; 및 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하여 제조될 수 있다.
제1 전극은, 제1 전극과 소스 및 드레인 전극 중 하나의 전극이 연결되는 부위의 패시베이션층에 콘택홀을 형성한 후, 패시베이션층 상에 전도성 물질막을 형성하고 이를 식각함으로써 형성할 수 있다.
전도성 물질막은 알루미늄계 금속막, 몰리브덴계, 은계 금속막, 금속산화물막 또는 이들의 적층막일 수 있으며, 이를 전술한 본 발명에 따른 식각액 조성물로 식각하여 제1 전극을 형성할 수 있다.
상기 금속산화물막은 예를 들면 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO) 또는 인듐갈륨아연산화물(IGZO)막일 수 있고, 바람직하게는 인듐주석산화물막 또는 인듐갈륨아연산화물막일 수 있으나, 이에 제한되는 것은 아니다.
상기 패시베이션층 상에는 제1 전극을 덮도록 절연 물질로 화소 정의막을 더 형성할 수 있다. 그러한 경우에는 화소 정의막에서 제1 전극과 유기층이 연결될 부위를 패터닝하여 홀을 형성한다.
상세히, 화소 정의막(PDL: pixel defining layer)은 제1 전극의 가장 자리를 덮도록 구비된다. 이 화소 정의막은 발광 영역을 정의해주는 역할 외에, 제1 전극의 가장자리와 제2 전극 사이의 간격을 넓혀, 제1 전극의 가장자리 부분에서 전계가 집중되는 현상을 방지함으로써 제1 전극과 제2 전극의 단락을 방지하는 역할을 한다.
이후에, 상기 제1 전극 상에 유기층을 형성한다.
유기층은 정공 주입 수송층, 발광층, 전자 주입 수송층 등이 모두 또는 선택적으로 적층되어 구비될 수 있다. 다만, 발광층은 필수적으로 구비한다.
그리고, 상기 유기층 상에 제2 전극을 형성한다.
상기 제1 전극은 각 화소별로 패터닝되도록 구비된다.
제2 전극의 방향으로 화상을 구현하는 전면 발광형 구조의 경우, 상기 제1 전극은 반사형 전극으로 구비될 수 있다. 이를 위해 Al, Ag 등의 합금으로 구비된 반사막을 구비하도록 한다.
상기 제1 전극을 애노드 전극으로 사용할 경우, 일함수(절대치)가 높은 ITO, IZO, ZnO 등의 금속 산화물로 이루어진 층을 포함하도록 한다. 상기 제1 전극을 캐소드 전극으로 사용할 경우에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등의 일함수(절대치)가 낮은 고도전성의 금속을 사용한다. 따라서, 이 경우에는 전술한 반사막은 불필요하게 될 것이다.
상기 제2 전극은 광투과형 전극으로 구비될 수 있다. 이를 위해 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 등을 박막으로 형성한 반투과 반사막을 포함하거나, ITO, IZO, ZnO 등의 광투과성 금속 산화물을 포함할 수 있다. 상기 제1 전극을 애노드로 할 경우, 제2 전극은 캐소드로, 상기 제1 전 극을 캐소드로 할 경우, 상기 제2 전극은 애노드로 한다.
상기 제2 전극 위로는 보호층이 더 형성될 수 있고, 글라스 등에 의한 밀봉이 이루어질 수 있다.
이하, 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시하나, 이들 실시예는 본 발명을 예시하는 것일 뿐 첨부된 특허청구범위를 제한하는 것이 아니며, 본 발명의 범주 및 기술사상 범위 내에서 실시예에 대한 다양한 변경 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
실시예 및 비교예
(1) 식각액 조성물의 제조
하기 표 1에 기재된 조성 및 함량, 그리고 잔량의 물을 포함하는 식각액 조성물을 제조하였다.
구분 인산 질산 초산 파라 톨루엔 술폰산
제조예 1
(실시예 1)		 66 5 10 2
제조예 2
(비교예 1)		 49 5 10 2
제조예 3
(비교예 2)		 71 5 10 2
제조예 4
(비교예 3)		 65 1 10 2
제조예 5
(비교예 4)		 65 16 10 2
제조예 6
(비교예 5)		 65 5 3 2
제조예 7
(비교예 6)		 65 5 21 2
제조예 8
(비교예 7)		 65 5 10 -
제조예 9
(비교예 8)		 65 5 10 7
(2) 배선의 형성
1) 게이트 전극
글라스 기판 상에 증착 방법으로 Mo/Al/Mo 금속막을 형성하고, 이를 상기 각각의 식각액 조성물로 식각하여 게이트 전극을 형성하였다.
2) 제1 전극
글라스 기판 상에 게이트 전극, 소스 및 드레인 전극을 형성한 후 패시베이션 층을 형성하였다. 이후, 패시베이션층 상에 ITO/APC(AgPdCu)/ITO의 적층 구조를 형성하고, 이를 상기 각각의 식각액 조성물로 식각하여 제1 전극을 형성하였다. 이때 패시베이션 층에 홀(Hole)을 뚫어 드레인과 제1 전극이 접합하여 전기적 신호 전달이 원활이 이뤄질 수 있도록 형성하였다.
실험예 . 식각 특성 평가
상기 각각의 실시예 및 비교예의 방법으로 제조된 유기 발광 표시 장치의 게이트 전극, 제1 전극을 SEM 현미경으로 관찰하여, 식각 특성을 하기 기준에 따라 평가하고, 그 결과를 하기 표 2에 나타내었다.
<사이드에치>
○: (게이트전극) 1.3㎛ 미만
(화소 전극) 0.5㎛ 미만
△: (게이트전극) 1.3㎛ 이상 내지 1.6㎛ 미만
(화소 전극) 0.5㎛ 이상 내지 1.0㎛ 미만
X: (게이트전극) 1.6㎛ 이상
(화소 전극) 1.0㎛ 이상
<테이퍼 각>
○: 30° 이상 내지 50° 미만
△: 50° 이상 내지 70° 미만
X: 30° 미만 또는 70° 이상
구분 게이트 전극 제1 전극(화소 전극)
사이드 에치(㎛) 테이퍼 각(°) 사이드 에치(㎛) (메탈)
잔사 유무
실시예 1 ○ ○ ○ 무
비교예 1 △ △ ○ 유
비교예 2 X △ X 무
비교예 3 ○ X X 유
비교예 4 X △ X 무
비교예 5 △ △ △ 유
비교예 6 X X X 무
비교예 7 △ ○ X 무
비교예 8 ○ △ ○ 유
상기 표 2를 참조하면, 실시예 1의 방법으로 제조된 유기 발광 표시 장치의 게이트 전극은 사이드 에치가 적고, 양호한 테이퍼 각을 나타내었다. 그리고, 제1 전극도 마찬가지로 사이드 에치가 적고, 잔사가 발생하지 않았다.
그러나, 비교예 1 내지 8의 방법으로 제조된 유기 발광표시 장치는 게이트 전극 및 제1 전극은 식각 특성이 떨어져, 전기 배선으로서의 활용도가 떨어졌다.

Claims (7)

  1. a)기판 상에 게이트 전극을 형성하는 단계;
    b)상기 게이트 전극을 포함한 기판 상에 게이트 절연층을 형성하는 단계;
    c)상기 게이트 절연층 상에 활성층을 형성하는 단계;
    d)상기 활성층 상에 절연층을 형성하는 단계;
    e)상기 절연층 상에 상기 활성층과 컨택되는 소스 및 드레인 전극을 형성하는 단계;
    f) 상기 절연층 상에 상기 소스 및 드레인 전극을 덮도록 패시베이션층을 형성하는 단계; 및
    g)상기 소스 및 드레인 전극 중 하나와 전기적으로 연결된 유기 발광 소자를 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조방법에 있어서,
    상기 a)단계는 기판 상에 알루미늄계, 몰리브덴계, 은계 금속막 또는 이들의 적층막을 형성하고 인산 50 내지 70중량%, 질산 2 내지 15중량%, 초산 5 내지 20중량%, 파라 톨루엔 술폰산 0.1 내지 5중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 금속막을 식각하여 게이트 전극을 형성하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법.
  2. 청구항 1에 있어서, 상기 알루미늄계 금속막은 알루미늄막 또는 알루미늄과 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt 및 C 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
  3. 청구항 1에 있어서, 상기 몰리브덴계 금속막은 몰리브덴막 또는 몰리브덴과 Ti, Ta, Cr, Ni, Nd, In 및 Al 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
  4. 청구항 1에 있어서, 상기 은계 금속막은 은막 또는 은과 La, Mg, Zn, In, Ca, Te, Sr, Cr, Co, Mo, Nb, Ta, W, Ni, Nd, Sn, Fe, Si, Ti, Pt, Pd 및 Cu 중에서 선택되는 1종 이상의 금속의 합금막인, 유기 발광 표시 장치의 제조 방법.
  5. 청구항 1에 있어서, 상기 유기 발광 소자를 형성하는 단계는
    상기 소스 및 드레인 전극 중 하나의 전극에 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극 상에 유기층을 형성하는 단계; 및 상기 유기층 상에 제2 전극을 형성하는 단계를 포함하는, 유기 발광 표시 장치의 제조방법.
  6. 청구항 5에 있어서, 상기 제1 전극은 패시베이션층 상에 알루미늄계, 몰리브덴계, 은계 금속막, 금속산화물막 또는 이들의 적층막인 전도성 물질막을 형성하고 인산 50 내지 70중량%, 질산 2 내지 15중량%, 초산 5 내지 20중량%, 파라 톨루엔 술폰산 0.1 내지 5중량% 및 잔량의 물을 포함하는 식각액 조성물로 상기 전도성 물질막을 식각하여 형성하는, 유기 발광 표시 장치의 제조 방법.
  7. 청구항 6에 있어서, 상기 금속산화물막은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐아연주석산화물(IZTO), 카드뮴주석산화물(CTO) 또는 인듐갈륨아연산화물(IGZO)막인, 유기 발광 표시 장치의 제조 방법.
KR1020140021921A 2014-02-25 2014-02-25 유기 발광 표시 장치의 제조 방법 KR102091541B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140021921A KR102091541B1 (ko) 2014-02-25 2014-02-25 유기 발광 표시 장치의 제조 방법
TW104103730A TWI671433B (zh) 2014-02-25 2015-02-04 製造有機發光顯示裝置方法
CN201510082709.5A CN104868062B (zh) 2014-02-25 2015-02-15 制造有机发光显示装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140021921A KR102091541B1 (ko) 2014-02-25 2014-02-25 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150100295A true KR20150100295A (ko) 2015-09-02
KR102091541B1 KR102091541B1 (ko) 2020-03-20

Family

ID=53913749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140021921A KR102091541B1 (ko) 2014-02-25 2014-02-25 유기 발광 표시 장치의 제조 방법

Country Status (3)

Country Link
KR (1) KR102091541B1 (ko)
CN (1) CN104868062B (ko)
TW (1) TWI671433B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049844A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR20190110905A (ko) * 2018-03-21 2019-10-01 동우 화인켐 주식회사 알루미늄계 금속막용 식각 조성물

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6663668B2 (ja) * 2015-09-10 2020-03-13 株式会社ジャパンディスプレイ 表示装置および表示装置の製造方法
KR102368376B1 (ko) * 2015-09-22 2022-02-28 동우 화인켐 주식회사 금속막의 식각액 조성물 및 이를 이용한 액정표시장치용 어레이 기판의 제조방법
CN105463463B (zh) * 2015-11-25 2018-04-24 江阴江化微电子材料股份有限公司 一种AMOLED用ITO-Ag-ITO蚀刻液
KR102503788B1 (ko) * 2017-11-21 2023-02-27 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 디스플레이 장치의 제조방법

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089157A (ko) * 2001-05-18 2002-11-29 닛본 덴기 가부시끼가이샤 액정표시장치용 능동매트릭스기판 및 그 제조방법
KR100579421B1 (ko) * 2004-11-20 2006-05-12 테크노세미켐 주식회사 은 식각액 조성물
KR20060128210A (ko) * 2005-06-09 2006-12-14 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20070000850A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 알루미늄, 몰리브덴, 인듐-틴-옥사이드를 식각하기 위한식각액
KR20070108643A (ko) * 2006-05-08 2007-11-13 엘지.필립스 엘시디 주식회사 알루미늄, 몰리브덴, 인듐 틴 옥사이드를 식각하기 위한식각액
KR20080007002A (ko) * 2006-07-14 2008-01-17 삼성에스디아이 주식회사 유기전계발광소자의 제조방법
KR20080110259A (ko) * 2007-06-15 2008-12-18 동우 화인켐 주식회사 은 식각액 조성물
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
KR20110047983A (ko) * 2009-10-30 2011-05-09 동우 화인켐 주식회사 식각액 조성물
KR20110058408A (ko) * 2009-11-26 2011-06-01 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101174881B1 (ko) 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20130071095A (ko) * 2011-12-20 2013-06-28 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR20130079462A (ko) * 2013-05-29 2013-07-10 삼성디스플레이 주식회사 박막트랜지스터 액정표시장치의 식각액 조성물
KR20140019108A (ko) * 2012-08-03 2014-02-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5084131A (en) * 1990-01-11 1992-01-28 Matsushita Electric Industrial Co., Ltd. Fabrication method for thin film electroluminescent panels
TWI245071B (en) * 2002-04-24 2005-12-11 Mitsubishi Chem Corp Etchant and method of etching
JP2004137586A (ja) * 2002-10-21 2004-05-13 Mitsubishi Chemicals Corp エッチング液及びエッチング方法
JP4428995B2 (ja) * 2003-12-03 2010-03-10 関東化学株式会社 金属膜のエッチング液組成物
TWI308805B (en) * 2006-09-22 2009-04-11 Innolux Display Corp Active matrix oled and fabricating method incorporating the same
KR101520921B1 (ko) * 2008-11-07 2015-05-18 삼성디스플레이 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법
TWI566022B (zh) * 2011-08-04 2017-01-11 東友精細化工有限公司 液晶顯示裝置用陣列基板的製造方法、形成配線的方法及用於多層膜的蝕刻劑組合物
TWI555884B (zh) * 2011-08-22 2016-11-01 東友精細化工有限公司 配線形成方法及銅基金屬膜用蝕刻液組合物
TWI560878B (en) * 2011-11-04 2016-12-01 Dongwoo Fine Chem Co Ltd Method of manufacturing array substrate for liquid crystal display, method of forming metal line, and etching solution composition for metal oxide semiconductor layer
CN104039925B (zh) * 2011-12-28 2016-05-11 韩国首尔步瑞株式会社 蚀刻溶液组合物和使用该蚀刻溶液组合物的湿蚀刻方法

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020089157A (ko) * 2001-05-18 2002-11-29 닛본 덴기 가부시끼가이샤 액정표시장치용 능동매트릭스기판 및 그 제조방법
KR100579421B1 (ko) * 2004-11-20 2006-05-12 테크노세미켐 주식회사 은 식각액 조성물
KR20060128210A (ko) * 2005-06-09 2006-12-14 삼성전자주식회사 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR20070000850A (ko) * 2005-06-28 2007-01-03 엘지.필립스 엘시디 주식회사 알루미늄, 몰리브덴, 인듐-틴-옥사이드를 식각하기 위한식각액
KR20070108643A (ko) * 2006-05-08 2007-11-13 엘지.필립스 엘시디 주식회사 알루미늄, 몰리브덴, 인듐 틴 옥사이드를 식각하기 위한식각액
KR20080007002A (ko) * 2006-07-14 2008-01-17 삼성에스디아이 주식회사 유기전계발광소자의 제조방법
KR20080110259A (ko) * 2007-06-15 2008-12-18 동우 화인켐 주식회사 은 식각액 조성물
KR20090059961A (ko) * 2007-12-07 2009-06-11 주식회사 동진쎄미켐 박막트랜지스터-액정표시장치용 금속 배선 형성을 위한식각액 조성물
KR20110047983A (ko) * 2009-10-30 2011-05-09 동우 화인켐 주식회사 식각액 조성물
KR20110058408A (ko) * 2009-11-26 2011-06-01 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
KR101174881B1 (ko) 2010-06-11 2012-08-17 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR20130071095A (ko) * 2011-12-20 2013-06-28 동우 화인켐 주식회사 액정 표시장치용 어레이 기판 제조방법
KR20140019108A (ko) * 2012-08-03 2014-02-14 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
KR20130079462A (ko) * 2013-05-29 2013-07-10 삼성디스플레이 주식회사 박막트랜지스터 액정표시장치의 식각액 조성물

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180049844A (ko) * 2016-11-03 2018-05-14 삼성디스플레이 주식회사 식각액 조성물, 이를 이용한 배선 패턴 형성 방법 및 유기발광 표시장치의 제조방법
KR20190110905A (ko) * 2018-03-21 2019-10-01 동우 화인켐 주식회사 알루미늄계 금속막용 식각 조성물

Also Published As

Publication number Publication date
CN104868062A (zh) 2015-08-26
TW201533274A (zh) 2015-09-01
TWI671433B (zh) 2019-09-11
KR102091541B1 (ko) 2020-03-20
CN104868062B (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
US8541784B2 (en) Organic light-emitting display
US8319226B2 (en) Thin film transistor and display device
JP5368381B2 (ja) 有機発光表示装置及びその製造方法
US7850501B2 (en) Light-emitting device and method for manufacturing light-emitting device
US6762564B2 (en) Display apparatus
KR102091541B1 (ko) 유기 발광 표시 장치의 제조 방법
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
JP2011048339A (ja) 有機発光表示装置及びその製造方法
KR100615222B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
TW200303627A (en) Light emitting device and manufacturing method thereof
JP2006324536A (ja) 有機発光表示装置
US8710503B2 (en) Organic light-emitting display and method of manufacturing the same
JP2005276542A (ja) 有機発光表示装置
JP6082930B2 (ja) 薄膜トランジスタおよび表示装置
WO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
CN108660458B (zh) 金属膜蚀刻液组合物及利用其的导电图案形成方法
KR101616929B1 (ko) 유기발광 표시장치 제조방법
JP6260992B2 (ja) 薄膜トランジスタおよびその製造方法
KR20110027990A (ko) 유기전계발광표시장치와 이의 제조방법
KR20150100253A (ko) 유기 발광 표시 장치의 제조 방법
KR102457171B1 (ko) 금속막 식각액 조성물 및 이를 이용한 도전 패턴 형성 방법
KR101893992B1 (ko) 5성분계 물질로 이루어진 액티브층을 갖는 박막 트랜지스터 및 이를 구비하는 디스플레이 장치
KR20060108944A (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant