KR20150084681A - 적층형 세라믹 전자 부품 - Google Patents

적층형 세라믹 전자 부품 Download PDF

Info

Publication number
KR20150084681A
KR20150084681A KR1020150006453A KR20150006453A KR20150084681A KR 20150084681 A KR20150084681 A KR 20150084681A KR 1020150006453 A KR1020150006453 A KR 1020150006453A KR 20150006453 A KR20150006453 A KR 20150006453A KR 20150084681 A KR20150084681 A KR 20150084681A
Authority
KR
South Korea
Prior art keywords
ceramic
internal electrode
mol
layer
dielectric
Prior art date
Application number
KR1020150006453A
Other languages
English (en)
Inventor
게이스케 이시다
고이치 야마구치
마코토 엔도
심페이 다나베
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20150084681A publication Critical patent/KR20150084681A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates

Abstract

[과제] 0.5㎛ 이하의 유전체 세라믹층을 갖는 적층형 세라믹 전자 부품의 절연 불량을 개선한다.
[해결 수단] ABO3(단, 상기 A사이트는 적어도 Ba를 포함하고, 상기 B사이트는 적어도 Ti를 포함하는 페로브스카이트형 결정을 나타냄)을 주성분으로 하는 제 1 세라믹 부분과 내부 전극층이 교호로 형성된 적층 구조를 갖는 적층체이며, 상기 내부 전극과 접속하는 외부 전극을 갖는 적층형 세라믹 전자 부품으로서, 상기 외부 전극과 접속하는 내부 전극층의 일단을 제외한 단연부분은 제 2 세라믹 부분과 접하고, 상기 제 2 세라믹 부분은 산화알루미늄을 주성분으로서 포함하는 것을 특징으로 하는, 적층형 세라믹 전자 부품.

Description

적층형 세라믹 전자 부품{LAMINATED CERAMIC ELECTRONIC COMPONENT}
본 발명은, 내부 전극층과 세라믹층이 교호로 적층된 적층형 세라믹 전자 부품에 관한 것이다.
최근, 전자 기기의 소형화, 박형화가 진행되고 있는 중에, 이들 전자 기기에 탑재되는 전자 부품에도 소형인 것이 요구되고 있다. 그 중에서도 적층 세라믹 콘덴서에 관해서는, 박형 민생 기기의 수요에 의해, 전자 부품의 실장 면적에 제한이 이루어져, 소형품의 고용량화가 요구되고 있다.
이러한 시장의 요구로부터, 적층 세라믹 콘덴서는, 용량을 확보하고 소형화하지 않으면 안 된다. 여기에서, 적층 세라믹 콘덴서의 정전 용량은, 식 1로 표시된다.
(식 1)
Figure pat00001
C: 정전 용량, εr: 비유전율, ε0: 진공의 유전율,
S: 내부 전극 중첩 면적, d: 유전체 세라믹층 두께, n: 적층 수
식 1로부터 알 수 있는 바와 같이, 소형화의 요구가 높아지는 가운데, 정해진 형상 치수와 내부 전극의 중첩 면적을 고려하여, 적층 세라믹 콘덴서의 정전 용량을 올리기 위해서는, 세라믹 재료의 고유의 비유전율을 높게 하고, 유전체 세라믹층 두께를 얇게 하고, 내부 전극층 두께를 얇게 하여 적층 수를 늘리는 등으로 조정한다.
그러나, 비유전율은 물질 고유의 값이기 때문에, 신규 유전체 물질의 발견에 이르지 않으면 대폭적인 향상은 예상할 수 없다. 따라서, 내부 전극층 두께나 유전체 세라믹층 두께를 얇게 하는 등, 설계상의 검토를 필요로 한다. 최근, 0.5㎛ 이하의 내부 전극층 및 유전체 세라믹층을 형성하는 적층 세라믹 콘덴서가 요구되고 있다. 그러나, 내부 구조의 박층화에 따라, 쇼트 불량이나 절연 불량이 발생하는 등 문제가 생기고 있다.
특허문헌 1에는, 적층체 내에 위치하는 내부 전극의 단연부분(端緣部分)이, CaZrO3계의 제 2 세라믹 부분에 접함으로써, CaZrO3은 내부 전극층의 Ni와 흡습성이 높으므로, 내부 전극층의 단부를 CaZrO3으로 덮고, 내부 전극층의 단연부분에서의 전극 끊김이나 구상화(球狀化)를 억제하여 절연 내성의 저하가 발생하기 어렵게 하고, 파괴 전계 강도를 높이는 방법이 제안되고 있다.
: 일본 공개특허공보 특개2008-016706호
그러나, 특허문헌 1에서 제안된 구조에서는, CaZrO3계의 제 2 세라믹 부분을, 내부 전극층 단부의 인쇄 처짐부의 슬로프에 대하여 재차 인쇄하여, Ni 내부 전극과의 재료의 흡습성으로부터 구상화를 억제하려고 하고 있지만, CaZrO3의 소결 개시 온도는 내부 전극층의 Ni 입자에 대하여 높기 때문에, CaZrO3이 내부 전극층을 젖게 하기 전에, 단부의 Ni 입자는 구상화되어, 유전체 세라믹층이 0.5㎛ 이하의 박층화에서의 절연 내성의 저하를 억제하기에는 불충분하다.
그래서 본 발명은, 0.5㎛ 이하의 유전체 세라믹층을 갖는 적층형 세라믹 전자 부품에 있어서, 내부 전극층 단부의 내부 전극 성분이 끊어져 구상화된 경우에도, 절연 불량품의 발생을 억제하여, 파괴 전계 강도를 향상시키는 것을 목적으로 하고 있다.
상기 과제를 해결하기 위해서, 본 발명에 따른 적층형 세라믹 전자 부품은 ABO3(단, 상기 A사이트는 적어도 Ba를 포함하고, 상기 B사이트는 적어도 Ti를 포함하는 페로브스카이트형 결정을 나타냄)을 주성분으로 하는 제 1 세라믹 부분과 내부 전극층이 교호로 형성된 적층 구조를 갖는 적층체이며, 상기 내부 전극과 접속하는 외부 전극을 갖는 적층형 세라믹 전자 부품으로서, 상기 외부 전극과 접속하는 내부 전극층의 일단(一端)을 제외한 단연부분은 제 2 세라믹 부분과 접하고, 상기 제 2 세라믹 부분은 산화알루미늄을 주성분으로서 포함하는 것을 특징으로 하고 있다.
즉, 상기 적층체는, ABO3의 페로브스카이트형 결정 세라믹으로 이루어지는 제 1 세라믹 부분과 산화알루미늄을 주성분으로 하는 제 2 세라믹 부분을 갖고, 내부 전극층의 적층체 내에 위치하는 단연부분은 제 2 세라믹 부분과 접하고 있다.
여기에서, 내부 전극층의 단연부분이 제 2 세라믹 부분과 접하고 있는 상태는, 내부 전극층 단부의 끊어져 구상화된 내부 전극 성분이 제 2 세라믹 부분에 의해 두께 방향으로 끼워져 있는 것이 바람직하다.
또한, 제 1 세라믹 부분은 적층형 세라믹 전자 부품의 기능을 갖게 하는 부분이며, 제 2 세라믹 부분은 적층형 세라믹 전자 부품의 신뢰성을 향상시키는 기능을 갖는다.
또한, 제 2 세라믹 부분은, 적층형 세라믹 전자 부품의 제작 공정에서는, 단차(段差) 흡수층으로서 인쇄 적층되는 유기물 함유 그린체(green body)가, 탈 바인더, 소성, 재산화 공정시에, 각종 성분이 확산한 후에 생기는 부분이다.
본 발명의 적층형 세라믹 전자 부품은, 산화알루미늄을 주성분으로 하는 제 2 세라믹 부분이 내부 전극층의 단부와 접하고 있다. 산화알루미늄은 산소와의 결합이 매우 강고하기 때문에, 적층 세라믹 콘덴서 등을 10-11atm 정도의 산소 분압의 환원 분위기에서 소성할 경우, 산소 결함을 용이하게 생성시키지 않는다. 따라서, 산소 결손에 의해 반도체화되지 않고, 고저항이기 때문에, 내부 전극층 단부의 내부 전극 성분이 구상화되고, 내부 전극층 단부 근방의 유전체 세라믹층 두께가, 목적 두께보다도 얇아져도, 절연 불량을 대폭 억제할 수 있다.
또한, 상기 제 2 세라믹 부분에서, 함유되는 Al 양은, 상기 제 2 세라믹 부분을 구성하는 원소 중 40mol% 이상 80mol% 이하의 범위이고, 부성분으로서 Si, Ti, Zr, Ce, Ba, Ca, Y, Mg로부터 선택되는 원소 중에서 적어도 1종류 이상을 포함하는 것을 특징으로 하고 있다.
상기 제 2 세라믹 부분을 구성하는 원소 중, Al의 함유량이 40mol% 미만이면, 주성분으로서의 산화알루미늄의 비율이 떨어져 절연 불량율이 증가해버린다. 또한, 80mol%를 초과하면, 산화알루미늄이 유전체층 중의 유전체 세라믹 입자와 반응하기 쉬워져 바람직하지 않다.
상기 제 2 세라믹 부분에서, 함유되는 Al의 양을 상기의 범위로 함으로써 내부 전극층 단부가 구상화되고, 유전체 세라믹층과 제 2 세라믹 부분이 목적 두께보다도 얇아져도, 제 2 세라믹 부분은 Al 성분을 주성분으로 하기 때문에, 절연 불량을 대폭 개선할 수 있다.
또한, 부성분으로서 Si, Ti, Zr, Ce, Ba, Ca, Y, Mg로부터 선택되는 원소 중에서, 적어도 1종류 이상을 포함함으로써, 난(難)소결성의 산화알루미늄을 소결시킬 수 있다.
제 2 세라믹 부분의 부성분으로서 포함되는 Si는, 주성분인 Al 100mol에 대해, 10mol 이상 90mol 이하로 포함되는 것을 특징으로 하고 있다.
Si 양이 10mol 미만이면, 소결체 세라믹 입자의 입계 성분의 유리(glass) 성분이 적어지며, 양호한 파괴 전계 강도를 유지할 수 없게 되고, 또한 90mol을 초과하면, 주성분으로서의 산화알루미늄의 비율이 떨어져, 절연 불량율이 증가해버린다.
상기 범위로 Si원료를 포함시킴으로써, 산화알루미늄을 주성분으로 하면서도, 난소결성의 산화알루미늄을 제 1 세라믹 부분의 소결 온도로 소결시킬 수 있고, 또한, 절연 불량의 향상과 양호한 파괴 전계 강도를 유지할 수 있다.
본 발명에 의하면, 0.5㎛ 이하의 유전체 세라믹층을 가진 적층형 세라믹 전자 부품에 있어서, 내부 전극층 단부의 내부 전극 성분이 끊어져 구상화된 경우에도, 절연 불량품의 발생을 억제하여, 파괴 전계 강도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서의 외부 전극 접속부를 관찰할 수 있는 개략 단면도이다.
도 2는 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서의 사이드 마진부를 관찰할 수 있는 개략 단면도이다.
도 3은 본 발명의 일 실시형태에 따른 제 1 세라믹 부분과 제 2 세라믹 부분의 계면 부근 상태의 개략도이다.
도 4는 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서의 제조 방법에 관한 것으로, 내부 전극과 단차 흡수층이 인쇄된 용량부(容量部) 그린 시트의 개략적인 단면도이다.
이하에, 본 발명의 적합한 실시형태로서, 적층 세라믹 콘덴서를 예로 들어 설명한다. 동일한 부재(部材)에 대하여는 동일한 부호를 붙이기로 하고, 중복되는 설명을 생략한다. 또한, 도면은 모식적인 것이며, 부재 상호 간의 치수의 비율이나 부재의 형상 등은 실제의 것과 달라도 좋다.
(적층 세라믹 콘덴서)
도 1에 도시된 바와 같이, 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서(10)는, 제 1 세라믹 부분(1)과, 내부 전극층(2)이 교호로 적층된 구성의 적층체(3)로, 내부 전극층(2)과 접속하는 외부 전극(4)을 갖고, 외부 전극(4)과 접속하는 내부 전극층(2)의 일단을 제외한 단연부분은 제 2 세라믹 부분(5)과 접해 있다. 적층체(3)의 형상에 특별히 제한은 없지만, 통상 직방체상이 된다. 또한, 그 치수에도 특별히 제한은 없고, 용도에 따라 적당한 치수로 하면 좋다.
또한, 도 2에 도시된 바와 같이, 외부 전극을 피한 개략적인 단면도에 있어서, 본 발명의 일 실시형태에 따른 적층 세라믹 콘덴서(10)는, 내부 전극층(2)의 적층체(3) 내에 위치하는 단연부분은 제 2 세라믹 부분(5)과 접해 있고, 제 2 세라믹 부분은 내부 전극층(2)의 적층면을 연장한 적층체(3)의 측면까지 연장되어 있다.
또한, 도 3에 도시된 바와 같이, 제 2 세라믹 부분은, 내부 전극층 단부의 끊어져 구상화된 개소를 두께 방향으로 끼워서 존재하는 것이 바람직하다.
(제 1 세라믹 부분의 세라믹 조성)
상술한 제 1 세라믹 부분(1)(유전체 세라믹층)의 조성은, 특별히 한정되는 것은 아니지만, ABO3(단, 상기 A사이트는 적어도 Ba를 포함하고, 상기 B사이트는 적어도 Ti를 포함하는 페로브스카이트형 결정을 나타냄)을 주성분으로 하고, 부원료로서, ABO3 100mol에 대해, Mg가 MgO 환산으로 0.01mol 이상 2.00mol 이하, R의 산화물(단, 상기 R은 Y, Dy, Ho, Yb, Lu, Gd 및 Tb로부터 선택되는 적어도 하나임)을 R2O3 환산으로 0.20mol 이상 1.00mol 이하, SiO2를 0.40mol 이상 2.00mol 이하, Mn의 산화물을 MnO 환산으로 0.00mol 초과, 0.50mol 미만, V의 산화물을 V2O5 환산으로 0.01mol 이상 0.50mol 이하로 나타내는 조성 범위가 바람직하다.
(제 2 세라믹 부분의 세라믹 조성)
상술한 제 2 세라믹 부분(5)의 주성분인 Al의 함유량은, 제 2 세라믹 부분을 구성하는 원소 중 40mol% 이상 80mol% 이하의 범위인 것이 바람직하고, 더 바람직하게는 65mol% 이상 77mol% 이하이다.
상술한 제 2 세라믹 부분을 구성하는 원소 중 Al의 함유량이 40mol% 미만이면, 주성분으로서의 산화알루미늄의 비율이 떨어져, 절연 불량율이 증가해버린다. 또한, 80mol%를 초과하면, 산화알루미늄이 유전체층 중의 유전체 세라믹 입자와 반응하기 쉬워져 바람직하지 않다.
상술한 제 2 세라믹 부분에서, 함유되는 Al의 양을 상기의 범위로 함으로써 내부 전극층 단부가 구상화되고, 유전체 세라믹층과 제 2 세라믹 부분이 목적 두께보다 얇아져도, 제 2 세라믹 부분은 Al 성분을 주성분으로 하기 때문에, 절연 불량을 대폭 개선할 수 있다.
또한, 상술한 제 2 세라믹 부분(5)의 조성에는, 제 1 세라믹 부분으로부터 제 1 세라믹 부분을 구성하는 원소가, 소성 공정에서 소결 확산에 의해 포함되어도 좋다.
상술한 제 2 세라믹 부분(5)의 Si 양은, Al 100mol에 대해, 10mol 이상 90mol 이하의 범위로 포함되며, 더 바람직하게는 20mol 이상 40mol 이하이다. 그 외의 부원료로서 Ti, Zr, Ce, Ba, Ca, Y, Mg로부터 선택되는 적어도 1종류 이상의 원소가 포함되는 것이 바람직하고, 더 바람직하게는 2종류 이상의 원소가 포함되는 것이 바람직하다.
Si 양이 10mol 미만이면, 소결체 세라믹 입자의 입계 성분의 유리 성분이 적어지며, 양호한 파괴 전계 강도를 유지할 수 없게 되고, 또한 90mol을 초과하면, 주성분으로서의 산화알루미늄의 비율이 떨어져, 절연 불량율이 증가해버린다.
(적층 세라믹 콘덴서의 제조)
이러한 적층 세라믹 콘덴서(10)를 제조함에 있어서는, 유전체 세라믹 페이스트의 제작, 내부 전극 페이스트의 제작, 단차 흡수층용 세라믹 페이스트의 제작, 인쇄, 적층, 절단이라는 주지의 방법에 의해, 적층체(3)의 유기 성분 등을 포함한 상태의 것이 제작된다. 다음에, 유기 성분 등을, 탄화, 연소시켜 적층체(3)를 소결시키기 위해서, 탈 바인더 공정, 소성 공정, 재산화 공정을 거친다. 이어서, 소결한 적층체(3)의 단면에 외부 전극(4)이 형성되어, 적층 세라믹 콘덴서(10)가 완성된다.
(유전체 세라믹 페이스트)
본 발명에서의 유전체 세라믹층용 페이스트는, 평균 입자 직경이 20nm 내지 100nm인 유전체 세라믹 분말을 사용하는 것이 바람직하다. 이 범위 내에 평균 입자 직경이 있음으로써, 치밀한 유전체 세라믹 그린 시트를 제작할 수 있다.
유전체 세라믹 페이스트는, 상기 제 1 세라믹 부분의 조성이 되도록, 유전체 세라믹 분말과, 부원료의 산화물 또는 탄산염과, 유기 비히클을 호모 믹서로 혼합한 후, 3롤밀이나 볼밀, 비즈밀에서 분산, 혼련함으로써 제작된다.
상기 유기 비히클은, 바인더 수지를 용제에 용해시켜 수득되는 것이다. 유기 비히클에 사용되는 바인더 수지로서는, 특별히 제한되지 않지만, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더 수지가 예시된다.
또한, 유기 비히클에 사용되는 용제도 특별히 한정되지 않고, 물, 알코올류, 케톤류, 에테르류, 에스테르류, 알칸류, 알켄류, 알킨류, 사이클로알칸류, 방향족류 등의 통상의 용제가 예시된다.
(내부 전극 페이스트)
본 발명에서의 내부 전극 페이스트는, 도전성 분말의 입자 직경으로서는 특별히 제한되지 않지만, 평균 입자 직경이 50nm 내지 200nm인 것을 사용하는 것이 바람직하다. 또한 공재(共材)로서, 도전성 분말의 소결 거동을 늦추기 위해서 첨가되는 유전체 세라믹 분말은, 유전체 세라믹 페이스트로 사용하는 유전체 세라믹 분말과 같은 조성으로, 입자 직경이 평균 입자 직경으로 10nm 내지 50nm 정도인 유전체 세라믹 분말을 사용하는 것이 바람직하다.
공재의 함유량으로서는, 도전성 분말에 대하여 10% 이상 30% 이하가 바람직하다. 공재의 함유량에 의해, 내부 전극층의 소결 수축 거동을 제어하는 것이 가능하게 된다.
상기 도전성 분말은, 니켈 또는 니켈 합금, 구리 또는 구리 합금, 팔라듐, 은 팔라듐 합금 등을 들 수 있지만, 바람직하게는 니켈, 팔라듐 또는 니켈 합금이다.
내부 전극 페이스트는, 준비한 도전성 분말과, 상기 유전체 분말과, 유기 비히클을 호모 믹서로 혼합하고, 3롤밀이나 볼밀에서 분산, 혼련함으로써 제작된다.
상기 유기 비히클은, 바인더 수지를 용제에 용해시켜 수득되는 것이다. 유기 비히클에 사용되는 바인더 수지로서는 특별히 제한되지 않지만, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더 수지가 예시된다.
상기 유기 비히클에 사용되는 용제로는, 수지를 녹일 수 있는 용제이고, 또한 유전체 세라믹 그린 시트에 대하여 튕김, 침지 등의 문제가 발생하지 않는 용제가 사용된다.
(단차 흡수층용 세라믹 페이스트)
본 발명에서의 제 2 세라믹 부분을 형성하기 위해서, 알루미늄 화합물을 무기 주성분으로 하는, 단차 흡수층용 세라믹 페이스트를 준비한다. 알루미늄 화합물로서는, 바람직하게는 산화알루미늄, 베마이트, 알루미늄이소프로폭사이드이다.
또한, 단차 흡수층용 세라믹 페이스트의 무기 부원료로서는 Si, Ti, Zr, Ce, Ba, Ca, Y, Mg로부터 선택되는 원소 중에서 적어도 1종류 이상을 포함하는 것이 바람직하고, Si 원료로서는 SiO2, ZrSiO4, 알콕시실란, 실란커플링제가 예시되고, 바람직하게는 SiO2, 알콕시실란, 실란커플링제이다.
Ti 원료로서는 TiO2, BaTiO3, 티탄테트라이소프로폭사이드 등이 예시되고, Zr원료로서는 ZrO2, YSZ(이트륨 안정화 지르코니아), ZrSiO4, 지르코늄아세틸아세토네이트 등이 예시되고, Ce 원료로서는 CeO2가 예시되며, Ba원료로서는 BaCO3, BaTiO3, Ba-Ca-Si 유리 등이 예시되고, Ca 원료로서는 CaCO3, CaTiO3, 판토텐산 칼슘, Ba-Ca-Si 유리 등이 예시되고, Y 원료로서는 Y2O3, YSZ, 아세트산 이트륨 등이 예시되고, Mg 원료로서는 MgO, MgCO3 등이 예시된다.
이들 부원료는, 난소결성의 산화알루미늄을, 적층 세라믹 콘덴서의 적층체를 소결시키는 온도로 소결시키기 위해서 첨가되는 것이다.
상기 단차 흡수층용 세라믹 페이스트에 사용되는 각종 세라믹 분말은, 페이스트 중에는 미세한 입자인 것이 바람직하고, 비표면적 환산 입자 직경으로 3nm 내지 50nm 범위의 입자로 구성되는 것이 바람직하다.
상기 입자 직경에 들어가지 않는 단차 흡수층용 세라믹 원료 분말은, 볼밀, 비즈밀 등으로 분쇄하여, 상기 입자 직경의 범위 내로 하는 것이 바람직하다.
단차 흡수층용 세라믹 및 전극 페이스트는, 준비한 원료 분말과, 분산제와, 유기 용제를 호모 믹서로 혼합하고, 비즈밀에서 분산, 슬러리화한 후에, 유기 비히클을 섞어 호모 믹서로 혼합한 후에, 이배퍼레이터 등으로 유기 용제를 원하는 범위로 증발 기화시킨 후에, 3롤밀로 혼련함으로써 제작된다.
상기 유기 비히클은, 바인더 수지를 용제에 용해시켜 수득되는 것이다. 유기 비히클에 사용되는 바인더 수지로서는, 특별히 제한되지 않지만, 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 통상의 각종 바인더 수지가 예시된다.
상기 유기 비히클에 사용되는 용제로는, 수지를 녹일 수 있는 용제이고, 또한 유전체 세라믹 그린 시트에 대하여 튕김, 침지 등의 문제가 발생하지 않는 용제가 사용된다.
본 실시형태에 따른 적층 세라믹 콘덴서의 제조 방법을, 도 1, 도 2, 도 4를 참조하면서 이하에 설명한다.
우선, 소성 후에, 도 1, 도 2에 도시된 제 1 세라믹 부분(유전체 세라믹층)(1)을 구성하기 위한 상기 유전체 세라믹 페이스트, 내부 전극층(2)을 구성하기 위한 상기 내부 전극 페이스트, 제 2 세라믹 부분(5)을 구성하기 위한 상기 단차 흡수층용 세라믹 페이스트를 준비한다.
우선, 도 4에 도시된 유전체 세라믹 그린 시트(11)를 형성하기 위해서, 상기 기재한 유전체 세라믹 페이스트를 사용하여, 다이 코트법, 닥터 블레이드법 등에 의해, 지지체로서의 캐리어 필름(14) 위에, 바람직하게는 0.6㎛ 이하, 0.3㎛ 이상의 두께로, 유전체 세라믹 그린 시트를 형성한다.
계속해서, 도 4에 도시된 내부 전극 그린층(12)을 형성하기 위해서, 상기 기재한 내부 전극 페이스트를 사용하고, 유전체 세라믹 그린 시트(11) 위에 스크린 인쇄 등의 인쇄법으로, 바람직하게는 0.6㎛ 이하의 두께로, 소정 패턴의 내부 전극 그린층(12)을 형성하여 건조시킨다.
또한, 도 4에 도시된 단차 흡수층 세라믹 그린층(13)을 형성하기 위해서, 유전체 세라믹 그린 시트(11) 위에서, 내부 전극 그린층(12) 사이의 오목부에, 스크린 인쇄 등의 인쇄법으로, 바람직하게는 내부 전극 그린층(12)과 동등한 두께로, 내부 전극 그린층(12)과 10㎛ 정도의 중첩을 가지고 형성하여 건조시킨다. 이렇게 하여 수득된 그린 시트를, 여기에서는 용량부 그린 시트(20)라고 부르기로 한다. 여기에서, 10㎛ 정도의 중첩을 갖는 것이 바람직하고, 10㎛보다도 크게 중첩되면, 샘플의 신뢰성 이외의 전기 특성에 악영향을 끼치고, 전혀 중첩되지 않도록 하면, 내부 전극 성분의 구상화부(球狀化部)의 유전체 세라믹층에서 차지하는 산화알루미늄 양이 적어져, 대폭적인 효과를 기대할 수 없고, 또한 우량품과 불량품의 편차가 커진다.
상기한 바와 같이 제작한 용량부 그린 시트(20)의 캐리어 필름(14)를 벗기고, 원하는 수의 용량부 그린 시트를 적층하고, 적층 세라믹 콘덴서에서 정전 용량을 형성하는 그린체를 제작하고, 또한 유전체 세라믹 그린 시트(11)만으로 형성되는 그린 시트에서도, 원하는 매수로 적층한 것을 별도로 제작하고, 그린체 적층면의 상하에 열압착하여 접착한다.
다음에, 수득된 적층체를 개편(個片)으로 절단한다. 개편화 방법은 특별히 제한되지 않지만, 눌러자르는 절단 방법이나 다이싱 블레이드법, 레이저 다이싱법 등을 들 수 있다.
(탈 바인더 공정)
탈 바인더 공정에서의 조건은, 산소 분압 10-21atm 이상 10-16atm 이하로, 수소 농도 0.1% 이상 4.0% 이하의 질소 수소 혼합 가스 중에서, 탑 유지 온도 650℃ 이상 850℃ 이하의 조건으로 실시한다. 승온 속도, 유지 시간은 특별히 제한되지 않고, 잔류 카본량이 0.1질량% 이하가 되면 좋다. 탈 바인더 온도를 낮게 하면, 잔류 카본이 많고, 소성 공정에서 적층체로부터 카본이 많이 빠지기 때문에, 탈라미네이션이 발생하기 쉬워진다.
(소성 공정)
소성 공정에서 사용하는 노(瀘)로서는, 예를 들면, 승강형 배치식 분위기 소성노, 푸셔노, 벨트노, 롤러하스킬른, 열간 등방압 가압 소성 등이 예시된다.
소성 조건으로서는, 예를 들면, 600℃/h 이상 20000℃/h 이하의 승온 속도, 유지 시간으로서 1분 이상 2시간 이하, 분위기로서, 질소와 수소와 수증기의 공존 분위기하에서, 수소 농도 0.1% 초과 4.0% 이하로 실시하는 것이 바람직하다. 수소 농도를 지나치게 높게 하면, 탈 바인더 공정에서 남은 카본이 소성 공정에서도 잔류하는 동시에, 재산화 조건이 고온 측으로 시프트하여 바람직하지 않다. 반대로 낮아지면 도전성 분말의 산화가 일어나 바람직하지 않다.
(재산화 공정)
이러한 조건으로 소결시킨 소성 후의 적층체를 재산화 처리한다. 재산화 처리 조건은, 산소 분압을 10-8atm 내지 10-4atm으로 제어한 질소와 수증기의 공존 분위기하에서 실시한다. 또한 유지 온도 800℃ 내지 1050℃의 범위에서 실시하는 것이 바람직하다. 재산화 처리시의 유지 온도가 상기 기재한 온도 범위 미만이면, 유전체 재료의 재산화가 불충분하여, 절연 저항 및 수명 특성이 저하되는 경우가 있다.
이상과 같이 하여 수득된 적층체(3)(소결체 칩)는, 예를 들면, 배럴 연마, 샌드블라스트 등으로 단면(端面) 연마하고, 외부 전극용 페이스트를 소부(燒付)하여 외부 전극(4)이 형성되고, 적층 세라믹 콘덴서(10)가 형성된다.
이상, 본 발명의 실시형태에 대하여 설명하였지만, 본 발명은, 상술한 실시형태에 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위 내에서 다양하게 개변하여 적용할 수 있다.
실시예
이하, 본 발명을 더 상세한 실시예에 기초하여 설명하지만, 본 발명의 요지로부터 일탈하지 않는 범위 내에서 다양하게 개변할 수 있다.
(유전체 세라믹 분말)
BaCO3, CaCO3, TiO2, ZrO2를 원료로 사용하여 Ba:Ca가 96:4, Ti:Zr이 94:6의 원소비가 되도록 각각 조합하고, 700℃ 대기중에서 소성한 후에 비즈밀로 분쇄하여 50nm의 티탄산 지르콘산 바륨 칼슘 입자를 수득하였다.
또한 상기 기재한 티탄산 지르콘산 바륨 칼슘 100mol에 대해, Mg가 0.1mol, Mn이 0.2mol, V가 0.1mol, Y가 0.8mol, Si가 1.3mol, Ba가 0.7mol, Ca가 0.5mol인 조성으로 되는 부원료를 준비하였다. 원료로서, Mg는 MgO, Mn은 MnCO3, V는 V2O5, Y는 Y2O3, Si, Ba, Ca는 SiO2, BaCO3, CaCO3을 혼합, 분쇄, 가소(假燒)함으로써 유리상 미분말(微粉末)로서 준비하였다.
(유전체 세라믹 페이스트의 제작)
우선, 유전체 세라믹층을 구성하기 위한 유전체 그린 시트를 형성하기 위해서, 상기 유전체 세라믹 분말을 사용하여, 유전체 세라믹층용 페이스트를 하기 방법으로 제작하였다.
상기 유전체 세라믹 분말은, 알코올, 케톤, 알칸 등의 유기 용제와 분산제를 혼합한 용제에 섞어, 호모 믹서로 혼합 교반하여 슬러리화한 후, φ0.5mm의 지르코니아 비즈를 사용하여 16시간 분쇄 혼합하였다.
상기 슬러리에, 유기 비히클을 투입하여 호모 믹서로 혼합한 후, φ2.0mm의 지르코니아 볼을 사용하여 24시간 파쇄 혼합하여, 유전체 세라믹층용 페이스트를 제작하였다.
상기 유기 비히클로서는, 폴리비닐부티랄을 에탄올, 2-프로판올, 메틸에틸케톤, 미네랄스피릿, 크실렌의 혼합 용제에 호모 믹서로 용해시켜 제작하였다.
(단차 흡수층 세라믹 페이스트용 무기 분말)
각종 원료를 사용하여, 표 1에 기재한 물질량 조성비를 갖는 것을 제작하였다. 각종 원료는. 베마이트(Al2O3·H2O), 테트라에톡시실란(TEOS), 산화지르코늄(ZrO2), 산화티탄(TiO2), 티탄산바륨(BaTiO3), 티탄산칼슘(CaTiO3), 산화세륨(CeO2), 산화이트륨(Y2O3), 산화마그네슘(MgO)을 사용하였다.
Figure pat00002
(단차 흡수층용 세라믹 페이스트의 제작)
표 1에 기재한 각 단차 흡수층용 세라믹 원료를, 분산제가 용해된 메틸에틸케톤 용제와 혼합하고, 호모 믹서로 혼합 교반하여 슬러리화한 후, φ0.5mm의 지르코니아 비즈를 사용하여 24시간 파쇄 혼합하였다.
상기 슬러리에 유기 비히클을 투입하고, φ0.5mm의 지르코니아 볼을 사용하여 24시간 파쇄 혼합한 후에, 이배퍼레이터로 유기 용제를 휘발시켜 무기 농도(無機 濃度)를 조정하고, 3롤밀로 혼련하여, 단차 흡수층용 세라믹 페이스트를 제작하였다.
상기 유기 비히클로서는, 폴리비닐부티랄과 에틸셀룰로오스를 테르피네올, 메틸에틸케톤의 혼합 용제에 호모 믹서로 용해시켜 제작하였다.
(내부 전극 페이스트의 제작)
Ni 분말(평균 입자 직경 150nm)과, 상기 유전체 세라믹 분말 조성으로 평균 입자 직경 30nm의 티탄산 지르콘산 바륨 칼슘계 유전체 세라믹 분말과 유기 비히클을 준비하였다.
Ni 분말, 30nm 유전체 세라믹 분말, 유기 비히클을 호모 믹서로 혼합한 후에, 초음파 균질기(Homogenizer)로 30분간 분산 처리를 실시하였다.
계속해서, 이배퍼레이터로 용매를 어느 정도 증발시켜, 페이스트 중의 무기 고형분의 농도를 40질량%가 되도록 한 후, 3롤밀로 혼련하고, 점도를 조정하여 제작하였다.
(적층 세라믹 콘덴서의 제작)
우선, 상기 기재한 유전체 세라믹층용 페이스트, 단차 흡수층용 세라믹 페이스트, 내부 전극 페이스트를 준비하였다.
상기 기재한 유전체 세라믹층용 페이스트를 사용하여, 슬롯 다이 코트법에 의해, 지지체로서의 캐리어 필름 위에, 유전체 세라믹 그린 시트를 형성하였다.
계속해서, 내부 전극층을 형성하기 위해서, 상기 기재한 내부 전극 페이스트를 사용하고, 유전체 세라믹 그린 시트 위에, 스크린 인쇄로 내부 전극층 패턴을 형성하여 건조시켰다.
또한 내부 전극 패턴 사이의 오목부에 상기 기재된 단차 흡수층용 세라믹 페이스트를 스크린 인쇄하고, 건조시켰다. 이렇게 하여 용량부 그린 시트를 준비하였다.
또한, 용량부 그린 시트와는 별도로, 캐리어 필름 위에 유전체 세라믹 그린 시트만을 형성한 외층용 그린 시트를 준비하였다.
다음에, 상기 기재한 용량부 그린 시트는 용량부 그린 시트에서, 외층용 그린 시트는 외층용 그린 시트에서 각각 원하는 매수를 적층하였다. 캐리어 필름은, 적층할 때마다 박리하였다.
여기에서, 용량부 그린 시트의 적층 수는, 본 실시예에서는 200층으로 하였다. 계속해서, 원하는 매수로 적층한 외층용 그린 시트를 용량부 그린 시트의 상하면에 적층하고, 열압착하여 소성 전의 절단 전의 기판을 수득하였다. 본 실시예에서는, 외층 부분은 50㎛ 정도가 되도록 하였다.
수득된 상기 기재한 기판은, 눌러자르는 절단법을 적용하여 절단해서, 그린 적층체를 수득하였다.
계속해서 적층체의 유기 성분을, 탄화, 연소시키기 위해서, 탈 바인더 열처리를 실시하였다. 탈 바인더 조건은, 수소 농도 4.0%와 가습한 질소 수소 혼합 가스 중에서, 유지 온도 800℃, 유지 시간 12시간으로 하였다. 승온 속도는 특별히 제한되지 않고, 잔류 카본량이 0.1질량% 이하가 될 때까지 실시하였다.
수득된 탈 바인더 후의 각종 시료체는, 7000℃/h의 승온 속도, 1160℃의 유지 온도, 유지 시간 10분, 소성시의 분위기는, 가습한 질소와 수소의 혼합 가스로, 산소 분압 10-11atm의 조건으로 소성하였다.
이렇게 소결시킨 적층체를, 재산화 처리하였다. 재산화 처리에 있어서는, 본 실시예에서는, 배치노(爐)에서 10-5atm으로 제어한 질소와 수증기의 공존 분위기하에서 실시하였다. 또한 유지 온도는 950℃로 하였다.
수득된 적층체에, 배럴 연마로 단면 연마를 실시하고, Cu 단자 전극용 페이스트를 소부하여 단자 전극을 형성하고, 적층 세라믹 콘덴서를 제작하였다.
(비교예)
(비교예 1)
단차 흡수층용 세라믹 페이스트의 조성을, 유전체 세라믹층용 페이스트와 같은 조성으로 하여 제 2 세라믹 부분을 제작하였다. 조성 이외의 적층 세라믹 콘덴서의 제작 방법은, 실시예와 같게 하였다. 또한, 소성 조건에 관해서는 10000℃/h로 유지 온도 1190℃, 유지 시간 10분으로 하였다.
(비교예 2)
비교예 1에 반해, 유전체 세라믹층 두께를 두텁게 한, 적층 세라믹 콘덴서를 제작하였다. 유전체 세라믹층 두께 이외의 조성, 적층 세라믹 콘덴서의 제작 방법 등은 비교예 1과 같게 하였다.
(비교예 3)
단차 흡수층용 세라믹 페이스트의 조성을, 50nm의 CaZrO3 분말을 사용하여, 이를 주성분 입자로 하고, 소결 조제로서 Ba-Ca-Si 유리와 Y2O3을 첨가하였다. 조성비로서는, CaZrO3 100mol에 대해, Y 0.8mol, Si 1.3mol, Ba 0.7mol, Ca 0.5mol로 하였다. Ba-Ca-Si 유리는, SiO2, BaCO3, CaCO3을 혼합, 분쇄, 가소함으로써 유리상 미분말로서 준비하였다. 제 2 세라믹 부분을 형성하는 단차 흡수층용 세라믹 페이스트의 조성의 변경 이외에, 적층 세라믹 콘덴서의 제작 방법은 실시예와 같게 하였다. 또한, 소성 조건에 관해서는 10000℃/h로 유지 온도 1190℃, 유지 시간 10분으로 하였다.
(적층 세라믹 콘덴서의 평가)
수득된 적층 세라믹 콘덴서는 이하의 평가 방법에 의해, 유전체 세라믹층 두께, 내부 전극층 단부와의 접속상(接續相), 제 2 세라믹 부분의 주성분 동정(同定), 제 2 세라믹 부분의 조성, 쇼트 수, 절연 불량수, 파괴 전압 값을 평가하였다.
(유전체 세라믹층 두께의 평가)
수득된 각 시료의 단면(斷面)을 전계 방출형 주사 전자 현미경(FE-SEM)을 사용하여 2500배로 관찰하여, 유전체 세라믹층 두께를 평가하였다.
(내부 전극층 단부와의 접속상)
수득된 각 시료에서, 내부 전극층과 제 2 세라믹 부분만 노출되도록, 수지에 매립하여 연마하고, 그 연마면에 대하여 EPMA(전자선 마이크로 아날라이저) 분석을 하였다. 평가 조건은, 내부 전극층 단부와 제 2 세라믹 부분이 관찰 시야에 들어오도록 시야를 선택하고, 100㎛×100㎛의 정방형 영역에 대하여, 가속 전압 15kV, 조사 전류 0.3㎂로 하여 매핑 분석하였다.
(제 2 세라믹 부분의 주성분 동정)
수득된 각 시료에서, 제 2 세라믹 부분만 노출되도록, 수지에 매립하여 연마하고, 그 연마면에 대하여 EPMA(전자선 마이크로 아날라이저) 분석을 하였다. 평가 조건은, 내부 전극층 단부와 제 2 세라믹 부분이 관찰 시야에 들어오도록 시야를 선택하고, 30.72㎛×30.72㎛의 정방형 영역에 대하여, 가속 전압 15kV, 조사 전류 0.1㎂로 하여 매핑 분석하였다.
(제 2 세라믹 부분의 조성)
수득된 각 시료에서, 제 2 세라믹 부분이 노출되도록, 수지에 매립하여 연마하고, 그 연마면을, 추가로 이온 밀링 장치를 사용하여 표면을 밀링하고, 초음파 세정 하여 노출된 각 시료의 제 2 세라믹 부분을, EPMA(전자선 마이크로 아날라이저)를 사용하여 정량 분석하였다. 정량 분석에 있어서는, 시료 1 내지 시료 19의 분말을 소결한 시료를 준비하여 표준 시료로 하였다. 평가 조건은, 내부 전극층 단부와 제 2 세라믹 부분이 관찰 시야에 들어오도록 시야를 선택하고, 30.72㎛×30.72㎛의 정방형 영역에 대하여, 가속 전압 15kV, 조사 전류 0.1㎂로 하였다.
(쇼트율)
수득된 소정의 샘플 수의 적층 세라믹 콘덴서 중의 쇼트된 개수(個數)의 비율을 산출하였다. 쇼트율은 각 적층 세라믹 콘덴서 시료의 저항값을 테스터(CDM-2000D)로 측정하여, 저항값이 100Ω 이하가 되는 샘플을 불량품으로 판정함으로써, 100개의 샘플로부터 쇼트율을 구하였다.
(절연 불량율)
상기 기재한 쇼트율 평가에서 수득된 미쇼트의 적층 세라믹 콘덴서 시료 각 40칩에 대하여, ULTRA HIGH RESISTANCE 미터(ADVANTEST사 제조 R8340)를 사용하여 직류 전압 1V를 1분간 인가하고, 실온(25℃)에서의 저항값을 측정하여, 저항값이 106Ω 이하의 시료를 절연 불량품으로 하였다.
(파괴 전압 값)
상기 기재한 절연 불량율 평가에서 수득된, 절연 불량품이 아닌 적층 세라믹 콘덴서 시료에 대하여, 온도 25℃에서 직류 전압을 10V/sec의 조건으로 인가하고, 10mA의 전류가 흘렀을 때의 유전체 세라믹층 두께에 대한 전압 값(단위: V/㎛)을 파괴 전압으로 하였다. 파괴 전압을 측정함으로써, 콘덴서 시료의 내압(耐壓)을 평가하였다. 또한, 이 파괴 전압의 측정은, 20개의 적층 세라믹 콘덴서 시료에 대하여 실시하고, 그 평균값을 파괴 전압으로 하였다.
본 실시예에서의 시료 1 내지 19에 관하여, FE-SEM 관찰 결과, 모든 시료의 유전체 세라믹층 두께가 0.5㎛ 이하인 것을 확인하였다.
본 실시예에서의 시료 1 내지 19에 관하여, EPMA 매핑 평가 결과, 모든 시료의 적층체 내의 내부 전극층 단부는 제 2 세라믹 부분과 접해 있는 것을 확인하였다.
본 실시예에서의 시료 1 내지 19에 관하여, EPMA 매핑 평가 결과, 모든 시료의 제 2 세라믹 부분에서, Al-O 단상(單相)이 매핑 시야 중에서 주성분이 되어 있는 것을 확인하였다.
본 실시예에서의 시료 1 내지 시료 19에 관하여, EPMA에 의한 제 2 세라믹 부분의 조성 분석의 결과로서, 제 2 세라믹 부분에서 차지하는 Al 양, Al에 대한 Si 양에 관하여 표 2에 기재하였다.
본 실시예에서의 시료 1 내지 19 및 비교예에 관한 쇼트율, 절연 불량율, 절연 파괴 전압 값의 평가 결과를 표 2에 기재하였다.
Figure pat00003
표 2에 기재된 바와 같이, 제 2 세라믹 부분이 산화알루미늄을 주성분으로 함으로써, 종래 기술인 제 1 세라믹 부분과 동일한 조성이나, 지르콘산 칼슘에 비해, 쇼트율이 대폭 저감하는 동시에, 절연 불량율도 저하하고, 또한 파괴 전압 값도 높았다.
본 발명의 효과는, 제 2 세라믹 부분을 산화알루미늄으로 함으로써, 적층체 내부의 내부 전극층 단부가 구상화되어, 부분적으로 얇아진 유전체 세라믹층이, 산소와 매우 결합 에너지가 강하고, 산화알루미늄으로 일부 구성되기 때문에, 부분적으로 얇아진 유전체 세라믹층의 내환원성(耐還元性)이 크게 부여되고, 절연 불량이 대폭 개선되며, 파괴 전압 값도 높았다.
또한, 비교예 1, 비교예 3에 관해서는, 0.5㎛ 이하의 유전체 세라믹층 두께에서, 모든 개수가 쇼트되었기 때문에, 비교예 2에서 유전체 세라믹층 두께를 0.5㎛ 이상으로 한 것을 제작하였지만, 본 발명에 따른 실시예의 시료 1 내지 10에서는, 0.5㎛ 이상의 시료인 비교예 2에 비해서도, 대폭적으로 쇼트율, 파괴 전압 값이 개선되었다.
또한 시료 4 내지 시료 16의 평가 결과로 알 수 있는 바와 같이, Si 양이 본 발명에 따른 범위 내에서 제어됨으로써, 쇼트율, 절연 불량율이 더욱 저감되고, 또한 파괴 전압 값도 향상되었다.
또한 Si 양은, 세라믹 입자의 입계를 구성하는 유리 성분의 조성에 영향을 끼치기 때문에, Si 양을 지나치게 많게 하면, 주성분으로서의 산화알루미늄의 비율이 떨어져서 절연 불량율이 증가해버린다. Si 양을 지나치게 적게 하면, 소결체 세라믹 입자의 입계 성분의 유리 성분이 적어지기 때문에, 양호한 파괴 전계 강도를 유지할 수 없다. 그 결과, 산화알루미늄을 포함하는 제 2 세라믹 부분에는 최적의 Si 양이 존재한다.
이상과 같이, 유전체 세라믹층 두께 0.5㎛ 이하에서도, 제 2 세라믹 부분의 주성분을 산화알루미늄으로 함으로써, 쇼트율, 절연 불량율, 파괴 전계 강도가 대폭 개선된다.
본 발명에 따른 적층 세라믹 콘덴서는, 유전체 세라믹층의 두께가 매우 얇아져도, 쇼트 불량, 절연 불량을 억제하고, 또한 높은 파괴 전압 값을 보증한다. 따라서, 박층 다층(薄層 多層)의 적층 세라믹 콘덴서용의 단차 흡수층용의 조성으로서 매우 유의하다. 본 발명에 따른 적층 세라믹 콘덴서는, 높은 용량을 얻을 수 있다. 따라서 각종 통신 기기계의 디커플링 용도, 파형 성형 용도, 필터 용도, 평활 용도, 바이패스 용도로 이용할 수 있다.
1: 제 1 세라믹 부분(유전체 세라믹층)
2: 내부 전극층
3: 적층체
4: 외부 전극
5: 제 2 세라믹 부분
6: 구상화된 내부 전극층 단부
10: 적층 세라믹 콘덴서
11: 유전체 세라믹 그린 시트
12: 내부 전극 그린층
13: 단차 흡수 세라믹 그린층
14: 캐리어 필름
20: 용량부 그린 시트

Claims (3)

  1. ABO3(단, 상기 A사이트는 적어도 Ba를 포함하고, 상기 B사이트는 적어도 Ti를 포함하는 페로브스카이트형 결정을 나타냄)을 주성분으로 하는 제 1 세라믹 부분과 내부 전극층이 교호로 형성된 적층 구조를 갖는 적층체이며, 상기 내부 전극과 접속하는 외부 전극을 갖는 적층형 세라믹 전자 부품으로서,
    상기 외부 전극과 접속하는 내부 전극층의 일단(一端)을 제외한 단연부분(端緣部分)은 제 2 세라믹 부분과 접하고, 상기 제 2 세라믹 부분은 산화알루미늄을 주성분으로서 포함하는 것을 특징으로 하는, 적층형 세라믹 전자 부품.
  2. 제1항에 있어서, 상기 제 2 세라믹 부분에서, 함유되는 Al 양은, 상기 제 2세라믹 부분을 구성하는 금속 원소 중 40mol% 이상 80mol% 이하의 범위이고, 부성분으로서 Si, Ti, Zr, Ce, Ba, Ca, Y, Mg로부터 선택되는 원소 중에서 적어도 1종류 이상을 포함하는 것을 특징으로 하는, 적층형 세라믹 전자 부품.
  3. 제1항 또는 제2항에 있어서, 상기 제 2 세라믹 부분의 부성분으로서 포함되는 Si는, 주성분인 Al 100mol에 대해, 10mol 이상 90mol 이하로 포함되는 것을 특징으로 하는, 적층형 세라믹 전자 부품.
KR1020150006453A 2014-01-14 2015-01-13 적층형 세라믹 전자 부품 KR20150084681A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2014-004030 2014-01-14
JP2014004030 2014-01-14
JP2014215625A JP2015156470A (ja) 2014-01-14 2014-10-22 積層型セラミック電子部品
JPJP-P-2014-215625 2014-10-22

Publications (1)

Publication Number Publication Date
KR20150084681A true KR20150084681A (ko) 2015-07-22

Family

ID=53521938

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150006453A KR20150084681A (ko) 2014-01-14 2015-01-13 적층형 세라믹 전자 부품

Country Status (4)

Country Link
US (1) US20150200055A1 (ko)
JP (1) JP2015156470A (ko)
KR (1) KR20150084681A (ko)
CN (1) CN104779051A (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001723A (ja) * 2014-05-22 2016-01-07 株式会社村田製作所 積層セラミックコンデンサ
JP6449826B2 (ja) * 2015-12-25 2019-01-09 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
US10580584B2 (en) * 2017-06-28 2020-03-03 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
JP2019021816A (ja) * 2017-07-19 2019-02-07 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
JP7227690B2 (ja) * 2017-07-26 2023-02-22 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
KR102597153B1 (ko) * 2018-08-03 2023-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) * 2018-08-09 2019-10-25 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102140622B1 (ko) * 2018-08-23 2020-08-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
CN109364375A (zh) * 2018-11-23 2019-02-22 清华大学 馈通滤波器及其绝缘滤波组件和制作方法
KR20190116138A (ko) 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11600446B2 (en) * 2019-12-27 2023-03-07 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
US11367573B2 (en) * 2019-12-27 2022-06-21 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
JP2022136766A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
JP2022136822A (ja) * 2021-03-08 2022-09-21 Tdk株式会社 セラミック電子部品
KR20230112416A (ko) * 2022-01-20 2023-07-27 삼성전기주식회사 세라믹 전자 부품
KR20240026579A (ko) * 2022-08-22 2024-02-29 삼성전기주식회사 적층형 전자 부품

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2376207B (en) * 2001-05-25 2005-03-30 Kyocera Corp Method of producing ceramic laminates,laminated electronic parts and method of producing the same
JP4933968B2 (ja) * 2007-07-04 2012-05-16 Ｔｄｋ株式会社 セラミック電子部品
US20140022694A1 (en) * 2011-01-04 2014-01-23 Oc Oerlikon Balzers Ag Method for manufacturing high performance multilayer ceramic capacitors
JP5838927B2 (ja) * 2011-10-14 2016-01-06 Tdk株式会社 積層セラミック電子部品

Also Published As

Publication number Publication date
CN104779051A (zh) 2015-07-15
US20150200055A1 (en) 2015-07-16
JP2015156470A (ja) 2015-08-27

Similar Documents

Publication Publication Date Title
KR20150084681A (ko) 적층형 세라믹 전자 부품
JP4991564B2 (ja) 積層セラミックコンデンサ
US9666372B2 (en) Dielectric ceramic composition and ceramic electronic device
KR101836194B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP5316642B2 (ja) 積層セラミックコンデンサの製造方法および積層セラミックコンデンサ
JP6314994B2 (ja) 積層型セラミック電子部品
JP4591448B2 (ja) 誘電体セラミック及びその製造方法、並びに積層セラミックコンデンサ
JP6213337B2 (ja) 誘電体磁器組成物および電子部品
JP5531863B2 (ja) 誘電体磁器組成物およびセラミック電子部品
KR102412983B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20190017655A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TWI793148B (zh) 積層陶瓷電容器及其製造方法
KR102163417B1 (ko) 적층 세라믹 커패시터
JP2018181940A (ja) 積層セラミックコンデンサおよびその製造方法
KR20190016441A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20180113163A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
KR20070026134A (ko) 유전체 자기 조성물의 제조 방법
US11367571B2 (en) Dielectric composition and electronic component
JP5229685B2 (ja) 誘電体セラミック、及び積層セラミックコンデンサ
JP2006347799A (ja) 誘電体セラミック、積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2022088409A (ja) セラミックコンデンサ
KR102491421B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2016134462A (ja) 積層型セラミック電子部品
WO2022270270A1 (ja) 積層セラミックコンデンサ
JP2013197366A (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application