KR20150082171A - 처리 방법 및 처리 장치 - Google Patents

처리 방법 및 처리 장치 Download PDF

Info

Publication number
KR20150082171A
KR20150082171A KR1020157001718A KR20157001718A KR20150082171A KR 20150082171 A KR20150082171 A KR 20150082171A KR 1020157001718 A KR1020157001718 A KR 1020157001718A KR 20157001718 A KR20157001718 A KR 20157001718A KR 20150082171 A KR20150082171 A KR 20150082171A
Authority
KR
South Korea
Prior art keywords
processed
processing
wafer
containers
wafers
Prior art date
Application number
KR1020157001718A
Other languages
English (en)
Other versions
KR102166968B1 (ko
Inventor
아키라 이타쿠라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150082171A publication Critical patent/KR20150082171A/ko
Application granted granted Critical
Publication of KR102166968B1 publication Critical patent/KR102166968B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67769—Storage means
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J11/00—Manipulators not otherwise provided for
    • B25J11/0095—Manipulators transporting wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

피처리체를 수납하는 복수의 용기와, 내부에서 피처리체에 원하는 처리가 실시되는 복수의 처리실과, 피처리체를 일시적으로 보관하는 일시 보관실과, 피처리체를 반송하는 반송 장치를 갖는 처리 장치를 이용하여 피처리체를 처리하는 방법으로서, 상기 복수의 용기로부터 상기 복수의 처리실에 미처리의 피처리체를 반송하는 제1 공정과, 상기 복수의 처리실로부터 상기 일시 보관실에 처리 완료 피처리체를 반송하는 제2 공정과, 어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍에 따라서, 상기 일시 보관실로부터 처리 완료 피처리체의 회수를 시작한 용기에, 다른 용기에 우선하여 순서대로 처리 완료 피처리체를 회수하고, 상기 용기로의 회수를 종료시키는 제3 공정을 포함하는 것을 특징으로 하는 처리 방법이 제공된다.

Description

처리 방법 및 처리 장치{PROCESSING METHOD AND PROCESSING DEVICE}
본 발명은 처리 방법 및 처리 장치에 관한 것이다.
반도체 디바이스나 FPD(Flat Panel Display)의 제조에 있어서, 피처리체로서의 반도체 웨이퍼(이하, 단순히 웨이퍼라고 함)나 액정용 기판 등에는, 성막, 에칭, 산화, 확산 등의 각종 처리가 실시된다. 최근, 이들 처리를 높은 작업 처리량으로 행하기 위해, 멀티 챔버 시스템이라고 불리우는 기판 처리 장치가 이용되고 있다.
기판 처리 장치의 일례로는, 웨이퍼를 수납하는 후프(용기)를 배치 가능한 복수의 로드 포트와, 웨이퍼를 처리하는 복수의 프로세스 모듈과, 처리 완료 웨이퍼를 일시적으로 보관하는 스토리지와, 웨이퍼를 반송하는 반송 장치를 갖는 클러스터형 구조의 장치가 제안되어 있다(예컨대 특허문헌 1 참조).
이 기판 처리 장치는, 웨이퍼를 로드 포트에 배치된 후프→프로세스 모듈→스토리지→로드 포트에 배치된 후프의 순으로 반송한다. 프로세스 모듈에서는, 에칭 처리 등의 원하는 처리가 웨이퍼에 실시된다. 예컨대 CF계 가스와 HBr 가스를 에칭 가스로서 플라즈마 에칭한 웨이퍼 표면에는 CF계 가스나 HBr 가스 등의 잔류 가스가 흡착되어 있다. 이 상태로 프로세스 모듈로부터 반출된 웨이퍼 표면의 CF계 가스나 HBr 가스 등의 잔류 가스는 공기 중의 수분과 반응한다. 그 결과, 부식성 가스가 발생한다. 부식성 가스는 웨이퍼에 흡착하여 웨이퍼 및 그 주변을 부식시킬 우려가 있다. 특히, 로드 포트에 배치된 후프 내는 공기로 채워져 있기 때문에, 처리 완료 웨이퍼로부터 부식성 가스가 발생하는 경우가 있다.
따라서, 웨이퍼를 로드 포트에 배치된 후프에 회수하기 전에, 스토리지라고 불리는 일시 보관실에 일시적으로 보관하는 것이 행해지고 있다. 이 스토리지에 있어서 웨이퍼는 N2 가스 등의 가스에 의해 웨이퍼 주변부의 분위기의 퍼지가 행해진다. 이에 따라, 부식성 가스를 스토리지 내에서 제거하여, 웨이퍼가 로드 포트에 배치된 후프에 회수되었을 때에 후프 내 및 그 주변이 부식성 가스에 의해 오염되는 것을 방지한다.
특허문헌 1 : 일본 특허 공개 제2006-278396호 공보
그러나, 미처리의 웨이퍼가 남아 있는 후프 내에 처리 완료 웨이퍼를 회수하면, 스토리지 내에서 다 제거되지 못한 부식성 가스에 의해, 미처리의 웨이퍼가 부식되는 경우가 있다.
따라서, 로드 포트에 배치된 후프로부터 최종의 미처리 웨이퍼가 반출된 후, 미리 정해진 타이밍에 처리 완료 웨이퍼를 스토리지로부터 회수하는 동작을 시작함으로써, 미처리의 웨이퍼와 처리 완료 웨이퍼가 동일 후프 내에 혼재하지 않도록 제어하는 것이 행해지고 있다.
로드 포트에 배치된 후프로 웨이퍼를 회수하는 방법으로서, 예컨대 4개의 로드 포트(LP1∼LP4)에 각각 배치된 후프가 존재하는 경우에 관해 생각한다. 미처리의 웨이퍼의 반출은 로드 포트(LP1∼LP4)에 배치된 후프에서 거의 동시에 시작하고 있다. 따라서, 통상 처리 완료 웨이퍼의 로드 포트(LP1∼LP4)에 배치된 후프로의 회수도 거의 동시에 시작한다. 그렇게 하면, 스토리지로부터 각 로드 포트(LP)에 배치된 후프로의 회수는, 1번째 웨이퍼를 LP1에 배치된 후프로 회수→2번째 웨이퍼를 LP2에 배치된 후프로 회수→3번째 웨이퍼를 LP3에 배치된 후프로 회수→4번째 웨이퍼를 LP4에 배치된 후프로 회수→5번째 웨이퍼를 LP1에 배치된 후프로 회수→6번째 웨이퍼를 LP2에 배치된 후프로 회수→ㆍㆍㆍ의 순으로 행해진다.
상기 로드 포트에 배치된 후프로의 회수 방법에서는, 웨이퍼는, 로드 포트(LP1∼LP4)에 배치된 후프의 각각에 병렬적으로 평균화되어 회수되어 가기 때문에, 로드 포트에 배치된 후프에 웨이퍼가 모두 회수될 때까지, 어느 하나의 로드 포트에 배치된 후프로의 회수도 종료하지 않는다. 이 때문에, 회수를 시작한 후, 후프를 반출할 때까지 장시간을 요하게 되어, 다음 로트의 처리가 정체된다. 이에 따라, 작업 처리량이 저하되고, 프로세스 모듈이 장시간 사용되지 않아, 아이들 상태가 된다. 그 동안에 프로세스 모듈 내의 컨디션이 변하기 때문에, 새로운 웨이퍼를 처리하기 전에 프로세스 모듈 내의 컨디션을 조절하기 위한 더미 처리가 필요해져, 더욱 생산성이 저하된다.
상기 과제에 대하여, 본 발명의 일양태는, 처리 완료 피처리체의 회수 방법을 적정화함으로써, 작업 처리량을 향상시키는 것이 가능한 처리 방법 및 처리 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 본 발명의 하나의 양태에 의하면,
피처리체를 수납하는 복수의 용기와, 내부에서 피처리체에 원하는 처리가 실시되는 복수의 처리실과, 피처리체를 일시적으로 보관하는 일시 보관실과, 피처리체를 반송하는 반송 장치를 갖는 처리 장치를 이용하여 피처리체를 처리하는 방법으로서,
상기 복수의 용기로부터 상기 복수의 처리실에 미처리의 피처리체를 반송하는 제1 공정과,
상기 복수의 처리실로부터 상기 일시 보관실에 처리 완료 피처리체를 반송하는 제2 공정과,
어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍에 따라서, 상기 일시 보관실로부터 처리 완료 피처리체의 회수를 시작한 용기에, 다른 용기에 우선하여 순서대로 처리 완료 피처리체를 회수하고, 상기 용기로의 회수를 종료시키는 제3 공정
을 포함하는 것을 특징으로 하는 처리 방법이 제공된다.
또한, 상기 과제를 해결하기 위해, 본 발명의 다른 양태에 의하면,
피처리체를 수납하는 복수의 용기와,
내부에서 피처리체에 원하는 처리가 실시되는 복수의 처리실과,
피처리체를 일시적으로 보관하는 일시 보관실과,
피처리체를 반송하는 반송 장치와,
상기 복수의 용기로부터 상기 복수의 처리실에 미처리의 피처리체를 반송하고,
상기 복수의 처리실로부터 상기 일시 보관실에 처리 완료 피처리체를 반송하고,
어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍에 따라서, 상기 일시 보관실로부터 처리 완료 피처리체의 회수를 시작한 용기에, 다른 용기에 우선하여 순서대로 처리 완료 피처리체를 회수하고, 상기 용기로의 회수를 종료시키도록 제어하는 제어부
를 갖는 처리 장치가 제공된다.
본 발명의 일실시형태에 의하면, 처리 완료 피처리체의 회수 방법을 적정화함으로써, 작업 처리량을 향상시킬 수 있다.
도 1은 일실시형태에 따른 처리 장치의 전체 구성도.
도 2는 일실시형태에 따른 처리 장치를 이용한 반송 루트예를 나타낸 도면.
도 3은 일실시형태에 따른 처리 장치를 이용한 반송 루트의 설명도.
도 4는 스토리지로부터 로드 포트로의 반송 루트예를 나타낸 도면.
도 5는 스토리지로부터 로드 포트로의 반송 루트예의 설명도.
도 6은 일실시형태에 따른 스토리지로부터 로드 포트로의 반송 루트예를 나타낸 도면.
도 7은 일실시형태에 따른 스토리지로부터 로드 포트로의 반송 루트예의 설명도.
이하, 본 발명을 실시하기 위한 형태에 관해 도면을 참조하여 설명하지만, 본 발명은 하기의 실시형태에 제한되지는 않고, 본 발명의 범위를 일탈하지 않는 범위에서, 하기의 실시형태에 여러가지 변형 및 치환을 가할 수 있다. 또, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 관해서는 동일한 부호를 붙임으로써 중복 설명을 생략한다.
[처리 장치의 전체 구성]
우선, 본 발명의 일실시형태에 따른 처리 장치의 전체 구성에 관해, 도 1을 참조하면서 설명한다. 도 1은, 일실시형태에 따른 처리 장치의 전체 구성도이다. 처리 장치(10)는, 웨이퍼(W)를 반송하는 반송측 시스템(H)과 웨이퍼(W)에 성막이나 에칭 등의 처리를 행하는 처리측 시스템(S)을 갖고 있다. 반송측 시스템(H)과 처리측 시스템(S)은, 2개의 로드록 모듈(LLM)을 통해 연결되어 있다. 본 실시형태에서는, 로드록 모듈(LLM)은 2개이지만, 이것에 한정되지 않고 3 이상 설치되어도 좋다.
반송측 시스템(H)은, 로드 포트(LP1∼LP4)(이하, 총칭하여 로드 포트(LP)라고도 함)와 로드 모듈(LM)을 갖고 있다. 로드 포트(LP1∼LP4)에는, 4개의 후프(F1∼F4)(이하, 총칭하여 후프(F)라고도 함)가 각각 배치되어 있다. 후프(F1∼F4)는, 복수의 웨이퍼(W)를 수납하는 용기이다. 예컨대, 후프(F) 내에는 25장의 미처리 웨이퍼(W)가 다단으로 수납 가능하다.
로드 모듈(LM)에는, 굴신(屈伸) 및 선회 가능한 2개의 반송 아암(Ar1, Ar2)이 자기 구동에 의해 슬라이드 이동하도록 지지되어 있다. 반송 아암(Ar1, Ar2)은, 선단에 부착된 포크 상에 웨이퍼(W)를 유지하고, 로드 모듈(LM) 상의 레일을 슬라이딩한다.
로드 모듈(LM)에는 위치 맞춤 기구(125)가 부착되어 있다. 미처리의 웨이퍼(W)는, 로드 포트(LP1∼LP4)에 배치되어 있는 후프(F1∼F4)로부터 반출되고, 반송 아암(Ar1, Ar2)의 어느 하나에 유지되면서 반송되고, 위치 맞춤 기구(125)의 회전 배치대(125a)에 배치된다. 회전 배치대(125a)는 웨이퍼(W)를 배치한 상태로 회전하며, 광학 센서(125b)가 웨이퍼(W)의 둘레 가장자리부의 상태를 검출함으로써, 웨이퍼(W)의 위치를 맞춘다.
2개의 로드록 모듈(LLM)의 양끝에는 게이트 밸브(V)가 설치되어 있다. 위치 맞춤후, 웨이퍼(W)는, 로드 모듈(LM)을 경유하여 2개의 로드록 모듈(LLM) 중 어느 하나에 반송된다. 로드록 모듈(LLM)은, 게이트 밸브(V)의 개폐를 제어함으로써, 웨이퍼(W)를 대기측(반송측 시스템(H))과 진공측(처리측 시스템(S)) 사이에서 전달한다.
처리측 시스템(S)에는, 트랜스퍼 챔버(TC) 및 4개의 프로세스 모듈(PM1∼PM4)(이하, 총칭하여 프로세스 모듈(PM)이라고도 함)이 설치되어 있다. 프로세스 모듈(PM1∼PM4)은, 내부에서 웨이퍼(W)에 원하는 처리가 실시되는 복수의 처리실의 일례이다. 본 실시형태에서는, 처리실은 4개이지만, 이것에 한정되지 않고, 6개이어도 좋고 복수이면 된다.
트랜스퍼 챔버(TC)는, 게이트 밸브(V)를 통해 프로세스 모듈(PM1∼PM4)과 연결되어 있다. 트랜스퍼 챔버(TC)는, 굴신 및 선회 가능한 반송 아암(Ar3, Ar4)을 갖고 있다. 웨이퍼(W)는, 반송 아암(Ar3, Ar4)에 유지되면서 프로세스 모듈(PM1∼PM4)에 반송된다. 또, 트랜스퍼 챔버(TC) 및 로드 모듈(LM)은, 웨이퍼(W)를 반송하는 반송 장치의 일례이다.
처리 완료 웨이퍼(W)는, 반송 아암(Ar3, Ar4) 및 반송 아암(Ar1, Ar2)을 이용하여, 로드 포트(LP)에 배치된 후프→로드 모듈(LM)→로드록 모듈(LLM)→트랜스퍼 챔버(TC)→프로세스 모듈(PM)→트랜스퍼 챔버(TC)→로드록 모듈(LLM)→로드 모듈(LM)→스토리지(ST)에 반송된다. 스토리지(ST)는, 로드 모듈(LM)(대기측)에 부착되어 있다. 스토리지(ST)는, 웨이퍼(W)를 일시적으로 보관하는 일시 보관실의 일례이다. 스토리지(ST)는, 내부에 N2 가스를 공급하여, 처리 완료 웨이퍼(W)를 N2 가스에 의해 퍼지해도 좋고, 가스 퍼지를 하지 않고 일정 시간, 처리 완료 웨이퍼(W)를 배치해도 좋다. 이에 따라, 처리한 웨이퍼(W)에 흡착된 부식성 가스를 스토리지(ST) 내에서 제거한다.
(장치 컴퓨터)
여기서, 장치 컴퓨터(EC) 등의 구성에 관해 설명한다. 장치 컴퓨터(EC)는, 복수의 머신 컴퓨터(MC)에 접속되며, 복수의 머신 컴퓨터(MC)를 통괄하고, 처리 장치(10) 전체의 동작을 제어한다. 장치 컴퓨터(EC)는 마스터 제어부, 머신 컴퓨터(MC)는 슬레이브 제어부로서 기능한다. 장치 컴퓨터(EC)는, 복수의 머신 컴퓨터(MC)에 제어신호를 송신함으로써, 각 머신 컴퓨터(MC)에 처리 장치(10)의 각 부의 제어를 지시한다.
장치 컴퓨터(EC)는, 처리 장치(10)를 제어하는 제어부의 일례이다. 복수의 머신 컴퓨터(MC)의 제어 기능도 포함하여, 장치 컴퓨터(EC)와 머신 컴퓨터(MC)에 의해 처리 장치(10)를 제어하는 제어부를 구성해도 좋다.
장치 컴퓨터(EC)는, ROM(Read Only Memory)(205), RAM(Random Access Memory)(210), CPU(Central Processing Unit)(220), 버스(225), 내부 인터페이스(내부 I/F)(230) 및 외부 인터페이스(외부 I/F)(235)를 갖는다. ROM(205) 및 RAM(210)에는, 웨이퍼(W)의 반송이나 처리를 제어하는 프로그램, 각종 레시피, 각종 데이터가 축적되어 있다. 또, ROM(205) 및 RAM(210)은, 기억 장치의 일례이며, EEPROM, 광디스크, 광자기 디스크 등의 기억 장치이어도 좋다. CPU(220)는, ROM(205) 또는 RAM(210)에 기억된 레시피에 따라서, 지정된 웨이퍼(W)의 반송 및 처리를 제어한다. CPU(220)는, 예컨대, 복수매의 웨이퍼(W)의 반송 순서, 반송 루트, 반송 타이밍 등을 제어한다. 버스(225)는, ROM(205), RAM(210), CPU(220), 내부 인터페이스(230) 및 외부 인터페이스(235)의 각 디바이스 사이에서 데이터를 주고받는 경로이다. 내부 인터페이스(230)는, 처리 장치(10) 내의 각 부를 동작시키기 위한 인터페이스이다. 외부 인터페이스(235)는, 호스트 컴퓨터(245), 관리 서버(250) 및 복수의 머신 컨트롤러(MC)의 사이에서 데이터를 송수신하기 위한 인터페이스이다.
장치 컴퓨터(EC)는, LAN(local Area Network)를 통해 처리 장치(10)가 설치되어 있는 공장 전체의 제조 공정을 관리하는 MES(Manufacturing Execution System)으로서의 호스트 컴퓨터(245)에 접속되어 있다. 호스트 컴퓨터(245)는, 장치 컴퓨터(EC)와 연계하여 공장에서의 공정에 관한 실시간 정보를 관리 서버(250)에 보낸다. 또, 장치 컴퓨터(EC) 및 머신 컴퓨터(MC)의 기능은, 소프트웨어로 실현되어도 좋고, 하드웨어로 실현되어도 좋다.
이상, 본 실시형태에 따른 처리 장치(10)의 전체 구성에 관해 설명했다. 다음으로, 본 실시형태에 따른 웨이퍼(W)의 반송에 관해, 도 2 및 도 3을 참조하면서 설명한다.
[웨이퍼의 반송]
도 2는, 일실시형태에 따른 처리 장치(10)에서의 로드 포트(LP1∼LP4)에 배치된 후프(F)로부터 스토리지(ST)까지의 반송 루트예를 나타낸다. 도 3은, 일실시형태에 따른 처리 장치(10)에서의 반송 루트를 설명하기 위한 도면이다. 또, 이하의 설명에 있어서, 로드 포트(LP) 상에는 이미 후프(F)가 배치되어 있는 상태로 하고, 「로드 포트(LP)로부터 웨이퍼(W)를 반출」이라는 기재는, 로드 포트(LP)에 배치된 후프(F)로부터 웨이퍼(W)를 반출하는 의미로 한다. 또한, 「로드 포트(LP)에 웨이퍼(W)를 회수」라는 기재는, 로드 포트(LP)에 배치된 후프(F)에 웨이퍼(W)를 회수하는 의미로 한다.
본 실시형태에서는, 4개의 로드 포트(LP1∼LP4)와 4개의 프로세스 모듈(PM1∼PM4)이 일대일로 대응하여 웨이퍼(W)를 반송한다. 또한, 스토리지(ST) 내는 4개의 블록(STA, STB, STC, STD)으로 구획되며, 4개의 프로세스 모듈(PM1∼PM4)과 4개의 블록(STA, STB, STC, STD)이 일대일로 대응하여 웨이퍼(W)를 반송한다. 따라서, 로드 포트(LP1)로부터 반출된 모든 웨이퍼(W)는, 프로세스 모듈(PM1)에 반송되고, 프로세스 모듈(PM1) 내에서 원하는 처리가 실시되어, 스토리지(ST)의 박스(STA)에 일시 보관된다. 따라서, 로드 포트(LP1)로부터 반출된 웨이퍼(W)는, 다른 프로세스 모듈(PM2∼PM4), 다른 스토리지(ST)의 박스(STB, STC, STD), 다른 로드 포트(LP2∼LP4)에 반송되지는 않는다. 마찬가지로, 로드 포트(LP2, LP3, LP4)로부터 반출된 웨이퍼(W)는, 프로세스 모듈(PM2, PM3, PM4)에 각각 반송되어 원하는 처리가 실시된 후, 스토리지(ST)의 박스(STB, STC, STD)에서 각각 일시 보관된다. 이상, 복수의 로드 포트(LP)로부터 복수의 프로세스 모듈(PM)에 미처리의 웨이퍼(W)를 반송하는 제1 공정의 일례, 및 복수의 프로세스 모듈(PM)로부터 스토리지(ST)에 처리 완료 웨이퍼(W)를 반송하는 제2 공정의 일례를 설명했다. 여기서, 반송의 설명을 간략하게 하기 위해, 로드 포트(LP)와 프로세스 모듈(PM) 사이의 반송 경로, 프로세스 모듈(PM)과 스토리지(ST) 사이의 반송 경로, 스토리지(ST)와 로드 포트(LP)의 반송 경로의 도중에 있는 로드 모듈(LM), 로드록 모듈(LLM), 트랜스퍼 챔버(TC)로의 반송의 기재는 생략하여 설명하고 있다. 이하의 설명에 있어서도 마찬가지로 반송 경로를 생략한 설명에 따라 행한다.
도 3에 나타낸 바와 같이, 1번째로 반송되는 웨이퍼(W)(반송 순서 1, 웨이퍼 NO. 101)는, 로드 포트(LP1)로부터 반출되고, 로드 포트(LP1)→프로세스 모듈(PM1)→스토리지(ST) 내의 블록(STA)에 반송되어 일시 보관된다.
2번째로 반송되는 웨이퍼(W)(반송 순서 2, 웨이퍼 NO. 201)는, 로드 포트(LP2)로부터 반출되고, 로드 포트(LP2)→프로세스 모듈(PM2)→스토리지(ST) 내의 블록(STB)에 반송되어 일시 보관된다.
동일하게 하여, 3, 4번째로 반송되는 웨이퍼(W)(반송 순서 3, 4, 웨이퍼 NO. 301, 401)는, 로드 포트(LP3, LP4)로부터 반출되고, 로드 포트(LP3)→프로세스 모듈(PM3)→스토리지(ST)(블록(STC)), 로드 포트(LP4)→프로세스 모듈(PM4)→스토리지(ST)(블록(STD))에 각각 반송되어, 스토리지(ST)의 각 블록(STC, STD)에 일시 보관된다.
5번째로 반송되는 웨이퍼(W)(반송 순서 5, 웨이퍼 NO. 102)는, 다시 로드 포트(LP1)로부터 반출되어, 로드 포트(LP1)→프로세스 모듈(PM1)→스토리지(ST)(블록(STA))에 일시 보관된다.
이와 같이 하여, 로드 포트(LP)에 배치된 동일 후프(F) 내에 수납된 웨이퍼(W)는 동일 프로세스 모듈(PM)에서 처리되고, 동일 루트를 거쳐 스토리지(ST) 내의 동일 블록에 수납된다. 따라서, 본 실시형태에서는, 로드 포트(LP)에 배치된 하나의 후프(F) 내에 수납된 웨이퍼(W)는, 다른 후프(F) 내에 수납된 웨이퍼(W)와 혼재하여 처리나 스토리지(ST)에 보관되지는 않는다.
스토리지(ST) 내의 블록(STA∼STD)에 일시 보관된 처리 완료 웨이퍼(W)는, 미리 정해진 타이밍에 로드 포트(LP1∼LP4)에 각각 회수되어, 후프(F1∼F4) 내에 수납된다. 그 회수 타이밍에 관해 설명한다.
미처리의 웨이퍼(W)가 남아 있는 후프(F)에 처리 완료 웨이퍼(W)를 회수하면, 처리 완료 웨이퍼(W)의 표면에 부착되어 있는 잔류 가스와 공기 중의 물이 반응하여 발생하는 부식성 가스에 의해 미처리의 웨이퍼(W)가 부식될 우려가 있다. 따라서, 본 실시형태에서는, 로드 포트(LP1∼LP4)로부터 각각 반출된 최종의 미처리 웨이퍼(W)가, 프로세스 모듈(PM1∼PM4)에 각각 반입된 타이밍을, 스토리지(ST)로부터 로드 포트(LP1∼LP4)의 각각에 처리 완료 웨이퍼(W)를 회수하는 시작 타이밍으로 한다. 이에 따라, 미처리의 웨이퍼(W)와 처리 완료 웨이퍼(W)가 로드 포트(LP)에 배치된 동일 후프(F) 내에 혼재하지 않도록 할 수 있다.
단, 스토리지(ST)로부터 각각의 로드 포트(LP1∼LP4)로의 웨이퍼(W)의 회수 시작 타이밍은, 이것에 한정되지 않고, 최종의 미처리 웨이퍼(W)가 각각의 로드 포트(LP1∼LP4)로부터 반출된 타이밍이어도 좋고, 최종의 미처리 웨이퍼(W)가 각각의 프로세스 모듈(PM1∼PM4)로부터 반출된 타이밍이어도 좋고, 최종의 미처리 웨이퍼(W)가 프로세스 모듈(PM1∼PM4)에서 처리후 스토리지(ST)의 각 블록에 반입된 타이밍이어도 좋다.
[웨이퍼의 회수]
또한, 본 실시형태에서는, 어느 하나의 후프(F)의 최종의 미처리 웨이퍼(W)에 대한 처리 타이밍에 따라서, 스토리지(ST)로부터 처리 완료 웨이퍼(W)의 회수를 시작한 후프(F)에, 다른 후프(F)에 우선하여 순서대로 처리 완료 웨이퍼(W)를 회수하고, 상기 후프(F)로의 회수를 먼저 종료시키는 회수 방법을 채택한다(제3 공정). 즉, 제3 공정에서는, 어느 하나의 후프(F)에 처리 완료 웨이퍼(W)를 회수하고 있는 동안, 그 후프(F)의 회수가 끝날 때까지, 로드 포트(LP)에 배치된 다른 후프에 처리 완료 웨이퍼(W)를 회수하지 않는다.
이상에 설명한 본 실시형태의 하나의 후프(F)에 우선적으로 웨이퍼(W)를 회수하는 방법과, 각 후프에 평균적으로 웨이퍼(W)를 회수하는 방법에 관해, 그 차이를 이하에 설명한다.
전술한 바와 같이, 미처리의 웨이퍼(W)의 반출은 로드 포트(LP1∼LP4)에서 거의 동시에 시작하고 있다. 따라서, 처리 완료 웨이퍼(W)의 로드 포트(LP1∼LP4)로의 회수도 거의 동시에 시작한다. 그렇게 하면, 스토리지(ST)의 각 박스(STA, STB, STC, STD)로부터 각 로드 포트(LP1, LP2, LP3, LP4)로의 회수는, 도 4 및 도 5의 「a」에 나타낸 바와 같이, 이하의 순으로 행해진다.
(1) 박스(STA)의 1번째 웨이퍼(101)를 로드 포트(LP1)로 회수
(2) 박스(STB)의 2번째 웨이퍼(201)를 로드 포트(LP2)로 회수
(3) 박스(STC)의 3번째 웨이퍼(301)를 로드 포트(LP3)로 회수
(4) 박스(STD)의 4번째 웨이퍼(401)를 로드 포트(LP4)로 회수
(5) 박스(STA)의 5번째 웨이퍼(102)를 로드 포트(LP1)로 회수ㆍㆍㆍㆍ
이상과 같이 처리 완료 웨이퍼(W)의 회수를 로드 포트(LP1∼LP4)에서 평균적으로 행하는 방법에서는, 모든 로드 포트(LP)에 처리 완료 웨이퍼(W) 모두가 회수될 때까지, 어느 하나의 로드 포트(LP)로의 회수도 종료하지 않는다. 예컨대, 로드 포트(LP1∼LP4)에 배치된 후프(F1∼F4)에 25장씩의 웨이퍼(W)가 수납되어 있는 경우, 도 5의 「b」에 나타낸 바와 같이, 각 로드 포트(LP1∼LP4)에 각각 24장, 합계 96장의 웨이퍼(W)가 회수된 후, 로드 포트(LP1)에 25장째(합계 97장째)의 웨이퍼(W)가 회수된다. 이 때 간신히 로드 포트(LP1)에 배치된 후프(F1)로의 회수가 종료하고, 후프(F1)를 로드 포트(LP1)로부터 반출할 수 있고, 다음 로트를 로드 포트(LP1)에 반입하여 웨이퍼(W) 처리를 시작할 수 있다. 이 때문에, 현재 로트의 웨이퍼(W)의 회수로부터 다음 로트의 웨이퍼(W)의 처리 시작까지 장시간을 요한다. 이에 따라, 작업 처리량이 저하되고, 프로세스 모듈(PM)이 장시간 아이들 상태가 된다. 그 동안에 프로세스 모듈(PM) 내의 컨디션이 변하고, 새로운 웨이퍼(W)를 처리하기 전에 프로세스 모듈(PM) 내의 컨디션을 조정하기 위한 더미 처리가 필요해져, 생산성이 저하된다.
이에 비해, 본 실시형태에서는, 처리 완료 웨이퍼(W)의 회수 방법을 적정화함으로써, 작업 처리량을 향상시키고 생산성을 높일 수 있다. 즉, 본 실시형태에 따른 반송 방법에서는, 도 6 및 도 7의 「a」에 나타낸 바와 같이, 다음 순서로 웨이퍼(W)가 회수된다.
(1) 로드 포트(LP1)로의 웨이퍼 회수
스토리지(ST)의 박스(STA)의 1번째 웨이퍼(101)를 로드 포트(LP1)로 회수→박스(STA)의 2번째 웨이퍼(102)를 로드 포트(LP1)로 회수, ㆍㆍㆍㆍ, 박스(STA)의 25번째 웨이퍼(125)를 로드 포트(LP1)로 회수, 의 순서로 로드 포트(LP1)에 배치된 동일 후프(F1) 내에 웨이퍼(W)를 회수한다.
이에 따라, 로드 포트(LP1)에 배치된 후프(F1)로의 웨이퍼(W)의 회수가 종료한다. 회수가 종료한 후프(F1)는 로드 포트(LP1)로부터 반출되고, 다음 후프(F5)가 로드 포트(LP1)에 반입된다. 그 결과, 도 7의 「b」에 나타낸 바와 같이, 후프(F2)로의 웨이퍼(W)의 회수와 병행하여, 새로운 후프(F5)의 웨이퍼(W)(다음 로트의 웨이퍼(W))가 처리된다.
이와 같이 하여, (1) 로드 포트(LP1)에 배치된 후프(F1)로의 웨이퍼(W)의 회수 종료후, (2) 로드 포트(LP2)에 배치된 후프(F2)로의 웨이퍼(W)의 회수가 시작된다.
(2) 로드 포트(LP2)로의 웨이퍼 회수
박스(STB)의 1번째 웨이퍼(201)를 로드 포트(LP2)로 회수→박스(STB)의 2번째 웨이퍼(202)를 로드 포트(LP2)로 회수→ㆍㆍㆍㆍ→박스(STB)의 25번째 웨이퍼(225)를 로드 포트(LP2)로 회수, 와 같이 로드 포트(LP2)에 배치된 후프(F2)로의 회수를, 다른 후프(F3, F4)에 우선하여 행하고, 그 후프(F2)로의 회수를 종료시키고 나서, 다른 후프(F3, F4)로의 회수를 순서대로 시작한다. 즉, (3) 로드 포트(LP3)로의 웨이퍼(W)의 회수를 종료후, 다시 (4) 로드 포트(LP4)로의 웨이퍼(W)의 회수를 행한다. 이와 같이 하여, 하나의 후프(F)로의 회수를 종료시키고 나서, 다음 후프(F)로의 회수를 시작한다.
이것에 의하면, 우선 로드 포트(LP1)에 배치된 후프(F1)로의 모든 웨이퍼(W)의 회수를 종료한 후, 후프(F1)는 로드 포트(LP1)로부터 반출된다. 이에 따라, 다른 로드 포트(LP2∼LP4)의 웨이퍼(W)의 회수를 대기하지 않고, 다음 로트의 후프(F1)를 로드 포트(LP1)에 반입하여, 다음 로트의 웨이퍼(W)의 처리를 시작할 수 있다. 이에 따라, 작업 처리량을 높이고, 생산성을 높일 수 있다. 또한, 이에 따라, 다른 로드 포트(LP2∼LP4)의 웨이퍼(W)의 회수를 대기하지 않고, 다음 로트의 후프(F1) 내의 웨이퍼(W)를 프로세스 모듈(PM1)에 반입하여, 처리를 실행할 수 있다. 이에 따라, 프로세스 모듈(PM)의 아이들 시간을 단축할 수 있다.
이상에 설명한 바와 같이, 본 실시형태에 의하면, 각 로드 포트(LP)로의 회수 방법을 바꿔, 웨이퍼(W)의 회수를 복수의 로드 포트(LP)에서 평균적으로 행하는 것이 아니라, 스토리지(ST)의 블록 단위로 직렬적으로 회수한다. 즉, 로드 포트(LP)에 배치된, 어떤 후프(F)에 그 후프(F)의 모든 웨이퍼(W)가 회수된 후, 다른 후프(F)로의 회수를 시작하도록 제어하고, 어느 하나의 후프(F)에 웨이퍼(W)를 회수하고 있는 동안은 다른 후프(F)에 웨이퍼(W)를 회수하지 않도록 한다. 이에 따라, 회수가 종료한 후프(F)로부터 순서대로 로드 포트(LP)로부터 반출할 수 있다. 그 결과, 다음 로트의 후프(F)를 조기에 반입할 수 있고, 다음 로트의 미처리의 웨이퍼(W)의 처리를 신속하게 시작할 수 있다. 예컨대, 1장의 웨이퍼(W)의 스토리지(ST)로부터 로드 포트(LP)로의 회수 처리에 걸리는 시간을 15초라고 하면, 각 로드 포트(LP1∼LP4)에 평균적으로 웨이퍼(W)를 회수했을 때와 비교해서, 최초의 후프(F)가 로드 포트(LP)로부터 반출될 때까지, 3(회수하지 않은 나머지 로드 포트수)×24장(나머지 각 로드 포트에 회수했던 매수)×15초(1회의 회수 시간)=18분의 시간을 단축할 수 있다.
또, 본 실시형태에서는, 복수의 로드 포트(LP)와 복수의 프로세스 모듈(PM)을 일대일로 대응시켜 웨이퍼(W)를 반송했다. 이것에 의하면, 로드 포트(LP)에 배치된 동일 후프(F) 내의 웨이퍼(W)는 모두 동일한 조건으로 처리되기 때문에, 프로세스 모듈(PM) 간의 기기 차이의 영향이 없고, 동일 로트 내에서의 품질에 불균일이 생기기 어렵다고 하는 이점이 있다. 이 경우, 각 프로세스 모듈(PM)에서 실행되는 처리는, 동일해도 좋고 상이해도 좋다.
단, 복수의 로드 포트(LP)와 복수의 프로세스 모듈(PM)을 일대일로 대응시키지 않고, 웨이퍼(W)의 처리가 가능한 프로세스 모듈(PM)에 순차적으로, 로드 포트(LP)에 배치된 복수의 후프(F)로부터 웨이퍼(W)를 반송하도록 해도 좋다. 이러한 반송 방법에 의하면, 작업 처리량을 높이고, 생산성을 더욱 높일 수 있다.
또한, 본 실시형태에서는, 미처리의 웨이퍼(W)의 반출은 각 로드 포트(LP)에서 거의 동시에 시작하고, 처리 완료 웨이퍼(W)의 회수도 각 로드 포트(LP)에서 거의 동시에 시작한다고 설명했다. 그러나, 처리 완료 웨이퍼(W)의 스토리지(ST)로부터의 회수 타이밍이 어긋나는 경우도 있다. 예컨대, 로드 포트(LP)에 배치된 하나의 후프(F) 내에 수납된 웨이퍼(W)의 매수가 다른 후프(F) 내에 수납된 웨이퍼(W)의 매수와 상이한 경우에 회수 타이밍이 어긋난다. 또한, 프로세스 모듈(PM)마다 처리 시간이 균등하지 않은 경우에도 회수 타이밍이 어긋난다.
이상, 본 발명의 일실시형태에 따른 처리 방법 및 처리 장치에 관해 설명했다.
본 발명의 일실시형태에 따른 처리 방법 및 처리 장치에 있어서, 상기 어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍은, 상기 어느 하나의 용기로부터 최종 피처리체를 반출한 타이밍, 상기 최종 피처리체를 어느 하나의 처리실에 반입한 타이밍, 상기 최종 피처리체를 어느 하나의 처리실로부터 반출한 타이밍, 또는 상기 최종 피처리체를 상기 일시 보관실에 반입한 타이밍 중 어느 하나이어도 좋다.
상기 제1 공정에서는, 상기 복수의 용기와 상기 복수의 처리실을 일대일로 대응시켜 피처리체를 반송해도 좋다.
상기 제1 공정에서는, 상기 복수의 용기로부터 피처리체의 처리가 가능한 상기 처리실에 피처리체를 반송해도 좋다.
상기 제3 공정에서는, 상기 어느 하나의 용기에 처리 완료 피처리체를 회수하고 있는 동안, 다른 용기에 처리 완료 피처리체를 회수하지 않아도 좋다.
이상, 본 발명의 처리 방법 및 처리 장치를 실시예에 의해 설명했지만, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 범위내에서 여러가지 변형 및 개량이 가능하다. 또한, 상기 실시형태 및 변형예가 복수 존재하는 경우, 모순되지 않는 범위에서 조합할 수 있다.
예컨대, 프로세스 모듈(PM)(처리실)에서 행해지는 처리는, 플라즈마 처리이어도 좋고 그 이외이어도 좋다. 플라즈마 처리가 행해지는 경우, 플라즈마를 발생시키는 수단으로는, 용량 결합형 플라즈마(CCP : Capacitively Coupled Plasma) 발생 수단, 유도 결합형 플라즈마(ICP : Inductively Coupled Plasma) 발생 수단, 헬리콘파 여기형 플라즈마(HWP : Helicon Wave Plasma) 발생 수단, 레이디얼 라인 슬롯 안테나(Radial Line Slot Antenna)로부터 생성한 마이크로파 플라즈마나 SPA(Slot Plane Antenna) 플라즈마를 포함하는 마이크로파 여기 표면파 플라즈마 발생 수단, 전자 사이클로트론 공명 플라즈마(ECR : Electron Cyclotron resonance Plasma) 발생 수단, 상기 발생 수단을 이용한 리모트 플라즈마 발생 수단 등을 이용할 수 있다.
본 발명에 있어서 처리가 실시되는 피처리체는, 상기 실시형태에서 설명에 사용한 (반도체)웨이퍼에 한정되지 않고, 예컨대 플랫 패널 디스플레이(FPD : Flat Panel Display)용 대형 기판, EL 소자 또는 태양 전지용 기판이어도 좋다.
본 국제 출원은, 2012년 11월 7일에 출원된 일본 특허 출원 2012-245821호에 기초하는 우선권 및 2012년 11월 16일에 출원된 미국 가출원 61/727199호에 기초하는 우선권을 주장하는 것으로, 그 전체 내용을 본 국제 출원에 원용한다.
10 : 처리 장치, 125 : 위치 맞춤 기구, EC : 장치 컴퓨터, MC : 머신 컴퓨터, F1∼F4 : 후프, LP1∼LP4 : 로드 포트, LM : 로드 모듈, PM1∼PM4 : 프로세스 모듈, ST : 스토리지, TC : 트랜스퍼 챔버, LLM : 로드록 모듈

Claims (6)

  1. 피처리체를 수납하는 복수의 용기와, 내부에서 피처리체에 원하는 처리가 실시되는 복수의 처리실과, 피처리체를 일시적으로 보관하는 일시 보관실과, 피처리체를 반송하는 반송 장치를 갖는 처리 장치를 이용하여 피처리체를 처리하는 방법으로서,
    상기 복수의 용기로부터 상기 복수의 처리실에 미처리의 피처리체를 반송하는 제1 공정과,
    상기 복수의 처리실로부터 상기 일시 보관실에 처리 완료 피처리체를 반송하는 제2 공정과,
    어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍에 따라서, 상기 일시 보관실로부터 처리 완료 피처리체의 회수를 시작한 용기에, 다른 용기에 우선하여 순서대로 처리 완료 피처리체를 회수하고, 상기 용기에 대한 회수를 종료시키는 제3 공정
    을 포함하는 것을 특징으로 하는 처리 방법.
  2. 제1항에 있어서, 상기 어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍은,
    상기 어느 하나의 용기로부터 최종 피처리체를 반출한 타이밍, 상기 최종 피처리체를 어느 하나의 처리실에 반입한 타이밍, 상기 최종 피처리체를 어느 하나의 처리실로부터 반출한 타이밍, 또는 상기 최종 피처리체를 상기 일시 보관실에 반입한 타이밍 중의 어느 하나인 것인 것을 특징으로 하는 처리 방법.
  3. 제1항에 있어서, 상기 제1 공정에서는, 상기 복수의 용기와 상기 복수의 처리실을 일대일로 대응시켜 피처리체를 반송하는 것을 특징으로 하는 처리 방법.
  4. 제1항에 있어서, 상기 제1 공정에서는, 상기 복수의 용기로부터 피처리체의 처리가 가능한 상기 처리실에 피처리체를 반송하는 것을 특징으로 하는 처리 방법.
  5. 제1항에 있어서, 상기 제3 공정에서는, 상기 어느 하나의 용기에 처리 완료 피처리체를 회수하고 있는 동안, 다른 용기에 처리 완료 피처리체를 회수하지 않는 것을 특징으로 하는 처리 방법.
  6. 피처리체를 수납하는 복수의 용기와,
    내부에서 피처리체에 원하는 처리가 실시되는 복수의 처리실과,
    피처리체를 일시적으로 보관하는 일시 보관실과,
    피처리체를 반송하는 반송 장치와,
    상기 복수의 용기로부터 상기 복수의 처리실에 미처리의 피처리체를 반송하고,
    상기 복수의 처리실로부터 상기 일시 보관실에 처리 완료 피처리체를 반송하고,
    어느 하나의 용기의 최종 피처리체에 대한 처리 타이밍에 따라서, 상기 일시 보관실로부터 처리 완료 피처리체의 회수를 시작한 용기에, 다른 용기에 우선하여 순서대로 처리 완료 피처리체를 회수하고, 상기 용기에 대한 회수를 종료시키도록 제어하는 제어부
    를 갖는 처리 장치.
KR1020157001718A 2012-11-07 2013-10-31 처리 방법 및 처리 장치 KR102166968B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2012245821A JP5981307B2 (ja) 2012-11-07 2012-11-07 処理方法及び処理装置
JPJP-P-2012-245821 2012-11-07
US201261727199P 2012-11-16 2012-11-16
US61/727,199 2012-11-16
PCT/JP2013/079625 WO2014073457A1 (ja) 2012-11-07 2013-10-31 処理方法及び処理装置

Publications (2)

Publication Number Publication Date
KR20150082171A true KR20150082171A (ko) 2015-07-15
KR102166968B1 KR102166968B1 (ko) 2020-10-16

Family

ID=50684565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157001718A KR102166968B1 (ko) 2012-11-07 2013-10-31 처리 방법 및 처리 장치

Country Status (5)

Country Link
US (1) US9865488B2 (ko)
JP (1) JP5981307B2 (ko)
KR (1) KR102166968B1 (ko)
TW (1) TWI609443B (ko)
WO (1) WO2014073457A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6002532B2 (ja) * 2012-10-10 2016-10-05 株式会社日立ハイテクノロジーズ 真空処理装置及び真空処理方法
CN113140483A (zh) * 2021-03-03 2021-07-20 上海璞芯科技有限公司 一种晶圆的传片方法和传片平台

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006278396A (ja) 2005-03-28 2006-10-12 Tokyo Electron Ltd 処理装置及びプログラム
KR100701035B1 (ko) * 2000-06-07 2007-03-29 동경 엘렉트론 주식회사 기판 처리시스템 및 기판 처리방법
JP2008304508A (ja) * 2007-06-05 2008-12-18 Toppan Printing Co Ltd ガラス基板の移載装置
JP2010251655A (ja) * 2009-04-20 2010-11-04 Tokyo Electron Ltd 基板収納方法及び制御装置
KR20110037896A (ko) * 2009-10-05 2011-04-13 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE129359T1 (de) * 1992-08-04 1995-11-15 Ibm Verteilungseinrichtung mit gaszufuhr- abgabevorrichtung zum handhaben und speichern von abdichtbaren tragbaren unter druck stehenden behältern.
EP0582016B1 (en) * 1992-08-04 1997-04-23 International Business Machines Corporation Pressurized sealable transportable containers for storing a semiconductor wafer in a protective gaseous environment
US6157866A (en) * 1997-06-19 2000-12-05 Advanced Micro Devices, Inc. Automated material handling system for a manufacturing facility divided into separate fabrication areas
JPH11121582A (ja) * 1997-10-15 1999-04-30 Mitsubishi Electric Corp 半導体ウェハ製造設備制御方法および半導体ウェハ製造設備
JP2001053130A (ja) * 1999-08-16 2001-02-23 Tokyo Electron Ltd 容器の搬入出装置及び搬入出方法
JP2003124284A (ja) * 2001-10-11 2003-04-25 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP5458633B2 (ja) * 2008-06-20 2014-04-02 株式会社Ｉｈｉ 処理設備及び搬送制御方法
JP5059054B2 (ja) * 2009-05-25 2012-10-24 東京エレクトロン株式会社 基板処理システム、基板検出装置および基板検出方法
JP5504880B2 (ja) * 2009-12-25 2014-05-28 凸版印刷株式会社 カセット搬送制御方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100701035B1 (ko) * 2000-06-07 2007-03-29 동경 엘렉트론 주식회사 기판 처리시스템 및 기판 처리방법
JP2006278396A (ja) 2005-03-28 2006-10-12 Tokyo Electron Ltd 処理装置及びプログラム
JP2008304508A (ja) * 2007-06-05 2008-12-18 Toppan Printing Co Ltd ガラス基板の移載装置
JP2010251655A (ja) * 2009-04-20 2010-11-04 Tokyo Electron Ltd 基板収納方法及び制御装置
KR20110037896A (ko) * 2009-10-05 2011-04-13 도쿄엘렉트론가부시키가이샤 기판 처리 장치, 기판 처리 방법 및 기억 매체

Also Published As

Publication number Publication date
JP2014096420A (ja) 2014-05-22
US9865488B2 (en) 2018-01-09
US20150235886A1 (en) 2015-08-20
TW201423888A (zh) 2014-06-16
TWI609443B (zh) 2017-12-21
WO2014073457A1 (ja) 2014-05-15
JP5981307B2 (ja) 2016-08-31
KR102166968B1 (ko) 2020-10-16

Similar Documents

Publication Publication Date Title
US8055378B2 (en) Device for controlling processing system, method for controlling processing system and computer-readable storage medium stored processing program
US8571703B2 (en) System, method and storage medium for controlling a processing system
KR102385670B1 (ko) 기판 반송 방법 및 기판 처리 장치
US20110265884A1 (en) Twin chamber processing system with shared vacuum pump
KR20080054149A (ko) 반도체 소자 제조 장치
WO2014168006A1 (ja) 基板処理装置、記録媒体及び半導体装置の製造方法
KR20070095098A (ko) 반도체 기판의 이송 장치 및 이를 이용한 기판 이송 방법
JP2010093169A (ja) 基板搬送方法、制御プログラム及び記憶媒体
JPH07335711A (ja) 減圧・常圧処理装置
KR102166968B1 (ko) 처리 방법 및 처리 장치
US9818629B2 (en) Substrate processing apparatus and non-transitory computer-readable recording medium
KR20170056683A (ko) 기판 반송 방법 및 처리 시스템
KR100896472B1 (ko) 반도체소자 제조를 위한 멀티챔버 시스템 및 기판 처리 방법
US10553468B2 (en) Substrate storing method and substrate processing apparatus
JP5997542B2 (ja) 真空処理装置及び真空処理方法
TW201601236A (zh) 容器更換方法
KR102395352B1 (ko) 반송 방법
JP7324811B2 (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
KR101884632B1 (ko) 기판식각장치의 기판 식각 제어방법
JP2005252105A (ja) 基板処理装置
JP2005197543A (ja) 基板処理装置
JP2010245346A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant