KR102385670B1 - 기판 반송 방법 및 기판 처리 장치 - Google Patents

기판 반송 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR102385670B1
KR102385670B1 KR1020160035253A KR20160035253A KR102385670B1 KR 102385670 B1 KR102385670 B1 KR 102385670B1 KR 1020160035253 A KR1020160035253 A KR 1020160035253A KR 20160035253 A KR20160035253 A KR 20160035253A KR 102385670 B1 KR102385670 B1 KR 102385670B1
Authority
KR
South Korea
Prior art keywords
substrate
load lock
processing
wafer
chamber
Prior art date
Application number
KR1020160035253A
Other languages
English (en)
Other versions
KR20160115794A (ko
Inventor
시게루 이시자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160115794A publication Critical patent/KR20160115794A/ko
Application granted granted Critical
Publication of KR102385670B1 publication Critical patent/KR102385670B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67766—Mechanical parts of transfer devices

Abstract

1장의 기판의 반송과 복수매의 기판의 반송이 가능한 로드 록실을 이용하여 효율적으로 기판을 반송하는 것을 목적으로 한다.
기판을 반송하는 반송실의 주위에 배치되어 기판에 처리를 실시하는 복수의 처리실과, 상기 반송실의 주위에 배치되어 대기 분위기와 진공 분위기를 전환 가능한 로드 록실을 구비한 기판 처리 장치의 기판 반송 방법으로서, 상기 로드 록실은, 기판을 1장 반송하는 것이 가능한 제1 영역과, 기판을 복수매 반송하는 것이 가능한 제2 영역 사이에서 기판의 반송 공간을 전환하는 구동부를 가지며, 상기 복수의 처리실에 있어서의 기판의 처리 상황에 따라 상기 로드 록실의 상기 제1 영역 또는 상기 제2 영역 중 어느 하나를 선택하고, 상기 선택된 결과에 따라 상기 구동부를 제어하는 기판 반송 방법이 제공된다.

Description

기판 반송 방법 및 기판 처리 장치{SUBSTRATE TRANSFER METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 기판 반송 방법 및 기판 처리 장치에 관한 것이다.
반도체 제조 공정을 보다 효율적으로 행하기 위해 복수의 처리실이 마련된 클러스터 구조를 갖는 기판 처리 장치가 제안되어 있다. 이러한 구성의 기판 처리 장치에서는, 복수의 처리실에 복수의 기판을 반송하고, 복수의 처리실에서 병행하여 복수의 기판이 처리된다.
복수의 처리실에서 상이한 프로세스를 실행하는 경우, 프로세스 시간이 상이한 경우가 있다. 그와 같은 경우, 복수의 처리실에의 기판의 반입 시나 반출 시가 겹쳐, 선행하는 기판을 하나의 처리실에 반입 또는 반출하고 있는 동안, 다른 처리실에의 기판의 반입 또는 반출이 대기되어 버리는 경우가 있다. 이 대기 시간을 짧게 하기 위해, 진공 상태에 있는 반송실 내에 다음에 처리하는 기판을 배치하는 버퍼부를 마련하는 것도 생각된다. 그러나, 진공측의 아암이 그 버퍼부에의 기판의 반입 및 반출을 행한다고 하는 새로운 반송 시간이 발생함으로써, 더욱 다른 처리실에의 기판의 반입 또는 반출이 대기되어 버리는 일이 일어날 수 있다.
그래서, 특허문헌 1에는, 로드 록실의 내부에 복수의 기판을 배치 가능한 버퍼부를 마련하고, 버퍼부를 사용하여 로드 록실에 복수의 기판을 반입 및 반출 가능한 기판 처리 장치가 제안되어 있다.
특허문헌 1: 일본 특허 공개 제2012-253348호 공보
그러나, 로드 록실의 내부에 버퍼부를 마련함으로써, 로드 록실의 내부의 용적이 증가한다. 이 때문에, 로드 록실 내를 대기 분위기와 진공 분위기 사이에서 전환할 때의 급배기 시간이 증가한다. 이에 의해, 기판 처리 장치의 시스템으로서의 메카니컬한 스루풋의 최대값이 저하한다.
이에 대하여, 로드 록실 내를 급준(急峻)하게 진공 처리 또는 대기 개방하는 수단이 생각되지만, 이 경우, 파티클의 말려 올라감이나 결로 등이 생긴다고 하는 과제가 있다.
또한, 복수매의 기판의 반송이 가능한 로드 록실과, 1장의 기판의 반송이 가능한 로드 록실을 따로따로 마련하여, 기판의 처리 상태에 따라 2개의 로드 록실을 구별지어 쓰는 것이 생각되지만, 이 경우, 풋 프린트가 증대한다.
상기 과제에 대하여, 일측면에서는, 본 발명은 한 장의 기판의 반송과 복수매의 기판의 반송이 가능한 로드 록실을 이용하여 효율적으로 기판을 반송하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 하나의 양태에 따르면, 기판을 반송하는 반송실의 주위에 배치되어 기판에 처리를 실시하는 복수의 처리실과, 상기 반송실의 주위에 배치되어 대기 분위기와 진공 분위기를 전환 가능한 로드 록실을 구비한 기판 처리 장치의 기판 반송 방법으로서, 상기 로드 록실은, 기판을 1장 반송하는 것이 가능한 제1 영역과, 기판을 복수매 반송하는 것이 가능한 제2 영역 사이에서 기판의 반송 공간을 전환하는 구동부를 가지며, 상기 복수의 처리실에 있어서의 기판의 처리 상황에 따라 상기 로드 록실의 상기 제1 영역 또는 상기 제2 영역 중 어느 하나를 선택하고, 상기 선택된 결과에 따라 상기 구동부를 제어하는 기판 반송 방법이 제공된다.
하나의 측면에 따르면, 1장의 기판의 반송과 복수매의 기판의 반송이 가능한 로드 록실을 이용하여 효율적으로 기판을 반송할 수 있다.
도 1은 일실시형태에 따른 기판 처리 장치의 전체 구성의 일례를 나타내는 도면이다.
도 2는 일실시형태에 따른 로드 록실의 종단면의 일례를 나타내는 도면이다.
도 3은 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 도면이다.
도 4는 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 도면이다(도 3의 계속 1).
도 5는 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 도면이다(도 3의 계속 2).
도 6은 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 도면이다(도 3의 계속 3).
도 7은 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 표이다.
도 8은 일실시형태에 따른 웨이퍼의 흐름의 일례를 나타내는 표이다.
이하, 본 발명을 실시하기 위한 형태에 대해서 도면을 참조하여 설명한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 붙임으로써 중복하는 설명을 생략한다.
[기판 처리 장치의 전체 구성]
우선, 본 발명의 일실시형태에 따른 기판 처리 장치(10)의 전체 구성의 일례에 대해서, 도 1을 참조하면서 설명한다. 도 1에 나타내는 기판 처리 장치(10)는 클러스터 구조(멀티 챔버 타입)를 갖는 기판 처리 장치의 일례이다.
기판 처리 장치(10)는, 6개의 처리실(PM)(Process Module), 반송실(VTM)(Vacuum Transfer Module), 2개의 로드 록실(LLM)(Load Lock Module), 로더 모듈(LM)(Loader Module), 3개의 로드 포트(LP)(Load Port) 및 제어부(20)를 갖는다.
6개의 처리실(PM)은, 반송실(VTM)의 주위에 배치되어 웨이퍼에 미리 정해진 처리를 실시한다. 각 처리실(PM)과 반송실(VTM)은 게이트 밸브(V)에 개폐 가능하게 접속되어 있다. 처리실(PM)의 내부는 미리 정해진 진공 분위기로 감압되고, 플라즈마 또는 논플라즈마에 의해 에칭 처리, 성막 처리, 클리닝 처리, 애싱 처리 등의 처리가 웨이퍼에 실시된다.
반송실(VTM)의 내부에는, 웨이퍼를 반송하는 반송 장치(VA)가 배치되어 있다. 반송 장치(VA)는 굴신 및 회전 가능한 2개의 로보트 아암(AC, AD)을 갖는다. 각 로보트 아암(AC, AD)의 선단부에는 각각 픽(C, D)이 부착되어 있다. 반송 장치(VA)는 픽(C, D)의 각각에 웨이퍼를 유지 가능하며, 6개의 처리실(PM)에의 웨이퍼의 반입 및 반출과, 2개의 로드 록실(LLM)에의 웨이퍼의 반입 및 반출을 행한다.
로드 록실(LLM)은 반송실(VTM)과 로더 모듈(LM) 사이에 마련되어 있다. 로드 록실(LLM)은, 대기 분위기와 진공 분위기를 전환하여 웨이퍼를 대기측의 로더 모듈(LM)로부터 진공측의 반송실(VTM)에 반송하거나, 진공측의 반송실(VTM)로부터 대기측의 로더 모듈(LM)에 반송하거나 한다. 본 실시형태에서는, 2개의 로드 록실(LLM)이 구비되어 있다. 이하에서는, 한쪽의 로드 록실(LLM)을 로드 록실(LLM1)로 표기하고, 다른쪽의 로드 록실(LLM)을 로드 록실(LLM2)로 표기하여 구별하는 경우가 있다.
로더 모듈(LM)의 내부는 ULPA 필터에 의해 다운 흐름로 청정하게 유지되며, 대기압보다 약간 양압으로 조압되어 있다. 로더 모듈(LM)의 장변의 측벽에는 3개의 로드 포트(LP)가 구비되어 있다. 각 로드 포트(LP)에는, 예컨대 25장의 웨이퍼가 수용된 FOUP(Front Opening Unified Pod) 또는 빈 FOUP가 부착된다. 로드 포트(LP)는, 웨이퍼(W)가 처리실(PM)을 향하여 반출되고, 또한, 처리실(PM)에서 처리 후의 웨이퍼(W)가 반입되는 웨이퍼(W)의 출입구가 된다.
로더 모듈(LM)의 내부에는 웨이퍼를 반송하는 반송 장치(LA)가 배치되어 있다. 반송 장치(LA)는 굴신 및 회전 가능한 2개의 로보트 아암(AA, AB)을 갖는다. 각 로보트 아암(AA, AB)의 선단부에는 각각 픽(A, B)이 부착되어 있다. 반송 장치(LA)는 픽(A, B)의 각각에 웨이퍼를 유지 가능하며, FOUP에의 웨이퍼의 반입 및 반출과, 2개의 로드 록실(LLM)에의 웨이퍼의 반입 및 반출을 행한다.
로더 모듈(LM)에는 웨이퍼의 위치를 얼라이먼트하는 오리엔터(ORT)가 마련되어 있다. 오리엔터(ORT)는 로더 모듈(LM)의 길이 방향에 관한 일단에 배치되어 있다. 오리엔터(ORT)는 웨이퍼의 중심 위치, 편심량 및 노치 위치를 검출한다. 검출 결과에 기초한 웨이퍼의 보정은, 로더 모듈(LM)의 로보트 아암(AA, AB)으로 행한다.
구체적으로는, 각 로보트 아암(AA, AB)은 로드 포트(LP)에 배치된 FOUP로부터 미처리 웨이퍼를 취출하고, 취출한 웨이퍼를 오리엔터(ORT)에 반송한다. 오리엔터(ORT)의 검출 결과에 기초하여 로더 모듈(LM)로 웨이퍼의 위치가 보정된 후, 각 로보트 아암(AA, AB)은 웨이퍼를 로드 록실(LLM)에 반송한다. 또한, 처리실(PM)에서 처리된 처리 완료 웨이퍼를 로드 록실(LLM)로부터 취출하여, 미리 정해진 FOUP에 배치한다.
또한, 처리실(PM), 로드 록실(LLM), 로더 모듈(LM) 및 로드 포트(LP)의 개수는, 본 실시형태에서 나타내는 개수에 한정되지 않고, 몇 개여도 좋다.
제어부(20)는 CPU(Central Processing Unit)(21), ROM(Read Only Memory)(22), RAM(Random Access Memory)(23), HDD(Hard Disk Drive)(24), 입출력 인터페이스(I/F)(25) 및 디스플레이(26)를 갖는다. 또한, 제어부(20)는 HDD(24)에 한정되지 않고 SSD(Solid State Drive) 등의 다른 기억 영역을 가져도 좋다.
CPU(21)는 프로세스의 순서나 프로세스의 조건이 설정된 레시피에 따라 각 처리실(PM)에 있어서의 웨이퍼의 처리를 제어한다. HDD(24)에는 레시피가 저장되어 있다. 단, 레시피의 기억 영역은 ROM(22)이나 RAM(23)이어도 좋다. HDD(24)나 RAM(23)에는 후술되는 로드 록실(LLM)에 있어서의 전환을 실행하기 위한 프로그램이 기억되어도 좋다. 레시피나 상기 전환을 실행하기 위한 프로그램은 기억 매체에 저장하여 제공되어도 좋다. 또한, 이들 레시피 및 프로그램은 네트워크를 통하여 외부 장치로부터 제공되어도 좋다. 또한, 제어부(20)의 기능은 소프트웨어를 이용하여 동작시킴으로써 실현되어도 좋고, 하드웨어를 이용하여 동작시킴으로써 실현되어도 좋다.
입출력 인터페이스(I/F)(25)는 오퍼레이터가 기판 처리 장치(10)를 관리하기 위해 행하는 커맨드 조작으로부터 입출력 정보를 얻기 위한 인터페이스로서 기능한다. 디스플레이(26)는 각 처리실(PM)에 있어서의 처리 상황 등을 표시한다.
[로드 록실의 내부 구성]
다음에, 로드 록실(LLM)의 내부 구성에 대해서, 도 2를 참조하면서 설명한다. 도 2는 본 발명의 일실시형태에 따른 로드 록실(LLM)의 종단면의 일례를 나타낸다. 도 2에 나타내는 로드 록실(LLM)의 종단면은, 도 1에 나타낸 로드 록실(LLM)의 A-A 단면을 나타낸다. 따라서, 도 2의 (a) 및 도 2의 (b)에 있어서, 로드 록실(LLM)의 케이스(11)의 좌측은 거의 대기 분위기로 유지된 로더 모듈(LM)에 접속되고, 케이스(11)의 우측은 진공 분위기로 유지된 반송실(VTM)에 접속되어 있다. 케이스(11)의 로더 모듈(LM)측의 측벽의 개구에는, 로더 모듈(LM)과의 사이에서 웨이퍼를 반송하기 위한 개폐부(11a)가 마련되어 있다. 마찬가지로, 케이스(11)의 반송실(VTM)측의 측벽의 개구에는, 반송실(VTM)과의 사이에서 웨이퍼를 반송하기 위한 개폐부(11b)가 마련되어 있다.
케이스(11)의 내부에는 웨이퍼(W)를 배치하면서 상하로 구동시키는 구동부(12)가 설치되어 있다. 구동부(12)에는 웨이퍼(W)를 1장 배치 가능한 제1 스테이지(12a)가 마련되어 있다. 웨이퍼(W)는 제1 스테이지(12a) 상의 복수의 유지부(12b)에 의해 유지되어 있다. 제1 스테이지(12a)는 지지부(12c)에 의해 지지되어 있다. 지지부(12c)는 케이스(11)의 외부에 설치된 모터(13)와 접속되어, 모터(13)의 동력에 의해 상하로 승강한다.
제1 스테이지(12a)의 상방에는 제2 스테이지(14)가 마련되어 있다. 제2 스테이지(14)는 제1 스테이지(12a)로부터 돌출하는 봉형의 지지부(12d)에 의해 지지되며, 제1 스테이지(12a)와 일체로 되어 상하로 승강 가능하게 되어 있다. 지지부(12d)는 제1 스테이지(12a)에 배치되는 웨이퍼(W)보다 외주측에 마련되어 있다. 예컨대, 제2 스테이지(14)는 2개 또는 3개 이상의 지지부(12d)에 의해 지지되어 있어도 좋다. 단, 제2 스테이지(14)의 지지 형태는 이것에 한정되지 않는다. 예컨대, 지지부(12d)의 형상은 봉형이 아니어도 좋다.
제2 스테이지(14)는 미리 정해진 매수의 웨이퍼(W)를 저장할 수 있는 버퍼부(15)를 가지며, 웨이퍼(W)를 복수매 연속하여 배치 가능하다. 본 실시형태에서는, 버퍼부(15)는 최대로 처리실(PM)의 수와 동수의 웨이퍼(W)를 배치 가능하게 되어 있다.
케이스(11)의 내부로서, 로더 모듈(LM)측의 측벽의 개구 및 반송실(VTM)측의 측벽의 개구의 상측 및 하측에는, 로드 록실(LLM)의 내부를 구획하기 위한 칸막이판(16, 17)이 수평 방향으로 설치되어 있다.
도 2의 (a)에 나타내는 바와 같이, 구동부(12)에 의해 제1 스테이지(12a) 및 제2 스테이지(14)가 상승한 상태에서는, 칸막이판(16)과 제1 스테이지(12a) 사이는 O 링(18a)에 의해 밀폐된다. 마찬가지로, 칸막이판(17)과 제2 스테이지(14) 사이는 O 링(18b)에 의해 밀폐된다. 또한, 개폐부(11a, 11b)가 폐쇄 상태가 되면, 개폐부(11a, 11b)와 케이스(11) 사이는 O 링(18c, 18d)에 의해 밀폐된다. 또한, O 링(18a∼18d)은 제1 영역(U)을 동적으로 밀폐한 공간으로 하기 위한 시일부의 일례이다. 시일부의 다른 예로서는, O 링(18a∼18d)을 대신하여 벨로우즈를 이용하여도 좋다.
이 상태에서는, 로드 록실(LLM)의 중앙부의 공간에는, 제1 스테이지(12a) 상의 웨이퍼(W)를 반송하는 제1 영역(U)이 형성되고, 로드 록실(LLM)의 중앙부가 매엽식의 로드 록으로서 기능한다. 이 상태의 로드 록실(LLM)에서는, 개폐부(11a, 11b)를 개폐할 때마다 1장의 웨이퍼(W)를 반송 가능하다.
도 2의 (b)에 나타내는 바와 같이, 구동부(12)에 의해 제1 스테이지(12a) 및 제2 스테이지(14)가 하강한 상태에서는, 로드 록실(LLM)의 내부는 제2 스테이지(14) 상의 복수매의 웨이퍼(W)를 반송하는 제2 영역(V)으로 전환된다. 제2 영역(V)은 버퍼를 갖는 로드 록으로서 기능한다. 이 상태의 로드 록실(LLM)에서는, 각 웨이퍼(W)가 개폐부(11a, 11b)로부터 반입 또는 반출 가능하도록 제2 스테이지(14)를 상하시킨다. 이 상태의 로드 록실(LLM)에서는, 개폐부(11a, 11b)를 개폐할 때마다 버퍼부(15)에 배치된 복수매의 웨이퍼(W)를 반송 가능하다.
이와 같이, 본 실시형태에 따른 로드 록실(LLM)은 실내의 로드 록으로서 기능하는 공간을, 1장씩 웨이퍼(W)를 반송하는 제1 영역(U)과 복수매씩 웨이퍼(W)를 반송하는 제2 영역(V)으로 전환할 수 있다. 이에 의해, 실내의 로드 록으로서 기능하는 공간이 제1 영역(U)으로 좁혀진 상태에서는, 급배기 공간이 로드 록실(LLM) 전체의 공간보다 작아져, 로드 록실(LLM)의 급배기를 고속으로 행할 수 있다.
예컨대, 동일 로트를 복수의 처리실(PM)에서 처리하는 등, 복수의 처리실(PM)에서 동일한 프로세스를 실행하는 경우, 각 처리실(PM)에서 행해지는 프로세스 시간은 동일하다. 이 경우, 제어부(20)는 복수의 처리실(PM)에의 웨이퍼(W)의 반입이나 반출이 겹치지 않도록 제어할 수 있다. 따라서, 선행하는 웨이퍼(W)를 하나의 처리실(PM)에 반입 또는 반출하고 있는 동안, 다른 처리실(PM)에의 웨이퍼(W)의 반입 또는 반출이 대기되어 버리는 것은 회피할 수 있다. 이 경우, 제어부(20)는 로드 록실(LLM)의 중앙부의 제1 영역(U)을 사용하여 1장씩 웨이퍼(W)를 반송하도록 제어하는 것이 바람직하다.
한편, 복수의 처리실에서 상이한 프로세스를 실행하는 경우, 각 처리실(PM)에서 행해지는 프로세스 시간은 상이하다. 이 때문에, 복수의 처리실(PM)에의 웨이퍼(W)의 반입이나 반출이 겹치는 일이 일어날 수 있다. 이 경우, 선행하는 웨이퍼(W)를 하나의 처리실(PM)에 반입 또는 반출하고 있는 동안, 다른 처리실(PM)에의 웨이퍼(W)의 반입 또는 반출이 대기되어 버리는 경우가 있다. 이 경우, 제어부(20)는 로드 록실(LLM)의 제2 영역(V)을 사용하여 복수매씩 웨이퍼(W)를 반송하도록 제어하는 것이 바람직하다. 이와 같이 하여, 본 실시형태에 따른 기판 처리 장치(10)에 따르면, 한 장의 웨이퍼(W)의 반송과 복수매의 웨이퍼(W)의 반송이 가능한 로드 록실(LLM)을 이용하여 효율적으로 웨이퍼(W)를 반송할 수 있다.
예컨대, 본 실시형태의 경우, 버퍼부(15)는 최대로 6개의 처리실(PM)과 동수의 6장의 웨이퍼(W)를 배치할 수 있도록 하는 것이 바람직하다. 6개의 처리실(PM)에서 상이한 프로세스가 실행되는 경우, 거의 동시에 로드 록실(LLM)에 반입 또는 반출하고자 하는 웨이퍼(W)의 매수는, 6개의 처리실(PM)에서 처리되는 최대로 6장의 웨이퍼이다. 이 경우, 버퍼부(15)는 최대로 6장의 웨이퍼(W)를 배치할 수 있다. 이에 의해, 하나의 처리실(PM)에서 선행하는 처리가 실시되는 웨이퍼(W)가 로드 록실(LLM)을 반송되고 있는 동안, 다른 처리실(PM)에서 처리가 실시되는 다음 웨이퍼(W)가 로드 록실(LLM)을 사용할 수 없어, 처리실(PM)에의 반입 또는 반출이 대기되어 버리는 것을 회피할 수 있다.
본 실시형태에서는, 로드 록실(LLM)의 내부를 복수의 처리실(PM)에서 행해지는 프로세스의 종류나 각 처리실(PM)에 있어서의 웨이퍼(W)의 처리 상황에 따라, 1장의 웨이퍼(W)의 반송이 가능한 제1 영역(U)과, 복수매의 웨이퍼(W)의 반송이 가능한 제2 영역(V)으로 전환한다. 이러한 구성에 의해, 로드 록실(LLM)을 고속으로 급배기 가능한 매엽 로드 록으로서 기능시키거나, 복수매의 반송이 가능한 버퍼 로드 록으로서 기능시키거나 할 수 있다.
[웨이퍼의 반송]
다음에, 웨이퍼(W)의 반송에 대해서, 도 3∼도 8을 참조하면서 설명한다. 웨이퍼(W)는 반송 장치(LA) 및 반송 장치(VA)를 이용하여 하기의 반송 경로로 로드 포트(LP)로부터 반출되어, 처리실(PM)에 반입된다.
로더 모듈(LM)의 내부에 설치된 반송 장치(LA)는, 우선, 로드 포트(LP)로부터 제1 웨이퍼(W)를 반출하고[도 3의 S1의 (101)로 나타내는 번호의 웨이퍼], 오리엔터(ORT)에 반송하여, 제1 웨이퍼(W)의 위치를 계측한다[도 3의 S2(101)]. 다음에, 반송 장치(LA)는 로드 포트(LP)로부터 제2 웨이퍼(W)를 반출하고, 오리엔터(ORT)에 반송하여, 제2 웨이퍼(W)의 위치를 계측한다[도 3의 S3∼도 4의 S5(102)]. 또한, 반송 장치(LA)는 위치의 계측이 종료한 제1 웨이퍼(W)를 오리엔터(ORT)로부터 반출하여, 로더 모듈(LM)로 위치를 보정한다[도 3의 S3∼도 4의 S5(101)].
그 후, 반송 장치(LA)는 제1 웨이퍼(W)를 로드 록실(LLM1)에 반송한다[도 4의 S6(101)]. 로드 록실(LLM1)에서는 배기 처리(진공 처리)가 행해져, 실내가 대기 분위기로부터 진공 분위기로 전환된다.
로드 록실(LLM1)에서 진공 처리가 행해지고 있는 동안에, 반송 장치(LA)는 제3 웨이퍼(W)를 반출한다[도 4의 S7(103)]. 또한, 반송 장치(LA)는 위치의 계측이 종료한 제2 웨이퍼(W)를 오리엔터(ORT)로부터 반출하여, 로더 모듈(LM)로 제2 웨이퍼(W)의 위치를 보정한다[도 4의 S8(102)].
다음에, 반송 장치(LA)는 제3 웨이퍼(W)를 오리엔터(ORT)에 반송하여, 제3 웨이퍼(W)의 위치를 계측한다[도 5의 S9(103)]. 또한, 반송 장치(LA)는 제2 웨이퍼(W)를 로드 록실(LLM2)에 반송한다[도 5의 S10(102)]. 로드 록실(LLM2)에서는, 실내가 대기 분위기로부터 진공 분위기로 전환된다[도 5의 S10∼S14(102)].
다음에, 반송 장치(LA)는 로드 포트(LP)로부터 제4 웨이퍼(W)를 반출하고[도 5의 S11(104)], 제3 웨이퍼(W)의 위치 계측을 종료한다[도 5의 S11(103)]. 반송 장치(VA)는 로드 록실(LLM1)이 대기 분위기로부터 진공 분위기로 전환된 상태에서, 로드 록실(LLM1)로부터 제1 웨이퍼(W)를 취출하고, 로드 록실(LLM1)을 대기 개방한다[도 5의 S11(101)].
반송 장치(LA)는 위치의 계측이 종료한 제3 웨이퍼(W)를 오리엔터(ORT)로부터 반출하여, 로더 모듈(LM)로 제3 웨이퍼(W)의 위치를 보정한다[도 5의 S12(103)]. 반송 장치(VA)는 제1 웨이퍼(W)를 원하는 처리실(PM)에 반입하여, 처리를 개시한다[도 5의 S12(101)].
다음에, 반송 장치(LA)는 제4 웨이퍼(W)를 오리엔터(ORT)에 반송하여, 제4 웨이퍼(W)의 위치를 계측한다[도 6의 S13(104)]. 로드 록실(LLM2)에 있어서 진공 처리가 종료하면[도 6의 S14(102)], 반송 장치(VA)는 로드 록실(LLM2)로부터 제2 웨이퍼(W)를 취출하고, 로드 록실(LLM2)을 대기 개방한다[도 6의 S15(102)]. 다음에, 반송 장치(LA)는 제3 웨이퍼(W)를 로드 록실(LLM1)에 반송한다[도 6의 S16(103)].
처리실(PM)에서 처리 후, 웨이퍼(W)는 반송 장치(LA) 및 반송 장치(VA)를 이용하여 하기의 반송 경로로 처리실(PM)로부터 반출되어, 로드 포트(LP)에 복귀된다. 반송 장치(VA)는 처리실(PM)로부터 처리 완료된 웨이퍼(W)를 취출하여, 로드 록실(LLM)에 반송한다. 로드 록실(LLM)에서는 급기 처리가 행해져, 실내가 진공 분위기로부터 대기 분위기로 전환된다. 이 상태로, 반송 장치(LA)는 로드 록실(LLM)로부터 웨이퍼(W)를 취출하여, 로드 포트(LP)에 반송한다.
도 7에는 상기 각 웨이퍼(W)의 반송 및 그에 이어지는 웨이퍼(W)의 반송의 시간 도표가 나타나 있다. 시간 1에서 반송 장치(LA)의 픽(A)은 제1 웨이퍼(이하, 「W101」로 표기함)를 로드 포트(LP)로부터 반출한다. 시간 2에서 반송 장치(LA)의 픽(A)은 W101을 오리엔터(ORT)에 반송한다. 시간 3에서 W101이 오리엔터(ORT)로 계측되고 있는 동안에, 반송 장치(LA)의 픽(A)은 제2 웨이퍼(이하, 「W102」라고 표기함)를 로드 포트(LP)로부터 반출한다. 시간 4에서 반송 장치(LA)의 픽(B)은 W101을 오리엔터(ORT)로부터 반출한다. 시간 5에서 반송 장치(LA)의 픽(A)은 W102를 오리엔터(ORT)에 반송한다. 시간 6에서 W102가 오리엔터(ORT)로 계측되고 있는 동안에, 반송 장치(LA)의 픽(B)은 W101을 로드 록실(LLM1)에 반입한다. 로드 록실(LLM1)은 시간 10까지 진공 처리된다.
시간 7에서 반송 장치(LA)의 픽(A)은 제3 웨이퍼(이하, 「W103」이라고 표기함)를 로드 포트(LP)로부터 반출한다. 시간 8에서 반송 장치(LA)의 픽(B)은 W102를 오리엔터(ORT)로부터 반출한다. 시간 9에서 반송 장치(LA)의 픽(A)은 W103을 오리엔터(ORT)로 반출한다. 시간 10에서 W103가 오리엔터(ORT)로 계측되고 있는 동안에, 반송 장치(LA)의 픽(B)은 W102를 로드 록실(LLM2)에 반입한다. 로드 록실(LLM2)은 시간 14까지 진공 처리된다.
시간 11에서 반송 장치(LA)의 픽(A)은 제4 웨이퍼(이하, 「W104」라고 표기함)를 로드 포트(LP)로부터 반출한다. 또한, 시간 11에서 반송 장치(VA)의 픽(C)은 W101을 로드 록실(LLM1)로부터 반출한다.
시간 12에서 반송 장치(LA)의 픽(B)은 W103을 오리엔터(ORT)로부터 반출한다. 로드 록실(LLM1)은 시간 15까지 대기 개방된다. 또한, 시간 12에서 반송 장치(VA)의 픽(C)은 W101을 처리실(PM1)에 반입한다. 시간 13에서 반송 장치(LA)의 픽(A)은 W104를 오리엔터(ORT)로 반출한다. 시간 14에서 W104는 오리엔터(ORT)로 계측된다. 시간 15에서 반송 장치(VA)의 픽(C)은 W102를 로드 록실(LLM1)로부터 반출한다. 시간 16으로써 반송 장치(VA)의 픽(C)은 W102를 처리실(PM2)에 반입하며, 반송 장치(LA)의 픽(B)은 W103을 로드 록실(LLM1)에 반입한다.
[처리실에의 웨이퍼의 반입출]
처리실(PM)에의 웨이퍼(W)의 반입 및 반출의 기본 흐름은, 웨이퍼리스 드라이 클리닝(이하, 「WLDC: Wafer Less Dry Cleaning」이라고 함)의 유무에 따라 상이하다. WLDC의 공정이 없는 경우, 처리실(PM)에의 웨이퍼(W)의 반입 및 반출의 흐름은, 웨이퍼(1장째) 반입→처리→웨이퍼(1장째) 반출→웨이퍼(2장째) 반입→처리→웨이퍼(2장째) 반출→···이 된다.
한편, WLDC의 공정이 있는 경우, 처리실(PM)에의 웨이퍼(W)의 반입 및 반출의 흐름은, 웨이퍼(1장째) 반입→처리→웨이퍼(1장째) 반출→클리닝→웨이퍼(2장째) 반입→처리→웨이퍼(2장째) 반출→클리닝→···이 된다.
[웨이퍼의 반송: WLDC가 없는 경우]
다음에, WLDC가 없는 경우의 웨이퍼의 반송에 대해서 도 8을 참조하면서 설명한다. 도 8에서는, 6개의 처리실(PM)에 대하여 동일한 프로세스가 실행되는 경우[즉, 6개의 처리실(PM)에서 프로세스 시간이 동일한 경우]의 각 웨이퍼(W)의 반송 타이밍의 일례를 나타낸다.
이 경우, 로드 록실(LLM)의 사이클 시간은, 로드 록실(LLM)의 대수에 따른 간격으로 처리실(PM)에 대하여 웨이퍼(W)의 반입 및 반출이 행해진다. 로드 록실(LLM)의 사이클 시간이란, 「대기에서의 웨이퍼(W)의 반입 및 반출→진공 처리→진공에서의 웨이퍼의 반입 및 반출→대기 개방」에 걸리는 시간이다.
도 1에 나타내는 클러스터 구조의 기판 처리 장치(10)에서는, 이하의 사이클의 시간으로 처리 능력(스루풋)이 결정된다. 첫번째의 사이클은 대기 반송 사이클이다. 대기 반송 사이클 시간은 「로드 포트(LP)로부터의 웨이퍼의 반출→오리엔터(ORT)로의 웨이퍼 교환→로드 록실(LLM)에서의 웨이퍼 교환→로드 포트(LP)에의 웨이퍼 반입」에 걸리는 시간이다. 상기 공정은 대기압 하에서 반송 장치(LA)에 의해 행해진다. 이와 같이 대기압 하에서 행해지는 대기 반송 사이클에서는, 진공 흡착 등에 의해 웨이퍼를 유지할 수 있기 때문에, 고속으로 웨이퍼를 반송할 수 있다.
두번째의 사이클은, 로드 록 모듈 사이클이다. 로드 록 모듈 사이클 시간은 「대기에서의 웨이퍼 반입 및 반출→진공 처리→진공에서의 웨이퍼 반입 및 반출→대기 개방」에 걸리는 시간이다.
진공 처리의 공정에서는 로드 록실(LLM) 내를 고속으로 진공으로 처리함으로써, 로드 록실(LLM) 내에서의 파티클의 말려 올라감이나 결로가 발생한다. 따라서, 진공 처리 공정을 어느 압력 감소 커브보다 급준(急峻)하게 행할 수는 없다. 또한, 대기 개방 공정에서는, 로드 록실(LLM) 내를 고속으로 대기압으로 함으로써, 로드 록실(LLM) 내에서 파티클의 말려 올라감이 발생한다. 따라서, 대기 개방 공정을 어느 압력 상승 커브보다 급준(急峻)하게 행할 수는 없다. 이러한 물리 현상에 의해 로드 록 모듈 사이클에 있어서 반송의 시간이 율속되기 때문에, 복수의 로드 록실(LLM)이 설치되어 있다.
세번째의 사이클은 진공 반송 사이클이다. 진공 반송 사이클 시간은 「반송 장치(VA)에 의한 로드 록실(LLM)에서의 웨이퍼 교환→반송 장치(VA)에 의한 처리실(PM)에서의 웨이퍼 교환」에 걸리는 시간이다.
상기 사이클 중, 로드 록 모듈 사이클은 파티클의 말려 올라감 등의 물리 현상에 의해 율속됨으로써, 하기의 처리 시간의 대소 관계를 도출할 수 있다.
로드 록 모듈 사이클/LLM 대수>진공 반송 사이클≥대기 반송 사이클
즉, 상기 사이클 중, 로드 록 모듈 사이클의 처리 시간이 가장 길다. 또한, 로드 록 모듈 사이클 시간은 로드 록실(LLM)의 수가 많을수록 줄어든다. 도 8에 나타내는 반송 타이밍과 같이 처리실(PM)의 처리 시간이 일정한 경우, 로드 록실(LLM)에도 일정한 시퀀스로 웨이퍼의 반입 및 반출을 할 수 있다. 이 경우, 도 8에 나타내는 바와 같이, 웨이퍼의 반입 타이밍은 로드 록 모듈 사이클로 거의 결정된다. 이 때문에, 처리실(PM)에는 로드 록 모듈 사이클마다 웨이퍼를 공급할 수 있다.
그런데, 처리실(PM)의 처리 시간을 웨이퍼마다 바꾸는 것 같은 경우, 처리 종료가 복수의 처리실(PM)에서 겹치는 경우가 있을 수 있다. 예컨대, 하기와 같은 경우, 처리 종료가 복수의 처리실(PM)에서 겹친다.
로드 포트(LP)에 설치되는 FOUP마다 처리하는 처리실(PM)을 결정한다. 예컨대, 로드 포트(LP1)는 처리실(PM1)에서 처리하고, 로드 포트(LP2)는 처리실(PM2)에서 처리하며, 로드 포트(LP3)는 처리실(PM3)에서 처리한다. 각 처리는 처리실(PM1∼PM3)에서 병렬하여 행해진다.
각 처리실(PM)에서의 프로세스 시간이 충분히 긴 경우, 2개의 처리실(PM)에서의 병렬 처리라면, 웨이퍼 반입 및 반출의 중첩은 2대 있는 로드 록실(LLM)의 위상으로 대응할 수 있다. 이 경우, 로드 록실(LLM)에 있어서 반송 율속은 생기지 않는다.
그러나, 상기한 경우와 같이 3개의 처리실(PM) 또는 그 이상의 처리실(PM)에서의 병렬 처리에 있어서 상기와 같은 반입 및 반출의 중첩은, 2대 있는 로드 록실(LLM)의 위상만으로는 대응할 수 없다. 최악의 경우, 로드 록 모듈 사이클/2의 시간만큼, 다음 웨이퍼(W)의 로드 록실(LLM)의 반입 및 반출이 대기되는 결과가 된다.
그래서, 본 실시형태에서는, 로드 록실(LLM)의 내부를, 복수의 처리실(PM)에서 행해지는 프로세스의 종류나 웨이퍼(W)의 처리 상황에 따라, 1장의 웨이퍼(W)의 반송이 가능한 제1 영역(U)과, 복수매의 웨이퍼(W)의 반송이 가능한 제2 영역(V)으로 전환한다.
예컨대, 처리실(PM)의 처리 시간이 일정한 경우, 로드 록실(LLM)의 내부를 1장의 웨이퍼(W)의 반송이 가능한 제1 영역(U)으로 전환한다. 또한, 예컨대, 처리실(PM)의 처리 시간을 웨이퍼마다 바꾸는 것 같은 경우로서, 사용되는 처리실(PM)의 수가 로드 록실(LLM)의 수보다도 많은 경우, 복수매의 웨이퍼(W)의 반송이 가능한 제2 영역(V)으로 전환한다.
이러한 구성에 의해, 로드 록실(LLM)을 통상 매엽 처리의 경우에는 고속으로 급배기 가능한 매엽 로드 록으로서 기능시킬 수 있다. 또한, 처리실(PM)을 병렬로 처리함으로써 반송 기회의 충돌이 발생하는 경우에는 로드 록실(LLM)을 버퍼 로드 록으로서 기능시킬 수 있다. 이에 의해, 웨이퍼의 효율적인 반송 및 급배기 시간의 증대 방지에 의한 스루풋의 향상을 도모할 수 있다. 또한, 본 실시형태에서는, 1대의 로드 록실(LLM)이 상기 2개의 기능을 가지며, 전환 가능하다. 이에 의해, 상기 기능 중 하나의 기능을 갖는 로드 록실(LLM)과 다른 기능을 갖는 로드 록실(LLM)을 병설하는 것과 비교하여 풋 프린트를 증대시키지 않아, 비용의 증대를 억제할 수 있다.
[전환 타이밍]
제어부(20)는 복수의 처리실(PM)에서 웨이퍼(W)의 처리가 종료하고, 반송실(VTM)로부터 미리 정해진 타이밍에 복수의 웨이퍼(W)를 반출할 때에 제2 영역(V)을 선택하도록 구동부(12)를 제어한다.
상기 미리 정해진 타이밍을 타이밍 1이라고 하면, 타이밍 1은 동시를 포함한다. 또한, 타이밍 1은 하나의 처리실(PM)의 처리가 종료하고, 그 처리실(PM)로부터 반출된 웨이퍼(W)를 반송실(VTM)로부터 로드 록실(LLM)에 반송하기까지의 동안에 다른 처리실(PM)에 있어서의 처리가 종료하는 타이밍을 포함한다.
또한, 제어부(20)는 복수의 처리실(PM)에 미리 정해진 타이밍에 복수의 웨이퍼(W)를 반입할 때에 제2 영역(V)을 선택하도록 구동부(12)를 제어한다.
상기 미리 정해진 타이밍을 타이밍 2라고 하면, 타이밍 2는 동시를 포함한다. 또한, 타이밍 2는 로드 록실(LLM)로부터 반출한 웨이퍼(W)가, 하나의 처리실(PM)에 반입되기까지의 동안에 다른 처리실(PM)에 다른 웨이퍼(W)를 반입하고자 하는 타이밍을 포함한다.
이상에 설명한 바와 같이, 본 실시형태에 따른 로드 록실(LLM)을 구비한 기판 처리 장치(10)에 따르면, 1장의 웨이퍼(W)의 반송과 복수매의 웨이퍼(W)의 반송이 가능한 로드 록실(LLM)을 이용하여 효율적으로 웨이퍼(W)를 반송할 수 있다.
이상, 기판 반송 방법 및 기판 처리 장치를 상기 실시형태에 의해 설명하였지만, 본 발명에 따른 기판 반송 방법 및 기판 처리 장치는 상기 실시형태에 한정되는 것이 아니며, 본 발명의 범위 내에서 여러가지의 변형 및 개량이 가능하다. 상기 복수의 실시형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수 있다.
예컨대, 본 발명에 따른 기판 처리 장치는, 용량 결합형 플라즈마(CCP: Capacitively Coupled Plasma) 장치뿐만 아니라, 그 외의 기판 처리 장치에 적용 가능하다. 그 외의 기판 처리 장치로서는, 유도 결합형 플라즈마(ICP: Inductively Coupled Plasma), 레이디얼 라인 슬롯 안테나를 이용한 플라즈마 처리 장치, 헬리콘파 여기형 플라즈마(HWP: Helicon Wave Plasma) 장치, 전자 사이클로트론 공명 플라즈마(ECR: Electron Cyclotron Resonance Plasma) 장치 등이어도 좋다.
또한, 본 발명에 따른 기판 처리 장치에 의해 처리되는 기판은 웨이퍼에 한정되지 않고, 예컨대, 플랫 패널 디스플레이(Flat Panel Display)용의 대형 기판, EL 소자 또는 태양 전지용의 기판이어도 좋다.
삭제

Claims (5)

  1. 기판 처리 장치의 기판 반송 방법에 있어서,
    상기 기판 처리 장치는,
    기판을 반송하는 반송실의 주위에 배치되어 기판에 처리를 실시하는 복수의 처리실, 및
    상기 반송실의 주위에 배치되어 대기 분위기와 진공 분위기를 전환 가능한 로드 록실(load lock chamber)
    을 포함하고,
    상기 로드 록실은,
    1장의 기판을 배치 가능한 제1 스테이지와, 복수매의 기판을 배치 가능한 제2 스테이지를 일체로 하여 상하로 승강하여, 기판을 1장 반송하는 것이 가능한 제1 영역과, 기판을 복수매 반송하는 것이 가능한 제2 영역 사이에서 기판의 반송 공간을 전환하는 구동부를 가지며,
    상기 복수의 처리실에 있어서의 기판의 처리 상황에 따라 상기 로드 록실의 상기 제1 영역 또는 상기 제2 영역 중 어느 하나를 선택하고,
    상기 선택된 결과에 따라 상기 구동부를 제어하는 것인, 기판 반송 방법.
  2. 제1항에 있어서, 상기 복수의 처리실에서의 기판의 처리가 종료하고, 상기 반송실로부터 미리 정해진 타이밍에 복수의 기판을 반출할 때에 상기 제2 영역을 선택하도록 상기 구동부를 제어하는, 기판 반송 방법.
  3. 제1항 또는 제2항에 있어서, 상기 복수의 처리실에 미리 정해진 타이밍에 복수의 기판을 반입할 때에 상기 제2 영역을 선택하도록 상기 구동부를 제어하는, 기판 반송 방법.
  4. 제1항 또는 제2항에 있어서, 상기 제2 영역은, 최대로 상기 복수의 처리실의 수와 이와 동수의 기판을 배치 가능한 버퍼부를 갖는 것인, 기판 반송 방법.
  5. 기판 처리 장치에 있어서,
    기판을 반송하는 반송실의 주위에 배치되어 기판에 처리를 실시하는 복수의 처리실, 및
    상기 반송실의 주위에 배치되어 대기 분위기와 진공 분위기를 전환 가능한 로드 록실 및 제어부
    를 포함하고,
    상기 로드 록실은, 1장의 기판을 배치 가능한 제1 스테이지와, 복수매의 기판을 배치 가능한 제2 스테이지를 일체로 하여 상하로 승강하여, 기판을 1장 반송하는 것이 가능한 제1 영역과, 기판을 복수매 반송하는 것이 가능한 제2 영역 사이에서 기판의 반송 공간을 전환하는 구동부를 가지며,
    상기 제어부는, 상기 복수의 처리실에 있어서의 기판의 처리 상황에 따라 상기 로드 록실의 상기 제1 영역 또는 상기 제2 영역 중 어느 하나를 선택하고,
    상기 구동부는, 상기 선택된 결과에 따라 상기 제1 영역 또는 상기 제2 영역으로 기판의 반송 공간을 전환하는 것인, 기판 처리 장치.
KR1020160035253A 2015-03-26 2016-03-24 기판 반송 방법 및 기판 처리 장치 KR102385670B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015064137A JP6454201B2 (ja) 2015-03-26 2015-03-26 基板搬送方法及び基板処理装置
JPJP-P-2015-064137 2015-03-26

Publications (2)

Publication Number Publication Date
KR20160115794A KR20160115794A (ko) 2016-10-06
KR102385670B1 true KR102385670B1 (ko) 2022-04-13

Family

ID=56975623

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160035253A KR102385670B1 (ko) 2015-03-26 2016-03-24 기판 반송 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US10468278B2 (ko)
JP (1) JP6454201B2 (ko)
KR (1) KR102385670B1 (ko)
TW (1) TWI686894B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI634384B (zh) * 2017-04-26 2018-09-01 台灣積體電路製造股份有限公司 傳送盒與半導體製程元件傳輸系統
KR102139934B1 (ko) * 2018-02-21 2020-08-03 피에스케이홀딩스 (주) 기판 처리 장치, 및 이를 이용하는 기판 처리 방법
KR101941404B1 (ko) * 2018-04-18 2019-01-22 캐논 톡키 가부시키가이샤 처리체 수납 장치와, 처리체 수납 방법 및 이를 사용한 증착 방법
US10720348B2 (en) * 2018-05-18 2020-07-21 Applied Materials, Inc. Dual load lock chamber
US20220013385A1 (en) * 2018-11-14 2022-01-13 Tokyo Electron Limited Substrate processing apparatus and substrate transport method
JP7154986B2 (ja) * 2018-12-11 2022-10-18 平田機工株式会社 基板搬送装置及び基板搬送システム
JP2020145329A (ja) * 2019-03-07 2020-09-10 日新イオン機器株式会社 基板収容装置
JP2020167398A (ja) * 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20220086578A (ko) * 2019-09-22 2022-06-23 어플라이드 머티어리얼스, 인코포레이티드 멀티-웨이퍼 볼륨 단일 이송 챔버 패싯
TW202230583A (zh) * 2020-12-22 2022-08-01 日商東京威力科創股份有限公司 基板處理系統及微粒去除方法
CN117151338A (zh) * 2023-09-08 2023-12-01 安徽大学 一种基于大语言模型的多无人机任务规划方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068524A (ja) 1999-08-30 2001-03-16 Asm Japan Kk マルチチャンバロードロック装置のシール機構

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6048154A (en) * 1996-10-02 2000-04-11 Applied Materials, Inc. High vacuum dual stage load lock and method for loading and unloading wafers using a high vacuum dual stage load lock
US5795355A (en) * 1996-12-24 1998-08-18 Applied Materials, Inc. Integrated micro-environment container loader apparatus having a semipermeable barrier
US6090176A (en) * 1997-03-18 2000-07-18 Kabushiki Kaisha Toshiba Sample transferring method and sample transfer supporting apparatus
US6059507A (en) * 1997-04-21 2000-05-09 Brooks Automation, Inc. Substrate processing apparatus with small batch load lock
US6530732B1 (en) * 1997-08-12 2003-03-11 Brooks Automation, Inc. Single substrate load lock with offset cool module and buffer chamber
JP4048387B2 (ja) * 1997-09-10 2008-02-20 東京エレクトロン株式会社 ロードロック機構及び処理装置
JP3286240B2 (ja) * 1998-02-09 2002-05-27 日本エー・エス・エム株式会社 半導体処理用ロードロック装置及び方法
JP4040499B2 (ja) * 2003-03-06 2008-01-30 キヤノン株式会社 ロードロック室、処理システム及び処理方法
US8440048B2 (en) * 2009-01-28 2013-05-14 Asm America, Inc. Load lock having secondary isolation chamber
WO2012118897A2 (en) * 2011-03-01 2012-09-07 Applied Materials, Inc. Abatement and strip process chamber in a dual loadlock configuration
KR101390900B1 (ko) 2011-05-31 2014-04-30 세메스 주식회사 기판처리장치
JP6016584B2 (ja) * 2012-11-08 2016-10-26 東京エレクトロン株式会社 ロードロック装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068524A (ja) 1999-08-30 2001-03-16 Asm Japan Kk マルチチャンバロードロック装置のシール機構

Also Published As

Publication number Publication date
US20160284577A1 (en) 2016-09-29
KR20160115794A (ko) 2016-10-06
JP6454201B2 (ja) 2019-01-16
TWI686894B (zh) 2020-03-01
JP2016184664A (ja) 2016-10-20
TW201707118A (zh) 2017-02-16
US10468278B2 (en) 2019-11-05

Similar Documents

Publication Publication Date Title
KR102385670B1 (ko) 기판 반송 방법 및 기판 처리 장치
US6053686A (en) Device and method for load locking for semiconductor processing
JP5409063B2 (ja) 真空処理装置
JP5872153B2 (ja) 真空処理装置及び真空処理装置の運転方法
KR20080054149A (ko) 반도체 소자 제조 장치
US10403532B2 (en) Semiconductor apparatus with inner wafer carrier buffer and method
US20100189532A1 (en) Inline-type wafer conveyance device
US7416405B2 (en) Vertical type of thermal processing apparatus and method of using the same
JP5997542B2 (ja) 真空処理装置及び真空処理方法
KR102166968B1 (ko) 처리 방법 및 처리 장치
KR101558283B1 (ko) 기판 처리용 클러스터 설비
US10553468B2 (en) Substrate storing method and substrate processing apparatus
KR100566697B1 (ko) 반도체 소자 제조용 멀티 챔버 시스템 및 이를 이용한반도체 소자의 제조방법
JP6430889B2 (ja) 真空処理装置およびその運転方法
JP2005129868A (ja) 搬送制御方法
US20100168909A1 (en) Substrate Processing Apparatus
KR101552110B1 (ko) 기판 처리 방법
WO2021049368A1 (ja) 基板処理装置及び基板処理装置制御方法
KR20080071681A (ko) 반도체소자 제조를 위한 멀티챔버 시스템
KR101208696B1 (ko) 반도체 제조장치 및 그 챔버 압력 제어방법
JP2005333076A (ja) ロードロック装置、処理システム及びその使用方法
CN115910844A (zh) 基板处理装置、半导体器件的制造方法以及记录介质
JP2000114187A (ja) 半導体製造装置
KR20220108248A (ko) 웨이퍼 이송 장치
JP2003309113A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right