KR20150074217A - 적재대 및 플라즈마 처리 장치 - Google Patents

적재대 및 플라즈마 처리 장치 Download PDF

Info

Publication number
KR20150074217A
KR20150074217A KR1020157016266A KR20157016266A KR20150074217A KR 20150074217 A KR20150074217 A KR 20150074217A KR 1020157016266 A KR1020157016266 A KR 1020157016266A KR 20157016266 A KR20157016266 A KR 20157016266A KR 20150074217 A KR20150074217 A KR 20150074217A
Authority
KR
South Korea
Prior art keywords
substrate
plasma
processed
processing
radical
Prior art date
Application number
KR1020157016266A
Other languages
English (en)
Other versions
KR101586181B1 (ko
Inventor
겐스케 데무라
Original Assignee
시바우라 메카트로닉스 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시바우라 메카트로닉스 가부시끼가이샤 filed Critical 시바우라 메카트로닉스 가부시끼가이샤
Publication of KR20150074217A publication Critical patent/KR20150074217A/ko
Application granted granted Critical
Publication of KR101586181B1 publication Critical patent/KR101586181B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/60—Substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/32229—Waveguides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32486—Means for reducing recombination coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32825—Working under atmospheric pressure or higher
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

환원성 라디칼에 의해 처리가 행해지는 피처리 기판을 적재하는 적재대에 있어서, 상기 적재대는, 평면도로 보았을 때에 상기 피처리 기판으로 덮이는 적재면과, 상기 적재면에 인접하는 비적재면을 포함하고, 상기 비적재면은, 적어도 일부가 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 표면이 덮여 있다.

Description

적재대 및 플라즈마 처리 장치{CARRYING STAND AND PLASMA PROCESSING DEVICE}
본 발명은 적재대 및 플라즈마 처리 장치에 관한 것이다.
반도체 장치 제조용 실리콘 웨이퍼나, 노광 마스크용 유리 기판 같은 피처리 기판 상에 형성한 레지스트를 박리하는 애싱 처리를 행하기 위한 장치로서, 플라즈마를 이용한 플라즈마 처리 장치가 있다.
애싱 처리 등의 플라즈마 처리를 행할 때, 플라즈마로부터 생성된 라디칼을 주체로 한 화학적 처리를 행하는 경우가 있다. 예컨대, 일반적으로 리모트 플라즈마 처리 장치라고 불리는, 플라즈마 발생 영역이 처리 용기와 격리된 플라즈마 처리 장치에서 처리를 행하는 경우, 방전관 내에서 플라즈마를 발생시키고, 플라즈마에 의해 생성된 플라즈마 생성물 중에서도 수명이 긴 활성종(라디칼)을 피처리 기판 표면 상에 도달시켜 처리를 행한다.
이러한 플라즈마 처리 장치에 있어서는, 특허문헌 1과 같이, 처리 용기 내의 부재(예컨대 피처리 기판을 적재하는 적재대)의 표면을 가스 내식성이나 내열성이 우수한 알루마이트(Al2O3)로 덮는 처리가 미리 행해져 있다.
또한, 특허문헌 2와 같이, 최근 애싱 처리에 있어서는 레지스트의 하부막에 손상을 주지 않는 처리 가스로서, 수소 가스 등의 환원성 가스를 사용하는 경우가 있다.
그러나, 처리 용기 내의 부재 표면(예컨대 피처리 기판을 적재하는 적재대)을 알루마이트로 덮으면, 처리 용기까지 라디칼이 도달하더라도, 처리 용기 내의 알루마이트와 반응하여, 라디칼이 실활(失活)된다는 문제가 있다.
특히, 수소를 포함하는 가스로 애싱 처리를 행하는 경우, 수소를 포함하는 가스의 플라즈마로부터 생성된 수소 라디칼은, 알루마이트에 포함되는 산소와 반응하여 실활된다. 이와 같이, 수소 등의 환원성 가스를 이용하여 플라즈마 처리를 행하는 경우, 환원성 가스의 플라즈마로부터 생성된 환원성 라디칼은, 환원 반응을 일으키는 부재와 반응하여 실활된다. 그 때문에, 적재대 표면의 알루마이트 등의 환원 반응을 일으키는 부재에 근접하고 있는 영역인, 피처리 기판의 주연부의 애싱 레이트가 저하되어 버리는 문제가 있었다.
특허문헌 1 : 일본 특허 공개 평8-195343호 공보 특허문헌 2 : 일본 특허 공개 제2006-13190호 공보
본 발명은, 환원성 라디칼의 실활을 억제하여, 플라즈마 처리 효율을 향상시킬 수 있는 적재대 및 플라즈마 처리 장치를 제공한다.
실시형태에 관련된 적재대에 의하면,
환원성 라디칼에 의해 처리가 행해지는 피처리 기판을 적재하는 적재대에 있어서,
상기 적재대는, 평면도로 보았을 때에 상기 피처리 기판으로 덮이는 적재면과, 상기 적재면에 인접하는 비적재면을 포함하고,
상기 비적재면은, 적어도 일부가 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 표면이 덮여 있는 것을 특징으로 한다.
본 발명에 의하면, 환원성 라디칼 중의 활성종의 실활을 억제하여, 플라즈마 처리 효율을 향상시킬 수 있다.
도 1은, 제1 실시형태에 관련된 플라즈마 처리 장치를 예시하기 위한 모식 단면도이다.
도 2의 (a) 및 도 2의 (b)는, 피처리 기판(W)을 단면에서 보았을 때의 도면이다.
도 3의 (a)∼도 3의 (c)는, 제1 실시형태와 종래의 실시형태를 비교한 애싱 레이트 분포도이다.
도 4의 (a)∼도 4의 (c)는, 제2 실시형태에 관련된 플라즈마 처리 방법을 예시하기 위한 모식 단면도이다.
도 5의 (a)∼도 5의 (e)는, 피처리 기판(W) 및 적재대(4)의 단면도이다.
이하, 본 실시형태에 있어서는 「애싱」, 「레지스트 박리」, 「레지스트 제거」는 동일한 의미로 한다. 또한, 「활성종」, 「라디칼」은 동일한 의미로 한다.
[제1 실시형태]
이하, 도면을 참조하면서, 실시형태에 관해 예시한다. 또, 각 도면 중, 동일한 구성 요소에는 동일한 부호를 붙이고 상세한 설명은 적절히 생략한다.
본 실시형태에서는, 유리 기판 등의 피처리 기판(W)의 피처리면 상에 형성된 레지스트를 박리 처리하는 플라즈마 처리 장치에 관해 예시한다.
도 1은, 제1 실시형태에 관련된 플라즈마 처리 장치(100)를 예시하기 위한 모식 단면도이다. 도 1에 도시한 플라즈마 처리 장치(100)는, 플라즈마 발생 영역이 처리 용기(1)로부터 격리된 플라즈마 처리 장치이며, 일반적으로 리모트 플라즈마 처리 장치라고 불린다.
플라즈마 처리 장치(100)는, 처리 용기(1)와, 플라즈마 발생부(3)와, 감압부(8)를 구비하고 있다. 플라즈마 발생부(3)에는, 방전관(7), 마이크로파 발생부(10), 도입 도파관(6), 가스 공급부(2) 등이 설치되어 있다.
(처리 용기(1))
처리 용기(1)는, 감압 분위기를 유지 가능하도록 밀폐된 용기이다. 피처리 기판(W)은, 처리 용기(1) 내에 설치된 적재대(4)에 적재되고, 플라즈마 발생 영역(P)에 발생하는 플라즈마로 생성된 플라즈마 생성물에 의해 애싱 처리가 행해진다. 적재대(4)는 히터 등의 온도 제어 수단(4a)을 내장하여, 피처리 기판(W)의 온도 제어를 행할 수 있다. 적재대(4)에 관해서는 후술한다.
(반입 반출구(9))
처리 용기(1)의 측벽에는 피처리 기판(W)을 처리 용기(1) 내에 반입·반출하는 반입 반출구(9)가 형성되어 있다. 반입 반출구(9)에는 게이트 밸브(9a)가 설치되어 있다. 게이트 밸브(9a)는 도어(9b)를 갖고, 게이트 개폐 기구(도시하지 않음)에 의해 도어(9b)를 개폐함으로써, 반입 반출구(9)를 개방·폐쇄한다. 도어(9b)에는 O 링 등의 밀봉 부재(9c)가 구비되고, 반입 반출구(9)를 도어(9b)로 폐쇄했을 때에, 반입 반출구(9)와 도어(9b)의 접촉면을 밀봉할 수 있다.
(배기구(8a))
처리 용기(1) 내의 바닥부 부근에는 배기구(8a)가 형성되고, 압력 제어부(8b)를 통해 감압부(8)에 접속되어 있다. 감압부(8)는 압력 제어부(8b)에 의해 처리 용기(1) 내의 압력을 제어하면서 배기를 행하여, 처리 용기(1) 내부의 압력이 소정의 압력이 될 때까지 감압한다.
(방전관(7), 가스 반송부(5))
플라즈마 발생 영역을 내부에 갖는 방전관(7)은, 가스 반송부(5)를 통해 처리 용기(1)에 접속되어 있다. 가스 반송부(5)는, 처리 용기(1)의 천장 부근에 형성된, 도시하지 않은 개구부와 접속되어 있다. 플라즈마 발생 영역(P)에서 생성된 플라즈마 생성물은, 이 가스 반송부(5)를 경유하여 피처리 기판(W)의 주면에 도달할 수 있다.
(가스 공급부(2))
가스 공급부(2)는, 소정의 비율로 2종류 이상의 처리 가스를 혼합하는 가스 혼합부(5a)를 통해 방전관(7) 내부의 플라즈마 발생 영역(P)에 소정량의 처리 가스(G)를 도입한다. 이 처리 가스(G)를 플라즈마 발생 영역(P)에서 여기함으로써, 플라즈마 생성물이 생성된다. 처리 가스(G)는 수소를 포함하는 가스와 불활성 가스의 혼합 가스로 할 수 있다. 불활성 가스로는 질소 또는 헬륨 또는 아르곤으로 할 수 있다. 처리 가스(G)는 수소 가스만으로 해도 좋다. 그 경우, 가스 혼합부(5a)는 설치하지 않아도 좋다. 처리 가스(G)를, 수소를 포함하는 가스로 한 경우, 수소 라디칼 등의 플라즈마 생성물이 생성된다.
(마이크로파 발생부(10))
마이크로파 발생부(10)는 소정 파워(예컨대 2.45 GHz)의 마이크로파(M)를 발진시키고, 도입 도파관(6)에 방사한다.
(도입 도파관(6))
도입 도파관(6)은 마이크로파 발생부(10)로부터 방사된 마이크로파(M)를 전파시켜 방전관(7) 내부의 플라즈마 발생 영역(P)에 마이크로파(M)를 도입한다.
도입된 마이크로파(M)에 의해 에너지가 부여되어, 플라즈마 발생 영역(P)에서 처리 가스(G)의 플라즈마가 형성된다. 플라즈마에 포함되는 라디칼 등의 활성종은 가스 반송부(5)를 통해 처리 용기(1) 내의 피처리 기판(W) 상에 공급되고, 레지스트의 애싱 처리가 행해진다.
여기서, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재의 표면이 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있는 경우, 수소 라디칼이 부재의 표면에 도달했을 때, 환원 반응이 일어난다. 즉, 피처리 기판(W)의 처리에 기여하는 수소 라디칼이, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재의 표면과의 환원 반응에 소비되어 실활되어 버린다. 그 결과, 피처리 기판(W)의 처리 효율이 저하된다. 부재의 표면이 질화물을 포함하는 경우도 마찬가지이다.
그래서, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재의 표면을, 실리콘(Si)으로 덮는다. 실리콘(Si)은 산소를 포함하지 않기 때문에, 수소 라디칼과의 환원 반응을 일으키는 경우가 없어, 부재 표면에서의 라디칼의 실활을 억지할 수 있다. 그 결과, 피처리 기판(W)의 처리 효율의 저하를 억지할 수 있다.
여기서, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재로서, 피처리 기판(W)을 적재하는 적재대(4)를 또한 예시하여 이하 설명한다.
(적재대(4))
적재대(4)의 표면이 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있는 경우, 수소 라디칼이 부재의 표면에 도달했을 때, 환원 반응이 일어난다.
특히 도 2의 (a)와 같이 적재대(4)의 표면에 근접하는 피처리 기판(W)의 주연 부분에 있어서, 처리 레이트가 저하되어 버린다. 그 결과, 피처리 기판(W)의 처리 균일성이 저하된다.
그래서, 도 2의 (b)와 같이, 본 실시형태에서의 적재대(4)는, 실리콘(Si)으로 표면이 덮인 서셉터(4b)를 상면(피처리 기판(W)이 적재되는 쪽의 면)에 탑재한다.
도 3의 (a)∼도 3의 (c)에 본 실시형태와 종래의 형태를 비교한 레지스트 박리 레이트(애싱 레이트) 분포를 나타낸다. 도 3의 (a) 및 도 3의 (b)에서는, 레지스트층이 형성된 실리콘 기판(피처리 기판(W))에 있어서, 레지스트층을 박리하는 애싱 처리를 행했다. 도 3의 (a)는, 종래 형태에서의 애싱 레이트를 나타내고, 도 3의 (b)는 본 실시형태의 애싱 레이트를 나타낸다. 또한 도 3의 (c)는, 피처리 기판(W)의 주면에서의 X, Y 방향을 표시하고 있다.
본 실시형태(도 3의 (b))에 있어서는, 전술한 바와 같이 실리콘(Si)으로 덮인 서셉터(4b)를 상면에 탑재한 적재대(4)에 피처리 기판(W)을 적재하여, 애싱 처리를 행한 것이다. 또한, 종래의 형태(도 3의 (a))에 있어서는, 알루마이트(Al2O3)의 표면 처리가 행해진 적재대(4)에 피처리 기판(W)을 적재하여, 애싱 처리를 행한 것이다.
본 실시형태와 같이, 실리콘(Si)으로 덮인 서셉터(4b)를 적재대(4)에 탑재함으로써, 종래의 형태(도 3의 (a))와 비교하여 피처리 기판(W) 주연부의 레지스트 박리 레이트의 저하가 억지되어 있는 것은 분명하다. 즉, 본 실시형태에서는, 피처리 기판(W)의 주연 영역에서의 수소 라디칼의 실활을 억제할 수 있다. 그 결과, 피처리 기판(W)의 처리 균일성을 향상시킬 수 있다.
부재 표면과의 환원 반응을 억제함으로써, 수소 라디칼의 실활을 억제한다는 관점에서 보면, 부재 표면은 산화물이 아닌 것으로 형성되어 있으면 된다. 다만, 피처리 기판(W)에 대한 오염을 고려하면, 서셉터(4b)를 덮는 재료는, 피처리 기판(W)을 구성하는 재료인 것이 바람직하다. 예컨대, 피처리 기판(W)이 석영(SiO2)이나, 실리콘(Si)인 경우, 부재 표면의 재료는 실리콘(Si)을 포함하는 것이 좋다. 또한 실리콘(Si)이면, 전술한 바와 같이 수소 라디칼의 실활을 억제하며, 또한 피처리 기판(W)에 대한 오염을 억지할 수 있다.
또한, 수소 라디칼의 실활에 의한 애싱 레이트 저하의 영향을 받는 것은 도 3의 (a)로부터 분명한 바와 같이 피처리 기판(W)의 주연부이기 때문에, 서셉터(4b)의 형상은, 적재대(4)의 적재면이 노출되는 부분(적재대(4)를 바로 위에서 보았을 때에 피처리 기판(W)이 존재하지 않는 부분)을 매립하며, 또한 피처리 기판(W)의 주연부만을 유지하는 중공의 부재로 해도 좋다. 예컨대 링형의 부재로 해도 좋다. 그 경우에는, 피처리 기판(W)의 처리 영역(예컨대 디바이스 형성 영역)에서의 가열시의 면내 온도 분포가 적어지도록, 피처리 기판(W)을 유지하는 부분의 폭이, 피처리 기판(W)의 처리 영역 밖이 되도록 링의 폭을 설정하도록 하면 된다.
본 실시형태에 의하면, 피처리 기판을 적재하는 적재대(4)가, 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있는 경우, 수소 라디칼이 부재의 표면에 도달했을 때의 환원 반응을 억지할 수 있다. 즉, 실리콘(Si)으로 표면이 덮인 서셉터(4b)를 적재대(4)의 상면(피처리 기판(W)이 적재되는 쪽의 면)에 갖고 있음으로써, 플라즈마 발생 영역(P)에서 생성된 라디칼이, 산소를 포함하는 재료로 형성된 적재대(4)의 표면에서 실활되는 것을 억제할 수 있다. 그 결과, 적재대(4)와 근접하는 피처리 기판(W)의 주연 영역의 애싱 레이트의 저하를 억제할 수 있어, 피처리 기판(W)의 처리 균일성을 향상시킬 수 있다.
[제2 실시형태] (플라즈마 처리 방법)
이하, 도면을 참조하면서, 실시형태에 관해 예시한다. 또, 각 도면 중, 동일한 구성 요소에는 동일한 부호를 붙이고 상세한 설명은 적절히 생략한다.
여기서는, 유리 기판(기체)의 피처리면 상에 형성된 레지스트를 박리 처리하는 플라즈마 처리 방법에 관해 예시한다. 또한, 여기서는, EUV 마스크 블랭크를 제조하는 일련의 공정 중에서의 레지스트 박리 처리에 관해 설명한다.
도 4의 (a)∼도 4의 (c)는, 제2 실시형태에 관련된 플라즈마 처리 방법을 예시하기 위한 모식 단면도이다.
우선, 기체(200) 상에 반사층(201)과 보호층(202)과 흡수체층(203)과 레지스트(204)를 이 순서로 적층한 EUV 마스크 기판(피처리 기판)(W)을 준비한다.
기체(200)는, 예컨대 석영 등의 재료로 구성되어 있다. 반사층(201)은 몰리브덴막과 실리콘막과 같이 서로 굴절률이 크게 상이한 재료를 각각 40층 교대로 적층함으로써, EUV 광을 층표면에 조사했을 때의 광선 반사율이 높여진 다층 반사막으로 할 수 있다. 보호층(202)은 전술한 바와 같이, 흡수체층(203)의 플라즈마 에칭을 행할 때에 반사층(201)에 대한 손상을 억지하기 위해 형성되는 것으로, 루테늄(Ru) 또는 질화크롬(CrN)을 포함하는 것으로 할 수 있다. 흡수체층(203)은, EUV 광에 대한 흡수 계수가 높은 재료, 예컨대 크롬(Cr)이나 탄탈(Ta)을 주성분으로 하는 재료를 이용하는 것으로 할 수 있다. 흡수체층(203)은, EUV 광의 조사에 대하여 반사율이 상이한 2층 이상의 층을 적층하는 것이어도 좋다.
도 4의 (a)와 같이, 흡수체층(203)의 표면에는, 에칭 마스크가 되는 패터닝된 레지스트(204)가 형성되어 있다. 레지스트(204)의 패터닝은 기존의 방법에 의해 행해진다. 이 때, 레지스트의 개구부(204a)는 흡수체층(203)이 노출되어 있다.
다음으로 도 4의 (b)와 같이, 제1 에칭 처리에 의해, 레지스트의 개구부(204a)에 대응하여, 흡수체층(203)에 패턴을 형성한다. 제1 에칭 처리는, 플라즈마 처리에 의해 행할 수 있다. 사용하는 처리 가스는, 흡수체층(203)의 재료가 반응하기 쉬운 가스, 예컨대, Cl2, HCl, CCl4 등의 염소계 가스, 또는 다른 가스와의 혼합 가스로 할 수 있다.
이렇게 하여 제1 에칭 처리에 의해 흡수체층(203)에 패턴이 형성된다. 이 때, 흡수체층의 개구부(203a)는 보호층(202)의 표면이 노출되어 있다.
그리고 도 4의 (c)와 같이 레지스트(204)를 제거한다.
이 때, 수소와 불활성 가스의 혼합 가스의 플라즈마에 의해 레지스트(204)를 제거한다.
여기서, 제1 실시형태의 플라즈마 처리 장치를 이용하면, 피처리 기판을 적재하는 적재대(4)가, 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있다 하더라도, 수소 라디칼이 부재의 표면에 도달했을 때의 환원 반응을 억지할 수 있다. 즉, 실리콘(Si)으로 덮인 서셉터(4b)를 적재대(4)의 상면(피처리 기판(W)이 적재되는 쪽의 면)에 갖고 있음으로써, 플라즈마 발생 영역(P)에서 생성된 라디칼이, 산소를 포함하는 재료로 형성된 적재대(4)의 표면에서 실활되는 것을 억제할 수 있다. 그 결과, 적재대(4)와 근접하는 피처리 기판(W)의 주연 영역의 애싱 레이트의 저하를 억제할 수 있어, 피처리 기판(W)의 처리 균일성을 향상시킬 수 있다.
또한, 레지스트 제거시에, 적재대(4)에 설치된 온도 제어 수단(4a)에 의해 온도 제어를 행하도록 하면, 몰리브덴층의 확산을 억제할 수 있다.
또한, 레지스트(204)를 제거한 후에, 필요에 따라 재차 레지스트를 보호층(202) 상에 도포하여 패터닝을 행하고, 이 레지스트를 마스크로 하여 보호층(202)이나 반사층(201)의 에칭 처리를 행할 수 있다.
이상과 같이 하여, 기체(200)의 피처리면 상에 형성된 레지스트(204)를 박리 처리할 수 있다.
이상, 제1, 제2 실시형태에 관해 예시했다. 그러나, 본 발명은 이들 기술에 한정되는 것은 아니다.
전술한 실시형태에 관해, 당업자가 적절히, 구성 요소의 추가, 삭제 혹은 설계 변경을 행한 것, 또는, 공정의 추가, 생략 혹은 조건 변경을 행한 것도, 본 발명의 특징을 구비하고 있는 한, 본 발명의 범위에 포함된다.
예컨대, 본 실시형태의 플라즈마 처리 장치로서 리모트 플라즈마형의 플라즈마 처리 장치를 예로 들어 설명했지만, 플라즈마 발생 영역과, 피처리 기판(W)이 적재되는 반응실이 동일한 처리 용기 내에 형성되어 있는 다운 플로우형 등 다른 형태의 플라즈마 처리 장치에도 적용시킬 수 있다.
또한, 상기 제1, 제2 실시형태에 있어서는, 수소 라디칼에 노출되는 부재로서, 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있는 적재대(4)를 예로 들고, 이 경우에, 실리콘(Si)으로 표면이 덮인 서셉터(4b)를 적재대(4)의 상면(피처리 기판(W)이 적재되는 쪽의 면)에 형성함으로써, 플라즈마 발생 영역(P)에서 생성된 라디칼이, 산소를 포함하는 재료로 형성된 적재대(4)의 표면에서 실활되는 것을 억제하도록 했지만, 적재대(4)의 표면을 실리콘(Si)으로 덮기만 하면 되기 때문에, 서셉터(4b) 대신에, 적재대(4)의 표면이 실리콘막으로 피복되는 것이어도 좋다. 다만, 서셉터(4b)를 이용하도록 하면, 적재대(4)로부터 착탈 가능하기 때문에, 서셉터(4b)를 떼어내어 세정할 수 있어, 메인터넌스성이 향상된다.
또한 적재대(4) 대신에, 또는 적재대(4)와 함께, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재에 적용해도 좋다. 이 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재는, 예컨대 처리 용기(1) 내의 내벽면이나 가스 흐름을 정류하는 정류판(도시하지 않음)이나, 가스 반송부(5)의 내벽면 등으로 할 수 있다.
그렇게 하면, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재의 표면이 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있다 하더라도, 수소 라디칼이 부재의 표면에 도달했을 때의 환원 반응을 억지할 수 있다. 즉, 피처리 기판(W)의 처리에 기여하는 라디칼이 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 수소 라디칼에 노출되는 부재 표면과의 환원 반응에 소비되어 실활되고 피처리 기판(W)의 처리 효율이 저하되는 것을 억지할 수 있다.
또한 상기 제1, 제2 실시형태에 있어서는, 각종 부재를 실리콘(Si)으로 덮도록 했지만, 부재 표면이 실리콘(Si)이기만 하면 되기 때문에, 부재 자체가 실리콘(Si)으로 이루어지는 것으로 해도 좋다.
또한, 예컨대, 본 실시형태의 플라즈마 처리 방법으로서, 레지스트 박리 처리를 예로 들어 설명했지만, 수소 라디칼에 의해 처리하는 에칭 처리 등 다른 형태의 플라즈마 처리 방법에도 적용시킬 수 있다.
또한, 예컨대, 상기 제1, 제2 실시형태에 있어서는, 처리 가스(G)를, 수소를 포함하는 가스로 했지만, 다른 환원성 가스에 의해 생성되는 환원성 라디칼을 이용한 처리에도 적용시킬 수 있다.
[제3 실시형태]
본 실시형태는, 예컨대, 플라즈마 처리 장치에 이용되는 적재대에 관한 것이다.
본 실시형태에 있어서도, 도 1에 도시한 플라즈마 처리 장치(100)가 이용된다. 플라즈마 처리 장치(100)는, 플라즈마 발생 영역이 처리 용기(1)로부터 격리된 플라즈마 처리 장치이다.
피처리 기판(W)은, 처리 용기(1) 내에 설치된 적재대(4)에 적재되고, 플라즈마 발생 영역(P)에 발생하는 플라즈마로 생성된 활성종(라디칼) 등의 플라즈마 생성물에 의해 플라즈마 처리가 행해진다.
본 실시형태에 있어서도, 수소 라디칼 등의 환원성 라디칼에 의해 피처리 기판(W)의 플라즈마 처리가 행해진다.
상기 제1, 제2 실시형태와 동일하게, 환원성 라디칼에 노출되는 부재의 표면이 석영(SiO2)이나 알루마이트(Al2O3) 등, 산소를 포함하는 재료로 형성되어 있는 경우, 환원성 라디칼이 부재의 표면에 도달했을 때, 환원 반응이 일어난다. 즉, 피처리 기판(W)의 처리에 기여하는 라디칼이, 처리 용기(1) 내의 부재 표면과의 환원 반응에 소비되어 실활되어 버린다. 그 결과, 피처리 기판(W)의 처리 효율이 저하된다. 부재의 표면이 질화물을 포함하는 경우도 마찬가지이다.
그래서, 환원성 라디칼에 노출되는 부재의 표면을, 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 덮는다. 환원 반응을 일으키지 않는 재료는, 예컨대, 실리콘(Si)이나 순수한 금속 재료(Al, Pt, Au 등)로 할 수 있다. 이들은 산화물이나 질화물 등의 환원 반응을 일으키는 재료를 포함하지 않기 때문에, 환원성 라디칼과의 환원 반응을 일으키는 경우가 없어, 부재 표면에서의 라디칼의 실활을 억지할 수 있다. 그 결과, 피처리 기판(W)의 처리 효율의 저하를 억지할 수 있다.
적재대(4)는, 피처리 기판(W)을 적재하는 부재로, 예컨대 원기둥 형상을 나타내고 있다.
여기서, 적재대(4)에 피처리 기판(W)이 적재된 상태에서 이 적재대(4)를 평면도로 보았을 때에, 피처리 기판(W)에 의해 덮이는 부분을 적재면, 피처리 기판(W)에 의해 덮이지 않는 부분을 비적재면, 양쪽의 면을 일괄하여 상면으로 정의한다. 비적재면은, 적재면에 인접하여 형성되어 있고, 적재면과 동일한 부재여도 좋고, 별도의 부재로 구성할 수도 있다.
도 5의 (a)는, 비교예에서의 적재대(4-1)를 도시한 도면이다. 적재대(4-1)의 상면(적재면과 비적재면)은 알루마이트(Al2O3)의 표면 처리가 실시되어 있다.
도 5의 (a)와 같이, 적재대(4-1)의 상면이, 환원 반응을 일으키는 재료로 형성되어 있는 경우, 피처리 기판(W)으로부터 노출되어 있는 비적재면에 라디칼이 환원 반응을 일으켜 소비된다. 그 결과, 비적재면에 근접하는 피처리 기판(W)의 주변 영역에서, 처리에 기여하는 라디칼량이 감소하여, 애싱 레이트가 저하되어 버린다. 그 결과, 피처리 기판(W)의 처리 균일성이 저하된다.
도 5의 (b)∼도 5의 (e)는, 본 실시형태에서의 적재대(4-2∼4-5)를 도시한 도면이다.
도 5의 (b)는, 적재대(4-2)의 적재면과, 피처리 기판(W)의 이면을 접촉시켜 피처리 기판(W)을 적재한 것이다.
도 5의 (c)∼도 5의 (e)는, 적재대(4-3∼4-5)의 각 적재면과, 피처리 기판(W)의 이면 사이에, 간격을 형성하여 피처리 기판(W)을 적재한 것이다.
피처리 기판(W)이, 포토마스크로서 이용되는 석영 기판인 경우, 피처리 기판(W)을 적재대(4)에 적재함으로써, 피처리 기판(W)에서의 제품 영역의 이면에 흠집이나 오염 등이 부착되어, 피처리 기판(W)의 투과성이 악화되는 요인이 된다.
그 때문에, 피처리 기판(W)은, 그 제품 영역(예컨대 중심부)의 이면이, 적재대(4)의 적재면과는 간격을 갖도록 적재된다. 예컨대, 피처리 기판(W)의 비제품 영역(예컨대 둘레 단부)의 이면을, 적재대(4)의 적재면으로부터 돌출된 적재부(4c)에 의해 유지한다. 이 적재부(4c)는, 핀 등의 막대 형상을 나타낸 부재이고, 그 선단부에 피처리 기판(W)을 유지할 수 있도록 되어 있다.
또한, 이 적재부(4c)는, 구동원을 갖는 승강 수단에 접속되고, 승강 동작을 행함으로써, 피처리 기판(W)의 이면과, 적재대(4)의 적재면의 간격을 조정 가능하게 되어 있다. 예컨대, 애싱을 행할 때에는, 적재대(4)의 온도 제어 수단(4a)이 복사열에 의해 피처리 기판(W)의 온도 제어를 행할 수 있는 정도의 간격으로 조정되고, 피처리 기판(W)의 반입 반출을 행할 때에는, 반송 로봇의 반송 핸드가 진입할 수 있는 정도의 간격으로 조정된다.
도 5의 (b)∼도 5의 (e)와 같이, 본 실시형태에서의 적재대(4-2∼4-5)는, 환원 반응을 일으키지 않는 재료로 표면이 덮인 서셉터(4b)를, 상면에 탑재한다. 또, 본 실시형태에 있어서는, 환원 반응을 일으키지 않는 재료는, 실리콘(Si)으로 하고 있다. 또한, 본 실시형태에 있어서는, 환원성 라디칼을 수소 라디칼로 하고 있다.
본 실시형태에 의하면, 비적재면에 환원성 라디칼을 포함하는 가스가 충돌한다 하더라도, 비적재면은 환원 반응을 일으키지 않는 재료로 형성되어 있기 때문에, 환원성 라디칼의 실활을 방지할 수 있다.
여기서, 라디칼을 주체에 이용하는 애싱 처리의 애싱 레이트는, 플라즈마 발생 영역(P)에서 생성되고, 피처리 기판(W)에 도달하는 가스에 포함되는 라디칼의 양에 영향을 받는다.
라디칼은 방향성을 갖지 않기 때문에, 가스의 흐름에 유도되는 채로 피처리 기판(W)에 도달한다.
이 가스는, 처리 용기(1)의 천장 부근에 형성된, 가스 반송부(5)의 개구부로부터 공급되고, 처리 용기(1)의 바닥부 부근에 형성된 배기구(8a)로부터 배기되기 때문에, 처리 용기(1) 내를 상측에서 하측으로 흐르는 다운 플로우의 흐름을 형성하지만, 일부의 가스는, 처리 용기(1) 내의 부재에 충돌하여 대류를 일으켜, 하측에서 상측으로 흐르는 가스 흐름을 일으키는 경우도 있다.
그 때문에, 라디칼을 포함한 가스가 적재대(4)(4-2∼4-5)의 비적재면에 충돌한다 하더라도, 그 가스가 대류를 일으켜 피처리 기판(W)의 처리면에 도달하고, 그 가스에 포함되는 라디칼이, 처리면과 반응하여 처리를 행할 수 있다. 즉, 비교예의 적재대(4-1)와 같이, 비적재면이 환원 반응을 일으키는 재료로 형성되어 있었다면, 적재대(4-1)의 비적재면에서 소비되었을 환원성 라디칼이, 본 실시형태에서는 소비되지 않고, 가스의 대류에 의해, 피처리 기판(W)의 상면에 도달하여, 피처리 기판(W)의 처리에 기여할 수 있다. 이에 따라, 처리에 기여하는 라디칼량을 많게 할 수 있어, 피처리 기판(W)의 애싱 레이트를 향상시킬 수 있다.
또한, 본 실시형태에 있어서는, 또한, 적재대(4)의 비적재면의 면적이, 피처리 기판(W)의 면적(적재면의 면적)보다 크게 되어 있다. 예컨대, 피처리 기판(W)을 200 mm 직경의 원반으로 했을 때에, 적재대(4)의 상면을 300 mm 직경의 원형 형상으로 할 수 있다. 이에 따라, 비적재면을 충분히 크게 할 수 있고, 라디칼을 포함하는 가스가, 비적재면과 충돌함으로써, 효과적으로 대류를 일으킬 수 있다. 즉, 적재대(4)의 상면과 피처리 기판의 면적이 거의 동일했다면(비적재면이 거의 0이었다면), 감압부(8)에 의해 원래는 배기되었을 라디칼을 포함하는 가스가, 본 실시형태에서는, 대류를 일으키는 정도로 비적재면이 큰 것에 의해, 비적재면과 충돌하여, 피처리 기판(W)에 도달시킬 수 있다. 그 결과, 처리에 기여하는 라디칼량을 많게 할 수 있어, 피처리 기판(W)의 애싱 레이트를 향상시킬 수 있다.
또한, 본 실시형태에 있어서는, 또한, 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 덮인 적재대(4-2∼4-5)의 비적재면은, 피처리 기판(W)의 처리면보다 하측에 위치하고 있는 것이 바람직하다.
설령 비적재면이 환원 반응을 일으키지 않는 재료로 형성되어 있더라도, 비적재면이 피처리 기판(W)의 처리면보다 상측에 위치한 경우에는, 처리면보다 먼저 비적재면에 라디칼을 포함하는 가스가 충돌함으로써, 라디칼끼리가 반응하여 실활되는 경우도 있다. 그러나, 본 실시형태의 적재대(4-2∼4-5)와 같이, 피처리 기판(W)의 처리면보다 비적재면이 하측에 위치함으로써, 라디칼을 포함한 가스가, 피처리 기판(W)에 도달하기 전에, 비적재면에 충돌하는 것에 의한 라디칼의 실활을 방지할 수 있다. 이에 따라, 처리에 기여하는 라디칼량을 많게 할 수 있어, 피처리 기판(W)의 애싱 레이트를 향상시킬 수 있다.
또한, 본 실시형태의 효과를 발휘하기 위해서는, 적재대(4-5)와 같이, 적어도 적재대(4)의 적재면이 노출되어 있는 부분(비적재면)을 환원성 라디칼과 환원 반응을 일으키지 않는 재료에 의해 덮도록 하면 된다. 그러나, 적재대(4-2∼4-4)와 같이, 적재대(4)의 적재면이 노출되어 있는 부분(비적재면)뿐만 아니라, 피처리 기판(W)에 의해 덮이는 부분(적재면)도, 환원성 라디칼과 환원 반응을 일으키지 않는 재료에 의해, 그 표면이 덮여 있도록 하면 바람직하다. 이에 따라, 전술한 바와 같이, 피처리 기판(W)의 이면과 적재면을 간격을 두고 유지하고 있는 경우에는, 이 간격을 통과하는 라디칼에 의해 피처리 기판(W)의 이면에 부착된 레지스트 등의 유기물도 제거할 수 있다.
도 3의 (a)∼도 3의 (c)에 관해 설명한 바와 같이, 본 실시형태와 같이, 실리콘(Si)으로 덮인 서셉터(4b)를 적재대(4)에 탑재함으로써, 종래의 형태(도 3의 (a))와 비교하여, 피처리 기판(W) 주연부의 애싱 레이트의 저하가 억지되어 있는 것은 분명하다. 즉, 본 실시형태에서는, 피처리 기판(W)의 주연 영역에서의 환원성 라디칼의 실활을 억제할 수 있다. 그 결과, 피처리 기판(W)의 처리 균일성을 향상시킬 수 있다.
이상, 제1∼제3 실시형태에 관해 예시했다. 그러나, 본 발명은 이들 기술에 한정되는 것은 아니다.
예컨대, 본 실시형태의 플라즈마 처리 장치로서 리모트 플라즈마형의 플라즈마 처리 장치를 예로 들어 설명했지만, 플라즈마 발생 영역과, 피처리 기판(W)이 적재되는 반응실이 동일한 처리 용기 내에 형성되어 있는 다운 플로우형이나, 표면파 플라즈마(SWP) 처리 장치, 유도 결합 플라즈마(ICP) 처리 장치 등 라디칼을 이용하여 처리를 행하는 다른 형태의 플라즈마 처리 장치에도 적용시킬 수 있다.
또한, 상기한 실시형태에 있어서는, 실리콘(Si)으로 표면이 덮인 서셉터(4b)를 적재대(4)의 상면(피처리 기판(W)이 적재되는 쪽의 면)에 형성하는 것을 예시했지만, 적재대(4)의 표면을 실리콘(Si)으로 덮기만 하면 되기 때문에, 서셉터(4b) 대신에, 적재대(4)의 표면이 실리콘막으로 피복되는 것이어도 좋다. 다만, 서셉터(4b)를 이용하도록 하면, 적재대(4)로부터 착탈 가능하기 때문에, 서셉터(4b)를 떼어내어 세정할 수 있어, 메인터넌스성이 향상된다. 또, 서셉터(4b)를 적재대(4)의 상면에 탑재하는 경우에는, 상기한 실시형태에서의 「비적재면」은 서셉터(4b)의 표면으로 이루어지고, 적재대(4)의 표면을 실리콘막으로 피막하는 경우의 「비적재면」은, 적재대(4)의 표면으로 이루어지는 것으로 한다.
또한 적재대(4)와 함께, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 환원성 라디칼에 노출되는 부재를, 라디칼과의 환원 반응을 일으키지 않는 재료로 표면을 덮도록 해도 좋다. 이 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 환원성 라디칼에 노출되는 부재는, 예컨대 처리 용기(1) 내의 내벽면이나 가스 흐름을 정류하는 정류판(도시하지 않음)이나, 가스 반송부(5)의 내벽면 등으로 할 수 있다.
그렇게 하면, 피처리 기판(W)의 처리에 기여하는 라디칼이, 플라즈마 발생 영역(P)으로부터 피처리 기판(W)의 표면에 도달하는 사이에 환원성 라디칼에 노출되는 부재 표면과의 환원 반응에 소비되어 실활되고 피처리 기판(W)의 처리 효율이 저하되는 것을 억지할 수 있다.
또한 상기한 실시형태에 있어서는, 각종 부재를 실리콘(Si)으로 덮도록 했지만, 부재 표면이 실리콘(Si)이기만 하면 되기 때문에, 부재 자체가 실리콘(Si)으로 이루어지는 것으로 해도 좋다.
또한, 상기한 실시형태에 있어서는, 라디칼과의 환원 반응을 일으키지 않는 재료로서, 실리콘(Si)을 예로 들어 설명했지만, 부재 표면과의 환원 반응을 억제함으로써, 환원성 라디칼의 실활을 억제한다는 관점에서 보면, 부재 표면은 산화물이나 질화물이 아닌 것으로 형성되어 있으면 된다. 예컨대, 실리콘(Si)이나 순수한 금속 재료(Al, Pt, Au 등)로 할 수 있다.
다만, 피처리 기판(W)에 대한 오염을 고려하면, 서셉터(4b)를 덮는 재료는, 피처리 기판(W)을 구성하는 재료인 것이 바람직하다. 또한, 처리 용기(1)를 대기 분위기에 노출시켰을 때에, 산화되기 어려운 것이 바람직하다. 예컨대, 피처리 기판(W)이 석영(SiO2)이나, 실리콘(Si)인 경우, 부재 표면의 재료는 실리콘(Si)으로 할 수 있다.
또한, 예컨대, 본 실시형태의 플라즈마 처리 방법으로서, 레지스트 박리 처리를 예로 들어 설명했지만, 환원성 라디칼에 의해 처리하는 에칭 처리나, 노광에 이용한 포토마스크에 부착된 유기물의 플라즈마 세정 등 다른 형태의 플라즈마 처리 방법에도 적용시킬 수 있다.
또한, 예컨대, 본 실시형태의 플라즈마 처리 방법으로서, 포토마스크로서 이용되는 석영 기판의 애싱을 예로 들어 설명했지만, 피처리 기판(W)이 반도체 웨이퍼인 경우에도, 표면의 레지스트 제거와 함께, 이면에 부착된 유기물을 제거하는 경우가 있다. 그 경우에도, 적재부에 의해 유지하면서, 레지스트 박리 처리를 행할 수 있다.
또한, 예컨대, 본 실시형태의 피처리 기판(W), 적재대(4) 및 서셉터(4b)를 평면도로 본 형상은, 원반이어도 좋고 직사각형이어도 좋다.
또한, 전술한 각 실시형태가 구비하는 각 요소는, 가능한 범위에서 조합할 수 있고, 이들을 조합한 것도 본 발명의 특징을 포함하는 한 본 발명의 범위에 포함된다.
1 : 처리 용기, 2 : 가스 공급부, 3 : 플라즈마 발생부, 4 : 적재대, 4a : 온도 제어 수단, 4b : 서셉터, 4c : 적재부, 5 : 가스 반송부, 5a : 가스 혼합부, 6 : 도입 도파관, 7 : 방전관, 8 : 감압부, 8a : 배기구, 8b : 압력 제어부, 9 : 반입 반출구, 9a : 게이트 밸브, 9b : 도어, 9c : 밀봉 부재, 10 : 마이크로파 발생부, 15 : 제어부, 100 : 플라즈마 처리 장치, 200 : 기체, 201 : 반사층, 202 : 보호층, 203 : 흡수체층, 203a : 흡수체층의 개구부, 204 : 레지스트, 204a : 레지스트의 개구부, G : 처리 가스, M : 마이크로파, P : 플라즈마, W : 피처리 기판

Claims (11)

  1. 환원성 라디칼에 의해 처리가 행해지는 피처리 기판을 적재하는 적재대에 있어서,
    상기 적재대는, 평면도로 보았을 때에 상기 피처리 기판으로 덮이는 적재면과, 상기 적재면에 인접하는 비적재면을 구비하고,
    상기 비적재면은, 적어도 일부가 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 표면이 덮여 있는 것을 특징으로 하는 적재대.
  2. 제1항에 있어서, 상기 환원 반응을 일으키지 않는 재료는 실리콘(Si)인 것을 특징으로 하는 적재대.
  3. 제1항에 있어서, 상기 환원성 라디칼은 수소 라디칼인 것을 특징으로 하는 적재대.
  4. 제1항에 있어서, 상기 피처리 기판은 석영 기판인 것을 특징으로 하는 적재대.
  5. 제1항에 있어서, 상기 비적재면의 면적은 상기 피처리 기판의 면적보다 큰 것을 특징으로 하는 적재대.
  6. 제1항에 있어서, 상기 비적재면은 상기 적재대로부터 착탈 가능한 서셉터의 표면을 포함하는 것인 적재대.
  7. 제1항에 있어서, 상기 적재면은 환원성 라디칼과 환원 반응을 일으키지 않는 재료로 표면이 덮여 있는 것을 특징으로 하는 적재대.
  8. 대기압보다 감압된 분위기를 유지 가능한 처리 용기와,
    상기 처리 용기 내에 설치된 피처리 기판을 적재하는 적재대와,
    상기 피처리 기판을 처리하는 환원성 라디칼을 생성하는 플라즈마 발생부를 구비하고,
    상기 적재대는, 제1항에 기재된 적재대를 이용하는 것을 특징으로 하는 플라즈마 처리 장치.
  9. 제8항에 있어서, 상기 플라즈마 발생부는,
    상기 처리 용기에 가스 반송부를 통해 접속되고, 내부에 플라즈마 발생 영역을 갖는 방전관과,
    상기 플라즈마 발생 영역에 수소를 포함하는 가스를 도입하는 가스 도입 수단과,
    상기 플라즈마 발생 영역에 마이크로파를 도입하는 마이크로파 도입 수단을 구비한 것을 특징으로 하는 플라즈마 처리 장치.
  10. 제8항에 있어서, 상기 적재대의 비적재면은, 상기 피처리 기판을 적재했을 때에 상기 피처리 기판의 처리면보다 하측에 위치하는 것을 특징으로 하는 플라즈마 처리 장치.
  11. 제8항에 있어서, 상기 피처리 기판은, 상기 적재면으로부터 돌출되는 적재부에 의해, 상기 적재면과 간격을 두고 유지되는 것을 특징으로 하는 플라즈마 처리 장치.
KR1020157016266A 2013-03-28 2014-03-26 적재대 및 플라즈마 처리 장치 KR101586181B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013069162 2013-03-28
JPJP-P-2013-069162 2013-03-28
PCT/JP2014/058504 WO2014157321A1 (ja) 2013-03-28 2014-03-26 載置台及びプラズマ処理装置

Publications (2)

Publication Number Publication Date
KR20150074217A true KR20150074217A (ko) 2015-07-01
KR101586181B1 KR101586181B1 (ko) 2016-01-15

Family

ID=51624284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157016266A KR101586181B1 (ko) 2013-03-28 2014-03-26 적재대 및 플라즈마 처리 장치

Country Status (5)

Country Link
US (1) US20150380219A1 (ko)
JP (1) JP5684955B1 (ko)
KR (1) KR101586181B1 (ko)
CN (1) CN105051871B (ko)
WO (1) WO2014157321A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6544722B2 (ja) * 2015-10-20 2019-07-17 ボンドテック株式会社 ウエハの接合方法及び接合装置
JP2017157778A (ja) * 2016-03-04 2017-09-07 東京エレクトロン株式会社 基板処理装置
JP7033912B2 (ja) * 2017-12-22 2022-03-11 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置及び基板処理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195343A (ja) 1995-01-19 1996-07-30 Dainippon Screen Mfg Co Ltd プラズマ処理装置
JP2004296512A (ja) * 2003-03-25 2004-10-21 Tokyo Electron Ltd プラズマ処理装置のクリーニング方法
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP2012199377A (ja) * 2011-03-22 2012-10-18 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6113702A (en) * 1995-09-01 2000-09-05 Asm America, Inc. Wafer support system
US6217724B1 (en) * 1998-02-11 2001-04-17 Silicon General Corporation Coated platen design for plasma immersion ion implantation
US6228176B1 (en) * 1998-02-11 2001-05-08 Silicon Genesis Corporation Contoured platen design for plasma immerson ion implantation
US6146504A (en) * 1998-05-21 2000-11-14 Applied Materials, Inc. Substrate support and lift apparatus and method
TW556283B (en) * 2000-05-26 2003-10-01 Nisshin Spinning Silicon/graphite composite ring for supporting silicon wafer, and dry etching apparatus equipped with the same
US20030178145A1 (en) * 2002-03-25 2003-09-25 Applied Materials, Inc. Closed hole edge lift pin and susceptor for wafer process chambers
JP3908112B2 (ja) * 2002-07-29 2007-04-25 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 サセプタ、エピタキシャルウェーハ製造装置及びエピタキシャルウェーハ製造方法
KR100959981B1 (ko) * 2004-09-01 2010-05-27 시바우라 메카트로닉스 가부시끼가이샤 플라즈마 처리 장치 및 플라즈마 처리 방법
JP4773142B2 (ja) * 2005-06-14 2011-09-14 芝浦メカトロニクス株式会社 ステージ及びそれを備えた半導体処理装置
JP2007080898A (ja) * 2005-09-12 2007-03-29 Seiko Instruments Inc 静電チャック、これを備える薄膜製造装置、薄膜製造方法、並びに基板表面処理方法
US20070169703A1 (en) * 2006-01-23 2007-07-26 Brent Elliot Advanced ceramic heater for substrate processing
JP5352103B2 (ja) * 2008-03-27 2013-11-27 東京エレクトロン株式会社 熱処理装置および処理システム
JP5565892B2 (ja) * 2008-06-13 2014-08-06 芝浦メカトロニクス株式会社 プラズマ処理装置、プラズマ処理方法、および電子デバイスの製造方法
CN102460650B (zh) * 2009-06-24 2014-10-01 佳能安内华股份有限公司 真空加热/冷却装置及磁阻元件的制造方法
JP5378902B2 (ja) * 2009-08-04 2013-12-25 株式会社アルバック プラズマ処理装置のプラズマ処理方法及びプラズマ処理装置
TW201135845A (en) * 2009-10-09 2011-10-16 Canon Anelva Corp Acuum heating and cooling apparatus
JP5709546B2 (ja) * 2011-01-19 2015-04-30 キヤノン株式会社 エネルギービーム描画装置及びデバイス製造方法
JP2012221979A (ja) * 2011-04-04 2012-11-12 Toshiba Corp プラズマ処理装置
US8371567B2 (en) * 2011-04-13 2013-02-12 Novellus Systems, Inc. Pedestal covers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08195343A (ja) 1995-01-19 1996-07-30 Dainippon Screen Mfg Co Ltd プラズマ処理装置
JP2004296512A (ja) * 2003-03-25 2004-10-21 Tokyo Electron Ltd プラズマ処理装置のクリーニング方法
JP2006013190A (ja) 2004-06-28 2006-01-12 Rohm Co Ltd 半導体装置の製造方法
JP2012199377A (ja) * 2011-03-22 2012-10-18 Tokyo Electron Ltd 基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
JPWO2014157321A1 (ja) 2017-02-16
KR101586181B1 (ko) 2016-01-15
WO2014157321A1 (ja) 2014-10-02
US20150380219A1 (en) 2015-12-31
CN105051871B (zh) 2018-06-12
CN105051871A (zh) 2015-11-11
JP5684955B1 (ja) 2015-03-18

Similar Documents

Publication Publication Date Title
US11935727B2 (en) Substrate processing method
US5788799A (en) Apparatus and method for cleaning of semiconductor process chamber surfaces
JP5869899B2 (ja) 基板処理装置、半導体装置の製造方法、基板処理方法及びサセプタカバー
KR101012886B1 (ko) 기판 세정장치, 기판 세정방법, 기판 처리 장치
US20080127895A1 (en) Ultraviolet-ray-assisted processing apparatus for semiconductor process
JP6541618B2 (ja) 被処理体を処理する方法
KR101586181B1 (ko) 적재대 및 플라즈마 처리 장치
JP2005354041A (ja) 基板の処理方法及び電子装置
KR102505154B1 (ko) 에칭 방법
KR102061969B1 (ko) 기판 처리 장치
WO2004084289A1 (ja) 基板処理装置および基板処理方法
KR102179938B1 (ko) 아우터 마스크, 플라즈마 처리 장치 및 포토마스크의 제조 방법
JP5048552B2 (ja) 基板洗浄装置及び基板処理装置
TWI754208B (zh) 基板處理裝置、處理容器、反射體及半導體裝置之製造方法
JP6807558B2 (ja) プラズマ処理方法およびプラズマ処理装置
CN110010465B (zh) 去除方法和处理方法
JP6002411B2 (ja) Ｅｕｖマスク製造方法およびｅｕｖマスク製造装置
JPH10340891A (ja) プラズマ処理方法及びプロセスプラズマ装置
US20240186122A1 (en) Substrate processing apparatus
JP4234135B2 (ja) 基板処理装置のクリーニング方法
US20070026642A1 (en) Surface modification method and surface modification apparatus for interlayer insulating film
JP6067372B2 (ja) プラズマ処理装置
WO2022266140A1 (en) Dry development apparatus and methods for volatilization of dry development byproducts in wafers
TW202301459A (zh) 氧化銦鎵鋅的蝕刻
JP2015050376A (ja) 基板処理装置及び基板処理方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181005

Year of fee payment: 4