KR20150064420A - 표시장치용 타이밍 컨트롤러 및 이의 구동방법 - Google Patents

표시장치용 타이밍 컨트롤러 및 이의 구동방법 Download PDF

Info

Publication number
KR20150064420A
KR20150064420A KR1020130149115A KR20130149115A KR20150064420A KR 20150064420 A KR20150064420 A KR 20150064420A KR 1020130149115 A KR1020130149115 A KR 1020130149115A KR 20130149115 A KR20130149115 A KR 20130149115A KR 20150064420 A KR20150064420 A KR 20150064420A
Authority
KR
South Korea
Prior art keywords
mipi
data
low power
receiving unit
unit
Prior art date
Application number
KR1020130149115A
Other languages
English (en)
Other versions
KR102122527B1 (ko
Inventor
이환주
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130149115A priority Critical patent/KR102122527B1/ko
Publication of KR20150064420A publication Critical patent/KR20150064420A/ko
Application granted granted Critical
Publication of KR102122527B1 publication Critical patent/KR102122527B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 MIPI데이터수신부의 오동작을 방지할 수 있는 표시장치용 타이밍 컨트롤러 및 이의 구동방법에 대한 것으로, MIPI(Mobile Industry Processor Interface) 방식에 따라 시스템으로부터 데이터를 전송받고 이 데이터를 TTL(Transistor to Transistor Logic) 레벨로 복원하는 MIPI데이터수신부; 상기 MIPI데이터수신부로부터 복원된 데이터를 근거로 영상 데이터를 생성함과 아울러 이 영상 데이터의 타이밍을 설정하는 로직부; 및, 미리 설정된 일정 시간 동안 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 경우, 상기 MIPI데이터수신부를 리셋시키는 리셋부를 포함함을 특징으로 한다.

Description

표시장치용 타이밍 컨트롤러 및 이의 구동방법{TIMING CONTROLLER FOR DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME}
본 발명은 타이밍 컨트롤러에 관한 것으로, 특히 MIPI데이터수신부의 오동작을 방지할 수 있는 표시장치용 타이밍 컨트롤러 및 이의 구동방법에 대한 것이다.
시스템과 타이밍 컨트롤러간의 데이터 통신을 담당하는 MIPI 방식의 시스템 인터페이스는 그 구조가 복잡하여 내부 로직 회로가 불안정하게 동작할 가능성이 높다. 예를 들어, 초기 입력 전원이 불안정한 경우 또는 외부로부터 노이즈(noise)가 유입될 경우, 그 인터페이스에 포함된 MIPI데이터수신부가 비정상적으로 동작할 수 있다.
이와 같이 MIPI데이터수신부가 비정상적으로 동작할 경우, 영상 데이터 및 데이터 인에이블 신호가 원래의 레벨로 복원되지 못하여 화면이 정상적으로 표시될 수 없는 문제점이 발생된다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 비정상적으로 구동되는 MIPI데이터수신부를 리셋시킴으로써 이를 정상적으로 재구동시킬 수 있는 표시장치용 타이밍 컨트롤러 및 이의 구동방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 타이밍 컨트롤러는, MIPI(Mobile Industry Processor Interface) 방식에 따라 시스템으로부터 데이터를 전송받고 이 데이터를 TTL(Transistor Transistor Logic) 레벨로 복원하는 MIPI데이터수신부; 상기 MIPI데이터수신부로부터 복원된 데이터를 근거로 영상 데이터를 생성함과 아울러 이 영상 데이터의 타이밍을 설정하는 로직부; 및, 미리 설정된 일정 시간 동안 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 경우, 상기 MIPI데이터수신부를 리셋시키는 리셋부를 포함함을 특징으로 한다.
상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 때, 상기 로직부는 노 시그널 플래그를 생성하여 상기 리셋부로 공급하며; 그리고, 상기 리셋부는, 상기 노 시그널 플래그의 발생 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시킴을 특징으로 한다.
상기 MIPI데이터수신부는 MIPI 데이터 전송 규약에 의해 정의된 로우 파워 구간 및 하이 스피드 구간에 대한 정보를 상기 리셋부로 제공하며; 상기 리셋부는, 노 시그널 플래그의 발생 시점부터 상기 로우 파워 구간의 수를 카운트하여 그 카운트된 로우 파워 구간의 수가 미리 설정된 임계치에 해당할 경우, 상기 MIPI데이터수신부를 리셋시키며; 상기 일정 기간은, 상기 노 시그널 플래그의 발생 시점부터 상기 임계치에 해당하는 마지막 번째 로우 파워 구간의 발생 시점까지의 기간에 해당함을 특징으로 한다.
상기 로우 파워 구간은 stop state에 관련된 LP-11 구간, 상기 LP-11 구간으로부터 벗어나는 구간인 LP-10 구간 및 하이 스피드 구간에 대한 준비가 이루어지는 LP-00 구간으로 구분되며, 그리고 상기 리셋부는 상기 로우 파워 구간 중 LP-11 구간을 카운트함을 특징으로 한다.
상기 리셋부는, 상기 마지막 번째 로우 파워 구간 바로 다음에 발생되는 제 1 로우 파워 구간에 상기 MIPI데이터수신부를 리셋시킴을 특징으로 한다.
상기 리셋부는, 상기 제 1 로우 파워 구간부터 상기 제 1 로우 파워 구간의 바로 다음에 발생되는 제 2 로우 파워 구간까지의 기간 동안 상기 MIPI데이터수신부를 리셋상태로 유지함을 특징으로 한다.
상기 로직부는, 상기 제 2 로우 파워 구간과 함께 한 주기 구간을 이루는 하이 스피드 구간 동안 상기 MIPI데이터수신부로부터 자신에게로 데이터의 입력이 있을 경우, 상기 제 2 로우 파워 구간 바로 다음에 발생되는 제 3 로우 파워 구간에 상기 노 시그널 플래그를 비액티브 상태로 변경함을 특징으로 한다.
상기 리셋부는 상기 MIPI데이터수신부내에 내장된 것을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 표시장치용 타이밍 컨트롤러의 구동방법은, MIPI(Mobile Industry Processor Interface) 방식에 따라 시스템으로부터 데이터를 전송받고 이 데이터를 TTL(Transistor Transistor Logic) 레벨로 복원하는 MIPI데이터수신부와, 그리고 상기 MIPI데이터수신부로부터 복원된 데이터를 근거로 영상 데이터를 생성함과 아울러 이 영상 데이터의 타이밍을 설정하는 로직부를 준비하는 단계; 및, 미리 설정된 일정 시간 동안 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 경우, 상기 MIPI데이터수신부를 리셋시키는 단계를 포함함을 특징으로 한다.
상기 MIPI데이터수신부를 리셋시키는 단계는, 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 때, 상기 로직부를 통해 노 시그널 플래그를 생성하는 단계; 및, 상기 노 시그널 플래그가 발생된 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시키는 단계를 포함함을 특징으로 한다.
상기 MIPI데이터수신부는 MIPI 데이터 전송 규약에 의해 정의된 로우 파워 구간 및 하이 스피드 구간에 대한 정보를 제공하며; 상기 노 시그널 플래그가 발생된 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시키는 단계는, 상기 노 시그널 플래그가 발생된 시점부터 상기 로우 파워 구간의 수를 카운트하여 그 카운트된 로우 파워 구간의 수가 미리 설정된 임계치에 해당할 경우, 상기 MIPI데이터수신부를 리셋시키는 단계이며; 그리고, 상기 일정 기간은, 상기 노 시그널 플래그의 발생 시점부터 상기 임계치에 해당하는 마지막 번째 로우 파워 구간의 발생 시점까지의 기간에 해당함을 특징으로 한다.
상기 로우 파워 구간은 stop state에 관련된 LP-11 구간, 상기 LP-11 구간으로부터 벗어나는 구간인 LP-10 구간 및 하이 스피드 구간에 대한 준비가 이루어지는 LP-00 구간으로 구분되며, 그리고 상기 로우 파워 구간의 수를 카운트하는 단계에서는 상기 로우 파워 구간 중 LP-11 구간을 카운트함을 특징으로 한다.
상기 MIPI데이터수신부를 리셋시키는 단계에서, 상기 마지막 번째 로우 파워 구간 바로 다음에 발생되는 제 1 로우 파워 구간에 상기 MIPI데이터수신부를 리셋시킴을 특징으로 한다.
상기 MIPI데이터수신부를 리셋시키는 단계에서, 상기 제 1 로우 파워 구간부터 상기 제 1 로우 파워 구간의 바로 다음에 발생되는 제 2 로우 파워 구간까지의 기간 동안 상기 MIPI데이터수신부를 리셋상태로 유지함을 특징으로 한다.
상기 로직부는, 상기 제 2 로우 파워 구간과 함께 한 주기 구간을 이루는 하이 스피드 구간 동안 상기 MIPI데이터수신부로부터 자신에게로 데이터의 입력이 있을 경우, 상기 제 2 로우 파워 구간 바로 다음에 발생되는 제 3 로우 파워 구간에 상기 노 시그널 플래그를 비액티브 상태로 변경함을 특징으로 한다.
본 발명에 따른 표시장치용 타이밍 컨트롤러에는 다음과 같은 효과가 있다.
본 발명에서의 리셋부는 MIPI데이터수신부가 비정상적으로 동작할 때 이를 리셋시킴으로써 이를 정상적으로 재구동시킬 수 있다.
도 1은 본 발명의 실시예에 따른 타이밍 컨트롤러를 구비한 표시장치의 블록 구성도
도 2는 도 1의 타이밍 컨트롤러의 블록 구성도
도 3은 정상 상태에서의 MIPI데이터수신부의 동작을 설명하기 위한 도면
도 4는 비정상 상태에서의 MIPI데이터수신부의 동작을 설명하기 위한 도면
도 5는 본 발명에 따른 리셋부의 동작을 설명하기 위한 도면
도 6은 본 발명에 따른 타이밍 컨트롤러의 동작 과정을 나타낸 순서도
도 7은 본 발명에 따른 타이밍 컨트롤러에 대한 시뮬레이션 결과를 나타낸 도면
도 1은 본 발명의 실시예에 따른 타이밍 컨트롤러를 구비한 표시장치의 블록 구성도이다.
본 발명의 실시예에 따른 표시장치는, 도 1에 도시된 바와 같이, 표시부(DSP), 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 컨트롤러(TC)를 포함하는 바, 여기서 데이터 드라이버(DD), 게이트 드라이버(GD) 및 타이밍 컨트롤러(TC)는 표시부(DSP)에 영상이 표시되도록 그 표시부(DSP)를 구동하는 표시장치용 구동회로이다.
이 열거된 구성요소들에 대하여 구체적으로 설명하면 다음과 같다.
표시부(DSP)는 다수의 화소(PXL)들과, 이들 화소(PXL)들이 화상을 표시하는데 필요한 각종 신호들을 전송하기 위한 i개의 데이터 라인들(DL1 내지 DLi)과 j개의 게이트 라인들(GL1 내지 GLj)을 포함한다. 여기서, i 및 j는 자연수이다.
화소(PXL)들은 매트릭스(matrix) 형태로 표시부(DSP)에 배치되어 있다. 표시부의 각 수평라인에는 i개의 화소(PXL)들이 배열되어 있다. 이 화소(PXL)들은 적색 영상을 표시하는 적색 화소(R), 녹색 영상을 표시하는 녹색 화소(G) 및 청색 영상을 표시하는 청색 화소(B)로 구분된다. 이때, 동일 게이트 라인에 접속되며 서로 인접하여 위치한 3개의 적색 화소(R), 녹색 화소(G) 및 청색 화소(B)는 하나의 단위 화소(UP)를 이룬다. 이 단위 화소(UP)는 적색 영상, 녹색 영상 및 청색 영상을 혼합하여 하나의 단위 영상을 표시한다.
타이밍 컨트롤러(TC)는 시스템(도시되지 않음)으로부터, 영상을 표시하는데 필요한 각종 데이터를 공급받는다. 이 타이밍 컨트롤러(TC)와 시스템은 MIPI(Mobile Industry Processor Interface) 방식으로 데이터 통신을 수행한다. 이 MIPI는 시스템과 타이밍 컨트롤러(TC)간의 통신 방식을 규정하는 시스템 인터페이스 중 하나로서, 이를 위해 이 MIPI는, TTL(Transistor to Transistor Logic) 레벨의 병렬 데이터를 한 쌍의 차동 전압을 이용하여 MIPI 방식의 직렬 데이터로 변환하고 이를 고속으로 출력하는 MIPI데이터송신부와, 그 MIPI데이터전송부로부터 전송된 직렬 데이터를 원래의 TTL 레벨의 병렬 데이터로 복원하는 MIPI데이터수신부를 포함한다. 여기서, MIPI데이터송신부는 시스템의 내부에, 그리고 MIPI데이터수신부는 타이밍 컨트롤러(TC)의 내부에 각각 설치된다.
이러한 타이밍 컨트롤러(TC)는 시스템으로부터 MIPI 방식으로 데이터들을 전송받고 이 데이터들을 TTL 레벨로 복원한 후, 이 복원된 데이터들을 근거로 영상 데이터(IMG)들을 생성함과 아울러 이 영상 데이터(IMG)들의 타이밍을 설정한다.
또한, 이 타이밍 컨트롤러(TC)는 데이터 드라이버(DD)를 제어하기 위한 데이터 제어신호(dcs)와, 그리고 게이트 드라이버(GD)를 제어하기 위한 게이트 제어신호(gcs)를 생성한다. 데이터 제어신호(dcs)는 소스클럭펄스신호(source clock pulse signal), 소스스타트펄스신호(source start pulse signal), 소스아웃풋인에이블신호(source output enable signal) 및 극성반전제어신호를 포함하며, 그리고 게이트 제어신호(gcs)는 게이트스타트펄스신호(gate start pulse signal), 게이트쉬프트클럭신호(gate shift clock signal), 게이트아웃풋인에이블신호(gate output enable signal)를 포함한다.
또한, 이 타이밍 컨트롤러(TC)는 MIPI데이터수신부의 오동작시 이를 리셋시켜 정상적으로 구동시킬 수 있는 기능을 더 포함한다.
게이트 드라이버(GD)는 타이밍 컨트롤러(TC)로부터의 게이트 제어신호(gcs)에 따라 게이트 신호들을 생성하고 이들을 다수의 게이트 라인들(GL1 내지 GLj)로 순차적으로 공급함으로써 그 게이트 라인들(GL1 내지 GLj)을 구동한다.
데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터의 데이터 제어신호(dcs)에 따라 영상 데이터들(IMG; 타이밍 컨트롤러(TC)로부터의 영상 데이터들)을 샘플링한 후에, 매 수평기간(Horizontal Time : 1H, 2H, ...)마다 한 수평라인에 해당하는 샘플링 영상 데이터들을 래치하고 래치된 한 수평라인의 영상 데이터들을 데이터 라인들(DL1 내지 DLj)로 공급한다. 이때, 이 데이터 드라이버(DD)는 타이밍 컨트롤러(TC)로부터의 영상 데이터를 감마기준전압들을 이용하여 아날로그 데이터 신호로 변환하여 데이터 라인들(DL1 내지 DLj)로 공급한다.
도 2를 참조하여 전술된 타이밍 컨트롤러(TC)의 구성을 구체적으로 설명하면 다음과 같다.
도 2는 도 1의 타이밍 컨트롤러의 블록 구성도이다.
본 발명에 따른 타이밍 컨트롤러(TC)는, 도 2에 도시된 바와 같이, MIPI데이터수신부(MIPI-Rx), 로직부(LG), 리셋부(RS) 및 인트라데이터전송부(Intra-Tx)를 포함한다.
MIPI데이터수신부(MIPI-Rx)는 시스템으로부터 MIPI 방식으로 데이터들(MIPI_CLK, MIPI_D0, MIPI_D1, MIPI_D2, ... MIPI_Dk; k는 2보다 큰 자연수)을 전송받는다. 여기서, 위의 데이터들(MIPI_CLK, MIPI_D0, MIPI_D1, MIPI_D2, ... MIPI_Dk) 각각은 MIPI에 의해 직렬화(serialize)된 MIPI데이터를 의미하는 바, 이 MIPI데이터들 각각은 정극성(+)과 부극성(-)을 갖는 한 쌍의 차동 전압들로 구성된다.
MIPI데이터수신부(MIPI-Rx)는 이 직렬화된 MIPI데이터들 각각을 TTL 레벨의 병렬 데이터로 역직렬화(De-serialize)한다. 도 2에는 MIPI_CLK, MIPI_D0, MIPI_D1, MIPI_D2, ... MIPI_Dk 중 어느 하나의 MIPI데이터를 근거로 발생된, 역직렬화된 TTL 레벨의 데이터(DE, DATA)가 도시되어 있다. 여기서, DATA는 영상 데이터를, 그리고 DE는 그 영상 데이터를 복원하는데 사용되는 데이터 인에이블 신호(DE)를 의미한다.
로직부(LG)는 MIPI데이터수신부(MIPI-Rx)로부터 복원된 데이터(즉, 역직렬화된 TTL 레벨의 데이터들, 예를 들어 DE, DATA)를 근거로 영상 데이터들을 생성함과 아울러 이 영상 데이터들의 타이밍을 설정한다.
또한, 이 로직부(LG)는 전술된 게이트 제어신호(gcs)를 생성하여 게이트 드라이버(GD)로 전송한다.
또한, 이 로직부(LG)는 내부에 데이터감지부(DM)를 포함하는 바, 이 데이터감지부(DM)는 MIPI데이터수신부(MIPI-Rx)로부터 로직부(LG)로의 데이터 입력 여부를 판단하고, 그 판단 결과 데이터 입력이 없을 경우 노 시그널 플래그(No Signal Flag; NSF)를 출력한다. 다시 말하여, 이 데이터감지부(DM)는 MIPI데이터수신부로부터 로직부로 데이터가 정상적으로 입력되고 있는지를 판단한다.
노 시그널 플래그(NSF)는 데이터 드라이버(DD) 및 리셋부(RS)로 공급되는 바, 데이터 드라이버(DD)는 그 노 시그널 플래그(NSF)에 응답하여 표시부(DSP)에 미리 설정된 화상을 표시한다. 한편, 이 노 시그널 플래그(NSF)에 의한 리셋부(RS)의 동작은 차후 구체적으로 설명한다.
리셋부(RS)는 미리 설정된 일정 시간 동안 MIPI데이터수신부(MIPI-Rx)로부터 로직부(LG)로의 데이터 입력이 없을 경우, MIPI데이터수신부(MIPI-Rx)를 리셋시킨다. 하나의 예로서, 이 리셋부(RS)는, 전술된 노 시그널 플래그(NSF)가 자신에게 입력된 시점부터 시간을 카운트하는 바, 이때 그 카운트 시점부터 전술된 일정 시간 동안 노 시그널 플래그(NSF)가 액티브 상태로 유지될 경우, MIPI데이터수신부(MIPI-Rx)를 리셋시킨다. 다시 말하여, 이 리셋부(RS)는 노 시그널 플래그(NSF)가 발생된 시점부터 시간을 카운트 하여, 그 카운트된 시간이 전술된 일정 시간에 도달하면 MIPI데이터수신부(MIPI-Rx)를 리셋시킨다. 이때 MIPI데이터수신부(MIPI-Rx)의 리셋 시점은 그 일정 시간이 된 순간 또는 그 순간 이후의 어느 시점이 될 수 있다.
인트라데이터전송부(Intra-Tx)는, 타이밍 컨트롤러(TC)와 데이터 드라이버(DD)간의 데이터 통신을 담당하는 인터페이스, 즉 인트라 인터페이스(Intra-interface)에 포함된 일부 구성요로서, 이 인트라데이터전송부(Intra-Tx)는 로직부(LG)로부터 제공된 TTL 레벨의 데이터들을 그 인트라 인터페이스의 방식에 맞게 변환하여 데이터 드라이버로 전송한다. 이 인트라데이터전송부(Intra-Tx)로부터 제공된 데이터들은 영상 데이터(IMG) 및 데이터 제어신호(dcs)를 포함하는 바, 이들 데이터들은 데이터 드라이버(DD)내의 인트라데이터수신부(도시되지 않음)에 의해 원래의 TTL 레벨로 복원된다.
전술된 인트라 인터페이스로서, mini-LVDS(Low Voltage Differential signaling), EPI(Embedded Panel Interface) 및 RSDS(Reduced Signal Differential Signaling) 중 어느 하나가 사용될 수 있다.
여기서, 정상 상태에서의 MIPI데이터수신부(MIPI-Rx)의 동작 및 비정상 상태에서의 MIPI데이터수신부(MIPI-Rx)의 동작을 도 3 및 도 4를 참조로 구체적으로 설명한다.
도 3은 정상 상태에서의 MIPI데이터수신부(MIPI-Rx)의 동작을 설명하기 위한 도면이다.
MIPI 데이터 전송 규약에 따르면, 도 3에 도시된 바와 같이, MIPI는 한 주기의 구간을 로우 파워(Low Power; LP) 구간과 하이 스피드(High Speed; HS) 구간으로 구분한다. 여기서, 한 주기의 구간 길이는 한 수평기간(1 horizontal period) 또는 한 프레임기간(frame period)이 될 수 있다.
로우 파워 구간(LP)에 해당하는 기간 동안에는 타이밍 컨트롤러(TC)의 상태 확인, 하이 스피드 구간(HS)으로의 진입 전에 수행되는 각종 명령(command)에 대한 처리 등이 수행된다. 이 로우 파워 구간(LP)은 stop state에 관련된 LP-11 구간과, 이 LP-11 구간으로부터 벗어나는 구간인 LP-10 구간과, 그리고 하이 스피드 구간(HS)에 대한 준비가 이루어지는 LP-00 구간으로 세분화된다.
하이 스피드 구간(HS)에 해당하는 기간 동안에는, 유효 데이터, 즉 전술된 MIPI데이터들(MIPI_CLK, MIPI_D0 내지 MIPI_Dk)에 대한 역직렬화 과정이 수행된다. 특히, 이 하이 스피드 구간(HS)에 앞서, 반드시 로우 파워 구간(LP)이 종료해야 하는 바, 이를 위해 이 로우 파워 구간(LP)의 종료를 알리는 터미네이션(termination) 동작이 그 하이 스피드 구간(HS) 전에 수행되어야 한다.
터미네이션 동작이 정상적으로 수행되면, 하이 스피드 구간(HS)에서의 MIPI데이터가 그라운드 레벨보다 더 높게 유지된 상태에서 처리되는 바, 그렇게 처리되어야만 그 MIPI데이터가 정상적으로 TTL 레벨로 복원될 수 있다. 도 3에서의 MIPI_Dx에서 x는 0 내지 k중 어느 하나를 의미한다. 즉, 이 MIPI_Dx는 도 2에서 설명된 MIPI_D0 내지 MIPI_Dk 중 어느 하나가 될 수 있다.
도 3에 따르면, 하이 스피드 구간(HS) 전에 터미네이션이 동작이 수행되는 바, 따라서 데이터 인에이블 신호(DE)가 정상적으로 생성되며, 또한 그로 인해 영상 데이터(DATA)가 정상적으로 발생된다.
도 4는 비정상 상태에서의 MIPI데이터수신부(MIPI-Rx)의 동작을 설명하기 위한 도면이다.
도 4에 따르면, 터미네이션이 동작이 수행되지 않아, 즉 터미네이션이 오픈(termination open)되어 하이 스피드 구간(HS)에서의 데이터가 그라운드 레벨로부터 천이하게 된다. 이와 같은 경우 데이터 인에이블 신호(DE)가 생성되지 않으며, 또한 그로 인해 영상 데이터(DATA)가 생성되지 않는다.
이와 같이 터미네이션 동작이 수행되지 않을 경우, MIPI데이터수신부(MIPI-Rx)는 정상적으로 데이터를 복원하지 못하게 되는 바, 그로 인해 데이터감지부(DM)는 MIPI데이터수신부(MIPI-Rx)로부터 로직부(LG) 쪽으로 데이터가 입력되지 않는 것으로 판단하여 노 시그널 플래그(NSF)를 발생시킨다. 즉, 노 시그널 플래그(NSF)를 비액티브 상태(로우 상태)에서 액티브 상태(하이 상태)로 변경한다.
이 노 시그널 플래그(NSF)는 리셋부(RS)로 공급되는 바, 이 리셋부(RS)는 이 노 시그널 플래그(NSF)와 함께 전술된 로우 파워 구간(LP) 및 하이 스피드 구간(HS)에 대한 정보를 MIPI데이터수신부(MIPI-Rx)로부터 제공받는다.
여기서, 도 5를 참조로 리셋부(RS)의 동작을 구체적으로 설명한다.
도 5는 본 발명에 따른 리셋부(RS)의 동작을 설명하기 위한 도면이다.
리셋부(RS)는, 도 5에 도시된 바와 같이, 노 시그널 플래그(NSF)가 발생된 시점(Ts)부터 로우 파워 구간(LP)의 수를 카운트한다. 여기서, 노 시그널 플래그(NSF)가 발생된 시점(Ts), 즉 노 시그널 플래그(NSF)가 비액티브 상태(로우 상태)에서 액티브 상태(하이 상태)로 천이하는 시점은 최초 터미네이션 오픈 시점(Tto)과 일치하지 않는 바, 이는 데이터감지부(DM)가 로직부(LG)로의 데이터 입력 여부를 판단하는데 소요되는 시간에 기인한 것이다.
로우 파워 구간(LP)의 수를 카운트함에 있어서, 이 리셋부(RS)는 그 로우 파워 구간(LP) 중 LP-11 구간의 수를 카운트할 수 있다.
이후, 이 리셋부(RS)는 그 카운트된 로우 파워 구간(LP)의 수가 미리 설정된 임계치에 해당할 경우, MIPI데이터수신부(MIPI-Rx)를 리셋시킨다. 즉, 이 리셋부(RS)는, 노 시그널 플래그(NSF)가 액티브 상태로 유지된 상태에서, 끊임없이 연속적으로 카운트된 로우 파워 구간(LP)의 수가 그 임계치에 도달하는 순간 그 MIPI데이터수신부(MIPI-Rx)에 문제가 발생한 것으로 최종 판단한다. 예를 들어, 도 5에 도시된 바와 같이 그 임계치가 10일 경우, 이 리셋부(RS)는 카운트된 로우 파워 구간(LP)의 수가 10이 되는 시점에 카운트를 종료하고 MIPI데이터수신부(MIPI-Rx)를 리셋시킨다.
리셋부(RS)는, 임계치에 해당하는 마지막 번째 로우 파워 구간 바로 다음에 발생되는 다음 번째 로우 파워 구간(이하, 제 1 로우 파워 구간)에 MIPI데이터수신부(MIPI-Rx)를 리셋시키고, 그리고 제 1 로우 파워 구간부터 그 제 1 로우 파워 구간의 바로 다음에 발생되는 다음 번째 로우 파워 구간(이하, 제 2 로우 파워 구간)까지의 기간 동안 MIPI데이터수신부(MIPI-Rx)를 리셋상태로 유지시킨다. 예를 들어, 도 5에 도시된 바와 같이, 제 1 로우 파워 구간은 11번째로 카운트된 로우 파워 구간(이하, 11번째 로우 파워 구간)이 될 수 있으며, 제 2 로우 파워 구간은 12번째 카운트된 로우 파워 구간(이하, 12번째 로우 파워 구간)이 될 수 있다. 이와 같은 경우, 11번째 로우 파워 구간에 로우 레벨로 떨어짐과 아울러 그 로우 레벨 상태가 12번째 로우 파워 구간까지 유지되고, 그리고 그 이후부터는 하이 레벨로 유지되는 리셋신호(RES)가 그 리셋부(RS)로부터 발생될 수 있다. 이 리셋신호(RES)는 MIPI데이터수신부(MIPI-Rx)로 입력되어 이 MIPI데이터수신부(MIPI-Rx)를 리셋시킨다. 따라서 12번째 로우 파워 구간과 함께 한 주기의 구간을 이루는 하이 스피드 구간부터는 MIPI데이터수신부(MIPI-Rx)가 정상적으로 동작할 수 있으므로, 그 하이 스피드 구간 동안 로직부(LG) 쪽으로 데이터가 정상적으로 입력될 수 있다.
한편, 로직부(LG)는, 제 2 로우 파워 구간과 함께 한 주기 구간을 이루는 하이 스피드 구간 동안 MIPI데이터수신부(MIPI-Rx)로부터 자신에게로 데이터의 입력이 있을 경우, 제 2 로우 파워 구간 바로 다음에 발생되는 다음 번째 로우 파워 구간에 노 시그널 플래그(NSF)를 비액티브 상태, 즉 로우 상태로 변경한다. 예를 들어, 도 5에 도시된 바와 같이 12번째 로우 파워 구간이 속하는 주기 구간에 포함된 하이 스피드 구간에 터미네이션 동작이 정상적으로 수행되므로(Termination OK), 그 하이 스피드 구간에 데이터가 정상적으로 처리될 수 있다.
한편, 전술된 일정 기간은, 노 시그널 플래그(NSF)의 발생 시점부터 임계치에 해당하는 마지막 번째 로우 파워 구간의 발생 시점까지의 기간에 해당한다. 예를 들어, 그 일정 기간은, 도 5에 도시된 바와 같이, 노 시그널 플래그(NSF)의 발생 시점부터 10번째 로우 파워 구간의 발생 시점까지의 기간에 해당한다.
도 6은 본 발명에 따른 타이밍 컨트롤러의 동작 과정을 나타낸 순서도이다.
먼저, 노 시그널 플래그가 감지되면(S1), 리셋부(RS)는 그 노 시그널 플래그(NSF)가 액티브로 유지되는 구간에서의 로우 파워 구간, 즉 LP-11 구간의 개수를 카운트한다(S2).
이후, 이 리셋부(RS)는 LP-11의 개수가 미리 설정된 임계치 이상인지를 판단하고(S3), 그 판단 결과가 참일 경우 그 임계치에 1을 더한 값에 해당하는 LP-11 구간에서 MIPI데이터수신부(MIPI-Rx)를 리셋시킨다(S4-1). 그러면, MIPI데이터수신부(MIPI-Rx)가 정상적으로 동작한다(S5).
반면, 전술된 S3단계에서의 판단 결과가 거짓일 경우, 이 리셋부(RS)는 리셋 동작을 수행하지 않는다(S4-2).
도 7은 본 발명에 따른 타이밍 컨트롤러에 대한 시뮬레이션 결과를 나타낸 도면이다.
도 7에 도시된 바와 같이, 임계치가 10으로 설정된 경우, 10번째 LP-11 구간에 대한 카운트가 완료된 후에 리셋신호(RES)가 발생됨을 알 수 있다. 그리고 그 리셋신호(RES)의 발생 이후 터미네이션 동작이 정상적으로 수행되어 노 시그널 플래그(NSF)가 비액티브 상태로 변화함을 알 수 있다.
한편, 리셋부(RS)는 MIPI데이터수신부(MIPI-Rx)내에 내장될 수도 있으며, 또는 별도의 리셋부(RS) 없이 그 MIPI데이터수신부(MIPI-Rx)가 그러한 리셋부(RS)의 동작을 더 수행할 수도 있다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
TC: 타이밍 컨트롤러 RS: 리셋부
MIPI-Rx: MIPI데이터수신부 LG: 로직부
Intra-Tx: 인트라데이터전송부 DM: 데이터감지부

Claims (15)

  1. MIPI(Mobile Industry Processor Interface) 방식에 따라 시스템으로부터 데이터를 전송받고 이 데이터를 TTL(Transistor to Transistor Logic) 레벨로 복원하는 MIPI데이터수신부;
    상기 MIPI데이터수신부로부터 복원된 데이터를 근거로 영상 데이터를 생성함과 아울러 이 영상 데이터의 타이밍을 설정하는 로직부; 및,
    미리 설정된 일정 시간 동안 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 경우, 상기 MIPI데이터수신부를 리셋시키는 리셋부를 포함함을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  2. 제 1 항에 있어서,
    상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 때, 상기 로직부는 노 시그널 플래그를 생성하여 상기 리셋부로 공급하며; 그리고,
    상기 리셋부는, 상기 노 시그널 플래그의 발생 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시킴을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  3. 제 2 항에 있어서,
    상기 MIPI데이터수신부는 MIPI 데이터 전송 규약에 의해 정의된 로우 파워 구간 및 하이 스피드 구간에 대한 정보를 상기 리셋부로 제공하며;
    상기 리셋부는, 노 시그널 플래그의 발생 시점부터 상기 로우 파워 구간의 수를 카운트하여 그 카운트된 로우 파워 구간의 수가 미리 설정된 임계치에 해당할 경우, 상기 MIPI데이터수신부를 리셋시키며;
    상기 일정 기간은, 상기 노 시그널 플래그의 발생 시점부터 상기 임계치에 해당하는 마지막 번째 로우 파워 구간의 발생 시점까지의 기간에 해당함을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  4. 제 3 항에 있어서,
    상기 로우 파워 구간은 stop state에 관련된 LP-11 구간, 상기 LP-11 구간으로부터 벗어나는 구간인 LP-10 구간 및 하이 스피드 구간에 대한 준비가 이루어지는 LP-00 구간으로 구분되며, 그리고 상기 리셋부는 상기 로우 파워 구간 중 LP-11 구간을 카운트함을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  5. 제 3 항에 있어서,
    상기 리셋부는, 상기 마지막 번째 로우 파워 구간 바로 다음에 발생되는 제 1 로우 파워 구간에 상기 MIPI데이터수신부를 리셋시킴을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  6. 제 5 항에 있어서,
    상기 리셋부는, 상기 제 1 로우 파워 구간부터 상기 제 1 로우 파워 구간의 바로 다음에 발생되는 제 2 로우 파워 구간까지의 기간 동안 상기 MIPI데이터수신부를 리셋상태로 유지함을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  7. 제 6 항에 있어서,
    상기 로직부는, 상기 제 2 로우 파워 구간과 함께 한 주기 구간을 이루는 하이 스피드 구간 동안 상기 MIPI데이터수신부로부터 자신에게로 데이터의 입력이 있을 경우, 상기 제 2 로우 파워 구간 바로 다음에 발생되는 제 3 로우 파워 구간에 상기 노 시그널 플래그를 비액티브 상태로 변경함을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  8. 제 1 항에 있어서,
    상기 리셋부는 상기 MIPI데이터수신부내에 내장된 것을 특징으로 하는 표시장치용 타이밍 컨트롤러.
  9. MIPI(Mobile Industry Processor Interface) 방식에 따라 시스템으로부터 데이터를 전송받고 이 데이터를 TTL(Transistor to Transistor Logic) 레벨로 복원하는 MIPI데이터수신부와, 그리고 상기 MIPI데이터수신부로부터 복원된 데이터를 근거로 영상 데이터를 생성함과 아울러 이 영상 데이터의 타이밍을 설정하는 로직부를 준비하는 단계; 및,
    미리 설정된 일정 시간 동안 상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 경우, 상기 MIPI데이터수신부를 리셋시키는 단계를 포함함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  10. 제 9 항에 있어서,
    상기 MIPI데이터수신부를 리셋시키는 단계는,
    상기 MIPI데이터수신부로부터 상기 로직부로의 데이터 입력이 없을 때, 상기 로직부를 통해 노 시그널 플래그를 생성하는 단계; 및,
    상기 노 시그널 플래그가 발생된 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시키는 단계를 포함함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  11. 제 10 항에 있어서,
    상기 MIPI데이터수신부는 MIPI 데이터 전송 규약에 의해 정의된 로우 파워 구간 및 하이 스피드 구간에 대한 정보를 제공하며;
    상기 노 시그널 플래그가 발생된 시점부터 시간을 카운트하여 그 카운트 시점부터 상기 일정 시간 동안 상기 노 시그널 플래그가 액티브 상태로 유지될 경우, 상기 MIPI데이터수신부를 리셋시키는 단계는, 상기 노 시그널 플래그가 발생된 시점부터 상기 로우 파워 구간의 수를 카운트하여 그 카운트된 로우 파워 구간의 수가 미리 설정된 임계치에 해당할 경우, 상기 MIPI데이터수신부를 리셋시키는 단계이며; 그리고,
    상기 일정 기간은, 상기 노 시그널 플래그의 발생 시점부터 상기 임계치에 해당하는 마지막 번째 로우 파워 구간의 발생 시점까지의 기간에 해당함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  12. 제 11 항에 있어서,
    상기 로우 파워 구간은 stop state에 관련된 LP-11 구간, 상기 LP-11 구간으로부터 벗어나는 구간인 LP-10 구간 및 하이 스피드 구간에 대한 준비가 이루어지는 LP-00 구간으로 구분되며, 그리고 상기 로우 파워 구간의 수를 카운트하는 단계에서는 상기 로우 파워 구간 중 LP-11 구간을 카운트함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  13. 제 11 항에 있어서,
    상기 MIPI데이터수신부를 리셋시키는 단계에서, 상기 마지막 번째 로우 파워 구간 바로 다음에 발생되는 제 1 로우 파워 구간에 상기 MIPI데이터수신부를 리셋시킴을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  14. 제 13 항에 있어서,
    상기 MIPI데이터수신부를 리셋시키는 단계에서, 상기 제 1 로우 파워 구간부터 상기 제 1 로우 파워 구간의 바로 다음에 발생되는 제 2 로우 파워 구간까지의 기간 동안 상기 MIPI데이터수신부를 리셋상태로 유지함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
  15. 제 14 항에 있어서,
    상기 로직부는, 상기 제 2 로우 파워 구간과 함께 한 주기 구간을 이루는 하이 스피드 구간 동안 상기 MIPI데이터수신부로부터 자신에게로 데이터의 입력이 있을 경우, 상기 제 2 로우 파워 구간 바로 다음에 발생되는 제 3 로우 파워 구간에 상기 노 시그널 플래그를 비액티브 상태로 변경함을 특징으로 하는 표시장치용 타이밍 컨트롤러의 구동방법.
KR1020130149115A 2013-12-03 2013-12-03 표시장치용 타이밍 컨트롤러 및 이의 구동방법 KR102122527B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130149115A KR102122527B1 (ko) 2013-12-03 2013-12-03 표시장치용 타이밍 컨트롤러 및 이의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130149115A KR102122527B1 (ko) 2013-12-03 2013-12-03 표시장치용 타이밍 컨트롤러 및 이의 구동방법

Publications (2)

Publication Number Publication Date
KR20150064420A true KR20150064420A (ko) 2015-06-11
KR102122527B1 KR102122527B1 (ko) 2020-06-12

Family

ID=53502987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149115A KR102122527B1 (ko) 2013-12-03 2013-12-03 표시장치용 타이밍 컨트롤러 및 이의 구동방법

Country Status (1)

Country Link
KR (1) KR102122527B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738830A (zh) * 2017-10-31 2019-05-10 锐迪科微电子科技（上海）有限公司 一种射频前端芯片中的电源检测电路
CN111462705A (zh) * 2020-04-14 2020-07-28 Tcl华星光电技术有限公司 一种显示面板的驱动方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050176A (ko) * 2002-12-09 2004-06-16 엘지.필립스 엘시디 주식회사 타이밍 컨트롤러의 리셋 회로
KR20050104929A (ko) * 2004-04-30 2005-11-03 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
KR20110094839A (ko) * 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR20130027094A (ko) * 2011-09-02 2013-03-15 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 영상 신호 처리 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040050176A (ko) * 2002-12-09 2004-06-16 엘지.필립스 엘시디 주식회사 타이밍 컨트롤러의 리셋 회로
KR20050104929A (ko) * 2004-04-30 2005-11-03 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터 액정모듈의 오동작시 자동 복구방법
KR20100103028A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 신호 처리 방법 및 신호 처리 장치
KR20110094839A (ko) * 2010-02-18 2011-08-24 엘지디스플레이 주식회사 데이터 신호와 클럭 신호 간의 스큐 보정 장치와 이를 이용한 표시장치
KR20130027094A (ko) * 2011-09-02 2013-03-15 삼성전자주식회사 디스플레이 드라이버, 이의 동작 방법, 및 상기 디스플레이 드라이버를 포함하는 영상 신호 처리 시스템

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109738830A (zh) * 2017-10-31 2019-05-10 锐迪科微电子科技（上海）有限公司 一种射频前端芯片中的电源检测电路
CN111462705A (zh) * 2020-04-14 2020-07-28 Tcl华星光电技术有限公司 一种显示面板的驱动方法、显示装置

Also Published As

Publication number Publication date
KR102122527B1 (ko) 2020-06-12

Similar Documents

Publication Publication Date Title
KR101729982B1 (ko) 표시장치 및 이의 구동방법
US10713989B2 (en) Display panel, driving method of the same and display device
KR102005872B1 (ko) 표시 장치 및 그 구동 방법
US8390613B2 (en) Display driver integrated circuits, and systems and methods using display driver integrated circuits
TWI467533B (zh) 顯示器及其訊號傳輸方法與源極驅動器之驅動方法
KR101325982B1 (ko) 액정표시장치 및 이의 구동방법
US10283080B2 (en) Display screen assembly, terminal, and method for controlling display screen
WO2015176511A1 (zh) 触摸显示屏及其分时驱动方法
KR20100087869A (ko) 유기전계발광표시장치 및 그의 구동방법
JP2016194562A (ja) 表示ドライバ、表示装置及び表示装置システム
US11132962B2 (en) Data transmission method, timing controller, source driver, and data transmission system
KR20170099456A (ko) 표시 장치, 표시 장치의 구동 방법 및 영상 표시 시스템
WO2022143151A1 (zh) 驱动方法、驱动装置和显示设备
CN103426398A (zh) 有机发光二极管显示器及其驱动方法
US10593288B2 (en) Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver
KR102122527B1 (ko) 표시장치용 타이밍 컨트롤러 및 이의 구동방법
TWI463457B (zh) 呈現顯示器之資料通道錯誤率的方法
CN101510773A (zh) 用于驱动电路的电位偏移电路
KR20140138440A (ko) 평판 표시 장치 및 그의 구동 방법
US8081152B2 (en) Timing control circuit with power-saving function and method thereof
KR102427552B1 (ko) 표시 장치 및 그 구동 방법
KR102565750B1 (ko) 평판 표시장치의 데이터 구동 회로 및 구동 방법
KR20150069356A (ko) 표시장치용 구동회로 및 이의 구동방법
KR102067240B1 (ko) 표시장치와 그 구동방법
KR102089312B1 (ko) 표시장치용 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant