KR102067240B1 - 표시장치와 그 구동방법 - Google Patents

표시장치와 그 구동방법 Download PDF

Info

Publication number
KR102067240B1
KR102067240B1 KR1020130114929A KR20130114929A KR102067240B1 KR 102067240 B1 KR102067240 B1 KR 102067240B1 KR 1020130114929 A KR1020130114929 A KR 1020130114929A KR 20130114929 A KR20130114929 A KR 20130114929A KR 102067240 B1 KR102067240 B1 KR 102067240B1
Authority
KR
South Korea
Prior art keywords
gate
gate driver
pull
voltage
signal
Prior art date
Application number
KR1020130114929A
Other languages
English (en)
Other versions
KR20150034939A (ko
Inventor
박선우
김형석
성창용
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020130114929A priority Critical patent/KR102067240B1/ko
Publication of KR20150034939A publication Critical patent/KR20150034939A/ko
Application granted granted Critical
Publication of KR102067240B1 publication Critical patent/KR102067240B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 데이터 라인과 게이트 라인의 교차 영역마다 배치되는 다수의 화소를 포함하는 표시패널, 게이트 라인을 통해 게이트 신호를 공급하며, 로우 게이트 신호를 출력하는 적어도 두개의 풀다운 트랜지스터들을 포함하는 게이트 구동부, 게이트 구동부에 구동 전압을 공급하는 전원공급부 및 게이트 구동부의 구동 타이밍을 제어하고, 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부를 제어하는 타이밍 콘트롤러를 포함하는 표시장치 및 그 구동방법에 관한 것이다.

Description

표시장치와 그 구동방법{DISPLAY AND DRIVING METHOD THEREOF}
본 발명은 영상을 표시하는 표시장치 및 그 구동방법에 관한 것이다.
종래의 표시 장치는, 모니터 세트 사용에 있어 전원 온/오프, 해상도 및 구동 주파수 변경, 입력 Signal Port(DVI, D-SUB 등) 변경 등 데이터 변경 기능을 수행하게 된다. 이 경우에 화면에 노이즈 현상이 발생하였다. 이 화면에서 발생하는 노이즈 현상은 짧게 1초 이내 ~ 수 초간 발생한 후 사라졌다. 이런 이유로 고객 품질 문제가 제기되고 있어 이에 대한 해결책이 필요했다.
이러한 배경에서, 본 발명의 목적은, 데이터 변경 기능 수행시 발생하는 표시패널의 노이즈 현상을 해소할 수 있는 표시장치 및 그 구동방법을 제공하는 데 있다.
본 발명의 다른 목적은, 별도의 회로를 변경하지 않고 타이밍 콘트롤러의 디지털 로직만을 변경하여 표시패널의 노이즈 현상을 해소할 수 있는 표시장치 및 그 구동방법을 제공하는 데 있다.
기능을 갖는 유기전계발광 표시장치와 그 구동 방법을 제공하는 데 있다.
전술한 목적을 달성하기 위하여, 일 측면에서, 본 발명은, 데이터 라인과 게이트 라인의 교차 영역마다 배치되는 다수의 화소를 포함하는 표시패널, 게이트 라인을 통해 게이트 신호를 공급하며, 로우 게이트 신호를 출력하는 적어도 두개의 풀다운 트랜지스터들을 포함하는 게이트 구동부, 게이트 구동부에 구동 전압을 공급하는 전원공급부 및 게이트 구동부의 구동 타이밍을 제어하고, 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부를 제어하는 타이밍 콘트롤러를 포함하는 표시장치를 제공한다.
다른 측면에서, 본 발명은, 데이터 라인과 게이트 라인의 교차 영역마다 배치되는 다수의 화소를 포함하는 표시패널, 게이트 라인을 통해 게이트 신호를 공급하며, 특정수의 수평라인 단위로 교번하여 구동 전압을 공급받는 적어도 두개의 풀다운 트랜지스터를 포함하는 게이트 구동부 및 게이트 구동부의 구동 타이밍을 제어하고, 게이트 구동부의 구동 전압을 제어하는 타이밍 콘트롤러를 포함하는 표시장치를 제공한다.
또 다른 측면에서, 본 발명은, 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 동일한지 여부를 판단하는 단계 및 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 동일하지 않은 경우 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 제어하는 전력제어신호를 출력하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
또 다른 측면에서, 본 발명은, 전력제어신호를 수신하는 단계 및 전력제어신호에 대응하여 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하는 단계를 포함하는 표시장치의 구동방법을 제공한다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 데이터 변경 기능 수행시 발생하는 표시패널의 노이즈 현상을 해소할 수 있는 표시장치 및 그 구동방법을 제공하는 효과가 있다.
또한, 본 발명에 의하면, 별도의 회로를 변경하지 않고 타이밍 콘트롤러의 디지털 로직만을 변경하여 표시패널의 노이즈 현상을 해소할 수 있는 표시장치 및 그 구동방법을 제공하는 효과가 있다.
도 1은 일실시예에 따른 표시장치에 대한 전체 시스템 구성도이다.
도 2는 도 1의 타이밍 콘트롤러를 개략적으로 나타내는 블록도이다.
도 3은 도 1의 게이트 구동부의 상세 구성도이다.
도 4는 도 3의 스테이지들 각각의 회로 구성을 도시한 도면이다.
도 5는 도 1의 전원공급부의 세부 구성도이다.
도 6a 및 도 6b는 정상적인 데이터 인에이블 신호와 비정상적인 데이터 인에이블 신호의 파형도이다.
도 7a 및 도 7b는 도 1의 제1전원공급부가 게이트구동부(140b)의 쉬프트 레지스터에 출력하는 제2 및 제3구동전압(VDD, VDD_O, VDD_E)을 파형도이다.
도 8은 다른 실시예에 따른 표시장치의 구동방법의 흐름도이다.
도 9는 S850단계에서 지연 또는 마스킹의 방식으로 제2전력제어신호를 출력하는 신호 파형도이다.
이하, 본 발명의 일부 실시예들을 예시적인 도면을 참조하여 상세하게 설명한다. 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 수 있다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 다른 구성 요소가 "개재"되거나, 각 구성 요소가 다른 구성 요소를 통해 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
도 1은 일실시예에 따른 표시장치에 대한 전체 시스템 구성도이다.
도 1을 참조하면, 일실시예에 따른 표시장치(100)는 시스템 보드(110) 및 타이밍 콘트롤러(120), 데이터 구동부(130), 게이트 구동부(140), 전원공급부(150), 표시패널(160)을 포함한다.
시스템 보드(110)는 방송 수신회로와 외부 비디오 소스 인터페이스 회로에 접속되어 그 소스 회로로부터 입력된 디지철 비디오 데이터 또는 화상 데이터(DATA)를 LVDS(Low Voltage Differential Signaling) 인터페이스 또는 TMDS(Transition Minimized Differential Signaling) 인터페이스 등을 통해 타이밍 콘트롤러(120)에 전송한다. 그리고 시스템 보드(110)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(DE), 도트 클럭(DCLK) 등의 타이밍 신호를 타이밍 콘트롤러(120)에 전송한다.
타이밍 콘트롤러(120)는 시스템 보드(110)로부터 입력되는 디지털 비디오 데이터(DATA_RGB)를 표시패널(160)의 해상도에 맞게 정렬한 후 데이터 구동부(130)에 공급한다. 또한, 타이밍 콘트롤러(120)는 시스템 보드(110)로부터 입력되는 타이밍 신호들(Vsync, Hsync, DE, DCLK)를 이용하여 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)와, 게이트 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)를 발생한다.
데이터 제어신호(SDC)는 소스 스타트 펄스(Source, Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE) 등을 포함한다. 소스 스타트 펄스(SSP)는 데이터 구동부(130)의 데이터 샘플링 시작 시점을 제어한다. 소스 샘플링 클럭(SSC)은 라이징 또는 폴링 에지에 기준하여 데이터 구동부(130)의 소스 드라이브 IC들 내에서 데이터의 샘플링 동작을 제어하는 클럭신호이다. 소스 출력 인에이블신호(SOE)는 데이터 구동회로의 출력 타이밍을 제어한다.
게이트 제어신호(GDC)는 적어도 하나 이상의 스타트 펄스와 적어도 둘 이상의 클럭신호들을 포함한다. 본 발명의 실시예에서는 적어도 하나의 스타트 펄스들(VST)과 적어도 4개의 클럭신호들(C1 ~ C4)을 예로 하여 설명한다. 게이트 제어신호(GDC)는 게이트 출력폭을 제어하기 위한 게이트 출력 인에이블신호(Gate Output Enable, GOE)를 더 포함할 수 있다.
타이밍 콘트롤러(120)는 로우 게이트 신호를 출력하는 게이트 구동부(140)의 두개의 풀다운 트랜지스터(도 3의 Tpd1, Tpd2)에 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부(150)를 제어한다. 특히 타이밍 콘트롤러(120)는 게이트 구동부(140)의 두개의 풀다운 트랜지스터(도 3의 Tpd1, Tpd2)에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부(150)를 제어한다. 이때 수평라인 단위의 라인수나 프레임 단위의 프레임수는 타이밍 콘트롤러(120)의 동작조건 설정시 기준값으로 설정할 수 있으나 이에 제한되지 않는다. 수평라인 단위의 라인수나 프레임 단위의 프레임수는 필요에 따라 변경할 수 있다.
데이터 구동부(130)는 타이밍 콘트롤러(120)로부터의 데이터 제어신호(SDC)에 응답하여 타이밍 콘트롤러(120)로부터 입력되는 디지털 비디오 데이터를 샘플링하고 래치하여 병렬 데이터 체계의 데이터로 변환한다.
게이트 구동부(140)는 타이밍 콘트롤러(120)로부터의 게이트제어신호(GDC)에 응답하여 게이트 라인들(GL1~GLn)을 구동한다. 게이트 구동부(140)는 게이트 라인을 통해 게이트 신호를 공급하며, 로우 게이트 신호를 출력하는 적어도 두개의 풀다운 트랜지스터들(도 3의 Tpd1, Tpd2)을 포함한다.
전원공급부(150)는 시스템 보드(110)의 전원회로로부터 입력되는 전압(Vin)을 조정하여 표시패널(160)의 구동전압들을 발생한다. 전원공급부(150)는 타이밍 콘트롤로(120)으로부터 전력제어신호를 수신하고, 전력제어신호에 대응하여 게이트 구동부(140)의 두개의 풀다운 트랜지스터(도 3의 Tpd1, Tpd2)에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급할 수 있다.
표시패널(160)에는 데이터 라인들(DL1~DLm)과 게이트 라인들(GL1~GLn)의 교차되어 각 화소(P: Pixel)가 정의된다. 표시패널(160)은 m x n개의 화소들을 포함한다. 각 화소는 적색 영역을 표시하는 적색 서브 화소, 녹색 영역을 표시하는 위한 녹색 서브 화소, 청색 영역을 표시하기 위한 청색 서브 화소를 포함할 수 있다.
도 1의 표시 장치(100)는, 일 예로, 액정표시장치(LCD: Liquid Crystal Display) 또는 유기전계발광 표시장치(OLED: Organic Light-Emitting Diode) 등을 일 수 있으며, 이에 제한되지 않고, 표시패널(160), 게이트 구동부(140), 데이터 구동부(130), 타이밍 콘트롤러(120) 등을 포함하면 그 어떠한 형태의 표시장치일 수도 있다.
도 2는 도 1의 타이밍 콘트롤러를 개략적으로 나타내는 블록도이다.
도 2를 참조하면, 타이밍 콘트롤러(120)는 수신부(122), 타이밍 신호 생성부(124), 데이터 처리부(126), 전력제어신호 생성부(128)를 포함할 수 있다.
수신부(122)는 시스템 보드(110)으로부터 소정의 인터페이스 방식에 기초해 입력되는 영상 데이터를 수신하여 수신된 영상 데이터를 복원하고, 복원된 복원 데이터를 데이터 처리부(126)에 공급한다.
수신부(122)는 시스템 보드(110)로부터 입력되는 데이터 인에이블 신호(DE)를 수신하여 타이밍 신호 생성부(124)에 공급한다.
타이밍 신호 생성부(124)는 데이터 인에이블 출력 신호(DE)에 기초하여 게이트 구동부(300) 및 데이터 구동부(400) 각각의 구동 타이밍을 제어하기 위한 게이트 및 데이터 제어 신호(GCS, DCS) 각각을 생성한다.
한편, 구동 시스템(110)과 타이밍 콘트롤러(200) 간의 데이터 전송시 데이터 전송 라인 등에 노이즈가 유입되는 경우, 데이터 인에이블 입력 신호(DE)에 비정상적인 노이즈 신호가 발생될 수 있다. 한편, 타이밍 콘트롤러(120)의 수신부(122)는 데이터 인에이블 신호(DE)의 정상 또는 비정상 여부를 확인하는 카운터(123)를 포함한다. 예를 들어 카운터(123)는 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 다른지 여부를 판단하여 데이터 인에이블 신호(DE)의 정상 또는 비정상 여부를 확인할 수 있다. 이때 설정값은 타이밍 콘트롤러(120)의 동작조건 설정시 기준값으로 설정할 수 있으나 이에 제한되지 않는다. 이때 설정값은 레지스터 맵(register map)과 같은 저장장치에 저장되어 있을 수 있다. 이 설정값은 필요에 따라 변경할 수 있다.
데이터 처리부(126)는 데이터 인에이블 신호(DE)에 따라 각 1수평기간에 대응하는 복원데이터를 데이터 구동부(130)에 공급한다.
전력 제어신호 생성부(128)은 전원공급부(150)에 전력제어신호(PCS)를 출력한다. 이때 전력 제어신호 생성부(128)는 전원공급부(150)에 데이터 인에이블 신호(DE)의 정상 또는 비정상 여부에 대응하는 전력제어신호(PCS)를 출력한다.
전력 제어신호 생성부(128)는 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 다른 경우 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부(150)를 제어하는 전력제어신호(PCS)를 출력한다.구체적으로 전력 제어신호 생성부(128)는 전원 온/오프, 해상도 및 구동 주파수 변경, 입력 신호 포트 변경 중 적어도 하나의 경우에 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 전원공급부(150)를 제어하는 전력제어신호(PCS)를 출력한다.
도 3은 도 1의 게이트 구동부의 상세 구성도이다.
게이트 구동부(140)는, 표시패널(160)에 직접 형성되어 게이트 라인들에 게이트 신호를 순차적으로 공급하는 복수의 게이트 드라이브 집적회로(Gate Drive IC)를 포함할 수 있다. 여기서, 표시패널(160)에 직접 형성된 게이트 드라이브 집적회로를 "GIP(Gate Drive IC in Panel)"라고도 한다.
전술한 바와 같이, 게이트 구동부(140)에 포함된 복수의 게이트 드라이브 집적회로는 표시패널(160)에 직접 형성될 수 있는데, 이에 제한되지 않고, 테이프 캐리어 패키지(TCP: Tape Carrier Package)를 통해 표시패널(160)에 연결될 수도 있다.
게이트 구동부(140)는 GIP 방식에 따른 TFT 어레이 공정을 통해 표시패널(160)의 기판 상에 직접 형성된다. 게이트 구동부(140)는 표시패널(160)에서, 화상 데이터를 표시하기 위한 유효 표시영역(162) 바깥의 비 표시영역에 형성된다. 게이트 구동부(140)는 게이트 라인들(G1,G2,...,Gn-1,Gn)에 게이트신호를 순차적으로 공급하기 위한 제1 게이트 구동부(140a)와, 게이트 라인들(G1,G2,...,Gn-1,Gn)에 게이트신호를 순차적으로 공급하기 위한 제2 게이트 구동부(140b)를 포함할 수 있다.
제1 게이트 구동부(140a)와 제2 게이트 구동부(140b)는 표시패널(160)의 제1측과 제2측에 형성될 수 있다. 예를 들어 도 3에 도시한 바와 같이 제1 게이트 구동부(140a)는 도 3의 좌측에 형성되고 제2 게이트 구동부(140b)는 도 3의 우측에 형성된 것으로 도시하였으나 그 형성 위치는 이에 제한되지 않는다.
제1 게이트 구동부(140a)는 타이밍 콘트롤러(120)로부터 입력되는 스타트 펄스(VST)과 클럭들(C1, C2, C3, C4)에 응답하여 동작한다. 클럭들(C1, C2, C3, C4)은 셀의 TFT 구동에 적합하도록 레벨 쉬프터(미도시)를 통해 레벨이 쉬프팅된 후 제1 게이트 구동부(140a)에 입력될 수 있다. 제2 게이트 구동부(140b)는 타이밍 콘트롤러(120)로부터 입력되는 스타트 펄스들(VST)과 클럭들(C1, C2, C3, C4)에 응답하여 동작한다. 클럭들(C1, C2, C3, C4)은 셀의 TFT 구동에 적합하도록 레벨 쉬프터(미도시)를 통해 레벨이 쉬프팅된 후 제2 게이트 구동부(140b)에 입력될 수 있다.
도 3을 참조하면, 제1 게이트 구동부(140a) 및 제2 게이트 구동부(140b)는 게이트 라인들(G1, G2,..., Gn-1, Gn)에 게이트신호(Vout1, Vout2,...,Voutn-1, Voutn)를 순차적으로 공급한다. 이를 위해, 제1 게이트 구동부(140a)는 서로 종속적으로 접속된 n 개의 스테이지들(SRC1, SRC2,..., SRCn-1, SRCn)을 갖는 쉬프트 레지스터를 구비한다. 쉬프터 레지스터에서 제1, 2스테이지들(SRC1, SRC2)에는 스타트(Start)신호로서 스타트펄스(VST)가 입력되고, 제3 내지 제n 스테이지들(SRC3 내지 SRCn)에는 스타트신호로서 예를 들어 각각 전전단의 게이트 출력신호(Vout1 내지 Voutn-2)가 각각 입력될 수 있다. 이때 제3 내지 제n 스테이지들(SRC3 내지 SRCn)에 별도의 스타트신호가 입력될 수도 있다.
스테이지들(SRC1 내지 SRCn)에는 리셋/엔드신호로서, 예를 들어 다다음단의 게이트 출력신호(Vout3 내지 Voutn)가 각각 입력될 수 있다. 이때 더미 스테이지들이 추가로 포함되어 마지막 두개의 스테이지들(SRCn-1, SRCn)에 리셋/엔드신호를 각각 입력할 수 있다. 이때 스테이지들(SRC1 내지 SRCn)에 별도의 리셋/엔드신호가 입력될 수도 있다.
도 4는 도 3의 스테이지들 각각의 회로 구성을 도시한 도면이다.
도 3 및 도 4를 참조하면, 게이트 구동부(140)의 쉬프트 레지스터(SRC)는 다수의 박막트랜지스터들(Thin Film Transistor, 이하 "TFT"라 함)을 포함하는 스테이지들(SRC1~SRCn)을 포함한다. 스테이지들은 종속적(cascade)으로 접속되어 출력(Vout1~Voutn)을 순차적으로 발생한다. 도 3에서 "C1~C4"는 스테이지들에 공급되는 4 상(phase) 클럭들이다.
각 스테이지들(SRC1~SRCn)은 하이 게이트 신호를 출력하는 풀업 트랜지스터(Pull-up transistor, Tpu)와 로우 게이트 신호를 출력하는 제1풀다운 트랜지스터(Pull-down transistor, Tpd1) 및 제2풀다운 트랜지스터(Pull-down transistor, Tpd2)를 포함한다.
각 스테이지들(SRC1~SRCn)은 풀업 트랜지스터(Tpu)를 제어하기 위한 Q 노드, 제1풀다운 트랜지스터(Tpd1)를 제어하기 위한 제1Q Bar(제1QB) 노드, 제2풀다운 트랜지스터(Tpd2)를 제어하기 위한 제2Q Bar(제2QB) 노드를 포함한다. Q 노드는 풀업 트랜지스터의 게이트 노드이고, 제1QB 노드 및 제2QB 노드는 각각 제1, 제2풀다운 트랜지스터의 게이트 노드이다.
각 스테이지들(SRC1~SRCn)은 개시 신호(VST)와 제1 내지 제3 구동 전압(VDD, VDD_O, VDD_E), 제1 내지 제4 클럭 신호(CLK1 내지 CLK4) 중 적어도 하나의 클럭 신호 (CLKx)를 입력받아 게이트 신호를 출력한다. 제1구동전압(VDD)은 Q 노드에 인가되는 풀업 트랜지스터(Tpu)의 구동전압이다. 제2구동전압(VDD_O)는 제1QB 노드에 인가되는 제1풀다운 트랜지스터(Tpd1)의 구동전압이다. 제3구동전압(VDD_E)는 제2QB 노드에 인가되는 제2풀다운 트랜지스터(Tpd2)의 구동전압이다. 제2, 3구동전압(VDD_O, VDD_E)은 하이 게이트 전압(VGH)과 로우 게이트 전압(VGL)으로 구성되어 있다.
각 스테이지들(SRC1~SRCn)은 각 게이트 라인마다 게이트 신호를 1수평기간 동안에 출력하여 각 화소에 형성된 스위칭 소자(박막 트랜지스터)를 온시키고, 각 게이트 라인에 대하여 1프레임 기간 중 1수평기간을 제외한 기간 동안에는 로우 게이트 전압을 출력하여 스위칭 소자를 오프시킨다. 따라서 로우 게이트 전압을 출력하기 위해, 각 스테이지들(SRC1~SRCn)은 1프레임 기간 중 1수평기간을 제외한 기간 동안 지속적으로 로우 게이트 전압을 출력하게 된다.
이를 위해 제1 및 제2 풀다운 트랜지스터(Tpd1, Tpd2)에 직류 전압이 장시간 인가되면 게이트 바이어스 스트레스(gate bias stress)로 인하여 문턱 전압(Vth)이 쉬프트(shift)될 수 있다. 이러한 문턱 전압의 쉬프트 현상을 복원하기 위하여, 제2 구동전압(VDD_O)과 제3구동전압(VDD_E)은 하이 게이트 전압(VGH)과 로우 게이트 전압(VGL)이 소정시간 주기로 교번하여/교대로 인가된다. 예를 들어, 제I프레임(I는 1보다 큰 정수) 기간 동안, 제1풀다운 트랜지스터(Tpd1)에는 제2구동 전압(VDD_O)의 하이 게이트 전압이 인가되고 제2 풀다운 트랜지스터(Tpd2)에는 제3구동전압(VDD_E)의 로우 게이트 전압이 인가될 수 있다. 그 다음 제I 프레임기간 동안, 제1풀다운 트랜지스터(Tpd1)에는 제2구동 전압(VDD_O)의 로우 게이트 전압(VGL)이 인가되고 제2 풀다운 트랜지스터(Tpd2)에는 제3구동전압(VDD_E)의 하이 게이트 전압(VGH)이 인가될 수 있다. 따라서, 제1 QB 노드에 하이 게이트 전압(VGH)이 인가될 때 제2 QB 노드에는 로우 게이트 전압(VGL)이 인가되고 반대로, 제1 QB 노드에 로우 게이트 전압(VGL)이 인가될 때 제2 QB 노드에는 하이 게이트 전압(VGH)이 인가된다.
Q 노드에 하이 게이트 전압이 인가되면 풀업 트랜지스터(Tpu)가 턴 온 되고, 그 결과 클럭신호(CLKx)가 제1 레벨의 게이트 신호(Vout)로서 출력된다. 제1QB 노드와 제2QB노드 중 하나에 하이 게이트 전압이 인가되면 풀다운 트랜지스터(Tpd)가 턴 온되고, 그 결과 저전위 전압(VCC)이 제2 레벨의 게이트 신호(Vout)로서 출력된다. 여기서, 제1 레벨은 화소의 TFT를 턴 온시킬 수 있는 전압 레벨을 지시하고, 제2 레벨은 화소 어레이의 TFT를 턴 오프 시킬 수 있는 전압 레벨을 지시한다.
스테이지들의 출력단들 각각은 게이트 라인들에 일 대 일로 연결된다. 스테이지들로부터 제1 레벨의 게이트신호는 한 프레임에 한 번씩 순차적으로 발생되어 해당 게이트 라인에 공급된다. 이를 위해, 스테이지들 각각의 Q노드는 방전 상태를 유지하다가 클럭신호(CLK)의 입력에 동기하여 한 프레임에 한 번 풀업 TFT(Tpu)를 턴 온 시킬 수 있는 제1레벨로 충전된다. 그리고, 클럭신호(CLK)가 게이트신호(Vout)로서 출력되고 나면, 각각의 Q 노드는 풀업 TFT(Tpu)를 턴 오프 시킬 수 있는 제2레벨로 방전된다.
도 5는 도 1의 전원공급부의 세부 구성도이다.
전원공급부(150)는 시스템 보드(110)의 전원회로로부터 입력되는 전압(Vin)을 조정하여 표시장치(100)의 구동전압들을 발생한다. 전원공급부(150)는 제1전원공급부(152)와 제2전원공급부(154)를 포함한다.
타이밍 콘트롤러(120)가 전원공급부(150)에 전력제어신호(PCS)를 출력하면, 제1전원공급부(152)는 타이밍 콘트롤러(120)의 전력제어신호(PCS)에 응답하여 제1게이트구동부(140a)의 쉬프트레지스터의 제1 내지 제3구동전압(VDD, VDD_O, VDD_E)을 출력한다. 동시에 타이밍 콘트롤러(120)가 전원공급부(150)에 전력제어신호(PCS)를 출력하면, 제1전원공급부(154)는 타이밍 콘트롤러(120)의 전력제어신호(PCS)에 응답하여 게이트구동부(140b)의 쉬프트레지스터에 제1 내지 제3구동전압(VDD, VDD_O, VDD_E)을 출력한다.
도 6a 및 도 6b는 정상적인 데이터 인에이블 신호와 비정상적인 데이터 인에이블 신호의 파형도이다.
도 2 및 도 6a를 참조하면, 타이밍 콘트롤러(120)는 게이트 라인들을 순차적으로 구동시키기 위해 각 프레임(Fn-1, Fn, Fn+1)마다 제 1 내지 제 n 수평 구간(H1 내지 Hn)을 가지는 데이터 인에이블 신호(DE)를 시스템 보드(110)로부터 공급받는다. 예를 들어 표시패널(160)의 화소수가 1920x1080인 경우 수평구간과 게이트 라인의 개수는 1080이므로, 데이터 인에이블 신호(DE)의 개수도 1080일 수 있다.
도 6b에 도시된 바와 같이, 특정 프레임(Fn)에 데이터 인에이블 신호(DE)에 노이즈 신호에 의해 제 x 번째 수평 구간(Hx)과 제 y 번째 수평 구간(Hy) 사이에 발생되는 비정상 구간을 포함할 수 있다. 전술한 예에서 표시패널(160)의 화소수가 1920x1080인 경우 수평구간과 게이트 라인의 개수는 1080인데, 1)전원 온/오프, 2)해상도 및 구동 주파수 변경, 3) 입력 Signal Port(DVI, D-SUB 등) 변경 등 데이터 변경 기능 수행시 비정상적인 노이즈 신호가 유입되므로 데이터 인에이블 신호(DE)의 개수는 예를 들어 1040이 될 수 있다. 데이터 인에이블 신호의 비정상 입력시 타이밍 콘트롤러(120)는 데이터 인에이블 신호의 비정상적 입력에 대응하여 비정상적인 게이트제어신호(GCS)를 출력하게 된다. 비정상적인 게이트제어신호가 쉬프트 레지스트의 불안정의 원인이 되어 표시패널(160)에 노이즈현상(예를 들어 화면 이상)을 야기할 수 있다.
구체적으로, 실 사용자가 빈번히 사용하는 모니터 세트(표시장치를 포함하는 완제품)의 기능을 수행하기 위해서 모니터 세트가 데이터 인에이블 신호의 개수 변경 등의 방법을 사용할 경우 불가피하게 수 프레임 정도 불완전한 데이터 인에이블 신호를 생성할 수 있다. 이때 데이터 인에이블 신호는 게이트 구동부(140)의 클럭신호 등 주요 신호의 출력 시점 및 그 시퀀스에 영향을 주게 된다. 결과적으로 비정상적인 데이터 인에이블 신호는 표시장치의 구동에 필요한 신호의 이상 출력을 야기하고 게이트 구동부(140)의 쉬프트 레지스터의 불안정의 원인이 되어 표시패널(160)에 노이즈현상(예를 들어 화면 이상)을 야기할 수 있다.
타이밍 콘트롤러(120)의 수신부(122)에 포함된 카운터(123)는 데이터 인에이블 신호(DE)의 정상 또는 비정상 여부를 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)으로 출력할 수 있다.
구체적으로 카운터(123)는 특정 프레임(Fn)에 대해 입력된 데이터 인에이블 신호(DE)를 수신하여 데이터 인에이블 신호(DE)의 개수를 카운트한다. 카운터(123)는 카운트한 데이터 인에이블 신호(DE)의 개수와 저장된 특정 프레임((Fn)의 테이터 인에이블 신호의 설정값을 비교한다. 만약 카운트한 데이터 인에이블 신호의 개수와 저장된 특정 프레임((Fn)의 테이터 인에이블 신호의 설정값이 동일한 경우 카운터(123)는 데이터 인에이블 신호(DE)의 정상인 것을 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)으로 출력할 수 있다. 전술한 예에서 표시패널(160)의 해상도가 1920x1080인 경우 저장된 특정 프레임((Fn)의 테이터 인에이블 신호의 설정값은 1080일 수 있다. 이때 만약 카운트한 데이터 인에이블 신호의 개수가 1080이면, 카운터는 데이터 인에이블 신호(DE)의 정상인 것을 확인하고 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)으로 출력할 수 있다.
반대로 만약 카운트한 데이터 인에이블 신호의 개수와 저장된 특정 프레임((Fn)의 테이터 인에이블 신호의 설정값이 다른 경우 카운터(123)는 데이터 인에이블 신호(DE)의 비정상인 것을 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)으로 출력할 수 있다.
전술한 예에서 표시패널(160)의 해상도가 1920x1080인 경우 만약 카운트한 데이터 인에이블 신호의 개수가 1040이면, 카운터(123)는 데이터 인에이블 신호(DE)의 비정상인 것을 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)으로 출력할 수 있다.
도 7a 및 도 7b는 도 1의 제1전원공급부가 게이트구동부(140b)의 쉬프트 레지스터에 출력하는 제2 및 제3구동전압(VDD, VDD_O, VDD_E)을 파형도이다.
도 6a 및 도 7a를 참조하면, 카운터(123)는 데이터 인에이블 신호(DE)의 정상인 것을 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)로 출력하면, 전원공급부(150)는 쉬프트 레지스터(SRC)의 두개의 풀타운 트랜지스터(Tpd1, Tpd2)를 특정 기간 교번시킬 수 있는 제2및 제3구동전압(VDD, VDD_O, VDD_E)을 게이트 구동부(140a, 140b)에 공급한다. 이때 특정 기간은 프레임단위로, 예를 들어 200프레임일 수 있다.
전술한 한 바와 같이 1)전원 온/오프, 2)해상도 및 구동 주파수 변경, 3) 입력 Signal Port(DVI, D-SUB 등) 변경 등 데이터 변경 기능 수행시 비정상적인 노이즈 신호가 유입되므로 비정상적인 데이터 인에이블 신호(DE)가 입력되고 타이밍 콘트롤러(120)는 데이터 인에이블 신호의 비정상적 입력에 대응하여 비정상적인 게이트제어신호(GCS)를 출력하게 된다. 비정상적인 게이트제어신호(GCS)가 쉬프트 레지스트(SRC)의 불안정의 원인이 되어 표시패널(160)에 노이즈현상(예를 들어 화면 이상)을 야기할 수 있다.
도 6b에 도시한 바와 같이, 비정상적인 데이터 인에이블 신호(DE) 입력으로 비정상적인 게이트제어신호(GCS)가 출력되어 게이트 구동부(140a, 140b)의 스테이지들의 불안정한 상태를 전술한 제2및 제3구동전압(VDD, VDD_O, VDD_E) 중 하나를 게이트 구동부(140a, 140b)에 공급하는 특정 프레임 단위 동안 지속하게 될 수 있다. 따라서 이 특정 프레임 단위 동안 게이트 구동부(140a, 140b)의 스테이지들은 불안정한 상태를 유지하고 이에 따라 표시패널(160)에 노이즈현상(예를 들어 화면 이상)을 야기할 수 있다.
이때 표시패널(160)의 노이즈현상을 회피할 수 있는 방법 중 하나로 표시패널(160)의 턴온 시간을 늦추는 것이다. 다만 이 방법은 사용자에게 모니터 세트가 늦게 켜지는 감성적인 느낌을 줄 수 있다.
도 6b 및 도 7b를 참조하면, 카운터(123)는 데이터 인에이블 신호(DE)의 비정상인 것을 확인하고 전력 제어신호 생성부(128)는 그에 대응하는 전력제어신호(PCS)를 전원공급부(150)로 출력하면, 전원공급부(150)는 쉬프트 레지스터(SRC)의 두개의 풀타운 트랜지스터(Tpd1, Tpd2)를 특정 기간 교번시키고 그 특정 기간 중 특정수의 수평라인단위로 교번시킬 수 있는 제2및 제3구동전압(VDD, VDD_O, VDD_E)을 게이트 구동부(140a, 140b)에 공급한다. 이때 특정 기간은 I프레임 단위(l은 보다 큰 정수)로, 예를 들어 200프레임이며, 특정 수평라인수는 l수평라인 단위(l은 1보다 큰 정수)로, 예를 들어 2 내지 7라인일 수 있다.
도 8은 다른 실시예에 따른 표시장치의 구동방법의 흐름도이다.
도 1 및 도 8을 참조하면, 다른 실시예에 따른 표시장치의 구동방법(800)으로, 먼저 표시장치(100)는 데이터 인에이블 신호를 수신한다(S810). 타이밍 콘트롤러(120)의 수신부(122)가 S810단계를 수행할 수 있다.
다음으로, 표시장치(100)는 수신한 데이터 인에이블 신호를 카운트한다(S820). 수신부(122)에 포함된 카운터(123)가 S820단계를 수행할 수 있다.
다음으로 표시장치(100)는 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일한지 여부를 판단한다(S830). 수신부(122)에 포함된 카운터(123)가 S830단계를 수행할 수 있다.
S830단계에서 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일한 경우 표시장치(100)는 게이트 구동부(140)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위로 교번하여 구동 전압을 공급하도록 제어하는 전력제어신호(PCS)를 출력한다(S840).
전술한 바와 같이 제1 게이트 구동부(140a)는 도 3의 좌측에 형성되고 제2 게이트 구동부(140b)는 도 3의 우측에 형성되어 동일한 게이트라인을 통해 동일한 게이트 신호를 표시패널(160)에 위치한 다수의 화소들에게 공급할 수 있다. S840단계에서 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일한 경우 표시장치(100)는 두개의 게이트 구동부(140a, 140b)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위, 예를 들어 200프레임 단위로 교번하여 구동 전압을 공급하도록 제어하는 제1전력제어신호를 출력한다(PCS).
도 7a에 도시한 바와 같이 제1전력제어신호에 대응하여 전원공급부(150)의 제1, 2전원공급부(152, 154)는 각각 두개의 게이트 구동부(140a, 140b)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위, 예를 들어 200프레임 단위로 교번하여 구동 전압을 공급한다.
S830단계에서 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일하지 않은 경우 표시장치(100)는 게이트 구동부(140)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 제어하는 전력제어신호를 출력한다(S850). 마찬가지로 S850단계에서 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일하지 않은 경우 표시장치(100)는 두개의 게이트 구동부(140a, 140b)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위, 예를 들어 200프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위, 예를 들어 2 내지 7라인 단위로 교번하여 제2, 3 구동 전압(VDD_O, VDD_E)을 공급하도록 제어하는 제2전력제어신호를 출력한다(PCS).
도 7b에 도시한 바와 같이 제2전력제어신호에 대응하여 전원공급부(150)의 제1, 2전원공급부(152, 154)는 각각 두개의 게이트 구동부(140a, 140b)의 두개의 풀다운 트랜지스터(Tpd1, Tpd2)에 특정수의 프레임 단위, 예를 들어 200프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위, 예를 들어 2 내지 7라인 단위로 교번하여 제2, 3 구동 전압(VDD_O, VDD_E)을 공급한다.
전원 제어신호 생성부(128)가 S840단계 및 S850단계를 수행할 수 있다.
도 9는 S850단계에서 지연 또는 마스킹의 방식으로 제2전력제어신호를 출력하는 신호 파형도이다.
도 9을 참조하면, 전술한 S850단계에서 입력된 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 동일하지 않은 경우 특정수의 프레임 단위, 예를 들어 200프레임 단위의 전력제어신호와 특정 구간(마스킹 시간)에서 특정수의 수평라인 단위, 예를 들어 2 내지 7라인 단위의 마스킹 신호(지연 신호)를 논리곱하여 제2전력제어신호를 출력한다. 이러한 동작은 표시장치(100)의 타이밍 콘트롤러에서 디지털 로직을 추가하므로 수행될 수 있다.
전술한 실시예에서 전원공급부(150)가 그 특정 기간 중 특정수의 수평라인 단위로 교번시킬 수 있는 제2및 제3구동전압(VDD, VDD_O, VDD_E)을 게이트 구동부(140a, 140b)에 공급하므로, 비정상적인 데이터 인에이블 신호(DE) 입력으로 비정상적인 게이트제어신호(GCS)가 출력되어 게이트 구동부(140a, 140b)의 스테이지들의 불안정한 상태를 안정화시키거나 불안정한 상태를 최소화시킬 수 있다. 결과적으로 게이트 구동부(140)의 구동 전압을 변경하므로 게이트 구동부(140) 및 다른 구성요소의 회로적 변경없이 게이드 구동부(140)의 회로 불안정에 의한 화면 노이즈 현상을 개선할 수 있는 효과가 있다.
표 1을 참조하면, 다른 모든 조건을 동일하게 하고, 데이터 인에이블 신호의 정상/비정상 여부에 관계없이 특정수의 프레임 단위로 제2및 제3구동전압(VDD, VDD_O, VDD_E)을 교차하여 게이트 구동부(140a, 140b)에 공급하는 비교예와, 데이터 인에이블 신호가 비정상인 경우 2수평라인 단위 및 7수평라인 단위로 제2및 제3구동전압(VDD, VDD_O, VDD_E)을 교차하여 게이트 구동부(140a, 140b)에 공급하는 실시예1 및 2에 대해 화면 노이즈 현상의 발생빈도를 실험하였다.
비교예(프레임단위) 실시예1(2수평라인단위) 실시예2(7수평라인단위)
발생빈도 19/20 0/20 0/20
표 1을 통해 알 수 있는 바와 같이 비교예1은 화면 노이즈 현상이 20회중 19회나 발생하였으나 실시예 1 및 2는 화면 노이즈 형상이 전혀 발생하지 않았다.
이상 도면을 참조하여 실시예들을 설명하였으나 본 발명은 이에 제한되지 않는다.
전술한 실시예들에서 게이트 구동부는 표시패널의 제1측과 제2측(예를 들어 도 3의 우측)에 형성된 제1 게이트 구동부와 제2 게이트 구동부를 포함하는 것으로 설명하였으나, 표시패널의 일측에 하나의 게이트 구동부만을 형성할 수 있다 있다.
또한 전술한 실시예들에서 표시패널의 제1측과 제2측에 형성된 제1 게이트 구동부와 제2 게이트 구동부가 동일한 게이트 라인에 동일한 게이트 신호를 공급하는 것으로 설명하였으나, 본 발명은 이에 제한되지 않는다. 제1게이트 구동부와 제2게이트 구동부가 프레임 단위로 순차적으로 게이트 라인에 게이트 신호를 공급할 수도 있고, 제1게이트 구동부와 제2게이트 구동부가 각각 기수 게이트 라인과 우수 게이트 라인에 순차적으로 게이트 신호를 공급할 수도 있다.
또한 전술한 실시예들에서 클럭신호로 4상 클럭신호를 예를 들어 설명하였으나 어떠한 형태의 클럭신호를 사용할 수도 있다.
전술한 실시예들에서 데이터 인에이블 신호의 정상/비정상 여부를 판단하기 위해 입력된 데이터 인에이블 신호의 개수와 설정값의 동일 여부로 판단하는 것으로 기재하였으나, 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값을 비교하여 데이터 인에이블 신호의 정상/비정상 여부를 판단할 수 있다. 이때 설정값은 타이밍 콘트롤러(120)의 동작조건 설정시 기준값으로 설정할 수 있으나 이에 제한되지 않는다.
예를 들어 한 프레임당 정상적인 데이터 인에이블 신호의 폭이 16.05ms인 경우 입력된 데이터 인에이블 신호의 폭을 측정한 결과 15.25ms이라면 데이터 인에이블 신호가 비정상/이상인 것으로 판단할 수도 있다. 또한 데이터 인에이블 신호의 정상/비정상 여부를 판단하기 위해 입력된 데이터 인에이블 신호의 개수와 설정값 및 한 프레임당 입력된 데이터 인에이블 신호의 폭과 설정값을 둘다 비교하여 이들 중 적어도 하나가 동일하지 않을 경우 입력된 데이터 인에이블 신호가 비정상인 것으로 판단할 수도 있다.
이상에서의 설명 및 첨부된 도면은 본 발명의 기술 사상을 예시적으로 나타낸 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 구성의 결합, 분리, 치환 및 변경 등의 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (12)

  1. 데이터 라인과 게이트 라인의 교차 영역마다 배치되는 다수의 화소를 포함하는 표시패널;
    상기 게이트 라인을 통해 게이트 신호를 공급하며, 로우 게이트 신호를 출력하는 적어도 두개의 풀다운 트랜지스터들을 포함하는 게이트 구동부;
    상기 게이트 구동부에 구동 전압을 공급하는 전원공급부; 및
    상기 게이트 구동부의 구동 타이밍을 제어하고, 상기 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 상기 전원공급부를 제어하는 타이밍 콘트롤러를 포함하며,
    상기 타이밍 콘트롤러는 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 다른 경우 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 다른 경우 상기 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 상기 전원공급부를 제어하는 표시장치.
  2. 제1항에 있어서,
    상기 타이밍 콘트롤러는 상기 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 상기 전원공급부를 제어하는 것을 특징으로 하는 표시장치.
  3. 삭제
  4. 제2항에 있어서,
    상기 타이밍 콘트롤러는 전원 온/오프, 해상도 및 구동 주파수 변경, 입력 신호 포트 변경 중 적어도 하나의 경우에 상기 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 상기 전원공급부를 제어하는 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서,
    상기 게이트 구동부는,
    상기 표시패널에 직접 형성되어 상기 게이트 라인들에 게이트 신호를 순차적으로 공급하는 복수의 게이트 드라이브 집적회로를 포함하며,
    상기 복수의 게이트 드라이브 집적회로 각각은, 게이트에 인가된 전압에 의해 턴 온 되어 전압 출력단으로 전압 출력단으로 로우 게이트 전압을 출력하는 상기 두개의 풀 다운 트랜지스터와 함께, 게이트에 인가된 전압에 의해 턴 온 되어 클럭신호의 인가에 따라 전압 출력단으로 하이 게이트 전압을 출력하는 풀 업 트랜지스터를 포함하는 표시 장치.
  6. 데이터 라인과 게이트 라인의 교차 영역마다 배치되는 다수의 화소를 포함하는 표시패널;
    상기 게이트 라인을 통해 게이트 신호를 공급하며, 특정수의 수평라인 단위로 교번하여 구동 전압을 공급받는 적어도 두개의 풀다운 트랜지스터를 포함하는 게이트 구동부; 및
    상기 게이트 구동부의 구동 타이밍을 제어하고, 상기 게이트 구동부의 구동 전압을 제어하는 타이밍 콘트롤러를 포함하며,
    상기 게이트 구동부는 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 다른 경우 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 다른 경우 상기 특정수의 수평라인 단위로 교번하여 구동 전압을 공급받는 표시장치.
  7. 제6항에 있어서,
    상기 게이트 구동부는 상기 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급받는 것을 특징으로 하는 표시장치.
  8. 삭제
  9. 제7항에 있어서,
    상기 게이트 구동부는 전원 온/오프, 해상도 및 구동 주파수 변경, 입력 신호 포트 변경 중 적어도 하나의 경우에 상기 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급받는 것을 특징으로 하는 표시장치.
  10. 제6항에 있어서,
    상기 게이트 구동부는,
    상기 표시패널에 직접 형성되어 상기 게이트 라인들에 게이트 신호를 순차적으로 공급하는 복수의 게이트 드라이브 집적회로를 포함하며,
    상기 복수의 게이트 드라이브 집적회로 각각은, 게이트에 인가된 전압에 의해 턴 온 되어 전압 출력단으로 전압 출력단으로 로우 게이트 전압을 출력하는 상기 두개의 풀 다운 트랜지스터와, 게이트에 인가된 전압에 의해 턴 온 되어 클럭신호의 인가에 따라 전압 출력단으로 하이 게이트 전압을 출력하는 풀 업 트랜지스터를 포함하는 표시 장치.
  11. 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 동일한지 여부를 판단하는 단계; 및
    입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 동일하지 않은 경우 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하도록 제어하는 전력제어신호를 출력하는 단계를 포함하는 표시장치의 구동방법.
  12. 전력제어신호를 수신하는 단계; 및
    상기 전력제어신호에 대응하여 입력되는 데이터 인에이블 신호의 개수와 미리 설정된 설정값이 다른 경우 또는 한 프레임당 입력된 데이터 인에이블 신호의 폭과 미리 설정된 설정값이 다른 경우 게이트 구동부의 두개의 풀다운 트랜지스터에 특정수의 프레임 단위로 교번하되, 특정 구간에서 특정수의 수평라인 단위로 교번하여 구동 전압을 공급하는 단계를 포함하는 표시장치의 구동방법.
KR1020130114929A 2013-09-27 2013-09-27 표시장치와 그 구동방법 KR102067240B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130114929A KR102067240B1 (ko) 2013-09-27 2013-09-27 표시장치와 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130114929A KR102067240B1 (ko) 2013-09-27 2013-09-27 표시장치와 그 구동방법

Publications (2)

Publication Number Publication Date
KR20150034939A KR20150034939A (ko) 2015-04-06
KR102067240B1 true KR102067240B1 (ko) 2020-01-16

Family

ID=53030024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130114929A KR102067240B1 (ko) 2013-09-27 2013-09-27 표시장치와 그 구동방법

Country Status (1)

Country Link
KR (1) KR102067240B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978394B2 (en) 2020-06-26 2024-05-07 Samsung Display Co., Ltd. Display device having power management block

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101232152B1 (ko) * 2005-12-20 2013-02-12 엘지디스플레이 주식회사 게이트 구동회로 및 이의 구동방법
KR101253271B1 (ko) * 2006-08-03 2013-04-10 삼성디스플레이 주식회사 표시 장치와 표시 장치 검사 시스템 및 이를 이용한 표시장치의 검사 방법
KR20110070171A (ko) * 2009-12-18 2011-06-24 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101279350B1 (ko) * 2010-11-26 2013-07-04 엘지디스플레이 주식회사 액정표시장치
KR101765864B1 (ko) * 2010-12-28 2017-08-23 엘지디스플레이 주식회사 타이밍 컨트롤러 및 이를 이용한 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11978394B2 (en) 2020-06-26 2024-05-07 Samsung Display Co., Ltd. Display device having power management block

Also Published As

Publication number Publication date
KR20150034939A (ko) 2015-04-06

Similar Documents

Publication Publication Date Title
KR102437170B1 (ko) 게이트 구동 회로 및 이를 구비한 평판 표시 장치
TWI430577B (zh) 位移暫存器及使用該暫存器之顯示裝置
US20180144811A1 (en) Shift register units, gate driving circuit and driving methods thereof, and display apparatus
US10026354B2 (en) Gate in panel (GIP) driving circuit and display device using the same
KR102156769B1 (ko) 표시장치와 그의 게이트 쉬프트 레지스터 초기화방법
KR101678214B1 (ko) 쉬프트 레지스터와 이를 이용한 표시장치
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
EP3174038A1 (en) Gate driving circuit and display device using the same
KR101901248B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시장치
KR20190079855A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
KR102268519B1 (ko) 두얼 출력 gip 구조
KR20170045441A (ko) 게이트 구동 회로 및 이를 포함하는 표시 장치
US20170116945A1 (en) Display device
US20180233098A1 (en) Goa circuits and liquid crystal displays
KR102329977B1 (ko) 게이트구동부 및 이를 포함하는 표시장치
US20180218682A1 (en) Goa circuit
KR102321802B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR20140036729A (ko) 게이트 쉬프트 레지스터 및 이를 이용한 평판 표시 장치
KR102135928B1 (ko) 쉬프트 레지스터 및 그 제조방법, 그리고 쉬프트 레지스터를 이용한 영상 표시장치
KR102034057B1 (ko) 평판 표시 장치
KR102294690B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102067240B1 (ko) 표시장치와 그 구동방법
KR102420545B1 (ko) 게이트 구동회로를 포함하는 표시 장치
KR20200049251A (ko) 쉬프트 레지스터를 포함하는 표시장치
KR102581724B1 (ko) 표시장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right