KR20150047022A - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR20150047022A
KR20150047022A KR1020130126730A KR20130126730A KR20150047022A KR 20150047022 A KR20150047022 A KR 20150047022A KR 1020130126730 A KR1020130126730 A KR 1020130126730A KR 20130126730 A KR20130126730 A KR 20130126730A KR 20150047022 A KR20150047022 A KR 20150047022A
Authority
KR
South Korea
Prior art keywords
dummy
pixel
sub
light emitting
repair
Prior art date
Application number
KR1020130126730A
Other languages
English (en)
Other versions
KR102096056B1 (ko
Inventor
황영인
조영진
김동규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130126730A priority Critical patent/KR102096056B1/ko
Priority to US14/197,195 priority patent/US9646530B2/en
Publication of KR20150047022A publication Critical patent/KR20150047022A/ko
Priority to US15/589,934 priority patent/US10475380B2/en
Application granted granted Critical
Publication of KR102096056B1 publication Critical patent/KR102096056B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

다양한 실시예들에 따른 유기 발광 표시 장치가 제공된다. 상기 유기 발광 표시 장치는 행 방향으로 연장되는 복수의 주사 라인들 및 열 방향으로 연장되는 복수의 데이터 라인들에 연결되도록 행렬로 배열되는 복수의 발광 픽셀들; 상기 행 방향으로 배열되는 복수의 더미 픽셀들; 상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되는, 상기 복수의 발광 픽셀들에 연결 가능하게 배치되는 복수의 제1 리페어 라인들; 상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되는 복수의 제2 리페어 라인들; 및 상기 복수의 주사 라인들 및 상기 복수의 제2 리페어 라인들에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되도록 행렬로 배열되는 복수의 리페어 스위칭 소자들을 포함한다.

Description

유기 발광 표시 장치{Organic light emitting display}
본 발명의 실시예들은 유기 발광 표시 장치에 관한 것으로서, 더욱 구체적으로는 더미 픽셀을 이용하여 리페어할 수 있는 유기 발광 표시 장치에 관한 것이다.
어느 한 픽셀에서 불량이 발생하는 경우, 그 픽셀은 주사 신호 및 데이터 신호와 무관하게 항상 발광하거나 전혀 발광하지 않을 수 있다. 이와 같이 항상 발광하는 픽셀 또는 전혀 발광하지 않는 픽셀은 관찰자에게 명점 또는 암점으로 인식되며, 특히 명점은 시인성이 높아 관찰자에게 쉽게 관측된다. 이러한 불량 픽셀은 더미 픽셀을 이용하여 리페어될 수 있다. 더미 픽셀을 구동하기 위해서는 더미 픽셀에 제공할 데이터 정보를 정할 메모리가 필요하며 타이밍 컨트롤러를 수정해야 한다.
본 발명의 실시예들이 해결하고자 하는 과제는 더미 픽셀을 구동하기 위한 데이터 정보를 추가로 제공하지 않고 더미 픽셀을 이용하여 불량 픽셀을 리페어할 수 있는 유기 발광 표시 장치를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 일 측면에 따른 유기 발광 표시 장치는 행 방향으로 연장되는 복수의 주사 라인들 및 열 방향으로 연장되는 복수의 데이터 라인들에 연결되도록 행렬로 배열되는 복수의 발광 픽셀들; 상기 행 방향으로 배열되는 복수의 더미 픽셀들; 상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되고, 상기 복수의 발광 픽셀들에 연결 가능하게 배치되는 복수의 제1 리페어 라인들; 상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되는 복수의 제2 리페어 라인들; 및 상기 복수의 주사 라인들 및 상기 복수의 제2 리페어 라인들에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되도록 행렬로 배열되는 복수의 리페어 스위칭 소자들을 포함한다.
상기 유기 발광 표시 장치의 일 예에 따르면, 상기 복수의 발광 픽셀들 각각은 발광 소자 및 상기 발광 소자에 분리 가능하게 연결된 픽셀 회로를 포함할 수 있다. 상기 복수의 더미 픽셀들 각각은 더미 픽셀 회로를 포함할 수 있다.
상기 유기 발광 표시 장치의 다른 예에 따르면, 상기 픽셀 회로는, 상기 복수의 주사 라인들 중 대응하는 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 복수의 데이터 라인들 중 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 전달하는 스위칭 트랜지스터; 상기 전달된 데이터 신호에 대응하는 전압을 충전하는 커패시터; 및 상기 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 발광 소자로 전달하는 구동 트랜지스터를 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 복수의 발광 픽셀들이 적어도 하나의 불량 픽셀을 포함하는 경우, 상기 불량 픽셀의 발광 소자는 상기 불량 픽셀의 픽셀 회로와 분리되고 상기 복수의 제1 리페어 라인들 중 대응하는 제1 리페어 라인에 연결되어, 상기 대응하는 제1 리페어 라인을 통해 상기 복수의 더미 픽셀들 중 동일 열에 배치되는 더미 픽셀에 연결될 수 있다. 상기 복수의 데이터 라인들 중 상기 불량 픽셀에 대응하는 데이터 라인은 상기 복수의 리페어 스위칭 소자들 중 상기 불량 픽셀에 대응하는 리페어 스위칭 소자에 연결되어, 상기 대응하는 리페어 스위칭 소자를 통해 상기 복수의 제2 리페어 라인들 중 대응하는 제2 리페어 라인에 전기적으로 연결될 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 불량 픽셀의 픽셀 회로는 상기 대응하는 데이터 라인과 분리될 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 대응하는 리페어 스위칭 소자는 상기 복수의 주사 라인들 중 상기 불량 픽셀에 대응하는 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 불량 픽셀에 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 상기 대응하는 제2 리페어 라인에 전달할 수 있다. 상기 대응하는 제2 리페어 라인은 상기 데이터 신호에 대응하는 더미 데이터 전압을 저장할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 대응하는 제2 리페어 라인은 등가적으로 존재하는 기생 커패시터를 포함할 수 있다. 상기 기생 커패시터는 상기 더미 데이터 전압을 저장할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 불량 픽셀과 동일 열에 배치되는 상기 더미 픽셀의 상기 더미 픽셀 회로는 상기 대응하는 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 구동 전류를 생성하는 더미 구동 전류 생성 회로를 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 더미 구동 전류 생성 회로는, 상기 대응하는 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및 상기 더미 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 불량 픽셀의 발광 소자로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 더미 픽셀 회로는 상기 더미 커패시터 및 상기 더미 구동 트랜지스터에 연결되고, 적어도 하나의 트랜지스터, 적어도 하나의 커패시터, 또는 적어도 하나의 트랜지스터와 적어도 하나의 커패시터를 포함하는 더미 추가 회로를 더 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 더미 추가 회로는 상기 불량 픽셀에 대응하는 데이터 라인에 연결될 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 행 방향으로 연장되고, 상기 복수의 더미 픽셀 회로들에 연결되는 더미 주사 라인을 더 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 더미 픽셀 회로는, 상기 더미 주사 라인을 통해 전달되는 더미 주사 신호에 응답하여, 상기 복수의 제2 리페어 라인들 중 대응하는 제2 리페어 라인에 저장된 더미 데이터 전압을 전달하는 더미 스위칭 트랜지스터; 상기 전달된 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및 상기 더미 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 불량 픽셀의 발광 소자로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 더미 픽셀 회로는 상기 더미 스위칭 트랜지스터, 상기 더미 커패시터, 및 상기 더미 구동 트랜지스터에 연결되는 더미 추가 회로를 더 포함할 수 있다. 상기 픽셀 회로는 상기 스위칭 트랜지스터, 상기 커패시터, 및 상기 구동 트랜지스터에 연결되는 추가 회로를 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 다른 측면에 따른 유기 발광 표시 장치는 주사 라인에 연결되고, 복수의 데이터 라인들에 각각 연결되는 복수의 서브 발광 픽셀들을 포함하는 발광 픽셀; 복수의 서브 더미 픽셀들을 포함하는 더미 픽셀; 상기 복수의 서브 더미 픽셀들에 연결 가능하게 배치되고 상기 복수의 서브 발광 픽셀들에 연결 가능하게 배치되는 연장되는 제1 리페어 라인; 상기 복수의 더미 픽셀들에 연결되는 제2 리페어 라인; 및 상기 주사 라인 및 상기 제2 리페어 라인에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되는 리페어 스위칭 소자를 포함한다.
상기 유기 발광 표시 장치의 일 예에 따르면, 상기 복수의 서브 발광 픽셀들은 서브 발광 소자들 및 상기 서브 발광 소자들에 각각 분리 가능하게 연결된 서브 픽셀 회로들을 포함할 수 있다. 상기 복수의 서브 더미 픽셀들은 상기 서브 발광 소자들에 각각 대응하는 서브 더미 픽셀 회로들을 포함할 수 있다.
상기 유기 발광 표시 장치의 다른 예에 따르면, 상기 발광 픽셀이 불량 서브 픽셀을 포함하는 경우, 상기 불량 서브 픽셀의 서브 발광 소자는 상기 불량 서브 픽셀의 서브 픽셀 회로와 분리될 수 있다. 상기 제1 리페어 라인은 상기 복수의 서브 발광 픽셀들 중 상기 불량 서브 픽셀의 서브 발광 소자와 상기 복수의 서브 더미 픽셀들 중 상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로에 연결될 수 있다. 상기 리페어 스위칭 소자는 상기 복수의 데이터 라인들 중 상기 불량 서브 픽셀에 대응하는 데이터 라인에 연결될 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 리페어 스위칭 소자는 상기 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 불량 서브 픽셀에 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 상기 제2 리페어 라인에 전달할 수 있다. 상기 제2 리페어 라인은 상기 데이터 신호에 대응하는 더미 데이터 전압을 저장할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 복수의 서브 더미 픽셀 회로들에 연결되는 더미 주사 라인을 더 포함할 수 있다. 상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로는, 상기 더미 주사 라인을 통해 전달되는 더미 주사 신호에 응답하여, 상기 제2 리페어 라인에 저장된 상기 더미 데이터 전압을 전달하는 더미 스위칭 트랜지스터; 상기 전달된 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및 상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류를 상기 불량 서브 픽셀의 서브 발광 소자로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
상기 유기 발광 표시 장치의 또 다른 예에 따르면, 상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로는 상기 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및 상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류를 상기 불량 서브 픽셀의 서브 발광 소자로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
본 발명의 다양한 실시예들에 따르면 불량 픽셀에 제공될 데이터 전압이 리페어 라인을 통해, 예컨대, 리페어 라인의 기생 커패시턴스를 이용하여 더미 픽셀에 제공되므로, 타이밍 컨트롤러를 수정하거나 메모리를 추가하지 않고 더미 픽셀을 이용하여 불량 픽셀이 리페어될 수 있다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 3은 도 2에 도시된 표시 패널에 공급되는 주사 신호 및 데이터 신호를 나타내는 파형도이다.
도 4는 도 2에 도시된 표시 패널에서 불량 픽셀을 리페어하는 방법을 설명하기 위한 도면이다.
도 5는 일 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 6은 다른 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 7은 또 다른 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 8은 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 9는 도 8에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 10은 일 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 11은 다른 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 12는 또 다른 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 13은 또 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 개략적으로 나타낸 도면이다.
도 14는 도 13에 도시된 표시 패널에서 불량 픽셀을 리페어하는 방법을 설명하기 위한 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
ㅁ이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용된다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 표시 패널(110), 주사 구동부(120), 데이터 구동부(130), 및 제어부(140)를 포함한다. 주사 구동부(120), 데이터 구동부(130), 및 제어부(140)는 각각 별개의 반도체 칩에 형성될 수도 있고, 하나의 반도체 칩에 집적될 수도 있다. 또한, 주사 구동부(120)는 표시 패널(110)과 동일한 기판 상에 형성될 수도 있다.
표시 패널(110)에는 활성 영역(AA)과 더미 영역(DA)이 정의된다. 더미 영역(DA)은 활성 영역(AA)에 인접하게 배치될 수 있다. 일 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 상측 또는 하측에 배치된다. 다른 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 상측과 하측 모두에 배치된다. 또 다른 예에 따르면, 더미 영역(DA)은 활성 영역(AA)의 좌측, 우측, 또는 좌측과 우측 모두에 배치된다. 본 명세서에서는 도 1에 도시된 바와 같이, 더미 영역(DA)이 활성 영역(AA)의 상측에 배치되는 것으로 가정하여 설명하지만, 본 발명은 이에 한정되지 않는다.
활성 영역(AA)에는 행 방향으로 연장되는 주사 라인들(SL1-SLn) 및 열 방향으로 연장되는 데이터 라인들(DL1-DLn)이 배치된다. 활성 영역(AA)에는 주사 라인들(SL1-SLn)과 데이터 라인들(DL1-DLn)에 연결되는 복수의 발광 픽셀들(EP)이 행렬로 배열된다. 복수의 발광 픽셀들(EP)은 주사 라인들(SL1-SLn)과 데이터 라인들(DL1-DLm)이 교차하는 지점에 배치된다. 발명의 용이한 이해를 위하여, 도 1의 활성 영역(AA)에는 하나의 주사 라인(SLi)과 하나의 데이터 라인(DLj)에 연결되는 하나의 발광 픽셀(EP)이 배치되는 것으로 도시하였지만, 당업자는 이러한 발광 픽셀들(EP)이 행렬로 배열된다는 것을 이해할 것이다.
일반적으로 다양한 색상을 표시할 수 있는 유기 발광 표시 장치에서, 단위 픽셀은 다양한 색상을 표시하기 위해 복수의 색상들을 각각 표시하는 복수의 서브 픽셀들을 포함한다. 예컨대, 하나의 단위 픽셀은 적색(R), 녹색(G) 및 청색(B)을 각각 표시하는 3개의 서브 픽셀들을 포함한다. 다른 예에 따르면, 하나의 단위 픽셀은 적색(R), 녹색(G), 청색(B) 및 백색(W)을 각각 표시하는 4개의 서브 픽셀들을 포함한다.
본 명세서에서, 발광 픽셀(EP)은 주로 하나의 서브 픽셀을 의미한다. 그러나, 본 발명은 이에 한정되지 않으며, 발광 픽셀(EP)은 복수의 서브 픽셀들을 포함하는 하나의 단위 픽셀을 의미할 수도 있다. 즉, 본 명세서에서 하나의 발광 픽셀(EP)이 존재한다고 기재되어 있더라도, 이는 하나의 서브 픽셀이 존재하는 것으로 해석될 수도 있고, 하나의 단위 픽셀을 구성하는 복수의 서브 픽셀들이 존재한다고 해석될 수도 있다.
더미 픽셀(DP)에 대해서도 마찬가지이다. 예컨대, 하나의 더미 픽셀(DP)이 존재한다고 기재되어 있더라도, 이는 하나의 단위 더미 픽셀이 존재하는 것으로 해석될 수도 있고, 하나의 단위 더미 픽셀을 구성하는 서브 더미 픽셀들이 존재하는 것으로 해석될 수도 있다.
본 명세서에서 행 방향은 도 1의 가로 방향을 나타내고, 열 방향은 도 1의 세로 방향을 나타낸다. 그러나, 본 발명은 이에 한정되지 않으며, 행 방향과 열 방향은 유기 발광 표시 장치(100)가 놓여진 상태에 따라 가로 방향과 세로 방향으로 한정되지 않는다. 본 명세서에서, 행 방향은 주사 라인들(SL1-SLn)이 연장되는 방향이고 열 방향은 데이터 라인들(DL1-DLm)이 연장되는 방향으로 이해될 수 있다.
일 예에 따르면, 복수의 발광 픽셀들(EP)은 데이터 라인들(DL1-DLm)에 분리 가능하게 연결된다. 다른 예에 따르면, 복수의 발광 픽셀들(EP)은 주사 라인들(SL1-SLn)에 분리 가능하게 연결된다. 또 다른 예에 따르면, 복수의 발광 픽셀들(EP)은 데이터 라인들(DL1-DLm)과 주사 라인들(SL1-SLn)에 분리 가능하게 연결된다.
본 명세서에서, "분리 가능하게 연결된다" 또는 "분리 가능한 연결"이라는 용어는 리페어 공정에서 레이저 등을 이용하여 서로 분리될 수 있는 상태이거나 서로 분리될 수 있는 구조를 갖는다는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 분리 가능하게 연결된다는 것은 제1 부재와 제2 부재가 제조 초기에는 실제로 연결되어 있지만, 후속 리페어 공정에서 제1 부재와 제2 부재가 분리될 수 있는 상태에 놓여 있다는 것을 의미한다. 즉, 제1 부재와 제2 부재가 실제로 연결되었지만 리페어 공정에서 용이하게 분리될 수 있는 구조를 통해 연결되어 있다는 것을 의미한다. 구조적인 관점에서, 분리 가능하게 연결된 제1 부재와 제2 부재는 도전성 연결 부재를 통해 서로 연결될 수 있다. 리페어 공정에서 상기 도전성 연결 부재에 레이저가 조사되면, 상기 도전성 연결 부재는 레이저가 조사된 부분이 녹으면서 절단되며, 제1 부재와 제2 부재는 서로 전기적으로 분리 및 절연된다. 예시적으로 상기 도전성 연결 부재는 레이저에 의해 용이하게 용융될 수 있는 실리콘 층을 포함할 수 있다. 레이저 조사를 위해 상기 실리콘 층의 상부에는 다른 도전성 부재가 위치하지 않을 수 있다. 다른 예에 따르면, 상기 도전성 연결 부재는 전류에 의한 줄열에 의해 용융되면서 절단될 수 있다.
더미 영역(DA)에는 행 방향으로 연장되는 더미 주사 라인(SLn+1), 및 더미 주사 라인(SLn+1)에 연결되는 복수의 더미 픽셀들(DP)이 배치된다. 도 1에는 더미 픽셀들(DP)이 한 행으로 배열되는 것으로 도시지만, 본 발명은 이에 한정되지 않으며, 다른 예에 따르면, 복수의 더미 주사 라인들이 존재하고, 각 더미 주사 라인들에 연결되는 복수 행의 더미 픽셀들(DP)이 배치될 수 있다.
활성 영역(AA)에는 열 방향으로 연장되는 제1 리페어 라인들(RLa) 및 제2 리페어 라인들(RLb)이 배치된다. 제1 리페어 라인들(RLa) 각각은 동일 열에 위치하는 더미 픽셀(DP)에 연결되거나 연결 가능하게 배치된다. 제1 리페어 라인들(RLa) 각각은 동일 열에 위치하는 발광 픽셀들(EP)에 연결 가능하게 배치된다. 제1 리페어 라인들(RLa) 각각은 연결 가능하게 배치되는 발광 픽셀들(EP) 중 리페어 공정에서 연결되는 어느 하나의 발광 픽셀(EP)의 발광 소자에 구동 전류를 전달하는 경로일 수 있다. 제2 리페어 라인들(RLb) 각각은 동일 열에 위치하는 더미 픽셀(DP)에 연결된다. 제2 리페어 라인들(RLb) 각각은 동일 열에 위치하는 더미 픽셀(DP)에 데이터 신호에 대응하는 더미 데이터 전압을 저장할 수 있다.
활성 영역(AA)에는 주사 라인들(SL1-SLn)과 제2 리페어 라인들(RLb)에 연결되고, 데이터 라인들(DL1-DLm)에 연결 가능하게 배치되는 복수의 리페어 스위칭 소자들(RTr)이 행렬로 배열된다. 리페어 스위칭 소자(RTr)은 박막 트랜지스터를 포함할 수 있으며, 도 1에 도시된 바와 같이 리페어 스위칭 소자(RTr)은 P형 박막 트랜지스터일 수 있다. 리페어 스위칭 소자(RTr)은 대응하는 주사 라인(SLi)에 연결되는 제어단, 대응하는 제2 리페어 라인(RLb)에 연결되는 제1 연결단, 및 대응하는 데이터 라인(DLj)에 연결 가능하게 배치되는 제2 연결단을 포함할 수 있다. 상기 제어단에 입력되는 제어 신호에 따라, 리페어 스위칭 소자(RTr)의 상기 제1 연결단과 상기 제2 연결단은 서로 전기적으로 연결되거나 분리된다. 다른 예에 따르면, 리페어 스위칭 소자(RTr)의 상기 제1 연결단은 상기 대응하는 제2 리페어 라인(RLb)에 연결 가능하게 배치되고, 상기 제2 연결단은 상기 대응하는 데이터 라인(DLj)에 연결된다.
본 명세서에서, "연결 가능한" 또는 "연결 가능하게"라는 용어는 리페어 공정에서 레이저 등을 이용하여 서로 연결될 수 있는 상태라거나 서로 연결될 수 있는 구조를 갖는다는 것을 의미한다. 예컨대, 제1 부재와 제2 부재가 연결 가능하게 배치된다는 것은 제1 부재와 제2 부재가 제조 초기에는 실제로 연결되어 있지 않지만, 리페어 공정에서 서로 연결될 수 있는 상태에 놓여 있다는 것을 의미한다. 즉, 제1 부재와 제2 부재가 실제로 분리되어 있지만 리페어 공정에서 용이하게 연결될 수 있는 구조에 연결된다는 것을 의미한다. 구조적인 관점에서, 서로 "연결 가능한" 제1 부재와 제2 부재는 중첩 영역에서 절연막을 사이에 두고 서로 중첩하도록 배치되는 제1 도전성 부재와 제2 도전성 부재에 각각 연결될 수 있다. 리페어 공정에서 상기 중첩 영역에 레이저가 조사되면, 상기 중첩 영역 내의 상기 절연막이 파괴되면서, 제1 도전성 부재와 제2 도전성 부재가 서로 연결되고, 그에 따라 제1 부재와 제2 부재는 서로 전기적으로 연결된다. 레이저 조사를 위하여 상기 중첩 영역의 상부에는 도전성 부재가 배치되지 않을 수 있다.
본 명세서에서, "대응하는" 또는 "대응하게"라는 용어는 문맥에 따라서 복수의 요소들 중에서 동일한 열 또는 행에 배치되는 요소를 특정하기 위해 사용된다. 예컨대, 제1 부재가 복수의 제2 부재들 중에서 제1 부재에 "대응하는" 제2 부재에 연결된다는 것은 제1 부재와 동일 열 또는 동일 행에 배치된 제2 부재에 연결된다는 것을 의미한다. 도 1에서, 발광 픽셀(EP)에 대응하는 주사 라인(SLi)은 복수의 주사 라인들(SL1-SLn) 중에서 발광 픽셀(EP)과 동일 행을 따라 연장되는 주사 라인(SLi)으로 특정되고, 발광 픽셀(EP)에 대응하는 데이터 라인(DLj)은 복수의 데이터 라인들(DL1-DLm) 중에서 발광 픽셀(EP)과 동일 열을 따라 연장되는 데이터 라인(DLj)으로 특정된다.
본 실시예에서 표시 패널(110)은 유기 발광 표시 장치(OLED)의 표시 패널이다. 그러나, 본 발명은 이에 한정되지 않으며, 표시 패널(110)은 TFT-LCD, PDP, 또는 LED 디스플레이 등과 같은 평판 디스플레이 패널일 수 있다. 발광 픽셀(EP)은 표시 소자 및 상기 표시 소자에 분리 가능하게 연결된 픽셀 회로를 포함할 수 있다. 상기 표시 소자는 유기 발광층 또는 액정층을 포함할 수 있다. 상기 표시 소자가 유기 발광층을 포함하는 경우, 발광 소자로 지칭될 수 있다. 본 명세서에서, 도 1에 도시된 바와 같이 표시 패널(110)이 유기 발광 표시 장치(OLED)의 표시 패널인 것으로 가정하여 설명한다.
제어부(140)는 외부(예컨대, 타이밍 컨트롤러)로부터 제공되는 수평 동기 신호와 수직 동기 신호에 기초하여 주사 구동부(120) 및 데이터 구동부(130)를 제어한다. 제어부(140)는 주사 제어 신호(SCS)와 데이터 제어 신호(DCS)를 포함하는 복수의 제어 신호들, 및 디지털 영상 데이터(DATA)을 생성하고, 주사 제어 신호(SCS)를 주사 구동부(120)에 제공하고, 데이터 제어 신호(DCS)와 디지털 영상 데이터(DATA)를 데이터 구동부(130)에 제공한다. 제어부(140)는 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 발광 제어 신호(EM), 초기화 전압(Vint) 등이 발광 픽셀들(EP) 및 더미 픽셀들(DP)에 인가되도록 제어할 수 있다.
주사 구동부(120)는 주사 제어 신호(SCS)에 응답하여 주사 라인들(SL1-SLn) 및 더미 주사 라인(SLn+1)을 순차적으로 구동한다. 예컨대, 주사 제어 신호(SCS)는 주사 구동부(120)가 주사 라인들(SL1-SLn) 및 더미 주사 라인(SLn+1)의 주사를 시작하도록 지시하는 지시 신호일 수 있다. 주사 구동부(120)는 주사 신호를 생성하여, 주사 라인들(SL1-SLn) 및 더미 주사 라인(SLn+1)을 통해 발광 픽셀들(EP) 및 더미 픽셀들(DP)에 주사 신호를 순차적으로 제공할 수 있다.
데이터 구동부(130)는 제어부(140)로부터 제공되는 데이터 제어 신호(DCS) 및 디지털 영상 데이터(DATA)에 응답하여 데이터 라인들(DL1-DLm)을 구동할 수 있다. 데이터 구동부(130)는 계조를 갖는 디지털 영상 데이터(DATA)를 이에 대응하는 계조 전압을 갖는 데이터 신호들로 변환하고, 상기 데이터 신호들을 데이터 라인들(DL1-DLm)을 통하여 발광 픽셀들(EP)에 순차적으로 제공할 수 있다. 데이터 구동부(230)는 더미 픽셀들(DP)에 직접 연결되지 않는다. 더미 픽셀들(DP)에 제공되어야 하는 데이터 신호들은 제2 리페어 라인(RLb)에 더미 데이터 전압의 형태로 저장되고, 더미 픽셀들(DP)이 주사 신호가 인가될 때 제2 리페어 라인(RLb)에 저장된 더미 데이터 전압이 데이터 신호로서 더미 픽셀들(DP)에 제공된다.
데이터 구동부(130)는 더미 픽셀들(DP)에 데이터 신호들을 직접 제공하지 않고, 오직 발광 픽셀들(EP)에만 데이터 신호들을 제공한다. 따라서, 표시 패널(110)이 리페어 되더라도 데이터 구동부(130)는 리페어된 발광 픽셀(EP)의 어드레스를 기억하거나, 리페어된 발광 픽셀(EP)에 제공해야 하는 데이터 신호를 더미 픽셀(DP)에 다시 제공할 필요가 없다. 즉, 리페어 공정을 수행하더라도, 데이터 구동부(130)가 수정되거나, 리페어된 발광 픽셀(EP)의 어드레스를 저장할 메모리가 추가로 요구되지 않는다.
도 2는 도 1에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 2를 참조하면, 표시 패널(110)은 복수의 발광 픽셀들(EP), 복수의 더미 픽셀들(DP), 복수의 제1 리페어 라인들(RLa1-RLam), 복수의 제2 리페어 라인들(RLb1-RLbm), 및 복수의 리페어 스위칭 소자들(RTr)을 포함한다. 복수의 발광 픽셀들(EP)은 행 방향으로 연장되는 복수의 주사 라인들(SL1-SLn) 및 열 방향으로 연장되는 복수의 데이터 라인들(DL1-DLm)에 연결되고, 표시 패널(110) 상에 행렬로 배열된다. 복수의 더미 픽셀들(DP)은 행 방향으로 연장되는 더미 주사 라인(SLn+1)에 연결되고, 표시 패널(110) 상에 행 방향으로 배열된다. 복수의 제1 리페어 라인들(RLa1-RLam)은 열 방향으로 연장되고, 복수의 더미 픽셀들(DP)에 연결되며, 복수의 발광 픽셀들(EP)에 연결 가능하게 배치된다. 복수의 제2 리페어 라인들(RLb1-RLbm)은 열 방향으로 연장되고, 복수의 더미 픽셀들(DP)에 연결된다. 복수의 리페어 스위칭 소자들(RTr)은 복수의 주사 라인들(SL1-SLn) 및 복수의 제2 리페어 라인들(RLb1-RLbm)에 연결되고, 복수의 데이터 라인들(DL1-DLm)에 연결 가능하게 배치되고, 표시 패널(110) 상에 행렬로 배열된다.
발광 픽셀(EP)은 발광 소자(E)와 발광 소자(E)에 분리 가능하게 연결된 픽셀 회로(C)를 포함한다. 발광 소자(E)는 픽셀 전극과 이에 대향하는 대향 전극 사이에 개재되는 유기 발광층을 포함할 수 있다. 더미 픽셀(DP)은 더미 픽셀 회로(DC)를 포함하며, 더미 픽셀 회로(DC)는 복수의 제1 리페어 라인들(RLa1-RLam) 중 대응하는 제1 리페어 라인 및 복수의 제2 리페어 라인들(RLb1-RLbm) 중 대응하는 제2 리페어 라인에 연결된다.
용이한 이해를 위하여, 발광 픽셀(EPij)과 발광 픽셀(EPij)와 동일 열에 배치되는 더미 픽셀(DPj)을 중심으로서 설명한다. 발광 픽셀(EPij)과 더미 픽셀(DPj)에 대한 설명은 다른 발광 픽셀들(EP) 및 다른 더미 픽셀들(DP)에 동일하게 적용될 수 있다.
발광 픽셀(EPij)의 픽셀 회로(C)는 주사 라인들(SL1-SLn) 중 대응하는 주사 라인(SLi), 및 데이터 라인들(DL1-DLm) 중 대응하는 데이터 라인(DLj)에 연결된다. 픽셀 회로(C)는 대응하는 주사 라인(SLi)을 통해 전달되는 주사 신호에 응답하여, 대응하는 데이터 라인(DLj)을 통해 전달되는 데이터 신호를 수신하고, 상기 데이터 신호에 대응하는 구동 전류를 생성하여 발광 소자(E)에 제공한다. 발광 소자(E)는 구동 전류를 수신하고 상기 구동 전류에 대응하는 휘도로 발광한다.
발광 소자(E)와 픽셀 회로(C)는 용이하게 분리될 수 있는 분리 가능 배선(13)을 통해 연결될 수 있다. 분리 가능 배선(13)은 적어도 부분적으로 실리콘 층을 포함할 수 있으며, 상기 실리콘 층에 레이저가 조사될 수 있도록 상기 실리콘 층의 상부에는 도전층이 배치되지 않을 수 있다.
픽셀 회로(C)는 대응하는 데이터 라인(DLj)에 분리 가능하게 연결될 수 있다. 도 2에 도시된 바와 같이, 픽셀 회로(C)는 대응하는 데이터 라인(DL)에 분리 가능 배선(14)를 통해 연결될 수 있다. 분리 가능 배선(14)은 적어도 부분적으로 실리콘 층을 포함할 수 있으며, 상기 실리콘 층에 레이저가 조사될 수 있도록 상기 실리콘 층의 상부에는 도전층이 배치되지 않을 수 있다.
발광 소자(E)는 복수의 제1 리페어 라인들(RLa1-RLam) 중 대응하는 제1 리페어 라인(RLaj)에 연결 가능하게 배치된다. 발광 소자(E)는 제1 리페어 라인(RLaj)에 연결 가능 배선(11)을 통해 연결될 수 있다. 연결 가능 배선(11)은 적어도 부분적으로 중첩 영역에서 절연층을 사이에 두고 중첩하는 제1 도전층 및 제2 도전층을 포함할 수 있다. 상기 제1 도전층은 대응하는 제1 리페어 라인(RLaj)에 연결되고, 상기 제2 도전층은 발광 소자(E)에 연결된다. 상기 중첩 영역에 레이저를 조사하면, 상기 중첩 영역의 절연층이 파괴되면서 상기 제1 및 제2 도전층들은 서로 접촉하게 되며, 그에 따라 발광 소자(E)와 대응하는 제1 리페어 라인(RLaj)은 서로 전기적으로 연결된다. 레이저 조사 전에는 연결 가능 배선(11)의 제1 도전층과 제2 도전층이 절연층으로 인하여 서로 절연되어 있으므로, 발광 소자(E)와 제1 리페어 라인(RLaj)은 리페어 공정 전에는 서로 절연되어 있고, 리페어 공정이 수행된 후에야 서로 연결될 수 있다는 점에 주의하여야 한다.
리페어 스위칭 소자(RTr)은 P형 박막 트랜지스터를 포함할 수 있다. 리페어 스위칭 소자(RTr)는 대응하는 주사 라인(SLi)에 연결되는 제어단, 대응하는 제2 리페어 라인(RLbj)에 연결되는 제1 연결단, 및 대응하는 데이터 라인(DLj)에 연결 가능하게 배치되는 제2 연결단을 포함할 수 있다. 상기 제2 연결단은 연결 가능 배선(12)을 통해 대응하는 데이터 라인(DLj)에 연결될 수 있다. 즉, 상기 제2 연결단과 데이터 라인(DLj)은 서로 절연되어 있고, 리페어 공정에 의해 서로 연결될 수 있다.
대응하는 제1 리페어 라인(RLaj) 및 대응하는 제2 리페어 라인(RLbj)은 발광 픽셀(EPij)와 동일 열에 배치되는 더미 픽셀(DPj)에 연결된다.
도 3은 도 2에 도시된 표시 패널에 공급되는 주사 신호 및 데이터 신호를 나타내는 파형도이다.
도 3을 참조하면, 주사 구동부(120)는 제1 내지 제n 주사 라인들(SL1-SLn) 및 더미 주사 라인(SLn+1)로 주사 신호(S1-Sn+1)를 순차적으로 인가한다. 데이터 구동부(130)는 각 주사 신호(S1-Sn)에 동기되어 데이터 신호(D1-Dn)을 데이터 라인들(DL1-DLm)을 순차적으로 인가한다. 데이터 구동부(130)는 더미 주사 라인(SLn+1)에 주사 신호(Sn+1)이 인가될 때에는 아무런 데이터 신호도 인가하지 않는다. 주사 신호(Sn+1)에 의해 활성화되는 더미 픽셀들(DP)은 복수의 제2 리페어 라인들(RLb1-RLbm)에 저장된 더미 데이터 전압들을 기초로 구동 전류들을 각각 생성하고, 상기 구동 전류들을 리페어된 발광 픽셀들의 발광 소자에 각각 공급한다. 리페어된 발광 픽셀들은 상기 구동 전류들에 응답하여 발광한다.
데이터 구동부(130)는 더미 픽셀들(DP)에 직접 데이터 신호를 인가하지 않기 때문에, 발광 픽셀들(EP)가 리페어 되더라도 수정될 필요가 없다.
도 3에서 주사 신호의 폭이 1 수평 시간(1H)으로 도시되었으나, 본 발명은 이에 한정되지 않는다. 주사 신호의 폭은 2 수평 시간(2H)일 수 있다. 인접하는 주사 신호들의 폭, 예컨대, 제n-1 주사 신호(Sn-1)의 폭과 제n 주사 신호(Sn)의 폭은 약 1H 이하만큼 중첩될 수 있다. 이에 따라, 표시 영역의 대면적화에 의한 신호 라인의 RC 지연(delay)에 따른 충전 부족 현상이 해결되거나 적어도 감소될 수 있다.
도 4는 도 2에 도시된 표시 패널에서 불량 픽셀을 리페어하는 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 발광 픽셀들(EP) 각각은 발광 소자(C)와 발광 소자(C)에 분리 가능하게 연결된 픽셀 회로(C)를 포함한다. 더미 픽셀들(DP)은 더미 픽셀 회로(DC)를 포함한다.
주사 라인(SLi)와 데이터 라인(DLj)에 연결된 발광 픽셀(EPij)이 불량 픽셀인 것으로 가정하고, 아래에서 불량 픽셀인 발광 픽셀(EPij)은 불량 픽셀(EPij)으로 지칭한다. 불량 픽셀(EPij)은 더미 픽셀(DPj)을 이용하여 리페어되며, 정상적으로 동작할 수 있게 된다.
불량 픽셀(EPij)의 발광 소자(E)는 픽셀 회로(C)로부터 분리된다. 예컨대, 레이저 컷팅을 이용하여 불량 픽셀(EPij)의 발광 소자(E)와 픽셀 회로(C)가 분리될 수 있다. 예를 들면, 불량 픽셀(EPij)의 발광 소자(E)와 픽셀 회로(C)를 서로 전기적으로 연결하는 분리 가능 배선(13)의 실리콘 층에 레이저를 조사함으로써, 분리 가능 배선(13)의 실리콘 층이 용융되면서 분리 가능 배선(13)의 양 단이 전기적으로 분리될 수 있다. 그 결과, 불량 픽셀(EPij)의 발광 소자(E)와 픽셀 회로(C)는 전기적으로 절연될 수 있다.
일 실시예에 따르면, 불량 픽셀(EPij)의 픽셀 회로(C)는 데이터 라인(DLj)으로부터 분리될 수 있다. 예컨대, 레이저 컷팅이 이용될 수 있다. 불량 픽셀(EPij)의 픽셀 회로(C)는 분리 가능 배선(14)에 의해 데이터 라인(DLj)에 연결될 수 있다. 분리 가능 배선(14)의 실리콘 층에 레이저를 조사함으로써, 불량 픽셀(EPij)의 픽셀 회로(C)는 데이터 라인(DLj)으로부터 절연될 수 있다. 불량 픽셀(EPij)의 픽셀 회로(C)의 불량 원인에 따라, 픽셀 회로(C)는 데이터 라인(DLj)으로부터 분리되지 않을 수도 있다.
제1 리페어 라인(RLaj)은 불량 픽셀(EPij)의 발광 소자(E)에 연결된다. 불량 픽셀(EPij)의 발광 소자(E)는 연결 가능 배선(11)을 통해 제1 리페어 라인(RLaj)에 연결될 수 있다. 즉, 리페어 공정 전에는 발광 소자(E)가 제1 리페어 라인(RLaj)와 전기적으로 절연되지만, 리페어 공정에서 연결 가능 배선(11)의 중첩 영역에 레이저를 조사함으로써, 발광 소자(E)가 제1 리페어 라인(RLaj)에 전기적으로 연결될 수 있다. 불량 픽셀(EPij)의 발광 소자(E)는 더미 픽셀(DPj)의 더미 픽셀 회로(DC)에 전기적으로 연결된다.
불량 픽셀(EPij)에 대응하는 리페어 스위칭 소자(RTrij)는 데이터 라인(DLj)에 연결된다. 예컨대, 레이저가 이용될 수 있다. 리페어 스위칭 소자(RTrij)의 제2 연결단은 연결 가능 배선(12)을 통해 데이터 라인(DLj)에 연결된다. 연결 가능 배선(12)의 중첩 영역에 레이저를 조사하면, 상기 중첩 영역의 절연층이 파괴되고, 연결 가능 배선(12)의 양 단은 서로 전기적으로 연결되며, 그 결과 리페어 스위칭 소자(RTrij)의 제2 연결단과 데이터 라인(DLj)은 서로 전기적으로 연결된다.
주사 라인(SLi)을 통해 전달되는 주사 신호(Si)가 활성화될 때, 데이터 신호(Dj)가 데이터 라인(DLj)에 인가된다. 리페어 스위칭 소자(RTrij)는 주사 신호(Si)에 응답하여 데이터 신호(Dj)를 제2 리페어 라인(RLbj)에 전달한다. 제2 리페어 라인(RLbj)은 등가적으로 존재하는 기생 커패시터(Cp)를 포함한다. 기생 커패시터(Cp)는 데이터 신호(Dj)에 대응하는 더미 데이터 전압(VDj)을 저장한다.
더미 주사 라인(SLn+1)을 통해 주사 신호(Sn+1)가 활성화되면, 더미 픽셀(DPj)의 더미 픽셀 회로(DC)는 제2 리페어 라인(RLbj)의 기생 커패시터(Cp)에 저장된 더미 데이터 전압(VDj)을 수신하고, 더미 데이터 전압(VDj)에 대응하는 구동 전류(Iij)를 생성한다. 더미 픽셀 회로(DC)는 구동 전류(Iij)를 불량 픽셀(EPij)의 발광 소자(E)에 제공한다. 불량 픽셀(EPij)의 발광 소자(E)는 구동 전류(Iij)에 기초하여 발광한다. 구동 전류(Iij)는 데이터 신호(Dj)에 대응하므로, 불량 픽셀(EPij)의 발광 소자(E)는 데이터 신호(Dj)에 대응하는 휘도로 발광하게 되므로, 불량 픽셀(EPij)은 정상적인 발광 픽셀로 리페어된다.
도 4에서 더미 픽셀들(DP)이 한 행에 배치되므로, 각 열마다 하나의 불량 픽셀이 더미 픽셀(DP)을 이용하여 리페어될 수 있다. 다른 예에 따라서, 더미 픽셀들이 상측과 하측 모두에 배치되는 경우, 각 열마다 두 개의 불량 픽셀들이 리페어될 수 있다. 이 경우, 제1 및 제2 리페어 라인들(RLa, RLb)은 두 개의 불량 픽셀들 사이에서 두 부분으로 분리될 수 있다.
도 5는 일 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 5를 참조하면, 발광 픽셀(EPij)은 발광 소자(E), 및 발광 소자(E)에 구동 전류를 공급하기 위한 픽셀 회로(Ca)를 포함한다. 더미 픽셀(DPj)는 픽셀 회로(Ca)와 실질적으로 동일한 구성을 갖는 더미 픽셀 회로(DCa)를 포함한다. 픽셀 회로(Ca)에 대한 설명은 더미 픽셀 회로(DCa)에 대해서도 동일하게 적용되므로, 아래에서 간략하게 설명한다.
발광 소자(E)는 애노드 전극, 캐소드 전극, 애노드 전극과 캐소드 전극 사이에 개재된 발광층을 포함하는 유기 발광 소자(OLED)를 포함한다. 상기 애노드 전극은 픽셀 회로(Ca)에 연결되고, 상기 캐소드 전극에는 제2 전원으로부터 공급되는 제2 전원 전압(ELVSS)이 인가된다.
픽셀 회로(Ca)는 2개의 트랜지스터(STr 및 DTr) 및 1개의 커패시터(C)를 포함한다.
스위칭 트랜지스터(STr)는 주사 라인(SLi)에 연결된 게이트 전극, 데이터 라인(DLj)에 연결된 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함한다.
구동 트랜지스터(DTr)는 제1 노드(N1)에 연결된 게이트 전극, 제1 전원으로부터 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 발광 소자(E)의 애노드 전극에 연결되는 제2 전극을 포함한다.
커패시터(C)는 제1 노드(N1)에 연결된 제1 전극 및 제1 전원으로부터 제1 전원 전압(ELVDD)이 인가되는 제2 전극을 포함한다.
스위칭 트랜지스터(STr)는 주사 라인(SLi)을 통해 전달되는 주사 신호(Si)에 응답하여, 데이터 라인(DLj)을 통해 제공되는 데이터 신호(Dj)를 커패시터(C)에 전달한다. 커패시터(C)에는 데이터 신호(Dj)에 대응하는 전압이 충전된다. 커패시터(C)에 충전된 전압에 대응하는 구동 전류가 구동 트랜지스터(DTr)를 통해 발광 소자(E)로 전달되며, 발광 소자(E)는 발광한다.
더미 픽셀 회로(DCa)도 역시 2개의 더미 트랜지스터(DSTr 및 DDTr) 및 1개의 더미 커패시터(DC)를 포함한다. 더미 스위칭 트랜지스터(DSTr) 및 더미 구동 트랜지스터(DDTr)은 스위칭 트랜지스터(STr) 및 구동 트랜지스터(DTr)에 각각 대응하고, 더미 커패시터(DC)는 커패시터(C)에 대응한다. 차이점을 중심으로 설명한다.
더미 스위칭 트랜지스터(DSTr)의 게이트 전극은 더미 주사 라인(SLn+1)에 연결되고, 더미 스위칭 트랜지스터(DSTr)의 제1 전극은 제2 리페어 라인(RLbj)에 연결된다. 더미 구동 트랜지스터(DDTr)의 제2 전극은 제1 리페어 라인(RLaj)에 연결된다. 상술한 바와 같이, 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결 가능하게 배치된다.
리페어 스위칭 소자(RTr)은 주사 라인(SLi)에 연결된 게이트 전극, 제2 리페어 라인(RLbj)에 연결된 제1 전극, 및 데이터 라인(DJj)에 연결 가능하게 배치되는 제2 전극을 포함한다.
발광 픽셀(EPij)의 픽셀 회로(Ca)에 불량이 발생한 경우, 픽셀 회로(Ca)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다. 일 실시예에 따르면, 픽셀 회로(Ca)는 데이터 라인(DLj)로부터 분리된다.
주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 주사 신호(Sn+1)가 활성화되면, 더미 스위칭 트랜지스터(DSTr)는 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압을 더미 커패시터(DC)에 전달한다. 더미 커패시터(DC)는 더미 데이터 전압에 대응하는 전압을 충전하고, 더미 구동 트랜지스터(DDTr)는 더미 커패시터(DC)에 충전된 전압에 대응하는 구동 전류를 생성하여, 발광 소자(E)에 공급한다. 발광 소자(E)는 더미 픽셀 회로(DCa)의 더미 구동 트랜지스터(DDTr)에 의해 공급되는 구동 전류에 따라 발광한다.
도 5에서는, 픽셀 회로 및 더미 픽셀 회로가 2개의 트랜지스터와 1개의 커패시터를 포함하는 2Tr-1Cap 구조가 예시적으로 도시되고 있지만, 본 발명은 이에 한정되지 않는다. 따라서 발광 픽셀 및 더미 픽셀 회로가 2개 이상의 박막 트랜지스터와 하나 이상의 커패시터를 포함할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 형태로 변형될 수 있다.
도 6은 다른 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 6을 참조하면, 발광 픽셀(EPij)는 발광 소자(E), 및 발광 소자(E)로 전류를 공급하기 위한 픽셀 회로(Cb)를 포함한다. 더미 픽셀(DPj)은 픽셀 회로(Cb)와 실질적으로 동일한 구성을 갖는 더미 픽셀 회로(DCb)를 포함한다. 발광 소자(E)는 도 5에 도시된 발광 소자(E)와 동일하므로, 반복하여 설명하지 않는다.
픽셀 회로(Cb)는 5개의 트랜지스터(Tr1-Tr5) 및 3개의 커패시터(C1-C3)를 포함한다.
제1 트랜지스터(Tr1)는 주사 라인(SLi)에 연결되어 주사 신호(Si)를 수신하는 게이트 전극, 데이터 라인(DLj)에 연결되어 데이터 신호(Dj)를 수신하는 제1 전극, 및 제1 노드(N1)에 연결된 제2 전극을 포함한다. 제1 트랜지스터(Tr1)는 스위칭 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(Tr2)는 제1 제어 신호(GW)를 수신하는 게이트 전극, 제1 노드(N1)에 연결된 제1 전극, 및 제2 노드(N2)에 연결된 제2 전극을 포함한다.
제3 트랜지스터(Tr3)는 제3 노드(N3)에 연결된 게이트 전극, 제1 전원으로부터 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 유기 발광 소자(OLED)의 애노드 전극에 연결되는 제2 전극을 포함한다. 제3 트랜지스터(Tr3)는 구동 트랜지스터로 지칭될 수 있다.
제4 트랜지스터(Tr4)는 제2 제어 신호(GC)를 수신하는 게이트 전극, 제3 노드(N3)에 연결되는 제1 전극, 및 유기 발광 소자(OLED)의 애노드 전극에 연결된 제2 전극을 포함한다.
제5 트랜지스터(Tr5)는 제2 제어 신호(GC)를 수신하는 게이트 전극, 데이터 라인(DLj)에 연결되어 데이터 신호(Dj)를 수신하는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함한다.
제1 노드(N1)와 제5 트랜지스터(Tr5)의 게이트 전극 사이에 제1 커패시터(C1)가 연결되고, 제2 노드(N2)와 제1 전원 사이에 제2 커패시터(C2)가 연결되고, 제2 노드(N2)와 제3 노드(N3) 사이에 제3 커패시터(C3)가 연결된다. 제1 커패시터(C1)는 제1 트랜지스터(Tr1)가 턴 온될 때 데이터 라인(DLj)으로부터 제공되는 데이터 신호(Dj)에 대응하는 전압을 충전한다.
본 실시예에서, 제2 트랜지스터(Tr2), 제4 트랜지스터(Tr4), 제5 트랜지스터(Tr5), 제2 커패시터(C2), 및 제3 커패시터(C3)은 제3 트랜지스터(Tr3)의 문턱 전압의 편차를 보상하고 동시 발광을 수행하기 위한 추가 회로로 통칭될 수 있다.
초기화 구간에서, 제1 전원 전압(ELVDD)은 로우 레벨을 갖고, 제2 전원 전압(ELVSS)은 하이 레벨을 갖는다. 제1 제어 신호(GW)와 제2 제어 신호(GC)는 하이 레벨을 갖는다. 제1, 제2, 제4 및 제5 트랜지스터(Tr1, Tr2, Tr4, Tr5)는 턴 오프되고, 유기 발광 소자(OLED)의 애노드 전극은 하이 레벨의 제2 전원 전압(ELVSS)으로 초기화된다.
보상 구간에서, 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS)은 하이 레벨을 갖는다. 제1 제어 신호(GW)는 하이 레벨을 갖고, 제2 제어 신호(GC)는 로우 레벨을 갖는다. 제5 트랜지스터(Tr5)가 턴 온 되고, 데이터 라인(DLj)에는 하이 레벨의 보조 전압(Vsus)이 인가되어, 제2 노드(N2)는 보조 전압(Vsus)을 갖는다. 제4 트랜지스터(Tr4)가 턴 온 되어 제3 트랜지스터(Tr3)는 다이오드 연결된다. 제3 트랜지스터(Tr3)의 게이트 전극의 전압 레벨이 제1 전원 전압(ELVDD)에서 제3 트랜지스터(Tr3)의 문턱 전압(Vth)을 감산한 전압(ELVDD-Vth)으로 될 때까지 다이오드 연결된 제3 트랜지스터(Tr3)를 통해 전류가 흐른다.
데이터 이동 구간에서, 제1 전원 전압(ELVDD)과 제2 전원 전압(ELVSS)은 하이 레벨을 유지하고, 제1 제어 신호(GW)는 로우 레벨을 갖고, 제2 제어 신호(GC)는 하이 레벨을 갖는다. 제2 트랜지스터(Tr2)가 턴 온 되어 제1 커패시터(C1)에 저장되어 있던 이전 프레임(예컨대, N-1 프레임)의 주사 구간 동안 발광 픽셀(EPij)에 기입된 데이터 신호(Dj)에 상응하는 전압이 제2 노드(N2)로 이동한다.
주사/발광(Scan/Emission) 구간에서, 주사 구간 및 발광 구간이 동시에 진행된다. 주사/발광 구간에서, 제1 전원 전압(ELVDD)은 하이 레벨을 유지하고, 제2 전원 전압(ELVSS)은 로우 레벨을 갖는다. 제1 제어 신호(GW)와 제2 제어 신호(GC)는 하이 레벨을 갖는다. 주사 라인(SLi)을 통해 로우 레벨의 주사 신호(Si)가 수신되면 제1 트랜지스터(Tr1)가 턴 온 되고, 주사 라인(SLi)에 연결된 발광 픽셀(EPij)에 데이터 신호(Dj)가 입력된다. 이에 따라 제1 커패시터(C1)에는 현재 프레임(예컨대, N 프레임)의 데이터 신호(Dj)에 상응하는 전압이 저장된다.
제2 트랜지스터(Tr2)는 턴 오프 되어 제1 노드(N1)와 제2 노드(N2)를 차단한다. 턴 온 된 제3 트랜지스터(Tr3)를 통해 제1 전원 전압(ELVDD)과 유기 발광 소자(OLED)의 캐소드 전극까지의 전류 경로가 형성되고, 유기 발광 소자(OLED)는 이전 프레임(예컨대, N-1 프레임)의 주사 구간 동안 발광 픽셀(EPij)에 기입된 데이터 신호(Dj)에 대응하는 휘도로 발광한다. 이때, 표시 패널 내의 모든 발광 픽셀들(EP)이 동시에 발광한다.
더미 픽셀 회로(DCb)도 역시 5개의 트랜지스터(Tr1-Tr5) 및 3개의 커패시터(C1-C3)를 포함한다. 더미 픽셀 회로(DCb)에서 제1 트랜지스터(Tr1)의 게이트 전극은 더미 주사 라인(SLn+1)에 연결되고, 제1 트랜지스터(Tr1)의 제1 전극은 제2 리페어 라인(RLbj)에 연결되고, 제3 트랜지스터(Tr3)의 제2 전극은 발광 소자(E)의 애노드 전극에 연결 가능하게 배치된다는 점을 제외하고는, 더미 픽셀 회로(DCb)는 픽셀 회로(Cb)와 동일한 회로 구성을 갖는다. 더미 픽셀 회로(DCb)의 제5 트랜지스터(Tr5)의 제1 전극은 제1 트랜지스터(Tr1)의 제1 전극과 연결되지 않고, 데이터 라인(DLj)에 연결된다.
리페어 스위칭 소자(RTr)는 주사 라인(SLi)에 연결되는 게이트 전극, 제2 리페어 라인(RLbj)에 연결되는 제1 전극 및 데이터 라인(DLj)에 연결 가능하게 배치되는 제2 전극을 포함한다.
발광 픽셀(EPij)의 픽셀 회로(Cb)에 불량이 발생한 경우, 픽셀 회로(Cb)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다. 픽셀 회로(Cb)의 제1 트랜지스터(Tr1)의 제1 전극은 데이터 라인(DLj)로부터 분리되고, 픽셀 회로(Cb)의 제5 트랜지스터(Tr5)의 제1 전극은 데이터 라인(DLj)로부터 분리될 수 있다.
이전 프레임의 주사/발광 구간에서, 주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 주사 신호(Sn+1)가 활성화되면, 더미 픽셀(DPj)의 제1 트랜지스터(Tr1)는 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압을 더미 픽셀(DPj)의 제1 커패시터(C1)에 전달한다. 더미 픽셀(DPj)의 제1 커패시터(C1)는 더미 데이터 전압에 대응하는 전압을 충전한다. 더미 픽셀 회로(DCb)는 픽셀 회로(Cb)와 동일하게 초기화 구간, 보상 구간, 및 데이터 이동 구간이 수행된다. 데이터 이동 구간에서, 더미 픽셀(DPj)의 제1 커패시터(C1)에 충전된 전압은 제2 노드(N2)로 이동하고, 주사/발광 구간에서 더미 픽셀 회로(DCb)의 제3 트랜지스터(Tr3)가 턴 온 되면서, 제1 전원 전압(ELVDD)과 발광 픽셀(EPij)의 유기 발광 소자(OLED)의 캐소드 전극까지 전류 경로가 형성되고, 발광 픽셀(EPij)의 유기 발광 소자(OLED)는 이전 프레임의 주사/발광 구간에서 수신한 데이터 신호(Dj)에 상응하는 휘도로 발광한다.
도 7은 또 다른 실시예에 따라 도 2의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 7을 참조하면, 발광 픽셀(EPij)는 발광 소자(E), 및 발광 소자(E)로 전류를 공급하기 위한 픽셀 회로(Cc)를 포함한다. 더미 픽셀(DPj)은 픽셀 회로(Cc)와 실질적으로 동일한 구성을 갖는 더미 픽셀 회로(DCc)를 포함한다. 발광 소자(E)는 도 5에 도시된 발광 소자(E)와 동일하므로, 반복하여 설명하지 않는다.
픽셀 회로(Cc)는 8개의 트랜지스터(Tr1-Tr8) 및 2개의 커패시터(C1-C2)를 포함한다.
제1 트랜지스터(Tr1)는 주사 라인(SLi)에 연결되어 주사 신호(Si)를 수신하는 게이트 전극, 데이터 라인(DLj)에 연결되어 데이터 신호(Dj)를 수신하는 제1 전극, 및 제1 노드(N1)에 연결되는 제2 전극을 포함한다. 제1 트랜지스터(Tr1)는 스위칭 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(Tr2)는 제1 제어 신호(GW)를 수신하는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함한다.
제3 트랜지스터(Tr3)는 제2 제어 신호(GI)를 수신하는 게이트 전극, 제3 노드(N3)에 연결되는 제1 전극, 및 초기화 전원에 연결되어 초기화 전압(Vint)이 인가되는 제2 전극을 포함한다.
제4 트랜지스터(Tr4)는 제1 제어 신호(GW)를 수신하는 게이트 전극, 제4 노드(N4)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함한다.
제5 트랜지스터(Tr5)는 제2 제어 신호(GI)를 수신하는 게이트 전극, 제1 전원에 연결되어 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함한다.
제6 트랜지스터(Tr6)는 제3 노드(N3)에 연결되는 게이트 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 제4 노드(N4)에 연결되는 제2 전극을 포함한다. 제6 트랜지스터(Tr6)는 구동 트랜지스터로 지칭될 수 있다.
제7 트랜지스터(Tr7)는 제3 제어 신호(GE)를 수신하는 게이트 전극, 제4 노드(N4)에 연결되는 제1 전극, 및 유기 발광 소자(OLED)의 애노드 전극에 연결되는 제2 전극을 포함한다.
제8 트랜지스터(Tr8)는 제3 제어 신호(GE)를 수신하는 게이트 전극, 제1 전원에 연결되어 제1 전원 전압(ELVDD)이 인가되는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함한다.
제1 커패시터(C1)는 제1 노드(N1)와 초기화 전압(Vinit)을 공급하는 초기화 전원 사이에 연결된다. 제1 커패시터(C1)는 제1 트랜지스터(Tr1)가 턴 온 될 때 데이터 라인(DLj)으로부터 공급되는 데이터 신호(Dj)에 대응하는 전압을 충전한다. 상기 초기화 전원은 소정의 전압 레벨을 갖는 고정 전원(예를 들면, 직류 전원)일 수 있다. 예를 들면, 상기 초기화 전원은 제1 전원 전압(ELVDD)을 제공하는 제1 전원일 수 있다. 제2 커패시터(C2)는 제3 노드(N3)와 제1 전원 전압(ELVDD)을 공급하는 제1 전원 사이에 연결된다.
본 실시예에서, 제2 내지 제5 트랜지스터들(Tr2-Tr5), 제7 및 제8 트랜지스터들(Tr7, Tr8) 및 제2 커패시터(C2)는 제6 트랜지스터(Tr6)의 문턱 전압의 편차를 보상하고 동시 발광을 수행하기 위한 추가 회로로 통칭될 수 있다.
초기화 구간에서, 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 제2 전원 전압(ELVSS)과 제2 제어 신호(GI)는 로우 레벨을 갖는다. 제3 트랜지스터(Tr3)와 제5 트랜지스터(Tr5)가 턴 온 된다. 제2 노드(N2)에는 제1 전원 전압(ELVDD)이 인가되고 제3 노드(N3)에는 초기화 전압(Vint)이 인가된다.
보상/데이터 이동 구간에서, 제1 전원 전압(ELVDD), 제2 전원 전압(ELVSS), 및 제1 제어 신호(GW)가 로우 레벨을 갖는다. 제2 트랜지스터(Tr2)가 턴 온 되고, 제2 노드(N2)는 제1 커패시터(C1)에 저장되어 있던 이전 프레임의 주사 구간 동안 발광 픽셀(EPij)에 기입된 데이터 신호(Dj)에 상응하는 전압을 갖게 된다. 제4 트랜지스터(Tr4)가 턴 온 되어 제6 트랜지스터(Tr6)는 다이오드 연결된다. 제3 노드(N3)가 제2 노드(N2)의 전압에서 제6 트랜지스터(Tr6)의 문턱 전압을 감산한 전압을 갖게 될 때까지 다이오드 연결된 제6 트랜지스터(Tr6)를 통해 전류가 흐른다. 제2 커패시터(C2)에는 구동 전압(ELVDD)과 제3 노드(N3)의 전압 차가 저장된다.
주사/발광 구간에서, 주사 구간 및 발광 구간이 동시에 진행된다. 주사/발광 구간에서, 제1 전원 전압(ELVDD)은 하이 레벨을 갖고, 제2 전원 전압(ELVSS) 및 제3 제어 신호(GE)는 로우 레벨을 갖는다. 주사 라인(SLi)을 통해 로우 레벨의 주사 신호(Si)가 수신되면, 제1 트랜지스터(Tr1)가 턴 온 되고, 주사 라인(SLi)에 연결된 발광 픽셀(EPij)에 현재 프레임의 데이터 신호(Dj)가 입력된다. 제1 커패시터(C1)에는 현재 프레임의 데이터 신호(Dj)에 상응하는 전압이 저장된다.
제2 트랜지스터(Tr2)는 턴 오프되어 제1 노드(N1)와 제2 노드(N2)는 서로 차단된다. 제7 트랜지스터(Tr7) 및 제8 트랜지스터(Tr8)가 턴 온 되고, 턴 온 된 제6 트랜지스터(Tr6)를 통해 제1 전원 전압(ELVDD)과 유기 발광 소자(OLED)의 캐소드 전극까지의 전류 경로가 형성된다. 이전 프레임의 주사 구간 동안 발광 픽셀(EPij)에 기입되어 제2 커패시터(C2)에 저장된 데이터 신호(Dj)에 대응하는 휘도로 유기 발광 소자(OLED)가 발광한다. 표시 패널 내의 모든 발광 픽셀들(EP)이 동시에 발광한다.
더미 픽셀 회로(DCc)도 역시 8개의 트랜지스터(Tr1-Tr8) 및 2개의 커패시터(C1-C2)를 포함한다. 더미 픽셀 회로(DCc)에서 제1 트랜지스터(Tr1)의 게이트 전극은 더미 주사 라인(SLn+1)에 연결되고, 제1 트랜지스터(Tr1)의 제1 전극은 제2 리페어 라인(RLbj)에 연결되고, 제7 트랜지스터(Tr7)의 제2 전극은 발광 소자(E)의 애노드 전극에 연결 가능하게 배치된다는 점을 제외하고는, 더미 픽셀 회로(DCc)는 픽셀 회로(Cc)와 동일한 회로 구성을 갖는다.
리페어 스위칭 소자(RTr)는 주사 라인(SLi)에 연결되는 게이트 전극, 제2 리페어 라인(RLbj)에 연결되는 제1 전극 및 데이터 라인(DLj)에 연결 가능하게 배치되는 제2 전극을 포함한다.
발광 픽셀(EPij)의 픽셀 회로(Cc)에 불량이 발생한 경우, 픽셀 회로(Cc)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다. 픽셀 회로(Cc)의 제1 트랜지스터(Tr1)의 제1 전극은 데이터 라인(DLj)로부터 분리될 수 있다.
이전 프레임의 주사/발광 구간에서, 주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 주사 신호(Sn+1)가 활성화되면, 더미 픽셀(DPj)의 제1 트랜지스터(Tr1)는 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압을 더미 픽셀(DPj)의 제1 커패시터(C1)에 전달한다. 더미 픽셀(DPj)의 제1 커패시터(C1)는 더미 데이터 전압에 상응하는 전압을 충전한다. 더미 픽셀 회로(DCc)는 픽셀 회로(Cc)와 동일하게 초기화 구간, 보상/데이터 이동 구간이 수행된다. 데이터 이동 구간에서, 더미 픽셀(DPj)의 제1 커패시터(C1)에 저장된 전압은 제2 노드(N2)로 이동하고, 주사/발광 구간에서 더미 픽셀 회로(DCc)의 제6 트랜지스터(Tr6)가 턴 온 되면서, 제1 전원 전압(ELVDD)과 발광 픽셀(EPij)의 유기 발광 소자(OLED)의 캐소드 전극까지 전류 경로가 형성되고, 발광 픽셀(EPij)의 유기 발광 소자(OLED)는 이전 프레임의 주사/발광 구간에서 수신한 데이터 신호(Dj)에 상응하는 휘도로 발광한다.
도 5 내지 도 7에 개시된 픽셀 회로는 본 발명에 적용될 수 있는 예시적인 픽셀 회로들을 예시적으로 제시한 것들이다. 본 발명은 이러한 픽셀 회로들로 한정되지 않으며, 다른 회로 구성을 갖는 픽셀 회로들도 적용될 수 있다.
도 8은 다른 실시예에 따른 유기 발광 표시 장치를 개략적으로 도시한 블록도이다.
도 8을 참조하면, 유기 발광 표시 장치(200)는 표시 패널(210), 주사 구동부(220), 데이터 구동부(230), 및 제어부(240)를 포함한다. 표시 패널(210), 주사 구동부(220), 데이터 구동부(230), 및 제어부(240)는 도 1의 표시 패널(110), 주사 구동부(120), 데이터 구동부(130), 및 제어부(140)에 각각 대응하며, 아래에서는 차이점을 중심으로 설명한다.
표시 패널(210)의 더미 영역(DA)에는 더미 주사 라인이 배치되지 않고, 행 방향으로 나열되는 복수의 복수의 더미 픽셀들(DP)이 배치된다. 복수의 더미 픽셀들(DP)을 별도의 타이밍이 부여되지 않으며, 복수의 더미 픽셀들(DP)은 활성 영역(DA) 내의 리페어된 발광 픽셀들(EP)과 동일 타이밍에 동작한다.
주사 구동부(220)는 주사 제어 신호(SCS)에 응답하여 주사 라인들(SL1-SLn)을 순차적으로 구동한다. 주사 구동부(220)는 주사 제어 신호(SCS)에 응답하여 주사 신호를 생성하여, 주사 라인들(SL1-SLn)을 통해 발광 픽셀들(EP)에 주사 신호를 순차적으로 제공할 수 있다.
본 실시예에 따르면, 데이터 구동부(230)를 수정하거나 메모리를 추가할 필요가 없을 뿐만 아니라, 더미 픽셀들(DP)을 위한 별도의 타이밍이 부여하기 위해 주사 구동부(220)를 수정할 필요도 없다.
도 9는 도 8에 도시된 표시 패널의 일 예를 개략적으로 나타낸 도면이다.
도 9를 참조하면, 표시 패널(210)은 더미 주사 라인(SLn+1)을 포함하지 않는다는 점을 제외하고는 도 2에 도시된 표시 패널(110)과 실질적으로 동일하다. 동일한 구성에 대하여 반복하여 설명하지 않고, 차이점을 중심으로 설명한다.
표시 패널(210)은 복수의 발광 픽셀들(EP), 복수의 더미 픽셀들(DP), 복수의 제1 리페어 라인들(RLa1-RLam), 복수의 제2 리페어 라인들(RLb1-RLbm), 및 복수의 리페어 스위칭 소자들(RTr)을 포함한다. 복수의 발광 픽셀들(EP)은 행 방향으로 연장되는 복수의 주사 라인들(SL1-SLn) 및 열 방향으로 연장되는 복수의 데이터 라인들(DL1-DLm)에 연결되고, 표시 패널(210) 상에 행렬로 배열된다. 복수의 더미 픽셀들(DP)은 표시 패널(110) 상에 행 방향으로 배열된다. 복수의 제1 리페어 라인들(RLa1-RLam)은 열 방향으로 연장되고, 복수의 더미 픽셀들(DP)에 연결되며, 복수의 발광 픽셀들(EP)에 연결 가능하게 배치된다. 복수의 제2 리페어 라인들(RLb1-RLbm)은 열 방향으로 연장되고, 복수의 더미 픽셀들(DP)에 연결된다. 복수의 리페어 스위칭 소자들(RTr)은 복수의 주사 라인들(SL1-SLn) 및 복수의 제2 리페어 라인들(RLb1-RLbm)에 연결되고, 복수의 데이터 라인들(DL1-DLm)에 연결 가능하게 배치되고, 표시 패널(110) 상에 행렬로 배열된다.
발광 픽셀(EP)은 발광 소자(E)와 발광 소자(E)에 분리 가능하게 연결된 픽셀 회로(C)를 포함한다. 더미 픽셀(DP)은 더미 픽셀 회로(DC)를 포함한다.
용이한 이해를 위하여, 발광 픽셀(EPij)과 발광 픽셀(EPij)와 동일 열에 배치되는 더미 픽셀(DPj)을 중심으로서 설명한다. 발광 픽셀(EPij)과 더미 픽셀(DPj)에 대한 설명은 다른 발광 픽셀들(EP) 및 다른 더미 픽셀들(DP)에 동일하게 적용될 수 있다.
발광 픽셀(EPij)의 픽셀 회로(C)는 주사 라인(SLi) 및 데이터 라인(DLj)에 연결된다. 픽셀 회로(C)는 주사 라인(SLi)을 통해 전달되는 주사 신호(Si)에 응답하여, 데이터 라인(DLj)을 통해 전달되는 데이터 신호(Dj)를 수신하고, 데이터 신호(Dj)에 대응하는 구동 전류를 생성하여 발광 소자(E)에 제공한다. 발광 소자(E)는 구동 전류를 수신하고 데이터 신호(Dj)에 상응하는 휘도로 발광한다.
발광 소자(E)와 픽셀 회로(C)는 용이하게 분리될 수 있는 분리 가능 배선(13)을 통해 연결될 수 있다. 발광 픽셀(EPij)의 픽셀 회로(C)는 데이터 라인(DLj)에 분리 가능하게 연결될 수 있다. 픽셀 회로(C)는 데이터 라인(DL)에 분리 가능 배선(14)를 통해 연결될 수 있다. 발광 픽셀(EPij)의 발광 소자(E)는 제1 리페어 라인(RLaj)에 연결 가능하게 배치된다. 발광 소자(E)는 제1 리페어 라인(RLaj)에 연결 가능 배선(11)을 통해 연결될 수 있다.
리페어 스위칭 소자(RTrij)는 주사 라인(SLi)에 연결되는 제어단, 대응하는 제2 리페어 라인(RLbj)에 연결되는 제1 연결단, 및 대응하는 데이터 라인(DLj)에 연결 가능하게 배치되는 제2 연결단을 포함할 수 있다. 상기 제2 연결단은 연결 가능 배선(12)을 통해 대응하는 데이터 라인(DLj)에 연결될 수 있다.
더미 픽셀(DPj)은 제1 리페어 라인(RLaj) 및 제2 리페어 라인(RLbj)에 연결된다.
주사 라인(SLi)와 데이터 라인(DLj)에 연결된 발광 픽셀(EPij)이 불량 픽셀인 것으로 가정하고, 아래에서 불량 픽셀인 발광 픽셀(EPij)은 불량 픽셀(EPij)으로 지칭한다. 불량 픽셀(EPij)은 더미 픽셀(DPj)을 이용하여 리페어되며, 정상적으로 동작할 수 있게 된다.
불량 픽셀(EPij)의 발광 소자(E)는 픽셀 회로(C)로부터 분리된다. 일 실시예에 따르면, 불량 픽셀(EPij)의 픽셀 회로(C)는 데이터 라인(DLj)으로부터 분리될 수 있다.
제1 리페어 라인(RLaj)은 불량 픽셀(EPij)의 발광 소자(E)에 연결된다. 불량 픽셀(EPij)에 대응하는 리페어 스위칭 소자(RTrij)는 데이터 라인(DLj)에 연결된다.
주사 라인(SLi)을 통해 전달되는 주사 신호(Si)가 활성화될 때, 데이터 라인(DLj)에 데이터 신호(Dj)가 인가된다. 리페어 스위칭 소자(RTrij)는 주사 신호(Si)에 응답하여 데이터 신호(Dj)를 제2 리페어 라인(RLbj)에 전달한다. 제2 리페어 라인(RLbj)은 등가적으로 존재하는 기생 커패시터(Cp)를 포함하며, 기생 커패시터(Cp)는 데이터 신호(Dj)에 대응하는 더미 데이터 전압(VDj)을 저장한다.
더미 픽셀(DPj)의 더미 픽셀 회로(DC)는 제2 리페어 라인(RLbj)의 기생 커패시터(Cp)에 저장된 더미 데이터 전압(VDj)을 기초로, 데이터 신호(Dj)에 대응하는 구동 전류(Iij)를 생성한다. 더미 픽셀 회로(DC)는 구동 전류(Iij)를 불량 픽셀(EPij)의 발광 소자(E)에 제공하고, 불량 픽셀(EPij)의 발광 소자(E)는 구동 전류(Iij)에 기초하여 데이터 신호(Dj)에 대응하는 휘도로 발광한다.
도 10은 일 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 10을 참조하면, 발광 픽셀(EPij)은 도 5에 도시된 발광 픽셀(EPij)과 동일한 회로 구성을 갖는다. 발광 픽셀(EPij)에 대하여 반복하여 설명하지 않는다.
더미 픽셀(DPj)은 더미 픽셀 회로(DCa')를 포함한다. 더미 픽셀 회로(DCa')는 더미 구동 트랜지스터(DDTr) 및 더미 커패시터(DC)를 포함한다. 더미 구동 트랜지스터(DDTr)와 더미 커패시터(DC)는 발광 픽셀(EPij)의 구동 트랜지스터(DTr)와 커패시터(C)에 각각 대응한다.
더미 구동 트랜지스터(DDTr)의 게이트 전극과 더미 커패시터(DC)가 연결되는 제1 노드(N1)는 제2 리페어 라인(RLbj)에 연결된다. 더미 구동 트랜지스터(DDTr)의 제2 전극은 제1 리페어 라인(RLaj)에 연결된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결 가능하게 배치된다. 리페어 스위칭 소자(RTr)은 주사 라인(SLi)에 연결된 게이트 전극, 제2 리페어 라인(RLbj)에 연결된 제1 전극, 및 데이터 라인(DJj)에 연결 가능하게 배치되는 제2 전극을 포함한다.
발광 픽셀(EPij)의 픽셀 회로(Ca)에 불량이 발생한 경우, 픽셀 회로(Ca)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다.
주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 제1 노드(N1)는 제2 리페어 라인(RLbj)에 연결되므로, 상기 더미 데이터 전압에 대응하는 전압이 더미 커패시터(DC)에 충전된다. 더미 구동 트랜지스터(DDTr)는 더미 커패시터(DC)에 충전된 전압에 대응하는 구동 전류를 생성하여, 발광 소자(E)에 제공한다. 발광 소자(E)는 더미 픽셀 회로(DCa')의 더미 구동 트랜지스터(DDTr)에 의해 공급되는 구동 전류에 따라 데이터 신호(Dj)에 대응하는 휘도로 발광한다.
도 11은 다른 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 11을 참조하면, 발광 픽셀(EPij)는 도 6에 도시된 발광 픽셀(EPij)과 동일한 회로 구성을 갖는다. 발광 픽셀(EPij)에 대하여 반복하여 설명하지 않는다.
더미 픽셀(DPj)은 더미 픽셀 회로(DCb')를 포함한다. 더미 픽셀 회로(DCb')는 4개의 트랜지스터들(Tr2-Tr5) 및 3개의 커패시터들(C1-C3)을 포함한다. 더미 픽셀 회로(DCb')는 제1 트랜지스터(Tr1)가 생략되고 제1 노드(N1)가 직접 제2 리페어 라인(RLbj)에 연결된다는 점을 제외하고는 도 6에 도시된 더미 픽셀 회로(DCb)와 동일한 회로 구성을 갖는다.
발광 픽셀(EPij)의 픽셀 회로(Cb)에 불량이 발생한 경우, 픽셀 회로(Cb)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다.
이전 프레임의 주사/발광 구간에서, 주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 제1 노드(N1)는 제2 리페어 라인(RLbj)에 연결되므로, 상기 더미 데이터 전압에 대응하는 전압이 더미 픽셀(DPj)의 제1 커패시터(C1)에 충전된다. 더미 픽셀 회로(DCb')는 픽셀 회로(Cb)와 동일하게 초기화 구간, 보상 구간, 및 데이터 이동 구간이 수행된다. 데이터 이동 구간에서, 더미 픽셀(DPj)의 제1 커패시터(C1)에 충전된 전압은 제2 노드(N2)로 이동하고, 주사/발광 구간에서 더미 픽셀 회로(DCb')의 제3 트랜지스터(Tr3)가 턴 온 되면서, 제1 전원 전압(ELVDD)과 발광 픽셀(EPij)의 유기 발광 소자(OLED)의 캐소드 전극까지 전류 경로가 형성되고, 발광 픽셀(EPij)의 유기 발광 소자(OLED)는 이전 프레임의 주사/발광 구간에서 수신한 데이터 신호(Dj)에 상응하는 휘도로 발광한다.
도 12는 또 다른 실시예에 따라 도 8의 표시 패널에 적용될 수 있는 발광 픽셀(EPij) 및 더미 픽셀(DPj)의 회로 구성을 도시한다.
도 12를 참조하면, 발광 픽셀(EPij)는 도 7에 도시된 발광 픽셀(EPij)과 동일한 회로 구성을 갖는다. 발광 픽셀(EPij)에 대하여 반복하여 설명하지 않는다.
더미 픽셀(DPj)은 더미 픽셀 회로(DCc')를 포함한다. 더미 픽셀 회로(DCc')는 7개의 트랜지스터(Tr2-Tr8) 및 2개의 커패시터(C1-C2)를 포함한다. 더미 픽셀 회로(DCc')는 제1 트랜지스터(Tr1)가 생략되고 제1 노드(N1)가 직접 제2 리페어 라인(RLbj)에 연결된다는 점을 제외하고는 도 7에 도시된 더미 픽셀 회로(DCb)와 동일한 회로 구성을 갖는다.
발광 픽셀(EPij)의 픽셀 회로(Cc)에 불량이 발생한 경우, 픽셀 회로(Cc)와 발광 소자(E)는 분리된다. 제1 리페어 라인(RLaj)은 발광 소자(E)의 애노드 전극에 연결되고, 리페어 스위칭 소자(RTr)의 제2 전극은 데이터 라인(Dj)에 연결된다. 픽셀 회로(Cc)의 제1 트랜지스터(Tr1)의 제1 전극은 데이터 라인(DLj)로부터 분리될 수 있다.
이전 프레임의 주사/발광 구간에서, 주사 신호(Si)가 활성화되면, 데이터 신호(Dj)는 리페어 스위칭 소자(RTr)를 통해 제2 리페어 라인(RLbj)에 전달된다. 제2 리페어 라인(RLbj)은 데이터 신호(Dj)에 대응하는 더미 데이터 전압을 저장한다. 제1 노드(N1)는 제2 리페어 라인(RLbj)에 연결되므로, 제1 노드(N1)에 상기 더미 데이터 전압이 저장된다. 더미 픽셀 회로(DCc')는 픽셀 회로(Cc)와 동일하게 초기화 구간, 보상/데이터 이동 구간이 수행된다. 데이터 이동 구간에서, 더미 픽셀(DPj)의 제1 노드(N1)에 저장된 더미 데이터 전압은 제2 노드(N2)로 이동하고, 주사/발광 구간에서 더미 픽셀 회로(DCc')의 제6 트랜지스터(Tr6)가 턴 온 되면서, 제1 전원 전압(ELVDD)과 발광 픽셀(EPij)의 유기 발광 소자(OLED)의 캐소드 전극까지 전류 경로가 형성되고, 발광 픽셀(EPij)의 유기 발광 소자(OLED)는 이전 프레임의 주사/발광 구간에서 수신한 데이터 신호(Dj)에 상응하는 휘도로 발광한다.
다른 실시예에 따르면, 더미 픽셀 회로(DCc')는 제1 노드(N1)와 초기화 전압(Vint)을 공급하는 초기화 전원 사이에 연결되는 제1 커패시터(C1)를 더 포함할 수 있다. 주사/발광 구간에서, 제1 커패시터(C1)는 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압에 대응하는 전압을 저장한다.
도 13은 또 다른 실시예에 따른 유기 발광 표시 장치의 표시 패널을 개략적으로 나타낸 도면이다.
도 13을 참조하면, 표시 패널(310)은 행렬로 배열되는 복수의 발광 픽셀(EP) 및 행 방향으로 배열되는 복수의 더미 픽셀들(DP)을 포함한다. 발광 픽셀(EP)은 복수의 서브 발광 픽셀들(SEP)을 포함한다. 도 13에 하나의 발광 픽셀(EP)이 3개의 서브 발광 픽셀들(SEP)을 포함하는 것으로 도시되어 있지만, 본 발명은 이에 한정되지 않는다. 더미 픽셀(DP)은 복수의 서브 더미 픽셀들(SDP)을 포함한다. 도 13에 하나의 더미 픽셀(DP)이 3개의 서브 더미 픽셀들(SDP)을 포함하는 것으로 도시되어 있지만, 본 발명은 이에 한정되지 않는다.
하나의 발광 픽셀(EP)에 포함되는 서브 발광 픽셀들(SEP)은 제1 내지 제3 서브 발광 소자들(SEa, SEb, SEc), 및 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc)을 각각 포함한다. 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc) 각각은 대응하는 제1 내지 제3 서브 발광 소자들(SEa, SEb, SEc)과 각각 분리 가능하게 연결된다. 제1 내지 제3 서브 발광 소자들(SEa, SEb, SEc)는 각각 다른 색상의 광을 방출하는 유기 발광 소자들(OLED)을 포함할 수 있다. 예컨대, 제1 서브 발광 소자(SEa)는 적색 광을 방출하는 적색 OLED를 포함하고, 제2 서브 발광 소자(SEb)는 녹색 광을 방출하는 녹색 OLED를 포함하고, 제3 서브 발광 소자(Sec)는 청색 광을 방출하는 청색 OLED를 포함할 수 있다. 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc) 각각은 제1 내지 제3 서브 발광 소자들(SEa, SEb, SEc)에 적합한 전류 구동 능력을 갖는 구동 트랜지스터들을 포함할 수 있다. 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc)의 일 예로서, 도 5 내지 도 7에 개시되는 픽셀 회로들(Ca, Cb, Cc)이 사용될 수 있다.
하나의 더미 픽셀(DP)에 포함되는 서브 더미 픽셀들(SDP)은 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)를 각각 포함한다. 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)는 각각 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc)에 대응될 수 있다. 예를 들면, 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)은 제1 내지 제3 서브 발광 소자들(SEa, SEb, SEc)에 적합한 전류 구동 능력을 갖는 구동 트랜지스터들을 포함할 수 있다. 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)의 일 예로서, 도 5 내지 도 7에 개시되는 더미 픽셀 회로들(DCa, DCb, DCc)이 사용될 수 있다.
표시 패널(310)에는 행 방향을 따라 연장되는 복수의 주사 라인들(SL1-SLn) 및 더미 주사 라인(SLn+1)이 배치된다. 제1 내지 제3 서브 픽셀 회로들(SCa, SCb, SCc)은 복수의 주사 라인들(SL1-SLn) 중 대응하는 주사 라인에 연결된다.
표시 패널(310)에는 열 방향을 따라 연장되는 제1 내지 제3 데이터 라인들(DLaj, DLbj, DLcj)을 포함하는 복수의 데이터 라인들이 배치된다. 제1 데이터 라인(DLaj)은 제1 서브 픽셀 회로(SCa)에 연결되고, 제2 데이터 라인(DLbj)은 제2 서브 픽셀 회로(SDb)에 연결되고, 제3 데이터 라인(DLcj)은 제3 서브 픽셀 회로(SDc)에 연결된다. 제1 데이터 라인(DLaj)과 제1 서브 픽셀 회로(SCa)은 서로 분리 가능하게 연결될 수 있고, 제2 데이터 라인(DLbj)과 제2 서브 픽셀 회로(SDb)는 서로 분리 가능하게 연결될 수 있고, 제3 데이터 라인(DLcj)과 제3 서브 픽셀 회로(SDc)은 서로 분리 가능하게 연결될 수 있다.
표시 패널(310)에는 열 방향을 따라 연장되는 제1 리페어 라인(RLaj)을 포함하는 복수의 제1 리페어 라인들이 배치된다. 상기 복수의 제1 리페어 라인들 각각은 동일 열에 배치되는 발광 픽셀들(EP)의 서브 발광 픽셀들(SEP)에 연결 가능하게 배치되고, 동일 열에 배치되는 더미 픽셀(DP)의 서브 더미 픽셀들(SDP)에 연결 가능하게 배치된다. 상기 복수의 제1 리페어 라인들 각각은 동일 열에 배치되는 제1 내지 제3 서브 발광 소자들(SEa, SEb, Sec)에 연결 가능하게 배치되고, 동일 열에 배치되는 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)에 연결 가능하게 배치된다.
표시 패널(310)에는 열 방향을 따라 연장되는 제2 리페어 라인(RLbj)을 포함하는 복수의 제2 리페어 라인들이 배치된다.
표시 패널(310)에는 복수의 주사 라인들(SL1-SLn) 및 상기 복수의 제2 리페어 라인들에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되는 복수의 리페어 스위칭 소자들(RTr)이 배치된다. 복수의 리페어 스위칭 소자들(RTr)은 발광 픽셀들(EP)에 대응하여 행렬로 배치된다. 복수의 리페어 스위칭 소자들(RTr)은 복수의 주사 라인들(SL1-SLn) 중 대응하는 주사 라인에 연결되는 제어단, 상기 복수의 제2 리페어 라인들 중 대응하는 제2 리페어 라인에 연결되는 제2 연결단, 및 상기 복수의 데이터 라인들 중 대응하는 제1 내지 제3 데이터 라인들에 연결 가능하게 배치되는 제1 연결단을 포함한다.
상기 복수의 제2 리페어 라인들 각각은 동일 열에 배치되는 복수의 리페어 스위칭 소자들(RTr)에 연결되고, 동일 열에 배치되는 더미 픽셀(DP)의 서브 더미 픽셀들(SDP), 예컨대, 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)에 연결된다.
도 8에 도시된 유기 발광 표시 장치(200)와 유사하게, 다른 실시예에 따르면, 표시 패널(310)에는 더미 주사 라인(SLn+1)이 생략될 수도 있다. 이 경우, 제1 내지 제3 서브 더미 픽셀 회로들(SDCa, SDCb, SDCc)의 일 예로서, 도 10 내지 도 12에 개시되는 더미 픽셀 회로들(DCa', DCb', DCc')이 사용될 수 있다.
도 14는 도 13에 도시된 표시 패널에서 불량 픽셀을 리페어하는 방법을 설명하기 위한 도면이다.
주사 라인(SLi)와 데이터 라인(DLj)에 연결된 발광 픽셀(EPij)의 제3 서브 픽셀 회로(SCc)가 불량한 것으로 가정하고 설명한다. 아래의 설명에서, 발광 픽셀(EPij)의 제3 서브 픽셀 회로(SCc)를 포함하는 서브 발광 픽셀은 불량 서브 픽셀로 지칭하고, 발광 픽셀(EPij)의 제3 서브 픽셀 회로(SCc)은 불량 서브 픽셀 회로로 지칭한다. 상기 불량 서브 픽셀의 서브 발광 소자(SEc)는 더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)를 이용하여 리페어되며, 정상적으로 발광할 수 있게 된다.
상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)는 상기 불량 서브 픽셀 회로로부터 분리된다. 예컨대, 레이저 컷팅을 이용하여 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)와 상기 불량 서브 픽셀 회로가 서로 분리될 수 있다. 일 실시예에 따르면, 상기 불량 서브 픽셀의 상기 불량 서브 픽셀 회로는 예컨대 레이저 컷팅을 이용하여 데이터 라인(DLj)으로부터 분리될 수 있다.
제1 리페어 라인(RLaj)은 예컨대 레이저를 이용하여 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)에 연결된다. 또한, 제1 리페어 라인(RLaj)은 예컨대 중첩 영역에 레이저를 조사함으로써 더미 픽셀(DPj)의 제3 서브 픽셀 회로(SDCc)에 연결된다.
리페어 스위칭 소자(RTrij)는 예컨대 레이저를 이용하여 제3 데이터 라인(DLcj)에 연결된다.
주사 라인(SLi)을 통해 전달되는 주사 신호(Si)가 활성화될 때, 데이터 신호(Dcj)가 제3 데이터 라인(DLcj)에 인가된다. 리페어 스위칭 소자(RTrij)는 주사 신호(Si)에 응답하여 데이터 신호(Dcj)를 제2 리페어 라인(RLbj)에 전달한다. 제2 리페어 라인(RLbj)은 등가적으로 존재하는 기생 커패시터(Cp)를 포함한다. 기생 커패시터(Cp)는 데이터 신호(Dcj)에 대응하는 더미 데이터 전압(VDcj)을 저장한다.
더미 주사 라인(SLn+1)을 통해 주사 신호(Sn+1)가 활성화되면, 더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 제2 리페어 라인(RLbj)의 기생 커패시터(Cp)에 저장된 더미 데이터 전압(VDcj)을 수신하고, 더미 데이터 전압(VDcj)에 대응하는 구동 전류(Iij)를 생성한다.
예를 들면, 더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 더미 주사 라인(SLn+1)을 통해 전달되는 더미 주사 신호(Sn+1)에 응답하여, 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압(VDcj)을 전달하는 더미 스위칭 트랜지스터, 상기 전달된 더미 데이터 전압(VDcj)에 대응하는 전압을 충전하는 더미 커패시터, 및 상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류(Iij)를 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 구동 전류(Iij)를 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)에 제공한다. 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)는 구동 전류(Iij)에 기초하여 데이터 신호(Dcj)에 대응하는 휘도로 발광한다.
상술한 바와 같이, 다른 실시예에 따르면, 표시 패널(310)에는 더미 주사 라인(SLn+1)이 생략될 수 있다. 이 경우, 주사 라인(SLi)을 통해 전달되는 주사 신호(Si)가 활성화될 때, 데이터 신호(Dcj)가 제3 데이터 라인(DLcj)에 인가된다. 리페어 스위칭 소자(RTrij)는 주사 신호(Si)에 응답하여 데이터 신호(Dcj)를 제2 리페어 라인(RLbj)에 전달한다. 제2 리페어 라인(RLbj)은 등가적으로 존재하는 기생 커패시터(Cp)를 포함하며, 기생 커패시터(Cp)는 데이터 신호(Dcj)에 대응하는 더미 데이터 전압(VDcj)을 저장한다.
더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 제2 리페어 라인(RLbj)의 기생 커패시터(Cp)에 저장된 더미 데이터 전압(VDcj)에 대응하는 구동 전류(Iij)를 생성한다.
예를 들면, 더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 제2 리페어 라인(RLbj)에 저장된 더미 데이터 전압(VDcj)에 대응하는 전압을 충전하는 더미 커패시터, 및 상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류(Iij)를 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)로 전달하는 더미 구동 트랜지스터를 포함할 수 있다.
더미 픽셀(DPj)의 제3 서브 더미 픽셀 회로(SDCc)는 구동 전류(Iij)를 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)에 제공한다. 상기 불량 서브 픽셀의 제3 서브 발광 소자(SEc)는 구동 전류(Iij)에 기초하여 데이터 신호(Dcj)에 대응하는 휘도로 발광한다.
본 명세서에서는 본 발명을 한정된 실시예를 중심으로 설명하였으나, 본 발명의 범위 내에서 다양한 실시예가 가능하다. 또한 설명되지는 않았으나, 균등한 수단도 또한 본 발명에 그대로 결합되는 것이라 할 것이다. 따라서 본 발명의 진정한 보호범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
100, 200: 유기 발광 표시 장치
110, 210, 310: 표시 패널
120, 220: 주사 구동부
130, 230: 데이터 구동부
140, 240: 제어부
EP: 발광 픽셀
E: 발광 소자
C: 픽셀 회로
DP: 더미 픽셀
DC: 더미 픽셀 회로
RLa: 제1 리페어 라인
RLb: 제2 리페어 라인
RTr: 리페어 스위칭 소자

Claims (20)

  1. 행 방향으로 연장되는 복수의 주사 라인들 및 열 방향으로 연장되는 복수의 데이터 라인들에 연결되도록 행렬로 배열되는 복수의 발광 픽셀들;
    상기 행 방향으로 배열되는 복수의 더미 픽셀들;
    상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되고, 상기 복수의 발광 픽셀들에 연결 가능하게 배치되는 복수의 제1 리페어 라인들;
    상기 열 방향으로 연장되고, 상기 복수의 더미 픽셀들에 연결되는 복수의 제2 리페어 라인들; 및
    상기 복수의 주사 라인들 및 상기 복수의 제2 리페어 라인들에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되도록 행렬로 배열되는 복수의 리페어 스위칭 소자들을 포함하는 유기 발광 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 발광 픽셀들 각각은 발광 소자 및 상기 발광 소자에 분리 가능하게 연결된 픽셀 회로를 포함하고,
    상기 복수의 더미 픽셀들 각각은 더미 픽셀 회로를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  3. 제2 항에 있어서,
    상기 픽셀 회로는,
    상기 복수의 주사 라인들 중 대응하는 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 복수의 데이터 라인들 중 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 전달하는 스위칭 트랜지스터;
    상기 전달된 데이터 신호에 대응하는 전압을 충전하는 커패시터; 및
    상기 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 발광 소자로 전달하는 구동 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 제2 항에 있어서,
    상기 복수의 발광 픽셀들이 적어도 하나의 불량 픽셀을 포함하는 경우,
    상기 불량 픽셀의 발광 소자는 상기 불량 픽셀의 픽셀 회로와 분리되고 상기 복수의 제1 리페어 라인들 중 대응하는 제1 리페어 라인에 연결되어, 상기 대응하는 제1 리페어 라인을 통해 상기 복수의 더미 픽셀들 중 동일 열에 배치되는 더미 픽셀에 연결되며,
    상기 복수의 데이터 라인들 중 상기 불량 픽셀에 대응하는 데이터 라인은 상기 복수의 리페어 스위칭 소자들 중 상기 불량 픽셀에 대응하는 리페어 스위칭 소자에 연결되어, 상기 대응하는 리페어 스위칭 소자를 통해 상기 복수의 제2 리페어 라인들 중 대응하는 제2 리페어 라인에 전기적으로 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  5. 제4 항에 있어서,
    상기 불량 픽셀의 픽셀 회로는 상기 대응하는 데이터 라인과 분리되는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제4 항에 있어서,
    상기 대응하는 리페어 스위칭 소자는 상기 복수의 주사 라인들 중 상기 불량 픽셀에 대응하는 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 불량 픽셀에 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 상기 대응하는 제2 리페어 라인에 전달하고,
    상기 대응하는 제2 리페어 라인은 상기 데이터 신호에 대응하는 더미 데이터 전압을 저장하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제6 항에 있어서,
    상기 대응하는 제2 리페어 라인은 등가적으로 존재하는 기생 커패시터를 포함하며, 상기 기생 커패시터는 상기 더미 데이터 전압을 저장하는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 제6 항에 있어서,
    상기 불량 픽셀과 동일 열에 배치되는 상기 더미 픽셀의 상기 더미 픽셀 회로는 상기 대응하는 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 구동 전류를 생성하는 더미 구동 전류 생성 회로를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제8 항에 있어서,
    상기 더미 구동 전류 생성 회로는,
    상기 대응하는 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및
    상기 더미 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 불량 픽셀의 발광 소자로 전달하는 더미 구동 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제9 항에 있어서,
    상기 더미 픽셀 회로는 상기 더미 커패시터 및 상기 더미 구동 트랜지스터에 연결되고, 적어도 하나의 트랜지스터, 적어도 하나의 커패시터, 또는 적어도 하나의 트랜지스터와 적어도 하나의 커패시터를 포함하는 더미 추가 회로를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제10 항에 있어서,
    상기 더미 추가 회로는 상기 불량 픽셀에 대응하는 데이터 라인에 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 제6 항에 있어서,
    상기 행 방향으로 연장되고, 상기 복수의 더미 픽셀 회로들에 연결되는 더미 주사 라인을 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제12 항에 있어서,
    상기 더미 픽셀 회로는,
    상기 더미 주사 라인을 통해 전달되는 더미 주사 신호에 응답하여, 상기 복수의 제2 리페어 라인들 중 대응하는 제2 리페어 라인에 저장된 더미 데이터 전압을 전달하는 더미 스위칭 트랜지스터;
    상기 전달된 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및
    상기 더미 커패시터에 충전된 전압에 대응하는 상기 구동 전류를 상기 불량 픽셀의 발광 소자로 전달하는 더미 구동 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제13 항에 있어서,
    상기 더미 픽셀 회로는 상기 더미 스위칭 트랜지스터, 상기 더미 커패시터, 및 상기 더미 구동 트랜지스터에 연결되는 더미 추가 회로를 더 포함하고,
    상기 픽셀 회로는 상기 스위칭 트랜지스터, 상기 커패시터, 및 상기 구동 트랜지스터에 연결되는 추가 회로를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 주사 라인에 연결되고, 복수의 데이터 라인들에 각각 연결되는 복수의 서브 발광 픽셀들을 포함하는 발광 픽셀;
    복수의 서브 더미 픽셀들을 포함하는 더미 픽셀;
    상기 복수의 서브 더미 픽셀들에 연결 가능하게 배치되고 상기 복수의 서브 발광 픽셀들에 연결 가능하게 배치되는 연장되는 제1 리페어 라인;
    상기 복수의 더미 픽셀들에 연결되는 제2 리페어 라인; 및
    상기 주사 라인 및 상기 제2 리페어 라인에 연결되고, 상기 복수의 데이터 라인들에 연결 가능하게 배치되는 리페어 스위칭 소자를 포함하는 유기 발광 표시 장치.
  16. 제15 항에 있어서,
    상기 복수의 서브 발광 픽셀들은 서브 발광 소자들 및 상기 서브 발광 소자들에 각각 분리 가능하게 연결된 서브 픽셀 회로들을 포함하고,
    상기 복수의 서브 더미 픽셀들은 상기 서브 발광 소자들에 각각 대응하는 서브 더미 픽셀 회로들을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제16 항에 있어서,
    상기 발광 픽셀이 불량 서브 픽셀을 포함하는 경우,
    상기 불량 서브 픽셀의 서브 발광 소자는 상기 불량 서브 픽셀의 서브 픽셀 회로와 분리되고,
    상기 제1 리페어 라인은 상기 복수의 서브 발광 픽셀들 중 상기 불량 서브 픽셀의 서브 발광 소자와 상기 복수의 서브 더미 픽셀들 중 상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로에 연결되고,
    상기 리페어 스위칭 소자는 상기 복수의 데이터 라인들 중 상기 불량 서브 픽셀에 대응하는 데이터 라인에 연결되는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제17 항에 있어서,
    상기 리페어 스위칭 소자는 상기 주사 라인을 통해 전달되는 주사 신호에 응답하여, 상기 불량 서브 픽셀에 대응하는 데이터 라인을 통해 수신되는 데이터 신호를 상기 제2 리페어 라인에 전달하고,
    상기 제2 리페어 라인은 상기 데이터 신호에 대응하는 더미 데이터 전압을 저장하는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제18 항에 있어서,
    상기 복수의 서브 더미 픽셀 회로들에 연결되는 더미 주사 라인을 더 포함하고,
    상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로는,
    상기 더미 주사 라인을 통해 전달되는 더미 주사 신호에 응답하여, 상기 제2 리페어 라인에 저장된 상기 더미 데이터 전압을 전달하는 더미 스위칭 트랜지스터;
    상기 전달된 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및
    상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류를 상기 불량 서브 픽셀의 서브 발광 소자로 전달하는 더미 구동 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제18 항에 있어서,
    상기 불량 서브 픽셀에 대응하는 서브 더미 픽셀 회로는,
    상기 제2 리페어 라인에 저장된 상기 더미 데이터 전압에 대응하는 전압을 충전하는 더미 커패시터; 및
    상기 더미 커패시터에 충전된 전압에 대응하는 구동 전류를 상기 불량 서브 픽셀의 서브 발광 소자로 전달하는 더미 구동 트랜지스터를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020130126730A 2013-10-23 2013-10-23 유기 발광 표시 장치 KR102096056B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130126730A KR102096056B1 (ko) 2013-10-23 2013-10-23 유기 발광 표시 장치
US14/197,195 US9646530B2 (en) 2013-10-23 2014-03-04 Organic light-emitting display apparatus having repair lines
US15/589,934 US10475380B2 (en) 2013-10-23 2017-05-08 Organic light-emitting display apparatus having sub-dummy pixels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126730A KR102096056B1 (ko) 2013-10-23 2013-10-23 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20150047022A true KR20150047022A (ko) 2015-05-04
KR102096056B1 KR102096056B1 (ko) 2020-04-02

Family

ID=52825721

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126730A KR102096056B1 (ko) 2013-10-23 2013-10-23 유기 발광 표시 장치

Country Status (2)

Country Link
US (2) US9646530B2 (ko)
KR (1) KR102096056B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180003188A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 Oled 표시 장치
KR20200111561A (ko) * 2019-03-19 2020-09-29 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
US11957016B2 (en) * 2019-07-29 2024-04-09 Samsung Display Co., Ltd. Display apparatus with display area having a non-quadrangular shape

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9911799B2 (en) * 2013-05-22 2018-03-06 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of repairing the same
KR102154709B1 (ko) * 2013-11-08 2020-09-11 삼성디스플레이 주식회사 유기 발광 표시 장치, 및 유기 발광 표시 장치의 리페어 방법
KR20150102788A (ko) * 2014-02-28 2015-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치
CN104021757A (zh) * 2014-05-30 2014-09-03 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
KR102177216B1 (ko) * 2014-10-10 2020-11-11 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제어 방법
US9847051B2 (en) 2014-11-04 2017-12-19 Apple Inc. Organic light-emitting diode display with minimized subpixel crosstalk
KR102368772B1 (ko) * 2014-12-05 2022-03-02 삼성디스플레이 주식회사 표시 장치
KR102287353B1 (ko) * 2015-01-27 2021-08-06 삼성디스플레이 주식회사 표시 장치 및 그 리페어 방법
KR102566085B1 (ko) * 2016-07-07 2023-08-14 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치
CN108877649B (zh) * 2017-05-12 2020-07-24 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
TWI668508B (zh) * 2018-08-13 2019-08-11 友達光電股份有限公司 畫素單元
JP6818837B2 (ja) * 2018-11-07 2021-01-20 キヤノン株式会社 表示装置、撮像装置、照明装置、移動体および電子機器
CN110136623A (zh) * 2019-04-26 2019-08-16 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110136637B (zh) * 2019-05-14 2023-05-16 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
TWI751667B (zh) * 2019-09-10 2022-01-01 瑞鼎科技股份有限公司 發光二極體顯示驅動器
KR20220169286A (ko) * 2021-06-18 2022-12-27 삼성전자주식회사 셀 매트릭스를 포함하는 디스플레이 장치
CN113990254A (zh) * 2021-12-03 2022-01-28 武汉天马微电子有限公司 一种显示面板、显示装置及像素修复的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212998A (ja) * 2006-02-09 2007-08-23 Samsung Sdi Co Ltd データ駆動回路、それを備えた平板表示装置、そのデータ駆動方法
US20090243977A1 (en) * 2008-03-28 2009-10-01 Chung Kyung-Hoon Pixel and organic light emitting display device including the same
US20120300165A1 (en) * 2011-05-23 2012-11-29 Shenzhen China Star Optoelectronics Technology Co. Ltd. Display panel and repair method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050400A (ja) 2001-08-08 2003-02-21 Toshiba Corp アクティブマトリクス型液晶表示装置及びその製造方法
KR100666639B1 (ko) 2005-09-13 2007-01-09 삼성에스디아이 주식회사 더미 셀을 구비하는 평판표시장치 및 그의 제조방법
JP2007316511A (ja) 2006-05-29 2007-12-06 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
CN101449202B (zh) * 2006-08-31 2011-02-09 夏普株式会社 显示面板和包括该显示面板的显示装置
KR20080024009A (ko) 2006-09-12 2008-03-17 엘지.필립스 엘시디 주식회사 액정표시장치의 불량화소 리페어 방법 및 장치
TW201216233A (en) * 2010-10-15 2012-04-16 Chunghwa Picture Tubes Ltd Display device and repair method thereof
KR101993334B1 (ko) 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR102051633B1 (ko) 2013-05-27 2019-12-04 삼성디스플레이 주식회사 화소, 이를 포함하는 표시 장치 및 그 구동 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007212998A (ja) * 2006-02-09 2007-08-23 Samsung Sdi Co Ltd データ駆動回路、それを備えた平板表示装置、そのデータ駆動方法
US20090243977A1 (en) * 2008-03-28 2009-10-01 Chung Kyung-Hoon Pixel and organic light emitting display device including the same
US20120300165A1 (en) * 2011-05-23 2012-11-29 Shenzhen China Star Optoelectronics Technology Co. Ltd. Display panel and repair method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180003188A (ko) * 2016-06-30 2018-01-09 엘지디스플레이 주식회사 Oled 표시 장치
KR20200111561A (ko) * 2019-03-19 2020-09-29 삼성전자주식회사 Led 디스플레이 패널 및 수리 방법.
US11957016B2 (en) * 2019-07-29 2024-04-09 Samsung Display Co., Ltd. Display apparatus with display area having a non-quadrangular shape

Also Published As

Publication number Publication date
KR102096056B1 (ko) 2020-04-02
US20150109189A1 (en) 2015-04-23
US20170243538A1 (en) 2017-08-24
US10475380B2 (en) 2019-11-12
US9646530B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
KR102096056B1 (ko) 유기 발광 표시 장치
JP6820125B2 (ja) 表示装置
US9830852B2 (en) Light emitting display apparatus, method of repairing the same and method of driving the same
US9767767B2 (en) Pixel, display device including the pixel, and method of driving the display device
JP6573753B2 (ja) 有機発光表示装置及びそのリペア方法
KR101993334B1 (ko) 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
US9123677B2 (en) Organic light-emitting display apparatus
JP6619151B2 (ja) 有機発光表示装置及びそのリペア方法
KR101064403B1 (ko) 원장검사가 가능한 유기전계발광 표시장치의 모기판 및 그의 원장검사방법
KR102150039B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
JP2006065274A (ja) 表示装置，表示パネル，及び表示パネルの駆動方法
CN104637442A (zh) 有机发光显示设备、其修复方法及其驱动方法
KR20150118257A (ko) 유기 발광 표시 패널, 유기 발광 표시 장치 및 유기 발광 표시 패널의 리페어 방법
KR20150052666A (ko) 유기발광표시장치
KR20170049283A (ko) 화소 리페어 구조를 갖는 유기발광표시장치 및 이의 화소 리페어 방법
KR20100009808A (ko) 유기전계발광 표시장치의 배선수리방법
KR20140126534A (ko) 화소 및 이를 구비한 유기전계발광 표시장치
KR102199215B1 (ko) 표시장치
KR20150072225A (ko) 유기 발광 표시 장치
KR20150064537A (ko) 유기전계발광표시장치
KR102371296B1 (ko) 유기전계 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant