JP6619151B2 - 有機発光表示装置及びそのリペア方法 - Google Patents

Description

本発明は、有機発光表示装置及びそのリペア方法に関する。

特定ピクセルで不良が発生する場合、特定ピクセルは、スキャン信号及びデータ信号と係わりなく、常時発光したり、あるいは全然発光しなかったりする。このように、常時発光するピクセル、または全然発光しないピクセルは、観察者に、明点または暗点として認識され、特に、明点は、視認性が高く、観察者に容易に観測される。従って、従来は、視認性が高い明点化された不良画素が暗点化されるようにリペアすることによって、不良画素に対する認識を低めるようにしていた。そのような不良ピクセルは、ダミーピクセルを利用してリペアされるのである。

韓国公開特許第１０−２００７−００４８５２５号公報

本発明が解決しようとする課題は、ダミーピクセルを利用して不良ピクセルをリペア（ｒｅｐａｉｒ）することができる有機発光表示装置及びそのリペア方法を提供することである。

前記課題を解決するために本発明は、ダミーピクセル回路を含むダミーピクセルと、前記ダミーピクセル回路から提供される駆動電流によって発光する発光素子、及び前記発光素子と分離されたピクセル回路を含む第１ピクセルと、第２ピクセルのピクセル回路の電源ノードに電源電圧を供給する電源配線と、前記ダミーピクセル回路と前記発光素子とを連結し、前記ダミーピクセル回路から提供される駆動電流を、前記発光素子に伝達する第１リペア線と、前記ダミーピクセル回路と前記第２ピクセルの前記電源ノードとを連結し、前記電源ノードに供給される電源電圧を、前記ダミーピクセル回路に印加する第２リペア線と、を含む有機発光表示装置を提供する。

前記課題を解決するために本発明はまた、有機発光表示装置のリペア方法において、前記有機発光表示装置は、ダミーピクセル回路を含む複数のダミーピクセルと、発光素子及びピクセル回路を含む複数のピクセルと、前記ピクセルのうち少なくとも一つと、前記ダミーピクセルのうち少なくとも一つとを連結する複数のリペア線と、を含み、前記リペア方法は、不良が発生した第１ピクセルの発光素子と、ピクセル回路とを電気的に分離する段階と、前記ダミーピクセル回路から、前記第１ピクセルの発光素子に駆動電流が提供されるように、前記第１ピクセルの発光素子及び前記ダミーピクセル回路を第１リペア線に電気的に連結する第１連結段階と、第２ピクセルの電源電圧が、前記ダミーピクセル回路に提供されるように、前記第２ピクセルのピクセル回路の電源ノード及び前記ダミーピクセル回路を、第２リペア線に電気的に連結する第２連結段階と、を含む有機発光表示装置のリペア方法を提供する。

本発明の有機発光表示装置及びそのリペア方法によれば、ダミーピクセルを利用して、不良ピクセルをリペアすることができる。

本発明の有機発光表示装置及びそのリペア方法によれば、電源電圧配線のＩＲドロップ（ＩＲ−ｄｒｏｐ）によってリペアされた不良ピクセルと、前記不良ピクセルに隣接したピクセルとの間に発生する輝度差が低減または最小化される。

本発明の一実施形態による有機発光表示装置を概略的に図示したブロック図である。 一実施形態による、表示装置に適用される一例によるピクセルを図示した回路図である。 一実施形態による、表示装置に適用される一例によるピクセルと、それに連結されたダミーピクセルとを図示した回路図である。 図１に図示された表示パネルの一例を概略的に示した図面である。 図４に図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。 図１に図示された表示パネルの他の例を概略的に示した図面である。 図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。 図１に図示された表示パネルのさらに他の例を概略的に示した図面である。 図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。 本発明の一実施形態による、ピクセルと、ピクセル周辺の配線とを概略的に示す。 図１０に図示されたピクセル周辺の配線の一部を図示した平面図である。 図１１のＸＩＩ−ＸＩＩ’線を切断した断面図である。 図１０に図示されたピクセルの一部断面を図示した断面図である。 本発明の一実施形態によるダミーピクセルと、ダミーピクセル周辺の配線とを概略的に示す図面である。 図１４に図示されたダミーピクセル周辺の配線の一部を図示した平面図である。 図１４のＸＶＩ−ＸＶＩ’線を切断した断面図である。 図１４に図示されたダミーピクセルの一部断面を図示した断面図である。

本発明は、多様な変換を加えることができ、さまざまな実施形態を有することができるが、特定実施形態を図面に例示し、詳細な説明に詳細に説明する。本発明の効果、特徴、及びそれらを達成する方法は、図面と共に詳細に説明する実施形態を参照すれば、明確になるであろう。しかし、本発明は、以下で開示される実施形態に限定されるものではなく、多様な形態に具現されるのである。

以下の実施形態で、第１、第２のような用語は、限定的な意味ではなく、１つの構成要素を他の構成要素と区別する目的で使用されている。

以下の実施形態で、単数の表現は、文脈上明白に取り立てて意味しない限り、複数の表現を含む。

以下の実施形態で、「含む」または「有する」というような用語は、明細書上に記載された特徴、または構成要素が存在するということを意味ものであり、一つ以上の他の特徴または構成要素が付加される可能性をあらかじめ排除するものではない。

以下の実施形態で、膜、領域、構成要素などの部分が、他の部分の上または上部にあるとするとき、他の部分の真上にある場合だけではなく、その中間に、他の膜、領域、構成要素などが介在されている場合も含む。

図面では、説明の便宜のために、構成要素は、その大きさが誇張または縮小されていることがある。例えば、図面で示された各構成の大きさ及び厚みは、説明の便宜のために任意に示されており、本発明は、必ずしも図示されたところに限定されるものではない。
ある実施形態が異なって具現可能な場合、特定の工程順序は、説明される手順と異なって遂行されることもある。例えば、連続して説明される２つの工程が、実質的に同時に遂行されることもあり、説明される手順と反対の手順で進められることもある。

以下、添付された図面を参照し、本発明の実施形態について詳細に説明するが、図面を参照して説明するとき、同一であるか、あるいは対応する構成要素は、同一図面符号を付し、それに係わる重複説明は省略する。

図１は、本発明の一実施形態による有機発光表示装置を概略的に図示したブロック図である。

図１を参照すれば、表示装置１００は、表示パネル１１０、走査駆動部１２０、データ駆動部１３０、制御部１４０及び電源部１５０を含みうる。走査駆動部１２０、データ駆動部１３０及び制御部１４０は、それぞれ別個の半導体チップによって形成されることもあり、１つの半導体チップに集積されることもある。走査駆動部１２０は、表示パネル１１０と同一基板上に共に形成されてもよい。

表示パネル１１０には、ピクセルＰが配列される活性領域ＡＡと、ダミーピクセルＤＰが配列されるダミー領域ＤＡとが定義される。ダミー領域ＤＡは、活性領域ＡＡの外郭に、活性領域ＡＡに隣接するように配置される。一例によれば、図１に図示されているように、ダミー領域ＤＡは、活性領域ＡＡの上側に配置されることがあり、または下側に配置されることもある。他の例によれば、ダミー領域ＤＡは、活性領域ＡＡの上側及び下側のいずれにも配置されうる。さらに他の例によれば、図面には図示されていないが、ダミー領域ＤＡは、活性領域ＡＡの左側及び／または右側にも配置されうる。表示パネル１１０は、ＯＬＥＤ（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）、ＴＦＴ（ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）−ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）、ＰＤＰ（ｐｌａｓｍａ ｄｉｓｐｌａｙ ｐａｎｅｌ）またはＬＥＤ（ｌｉｇｈｔ−ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）の各ディスプレイのような平板ディスプレイパネルでありうるが、それらに限定されるのではない。以下では、表示パネル１１０の一例として、ＯＬＥＤパネルであると仮定して説明する。

活性領域ＡＡには、第ｉ走査線ＳＬｉと、第ｊデータ線ＤＬｊとに連結されるピクセルＰｉｊを含むピクセルＰが配列される。ピクセルＰ及びダミーピクセルＤＰは、行方向に延長される走査線（ＳＬ１ないしＳＬｎ＋１、以下、「ＳＬ」）、及び列方向に延長されるデータ線（ＤＬ１ないしＤＬｍ、以下、「ＤＬ」）に連結される。ピクセルＰは、行方向及び列方向に沿って、例えば、マトリックスに配列される。本明細書において、行方向という用語は、図１において、横方向を指し、列方向という用語は、図１において、縦方向を意味する。しかし、行方向と列方向は、互いに反対に指定されることもあり、特に、表示装置１００、または表示装置１００を含む応用製品において、行方向が縦方向を意味し、列方向が横方向を意味することも可能である。行方向と列方向とが互いに垂直であることもあるし、垂直ではないこともある。

走査線ＳＬそれぞれは、同一行のピクセルＰ、または同一行のダミーピクセルＤＰに連結され、同一行のピクセルＰ、または同一行のダミーピクセルＤＰに走査信号を伝達する。データ線ＤＬそれぞれは、同一列のピクセルＰ、及び同一列のダミーピクセルＤＰに連結され、同一列のピクセルＰ、及び同一列のダミーピクセルＤＰにデータ信号を伝達する。

表示パネル１１０は、ピクセルＰに、電源電圧（例えば、ＥＬＶＤＤ）を供給するために、ピクセルＰに連結される電源配線ＶＬを含む。電源配線ＶＬは、電源部１５０に連結される。電源部１５０は、ピクセルＰを駆動するための電源電圧ＥＬＶＤＤを生成し、電源配線ＶＬに印加する。本実施形態において、電源電圧ＥＬＶＤＤは、例示的に正の電圧を有するように表示されているが、ピクセルＰの回路構成によって、電源部１５０は、負の電圧（例えば、ＥＬＶＳＳ（図２））または接地電圧を、電源配線ＶＬに供給することができる。

図１には、電源配線ＶＬの一部だけが図示されている。図１において、電源配線ＶＬが列方向に延長されるように例示的に図示されているが、電源配線ＶＬは、行方向に延長される構造を有したり、あるいは行方向と列方向とに延長される網構造を有したりすることもできる。以下では、電源配線ＶＬが列方向に延長された例を仮定し、本発明の実施形態について説明するが、以下で説明する本発明の実施形態は、電源配線が行方向に延長された場合、行方向と列方向とに延長される網構造に形成された場合など、多様な場合についていずれも適用可能である。

ピクセルＰを駆動し、ピクセルＰを発光させるための駆動電源が、電源配線ＶＬを介して供給されるために、電源配線ＶＬを介して流れる電流の大きさは、相対的に大きい。電源配線ＶＬは、配線抵抗を有し、電源配線ＶＬを介して流れる電流によって、電圧降下が発生する。このような電圧降下は、ＩＲドロップ（ＩＲ−ｄｒｏｐ）と呼ばれる。ＩＲドロップの大きさを減らすため、電源配線ＶＬは、低い配線抵抗を有するように設計される。例えば、電源配線ＶＬは、他のライン（例えば、データ線ＤＬ、走査線ＳＬ、リペア線ＲＬ）より厚い線幅を有することができる。例えば、電源配線ＶＬの幅はデータ線ＤＬ、走査線ＳＬ、またはリペア線ＲＬのうち１つの線幅の数倍（例えば、約１０倍）の大きさを有することができる。電源配線ＶＬは、他のラインより太い太さを有することもできる。

ＩＲドロップによって、電源配線ＶＬ上の位置ごとに、電源電圧ＥＬＶＤＤのレベルは一定しない。例えば、電源配線ＶＬにおいて、電源部１５０に直接連結される部分の電源電圧ＥＬＶＤＤのレベルは、電源部１５０から遠い部分の電源電圧ＥＬＶＤＤのレベルより高い。電源部１５０が表示パネル１１０の外に位置する場合、表示パネル１１０の外郭から中心部に行くほど、電源電圧ＥＬＶＤＤのレベルが低下する傾向を示す。電源電圧ＥＬＶＤＤのレベルが高い部分に位置したピクセルＰの輝度は、電源電圧ＥＬＶＤＤのレベルが低い部分に位置したピクセルＰの輝度より高い。

しかし、ピクセルＰが共通して電源配線ＶＬに連結されるために、隣接したピクセルＰに供給される電源電圧ＥＬＶＤＤのレベルは、実質的に同一であるか、あるいは類似しているために、隣接したピクセルＰの輝度差は、大きくないとみられ、そのような輝度差は、観察者によって視認されない。

一方、不良ピクセルがダミーピクセルＤＰによってリペアされる場合、前記不良ピクセルに隣接したピクセルＰと、前記ダミーピクセルＤＰは、互いに隣接せず、その場合、前記不良ピクセルに隣接したピクセルＰに供給される電源電圧ＥＬＶＤＤのレベルと、前記ダミーピクセルＤＰに供給される電源電圧ＥＬＶＤＤのレベルとには、相当な差が存在する。その場合、前記不良ピクセルに隣接したピクセルＰと、前記ダミーピクセルＤＰによってリペアされた不良ピクセルとの間に、輝度差が発生し、そのような輝度差は、観察者に視認され、画質を低下させる要因になる。

本発明によれば、そのような輝度差による画質劣化の問題を解決するために、前記不良ピクセルのリペアに利用されたダミーピクセルＤＰに供給される電源電圧ＥＬＶＤＤは、電源配線ＶＬから直接供給されず、リペア線を介して供給される。例えば、不良ピクセル、またはその周辺のピクセルに供給された電源電圧ＥＬＶＤＤが、リペア線を介して、前記不良ピクセルのリペアに利用されたダミーピクセルＤＰに供給される。これによれば、ダミーピクセルＤＰによってリペアされた不良ピクセルと、前記不良ピクセルに隣接したピクセルＰとの輝度差は、低減されるか、あるいは最小化される。これについて、以下でさらに詳細に説明する。

表示パネル１１０は、図１に図示されたリペア線ＲＬｊを含む複数のリペア線ＲＬを含む。リペア線ＲＬそれぞれは、同一列のピクセルＰに連結可能であり、同一列のダミーピクセルＤＰに連結可能になるように、列方向に延長される。図１を参照すれば、リペア線ＲＬｊは、同一列のダミーピクセルＤＰｊから、同一列のピクセルＰのうち一つ（例えば、ピクセルＰｉｊ）に駆動電流を伝達することができるように配置される。リペア線ＲＬｊが、同一列のピクセルＰｉｊと、同一列のダミーピクセルＤＰｊとに連結される場合、ダミーピクセルＤＰｊは、リペア線ＲＬｊを介して、ピクセルＰｉｊに駆動電流を提供することができる。図１を参照すれば、リペア線ＲＬｊは、ピクセルＰｉｊの駆動電源ＥＬＶＤＤを供給される電源ノードから、ピクセルＰｉｊに供給された駆動電源ＥＬＶＤＤを、同一列のダミーピクセルＤＰｊ、または他の列のダミーピクセルに伝達が可能なように配置される。リペア線ＲＬｊが、ピクセルＰｉｊと、同一列または他の列のダミーピクセルとに連結される場合、ピクセルＰｉｊに供給された駆動電源ＥＬＶＤＤが、リペア線ＲＬｊに連結されたダミーピクセルに、リペア線ＲＬｊを介して印加される。

本明細書において、「連結可能である」ということは、連結されていない状態であるが、リペア工程時に連結される状態であるということを意味する。例えば、第１部材と第２部材とが連結可能に配置されるということは、第１部材と第２部材とが連結されていないが、リペア工程において、互いに連結される状態に置かれているということを意味する。
構造的な観点において、互いに「連結可能である」第１部材と第２部材は、重畳領域において、絶縁膜を挟んで互いに交差するように配置される。リペア工程において、前記重畳領域に、レーザが照射されれば、前記重畳領域内の絶縁膜が破壊されながら、第１部材と第２部材は、互いに電気的に連結される。絶縁膜破壊方法は、前記レーザの照射に限定されるものではない。

本明細書において、「伝達可能である」または「伝達可能なように」という用語は、連結可能な２つの構成要素が、リペア工程によって互いに連結されれば、前記２つの構成要素間に、電流または電圧の伝達がなされるということを意味する。すなわち、リペア工程によって、前記２つの構成要素が互いに連結される前には、前記２つの構成要素間に伝達がなされないが、リペア工程によって、前記２つの構成要素が互いに連結されれば、２つの構成要素間に伝達がなされるという観点において、「伝達可能である」という用語が使用される。

本明細書において、「分離可能な」または「分離可能に」という用語は、リペア工程において、レーザなどを利用して分離することができる状態であるということを意味する。例えば、第１部材と第２部材とが分離可能に連結されるということは、第１部材と第２部材とが連結されているが、リペア工程で分離される状態に置かれているということを意味する。

構造的な観点で、分離可能に連結された第１部材と第２部材は、導電性連結部材を介して、互いに連結されるように配置される。リペア工程において、前記導電性連結部材にレーザが照射されれば、前記導電性連結部材は、レーザが照射された部分が溶けながら切断され、第１部材と第２部材は、互いに電気的に絶縁される。例示的に、前記導電性連結部材は、レーザによって溶融されるシリコン層を含んでもよい。その場合、第１部材と第２部材とを分離可能に連結する導電性連結部材は、レーザが照射される部分を含む。他の例によれば、前記導電性連結部材は、電流によるジュール熱によって溶融されながら切断される。一方、導電性連結部材の切断方法は、前記レーザの照射に限定されるものではない。

ダミー領域ＤＡには、ダミーピクセルＤＰｊを含むダミーピクセルＤＰが配列される。図１に図示されているように、ダミーピクセルＤＰは、行方向に配列されうる。他の例によれば、ダミーピクセルＤＰは、２以上の行に配列されうる。さらに他の例によれば、ダミーピクセルＤＰは、活性領域ＡＡの上側及び下側のいずれの２以上の行に配列されうる。さらに他の例によれば、ダミー領域ＤＡが、活性領域ＡＡの左側及び／または右側に形成され、ダミーピクセルＤＰが列方向に配列されてもよい。

ダミーピクセルＤＰは、同一列のデータ線ＤＬに、それぞれ連結されうる。ダミーピクセルＤＰは、同一列のリペア線ＲＬに連結されうる。ダミーピクセルＤＰが２以上の行に配列されるか、あるいはダミーピクセルＤＰが、２以上のダミーピクセル回路ＤＰＣを含む場合、リペア線ＲＬは、同一列のダミーピクセルＤＰのうち一つに連結可能に配置されるか、あるいは同一列のダミーピクセルＤＰのダミーピクセル回路ＤＰＣのうち一つに連結可能に配置される。

図１では、ダミー領域ＤＡに、ダミーピクセルＤＰのための走査線ＳＬｎ＋１が配置されているように図示され、その場合、走査線ＳＬｎ＋１を介して、ダミーピクセルＤＰのための走査信号が、ダミーピクセルＤＰに提供される。しかし、本発明は、それに限定されるものではなく、ダミー領域ＤＡには、ダミーピクセルＤＰのための追加の走査線がさらに配置されることもあるし、走査線が省略され、走査駆動部１２０に連結されないこともある。

ピクセルＰそれぞれは、互いに分離可能に連結される発光素子Ｅと、ピクセル回路ＰＣとを含む。図１では、１つのピクセルＰが、１つの発光素子Ｅ及び１つのピクセル回路ＰＣを含むように図示されているが、他の例によれば、１つのピクセルＰが、複数の発光素子Ｅ及びピクセル回路ＰＣを含んでもよい。その場合、１対の発光素子Ｅとピクセル回路ＰＣは、１つのサブピクセルを構成することができる。

発光素子Ｅは、画素電極と対向電極との間に介在される有機発光層を含む有機発光素子（ＯＬＥＤ）でもある。画素電極と対向電極は、それぞれ有機発光素子（ＯＬＥＤ）のアノード電極及びカソード電極でありうる。他の例によれば、ピクセル回路ＰＣの構成によって、画素電極が、有機発光素子のカソード電極であり、対向電極が有機発光素子のアノード電極でもありうる。本明細書において、発光素子Ｅの画素電極は、ピクセル回路ＰＣに連結されるが、分離可能な電極と理解される。

単位ピクセルは、多様な色相を表示するために、複数の色相をそれぞれ表示する複数のサブピクセルを含んでもよい。本明細書において、ピクセルＰは、主に１つのサブピクセルを意味する。しかし、本発明は、それに限定されるものではなく、ピクセルＰは、複数のサブピクセルを含む１つの単位ピクセルを意味することもできる。すなわち、本明細書において、１つのピクセルＰが存在すると記載されているとしても、それは、１つのサブピクセルが存在すると解釈されもし、１つの単位ピクセルを構成する複数のサブピクセルが存在すると解釈されてもよい。

ダミーピクセルＤＰそれぞれは、ダミーピクセル回路ＤＰＣを含む。１つのダミーピクセルＤＰは、複数のダミーピクセル回路ＤＰＣを含んでもよい。ピクセル回路ＰＣ及びダミーピクセル回路ＤＰＣは、アナログ駆動方式のピクセル回路でありうる。他の例によれば、ピクセル回路ＰＣ及びダミーピクセル回路ＤＰＣは、デジタル駆動方式のピクセル回路でもあってもよい。

一方、本発明の実施形態において、ダミーピクセルＤＰは、発光素子を具備することもできる。ダミーピクセルＤＰが発光素子を含む場合、発光素子は、実際に発光せず、単に回路素子として機能することができる。例えば、発光素子は、キャパシタとして機能することができる。以下では、ダミーピクセルＤＰがダミーピクセル回路ＤＰＣのみを具備する例を基準にして、本発明の実施形態について説明するが、本発明の実施形態において、ダミーピクセルＤＰの構造は、前記例示に限定されるものではない。

本明細書において、１つのダミーピクセルが存在すると記載されているとしても、それは、１つのダミーピクセル回路が存在するように解釈されてもよいし、１つの単位ピクセルを構成するサブピクセルの個数だけダミーピクセル回路が存在すると解釈されてもよい。

制御部１４０は、走査駆動部１２０及びデータ駆動部１３０を制御することができる。制御部１４０は、第１電源電圧ＥＬＶＤＤ（図２）、第２電源電圧ＥＬＶＳＳ（図２）、発光制御信号、初期化電圧などがピクセルＰに印加されるように、電源部１５０を制御することができる。制御部１４０は、走査制御信号ＳＣＳとデータ制御信号ＤＣＳとを含む複数の制御信号を生成することができる。例えば、制御部１４０は、水平同期信号と垂直同期信号とに基づいて、走査制御信号ＳＣＳ、データ制御信号ＤＣＳ及びデジタル映像データＤＡＴＡを生成することができる。

走査駆動部１２０は、走査制御信号ＳＣＳに応答し、走査線ＳＬを順次に駆動することができる。例えば、走査制御信号ＳＣＳは、走査駆動部１２０が、走査線ＳＬのスキャニングを始めるように指示する指示信号でもある。走査駆動部１２０は、走査信号を生成し、走査線ＳＬを介して、ピクセルＰ及びダミーピクセルＤＰに、走査信号を順次に提供することができる。

データ駆動部１３０は、データ制御信号ＤＣＳ及びデジタル映像データＤＡＴＡに応答し、データ線ＤＬを駆動することができる。データ駆動部１３０は、階調を有するデジタル映像データＤＡＴＡを、前記階調に対応する階調電圧を有するデータ信号に変換し、前記データ信号を、データ線ＤＬを介して、ピクセルＰ及びダミーピクセルＤＰに順次に提供することができる。

図１に図示されているピクセルＰｉｊが不良ピクセルである場合、ダミーピクセルＤＰｊは、不良ピクセルＰｉｊのリペアに利用される。一方、図１に図示されているピクセルＰｉｊが不良ピクセルではなく、不良ピクセルの周辺ピクセルである場合、ダミーピクセルＤＰｊは、不良ピクセルのリペアに利用され、周辺ピクセルＰｉｊに供給された電源電圧は、ダミーピクセルＤＰｊの電源電圧に供給される。

詳細には、図１に図示されているピクセルＰｉｊが不良ピクセルである場合、不良ピクセルＰｉｊの発光素子Ｅは、不良ピクセルＰｉｊのピクセル回路ＰＣと分離され、同一列のリペア線ＲＬｊを介して、同一列のダミーピクセルＤＰｊに連結される。不良ピクセルＰｉｊの発光素子Ｅは、同一列のリペア線ＲＬｊを介して、ダミーピクセルＤＰｊのダミーピクセル回路ＤＰＣで生成される駆動電流を受信し、前記駆動電流に対応する輝度で発光することができる。不良ピクセルＰｉｊとダミーピクセルＤＰｊは、同一列に配置されるので、同一列のデータ線ＤＬｊを介して、共通してデータ信号を受信することができる。

他の例によって、図１に図示されたピクセルＰｉｊが、不良ピクセルの隣接ピクセルである場合、ピクセルＰｉｊに印加される電源電圧ＥＬＶＤＤは、同一列のリペア線ＲＬｊを介して、ダミーピクセルＤＰｊに供給される。その場合、リペア線ＲＬｊには、ピクセルＰｉｊ及びダミーピクセルＤＰｊだけが連結されるので、リペア線ＲＬｊに流れる電流の大きさは、相対的に小さい。従って、リペア線ＲＬｊには、ＩＲドロップがほぼ発生しないか、あるいは非常に小さく発生し、ピクセルＰｉｊに供給される電源電圧ＥＬＶＤＤのレベルと、ダミーピクセルＤＰｊに供給される電源電圧ＥＬＶＤＤのレベルは、互いに実質的に同一であるか、あるいは非常に小差のみを有する。従って、不良ピクセルの発光素子Ｅが、ダミーピクセル回路ＤＰＣによって提供される駆動電流によって発光しても、不良ピクセルの発光素子Ｅの輝度は、不良ピクセルの周辺ピクセルＰｉｊの発光素子Ｅの輝度と実質的に同一であるか、観察者によって視認されないほどの小差のみを有するようになる。本実施形態の多様な変形例について、以下でさらに詳細に説明する。

図面の空間上の制約によって、図１には、１つのピクセルＰｉｊ、及び同一列上に１つのダミーピクセルＤＰｊだけが図示されるが、本技術分野の当業者は、表示パネル１１０上に複数のピクセルＰ及び複数のダミーピクセルＤＰが配列されるということを理解するであろう。また、図１には、走査線ＳＬｉ、データ線ＤＬｊ、リペア線ＲＬｊだけが図示されているが、本技術分野の当業者は、表示パネル１１０上に、（ｎ＋１）個の走査線ＳＬ、ｍ本のデータ線ＤＬ、ｍ本のリペア線ＲＬが配列されるということを理解するであろう。ここで、ｍとｎは、自然数であり、ｍとｎは、互いに同じであっても異なってもよい。

図２は、一実施形態による表示装置に適用される一例によるピクセルを図示した回路図である。

図２を参照すれば、ピクセルＰは、ピクセル回路ＰＣと、発光素子Ｅとを含む。ピクセル回路ＰＣと発光素子Ｅは、互いに分離可能に連結される。

発光素子Ｅは、例示的に、アノード電極及びカソード電極を有する有機発光素子（ＯＬＥＤ）でありうる。例示的に、アノード電極は、ピクセル回路ＰＣと連結され、カソード電極には、第２電源電圧（例えば、ＥＬＶＳＳ）が印加される。

ピクセル回路ＰＣは、第１ノードＮａ、第２ノードＮｂ、第３ノードＮｃ及び第４ノードＮｄを有する。第１ノードＮａは、発光素子Ｅの画素電極（本例において、アノード電極）に分離可能に連結される。例えば、第１ノードＮａは、連結されていて、リペア時に分離される。ピクセル回路ＰＣは、第１ノードＮａを介して、駆動電流Ｉを出力することができる。以下、ピクセル回路ＰＣの出力ノードは、図２の第１ノードＮａのように、ピクセル回路ＰＣの出力電流が流れるノードを指す用語として使用される。

第２ノードＮｂは、電源電圧（例えば、第１電源電圧ＥＬＶＤＤ）が印加されるノードである。電源電圧ＥＬＶＤＤを介して、ピクセル回路ＰＣが駆動し、駆動電流Ｉが生成される。以下、ピクセル回路ＰＣの電源ノードは、図２の第２ノードＮｂのように、ピクセル回路ＰＣの電源電圧ＥＬＶＤＤが印加されるノードを指す用語として使用される。

第３ノードＮｃは、走査信号Ｓを受信するノードであり、第４ノードＮｄは、データ信号Ｄを受信するノードである。

ピクセル回路ＰＣは、例えば、図２に図示されているように、スイッチング・トランジスタＴ１、駆動トランジスタＴ２及び保存キャパシタＣを含んでもよい。スイッチング・トランジスタＴ１は、第３ノードＮｃに印加される走査信号Ｓに応答し、第４ノードＮｄに印加されるデータ信号Ｄを、第５ノードＮｅに伝達することができる。保存キャパシタＣは、第２ノードＮｂと第５ノードＮｅとの間に連結され、第５ノードＮｅに伝達されたデータ信号Ｄに対応する電圧を充電することができる。駆動トランジスタＴ２は、第２ノードＮｂを介して印加される電源電圧ＥＬＶＤＤを利用して、保存キャパシタＣに充電された電圧に対応する駆動電流Ｉを、第１ノードＮａに出力することができる。発光素子Ｅは、駆動電流Ｉによって、データ信号Ｄに対応する輝度で発光することができる。

図２に図示されているピクセル回路ＰＣは、例示的なものであり、例えば、電源電圧ＥＬＶＤＤの補償回路のような多様な機能を具現するために、追加的なトランジスタ及び／または追加的なキャパシタがピクセル回路ＰＣ内に含まれてもよい。また、図２において、スイッチング・トランジスタＴ１及び駆動トランジスタＴ２が、ＮＭＯＳ（ｎｅｇａｔｉｖｅ ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタであるように図示されているが、ピクセル回路ＰＣは、ＰＭＯＳ（ｐｏｓｉｔｉｖｅ ｃｈａｎｎｅｌ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタで具現されるか、あるいはＮＭＯＳトランジスタとＰＭＯＳトランジスタとの組み合わせでも具現される。

図２に図示されているピクセルＰは、アナログ駆動方式で動作することができるが、本発明は、それに限定されるものではなく、デジタル駆動方式で動作するピクセルＰにも同一に適用される。

図３は、一実施形態による表示装置に適用される一例によるピクセルと、それに連結されたダミーピクセルとを図示した回路図である。

図３のピクセルＰは、図２に図示されたピクセル回路ＰＣと同一のピクセル回路ＰＣを有するように例示されている。ダミーピクセルＤＰは、ダミーピクセル回路ＤＰＣを含む。

ピクセルＰのピクセル回路ＰＣにおいて、第１ノードＮａは、ピクセルＰの発光素子Ｅの画素電極と分離可能に連結されるが、リペア工程によって分離される。第１ノードＮａによって、ピクセル回路ＰＣと分離された発光素子Ｅの画素電極は、リペア線ＲＬに連結可能に配置された後、リペア工程時に連結される。

ダミーピクセル回路ＤＰＣは、ピクセル回路ＰＣの第１ノードＮａ、第２ノードＮｂ、第３ノードＮｃ及び第４ノードＮｄにそれぞれ対応する第１ダミーノードないし第４ダミーノードを含みうる。第１ダミーノードないし第４ダミーノードは、それぞれ「ＤＮａ」、「ＤＮｂ」、「ＤＮｃ」及び「ＤＮｄ」と表示することができる。一例では、ダミーピクセル回路ＤＰＣは、回路構成の側面において、ピクセル回路ＰＣと同一でもある。他の例によれば、ダミーピクセル回路ＤＰＣは、ピクセル回路ＰＣと異なっていてもよい。

ダミーピクセルＤＰのダミーピクセル回路ＤＰＣにおいて、第１ダミーノードＤＮａは、リペア線ＲＬに連結されるか、あるいは連結可能に配置された後、リペア工程で連結される。図３を参照すれば、リペア線ＲＬは、ピクセルＰの発光素子Ｅの画素電極と、ダミーピクセル回路ＤＰＣとを連結することができる。

第２ダミーノードＤＮｂには、他のリペア線が連結される。他のリペア線は、ピクセルＰの周辺に位置する周辺ピクセルと、ダミーピクセル回路ＤＰＣとを連結することができる。詳細には、他のリペア線は、ピクセルＰの周辺ピクセルに供給された電源電圧ＥＬＶＤＤを、第２ダミーノードＤＮｂに印加することができる。それについて、以下で詳細に説明する。

第３ダミーノードＤＮｃは、走査線ＳＬｎ＋１から走査信号Ｓを受信し、第４ダミーノードＤＮｄは、データ線ＤＬからデータ信号Ｄを受信する。第４ダミーノードＤＮｄ及び第４ノードＮｄには、同一のデータ信号が印加される。

図４は、図１に図示された表示パネルの一例を概略的に示した図面である。

図４を参照すれば、説明の便宜のために、２個のピクセルＰと、１つのダミーピクセルＤＰとが図示される。第１ピクセルＰ１は、電源配線ＶＬ、第ｉ走査ラインＳＬｉ及び第ｊデータラインＤＬｊに連結される。第２ピクセルＰ２は、電源配線ＶＬ、第ｉ走査ラインＳＬｉ及び第ｊ−１データラインＤＬｊ−１に連結される。ダミーピクセルＤＰｊは、第ｊデータラインＤＬｊに連結される。

図４では、他のピクセル及び他のダミーピクセルに係わる図示が省略されている。また、他の走査ラインＳＬ、他のデータラインＤＬ、及び他のリペア線ＲＬに係わる図示も、やはり省略されている。図４では、ピクセル回路ＰＣ、発光素子Ｅ、ダミーピクセル回路ＤＰＣの構造を詳細に図示していないが、図３に図示されたところと詳細構造が同一でもある。

第１ピクセルＰ１及び第２ピクセルＰ２において、ピクセル回路ＰＣと発光素子Ｅは、分離可能に連結される。第１ピクセルＰ１の発光素子Ｅは、第１リペア線ＲＬ１に連結可能である。第１ピクセルＰ１のピクセル回路ＰＣの電源ノードは、電源配線ＶＬに連結され、第１リペア線ＲＬ１に連結可能である。第２ピクセルＰ２の発光素子Ｅは、第２リペア線ＲＬ２に連結可能である。第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、電源配線ＶＬに連結され、第２リペア線ＲＬ２に連結可能である。ダミーピクセルＤＰのダミーピクセル回路ＤＰＣは、第１リペア線ＲＬ１及び／または第２リペア線ＲＬ２に連結されるか、あるいは連結可能に具備される。

図５は、図４に図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。詳細には、図５は、図４に図示された表示パネルにおいて、第１ピクセルＰ１に不良が発生した場合を仮定し、同一列のダミーピクセルＤＰを利用して、第１ピクセルＰ１をリペアする方法について説明するための図面である。図５を参照すれば、第１ピクセルＰ１のリペアのために、第２ピクセルＰ２がさらに利用される。
図５を参照すれば、不良ピクセルである第１ピクセルＰ１の発光素子Ｅは、第１ピクセルＰ１のピクセル回路ＰＣから電気的に分離される。例えば、発光素子Ｅとピクセル回路ＰＣとの連結領域４１にレーザを照射して切断（ｃｕｔ）することにより、発光素子Ｅとピクセル回路Ｐは、互いに分離される。

第１ピクセルＰ１の発光素子Ｅは、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣ（詳細には、ダミーピクセル回路ＤＰＣの出力ノード）に電気的に連結される。そのために、第１ピクセルＰ１の発光素子Ｅの画素電極は、同一列の第１リペア線ＲＬ１に連結される。例えば、第１ピクセルＰ１の発光素子Ｅの画素電極に連結された連結部材（例えば、分岐配線）と、同一列の第１リペア線ＲＬ１との重畳領域４２に、レーザを照射することによって、発光素子Ｅの画素電極は、第１リペア線ＲＬ１に電気的に連結される。

ダミーピクセル回路ＤＰＣは、第１リペア線ＲＬ１に連結される。例えば、ダミーピクセル回路ＤＰＣの出力ノードに連結された連結部材（例えば、分岐配線）と、同一列の第１リペア線ＲＬ１との重畳領域４３に、レーザを照射することによって、ダミーピクセル回路ＤＰＣの出力ノードは、第１リペア線ＲＬ１に電気的に連結される。それによって、ダミーピクセル回路ＤＰＣの出力ノードから出力される駆動電流Ｉが、第１リペア線ＲＬ１を介して、第１ピクセルＰ１の発光素子Ｅに流れることができる。

第１ピクセルＰ１の発光素子Ｅは、駆動電流Ｉによって、データ信号Ｄｊに対応する輝度で発光する。互いに隣接する第１ピクセルＰ１と、第２ピクセルＰ２とに、それぞれ印加される電源電圧ＥＬＶＤＤ１，ＥＬＶＤＤ２の電圧レベルがほぼ同一であると仮定すれば、第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１が不良ピクセルではない場合の発光輝度とほぼ同一になる。また、第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１に隣接した第２ピクセルＰ２の発光輝度とほぼ同一になり、たとえ小差があるとしても、観察者は、当該小差を視認し難い。

ダミーピクセルＤＰのダミーピクセル回路ＤＰＣの電源ノードは、第２リペア線ＲＬ２を介して、不良ピクセルである第１ピクセルＰ１の周辺ピクセルである第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに電気的に連結される。そのために、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、同一列の第２リペア線ＲＬ２に連結される。例えば、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに連結された連結部材（例えば、分岐配線）と、同一列の第２リペア線ＲＬ２との重畳領域４４に、レーザを照射することによって、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、第２リペア線ＲＬ２に電気的に連結される。

ダミーピクセル回路ＤＰＣは、第２リペア線ＲＬ２に連結される。例えば、ダミーピクセル回路ＤＰＣの電源ノードに連結された連結部材（例えば、分岐配線）と、第２リペア線ＲＬ２との重畳領域４５に、レーザを照射することによって、ダミーピクセル回路ＤＰＣの電源ノードは、第２リペア線ＲＬ２に電気的に連結される。それによって、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに印加される電源電圧ＥＬＶＤＤ２が、ダミーピクセル回路ＤＰＣの電源ノードに印加される。

第２リペア線ＲＬ２自体にも、抵抗が含まれるので、ＩＲドロップが発生し、それによって、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２が、ダミーピクセル回路ＤＰＣに伝達される過程において、電圧レベルが若干低くなるが、その変化量は、無視することができるほど小さい。従って、第２ピクセルＰ２に印加される電源電圧ＥＬＶＤＤ２と、ダミーピクセルＤＰに印加される電源電圧ＥＬＶＤＤ２とのレベル差は、非常に小さく、そのような差によって発生する第１ピクセルＰ１と、第２ピクセルＰ２との輝度差は、観察者によって視認されない。

図５を参照すれば、結論として、第１リペア線ＲＬ１は、ダミーピクセル回路ＤＰＣから出力される駆動電流Ｉを、第１ピクセルＰ１の発光素子Ｅに伝達することができ、第２リペア線ＲＬ２は、第２ピクセルＰ２の駆動電源電圧ＥＬＶＤＤ２を、ダミーピクセル回路ＤＰＣの電源ノードに伝達することができる。

一方、不良ピクセルである第１ピクセルＰ１のピクセル回路ＰＣを非活性化するために、第１ピクセルＰ１の電源ノードは、例えば、レーザを利用して、電源配線ＶＬから分離される。

一方、図５では、第２ピクセルＰ２が、第１ピクセルＰ１と同一行に位置し、第１ピクセルＰ１の隣接列に位置することによって、結果として、第１ピクセルＰ１と、第２ピクセルＰ２とが互いに隣接する例が図示されているが、本発明の実施形態は、必ずしもそれに限定されるものではない。本発明の一実施形態において、第２ピクセルＰ２から電源電圧を持ってくる目的のうち一つは、リペアされた第１ピクセルＰ１の輝度が、周辺に比べて違和感がないようにするものである。従って、第２ピクセルＰ２は、第１ピクセルＰ１の隣接ピクセルではないとしても、第１ピクセルＰ１の周辺ピクセルならばよいのである。例えば、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２と、第１ピクセルＰ１の電源電圧ＥＬＶＤＤ１とが実質的に同一であるか、あるいは大差がないと判断される範囲内で、第１ピクセルＰ１のリペアに利用される第２ピクセルＰ２の位置が決定される。

図６は、図１に図示された表示パネルの他の例を概略的に示した図面である。

図６を参照すれば、図４と同様に、説明の便宜のために、２個のピクセルＰと、１つのダミーピクセルＤＰとが図示される。図６を参照すれば、図４の構成と同一の構成には、同一の図面符号を使用している。従って、以下で省略された内容であるとしても、図４で説明された表示パネルについて、以上で記述された内容は、図６の例による表示パネルにも適用される。

本実施形態では、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣは、第１リペア線ＲＬ１に連結されるか、あるいは連結可能に具備される。詳細には、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣの電源ノードと出力ノードは、第１リペア線ＲＬ１に連結されるか、あるいは連結可能に具備される。

図４と比較すれば、図６に図示されている一実施形態による表示パネルには、第１リペア線ＲＬ１と、第２リペア線ＲＬ２とを連結する補助リペア線ＳＲＬがさらに具備される。図６を参照すれば、本実施形態において、ダミーピクセル回路ＤＰＣの電源ノードに連結された連結部材と、ダミーピクセル回路ＤＰＣの出力ノードに連結された連結部材とが、いずれも第１リペア線ＲＬ１に連結可能に具備されていると見ることができる。その場合、ダミーピクセル回路ＤＰＣの電源ノードと、第２リペア線ＲＬ２との電気的経路を形成するために、補助リペア線ＳＲＬが利用される。

図７は、図６に図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。詳細には、図７は、図６に図示された表示パネルにおいて、第１ピクセルＰ１に不良が発生した場合を仮定し、同一列のダミーピクセルＤＰを利用して、第１ピクセルＰ１をリペアする方法について説明するための図面である。図７を参照すれば、第１ピクセルＰ１のリペアのために、第２ピクセルＰ２及び補助リペア線ＳＲＬがさらに利用される。

図７を参照すれば、不良ピクセルである第１ピクセルＰ１の発光素子Ｅは、第１ピクセルＰ１のピクセル回路ＰＣから電気的に分離される。例えば、発光素子Ｅと、ピクセル回路ＰＣとの連結領域６０１にレーザを照射し、切断（ｃｕｔ）することによって、発光素子Ｅとピクセル回路Ｐは、互いに分離される。

第１ピクセルＰ１の発光素子Ｅは、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣ（詳細には、ダミーピクセル回路ＤＰＣの出力ノード）に電気的に連結される。そのために、第１ピクセルＰ１の発光素子Ｅの画素電極は、同一列の第１リペア線ＲＬ１に連結される。例えば、第１ピクセルＰ１の発光素子Ｅの画素電極に連結された連結部材（例えば、分岐配線）と、同一列の第１リペア線ＲＬ１との重畳領域６１１に、レーザを照射することによって、発光素子Ｅの画素電極に連結された連結部材と、第１リペア線ＲＬ１とを連結する。それによって、発光素子Ｅの画素電極は、第１リペア線ＲＬ１に電気的に連結される。

ダミーピクセル回路ＤＰＣは、第１リペア線ＲＬ１に連結される。例えば、ダミーピクセル回路ＤＰＣの出力ノードに連結された連結部材（例えば、分岐配線）と、同一列の第１リペア線ＲＬ１との重畳領域６１２に、レーザを照射することによって、ダミーピクセル回路ＤＰＣの出力ノードは、第１リペア線ＲＬ１に電気的に連結される。それによって、ダミーピクセル回路ＤＰＣの出力ノードから出力される駆動電流Ｉが、第１リペア線ＲＬ１を介して、第１ピクセルＰ１の発光素子Ｅに流れることができる。

第１ピクセルＰ１の発光素子Ｅは、駆動電流Ｉによって、データ信号Ｄｊに対応する輝度で発光する。互いに隣接する第１ピクセルＰ１及び第２ピクセルＰ２に、それぞれ印加される電源電圧ＥＬＶＤＤ１，ＥＬＶＤＤ２の電圧レベルがほぼ同一であると仮定すれば、第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１が不良ピクセルではない場合の発光輝度とほぼ同一になる。また、第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１に隣接した第２ピクセルＰ２の発光輝度とほぼ同一になり、たとえ小差があるとしても、観察者は、小差を視認し難い。

ダミーピクセルＤＰのダミーピクセル回路ＤＰＣの電源ノードは、第２リペア線ＲＬ２を介して、不良ピクセルである第１ピクセルＰ１の周辺ピクセルである第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに電気的に連結される。そのために、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、同一列の第２リペア線ＲＬ２に連結される。例えば、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに連結された連結部材（例えば、分岐配線）と、同一列の第２リペア線ＲＬ２との重畳領域６１３に、レーザを照射することによって、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、第２リペア線ＲＬ２に電気的に連結される。

ダミーピクセル回路ＤＰＣと、第２リペア線ＲＬ２との電気的経路を形成するために、補助リペア線ＳＲＬが利用される。例えば、重畳領域６１４において、第２リペア線ＲＬ２と、補助リペア線ＳＲＬとを連結し、重畳領域６１５において、補助リペア線ＳＲＬと、第１リペア線ＲＬ１とを連結し、重畳領域６１６において、ダミーピクセル回路ＤＰＣの電源ノードに連結された連結部材（例えば、分岐配線）と、第１リペア線ＲＬ１とを連結する。それによって、ダミーピクセル回路ＤＰＣの電源ノードは、第２リペア線ＲＬ２に電気的に連結される。第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに印加される電源電圧ＥＬＶＤＤ２は、第２リペア線ＲＬ２、補助リペア線ＳＲＬ、第１リペア線ＲＬ１を経て、ダミーピクセル回路ＤＰＣの電源ノードに印加される。各重畳領域において、２つの導電部材間の連結は、レーザの照射によってなされる。

補助リペア線ＳＲＬにおいて、第１リペア線ＲＬ１と、第２リペア線ＲＬ２とを連結した部分の両外側６０３，６０４は、切断される。それによって、補助リペア線ＳＲＬの残り部分が、他の不良ピクセルのリペアに利用される。前記切断は、レーザの照射などの方法によって行われる。

図７を参照すれば、第１リペア線ＲＬ１は、ダミーピクセル回路ＤＰＣの出力電流を、第１ピクセルＰ１に伝達したり、あるいは第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２を、ダミーピクセル回路ＤＰＣに印加したりする。そのような２つの機能を遂行させるために、第１リペア線ＲＬ１を二つに分離することができる。例えば、第１リペア線ＲＬ１とダミーピクセル回路ＤＰＣの電源ノードとの連結部材の重畳領域６１６と、第１リペア線ＲＬ１とダミーピクセル回路ＤＰＣの出力ノードとの連結部材の重畳領域６１２との間６０２を切断することができる。

第２リペア線ＲＬ２、補助リペア線ＳＲＬ、第１リペア線ＲＬ１は、それら自体に配線抵抗を含むので、ＩＲドロップが発生する。それによって、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２が、ダミーピクセル回路ＤＰＣに伝達される過程で、電圧レベルが若干低くなる。しかし、その変化量は、無視することができるほど小さい。従って、第２ピクセルＰ２に印加される電源電圧ＥＬＶＤＤ２と、ダミーピクセルＤＰに印加される電源電圧ＥＬＶＤＤ２とのレベル差は、非常に小さく、そのような差によって発生する第１ピクセルＰ１と、第２ピクセルＰ２との輝度差は、観察者によって視認されない。

図７を参照すれば、結果として、第１リペア線ＲＬ１は、ダミーピクセル回路ＤＰＣの駆動電流Ｉを、第１ピクセルＰ１の発光素子Ｅに伝達することができ、第２リペア線ＲＬ２は、第２ピクセルＰ２の駆動電源電圧ＥＬＶＤＤ２を、ダミーピクセル回路ＤＰＣの電源ノードに伝達することができる。

一方、不良ピクセルである第１ピクセルＰ１のピクセル回路ＰＣを非活性化するために、第１ピクセルＰ１の電源ノードは、例えば、レーザを利用して、電源配線ＶＬから分離される。

一方、図７では、第２ピクセルＰ２が、第１ピクセルＰ１と同一行に位置し、第１ピクセルＰ１の隣接列に位置することによって、結果として、第１ピクセルＰ１と、第２ピクセルＰ２とが、互いに隣接する例が図示されているが、本発明の実施形態は、必ずしもそれに限定されるものではない。本発明の一実施形態において、第２ピクセルＰ２から電源電圧を持ってくる目的のうち一つは、リペアされた第１ピクセルＰ１の輝度が、周辺に比べて違和感がないようにするものである。従って、第２ピクセルＰ２は、第１ピクセルＰ１の隣接ピクセルではないとしても、第１ピクセルＰ１の周辺ピクセルならばよいのである。例えば、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２と、第１ピクセルＰ１の電源電圧ＥＬＶＤＤ１とが実質的に同一であるか、あるいは大差がないと判断される範囲内で、第１ピクセルＰ１のリペアに利用される第２ピクセルＰ２の位置が決定される。

図８は、図１に図示された表示パネルのさらに他の例を概略的に示した図面である。

図８を参照すれば、図４と同様に、説明の便宜のために、２個のピクセルＰと、１つのダミーピクセルＤＰとが図示される。以下で省略された内容であるとしても、図４で説明された表示パネルについて、以上で記述された内容は、図８の例による表示パネルにも適用される。

本実施形態では、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣは、第１リペア線ＲＬ１及び第２リペア線ＲＬ２に連結されるか、あるいは連結可能に具備される。詳細には、ダミーピクセルＤＰのダミーピクセル回路ＤＰＣの電源ノードと出力ノードは、第１リペア線ＲＬ１及び第２リペア線ＲＬ２に連結されるか、あるいは連結可能に具備される。例えば、図８に図示されているように、ダミーピクセル回路ＤＰＣの電源ノードの連結部材は、第１リペア線ＲＬ１及び第２リペア線ＲＬ２にいずれも連結可能に重畳され、ダミーピクセル回路ＤＰＣの出力ノードの連結部材は、第１リペア線ＲＬ１及び第２リペア線ＲＬ２にいずれも連結可能に重畳される。

そのような構造によれば、リペア工程によって、ダミーピクセル回路ＤＰＣから出力される駆動電流は、同一列のリペア線または隣接列のリペア線を介して、同一列のピクセルＰ２、または隣接列のピクセルＰ１に伝達される。また、リペア工程によって、ダミーピクセル回路ＤＰＣに印加される電源電圧は、同一列のリペア線、または隣接列のリペア線を介して、同一列のピクセルＰ２、または隣接列のピクセルＰ１から伝達される。図４ないし図７では、ダミーピクセルＤＰを利用して、同一列の不良ピクセルをリペアする例について説明した。図８及び図９では、ダミーピクセルＤＰを利用して、隣接列の不良ピクセルをリペアする例について説明する。

図９は、図８に図示された表示パネルにおいて、不良ピクセルをリペアする方法について説明するための図面である。

詳細には、図９は、図８に図示された表示パネルにおいて、第１ピクセルＰ１に不良が発生した場合を仮定し、隣接列のダミーピクセルＤＰを利用して、第１ピクセルＰ１をリペアする方法について説明するための図面である。図９を参照すれば、第１ピクセルＰ１のリペアのために、ダミーピクセルＤＰと同一列に具備された第２ピクセルＰ２がさらに利用される。

図９を参照すれば、不良ピクセルである第１ピクセルＰ１の発光素子Ｅは、第１ピクセルＰ１のピクセル回路ＰＣから電気的に分離される。例えば、発光素子Ｅと、ピクセル回路ＰＣとの連結領域９１にレーザを照射し、切断（ｃｕｔ）することによって、発光素子Ｅとピクセル回路Ｐは、互いに分離される。

第１ピクセルＰ１の発光素子Ｅは、隣接列のダミーピクセルＤＰのダミーピクセル回路ＤＰＣ（詳細には、ダミーピクセル回路ＤＰＣの出力ノード）に電気的に連結される。そのために、第１ピクセルＰ１の発光素子Ｅの画素電極は、同一列の第１リペア線ＲＬ１に連結される。例えば、第１ピクセルＰ１の発光素子Ｅの画素電極に連結された連結部材（例えば、分岐配線）と、同一列の第１リペア線ＲＬ１との重畳領域９２にレーザを照射することによって、重畳領域９２において、発光素子Ｅの画素電極に連結された連結部材と、第１リペア線ＲＬ１とを連結する。それによって発光素子Ｅの画素電極は、第１リペア線ＲＬ１に電気的に連結される。

ダミーピクセル回路ＤＰＣは、図９から分かるように、同一列のリペア線ＲＬ２だけではなく、隣接列のリペア線ＲＬ１にも、連結可能な状態に具備される。本実施形態において、ダミーピクセル回路ＤＰＣは、隣接列の第１リペア線ＲＬ１に連結される。例えば、ダミーピクセル回路ＤＰＣの出力ノードに連結された連結部材（例えば、分岐配線）と、隣接列の第１リペア線ＲＬ１との重畳領域９３に、レーザを照射することによって、ダミーピクセル回路ＤＰＣの出力ノードは、第１リペア線ＲＬ１に電気的に連結される。それによって、ダミーピクセル回路ＤＰＣの出力ノードから出力される駆動電流Ｉが、第１リペア線ＲＬ１を介して、第１ピクセルＰ１の発光素子Ｅに流れることができる。第１ピクセルＰ１の発光素子Ｅは、駆動電流Ｉによって、データ信号Ｄｊに対応する輝度で発光する。

ダミーピクセル回路ＤＰＣの電源ノードは、第２リペア線ＲＬ２を介して、不良ピクセルである第１ピクセルＰ１の隣接ピクセルである第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに電気的に連結される。そのために、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、同一列の第２リペア線ＲＬ２に連結される。例えば、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードに連結された連結部材（例えば、分岐配線）と、同一列の第２リペア線ＲＬ２との重畳領域９４に、レーザを照射することによって、第２ピクセルＰ２のピクセル回路ＰＣの電源ノードは、第２リペア線ＲＬ２に電気的に連結される。
互いに隣接する第１ピクセルＰ１と、第２ピクセルＰ２とにそれぞれ印加される電源電圧ＥＬＶＤＤ１，ＥＬＶＤＤ２の電圧レベルがほぼ同一であると仮定すれば、リペアされた第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１が不良ピクセルではない場合の発光輝度とほぼ同一になる。また、第１ピクセルＰ１の発光輝度は、第１ピクセルＰ１に隣接した第２ピクセルＰ２の発光輝度とほぼ同一になり、たとえ小差があるとしても、観察者は、小差を視認し難い。

第２リペア線ＲＬ２は、それ自体の配線抵抗を含むので、ＩＲドロップが発生する。それによって、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２が、ダミーピクセル回路ＤＰＣに伝達される過程で、電圧レベルが若干低くなる。しかし、その変化量は、無視することができるほど小さい。従って、第２ピクセルＰ２に印加される電源電圧ＥＬＶＤＤ２と、ダミーピクセルＤＰに印加される電源電圧ＥＬＶＤＤ２とのレベル差は、非常に小さく、そのような差によって発生する第１ピクセルＰ１と、第２ピクセルＰ２との輝度差は、観察者によって視認され難い。

図９を参照すれば、結果として、第１リペア線ＲＬ１は、ダミーピクセル回路ＤＰＣの駆動電流Ｉを、第１ピクセルＰ１の発光素子Ｅに伝達することができ、第２リペア線ＲＬ２は、第２ピクセルＰ２の駆動電源電圧ＥＬＶＤＤ２を、ダミーピクセル回路ＤＰＣの電源ノードに伝達する。

一方、不良ピクセルである第１ピクセルＰ１のピクセル回路ＰＣを非活性化するために、第１ピクセルＰ１の電源ノードは、例えば、レーザを利用して、電源配線ＶＬから分離される。

一方、図９では、第２ピクセルＰ２が、第１ピクセルＰ１と同一行に位置し、第１ピクセルＰ１の隣接列に位置することによって、結果として、第１ピクセルＰ１と第２ピクセルＰ２とが互いに隣接する例が図示されているが、本発明の実施形態は、必ずしもそれに限定されるものではない。本発明の一実施形態において、第２ピクセルＰ２から電源電圧を持ってくる目的のうち一つは、リペアされた第１ピクセルＰ１の輝度が、周辺に比べて違和感がないようにするのである。従って、第２ピクセルＰ２は、第１ピクセルＰ１の隣接ピクセルではないとしても、第１ピクセルＰ１の周辺ピクセルならばよいのである。例えば、第２ピクセルＰ２の電源電圧ＥＬＶＤＤ２と、第１ピクセルＰ１の電源電圧ＥＬＶＤＤ１とが実質的に同一であるか、あるいは大差がないと判断される範囲内で、第１ピクセルＰ１のリペアに利用される第２ピクセルＰ２の位置が決定される。

図４ないし図９を共に参照すれば、表示パネルに不良ピクセルＰ１が発生した場合、不良ピクセルＰ１のリペアのために、不良ピクセルＰ１と同一列のダミーピクセルＤＰが利用される。リペアに利用されたダミーピクセルＤＰに駆動電源を供給するために、不良ピクセルＰ１の周辺ピクセルＰ２が利用される。他の例によれば、表示パネルに不良ピクセルＰ１が発生した場合、不良ピクセルＰ１のリペアのために、不良ピクセルＰ１の隣接列のダミーピクセルＤＰが利用される。リペアに利用されたダミーピクセルＤＰに駆動電源を供給するために、ダミーピクセルＤＰと同一列に位置し、不良ピクセルＰ１に隣接する隣接ピクセルＰ２が利用される。

図５及び図７の例では、不良ピクセルの左側に位置する隣接ピクセルが、不良ピクセルのリペアに利用されたが、図９の例では、不良ピクセルの右側に位置する隣接ピクセルが、不良ピクセルのリペアに利用された。また、図５及び図７の例では、不良ピクセルの同一列のダミーピクセルが、不良ピクセルのリペアに利用されたが、図９の例では、不良ピクセルの隣接列のダミーピクセルが、不良ピクセルのリペアに利用された。そのように、前述の本発明の実施形態は、多様な変形が可能であるために、表示パネルに具備するダミーピクセル及びリペア線を最小化しながらも、不良ピクセルが発生する多様な場合において、不良ピクセルのリペアを行うことができる。

図１０は、本発明の一実施形態による、ピクセルと、ピクセル周辺の配線とを概略的に示している。

図１０を参照すれば、走査線ＳＬと、データ線ＤＬとに連結されたピクセルＰは、ピクセル回路ＰＣと、発光素子Ｅとを具備する。ピクセル回路ＰＣと発光素子Ｅは、切断部１０１で分離可能である。発光素子Ｅの画素電極に連結された連結部材１０２１は、重畳部１０２において、リペア線ＲＬと重畳され、リペア線ＲＬに連結可能である。ピクセル回路ＰＣの電源ノードに連結された連結部材１０３１は、電源配線ＶＬと連結され、重畳部１０３において、リペア線ＲＬと重畳され、リペア線ＲＬに連結可能である。重畳部１０３において、連結部材１０３１とリペア線ＲＬとが連結されれば、電源配線ＶＬとリペア線ＲＬとが連結される。一方、リペア線ＲＬは、ピクセルＰに駆動電流を供給するか、あるいは前記ピクセルＰからの電源電圧を他のところに伝達する。すなわち２つの重畳部１０２，１０３のうちいずれか１つの重畳部において、２つの導電部材が連結される。

図１１は、図１０に図示されたピクセル周辺の配線の一部を図示した平面図である。詳細には、図１１は、図１０の連結部材１０２１，１０３１、リペア線ＲＬ及び電源配線ＶＬの一部と、それらの重畳部１０２，１０３とを図示した平面図である。図１２は、図１１のＸＩＩ−ＸＩＩ’線を切断した断面図である。図１３は、図１０に図示されたピクセルの一部断面を図示した断面図である。詳細には、図１３は、ピクセル回路ＰＣの駆動トランジスタと、発光素子Ｅとの断面を概略的に示している。

図１２を参照すれば、基板１２１及びバッファ層１２２の上部に、電源連結部材１０３１を形成する。電源連結部材１０３１の上部には、第１絶縁膜１２３が形成され、第１絶縁膜１２３の上部に、電流連結部材１０２１が形成される。

図１１ないし図１３を共に参照すれば、電流連結部材１０２１は、ピクセル回路ＰＣの薄膜トランジスタを構成する１つの導電性電極、例えば、ゲート電極１３２と同一層に同一物質に形成される。電流連結部材１０２１の上部には、第２絶縁膜１２４が形成され、第２絶縁膜１２４の上部には、リペア線ＲＬが、重畳部１０２において、電流連結部材１０２１の少なくとも一部と重畳し、電流連結部材１０２１と連結可能な状態に形成される。

電源連結部材１０３１は、ピクセル回路ＰＣの薄膜トランジスタを構成する活性層１３１と同一層に同一物質に形成される。電源連結部材１０３１は、例えば、非晶質シリコン、結晶質シリコンまたは酸化物半導体によって形成される。電源連結部材１０３１の上部には、第１絶縁膜１２３及び第２絶縁膜１２４が形成され、第２絶縁膜１２４の上部には、コンタクトホールを介して、電源連結部材１０３１と連結された電源配線ＶＬが形成される。第２絶縁膜１２４の上部には、リペア線ＲＬが、重畳部１０３において、電源連結部材１０３１の少なくとも一部と重畳し、電源連結部材１０３１と連結可能な状態に形成される。

リペア線ＲＬは、ピクセル回路ＰＣの薄膜トランジスタを構成するソース電極１３３及びドレイン電極１３４と同一層に、同一物質によって形成される。

例えば、リペア線ＲＬが図１０に図示されているピクセルＰをリペアするために使用される場合、リペア線ＲＬは、ダミーピクセルから提供される駆動電流を、ピクセルの発光素子Ｅに提供することができる。そのために、まず、ピクセル回路ＰＣと発光画素Ｅとの切断部１０１を分離する。そして、重畳部１０２に介在された絶縁膜を破壊することができる。重畳部１０２の絶縁膜が破壊されれば、リペア線ＲＬは、連結部材１０２１を介して、発光素子Ｅに連結され、駆動電流を供給することができる。詳細には、リペア線ＲＬは、連結部材１０２１を介して、画素電極１３５に連結される。

他の例によって、リペア線ＲＬが、他の不良ピクセルをリペアするために使用され、そのために、図１０に図示されているピクセルＰから、前記不良ピクセルのリペアに利用されたダミーピクセル（図示せず）に電源電圧を提供するために使用される場合、リペア線ＲＬは、ピクセル回路ＰＣの電源ノードに供給される電源電圧を、ダミーピクセルに提供することができる。そのために、重畳部１０３において、２つの導電部材間に介在された絶縁膜を破壊することができる。重畳部１０３の絶縁膜が破壊されれば、リペア線ＲＬは、連結部材１０３１を介して、電源配線ＶＬと電気的に連結され、リペア線ＲＬに連結されたダミーピクセル（図示せず）に伝達される。

図１４は、本発明の一実施形態による、ダミーピクセルと、ダミーピクセル周辺の配線とを概略的に示している。

図１４を参照すれば、走査線ＤＳＬと、データ線ＤＬとに連結されたダミーピクセルＤＰは、ダミーピクセル回路ＤＰＣを具備する。図１４には、図示されていないが、ダミーピクセルＤＰは、回路素子として、発光素子Ｅに対応する回路をさらに含んでもよいということは、前述の通りである。ダミーピクセル回路ＤＰＣの出力ノードに連結された連結部材１０４１は、重畳部１０４において、リペア線ＲＬと重畳され、リペア線ＲＬに連結可能である。ダミーピクセル回路ＤＰＣの電源ノードに連結された連結部材１０５１は、重畳部１０５において、リペア線ＲＬと重畳され、リペア線ＲＬに連結可能である。一方、図１４では、電源連結部材１０４１と電流連結部材１０５１とがいずれもリペア線ＲＬに連結可能な例が図示されているが、前述の本発明の多様な実施形態によれば、ダミーピクセル回路ＤＰＣの電源連結部材１０４１と、電流連結部材１０５１は、互いに異なるリペア線ＲＬにそれぞれ連結可能である。または、ダミーピクセル回路ＤＰＣの電源連結部材１０４１と、電流連結部材１０５１は、互いに異なる２本のリペア線ＲＬいずれにも連結可能な状態に具備される。従って、本発明の実施形態は、図１４に限定されるものではない。

図１５は、図１４に図示されたダミーピクセル周辺の配線の一部を図示した平面図である。詳細には、図１５は、図１４の連結部材１０４１，１０５１及びリペア線ＲＬの一部と、それらの重畳部１０４，１０５とを図示した平面図である。図１６は、図１４のＸＶＩ−ＸＶＩ’線を切断した断面図である。図１７は、図１４に図示されたダミーピクセルの一部断面を図示した断面図である。詳細には、図１７は、図１４のダミーピクセル回路の駆動トランジスタと、図１４の連結部１０５との断面を概略的に示している。

図１６を参照すれば、基板１６１及びバッファ層１６２の上部に、電源連結部材１０４１を形成する。電源連結部材１０４１の上部には、第１絶縁膜１６３が形成され、第１絶縁膜１６３の上部に、電流連結部材１０５１が形成される。

図１５ないし図１７を共に参照すれば、電源連結部材１０４１は、ダミーピクセル回路ＤＰＣの薄膜トランジスタを構成する活性層１５１と同一層に、同一物質によって形成される。電源連結部材１０４１は、例えば、非晶質シリコン、結晶質シリコンまたは酸化物半導体によって形成される。電源連結部材１０４１の上部には、第１絶縁膜１６３及び第２絶縁膜１６４が形成され、第２絶縁膜１６４の上部には、リペア線ＲＬが重畳部１０４において、電源連結部材１０４１の少なくとも一部と重畳し、電源連結部材１０４１と連結可能な状態に形成される。図１７の電極１５３は、図１４の電源連結部材１０４１と電気的に連結され、駆動トランジスタに、電源電圧を供給することができる。

電流連結部材１０５１は、ダミーピクセル回路ＤＰＣの薄膜トランジスタを構成する１つの導電性電極、例えば、ゲート電極１５２と同一層に、同一物質によって形成される。電流連結部材１０５１の上部には、第２絶縁膜１６４が形成され、第２絶縁膜１６４の上部には、リペア線ＲＬが、重畳部１０５において、電流連結部材１０５１の少なくとも一部と重畳し、電流連結部材１０５１と連結可能な状態に形成される。

リペア線ＲＬは、ダミーピクセル回路ＤＰＣの薄膜トランジスタを構成するソース電極１５３及びドレイン電極１５４と同一層に、同一物質によって形成される。

例えば、リペア線ＲＬが、図１４に図示されているダミーピクセルから、不良ピクセルに駆動電流を伝達する場合、重畳部１０５に介在された絶縁膜を破壊することができる。重畳部１０５の絶縁膜が破壊されれば、ダミーピクセル回路ＤＰＣの出力ノードと、リペア線ＲＬとが電流連結部材１０５１を介して連結され、ダミーピクセル回路ＤＰＣの出力ノードから出力される駆動電流が連結部材１０５１を介してリペア線ＲＬに流れることができる。一方、ダミーピクセルＤＰのダミー画素電極１５５が、電流連結部材の役割を行うこともでき、その場合、ダミーピクセル回路ＤＰＣの出力ノードから出力される駆動電流は、ダミー画素電極１５５を介して、リペア線ＲＬに流れることができる。

他の例によって、リペア線ＲＬが、図１４に図示されたダミーピクセル回路ＤＰＣに電源電圧ＥＬＶＤＤを印加する場合、そのために、重畳部１０４に介在された絶縁膜を破壊することができる。重畳部１０４の絶縁膜が破壊されれば、ダミーピクセル回路ＤＰＣの電源ノードと、リペア線ＲＬとが連結部材１０４１を介して連結され、リペア線ＲＬから、ダミーピクセル回路ＤＰＣの電源ノードに、電源電圧ＥＬＶＤＤが印加される。

前述の本発明の実施形態によれば、ダミーピクセルを利用して、不良ピクセルをリペアし、不良ピクセルを正常駆動させる。前述の本発明の実施形態によれば、電源電圧配線のＩＲドロップによってリペアされた不良ピクセルと、前記不良ピクセルに隣接したピクセルとの間に発生する輝度差が低減または最小化される。前述の本発明の実施形態による効果は、ピクセル列当たり１本のリペア線を利用して具現可能である。すなわち、ピクセル列当たり複数のリペア線が具備されなくとも、本発明の実施形態が具現される。そのように、表示パネル内の配線を最小化することによって、表示パネルの開口率が上昇し、寄生キャパシタが低下する。

以上、本発明は、図面に図示された一実施形態を参照にして説明したが、それらは例示的なものに過ぎず、当該分野において当業者であるならば、それらから多様な変形及び実施形態の変形が可能であるという点を理解するであろう。従って、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決められるものである。

本発明の有機発光表示装置及びそのリペア方法は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。

１００ 表示装置、
１１０ 表示パネル、
１２０ 走査駆動部、
１２１，１６１ 基板、
１２２，１６２ バッファ層、
１２３，１６３ 第１絶縁膜、
１２４，１６４ 第２絶縁膜、
１３０ データ駆動部、
１３１，１５１ 活性層、
１３２，１５２ ゲート電極、
１３３，１５３ ソース電極、
１３４，１５４ ドレイン電極、
１３５ 画素電極、
１４０ 制御部、
１５０ 電源部、
１５５ ダミー画素電極、
１０２１，１０５１ 電流連結部材、
１０３１，１０４１ 電源連結部材、
ＡＡ 撮影領域、
ＤＡ ダミー領域、
Ｐ ピクセル、
ＤＰ ダミーピクセル、
ＰＣ ピクセル回路、
Ｅ 発光素子、
ＤＰＣ ダミーピクセル回路、
ＲＬ リペア線、
ＳＲＬ 補助リペア線。

Claims (13)

1. ダミーピクセル回路を含むダミーピクセルと、
   発光素子、及び前記発光素子と分離された第１ピクセル回路を含む第１ピクセルと、
   前記第１ピクセルと互いに異なるピクセル列に含まれた第２ピクセルと、
   前記第２ピクセルの第２ピクセル回路の電源ノードに電源電圧を供給する電源配線と、
   前記ダミーピクセル回路と前記発光素子とを連結し、前記ダミーピクセル回路から提供される駆動電流を、前記発光素子に伝達する第１リペア線と、
   前記ダミーピクセル回路と前記第２ピクセルの前記電源ノードとを連結する第２リペア線と、を含み、
   前記第１リペア線は、前記第１ピクセルの列に対応して具備され、
   前記第２リペア線は、前記第２ピクセルの列に対応して具備され、
   前記第１ピクセル及び前記第２ピクセルは、活性領域に配置され、前記ダミーピクセルは、前記活性領域外郭のダミー領域に配置される、
   有機発光表示装置。
2. 前記発光素子は、前記ダミーピクセル回路から提供される駆動電流によって発光し、
   前記電源ノードに供給される電源電圧を、前記ダミーピクセル回路に印加する、
   請求項１に記載の有機発光表示装置。
3. 前記第２ピクセルは、前記第１ピクセルに隣接することを特徴とする請求項１または２に記載の有機発光表示装置。
4. 前記第１ピクセルおよび前記第２ピクセルを含む複数のピクセルと、
   前記第１リペア線および前記第２リペア線を含む複数のリペア線と、を含み、
   前記ダミーピクセルは複数設けられ、
   前記複数のピクセルの各々は、列方向及び行方向に具備され、
   前記複数のリペア線及び前記複数のダミーピクセルの各々は、列ごとに具備され、
   前記発光素子に前記駆動電流を供給する前記ダミーピクセルは、前記第１ピクセルの列、または前記第２ピクセルの列に対応して具備されることを特徴とする請求項１〜３のいずれか１項に記載の有機発光表示装置。
5. 前記ダミーピクセル回路と、前記第２リペア線とを電気的に連結する補助リペア線をさらに含むことを特徴とする請求項１〜４のいずれか１項に記載の有機発光表示装置。
6. 前記補助リペア線は、前記第１リペア線と前記第２リペア線を連結することを特徴とする請求項５に記載の有機発光表示装置。
7. 前記第２ピクセルは、第２ピクセル回路及び前記第２ピクセル回路から提供される駆動電流によって発光する第２発光素子を含むことを特徴とする請求項１〜６のいずれか１項に記載の有機発光表示装置。
8. 有機発光表示装置のリペア方法において、
   前記有機発光表示装置は、
   ダミーピクセル回路を含む複数のダミーピクセルと、
   発光素子及びピクセル回路を含む複数のピクセルと、
   前記ピクセルのうち少なくとも一つと、前記ダミーピクセルのうち少なくとも一つとを連結する複数のリペア線と、を含み、
   前記リペア方法は、
   不良が発生した第１ピクセルの発光素子と、ピクセル回路とを電気的に分離する段階と、
   前記第１ピクセルの発光素子と、前記ダミーピクセル回路とを、第１リペア線によって電気的に連結する第１連結段階と、
   第２ピクセルのピクセル回路の電源ノード及び前記ダミーピクセル回路を、第２リペア線によって電気的に連結する第２連結段階と、を含む有機発光表示装置のリペア方法。
9. 前記ダミーピクセル回路から、前記第１ピクセルの発光素子に駆動電流が提供されるように、前記第１ピクセルの発光素子と前記ダミーピクセル回路とを、第１リペア線によって電気的に連結し、
   第２ピクセルの電源電圧が、前記ダミーピクセル回路に提供されるように、前記第２ピクセルのピクセル回路の電源ノード及び前記ダミーピクセル回路を、第２リペア線によって電気的に連結する
   請求項８に記載の有機発光表示装置のリペア方法。
10. 前記ピクセルは、列方向及び行方向に具備され、
    前記リペア線及び前記ダミーピクセルは、列ごとに具備され、
    前記第１リペア線及び前記第２リペア線は、互いに異なる列に対応して具備されることを特徴とする請求項８または９に記載の有機発光表示装置のリペア方法。
11. 前記第２連結段階は、
    前記第２ピクセルのピクセル回路の電源ノードを、前記第２リペア線に連結する段階と、
    前記ダミーピクセル回路のピクセル回路の出力ノードを、第１リペア線に連結する段階と、
    前記第１リペア線と、前記第２リペア線とを補助リペア線を利用して、連結する段階と、
    前記第１リペア線において、前記ダミーピクセル回路のピクセル回路の出力ノードが連結された第１地点と、前記ダミーピクセル回路の電源ノードが連結された第２地点とを電気的に分離する段階と、を含むことを特徴とする請求項８〜１０のいずれか１項に記載の有機発光表示装置のリペア方法。
12. 前記補助リペア線は、前記第１リペア線と連結された第１ノード、及び前記第２リペア線と連結された第２ノードを含み、前記第１ノード及び前記第２ノード間の区間の両外側を切断する段階をさらに含むことを特徴とする請求項１１に記載の有機発光表示装置のリペア方法。
13. 前記第１連結する段階は、
    前記第１ピクセルの発光素子と、前記第１リペア線との間に具備された第１絶縁部、及び前記ダミーピクセル回路と、前記第１リペア線との間に具備された第２絶縁部を破壊する段階を含み、
    前記第２連結する段階は、
    前記第２ピクセルのピクセル回路の電源ノードと、前記第２リペア線との間に具備された第３絶縁部、及び前記ダミーピクセル回路と、前記第２リペア線との間に具備された第４絶縁部を破壊する段階を含むことを特徴とする請求項８〜１２のいずれか１項に記載の有機発光表示装置のリペア方法。