KR20150044264A - 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법 - Google Patents

불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법 Download PDF

Info

Publication number
KR20150044264A
KR20150044264A KR20130123449A KR20130123449A KR20150044264A KR 20150044264 A KR20150044264 A KR 20150044264A KR 20130123449 A KR20130123449 A KR 20130123449A KR 20130123449 A KR20130123449 A KR 20130123449A KR 20150044264 A KR20150044264 A KR 20150044264A
Authority
KR
South Korea
Prior art keywords
erase
operation mode
mode
memory cells
memory
Prior art date
Application number
KR20130123449A
Other languages
English (en)
Other versions
KR102140512B1 (ko
Inventor
박현욱
박기태
정재용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130123449A priority Critical patent/KR102140512B1/ko
Priority to US14/467,920 priority patent/US9384837B2/en
Publication of KR20150044264A publication Critical patent/KR20150044264A/ko
Priority to US15/172,301 priority patent/US9767912B2/en
Priority to US15/687,564 priority patent/US10115466B2/en
Application granted granted Critical
Publication of KR102140512B1 publication Critical patent/KR102140512B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 시스템의 동작 방법은 제 1 동작 모드를 기반으로 동작하는 상기 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하는 단계; 및 상기 동작 모드가 변경될 때, 변경 소거 조건을 기반으로 상기 동작 모드가 변경된 메모리 셀들에 대하여 변경 소거 동작을 수행하는 단계를 포함하고, 상기 제 1 동작 모드로 동작시 제 1 소거 조건을 기반으로 노멀 소거 동작이 수행되고, 상기 제 2 동작 모드로 동작시 제 2 소거 조건을 기반으로 노멀 소거 동작이 수행되며, 상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 소거 조건이다.

Description

불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법{NONVOLATILE MEMORY DEVICEM, NONVOLATILE MEMORY SYSTEM INCLUDING NONVOLATILE MEMORY DEVICE AND OPERATING METHOD OF NONVOLATILE MEMORY SYSTEM}
본 발명은 반도체 메모리 장치에 관한 것으로 더욱 상세하게는 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, gallium arsenide), 인화 인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억 장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile Memory Device) 및 불휘발성 메모리 장치(Nonvolatile Memory Device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리 장치, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다.
최근에는 반도체 메모리의 집적도 향상을 위해, 하나의 메모리 셀에 2-비트 이상의 데이터를 저장하는 멀티 레벨 셀(MLC, Multi Level Cell)이 사용되고 있다. 그러나, MLC는 싱글 레벨 셀(SLC, Single Level Cell)보다 낮은 신뢰성 및 느린 동작 속도를 갖는다. 이에 따라, 장치의 수명 연장 및 성능 향상을 위하여 하나의 반도체 메모리에서 SLC 및 MLC를 가변하여 사용하는 메모리 장치가 제공되고 있다.
본 발명의 목적은 불휘발성 메모리 시스템이 동작 모드를 변경할 때, 소거 조건을 달리 하여 향상된 신뢰성을 갖는 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법을 제공하는데 있다.
본 발명의 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 시스템의 동작 방법은 제 1 동작 모드를 기반으로 동작하는 상기 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하는 단계; 및 상기 동작 모드가 변경될 때, 변경 소거 조건을 기반으로 상기 동작 모드가 변경된 메모리 셀들에 대하여 변경 소거 동작을 수행하는 단계를 포함하고, 상기 제 1 동작 모드로 동작시 제 1 소거 조건을 기반으로 노멀 소거 동작이 수행되고, 상기 제 2 동작 모드로 동작시 제 2 소거 조건을 기반으로 노멀 소거 동작이 수행되며, 상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 소거 조건이다.
실시 예로서, 상기 제 1 및 제 2 동작 모드들은 각각 상기 복수의 메모리 셀들에 저장되는 데이터 비트의 개수가 서로 다른 동작 모드이다.
실시 예로서, 상기 제 1 동작 모드는 하나의 메모리 셀에 1-비트의 데이터를 저장하는 싱글 레벨 셀을 기반으로 하는 동작 모드이고, 상기 제 2 동작 모드는 하나의 메모리 셀에 적어도 2-비트의 데이터를 저장하는 멀티 레벨 셀을 기반으로 하는 동작 모드이다.
실시 예로서, 상기 제 1 동작 모드는 하나의 메모리 셀에 적어도 2-비트의 데이터를 저장하는 멀티 레벨 셀을 기반으로 하는 동작 모드이고, 상기 제 2 동작 모드는 하나의 메모리 셀에 1-비트의 데이터를 저장하는 싱글 레벨 셀을 기반으로 하는 동작 모드이다.
실시 예로서, 상기 변경 소거 조건의 소거 검증 전압은 상기 제 2 동작 모드의 소거 검증 전압보다 낮거나 같다.
실시 예로서, 상기 변경 소거 조건을 기반으로 소거하는 단계는 상기 제 1 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계; 및 상기 노멀 소거 동작이 수행된 메모리 셀들에 대하여 상기 변경 소거 조건을 기반으로 재소거 동작을 수행하는 단계를 포함한다.
실시 예로서, 상기 동작 모드를 변경하는 단계는, 상기 메모리 셀들의 프로그램 및 소거 사이클 횟수를 감지하는 단계; 및 상기 감지된 프로그램 및 소거 사이클 횟수가 기준 값 이상인 경우, 상기 동작 모드를 변경하는 단계를 포함한다.
실시 예로서, 상기 동작 모드를 변경하는 단계는 외부 장치로부터 동작 모드 제어 신호를 수신하는 단계; 및 상기 수신된 동작 모드 제어 신호에 응답하여 동작 모드를 변경하는 단계를 포함한다.
실시 예로서, 상기 동작 모드 제어 신호는 동작 모드 정보 및 용량 정보를 포함하고, 상기 수신된 동작 모드 제어 신호에 응답하여 동작 모드를 변경하는 단계는, 상기 동작 모드 정보 및 상기 용량 정보를 기반으로 동작 모드를 변경할 영역을 할당하고, 상기 할당된 영역의 동작 모드를 변경하는 단계를 포함한다.
실시 예로서, 상기 변경 소거 조건을 기반으로 상기 변경 소거 동작을 수행한 이후, 상기 제 2 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계를 더 포함한다.
본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템은 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는 상기 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하고, 상기 불휘발성 메모리 장치는 변경 소거 조건을 기반으로 상기 제 2 동작 모드로 변경된 메모리 셀들에 대하여 변경 소거 동작을 수행하고, 상기 제 1 동작 모드로 동작하는 메모리 셀들을 제 1 소거 조건을 기반으로 소거하고, 상기 제 2 동작 모드로 동작하는 메모리 셀들을 제 2 소거 조건을 기반으로 소거하며, 상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다르다.
실시 예로서, 상기 제 1 동작 모드를 기반으로 동작하는 메모리 셀과 상기 제 2 동작 모드를 기반으로 동작하는 메모리 셀은 서로 다른 데이터 비트 개수를 저장한다.
실시 예로서, 상기 변경 소거 조건의 소거 검증 전압은 상기 제 2 소거 조건의 소거 검증 전압보다 낮거나 같다.
실시 예로서, 상기 메모리 컨트롤러는 상기 제 1 및 제 2 동작 모드로 동작하는 메모리 셀들에 대하여 각각 서로 다른 가중치를 적용하고, 상기 서로 다른 가중치가 적용된 메모리 셀들에 대하여 마모도 관리를 수행한다.
실시 예로서, 상기 메모리 컨트롤러는 상기 복수의 메모리 셀들 중 적어도 하나의 프로그램 및 소거 사이클 횟수가 기준 값 이상인 경우, 상기 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들 중 일부를 상기 제 2 동작 모드를 기반으로 동작하도록 동작 모드를 변경한다.
실시 예로서, 상기 메모리 컨트롤러는 외부 장치로부터 동작 모드 제어 신호를 수신하고, 상기 수신된 동작 모드 제어 신호를 기반으로 상기 동작 모드를 제어한다.
실시 예로서, 상기 동작 모드 제어 신호는 상기 복수의 메모리 셀들의 동작 모드 정보 및 용량 정보를 포함하고, 상기 메모리 컨트롤러는 상기 동작 모드 정보 및 용량 정보를 기반으로 상기 복수의 메모리 셀들 중 상기 용량 정보에 대응하는 메모리 셀들에 대하여 상기 동작 모드 정보에 대응하는 동작 모드로 변경한다.
본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 장치는 복수의 동작 모드들을 기반으로 동작하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이; 복수의 워드 라인들을 통해 상기 메모리 셀 어레이와 연결되는 어드레스 디코더; 복수의 비트 라인들을 통해 상기 메모리 셀 어레이와 연결되는 쓰기 및 읽기 회로; 그리고 외부로부터 제어 신호를 수신하여 상기 어드레스 디코더 및 상기 쓰기 및 읽기 회로를 제어하는 제어 로직을 포함하고, 상기 제어 신호는 상기 복수의 메모리 셀들 중 적어도 하나의 동작 모드 변경 정보를 포함하고, 상기 제어 신호에 응답하여, 상기 제어 로직은 변경 소거 조건을 기반으로 상기 복수의 메모리 셀들 중 적어도 하나를 소거하고, 상기 변경 소거 조건은 상기 복수의 동작 모드들 각각과 대응되는 복수의 소거 조건들 중 적어도 하나와 다른 소거 조건이다.
실시 예로서, 상기 제어 로직은 상기 변경 소거 조건을 기반으로 소거 동작을 수행한 이후 상기 변경된 동작 모드에 대응되는 소거 조건을 기반으로 상기 동작 모드가 변경된 메모리 셀들을 소거한다.
실시 예로서, 상기 변경 소거 조건의 소거 루프 횟수는 상기 제 1 및 제 2 소거 조건들의 소거 루프 횟수들 중 적어도 하나와 다르다.
실시 예로서, 상기 변경 소거 조건의 소거 전압은 상기 제 1 및 제 2 소거 조건들의 소거 전압들 중 적어도 하나와 다르다.
실시 예로서, 상기 변경 소거 조건의 소거 검증 전압은 상기 제 1 및 제 2 소거 조건들의 소거 검증 전압들 중 적어도 하나와 다르다.
본 발명의 또 다른 실시 예에 따른 복수의 메모리 셀들을 포함하는 메모리 시스템의 동작 방법은 제 1 동작 모드를 기반으로 동작하는 상기 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하는 단계; 및 상기 동작 모드가 변경될 때, 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계; 상기 프리-프로그램된 메모리 셀들을 변경 소거 조건을 기반으로 변경 소거 동작을 수행하는 단계를 포함하고, 상기 제 1 동작 모드로 동작시 제 1 소거 조건을 기반으로 노멀 소거 동작이 수행되고, 상기 제 2 동작 모드로 동작시 제 2 소거 조건을 기반으로 노멀 소거 동작이 수행되며, 상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 소거 조건이다.
실시 예로서, 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계는 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램 상태로 프로그램하는 단계를 포함하고, 상기 프리-프로그램 상태는 상기 제 1 동작 모드에 포함된 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태이다.
실시 예로서, 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계는 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램 상태로 프로그램하는 단계를 포함하고, 상기 프리-프로그램 상태는 상기 제 1 동작 모드에 포함된 복수의 프로그램 상태들 및 상기 제 2 동작 모드에 포함된 복수의 프로그램 상태들의 문턱 전압 산포들보다 높은 문턱 전압 산포를 갖는 상태이다.
실시 예로서, 상기 변경 소거 동작이 수행된 이후에 상기 제 2 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계를 더 포함한다.
본 발명에 따르면, 불휘발성 메모리 시스템은 동작 모드를 변경할 때, 변경 소거 조건을 기반으로 소거 동작을 수행한다. 이에 따라, 변경된 동작 모드에 대응되는 소거 상태의 문턱 전압이 최적의 상태를 갖게 되므로, 향상된 신뢰성을 갖는 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법이 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 2는 도 1에 도시된 불휘발성 메모리 시스템의 소프트웨어 계층을 보여주는 블록도이다.
도 3은 도 1에 도시된 불휘발성 메모리 장치(120)를 상세하게 보여주는 블록도이다.
도 4는 도 1에 도시된 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다.
도 5는 도 4에 도시된 제 1 및 제 2 동작 모드들을 기반으로 동작하는 메모리 블록들을 소거하는 방법을 설명하기 위한 도면이다.
도 6 및 도 7은 도 5에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면들이다.
도 8은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템의 소거 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다.
도 10은 도 9에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 11은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다.
도 12 내지 도 15는 도 11에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면들이다.
도 16은 본 발명의 실시 예에 따른 복수의 동작 모드의 문턱 전압 산포를 예시적으로 보여주는 도면이다.
도 17은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 18는 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다.
도 19은 도 18에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다.
도 20는 도 18에 도시된 불휘발성 메모리 시스템의 다른 동작을 설명하기 위한 도면이다.
도 21는 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 메모리 카드에 적용한 예를 보여준다.
도 22은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다.
도 23은 도 22에 도시된 SSD 컨트롤러(2210)의 구성을 예시적으로 보여주는 블록도이다.
도 24은 본 발명의 실시 예에 따른 데이터 저장 장치를 전자 장치로 구현한 예를 보여주는 블록도이다.
도 25는 본 발명에 따른 불휘발성 메모리 장치가 적용된 모바일 시스템을 예시적으로 보여주는 블록도이다.
도 26은 본 발명의 실시 예에 따른 3차원 구조를 갖는 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다.
도 27은 도 20에 도시된 제 1 메모리 블록을 예시적으로 보여주는 회로도이다.
이하에서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세하게 설명하기 위하여 본 발명의 실시 예들을 첨부된 도면들을 참조하여 설명하기로 한다.
본 발명에 따른 불휘발성 메모리 시스템은 복수의 동작 모드를 기반으로 동작할 수 있다. 예를 들어, 불휘발성 메모리 시스템은 제 1 동작 모드(예를 들어, 싱글 레벨 셀(SLC)을 기반으로 하는 동작 모드)를 기반으로 동작할 수 있다. 불휘발성 메모리 시스템은 제 1 동작 모드로 동작하는 도중에 제 2 동작 모드(예를 들어, 트리플 레벨 셀(TLC)을 기반으로 하는 동작 모드)로 변경할 수 있다. 이 때, 불휘발성 메모리 시스템은 메모리 셀들이 제 2 동작 모드(다시 말해서, 변경된 동작 모드)에 대응되는 최적의 문턱 전압 산포를 갖도록 변경 소거 조건(Change erase condition)을 기반으로 변경 소거 동작(Change Erase Operation)을 수행한다. 변경 소거 조건은 제 1 및 제 2 동작 모드들에서 적용되는 제 1 및 제 2 소거 조건들과 다른 소거 조건일 수 있다. 변경 소거 동작은 동작 모드가 변경될 메모리 셀들에 대하여 변경될 동작 모드에 대응되는 최적의 소거 상태가 되도록 하는 소거 동작이다. 따라서, 불휘발성 메모리 시스템의 동작 모드 변경시, 메모리 셀들은 변경된 동작 모드와 대응되는 최적의 소거 상태의 문턱 전압 산포를 갖기 때문에, 향상된 성능을 갖는 불휘발성 메모리 장치가 제공된다.
도 1은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 1을 참조하면, 불휘발성 메모리 시스템(100)은 메모리 컨트롤러(110) 및 불휘발성 메모리 장치(120)를 포함한다.
메모리 컨트롤러(110)는 외부 장치(예를 들어, 호스트, AP 등)로부터 수신된 신호들에 응답하여, 불휘발성 메모리 장치(120)를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(110)는 외부 장치로부터 수신된 쓰기 요청에 응답하여, 데이터(DATA), 어드레스(ADDR), 커맨드(CMD), 및 제어 신호(CTRL)를 불휘발성 메모리 장치(120)로 전송할 수 있다.
불휘발성 메모리 장치(120)는 메모리 컨트롤러(110)의 제어에 따라 데이터의 읽기, 쓰기, 소거 등의 동작들을 수행할 수 있다. 예시적으로, 불휘발성 메모리 장치(120)는 NAND 플래시, NOR 플래시, MRAM, ReRAM, PRAM 등과 같은 불휘발성 반도체 소자를 기반으로 제공될 수 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 시스템(100)은 동작 모드를 변경시킬 수 있다. 예를 들어, 불휘발성 메모리 시스템(100)은 외부 장치의 제어에 따라 동작 모드를 변경시킬 수 있다. 또는 불휘발성 메모리 시스템(100)은 프로그램 및 소거 사이클 횟수를 기반으로 동작 모드를 변경시킬 수 있다. 불휘발성 메모리 시스템(100)의 동작 모드 변경 방법은 도 11 내지 도 14를 참조하여 더욱 상세하게 설명된다.
예시적으로, 동작 모드는 불휘발성 메모리 장치(120)에 포함된 메모리 셀들 각각에 저장된 데이터 비트 수를 가리킬 수 있다. 예를 들어, 불휘발성 메모리 셀에 포함된 제 1 메모리 셀들이 싱글 레벨 셀(이하에서, "SLC"라 칭함.) 동작 모드로 동작하는 경우, 제 1 메모리 셀들 각각은 하나의 데이터 비트를 저장할 것이다. 불휘발성 메모리 셀에 포함된 제 2 메모리 셀들이 멀티 레벨 셀(이하에서, "MLC"라 칭함.) 동작 모드로 동작하는 경우, 제 2 메모리 셀들 각각은 적어도 두 개의 데이터 비트들을 저장할 것이다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(120)에 포함된 복수의 메모리 셀들 각각은 복수의 동작 모드들을 기반으로 동작할 수 있다.
도 2는 도 1에 도시된 불휘발성 메모리 시스템의 소프트웨어 계층을 보여주는 블록도이다. 도 2를 참조하면, 불휘발성 메모리 시스템(100)의 소프트웨어 계층은 애플리케이션(101), 파일 시스템(102), 플래시 변환 계층(111), 및 불휘발성 메모리 장치(120)를 포함한다.
애플리케이션(101)은 외부 장치(예를 들어, 호스트, AP 등)에서 구동되는 다양한 응용프로그램들을 가리킨다. 예를 들어, 애플리케이션(101)은 문서 편집기, 웹 브라우저, 영상 재생기, 게임 프로그램 등을 포함할 수 있다.
파일 시스템(102)은 파일 또는 데이터를 불휘발성 메모리 장치(120)에 저장할 경우, 이를 조직화하는 역할을 수행한다. 예를 들어, 파일 시스템(102)은 쓰기 요청에 따른 논리적 어드레스를 메모리 컨트롤러(110)로 제공할 수 있다. 파일 시스템(102)은 외부 장치의 운영체제(OS, Operating System)에 따라 다른 형태를 가질 수 있다. 예시적으로 파일 시스템(102)은 FAT(File Allocation Table), FAT32, NTFS(NT File System), HFS(Hierarchical File System), JSF2(Journaled File System2), XFS, ODS-5(On-Disk Structure-5), UDF, ZFS, UFS(Unix File System), ext2, ext3, ext4, ReiserFS, Reiser4, ISO 9660, Gnome VFS, BFS, 또는 WinFS 등을 포함할 수 있다. 예시적으로, 애플리케이션(101) 및 파일 시스템(102)은 외부 장치(예를 들어, 호스트, AP 등)에 의해 구동될 수 있다.
플래시 변환 계층(111, Flash Translation Layer, 이하에서, "FTL"이라 칭함.)은 불휘발성 메모리 장치(120)가 효율적으로 사용되도록 외부 장치 및 불휘발성 메모리 장치(120) 간 인터페이스를 제공할 수 있다. FTL(111)은 파일 시스템(102)에 의해 생성된 논리적 어드레스(logical address)를 수신하여, 불휘발성 메모리 장치(120)에서 사용 가능한 물리적 어드레스(physical address)로 변환하는 역할을 수행한다. FTL(111)은 이와 같은 어드레스 변환을 매핑 테이블을 통해 관리한다. 예시적으로, 플래시 변환 계층(111)은 메모리 컨트롤러(110)에 의해 구동될 수 있다.
예시적으로, 플래시 변환 계층(111)은 불휘발성 메모리 장치(120)의 동작 모드를 제어하도록 구성될 수 있다. 예를 들어, 불휘발성 메모리 장치(120)가 제 1 동작 모드(예를 들어, SLC 동작 모드)로 동작하는 경우, 128 비트의 데이터를 저장하기 위하여 적어도 128 개의 메모리 셀들이 필요할 것이다. 이 때, 플래시 변환 계층(111)은 수신된 데이터의 비트 수 및 불휘발성 메모리 장치(120)의 동작 모드를 기반으로 어드레스 변환을 수행할 것이다.
도 1 및 도 2를 참조하여 설명된 본 발명의 실시 예에 따르면, 불휘발성 메모리 시스템(100)은 복수의 동작 모드를 기반으로 동작할 수 있다. 불휘발성 메모리 시스템(100)은 동작 모드가 변경될 때, 변경 소거 조건(Change erase condition)을 기반으로 변경 소거 동작을 수행함으로써 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 3은 도 1에 도시된 불휘발성 메모리 장치(120)를 상세하게 보여주는 블록도이다. 도 3을 참조하면, 불휘발성 메모리 장치(120)는 메모리 셀 어레이(121), 어드레스 디코더(122), 쓰기 및 읽기 회로(123), 및 전압 발생기 및 제어 로직(124)을 포함한다.
메모리 셀 어레이(121)는 복수의 워드 라인들(WLs)을 통해 어드레스 디코더(122)와 연결되고, 복수의 비트 라인들(BLs)을 통해 쓰기 및 읽기 회로(123)와 연결된다. 메모리 셀 어레이(121)는 복수의 메모리 블록들을 포함한다. 복수의 메모리 블록들 각각은 복수의 페이지들로 구성된다. 복수의 페이지들은 복수의 메모리 셀들을 포함한다.
어드레스 디코더(122)는 복수의 워드 라인들(WLs)을 통해 메모리 셀 어레이(121)와 연결된다. 어드레스 디코더(122)는 전압 발생기/제어 로직(124)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(122)는 외부 장치로부터 어드레스(ADDR)를 수신한다.
어드레스 디코더(122)는 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하도록 구성된다. 디코딩된 행 어드레스를 이용하여, 어드레스 디코더(122)는 워드 라인들(WLs)을 선택한다. 어드레스 디코더(122)는 전압 발생기 및 제어 로직(124)로부터 다양한 전압들을 수신하고, 수신된 전압들을 워드 라인들(WLs)에 각각 전달할 수 있다.
또한, 어드레스 디코더(122)는 전달된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 디코딩된 열 어드레스(DCA)는 쓰기 및 읽기 회로(123)에 전달된다. 예시적으로, 어드레스 디코더(122)는 행 디코더, 열 디코더, 어드레스 버퍼 등과 같은 구성 요소들을 포함한다.
쓰기 및 읽기 회로(123)는 비트 라인들(BLs)을 통해 메모리 셀 어레이(121)에 연결되고, 외부와 데이터(Data)를 교환한다. 읽기 및 쓰기 회로(123)는 전압 발생기 및 제어 로직(124)의 제어에 응답하여 동작한다. 읽기 및 쓰기 회로(123)는 어드레스 디코더(122)로부터 디코딩된 열 어드레스(DCA)를 수신하도록 구성된다. 디코딩된 열 어드레스(DCA)를 이용하여, 읽기 및 쓰기 회로(123)는 비트 라인들(BLs)을 선택한다.
예시적으로, 읽기 및 쓰기 회로(123)는 페이지 버퍼(또는 페이지 레지스터), 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다. 다른 예로서, 읽기 및 쓰기 회로(123)는 감지 증폭기, 쓰기 드라이버, 열 선택 회로, 데이터 버퍼 등과 같은 구성 요소들을 포함한다.
전압 발생기 및 제어 로직(124)은 어드레스 디코더(122) 및 읽기 및 쓰기 회로(123)와 연결된다. 전압 발생기 및 제어 로직(124)은 불휘발성 메모리 장치(120)의 제반 동작을 제어하도록 구성된다. 전압 발생기 및 제어 로직(124)은 불휘발성 메모리 장치(120)에서 요구되는 다양한 전압들을 생성하도록 구성된다. 전압 발생기 및 제어 로직(124)은 외부로부터 전달되는 제어 신호(CTRL) 및 커맨드(CMD)에 응답하여 동작한다. 예시적으로, 전압 발생기 및 제어 로직(124)은 변경 소거 동작을 위한 전압들(예를 들어, 소거 전압, 소거 검증 전압 등)을 생성할 수 있다. 이 때, 전압 발생기 및 제어 로직(124)은 제 1 및 제 2 소거 조건들 및 변경 소거 조건들 각각에 대응하는 변경 소거 동작을 위한 전압들을 생성하도록 구성된다.
이하에서, 간결한 설명을 위하여, 불휘발성 메모리 장치(120)는 메모리 블록 단위를 기반으로 소거 동작을 수행하고, 동작 모드는 소거 단위를 기반으로 변경되는 것으로 가정한다. 즉, 불휘발성 메모리 장치(120)에 포함된 메모리 블록들은 복수의 동작 모드들을 기반으로 동작할 수 있고, 메모리 컨트롤러(110)의 제어에 따라 메모리 블록 단위로 동작 모드가 변경될 수 있다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 불휘발성 메모리 장치(120)는 메모리 블록, 서브 블록, 워드 라인, 페이지, 또는 메모리 셀 단위를 기반으로 소거 동작을 수행할 수 있고, 동작 모드의 변경 단위는 메모리 블록, 서브 블록, 워드 라인, 페이지, 또는 메모리 셀 단위가 적용될 수 있다.
또한, 이하에서, 제 1 동작 모드(MODE_1)는 싱글 레벨 셀(SLC; Single level cell) 동작 모드이고, 제 2 동작 모드(MODE_2)는 트리플 레벨 셀(TLC; Triple level cell) 동작 모드인 것으로 가정한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 제 1 및 제 2 동작 모드들(MODE_1, MODE_2) 각각은 싱글 레벨 셀(SLC), 또는 멀티 레벨 셀(MLC)과 같이 하나의 메모리 셀에 하나 또는 복수의 데이터 비트들을 저장하는 동작 모드로 확장될 수 있다.
도 4는 도 1에 도시된 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다. 도 4를 참조하면, S110 단계에서, 불휘발성 메모리 시스템(100)은 복수의 메모리 블록들 중 일부의 동작 모드를 변경할 수 있다. 예를 들어, 불휘발성 메모리 시스템(100)은 제 1 및 제 2 동작 모드(MODE_1, MODE_2)를 기반으로 동작할 수 있다. 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들에 대하여 제 2 동작 모드(MODE_2)를 기반으로 동작하도록 동작 모드를 변경할 수 있다. 또는 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 대하여 제 1 동작 모드(MODE_1)를 기반으로 동작하도록 동작 모드를 변경할 수 있다.
S120 단계에서, 불휘발성 메모리 시스템(100)은 제 1 및 제 2 소거 조건들(EC_1, EC_2) 중 적어도 하나와 다른 변경 소거 조건(EC_t, Change Erase Condition)을 기반으로 변경 소거 동작(Change Erase Operation)을 수행한다. 예를 들어, 불휘발성 메모리 시스템(100)의 동작 모드가 변경될 때, 제 1 및 제 2 소거 조건(EC_1, EC_2)중 적어도 하나와 다른 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작(Change Erase Operation)을 수행한다.
예시적으로, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들에 대하여 제 1 소거 조건(EC_1)을 기반으로 노멀 소거 동작을 수행한다. 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 대하여 제 2 소거 조건(EC_2)을 기반으로 노멀 소거 동작을 수행한다. 예시적으로, 노멀 소거 동작은 동작 모드의 변경이 없을 경우(다시 말해서, 제 1 또는 제 2 동작 모드를 기반으로 동작하는 도중에) 메모리 블록을 소거하는 소거 동작을 가리킨다.
예시적으로, 소거 조건은 소거 전압, 소거 검증 전압, 소거 루프 횟수 등과 같은 동작 조건들을 포함할 수 있다. 예시적으로, 변경 소거 동작은 동작 모드 변경이 발생된 후 1회 수행될 수 있다. 불휘발성 메모리 시스템(100)의 변경 소거 동작은 이하의 도면들을 참조하여 더욱 상세하게 설명된다.
S130 단계에서, 불휘발성 메모리 시스템(130)은 변경 소거 동작 이후에 제 1 및 제 2 소거 조건들(EC_1, EC_2) 중 어느 하나를 기반으로 노멀 소거 동작(Normal Erase Operation)을 수행한다. 예시적으로, 불휘발성 메모리 시스템(100)은 변경된 동작 모드에 대응되는 소거 조건(예를 들어, EC_1 및 EC_2 중 하나)을 기반으로 노멀 소거 동작을 수행할 수 있다.
도 5는 도 4에 도시된 제 1 및 제 2 동작 모드들을 기반으로 동작하는 메모리 블록들을 소거하는 방법을 설명하기 위한 도면이다. 도 5를 참조하면, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작할 수 있다. 이 경우, 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록에 포함된 메모리 셀들은 제 1 소거 상태(E1) 및 프로그램 상태(P10) 중 어느 하나의 상태를 갖도록 프로그램 될 것이다. 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록에 대하여 제 1 소거 조건(EC_1)을 기반으로 노멀 소거 동작을 수행한다. 다시 말해서, 소거 동작시 프로그램 상태(P10)에 대응하는 메모리 셀들이 제 1 소거 상태(E1)를 갖도록 노멀 소거 동작을 수행한다.
불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작할 수 있다. 이 경우, 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록에 포함된 메모리 셀들은 제 2 소거 상태(E2) 및 프로그램 상태들(P20~P26) 중 어느 하나의 상태를 갖도록 프로그램 될 것이다. 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 대하여 제 2 소거 조건(EC_2)을 기반으로 노멀 소거 동작을 수행할 수 있다. 다시 말해서, 소거 동작시 프로그램 상태들(P20~P26)에 대응하는 메모리 셀들이 제 2 소거 상태(E2)를 갖도록 노멀 소거 동작을 수행한다.
예시적으로, 제 1 소거 조건(EC_1)은 제 1 소거 검증 전압(Vvfy1)을 포함할 수 있다. 제 2 소거 조건(EC_2)은 제 2 소거 검증 전압(Vvfy2)을 포함할 수 있다. 제 1 소거 검증 전압(Vvfy1)은 제 2 소거 검증 전압(Vvfy2)보다 높을 수 있다.
예시적으로, 제 1 및 제 2 소거 상태들(E1, E2)은 각각 제 1 및 제 2 동작 모드들(MODE_1, MODE_2)에 대응하는 최적의 소거 상태 문턱 전압 산포일 수 있다. 예시적으로, 제 1 소거 상태(E1)의 문턱 전압 산포는 제 2 소거 상태(E2)의 문턱 전압 산포보다 높은 레벨을 가질 있다. 예시적으로, 제 1 소거 상태(E1)의 문턱 전압 산포는 제 2 소거 상태(E2)의 문턱 전압 산포보다 넓을 수 있다.
도 6 및 도 7은 도 5에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면들이다. 먼저, 도 6을 참조하면, 복수의 메모리 블록들 중 일부의 동작 모드가 제 1 동작 모드(MODE_1)에서 제 2 동작 모드(MODE_2)로 변경될 경우, 불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록들에 대하여 제 1 소거 조건(EC_1)을 기반으로 변경 소거 동작을 수행할 수 있다. 이 경우, 변경된 동작 모드가 변경된 메모리 블록들의 메모리 셀들의 소거 상태는 E2'와 같을 것이다.
제 2 동작 모드(MODE_2)로 변경된 메모리 블록들의 메모리 셀들은 제 2 소거 상태 및 프로그램 상태들(E2, P20~P26, 도 5 참조) 중 어느 하나의 상태를 갖도록 프로그램 된다. 그러나, 도 6에 도시된 바와 같이, 제 1 동작 모드(MODE_1)에서 제 2 동작 모드(MODE_2)로 동작 모드가 변경될 때, 제 2 동작 모드(MODE_2)로 동작 모드가 변경된 메모리 셀들은 E2'의 소거 상태를 갖게 된다. 즉, 제 1 소거 조건(EC_1)을 기반으로 변경 소거 동작을 수행할 경우, 제 2 동작 모드(MODE_2)의 프로그램 동작시 프로그램 에러가 발생할 수 있다. 따라서, 불휘발성 메모리 시스템의 신뢰성이 감소된다.
다음으로, 도 7을 참조하면, 복수의 메모리 블록들 중 일부의 동작 모드가 제 1 동작 모드(MODE_1)에서 제 2 동작 모드(MODE_2)로 변경될 경우, 불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 조건(EC_t)은 제 1 소거 상태(E1) 및 프로그램 상태(P10)의 메모리 셀들이 제 2 소거 상태(E2)를 갖도록 소거하는 소거 조건을 가리킨다. 이 경우, 제 2 동작 모드(MODE_2)를 기반으로 동작될 메모리 셀들은 제 2 소거 상태(E2)를 갖게 된다. 예시적으로, 제 2 소거 상태(E2)는 제 2 동작 모드(MODE_2)에 대응되는 소거 상태의 최적의 문턱 전압 산포를 가리킨다.
예시적으로, 변경 소거 조건(EC_t)은 제 2 검증 전압(Vvfy2)보다 낮거나 같은 소거 검증 전압을 포함할 수 있다. 예시적으로, 변경 소거 조건(EC_t)의 소거 전압은 제 1 소거 조건(EC_1)의 소거 전압보다 높을 수 있다. 예시적으로, 변경 소거 조건(EC_t)의 소거 루프 횟수는 제 1 소거 조건(EC_1)의 소거 루프 횟수보다 많을 수 있다.
상술된 본 발명의 실시 예에 따르면, 불휘발성 메모리 시스템(100)은 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행함으로써, 동작 모드가 변경된 메모리 블록들의 메모리 셀들은 변경된 동작 모드와 대응되는 최적의 소거 상태를 갖게 된다. 따라서, 동작 모드가 변경된 이 후의 프로그램 동작시, 프로그램 에러가 감소한다.
도 8은 본 발명의 다른 실시 예에 따른 불휘발성 메모리 시스템의 변경 소거 동작을 설명하기 위한 도면이다. 예시적으로, 도 8을 참조하여 제 2 동작 모드(MODE_2)에서 제 1 동작 모드(MODE_1)로 변경된 경우, 불휘발성 메모리 시스템(100)의 동작이 설명된다.
도 8을 참조하면, 불휘발성 메모리 시스템(100)의 복수의 메모리 블록들 중 일부는 제 2 동작 모드(MODE_2)를 기반으로 동작할 수 있다. 이 때, 복수의 메모리 블록들 중 일부의 메모리 셀들은 각각 제 2 소거 상태(E2) 및 프로그램 상태들(P20~P26) 중 어느 하나의 상태를 가질 것이다.
불휘발성 메모리 시스템(100)은 복수의 메모리 블록들 중 일부의 동작 모드를 제 2 동작 모드(MODE_2)에서 제 1 동작 모드(MODE_1)로 변경할 수 있다. 이 때, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)로 변경된 메모리 블록들의 메모리 셀들이 제 1 소거 상태(E1)의 문턱 전압 산포를 갖도록 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행할 수 있다. 또는 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)로 변경된 메모리 블록들의 메모리 셀들이 제 1 소거 상태(E1')의 문턱 전압 산포를 갖도록 변경 소거 동작을 수행할 수 있다.
예시적으로, 제 1 소거 상태(E1)의 문턱 전압 산포보다 낮은 문턱 전압 산포를 갖고 있는 메모리 셀들(예를 들어, 제 2 소거 상태(E2) 및 프로그램 상태들(P20, P21)을 갖는 메모리 셀들)의 변경 소거 동작은 생략될 수 있다. 또는 제 1 소거 상태(E1)의 문턱 전압 산포보다 낮은 문턱 전압 산포를 갖고 있는 메모리 셀들은 E1'의 상태를 갖도록 소거될 수 있다. 예시적으로, 변경 소거 조건(EC_t)의 소거 검증 전압은 제 1 소거 검증 전압(Vvfy1)보다 낮거나 같을 수 있다.
즉, 불휘발성 메모리 시스템(100)이 제 1 동작 모드(MODE)로 변경될 경우, 제 1 동작 모드(MODE_1)로 동작될 메모리 셀들이 제 1 소거 상태(E1)의 문턱 전압 산포를 갖기 때문에, 불휘발성 메모리 시스템(100)의 신뢰성이 향상된다.
도 9는 본 발명의 또 다른 실시 예에 다른 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다. 도 1 및 도 9를 참조하면, S110 단계에서, 불휘발성 메모리 시스템(100)은 동작 모드를 변경할 수 있다. S210 단계는 도 4의 S110 단계와 동일하다.
S220 단계에서, 불휘발성 메모리 시스템(100)은 노멀 소거 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 시스템(100)에 포함된 메모리 블록들의 동작 모드가 제 1 동작 모드(MODE_1)에서 제 2 동작 모드(MODE_2)로 변경될 수 있다. 이 때, 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)로 동작 모드가 변경된 메모리 블록들에 대하여 제 1 소거 조건(EC_1)(즉, 동작 모드가 변경되기 전의 동작 모드에 대응하는 소거 조건)을 기반으로 노멀 소거 동작을 수행한다. 노멀 소거 동작이 수행된 후에, 동작 모드가 변경된 메모리 블록들에 포함된 메모리 셀들은 제 1 동작 모드(MODE_1)에 대응되는 소거 상태를 가질 것이다.
S230 단계에서, 불휘발성 메모리 시스템(100)은 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 예를 들어, 불휘발성 메모리 시스템(100)은 노멀 소거 동작을 통해 소거된 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 동작이 수행된 후, 동작 모드가 변경된 메모리 블록들에 포함된 메모리 셀들은 변경된 동작 모드에 대응되는 최적의 소거 상태를 가질 것이다.
S240 단계에서, 불휘발성 메모리 시스템(100)은 변경된 동작 모드와 대응되는 소거 조건을 기반으로 노멀 소거 동작을 수행한다.
도 10은 도 9에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다. 도 9 및 도 10을 참조하면, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다.
이 때, 불휘발성 메모리 시스템(100)은 제 1 소거 조건(EC_1)을 기반으로 노멀 소거 동작을 수행할 수 있다. 제 1 소거 조건(EC_1)을 기반으로 노멀 소거 동작을 수행할 경우, 메모리 셀들은 E1'과 같은 문턱 전압 산포를 가질 것이다. 이 후, 불휘발성 메모리 시스템(100)은 E1'의 문턱 전압 산포를 갖는 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행할 수 있다. 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한 경우, 동작 모드가 변경된 메모리 블록들의 메모리 셀들은 최종적으로 제 2 소거 상태(E2)의 문턱 전압 산포를 가질 것이다.
즉, 도 7을 참조하여 설명된 동작 방법과 달리, 도 10에 도시된 동작 방법은 동작 모드가 변경되기 전의 동작 모드에 해당하는 소거 조건(EC_1)으로 노멀 소거 동작을 수행한 뒤, 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 더 수행한다.
도 11은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템의 동작을 보여주는 순서도이다. 도 1 및 도 11을 참조하면, S310 단계에서, 불휘발성 메모리 시스템(100)은 동작 모드를 변경할 수 있다. 예를 들어, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들 중 일부의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다.
S320 단계에서, 불휘발성 메모리 시스템(100)은 프리-프로그램 동작을 수행한다. 예를 들어, 불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록들에 대하여 프리-프로그램 동작을 수행한다. 예시적으로, 프리-프로그램 동작은 동작 모드가 변경된 메모리 블록들에 포함된 메모리 셀들을 프리-프로그램 상태를 갖도록 프로그램하는 동작을 가리킨다.
예시적으로, 프리-프로그램 상태는 변경 전 동작 모드에 대응되는 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태이거나, 또는 그보다 높은 문턱 전압 산포를 가질 수 있다. 또는, 프리-프로그램 상태는 복수의 동작 모드들 각각에 포함된 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태이거나, 또는 복수의 동작 모드들 각각에 포함된 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태보다 높은 문턱 전압 산포를 갖는 프로그램 상태일 수 있다.
S330 단계에서, 불휘발성 메모리 시스템(100)은 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 예를 들어, 불휘발성 메모리 시스템(100)은 프리-프로그램 상태를 갖는 메모리 셀들이 포함된 메모리 블록들에 대하여 변경 소거 동작을 수행한다. 변경 소거 동작이 완료된 후, 메모리 블록들에 포함된 메모리 셀들은 변경된 동작 모드에 대응되는 최적의 소거 상태를 가질 것이다.
S340 단계에서, 불휘발성 메모리 시스템(100)은 노멀 소거 동작을 수행할 수 있다. S340 단계는 도 4의 S130 단계와 동일하다.
도 12 내지 도 15는 도 11에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다. 먼저, 도 1 및 도 12를 참조하면, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)로 동작하는 메모리 블록들 중 일부의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다. 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 소거 상태(E1) 및 프로그램 상태(P10) 중 어느 하나의 상태를 가질 것이다.
불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록에 포함된 메모리 셀들에 대하여 프리 프로그램 동작(PRG_pre)을 수행한다. 프리-프로그램된 메모리 셀들은 프리-프로그램 상태(P_pre)를 가질 것이다. 예시적으로, 프리-프로그램 상태(P_pre)은 제 1 동작 모드(MODE_1)(즉, 동작 모드가 변경되기 전의 동작 모드)와 대응되는 프로그램 상태(P10)와 동일할 수 있다.
불휘발성 메모리 시스템(100)은 프리-프로그램 상태(P_pre)를 갖는 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 동작이 완료된 후의 메모리 셀들은 제 2 동작 모드(MODE_2)(즉, 변경된 동작 모드)와 대응되는 최적의 소거 상태(E2)를 가질 것이다.
다음으로, 도 1 및 도 13을 참조하면, 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들 중 일부의 동작 모드를 제 1 동작 모드(MODE_1)로 변경할 수 있다. 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 소거 상태(E2) 및 프로그램 상태들(P20~P26) 중 어느 하나의 상태를 가질 것이다.
불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록에 포함된 메모리 셀들에 대하여 프리 프로그램 동작(PRG_pre)을 수행한다. 프리-프로그램된 메모리 셀들은 프리-프로그램 상태(P_pre)를 가질 것이다. 예시적으로, 프리-프로그램 상태(P_pre)은 제 2 동작 모드(MODE_2)(즉, 동작 모드가 변경되기 전의 동작 모드)에 포함된 프로그램 상태(P26)(즉, 가장 높은 문턱 전압 산포를 갖는 프로그램 상태)와 동일할 수 있다.
불휘발성 메모리 시스템(100)은 프리-프로그램 상태(P_pre)를 갖는 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 동작이 완료된 후의 메모리 셀들은 제 1 동작 모드(MODE_1)(즉, 변경된 동작 모드)와 대응되는 최적의 소거 상태(E1)를 가질 것이다.
다음으로, 도 1 및 도 14를 참조하면, 불휘발성 메모리 시스템(100)은 제 1 동작 모드(MODE_1)로 동작하는 메모리 블록들 중 일부의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다. 제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 소거 상태(E1) 및 프로그램 상태(P10) 중 어느 하나의 상태를 가질 것이다.
불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록에 포함된 메모리 셀들에 대하여 프리 프로그램 동작(PRG_pre)을 수행한다. 프리-프로그램된 메모리 셀들은 프리-프로그램 상태(P_pre)를 가질 것이다. 예시적으로, 프리-프로그램 상태(P_pre')은 제 1 동작 모드(MODE_1)(즉, 동작 모드가 변경되기 전의 동작 모드)와 대응되는 프로그램 상태(P10)보다 높은 문턱 전압 산포를 갖는 상태일 수 있다.
불휘발성 메모리 시스템(100)은 프리-프로그램 상태(P_pre')를 갖는 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 동작이 완료된 후의 메모리 셀들은 제 2 동작 모드(MODE_2)(즉, 변경된 동작 모드)와 대응되는 최적의 소거 상태(E2)를 가질 것이다.
다음으로, 도 1 및 도 15를 참조하면, 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들 중 일부의 동작 모드를 제 1 동작 모드(MODE_1)로 변경할 수 있다. 제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 소거 상태(E2) 및 프로그램 상태들(P20~P26) 중 어느 하나의 상태를 가질 것이다.
불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록에 포함된 메모리 셀들에 대하여 프리 프로그램 동작(PRG_pre)을 수행한다. 프리-프로그램된 메모리 셀들은 프리-프로그램 상태(P_pre')를 가질 것이다. 예시적으로, 프리-프로그램 상태(P_pre)은 제 2 동작 모드(MODE_2)(즉, 동작 모드가 변경되기 전의 동작 모드)에 포함된 프로그램 상태(P26)(즉, 가장 높은 문턱 전압 산포를 갖는 프로그램 상태)보다 높은 문턱 전압 산포를 갖는 프로그램 상태를 가질 수 있다.
불휘발성 메모리 시스템(100)은 프리-프로그램 상태(P_pre)를 갖는 메모리 셀들에 대하여 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 변경 소거 동작이 완료된 후의 메모리 셀들은 제 1 동작 모드(MODE_1)(즉, 변경된 동작 모드)와 대응되는 최적의 소거 상태(E1)를 가질 것이다.
예시적으로, 도 14 및 도 15에 도시된 프리-프로그램 상태(P_pre')는 동일한 문턱 전압 산포를 가질 수 있다. 즉, 불휘발성 메모리 시스템(100)이 복수의 동작 모드들을 기반으로 동작할 경우, 프리-프로그램 상태(P_pre')는 복수의 동작 모드들 각각에 포함된 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태보다 높은 문턱 전압 산포를 갖는 상태일 수 있다.
상술된 본 발명의 또 다른 실시 예에 따르면, 불휘발성 메모리 시스템(100)은 동작 모드가 변경될 때, 프리-프로그램 동작을 수행한 후 변경 소거 동작을 수행한다. 따라서, 동작 모드가 변경된 메모리 블록들에 포함된 메모리 셀들이 변경된 동작 모드에 대응되는 최적의 소거 상태를 갖게 되므로, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 16은 본 발명의 실시 예에 따른 복수의 동작 모드의 문턱 전압 산포를 예시적으로 보여주는 도면이다. 도 1 및 도 10을 참조하면, 불휘발성 메모리 시스템(100)은 제 1 내지 제 4 동작 모드들(MODE_1~MODE_4)을 기반으로 동작할 수 있다. 예를 들어, 메모리 셀 어레이(121)는 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들은 각각 제 1 내지 제 4 동작 모드들(MODE_1~MODE_4) 중 어느 하나의 동작 모드로 동작할 수 있다. 불휘발성 메모리 시스템(100)은 복수의 메모리 블록들의 동작 모드를 변경할 수 있다.
제 1 동작 모드(MODE_1)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 제 1 소거 상태(E1) 및 프로그램 상태(P10) 중 어느 하나의 상태를 가질 수 있다. 예시적으로, 제 1 동작 모드(MODE_1)는 하나의 메모리 셀이 1-비트의 데이터를 저장하는 싱글 레벨 셀(SLC; Single Level Cell) 동작 모드를 가리킬 수 있다.
제 2 동작 모드(MODE_2)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 제 2 소거 상태(E2) 및 프로그램 상태(P20~P22) 중 어느 하나의 상태를 가질 수 있다. 시적으로, 제 2동작 모드(MODE_2)는 하나의 메모리 셀이 2-비트의 데이터를 저장하는 멀티 레벨 셀(MLC; Multi Level Cell) 동작 모드를 가리킬 수 있다.
제 3 동작 모드(MODE_3)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 제 3 소거 상태(E3) 및 프로그램 상태(P30~P36) 중 어느 하나의 상태를 가질 수 있다. 예시적으로, 제 3 동작 모드(MODE_3)는 하나의 메모리 셀이 3-비트의 데이터를 저장하는 트리플 레벨 셀(TLC; Triple Level Cell) 동작 모드를 가리킬 수 있다.
제 4 동작 모드(MODE_4)를 기반으로 동작하는 메모리 블록들에 포함된 메모리 셀들은 제 4 소거 상태(E4) 및 프로그램 상태(P40~P4E) 중 어느 하나의 상태를 가질 수 있다. 예시적으로, 제 4 동작 모드(MODE_4)는 하나의 메모리 셀이 4-비트의 데이터를 저장하는 쿼터 레벨 셀(QLC; Quarter Level Cell) 동작 모드를 가리킬 수 있다.
제 1 내지 제 4 동작 모드들(MODE_1~MODE_4) 각각에 대하여 불휘발성 메모리 시스템(100)은 제 1 내지 제 4 소거 조건들을 기반으로 노멀 소거 동작을 수행할 수 있다. 이 때, 메모리 블록들 중 적어도 하나의 동작 모드가 변경되는 경우, 불휘발성 메모리 시스템(100)은 동작 모드가 변경된 메모리 블록의 소거 상태가 변경된 동작 모드에 대응하는 최적의 문턱 전압 산포를 갖도록 변경 소거 조건(EC_t)을 기반으로 변경 소거 동작을 수행한다. 예를 들어, 메모리 블록의 동작 모드가 제 1 동작 모드(MODE_1)에서 제 4 동작 모드(MODE_4)로 바뀌는 경우, 불휘발성 메모리 시스템(100)은 제 1 소거 상태(E1) 및 프로그램 상태(P10)를 갖는 메모리 셀들이 제 4 소거 상태(E4)의 문턱 전압 산포를 갖도록 변경 소거 조건(EC_t)을 기반으로 메모리 블록을 소거한다.
예시적으로, 변경 소거 조건은 다양한 소거 조건들을 포함할 수 있다. 예를 들어, 변경 소거 조건은 제 1 내지 제 4 소거 조건들과 소거 검증 전압, 소거 전압, 소거 루프 횟수 등을 서로 다르게 하여 변경된 동작 모드에 대응되는 소거 상태가 최적의 문턱 전압 산포를 갖도록 하는 소거 조건일 수 있다.
예시적으로, 제 1 및 제 2 동작 모드들 간의 동작 모드 변경(ⓛ), 제 2 및 제 3 동작 모드들 간의 동작 모드 변경(②), 제 3 및 제 4 동작 모드들 간의 동작 모드 변경(③), 제 1 및 제 3 동작 모드들 간의 동작 모드 변경(④), 제 2 및 제 4 동작 모드들 간의 동작 모드 변경(⑤), 및 제 1 및 제 4 동작 모드들 간의 동작 모드 변경(⑥) 각각에 대한 변경 소거 조건들은 서로 다를 수 있다.
뿐만 아니라, 불휘발성 메모리 시스템(100)은 제 1 내지 제 4 동작 모드들(MODE_1, MODE_2, MODE_3, MODE4)을 기반으로 동작하는 것으로 가정하였으나, 본 발명의 기술적 사상이 이에 한정되는 것은 아니다. 본 발명의 실시 예에 따르면, 불휘발성 메모리 시스템(100)은 복수의 동작 모드를 기반으로 동작할 수 있다. 또한, 불휘발성 메모리 시스템(100)은 메모리 블록, 서브 블록, 페이지, 또는 메모리 셀 단위로 소거 동작을 수행할 수 있고, 불휘발성 메모리 시스템(100)의 동작 모드는 불휘발성 메모리 장치(120)의 상술된 소거 단위를 기반으로 적용될 수 있다.
또한, 동작 모드가 변경될 경우, 불휘발성 메모리 시스템(100)은 도 1 내지 도 15를 참조하여 설명된 동작 방법들을 기반으로 변경 소거 동작을 수행할 수 있다.
예시적으로, 프리-프로그램 상태(P_pre', 도 14 및 도 15 참조)는 제 4 동작 모드(MODE_4)의 프로그램 상태(P4E)와 동일하거나, 또는 프로그램 상태(P4E)보다 높은 문턱 전압 산포를 가질 수 있다.
상술된 본 발명의 실시 예에 따르면, 불휘발성 메모리 시스템(100)의 동작 모드가 변경될 경우, 불휘발성 메모리 시스템(100)은 변경 소거 조건을 기반으로 변경 소거 동작을 수행한다. 변경 소거 조건은 변경된 동작 모드에 대응하는 소거 상태의 최적의 문턱 전압 산포가 되기 위한 소거 조건을 가리킨다. 따라서, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 17은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다. 도 1 및 도 17을 참조하면, 불휘발성 메모리 시스템(100)은 프로그램 및 소거 사이클(이하에서, 'P/E 사이클'이라 칭함.) 횟수를 기반으로 동작 모드를 변경시킬 수 있다. 예를 들어, 불휘발성 메모리 시스템(100)의 P/E 사이클 횟수가 제 1 기준 값(1K)이 될 때까지, 불휘발성 메모리 시스템(100)은 제 4 동작 모드(MODE_4, 예를 들어, QLC)를 기반으로 동작할 수 있다.
P/E 사이클 횟수가 제 1 기준 값(1K)을 초과한 경우, 불휘발성 메모리 시스템(100)은 동작 모드를 제 3 동작 모드(MODE_3, 예를 들어, TLC)로 변경할 수 있다. 이 후, P/E 사이클 횟수가 제 2 기준 값(10K)이 될 때까지 불휘발성 메모리 시스템(100)은 제 3 동작 모드(MODE_3)를 유지할 수 있다.
P/E 사이클 횟수가 제 2 기준 값(10K)을 초과한 경우, 불휘발성 메모리 시스템(100)은 동작 모드를 제 2 동작 모드(MODE_2, 예를 들어, MLC)로 변경할 수 있다. 이 후, P/E 사이클 횟수가 제 3 기준 값(100K)이 될 때까지 불휘발성 메모리 시스템(100)은 제 2 동작 모드(MODE_2)를 유지할 수 있다.
P/E 사이클 횟수가 제 3 기준 값(100K)을 초과한 경우, 불휘발성 메모리 시스템(100)은 동작 모드를 제 3 동작 모드(MODE_3, 예를 들어, SLC)로 변경할 수 있다.
예시적으로, 제 1 내지 제 4 동작 모드들(MODE_1~MODE_4)은 각각 서로 다른 저장 용량 및 신뢰도를 가질 수 있다. 예를 들어, 제 4 동작 모드(MODE_4)는 다른 동작 모드들(MODE_1, MODE_2, MODE_3)과 비교하여 하나의 메모리 셀에 가장 많은 데이터 비트들을 저장할 수 있으나, 메모리 셀의 열화가 가장 심하고, 가장 낮은 신뢰성을 가질 것이다. 이와 반대로, 제 1 동작 모드(MODE_1)는 다른 동작 모드들(MODE_2, MODE_3, MODE_4)과 비교하여 하나의 메모리 셀에 가장 적은 데이터 비트를 저장할 수 있으나, 메모리 셀의 열화가 가장 작고, 가장 높은 신뢰성을 가질 것이다.
즉, 불휘발성 메모리 시스템(100)은 P/E 사이클이 증가할수록, 데이터 저장 용량은 감소하지만, 메모리 셀들의 열화가 작고 신뢰성이 향상되는 방향으로 동작 모드를 변경할 것이다. 따라서, 불휘발성 메모리 시스템의 수명 및 신뢰성이 향상된다.
예시적으로, 불휘발성 메모리 시스템(100)은 동작 모드 변경시 도 1 내지 도 16을 참조하여 설명된 변경 소거 조건을 기반으로 변경 소거 동작을 수행할 수 있다.
도 18은 본 발명의 또 다른 실시 예에 따른 불휘발성 메모리 시스템을 보여주는 블록도이다. 도 18을 참조하면, 불휘발성 메모리 시스템(200)은 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)를 포함한다. 메모리 컨트롤러(210) 및 불휘발성 메모리 장치(220)는 도 1을 참조하여 설명되었으므로, 이에 대한 상세한 설명은 생략된다.
메모리 컨트롤러(210)는 외부 장치(예를 들어, 호스트, AP 등)로부터 동작 모드 제어 신호(MODE)를 수신할 수 있다. 동작 모드 제어 신호(MODE)는 불휘발성 메모리 시스템(200)의 동작 모드를 제어하는 신호일 수 있다. 메모리 컨트롤러(210)는 수신된 동작 모드 제어 신호(MODE)에 응답하여, 불휘발성 메모리 시스템(200)의 동작 모드를 제어할 수 있다. 예를 들어, 불휘발성 메모리 시스템(200)은 제 1 내지 제 4 동작 모드들(MODE_1~MODE_4, 도 10 참조)을 기반으로 동작할 수 있다. 동작 모드 제어 신호(MODE)는 제 1 내지 제 4 동작 모드들(MODE1~MODE_4) 중 어느 하나에 대응하는 동작 모드 정보 및 용량 정보를 포함할 수 있다. 메모리 컨트롤러(210)는 수신된 동작 모드 제어 신호(MODE)에 응답하여, 용량 정보 및 동작 모드 정보를 기반으로 용량 정보에 대응하는 메모리 용량에 대하여 동작 모드를 변경할 수 있다.
예시적으로, 메모리 컨트롤러(210)는 불휘발성 메모리 장치(220)로 제어 신호(CTRL)를 전송할 수 있다. 제어 신호(CTRL)는 동작 모드 변경 정보를 포함할 수 있다. 불휘발성 메모리 장치(220)는 수신된 제어 신호(CTRL)에 응답하여 동작 모드 변경 정보에 대응하는 동작 모드가 되도록 복수의 메모리 블록들의 동작 모드를 제어할 수 있다. 이 때, 불휘발성 메모리 장치(220)는 수신된 제어 신호(CTRL)에 응답하여, 변경 소거 조건을 기반으로 변경 소거 동작을 수행할 것이다.
예시적으로, 사용자는 불휘발성 메모리 시스템(200)의 사용 용도에 맞도록 불휘발성 메모리 시스템(200)의 동작 모드를 변경할 수 있다. 예를 들어, 제 1, 제 2, 제 3, 및 제 4 동작 모드들(MODE_1, MODE_2, MODE_3, MODE_4)의 순으로 빠른 동작 속도, 작은 용량, 및 높은 신뢰성을 가질 수 있다. 불휘발성 메모리 시스템(200)의 빠른 동작 속도 및 높은 신뢰성이 요구되는 경우, 사용자는 불휘발성 메모리 시스템(200)이 제 1 동작 모드(MODE_1)를 기반으로 동작하도록 동작 모드를 설정할 수 있다. 이와 달리, 불휘발성 메모리 시스템(200)의 큰 저장 용량이 요구되는 경우, 사용자는 불휘발성 메모리 시스템(200)이 제 4 동작 모드(MODE_4)를 기반으로 동작하도록 동작 모드를 설정할 수 있다. 동작 모드 제어 신호(MODE)는 사용자에 의해 설정된 동작 모드를 기반으로 생성될 수 있다.
예시적으로, 불휘발성 메모리 시스템(200)이 동작 모드 제어 신호(MODE)에 따라 동작 모드를 변경할 경우, 도 1 내지 도 10을 참조하여 설명된 소거 방법을 기반으로 변경 소거 동작을 수행할 수 있다. 즉, 불휘발성 메모리 시스템(200)이 변경될 동작 모드에 대응하는 소거 상태가 최적의 문턱 전압 산포를 갖도록 변경 소거 조건을 기반으로 변경 소거 동작을 수행함으로써, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
예시적으로, 메모리 컨트롤러(210)는 복수의 동작 모드들 각각에 대해 서로 다른 가중치를 적용하여 마모도 관리(wear leveling)를 수행할 수 있다. 예를 들어, 불휘발성 메모리 시스템(200)이 제 1 동작 모드(MODE_1, 도 10 참조)로 동작할 경우와 제 3 동작 모드(MODE_3, 도 10 참조)로 동작할 경우의 마모도는 서로 다를 것이다. 다시 말해서, 제 1 동작 모드(MODE_1)에서의 P/E 사이클 횟수가 1K인 경우와 제 3 동작 모드(MODE_3)에서의 P/E 사이클 횟수가 1K인 경우의 마모도는 서로 다를 수 있다.
메모리 컨트롤러(210)는 제 1 내지 제 4 동작 모드들 각각에 대하여 서로 다른 가중치를 부여할 수 있다. 표 1은 제 1 내지 제 4 동작 모드들(MODE_1~MODE_2) 각각에 대한 가중치를 예시적으로 보여준다.
MODE MODE_1 MODE_2 MODE_3 MODE_4
가중치 a b c d
가중치가 적용된
P/E 사이클 횟수		 a*P/E b*P/E c*P/E d*P/E
표 1을 참조하면, a, b, c, 및 d는 제 1 내지 제 4 동작 모드들(MODE_1~MODE_4) 각각에 대한 가중치를 가리킨다. P/E는 P/E 사이클 횟수를 가리킨다. 예시적으로, 제 1 동작 모드(MODE_1)의 가중치(a)는 다른 가중치들(b, c, d)보다 작을 수 있다. 제 4 동작 모드(MODE_4)의 가중치(d)는 다른 가중치들(a, b, c)보다 클 수 있다. 즉, 제 4 동작 모드(MODE_4)는 하나의 메모리 셀에 가장 많은 데이터 비트를 저장하기 때문에 제 4 동작 모드(MODE_4)를 기반으로 동작하는 메모리 셀은 가장 빨리 열화될 수 있다. 따라서, 복수의 동작 모드를 기반으로 메모리 셀들의 복수의 동작 모드들 각각에 대하여 서로 다른 가중치를 적용함으로써, 복수의 동작 모드들에 대한 마모도가 평준화될 수 있다. 예를 들어, 제 1 메모리 블록이 제 1 동작 모드(MODE_1)를 기반으로 1K의 P/E 사이클 횟수만큼 동작한 후, 제 3 동작 모드(MODE_3)를 기반으로 1K의 P/E 사이클 횟수만큼 동작한 경우, 누적된 P/E 사이클 횟수는 (a*1K + c*1K)일 것이다. 즉, 메모리 컨트롤러(210)는 변환된 P/E 사이클 횟수를 적용하여 마모도 관리을 수행하기 때문에, 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
예시적으로, 도 17을 참조하여 설명된 메모리 컨트롤러(210)의 동작(예를 들어, 동작 모드 제어, 가중치를 적용한 마모도 관리)은 FTL 계층(111, 도 2 참조)에서 수행될 수 있다.
상술된 본 발명의 또 다른 실시 예에 따르면, 불휘발성 메모리 시스템(200)은 외부 장치의 제어에 따라 동작 모드를 변경할 수 있다. 동작 모드가 변경될 때, 불휘발성 메모리 시스템(200)은 변경될 동작 모드에 대응하는 소거 상태가 최적의 문턱 전압 산포를 갖도록 소거 동작을 수행할 수 있다.
또한, 메모리 컨트롤러(210)는 복수의 동작 모드들 각각에 대하여 서로 다른 가중치를 적용함으로써, 복수의 동작 모드들 각각에 대한 마모도를 평준화할 수 있다. 메모리 컨트롤러는 평준화된 마모도를 기준으로 웨어 레벨링을 수행하여 향상된 신뢰성을 갖는 불휘발성 메모리 시스템이 제공된다.
도 19는은 도 18에 도시된 불휘발성 메모리 시스템의 동작을 설명하기 위한 도면이다. 예시적으로, 도 13에 도시된 메모리 셀 어레이(211)는 제 1 내지 제 6 블록들(BLK1~BLK6)을 포함하는 것으로 가정한다. 제 1 내지 제 3 블록들(BLK1~BLK3)은 제 1 동작 모들(MODE_1)를 기반으로 동작하고, 제 4 내지 제 6 블록들(BLK1~BLK6)은 제 2 동작 모드들(MODE_2)를 기반으로 동작하는 것으로 가정한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 메모리 셀 어레이(211)에 포함되는 메모리 블록들의 개수는 감소 또는 증가될 수 있다.
도 18 및 도 19을 참조하면, 제 1 내지 제 3 블록들(BLK1~BLK3)은 각각 제 1 동작 모드(MODE_1)를 기반으로 동작한다. 제 4 내지 제 6 블록들(BLK1~BLK6)은 각각 제 2 동작 모드(MODE_2)를 기반으로 동작한다.
도 18을 참조하여 설명된 바와 같이, 메모리 컨트롤러(210)는 메모리 블록들의 동작 모드를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(210)는 동작 모드 제어 신호(MODE)를 수신하고, 수신된 동작 모드 제어 신호(MODE)에 응답하여 제 2 및 제 3 블록들(BLK2, BLK3)의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다. 예시적으로, 메모리 컨트롤러(210)의 동작 모드 변경은 FTL 계층에서 수행될 수 있다. 예시적으로, 불휘발성 메모리 장치(220)는 동작 모드가 변경된 제 2 및 제 3 블록들(BLK2, BLK3)에 대하여 도 1 내지 도 12를 참조하여 설명된 소거 동작을 수행할 수 있다. 예를 들어, 불휘발성 메모리 장치(210)는 변경 소거 조건(EC_t)을 기반으로 동작 모드가 변경된 제 2 및 제 3 블록들(BLK2, BLK3)을 소거할 수 있다.
도 20은 도 18에 도시된 불휘발성 메모리 시스템의 다른 동작을 설명하기 위한 도면이다. 예시적으로, 도 20에 도시된 제 1 메모리 블록(BLK1)은 제 1 내지 제 8 워드 라인들(WL1~WL8)을 포함하는 것으로 가정한다. 또한, 제 1 내지 제 8 워드 라인들(WL1~WL8)은 제 1 및 제 2 동작 모드들(MODE_1, MODE_2)을 기반으로 동작하는 것으로 가정한다. 그러나 본 발명의 범위가 이에 한정되는 것은 아니며, 복수의 워드 라인들은 각각 복수의 동작 모드들을 기반으로 동작할 수 있다.
도 18 및 도 20을 참조하면, 메모리 셀 어레이(211)의 제 1 메모리 블록(BLK1)은 제 1 내지 제 8 워드 라인들(BLK1)을 포함할 수 있다. 제 1 내지 제 4 워드 라인들(WL1~WL4)은 각각 제 1 동작 모드(MODE_1)를 기반으로 동작하고, 제 5 내지 제 8 워드 라인들(WL5~WL8)은 각각 제 2 동작 모드(MODE_2)를 기반으로 동작한다.
도 18을 참조하여 설명된 바와 같이, 메모리 컨트롤러(210)는 워드 라인들(WL1~WL8) 각각에 대하여 동작 모드를 제어할 수 있다. 예를 들어, 메모리 컨트롤러(210)는 외부 장치로부터 동작 모드 제어 신호(MODE)를 수신하고, 수신된 동작 모드 제어 신호(MODE)에 응답하여 제 3 및 제 4 워드 라인들(WL3, WL4)의 동작 모드를 제 2 동작 모드(MODE_2)로 변경할 수 있다. 예시적으로, 메모리 컨트롤러(210)의 동작 모드 변경은 FTL 계층에서 수행될 수 있다.
불휘발성 메모리 장치(220)는 도 1 내지 도 18을 참조하여 설명된 방법에 따라 동작 모드가 변경된 제 3 및 제 4 워드 라인들(WL3, WL4)을 소거할 수 있다. 예를 들어, 불휘발성 메모리 장치(220)는 변경 소거 조건(EC_t)을 기반으로 제 3 및 제 4 워드 라인들(WL3, WL4)을 소거할 수 있다.
도 19 및 도 20을 참조하여 설명된 바와 같이, 본 발명의 실시 예에 따른 불휘발성 메모리 시스템은 메모리 블록 또는 워드 라인 단위로 동작 모드를 제어할 수 있다. 이 때, 동작 모드가 변경된 경우, 변경 소거 조건을 적용하여 소거 동작을 수행한다. 그러나, 본 발명의 범위가 이에 한정되는 것은 아니며, 본 발명에 따른 불휘발성 메모리 시스템은 소거 단위를 기반으로 동작 모드를 제어할 수 있다. 이 때 소거 단위는 메모리 블록, 서브 블록, 워드 라인, 페이지, 또는 메모리 셀 단위로 확장될 수 있다.
도 21은 본 발명의 실시 예에 따른 불휘발성 메모리 시스템을 메모리 카드에 적용한 예를 보여준다. 도 21을 참조하면, 메모리 카드 시스템(1000)은 호스트(1100)와 메모리 카드(1200)를 포함한다. 호스트(1100)는 호스트 컨트롤러(1110) 및 호스트 접속 유닛(1120)을 포함한다. 메모리 카드(1200)는 카드 접속 유닛(1210), 카드 컨트롤러(1220), 그리고 플래시 메모리(1230)를 포함한다. 여기에서, 메모리 카드(1200)는 도 1 내지 도 20을 참조하여 설명된 불휘발성 메모리 시스템으로 구현될 수 있다.
호스트(1100)는 메모리 카드(1200)에 데이터를 쓰거나, 메모리 카드(1200)에 저장된 데이터를 읽는다. 호스트 컨트롤러(1110)는 커맨드(예를 들면, 읽기 커맨드), 호스트(1100) 내의 클록 발생기(도시되지 않음)에서 발생한 클록 신호(CLK), 그리고 데이터(DAT)를 호스트 접속 유닛(1120)을 통해 메모리 카드(1200)로 전송한다.
카드 컨트롤러(1220)는 카드 접속 유닛(1210)을 통해 수신된 쓰기 커맨드에 응답하여, 카드 컨트롤러(1220) 내에 있는 클록 발생기(도시되지 않음)에서 발생한 클록 신호에 동기하여 데이터를 플래시 메모리(1230)에 저장한다. 플래시 메모리(1230)는 호스트(1100)로부터 전송된 데이터를 저장한다. 예를 들어, 호스트(1100)가 디지털 카메라인 경우에는 영상 데이터를 저장한다.
도 22는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 솔리드 스테이트 드라이브(SSD)에 적용한 예를 보여주는 블록도이다. 도 22를 참조하면, SSD 시스템(2000)은 호스트(2100)와 SSD(2200)를 포함한다.
SSD(2200)는 신호 커넥터(signal connector, 2211)를 통해 호스트(2100)와 신호를 주고 받으며, 전원 커넥터(power connector, 2221)를 통해 전원을 입력받는다. SSD(2200)는 복수의 플래시 메모리(2201~220n), SSD 컨트롤러(2210), 그리고 보조 전원 장치(2220)를 포함할 수 있다.
복수의 플래시 메모리(2201~220n)는 SSD(2200)의 저장 매체로서 사용된다. SSD(2200)는 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다. 복수의 플래시 메모리(2201~220n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 플래시 메모리가 연결될 수 있다. 하나의 채널에 연결되는 플래시 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2211)를 통해 호스트(2100)와 신호(SGL)를 주고 받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(2210)는 호스트(2100)의 커맨드에 따라 해당 플래시 메모리 에 데이터를 쓰거나 해당 플래시 메모리로부터 데이터를 읽어낸다. SSD 컨트롤러(2210)의 내부 구성은 도 23을 참조하여 상세하게 설명된다.
보조 전원 장치(2220)는 전원 커넥터(2221)를 통해 호스트(2100)와 연결된다. 보조 전원 장치(2220)는 호스트(2100)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(2220)는 SSD(2200) 내에 위치할 수도 있고, SSD(2200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(2220)는 메인 보드에 위치하며, SSD(2200)에 보조 전원을 제공할 수도 있다.
도 23은 도 22에 도시된 SSD 컨트롤러(2210)의 구성을 예시적으로 보여주는 블록도이다. 도 23을 참조하면, SSD 컨트롤러(2210)는 NVM 인터페이스(2211), 호스트 인터페이스(2212), ECC 회로(2213), 중앙 처리 장치(CPU, 2214), 그리고 버퍼 메모리(2215)를 포함한다.
NVM 인터페이스(2211)는 버퍼 메모리(2215)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)한다. 그리고 NVM 인터페이스(2211)는 플래시 메모리(2201~220n)로부터 읽은 데이터를 버퍼 메모리(2215)로 전달한다. 여기에서, NVM 인터페이스(2211)는 플래시 메모리의 인터페이스 방식을 사용할 수 있다. 즉, SSD 컨트롤러(2210)는 플래시 메모리 인터페이스 방식에 따라 프로그램, 읽기, 또는 소거 동작 등을 수행할 수 있다.
호스트 인터페이스(2212)는 호스트(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공한다. 호스트 인터페이스(2212)는 USB(Universal Serial Bus), SCSI(Small Computer System Interface), PCI express, ATA, PATA(Parallel ATA), SATA(Serial ATA), SAS(Serial Attached SCSI), UFS(Universal Flash Storage) 인터페이스 등을 이용하여 호스트(2100)와 통신할 수 있다. 또한, 호스트 인터페이스(2212)는 호스트(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
ECC 회로(2213)는 플래시 메모리(2201~220n)로 전송되는 데이터를 이용하여, 에러 정정 코드(ECC)를 생성한다. 그렇게 생성된 에러 정정 코드(ECC)는 플래시 메모리(2201~220n)의 스페어 영역(spare area)에 저장된다. ECC 회로(2213)는 플래시 메모리(2201~220n)로부터 읽은 데이터의 에러를 검출한다. 만약 검출된 에러가 정정 용량 내이면, ECC 회로(2213)는 검출된 에러를 정정한다.
중앙 처리 장치(2214)는 호스트(2100, 도 16 참조)로부터 입력된 신호(SGL)를 분석하고 처리한다. 중앙 처리 장치(4214)는 호스트 인터페이스(2212)나 NVM 인터페이스(2211)를 통해 호스트(2100)나 플래시 메모리(2201~220n)를 제어한다. 중앙 처리 장치(2214)는 SSD(2200)을 구동하기 위한 펌웨어에 따라서 플래시 메모리(2201~220n)의 동작을 제어한다.
예시적으로, 중앙 처리 장치(2214)는 도 1 내지 도 14를 참조하여 설명된 바와 같이 복수의 동작 모드를 제어할 수 있도록 구성될 수 있다.
버퍼 메모리(2215)는 호스트(2100)로부터 제공되는 쓰기 데이터 또는 플래시 메모리로부터 읽은 데이터를 임시로 저장한다. 또한, 버퍼 메모리(2215)는 플래시 메모리(2201~220n)에 저장될 메타 데이터나 캐시 데이터를 저장할 수 있다. 서든 파워 오프 동작 시에, 버퍼 메모리(2215)에 저장된 메타 데이터나 캐시 데이터는 플래시 메모리(2201~420n)에 저장된다. 버퍼 메모리(2215)에는 DRAM, SRAM 등이 포함될 수 있다.
도 24는 본 발명의 실시 예에 따른 데이터 저장 장치를 전자 장치로 구현한 예를 보여주는 블록도이다. 여기에서, 전자 장치(3000)는 UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP (portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), DMB (Digital Multimedia Broadcasting) 재생기, 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player) 등과 같은 컴퓨팅 시스템들 중 하나로 제공될 수 있다.
도 24를 참조하면, 전자 장치(3000)는 메모리 시스템(3100), 전원 장치(3200), 보조 전원 장치(3250), 중앙처리장치(3300), 램(3400), 그리고 사용자 인터페이스(3500)를 포함한다. 메모리 시스템(3100)은 플래시 메모리(3110) 및 메모리 컨트롤러(3120)를 포함한다. 여기에서, 플래시 메모리(3110)는 도 1 내지 도 14를 참조하여 설명된 3차원 메모리 구조를 갖는 불휘발성 메모리 장치일 수 있다.
도 25는 본 발명에 따른 불휘발성 메모리 장치가 적용된 모바일 시스템을 예시적으로 보여주는 블록도이다. 도 25를 참조하면, 모바일 시스템(4000)은 프로세서(4100), 메모리(4200), 스토리지(4300), 모뎀(4400), 그리고 사용자 인터페이스(4500)를 포함한다.
프로세서(4100)는 모바일 시스템(4000)의 제반 동작을 제어하고, 논리 연산을 수행할 수 있다. 예를 들어, 어플리케이션 프로세서(4100)는 시스템-온-칩(SoC, System-on-Chip)으로 구성될 수 있다. 프로세서(4100)는 범용 프로세서 또는 어플리케이션 프로세서일 수 있다.
메모리(4200)는 프로세서(4100)와 통신할 수 있다. 메모리(4200)는 프로세서(4100) 또는 모바일 시스템(4000)의 동작 메모리(또는 메인 메모리)일 수 있다. 메모리(4200)는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등과 같은 휘발성 메모리, 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지(4300)는 모바일 시스템(4000)에서 장기적으로 저장하고자 하는 데이터를 저장할 수 있다. 스토리지(4300)는 하드 디스크 드라이브(HDD, Hard Disk Drive) 또는 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등과 같은 불휘발성 메모리를 포함할 수 있다.
스토리지(4300)는 도 1 내지 도 20을 참조하여 설명된 불휘발성 메모리 시스템일 수 있다. 스토리지(4300)는 도 1 내지 도 20을 참조하여 설명된 바와 같이, 동작 모드 변경시, 변경 소거 조건을 기반으로 소거 동작을 수행할 수 있다.
예시적으로, 스토리지(4300)는 도 1의 불휘발성 메모리 장치(120)이고, 프로세서(4100)는 도 1의 메모리 컨트롤러(110)를 포함할 수 있다. 즉, 프로세서(4100)는 스토리지(4300)를 제어하도록 구성되고, 프로세서(4100) 및 스토리지(4300)는 도 1 내지 도 20을 참조하여 설명된 동작 방법을 기반으로 동작할 수 있다.
예시적으로, 메모리(4200) 및 스토리지(4300)는 동일한 종류의 불휘발성 메모리로 구성될 수 있다. 이때, 메모리(4200) 및 스토리지(4300)는 하나의 반도체 집적 회로로 구성될 수 있다.
모뎀(4400)은 프로세서(4100)의 제어에 따라 외부 장치와 통신을 수행할 수 있다. 예를 들어, 모뎀(4400)은 외부 장치와 유선 또는 무선 통신을 수행할 수 있다. 모뎀(5400)은 LTE (Long Term Evolution), 와이맥스(WiMax), GSM (Global System for Mobile communication), CDMA (Code Division Multiple Access), 블루투스(Bluetooth), NFC (Near Field Communication), 와이파이(WiFi), RFID (Radio Frequency IDentification) 등과 같은 다양한 무선 통신 방식들, 또는 USB (Universal Serial Bus), SATA (Serial AT Attachment), SCSI (Small Computer Small Interface), 파이어와이어(Firewire), PCI (Peripheral Component Interconnection) 등과 같은 다양한 유선 통신 방식들 중 적어도 하나에 기반하여 통신을 수행할 수 있다.
사용자 인터페이스(4500)는 프로세서(4100)의 제어에 따라 사용자와 통신할 수 있다. 예를 들어, 사용자 인터페이스(4500)는 키보드, 키패드, 버튼, 터치 패널, 터치 스크린, 터치 패드, 터치 볼, 카메라, 마이크, 자이로스코프 센서, 진동 센서, 등과 같은 사용자 입력 인터페이스들을 포함할 수 있다. 사용자 인터페이스(4500)는 LCD (Liquid Crystal Display), OLED (Organic Light Emitting Diode) 표시 장치, AMOLED (Active Matrix OLED) 표시 장치, LED, 스피커, 모터 등과 같은 사용자 출력 인터페이스들을 포함할 수 있다.
도 26은 본 발명의 실시 예에 따른 3차원 구조를 갖는 불휘발성 메모리 장치를 예시적으로 보여주는 블록도이다. 도 20을 참조하면, 불휘발성 메모리 장치(5000)는 메모리 셀 어레이(5100), 어드레스 디코더(5200), 읽기 및 쓰기 회로(5300), 및 전압 발생기/제어 로직(5400)를 포함한다. 어드레스 디코더(5200), 읽기 및 쓰기 회로(5300), 및 전압 발생기/제어 로직(5400)은 도 2를 참조하여 설명되었으므로 이에 대한 상세한 설명은 생략된다.
메모리 셀 어레이(5100)는 스트링 선택 라인들(SSL), 워드 라인들(WL) 및 그리고 접지 선택 라인들(GSL)을 통해 어드레스 디코더(5200)에 연결되고, 비트 라인들(BL)을 통해 읽기 및 쓰기 회로(5300)에 연결된다. 메모리 셀 어레이(5100)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 각 메모리 블록은 복수의 메모리 셀들 및 복수의 선택 트랜지스터들을 포함할 수 있다. 메모리 셀들은 워드 라인들(WL)에 연결되고, 선택 트랜지스터들은 스트링 선택 라인들(SSL) 또는 접지 선택 라인들(GSL)에 연결될 수 있다. 각 메모리 블록의 메모리 셀들은 기판과 수직한 방향으로 적층되어 3차원 구조를 형성할 수 있다. 각 메모리 블록의 메모리 셀들은 하나 또는 그 이상의 비트를 저장할 수 있다.
도 27은 도 20에 도시된 제 1 메모리 블록을 예시적으로 보여주는 회로도이다. 도 21을 참조하면, 비트 라인들(BL1~BL3)과 공통 소스 라인(CSL) 사이에는 셀 스트링(CS11~CS33)이 연결되어 있다. 각각의 셀 스트링(예를 들면, CS11)은 접지 선택 트랜지스터(GST), 복수의 메모리 셀(MC1~MC8), 그리고 스트링 선택 트랜지스터(SST)를 포함한다. 여기에서, 셀 스트링(cell string)은 낸드 스트링(nand string)이라고 하기도 한다.
스트링 선택 트랜지스터(SST)는 스트링 선택 라인(SSL; String Selection Line)에 연결된다. 스트링 선택 라인(SSL)은 제 1 내지 제 3 스트링 선택 라인(SSL1~SSL3)으로 분리되어 있다. 복수의 메모리 셀(MC1~MC8)은 각각 대응하는 워드 라인(WL1~WL8)에 연결된다. 동일 높이의 워드 라인(예를 들면, WL4)은 공통으로 연결되어 있다. 그리고 접지 선택 트랜지스터(GST)는 접지 선택 라인(GSL)에 연결된다. 각 셀 스트링의 접지 선택 라인(GSL)은 연결되어 있다. 스트링 선택 트랜지스터(SST)는 비트 라인(BL)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL; Common Source Line)에 연결된다.
본 발명의 기술적 사상은 도 26 및 도 27에 도시된 메모리 블록(BLK1)에 한정되지 않는다. 예를 들어, 셀 스트링들의 행들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 행들의 수가 변경됨에 따라, 셀 스트링들의 행들에 연결되는 스트링 선택 라인들 또는 접지 선택 라인의 수, 그리고 하나의 비트 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 열들의 수는 증가 또는 감소될 수 있다. 셀 스트링들의 열들의 수가 변경됨에 따라, 셀 스트링들의 열들에 연결되는 비트 라인들의 수, 그리고 하나의 스트링 선택 라인에 연결되는 셀 스트링들의 수 또한 변경될 수 있다.
셀 스트링들의 높이는 증가 또는 감소될 수 있다. 예를 들어, 셀 스트링들 각각에 적층되는 메모리 셀들의 수는 증가 또는 감소될 수 있다. 셀 스트링들 각각에 적층되는 메모리 셀들의 수가 변경됨에 따라, 워드 라인들의 수 또한 변경될 수 있다. 예를 들어, 셀 스트링들 각각에 제공되는 스트링 선택 트랜지스터 또는 접지 선택 트랜지스터의 수는 증가될 수 있다. 셀 스트링들 각각에 제공되는 스트링 선택 트랜지스터 또는 접지 선택 트랜지스터의 수가 변경됨에 따라, 스트링 선택 라인 또는 접지 선택 라인의 수 또한 변경될 수 있다. 스트링 선택 트랜지스터 또는 접지 선택 트랜지스터의 수가 증가되면, 스트링 선택 트랜지스터들 또는 접지 선택 트랜지스터들은 메모리 셀들(MC1~MC8)과 같은 형태로 적층될 수 있다.
예시적으로, 쓰기 및 읽기는 셀 스트링들(CS11~CS33)의 행의 단위로 수행될 수 있다. 스트링 선택 라인들(SSL1~SSL3)에 의해 셀 스트링들(CS11~CS33)이 하나의 행 단위로 선택될 수 있다.
셀 스트링들(CS11~CS33)의 선택된 행에서, 쓰기 및 읽기는 페이지의 단위로 수행될 수 있다. 페이지는 하나의 워드 라인에 연결된 메모리 셀들의 하나의 행일 수 있다. 셀 스트링들(CS11~CS33)의 선택된 행에서, 메모리 셀들은 워드 라인들(WL1~WL8)에 의해 페이지의 단위로 선택될 수 있다.
예시적으로, 도 1 내지 도 20을 참조하여 설명된 불휘발성 메모리 시스템의 동작 방법은 도 26 및 도 27을 참조하여 설명된 3차원 구조의 불휘발성 메모리 장치에 적용될 수 있다.
상술된 본 발명의 실시 예들에 따르면, 불휘발성 메모리 시스템은 복수의 동작 모드들을 기반으로 동작한다. 동작 모드가 변경되는 경우, 불휘발성 메모리 시스템은 변경된 동작 모드를 기반으로 동작하는 메모리 블록들(또는 서브 블록들, 워드 라인들, 또는 메모리 셀들)의 메모리 셀들이 최적의 소거 상태가 되도록 변경 소거 조건을 기반으로 소거 동작을 수행한다. 따라서, 변경된 동작 모드를 기반으로 동작하는 메모리 블록들의 메모리 셀들은 최적의 소거 상태를 갖기 때문에, 불휘발성 메모리 시스템의 신뢰성이 향상된다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러가지 변형이 가능하다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 할 것이다.
100 : 불휘발성 메모리 시스템
110 : 메모리 컨트롤러
120 : 불휘발성 메모리 장치
MODE_1~MODE_4 : 제 1 내지 제 4 동작 모드들
EC_1, EC_2 : 제 1 및 제 2 소거 조건들
EC_t : 변경 소거 조건
P_pre : 프리-프로그램 상태
PRG_pre : 프리-프로그램 동작

Claims (26)

  1. 복수의 메모리 셀들을 포함하는 메모리 시스템의 동작 방법에 있어서;
    제 1 동작 모드를 기반으로 동작하는 상기 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하는 단계; 및
    상기 동작 모드가 변경될 때, 변경 소거 조건을 기반으로 상기 동작 모드가 변경된 메모리 셀들에 대하여 변경 소거 동작을 수행하는 단계를 포함하고,
    상기 제 1 동작 모드로 동작시 제 1 소거 조건을 기반으로 노멀 소거 동작이 수행되고, 상기 제 2 동작 모드로 동작시 제 2 소거 조건을 기반으로 노멀 소거 동작이 수행되며,
    상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 소거 조건인 동작 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 동작 모드들은 각각 상기 복수의 메모리 셀들에 저장되는 데이터 비트의 개수가 서로 다른 동작 모드인 동작 방법.
  3. 제 2 항에 있어서,
    상기 제 1 동작 모드는 하나의 메모리 셀에 1-비트의 데이터를 저장하는 싱글 레벨 셀을 기반으로 하는 동작 모드이고, 상기 제 2 동작 모드는 하나의 메모리 셀에 적어도 2-비트의 데이터를 저장하는 멀티 레벨 셀을 기반으로 하는 동작 모드인 동작 방법.
  4. 제 2 항에 있어서,
    상기 제 1 동작 모드는 하나의 메모리 셀에 적어도 2-비트의 데이터를 저장하는 멀티 레벨 셀을 기반으로 하는 동작 모드이고, 상기 제 2 동작 모드는 하나의 메모리 셀에 1-비트의 데이터를 저장하는 싱글 레벨 셀을 기반으로 하는 동작 모드인 동작 방법.
  5. 제 1 항에 있어서,
    상기 변경 소거 조건의 소거 검증 전압은 상기 제 2 동작 모드의 소거 검증 전압보다 낮거나 같은 동작 방법.
  6. 제 1 항에 있어서,
    상기 변경 소거 조건을 기반으로 소거하는 단계는
    상기 제 1 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계; 및
    상기 노멀 소거 동작이 수행된 메모리 셀들에 대하여 상기 변경 소거 조건을 기반으로 재소거 동작을 수행하는 단계를 포함하는 동작 방법.
  7. 제 1 항에 있어서,
    상기 동작 모드를 변경하는 단계는,
    상기 메모리 셀들의 프로그램 및 소거 사이클 횟수를 감지하는 단계; 및
    상기 감지된 프로그램 및 소거 사이클 횟수가 기준 값 이상인 경우, 상기 동작 모드를 변경하는 단계를 포함하는 동작 방법.
  8. 제 1 항에 있어서,
    상기 동작 모드를 변경하는 단계는
    외부 장치로부터 동작 모드 제어 신호를 수신하는 단계; 및
    상기 수신된 동작 모드 제어 신호에 응답하여 동작 모드를 변경하는 단계를 포함하는 동작 방법.
  9. 제 7 항에 있어서,
    상기 동작 모드 제어 신호는 동작 모드 정보 및 용량 정보를 포함하고,
    상기 수신된 동작 모드 제어 신호에 응답하여 동작 모드를 변경하는 단계는,
    상기 동작 모드 정보 및 상기 용량 정보를 기반으로 동작 모드를 변경할 영역을 할당하고, 상기 할당된 영역의 동작 모드를 변경하는 단계를 포함하는 동작 방법.
  10. 제 1 항에 있어서,
    상기 변경 소거 조건을 기반으로 상기 변경 소거 동작을 수행한 이후, 상기 제 2 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계를 더 포함하는 동작 방법.
  11. 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들을 포함하는 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러는 상기 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하고,
    상기 불휘발성 메모리 장치는 변경 소거 조건을 기반으로 상기 제 2 동작 모드로 변경된 메모리 셀들에 대하여 변경 소거 동작을 수행하고, 상기 제 1 동작 모드로 동작하는 메모리 셀들을 제 1 소거 조건을 기반으로 소거하고, 상기 제 2 동작 모드로 동작하는 메모리 셀들을 제 2 소거 조건을 기반으로 소거하며, 상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 불휘발성 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 제 1 동작 모드를 기반으로 동작하는 메모리 셀과 상기 제 2 동작 모드를 기반으로 동작하는 메모리 셀은 서로 다른 데이터 비트 개수를 저장하는 불휘발성 메모리 시스템.
  13. 제 11 항에 있어서,
    상기 변경 소거 조건의 소거 검증 전압은 상기 제 2 소거 조건의 소거 검증 전압보다 낮거나 같은 불휘발성 메모리 시스템.
  14. 제 11 항에 있어서,
    상기 메모리 컨트롤러는 상기 제 1 및 제 2 동작 모드로 동작하는 메모리 셀들에 대하여 각각 서로 다른 가중치를 적용하고, 상기 서로 다른 가중치가 적용된 메모리 셀들에 대하여 마모도 관리를 수행하는 불휘발성 메모리 시스템.
  15. 제 11 항에 있어서,
    상기 메모리 컨트롤러는
    상기 복수의 메모리 셀들 중 적어도 하나의 프로그램 및 소거 사이클 횟수가 기준 값 이상인 경우, 상기 제 1 동작 모드를 기반으로 동작하는 복수의 메모리 셀들 중 일부를 상기 제 2 동작 모드를 기반으로 동작하도록 동작 모드를 변경하는 불휘발성 메모리 시스템.
  16. 제 11 항에 있어서,
    상기 메모리 컨트롤러는
    외부 장치로부터 동작 모드 제어 신호를 수신하고, 상기 수신된 동작 모드 제어 신호를 기반으로 상기 동작 모드를 제어하는 불휘발성 메모리 시스템.
  17. 제 16 항에 있어서,
    상기 동작 모드 제어 신호는 상기 복수의 메모리 셀들의 동작 모드 정보 및 용량 정보를 포함하고,
    상기 메모리 컨트롤러는 상기 동작 모드 정보 및 용량 정보를 기반으로 상기 복수의 메모리 셀들 중 상기 용량 정보에 대응하는 메모리 셀들에 대하여 상기 동작 모드 정보에 대응하는 동작 모드로 변경하는 불휘발성 메모리 시스템.
  18. 복수의 동작 모드들을 기반으로 동작하는 복수의 메모리 셀들을 포함하는 메모리 셀 어레이;
    복수의 워드 라인들을 통해 상기 메모리 셀 어레이와 연결되는 어드레스 디코더;
    복수의 비트 라인들을 통해 상기 메모리 셀 어레이와 연결되는 쓰기 및 읽기 회로; 그리고
    외부로부터 제어 신호를 수신하여 상기 어드레스 디코더 및 상기 쓰기 및 읽기 회로를 제어하는 제어 로직을 포함하고,
    상기 제어 신호는 상기 복수의 메모리 셀들 중 적어도 하나의 동작 모드 변경 정보를 포함하고,
    상기 제어 신호에 응답하여, 상기 제어 로직은 변경 소거 조건을 기반으로 상기 복수의 메모리 셀들 중 적어도 하나를 소거하고,
    상기 변경 소거 조건은 상기 복수의 동작 모드들 각각과 대응되는 복수의 소거 조건들 중 적어도 하나와 다른 소거 조건인 불휘발성 메모리 장치.
  19. 제 18 항에 있어서,
    상기 제어 로직은 상기 변경 소거 조건을 기반으로 소거 동작을 수행한 이후 상기 변경된 동작 모드에 대응되는 소거 조건을 기반으로 상기 동작 모드가 변경된 메모리 셀들을 소거하는 불휘발성 메모리 장치.
  20. 제 18 항에 있어서,
    상기 변경 소거 조건의 소거 루프 횟수는 상기 제 1 및 제 2 소거 조건들의 소거 루프 횟수들 중 적어도 하나와 다른 불휘발성 메모리 장치.
  21. 제 18 항에 있어서,
    상기 변경 소거 조건의 소거 전압은 상기 제 1 및 제 2 소거 조건들의 소거 전압들 중 적어도 하나와 다른 불휘발성 메모리 장치.
  22. 제 18 항에 있어서,
    상기 변경 소거 조건의 소거 검증 전압은 상기 제 1 및 제 2 소거 조건들의 소거 검증 전압들 중 적어도 하나와 다른 불휘발성 메모리 장치.
  23. 복수의 메모리 셀들을 포함하는 메모리 시스템의 동작 방법에 있어서;
    제 1 동작 모드를 기반으로 동작하는 상기 복수의 메모리 셀들 중 일부의 동작 모드를 제 2 동작 모드로 변경하는 단계; 및
    상기 동작 모드가 변경될 때, 상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계;
    상기 프리-프로그램된 메모리 셀들을 변경 소거 조건을 기반으로 변경 소거 동작을 수행하는 단계를 포함하고,
    상기 제 1 동작 모드로 동작시 제 1 소거 조건을 기반으로 노멀 소거 동작이 수행되고, 상기 제 2 동작 모드로 동작시 제 2 소거 조건을 기반으로 노멀 소거 동작이 수행되며,
    상기 변경 소거 조건은 상기 제 1 및 제 2 소거 조건들 중 적어도 하나와 다른 소거 조건인 동작 방법.
  24. 제 23항에 있어서,
    상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계는;
    상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램 상태로 프로그램하는 단계를 포함하고,
    상기 프리-프로그램 상태는 상기 제 1 동작 모드에 포함된 복수의 프로그램 상태들 중 가장 높은 문턱 전압 산포를 갖는 프로그램 상태인 동작 방법.
  25. 제 23 항에 있어서,
    상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램하는 단계는;
    상기 동작 모드가 변경된 메모리 셀들을 프리-프로그램 상태로 프로그램하는 단계를 포함하고,
    상기 프리-프로그램 상태는 상기 제 1 동작 모드에 포함된 복수의 프로그램 상태들 및 상기 제 2 동작 모드에 포함된 복수의 프로그램 상태들의 문턱 전압 산포들보다 높은 문턱 전압 산포를 갖는 상태인 동작 방법.
  26. 제 23 항에 있어서,
    상기 변경 소거 동작이 수행된 이후에 상기 제 2 소거 조건을 기반으로 상기 노멀 소거 동작을 수행하는 단계를 더 포함하는 동작 방법.
KR1020130123449A 2013-10-16 2013-10-16 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법 KR102140512B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130123449A KR102140512B1 (ko) 2013-10-16 2013-10-16 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법
US14/467,920 US9384837B2 (en) 2013-10-16 2014-08-25 Method of erasing memory cells when changing their mode of operation within a nonvolatile memory device
US15/172,301 US9767912B2 (en) 2013-10-16 2016-06-03 Nonvolatile memory system that erases memory cells when changing their mode of operation
US15/687,564 US10115466B2 (en) 2013-10-16 2017-08-28 Nonvolatile memory system that erases memory cells when changing their mode of operation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130123449A KR102140512B1 (ko) 2013-10-16 2013-10-16 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법

Publications (2)

Publication Number Publication Date
KR20150044264A true KR20150044264A (ko) 2015-04-24
KR102140512B1 KR102140512B1 (ko) 2020-08-03

Family

ID=52809529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130123449A KR102140512B1 (ko) 2013-10-16 2013-10-16 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법

Country Status (2)

Country Link
US (3) US9384837B2 (ko)
KR (1) KR102140512B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170027927A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140512B1 (ko) * 2013-10-16 2020-08-03 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법
US9208843B2 (en) * 2014-02-07 2015-12-08 SK Hynix Inc. Internal address generation circuits
US9281067B1 (en) * 2014-08-11 2016-03-08 Samsung Electronics Co., Ltd. Semiconductor test system and operation method of the same
US10522229B2 (en) 2017-08-30 2019-12-31 Micron Technology, Inc. Secure erase for data corruption
JP2019086959A (ja) * 2017-11-06 2019-06-06 キヤノン株式会社 情報処理装置及びその制御方法、並びにプログラム
US10938419B2 (en) * 2018-03-16 2021-03-02 SK Hynix Inc. Encoding method and system for memory device including QLC cells
JP7128088B2 (ja) * 2018-11-02 2022-08-30 キオクシア株式会社 メモリシステム
KR20220019547A (ko) 2020-08-10 2022-02-17 삼성전자주식회사 불휘발성 메모리 장치를 포함하는 메모리 시스템 및 이의 소거 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031434A (ko) * 2010-09-24 2012-04-03 가부시끼가이샤 도시바 메모리 시스템
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
KR20130087230A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
US20130336072A1 (en) * 2012-06-19 2013-12-19 Fusion-Io Adaptive voltage range management in non-volatile memory
US20140043901A1 (en) * 2012-08-10 2014-02-13 Donghun Kwak Nonvolatile memory device and operating method with variable memory cell state definitions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7251158B2 (en) 2004-06-10 2007-07-31 Spansion Llc Erase algorithm for multi-level bit flash memory
JP2008225576A (ja) 2007-03-08 2008-09-25 Ricoh Co Ltd Ｎａｎｄ型フラッシュメモリの制御装置
US7755940B2 (en) * 2007-12-05 2010-07-13 Micron Technology, Inc. Method, apparatus, and system for erasing memory
US8407400B2 (en) 2008-11-12 2013-03-26 Micron Technology, Inc. Dynamic SLC/MLC blocks allocations for non-volatile memory
US8040744B2 (en) 2009-01-05 2011-10-18 Sandisk Technologies Inc. Spare block management of non-volatile memories
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8026544B2 (en) * 2009-03-30 2011-09-27 Sandisk Technologies Inc. Fabricating and operating a memory array having a multi-level cell region and a single-level cell region
CN102498475A (zh) * 2009-07-10 2012-06-13 柰米闪芯积体电路有限公司 高速高密度以nand为基础的双晶体管-nor闪存的新构成
US9037777B2 (en) 2009-12-22 2015-05-19 Densbits Technologies Ltd. Device, system, and method for reducing program/read disturb in flash arrays
JP2012009112A (ja) 2010-06-25 2012-01-12 Oki Electric Ind Co Ltd 不揮発性半導体記憶装置
JP2013025845A (ja) * 2011-07-21 2013-02-04 Toshiba Information Systems (Japan) Corp 不揮発性半導体記憶装置
US9176862B2 (en) * 2011-12-29 2015-11-03 Sandisk Technologies Inc. SLC-MLC wear balancing
KR20130079057A (ko) 2012-01-02 2013-07-10 삼성전자주식회사 메모리 컨트롤러, 메모리 장치, 및 이를 포함하는 시스템의 동작 방법
JP6104676B2 (ja) * 2013-04-01 2017-03-29 株式会社東芝 メモリシステム、制御システムおよび寿命予測方法
US9183940B2 (en) * 2013-05-21 2015-11-10 Aplus Flash Technology, Inc. Low disturbance, power-consumption, and latency in NAND read and program-verify operations
KR102140512B1 (ko) * 2013-10-16 2020-08-03 삼성전자주식회사 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120031434A (ko) * 2010-09-24 2012-04-03 가부시끼가이샤 도시바 메모리 시스템
KR20130060791A (ko) * 2011-11-30 2013-06-10 삼성전자주식회사 마모도 제어 로직을 포함하는 메모리 시스템, 데이터 저장 장치, 메모리 카드, 그리고 솔리드 스테이트 드라이브
KR20130087230A (ko) * 2012-01-27 2013-08-06 삼성전자주식회사 비휘발성 메모리 장치, 그것을 포함하는 메모리 시스템, 그것의 블록 관리 방법, 프로그램 방법 및 소거 방법
US20130336072A1 (en) * 2012-06-19 2013-12-19 Fusion-Io Adaptive voltage range management in non-volatile memory
US20140043901A1 (en) * 2012-08-10 2014-02-13 Donghun Kwak Nonvolatile memory device and operating method with variable memory cell state definitions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170027927A (ko) * 2015-09-02 2017-03-13 삼성전자주식회사 재사용 주기에 따라 마모도를 관리하는 저장 장치의 동작 방법

Also Published As

Publication number Publication date
KR102140512B1 (ko) 2020-08-03
US9767912B2 (en) 2017-09-19
US20160284415A1 (en) 2016-09-29
US9384837B2 (en) 2016-07-05
US20170358361A1 (en) 2017-12-14
US20150103597A1 (en) 2015-04-16
US10115466B2 (en) 2018-10-30

Similar Documents

Publication Publication Date Title
KR102140512B1 (ko) 불휘발성 메모리 장치, 불휘발성 메모리 장치를 포함하는 불휘발성 메모리 시스템 및 불휘발성 메모리 시스템의 동작 방법
KR102190694B1 (ko) 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102224564B1 (ko) 컨트롤러, 메모리 시스템 및 그것의 동작 방법
KR102295208B1 (ko) 프로그램 영역을 동적으로 할당하는 저장 장치 및 그것의 프로그램 방법
US9870836B2 (en) Memory system and method of controlling nonvolatile memory
KR102333743B1 (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR102285462B1 (ko) 불휘발성 메모리 및 메모리 컨트롤러를 포함하는 메모리 시스템의 동작 방법
KR20150129941A (ko) 메모리 컨트롤러의 동작 방법 및 불휘발성 메모리 장치 및 메모리 컨트롤러를 포함하는 불휘발성 메모리 시스템
KR102245822B1 (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 프로그램 방법
CN109390003B (zh) 存储器系统及其操作方法
KR20150025495A (ko) 불휘발성 메모리 장치 및 그것의 동작 방법
KR102180595B1 (ko) 불휘발성 메모리 장치의 동작 방법 및 불휘발성 메모리 시스템
US20200401328A1 (en) Storage device and method of operating the same
US11086540B2 (en) Memory system, memory controller and memory device for configuring super blocks
KR20210101785A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11580028B2 (en) Storage device and method of operating the same
US10996881B2 (en) Storage device and method of operating the same
KR20210041233A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
US20210334173A1 (en) Storage device and method of operating the same
US20210132804A1 (en) Storage device and method of operating the storage device
KR20210028335A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
KR20200113387A (ko) 메모리 시스템 및 그것의 동작방법
KR20150059056A (ko) 호스트 ftl을 갖는 사용자 장치 및 그것의 소거 카운트 전송 방법
US11366725B2 (en) Storage device and method of operating the same
KR20220096329A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant