KR20150041082A - Ｌｅｄ 패키지 및 제조 방법 - Google Patents

Ｌｅｄ 패키지 및 제조 방법 Download PDF

Info

Publication number
KR20150041082A
KR20150041082A KR1020157005926A KR20157005926A KR20150041082A KR 20150041082 A KR20150041082 A KR 20150041082A KR 1020157005926 A KR1020157005926 A KR 1020157005926A KR 20157005926 A KR20157005926 A KR 20157005926A KR 20150041082 A KR20150041082 A KR 20150041082A
Authority
KR
South Korea
Prior art keywords
led
package
integrated circuit
semiconductor substrate
connection
Prior art date
Application number
KR1020157005926A
Other languages
English (en)
Other versions
KR102054337B1 (ko
Inventor
조세프 안드레아스 슈그
Original Assignee
코닌클리케 필립스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 엔.브이. filed Critical 코닌클리케 필립스 엔.브이.
Publication of KR20150041082A publication Critical patent/KR20150041082A/ko
Application granted granted Critical
Publication of KR102054337B1 publication Critical patent/KR102054337B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/44—Details of LED load circuits with an active control inside an LED matrix
    • H05B45/48—Details of LED load circuits with an active control inside an LED matrix having LEDs organised in strings and incorporating parallel shunting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/132—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13238—Material of the matrix with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13244—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/13395—Base material with a principal constituent of the material being a gas not provided for in groups H01L2224/133 - H01L2224/13391
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

LED 패키지(40) 및 제조 방법이 개시되는데, 이 패키지는, LED가 집적 회로 위에 있으며, LED와 대응하는 집적 회로 사이에 전기적 접속을 가지면서, 함께 본딩되는 LED 기판(50)과 회로 기판(54)을 갖는다. 이 패키지는 하나의 면 상에만 패키지 단자들(56a, 56b)을 갖고, 관통 비아들(58a, 58b)이 LED 기판과 회로 기판 사이에 접속을 제공한다.

Description

ＬＥＤ 패키지 및 제조 방법{LED PACKAGE AND MANUFACTURING METHOD}
본 발명은 LED 패키지들 및 이러한 패키지들을 제조하는 방법들에 관한 것이다.
다양한 LED 패키지들이 공지되어 있다. 예를 들어, 적합한 기판 상에 직접 납땜가능한 웨이퍼 레벨 칩 스케일 LED 패키지들이 공지되어 있다. 이러한 패키지는 통상적으로 다이오드의 p-n 접합들에 대한 2개의 콘택을 갖는다. 예를 들어, LED 패키지는 LED를 위한 제어 회로, 예를 들어 ESD 다이오드들 또는 제어 트랜지스터들을 지니는 기판에 장착될 수 있다.
예로서, LED 다이가 실리콘 기판 상에 장착될 수 있으며, 이 기판은 매립형 ESD 보호 다이오드를 포함한다. 기판의 상부 상의 콘택들은 LED 다이 단자들과 전기적 접속을 형성하고, 기판은 LED 다이가 장착되는 영역 외부의 동일한 상부면 상에 추가의 외부 콘택들을 갖는다. 이는, 예를 들어 볼 그리드 어레이를 사용하여 기판 위에 각각의 LED 다이를 개별 배치하는 것을 요구한다.
ESD 보호에 추가하여, 제어 트랜지스터들과 LED들을 연관시킴으로써 LED들의 스트링들을 구동하고 제어하는 것이 가능해지는 것도 또한 공지되어 있다. 예를 들어, 각각의 LED에 병렬로 개별 FET 트랜지스터들을 접속함으로써 직렬로 된 복수의 LED가 개별적으로 제어될 수 있다. 트랜지스터 스위치를 닫음으로써, 대응하는 LED가 단락되고, 스위치 오프될 것이다.
LED들 및 (트랜지스터 또는 ESD 보호 다이오드 또는 보다 복잡한 제어 회로와 같은) 연관된 제어 디바이스들을 위한 비용 효과적이며 콤팩트한 패키징 솔루션에 대한 필요성이 존재한다.
본 발명에 따르면, 독립 청구항들에 정의된 바와 같은 방법 및 장치가 제공된다.
일 양태에 따르면, LED 패키지를 형성하는 방법이 제공되는데, 이 방법은,
제1 반도체 기판의 일부로서 집적 회로 LED들의 어레이를 형성하는 단계;
제2 반도체 기판의 일부로서 집적 회로 컴포넌트들의 어레이를 형성하는 단계;
제1 반도체 기판의 각각의 LED가 제2 반도체 기판의 대응하는 집적 회로 컴포넌트 또는 컴포넌트들 위에 배치되어, LED와 대응하는 집적 회로 컴포넌트 또는 컴포넌트들 사이에 전기적 접속을 형성하면서, 제1 및 제2 반도체 기판들을 함께 본딩하는 단계; 및
본딩된 제1 및 제2 반도체 기판들을 다이싱하여, 개별 LED 패키지들 또는 LED 패키지들의 그룹들을 형성하는 단계
를 포함한다.
이 방법은 LED 패키지의 일부로서 그리고 LED 바로 아래에 회로를 제공한다. 이는 콤팩트한 디자인을 허용한다. LED 기판과 회로 기판 사이에 웨이퍼 레벨 본딩이 발생하여, 패키지들을 형성하기 위해 단 한번의 다이싱 단계가 요구되며, 2개의 기판들 사이에 단 한번의 정렬 프로세스가 필요하게 된다.
집적 회로 컴포넌트들의 어레이를 형성하는 단계는 제2 반도체 기판의 대향하는 면들 사이에 연장되는 관통 비아들(through vias)을 형성하는 단계를 포함할 수 있다. 이러한 방식으로, 제2 기판의 하나의 면은, (비아들을 사용하여) LED에 접속하며 (직접) 집적 회로 컴포넌트 또는 컴포넌트들에 접속하기 위해 요구되는 모든 패키지 단자들을 갖는다.
집적 회로 컴포넌트들의 어레이를 형성하는 단계는 트랜지스터들의 어레이를 형성하는 단계를 포함할 수 있다. 이들은 개별 LED들을 제어하기 위해 제어 디바이스들로서 사용될 수 있다. 이는, 예를 들어 LED들의 어레이의 조명의 패턴의 제어 또는 디밍 제어에 사용될 수 있다.
집적 회로 컴포넌트들의 어레이를 형성하는 단계는 다이오드들의 어레이를 형성하는 단계를 포함할 수 있고, 이는 다음에 ESD 보호를 위해 사용될 수 있다.
다른 양태에 따르면, LED 패키지가 제공되는데, 이 LED 패키지는,
제1 반도체 기판으로서 형성되며, 하나의 면 상에 LED 접속 단자들을 갖는 집적 회로 LED; 및
제2 반도체 기판으로서 형성된 집적 회로 - 제1 반도체 기판의 LED가 집적 회로 위에 배치되며, LED와 대응하는 집적 회로 사이에 전기적 접속을 가지면서, 제1 반도체 기판의 하나의 면과 제2 반도체 기판의 제1 면이 함께 본딩됨 -
를 포함하고,
이 패키지는 제2 반도체 기판의 제1 면에 대향하는 면 상에 패키지 단자들을 갖고, 제2 기판은 패키지 단자와 LED 접속 단자 사이에 접속을 제공하는 적어도 하나의 관통 비아를 갖는다. 이 패키지는, LED 및 연관된 회로에 대한 접속을 가능하게 하는 단일의 접속면을 갖는다. 이 배열은 LED를 그 연관된 회로 위에 적층함으로써 공간 효율적이다.
적어도 하나의 LED 단자에 대한 접속이 가능하게 된다. 예를 들어, LED가 집적 회로와 직렬인 경우, 패키지 단자들은, 하나의 LED 단자 및 하나의 집적 회로 단자에 접속할 수 있다(즉, 직렬 접속의 단부들). 그러나, 제2 기판은, 각각의 패키지 단자들과 2개의 LED 접속 단자들 사이에 접속을 제공하는 적어도 2개의 관통 비아들을 가질 수 있다. 따라서, 양 LED 단자들에 대한 접속이 가능하게 된다.
집적 회로는 ESD 보호 다이오드를 포함할 수 있다. 그러나, 바람직한 예에서, 집적 회로는 트랜지스터를 포함한다. 이는 LED의 동작을 제어하기 위해 사용될 수 있다. 예를 들어, 트랜지스터는 LED와 병렬일 수 있다. 이러한 방식으로, 이는 바이패스 기능을 제공할 수 있고, 그에 따라 LED를 통하는 전류를 중단하는데 사용될 수 있다. 이는 전압원 사이에 직렬로 된 복수의 또는 하나의 LED를 스위치 오프하기 위해서 저항 드라이버 스킴의 일부로서의 이용을 가능하게 한다.
그러면, 패키지 단자들은, 트랜지스터의 소스, 드레인 및 게이트에 대한 접속들을 포함할 수 있다.
LED 회로는, 인쇄 회로 보드 상에 장착되는 본 발명의 적어도 하나의 패키지를 포함할 수 있고, 이 인쇄 회로 보드는 3개의 패키지 단자들로의 접속을 위한 트랙들을 갖는다.
이들 3개의 단자들은 LED 스트링들의 제어를 가능하게 한다. 게이트 단자는, 디바이스의 하부에서 연관된 패키지 단자에 의해 활성화되는 스위칭 기능을 제공한다.
이하, 첨부 도면들을 참조하여 본 발명의 예가 상세하게 설명될 것이다.
도 1은 서브마운트 상에 장착되는 공지의 LED 패키지를 도시한다.
도 2는 스트링의 각각의 LED에 대한 스위치를 제공하는 공지의 회로를 도시한다.
도 3은 도 2의 회로를 구현하는 공지의 방식을 도시한다.
도 4는 본 발명의 회로를 도시한다.
도 5는 도 4의 회로에 사용된 하나의 LED 패키지를 도시한다.
도 6은 웨이퍼 레벨 본딩 이후이며 다이싱 이전의 LED 패키지들의 스트링의 측면도를 도시한다.
도 7a는 음영 투시도(perspective shaded view)로 하나의 패키지의 분해도를 도시하며, 도 7b는 선 도면으로서 동일한 도면을 도시한다.
도 8은 웨이퍼 레벨 본딩 이전이며 다이싱 이전의 위로부터의 별개의 디바이스 어레이들을 도시한다.
도 9는 웨이퍼 레벨 본딩 이전이며 다이싱 이전의 아래로부터의 별개의 디바이스 어레이들을 도시한다.
모든 도면들은 개략적이며, 반드시 일정한 비율로 되어 있지는 않고, 일반적으로 본 발명을 설명하기 위해 필요한 부분들만을 도시하며, 다른 부분들은 생략되거나 단순히 암시될 수 있다.
본 발명은 LED 패키지 및 제조 방법을 제공하는데, 이 패키지는, LED가 집적 회로 위에 있으며, LED와 대응하는 집적 회로 사이에 전기적 접속을 가지면서, 함께 본딩되는 LED 기판과 회로 기판을 갖는다. 이 패키지는 하나의 면 상에만 패키지 단자들을 갖고, 관통 비아들이 하나의 기판 상의 패키지 단자들과 다른 기판의 LED 접속들 사이에 접속을 제공한다. 따라서, 이 패키지가 2개의 기판을 갖더라도, 이는 단순한 방식으로 PCB와 같이 캐리어 위에 장착하기 위한 단일의 접속면을 갖는다.
단일의 접속면은 LED 및 연관된 회로에 대한 전기적 접속을 가능하게 한다. 이 배열은 LED를 그 연관된 회로 위에 적층함으로써 공간 효율적이다.
도 1은 공지의 LED 패키지를 도시한다. LED(10)는, 예를 들어 땜납 볼들에 의해 실리콘 서브마운트(12) 상에 장착되는 개별 패키지로서 형성된다. LED 패키지에 대한 접속들은 땜납 볼들을 통해 이루어지며, 서브마운트로부터의 외부 접속들은 와이어본드들(14)에 의해 이루어진다. 도 1에 개략적으로 도시된 바와 같이, 서브마운트(12)는 한 쌍의 ESD 보호 다이오드들을 구현할 수 있다. 따라서, ESD 보호가, 각각의 LED와 추가적인 컴포넌트들을 연관시키는 하나의 이유이다.
각각의 LED와 추가적인 컴포넌트들을 연관시키는 다른 이유는 스위칭 기능을 제공하기 위한 것이다. 도 2는 LED들의 스트링의 각각의 LED(LED1 내지 LED4)에 대해 병렬 스위치(M1 내지 M4)를 제공하는 공지의 회로를 도시한다. 스위치를 턴 온함으로써, 개별 LED가 턴 오프되도록 바이패스 경로가 제공된다.
도 3은 도 2의 회로를 구현하는 공지의 방식을 도시한다. 다수의 개별 LED 패키지들(30)이 PCB(32) 상의 트랙들 위에 장착된다. 2개의 트랙(31)이 2개의 전력 라인에 접속한다. 개별 LED 패키지들(30) 사이의 추가적인 트랙들은 LED 패키지들 사이에 직렬 접속들을 제공한다. 추가의 트랙들은 PCB 상에 또한 장착된 트랜지스터들(34)에 접속되고, 트랜지스터들은 그들의 게이트들에 접속하는 제어 라인들(36)을 형성하는 PCB 트랙들을 갖는다. 도 3은 또한 LED 패키지들 중 하나의 LED 패키지를 분해 형태로 도시한다. 이 배열은 상당량의 공간을 차지한다. 이는 또한 트랜지스터들뿐만 아니라 LED 패키지들의 장착을 요구한다.
도 4는 본 발명의 회로를 도시한다. 이 회로도 역시 PCB(42) 상에 장착된 LED 패키지들(40)을 가지며, PCB 트랙들(42)은 LED들의 직렬 배열을 위해 전력 라인들에 접속한다. LED 패키지들(40)은 LED 및 연관된 트랜지스터를 단일 패키지로 통합하는데, LED가 트랜지스터 위에 놓인다. 이 패키지는 하나의 면 상에만, 즉 PCB(42)에 대향하는 면 상에만 패키지 단자들을 갖는다. 3개의 패키지 단자, 즉 패키지 내의 트랜지스터의 게이트에 접속하기 위한 제어 단자, 및 2개의 전력 라인 단자가 존재한다. 제어 단자는 PCB 트랙(46)에 접속한다. 이는 보다 콤팩트한 배열 및 감소된 장착 요건들을 제공한다. 도 4는 또한 LED 패키지들 중 하나의 LED 패키지를 분해 형태로 뿐만 아니라 평면도로 도시한다.
도 5는 도 4의 회로에 사용된 하나의 LED 패키지(40)를 보다 상세하게 도시한다. 각각의 LED 패키지는 집적 회로 LED를 포함하는데, 이 집적 회로 LED는 제1 반도체 기판(50)으로서 형성되며, 하나의 면 상에 LED 접속 단자들(52a, 52b)을 갖는다. 이들 단자들은 LED의 n-접합 및 p-접합에 접속한다. LED는 pn 다이오드 또는 핀 다이오드 또는 임의의 다른 공지의 다이오드 구성일 수 있다. 이는 종형(vertical) 또는 횡형(lateral)일 수 있다.
집적 회로(이 예에서는, 스위칭 트랜지스터)는 제2 반도체 기판(54)으로서 형성된다. 단자들(52a, 52b)을 지니는 제1 반도체 기판(50)의 면과 제2 반도체 기판(54)의 제1 면이 함께 본딩된다. 명확성을 위해 도 5에는 2개의 기판이 분리되어 있는 것으로 도시되어 있다.
제2 기판(54)의 본딩면은 단자들(52a, 52b)로의 접속을 위한 콘택 패드들(55a, 55b)을 갖는다.
접속되는 경우, 제1 반도체 기판(50)의 LED는 집적 회로 위에 배치되고, LED와 대응하는 집적 회로 사이에 전기적 접속을 갖는다.
패키지는 제2 반도체 기판(54)의 대향하는 면 상에 패키지 단자들(56a, 56b, 56c)을 갖는다. 제2 기판(54)은, LED 접속 단자들(52a, 52b)로의 접속을 위한 콘택 패드들(55a, 55b)과 패키지 단자들 중 2개의 패키지 단자(56a, 56b) 사이에 접속을 제공하는 관통 비아들(58a, 58b)을 갖는다. 제3 패키지 단자(56c)는, 통상적인 방식으로 반도체 기판 내에 형성되는 트랜지스터의 게이트에 접속한다.
이러한 방식으로, 패키지 단자들의 단일 세트는 LED뿐만 아니라 트랜지스터에 대한 접속을 가능하게 한다. 패키지의 트랜지스터가 LED 패키지의 특정 용도를 위해 필요하지 않은 경우, 트랜지스터의 게이트에 접속하는 것이 필요하지 않으며, 패키지는 통상의 2-단자 LED 패키지로서 사용될 수 있다.
도 6은 LED 패키지들의 스트링의 단면도를 도시하며, 웨이퍼 레벨 본딩 이후이며 다이싱 이전의 서로 접촉하는 2개의 기판을 도시한다.
도 7a는 하나의 패키지의 분해 투시도를 도시한다. 도 5에서와 동일한 참조 번호들이 사용된다. 제2 기판(54)의 트랜지스터 구조는 일반적으로 70에 나타나는데, 이는 콘택 패드들(55a, 55b) 사이에 접속된다. 도 7a는 음영 투시도이며, 도 7b는 선 도면으로서 동일한 도면을 도시한다.
도시된 예에서, 게이트는 제2 기판의 제1 면에 형성된다. 제2 기판의 대향하는 면 상에 있는 패키지 단자들로부터 게이트로의 접속을 가능하게 하도록 비아가 형성된다.
트랜지스터 구조는 제2 반도체 기판(54)의 하부 표면 상에 있을 수 있으며, 이러한 경우에 게이트를 위한 비아가 필요하지 않음에 유의한다.
이 배열은 보다 용이하게 제조될 수 있다. 특히, 다이싱 이전에, 2개의 기판 사이의 웨이퍼 레벨 본딩이 가능하다.
도 8에 도시된 바와 같이, 2개의 기판(50, 54)은 풀 어레이들(full arrays)로서 형성될 수 있다. 그런 다음, 2개의 기판 사이의 웨이퍼 본딩이 수행된다. 가능한 상호접속 방법들은 마이크로범프들(micro-bumps) 또는 금 나노스폰지(gold nanosponge)를 포함한다. 도 8은 위로부터의 도면을 도시하며, 상부 기판(50)의 상부에서의 다이싱 라인들 및 하부 기판(54)의 상부에서의 콘택 패드들을 도시한다. 도 9는 아래로부터의 도면을 도시하며, 상부 기판(50)의 하부에서의 LED 콘택 패드들 및 하부 기판(54)의 하부에서의 패키지 단자들을 도시한다.
웨이퍼 레벨 본딩은 열 팽창으로 인한 응력 불일치(stress mismatch)를 회피하기 위해서 고온 프로세스들을 회피해야 한다. 적합한 기판 디자인들의 경우, 단일 다이 부착 방법들에 통상적으로 이용되는 초음파 본딩이 이용될 수 있다. 대안적으로, 전기 도전성 접착(electrically conductive gluing)과 같은 콜드 상호접속(cold interconnect) 방법들이 적용될 수 있다.
웨이퍼 레벨 본딩 이후에만, 개별 패키지들을 형성하기 위해 LED들의 그룹들 또는 개별 LED들이 분리된다. 관통 실리콘 비아 기술을 이용한 웨이퍼 레벨 접속들이 3D 패키징 솔루션들에 대해 공지되어 있다. 이들은 제2 기판(54)에 대해 도시된 바와 같이 콘택들이 디바이스의 하부에 구비되는 것을 허용한다.
전술한 예에서, 각각의 LED에 병렬 스위치가 추가된다. 물론, 직렬 스위치들도 또한 동일한 방식으로 추가될 수 있다. 이 경우, 양 LED 단자들에 대한 외부 접속은 필요하지 않을 수 있다. 대신에, 트랜지스터의 게이트뿐만 아니라 직렬 회로의 각각의 단부에 대한 접속이 필요하다. 따라서, 3개의 패키지 단자는 트랜지스터의 소스나 드레인(하나는 LED에 접속되지 않음), 트랜지스터의 게이트, 및 LED 접속 단자들 중 단 하나의 LED 접속 단자를 포함할 수 있다.
회로는 단일 트랜지스터로서 도시되지만, 대신에 ESD 다이오드일 수 있다. 물론, 제2 기판에는 보다 복잡한 회로들이 제공될 수 있다. 예를 들어, 트랜지스터뿐만 아니라 패키지로 ESD 다이오드가 통합될 수 있다. 또한, 예를 들어 국부 디밍 제어를 위해 각각의 패키지에 보다 복잡한 트랜지스터 제어 회로가 구현될 수 있다.
본 발명은 일반적으로 LED 패키지들을 형성하는데 이용될 수 있다. 특히 흥미로운 것은, 개별 LED들의 제어를 요구하는 LED 어레이들을 위한 패키지들이다. 특히, 자동차 애플리케이션들에서, 광 방향의 동적 제어를 제공하기 위한 동적 LED 매트릭스 어레이가 공지되어 있다.
각각의 LED와 함께 트랜지스터를 사용하는 것은 직렬로 된 복수의 LED가 개별적으로 제어되는 것을 가능하게 한다. 본 발명은, LED 바로 아래에 LED 패키지로의 스위치의 통합을 제공한다. 이는 콤팩트한 드라이버 디자인을 허용하며, LED 스트링들의 제어를 단순화한다.
또한, 컴포넌트들은 메인 전압(mains voltage)으로부터 구동되는 멀티-LED 소스들에 적합할 수 있는데, LED들에 걸리는 순방향 전압들은 메인 전압의 위상에 따라 제어된다. 220V 메인 전압 네트워크에서, 실제 전압은 +325V와 -325V 사이에서 주기적으로 진동한다. LED 스트링이 약 3V의 평균 순방향 전압을 갖는 100개의 LED를 포함하는 경우, 메인 전압은 LED들을 오버드라이빙(overdriving)할 위험 없이 스트링에 직접 인가될 수 있다(실제로, 이러한 회로는 통상적으로 정류기 및 보호 저항기를 포함함). 모든 LED가 항상 스트링에 유지되는 경우, 개별 LED들에서의 전압은 메인 사이클이 광 발생을 위해 스위치-온 전압(switch-on voltage) 아래에 있을 때이다. 메인 전압을 감소시키는 것과 동기하여, 증가된 수의 LED를 스위치 오프하여, 남은 LED들이 광의 발생을 효율적으로 제공하는 것을 허용할 수 있는 것이 공지되어 있다.
집적 회로 LED 및 집적 회로 트랜지스터를 형성하기 위해 이용되는 프로세스들은 일반적인 것이므로 상세하게 설명하지 않았다. 실제로, 임의의 다이오드 기술 및 임의의 트랜지스터 기술이 이용될 수 있다. 또한, 상이한 기판들이 상이한 재료들 및 제조 프로세스들을 이용할 수 있는데, 그 이유는 이들이 독립적으로 형성되기 때문이다.
도면들, 개시내용 및 첨부 청구항들의 연구로부터, 청구 발명의 실시에 있어서 개시된 실시예들에 대한 다른 변형들이 통상의 기술자에 의해 이해 및 시행될 수 있다. 청구항들에서, 단어 "포함(comprising)"은 다른 요소들 또는 단계들을 배제하지는 않으며, 단수표현("a 또는 an")은 복수를 배제하지는 않는다. 특정 수단들이 서로 상이한 종속 청구항들에서 인용된다라는 단순한 사실은, 이들 수단들의 조합이 유리하게 사용될 수 없음을 나타내지는 않는다. 청구항들에서의 임의의 참조 부호들은 범위를 제한하는 것으로서 해석되어서는 안 된다.

Claims (14)

  1. LED 패키지를 형성하는 방법으로서,
    제1 반도체 기판(50)의 일부로서 집적 회로 LED들(40)의 어레이를 형성하는 단계;
    제2 반도체 기판(54)의 일부로서 집적 회로 컴포넌트들의 어레이를 형성하는 단계;
    상기 제1 반도체 기판(50)의 각각의 LED(40)가 상기 제2 반도체 기판의 대응하는 집적 회로 컴포넌트 또는 컴포넌트들 위에 배치되어, 상기 LED와 그에 대응하는 집적 회로 컴포넌트 또는 컴포넌트들 사이에 전기적 접속을 형성하면서, 상기 제1 및 제2 반도체 기판들(50, 54)을 함께 본딩하는 단계; 및
    상기 본딩된 제1 및 제2 반도체 기판들(50, 54)을 다이싱하여, 개별 LED 패키지들 또는 LED 패키지들의 그룹들을 형성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 집적 회로 컴포넌트들의 어레이를 형성하는 단계는 상기 제2 반도체 기판의 대향하는 면들 사이에 연장되는 관통 비아들(through vias)(58a, 58b)을 형성하는 단계를 포함하는 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 집적 회로 컴포넌트들의 어레이를 형성하는 단계는 트랜지스터들의 어레이를 형성하는 단계를 포함하는 방법.
  4. 제1항 또는 제2항에 있어서,
    상기 집적 회로 컴포넌트들의 어레이를 형성하는 단계는 다이오드들의 어레이를 형성하는 단계를 포함하는 방법.
  5. LED 패키지로서,
    제1 반도체 기판(50)으로서 형성되며, 하나의 면 상에 LED 접속 단자들(52a, 52b)을 갖는 집적 회로 LED(40); 및
    제2 반도체 기판(54)으로서 형성된 집적 회로 - 상기 제1 반도체 기판의 상기 LED(40)가 상기 집적 회로 위에 배치되며, 상기 LED와 그에 대응하는 집적 회로 사이에 전기적 접속을 가지면서, 상기 제1 반도체 기판(50)의 상기 하나의 면과 상기 제2 반도체 기판(54)의 제1 면이 함께 본딩됨 -
    를 포함하고,
    상기 패키지는 상기 제2 반도체 기판(54)의 제1 면에 대향하는 면 상에 패키지 단자들(56a, 56b, 56c)을 갖고, 상기 제2 기판은 패키지 단자와 LED 접속 단자 사이에 접속을 제공하는 적어도 하나의 관통 비아(58a, 58b)를 갖는 LED 패키지.
  6. 제5항에 있어서,
    상기 제2 기판(54)은, 각각의 패키지 단자들(56a, 56b)과 상기 2개의 LED 접속 단자들(52a, 52b) 사이에 접속을 제공하는 적어도 2개의 관통 비아들(58a, 58b)을 갖는 LED 패키지.
  7. 제5항에 있어서,
    상기 집적 회로는 ESD 보호 다이오드를 포함하는 LED 패키지.
  8. 제5항에 있어서,
    상기 집적 회로는 트랜지스터를 포함하는 LED 패키지.
  9. 제8항에 있어서,
    상기 트랜지스터는 상기 LED와 병렬인 LED 패키지.
  10. 제9항에 있어서,
    상기 패키지 단자들은, 상기 트랜지스터의 소스, 드레인 및 게이트에 대한 접속들을 포함하는 LED 패키지.
  11. 제8항에 있어서,
    상기 트랜지스터는 상기 LED와 직렬인 LED 패키지.
  12. 제11항에 있어서,
    상기 패키지 단자들은, 상기 트랜지스터의 소스 또는 드레인, 상기 트랜지스터의 게이트, 및 상기 LED 접속 단자들 중 하나의 LED 접속 단자에 대한 접속들을 포함하는 LED 패키지.
  13. 인쇄 회로 보드 상에 장착되는 제10항에 기재된 적어도 하나의 패키지를 포함하는 LED 회로로서,
    상기 인쇄 회로 보드는 상기 3개의 패키지 단자들로의 접속을 위한 트랙들을 갖는 LED 회로.
  14. 인쇄 회로 보드 상에 장착되는 제12항에 기재된 적어도 하나의 패키지를 포함하는 LED 회로로서,
    상기 인쇄 회로 보드는 상기 3개의 패키지 단자들로의 접속을 위한 트랙들을 갖는 LED 회로.
KR1020157005926A 2012-08-07 2013-08-02 Ｌｅｄ 패키지 및 제조 방법 KR102054337B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261680331P 2012-08-07 2012-08-07
US61/680,331 2012-08-07
PCT/IB2013/056353 WO2014024108A1 (en) 2012-08-07 2013-08-02 Led package and manufacturing method

Publications (2)

Publication Number Publication Date
KR20150041082A true KR20150041082A (ko) 2015-04-15
KR102054337B1 KR102054337B1 (ko) 2020-01-22

Family

ID=49165811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157005926A KR102054337B1 (ko) 2012-08-07 2013-08-02 Ｌｅｄ 패키지 및 제조 방법

Country Status (7)

Country Link
US (1) US9461027B2 (ko)
EP (1) EP2883243B1 (ko)
JP (1) JP6325541B2 (ko)
KR (1) KR102054337B1 (ko)
CN (1) CN104508811B (ko)
TW (1) TWI594467B (ko)
WO (1) WO2014024108A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199183B1 (ko) 2020-02-27 2021-01-06 (주) 성진일렉트론 고출력 led 패키지 및 그 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102015104185A1 (de) * 2015-03-20 2016-09-22 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
FR3041148A1 (fr) * 2015-09-14 2017-03-17 Valeo Vision Source lumineuse led comprenant un circuit electronique
USD782988S1 (en) * 2015-11-02 2017-04-04 Epistar Corporation Light-emitting module
FR3044467B1 (fr) * 2015-11-26 2018-08-10 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dalle lumineuse et procede de fabrication d'une telle dalle lumineuse
US10290777B2 (en) 2016-07-26 2019-05-14 Cree, Inc. Light emitting diodes, components and related methods
DE102016124646A1 (de) * 2016-12-16 2018-06-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements
CN106711135A (zh) * 2017-01-09 2017-05-24 丽智电子(昆山)有限公司 一种模组化的光电二极管封装器件
DE102017123290A1 (de) * 2017-10-06 2019-04-11 Osram Opto Semiconductors Gmbh Lichtemittierendes Bauteil, Anzeigevorrichtung und Verfahren zur Herstellung einer Anzeigevorrichtung
US11749790B2 (en) 2017-12-20 2023-09-05 Lumileds Llc Segmented LED with embedded transistors
CN113764565A (zh) 2018-02-01 2021-12-07 新唐科技日本株式会社 半导体装置
US11024785B2 (en) * 2018-05-25 2021-06-01 Creeled, Inc. Light-emitting diode packages
USD902448S1 (en) 2018-08-31 2020-11-17 Cree, Inc. Light emitting diode package
US11233183B2 (en) 2018-08-31 2022-01-25 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US11335833B2 (en) 2018-08-31 2022-05-17 Creeled, Inc. Light-emitting diodes, light-emitting diode arrays and related devices
US10985134B2 (en) * 2018-11-09 2021-04-20 Nanya Technology Corporation Method and system of manufacturing stacked wafers
US11101411B2 (en) 2019-06-26 2021-08-24 Creeled, Inc. Solid-state light emitting devices including light emitting diodes in package structures
KR20230109153A (ko) * 2020-11-23 2023-07-19 센스 포토닉스, 인크. 멀티-웨이퍼 통합 vcsel-전자 모듈
EP4021149A1 (en) 2020-12-22 2022-06-29 Textron Systems Corporation Light appartus with parallel-arranged leds and per-led drivers

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272939A1 (en) * 2006-05-29 2007-11-29 Hui Peng Tunnel vertical semiconductor devices or chips
US20120018745A1 (en) * 2010-07-20 2012-01-26 Epistar Corporation Integrated lighting apparatus and method of manufacturing the same

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985327B2 (ja) * 1998-02-27 2007-10-03 松下電器産業株式会社 半導体発光装置
JP4126749B2 (ja) 1998-04-22 2008-07-30 ソニー株式会社 半導体装置の製造方法
JP2000031541A (ja) * 1998-07-09 2000-01-28 Okaya Electric Ind Co Ltd Ｌｅｄ表示素子
US6633322B2 (en) 2000-05-29 2003-10-14 Kyocera Corporation Light emitting element array, optical printer head using the same, and method for driving optical printer head
JP2002026263A (ja) * 2000-07-05 2002-01-25 Sanken Electric Co Ltd 保護回路、保護回路素子及び発光デバイス
US6933707B2 (en) 2002-06-27 2005-08-23 Luxidein Limited FET current regulation of LEDs
JP5060017B2 (ja) * 2004-08-12 2012-10-31 セイコーエプソン株式会社 プロジェクタ
KR100506743B1 (ko) * 2004-09-17 2005-08-08 삼성전기주식회사 트랜지스터를 구비한 플립칩 구조 발광장치용 서브 마운트
TW200623387A (en) * 2004-12-16 2006-07-01 Guo-Enn Chang A static discharge prevention device for flip-chip semiconductor of encapsulating compound and method of its formation
US7692207B2 (en) 2005-01-21 2010-04-06 Luminus Devices, Inc. Packaging designs for LEDs
KR101198374B1 (ko) * 2006-02-23 2012-11-07 삼성디스플레이 주식회사 발광 다이오드 기판 및 그 제조 방법과 그를 이용한 액정표시 장치
JP5394617B2 (ja) * 2006-06-16 2014-01-22 新光電気工業株式会社 半導体装置及び半導体装置の製造方法及び基板
CN100446288C (zh) * 2006-08-01 2008-12-24 金芃 通孔垂直结构的半导体芯片及其制造方法
JP4967548B2 (ja) * 2006-09-06 2012-07-04 株式会社ニコン 発光装置
TWI420691B (zh) * 2006-11-20 2013-12-21 尼康股份有限公司 Ｌｅｄ裝置及其製造方法
JP2008262993A (ja) * 2007-04-10 2008-10-30 Nikon Corp 表示装置
US8110835B2 (en) 2007-04-19 2012-02-07 Luminus Devices, Inc. Switching device integrated with light emitting device
JP2010050165A (ja) * 2008-08-19 2010-03-04 Sumitomo Chemical Co Ltd 半導体装置、半導体装置の製造方法、トランジスタ基板、発光装置、および、表示装置
JP2010114216A (ja) * 2008-11-05 2010-05-20 Sharp Corp Ｌｅｄ照明装置
US8400064B2 (en) * 2009-09-09 2013-03-19 Koninklijke Philips Electronics N.V. Zener diode protection network in submount for LEDs connected in series
US8461775B2 (en) 2010-05-18 2013-06-11 Luxera, Inc. Integrated three dimensional inductor and method of manufacturing same
US9153545B2 (en) * 2010-12-20 2015-10-06 Rohm Co., Ltd. Light-emitting element unit and light-emitting element package
CN102097554A (zh) * 2010-12-21 2011-06-15 天津工业大学 一种GaN基单芯片白光发光二极管及其制备方法
DE102011016308A1 (de) * 2011-04-07 2012-10-11 Osram Opto Semiconductors Gmbh Anzeigevorrichtung
KR102138050B1 (ko) * 2012-08-07 2020-08-11 루미리즈 홀딩 비.브이. Led 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070272939A1 (en) * 2006-05-29 2007-11-29 Hui Peng Tunnel vertical semiconductor devices or chips
US20120018745A1 (en) * 2010-07-20 2012-01-26 Epistar Corporation Integrated lighting apparatus and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102199183B1 (ko) 2020-02-27 2021-01-06 (주) 성진일렉트론 고출력 led 패키지 및 그 제조방법

Also Published As

Publication number Publication date
TW201414023A (zh) 2014-04-01
JP6325541B2 (ja) 2018-05-16
CN104508811B (zh) 2017-09-22
CN104508811A (zh) 2015-04-08
WO2014024108A1 (en) 2014-02-13
EP2883243B1 (en) 2020-10-07
US9461027B2 (en) 2016-10-04
JP2015524623A (ja) 2015-08-24
US20150214201A1 (en) 2015-07-30
EP2883243A1 (en) 2015-06-17
KR102054337B1 (ko) 2020-01-22
TWI594467B (zh) 2017-08-01

Similar Documents

Publication Publication Date Title
US9461027B2 (en) LED package and manufacturing method
US9887185B2 (en) Packaging of LED chips and driver circuit on the same substrate
US9461028B2 (en) LED circuit
US8637882B2 (en) Method for producing a light emitting diode arrangement, and light emitting diode arrangment
US8084780B2 (en) Smart integrated semiconductor light emitting system including light emitting diodes and application specific integrated circuits (ASIC)
KR20120123254A (ko) 전력 공급 모듈 및 이의 패키징 및 집적 방법
ATE546836T1 (de) Anwendung einer transparenten leuchtdiodenanzeigevorrichtung in einem kraftfahrzeug
EP4097761B1 (en) Freely configurable power semiconductor module
US10426006B2 (en) Optoelectronic component with protective circuit
TW202205659A (zh) 具驅動ic的像素單元、包含該像素單元的發光裝置及其製法
TWI551045B (zh) 光繼電器
KR20180026497A (ko) Led 조명 디바이스
CN101783339A (zh) 电子元件模块
EP2760056A2 (en) Package-free and circuit board-free led device and method for fabricating the same
KR20150090345A (ko) 칩 온 보드 발광 다이오드 모듈 및 이의 조립체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant