KR20150017674A - 웨이퍼의 분할 방법 - Google Patents

웨이퍼의 분할 방법 Download PDF

Info

Publication number
KR20150017674A
KR20150017674A KR1020140100814A KR20140100814A KR20150017674A KR 20150017674 A KR20150017674 A KR 20150017674A KR 1020140100814 A KR1020140100814 A KR 1020140100814A KR 20140100814 A KR20140100814 A KR 20140100814A KR 20150017674 A KR20150017674 A KR 20150017674A
Authority
KR
South Korea
Prior art keywords
wafer
inert gas
processing chamber
etching
dividing
Prior art date
Application number
KR1020140100814A
Other languages
English (en)
Other versions
KR102062410B1 (ko
Inventor
사카에 마츠자키
다카토시 마스다
노조미 마에모토
유 요시노
다케히코 세노오
도시히로 아이다
도모야 비로
Original Assignee
가부시기가이샤 디스코
이와타니 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코, 이와타니 산교 가부시키가이샤 filed Critical 가부시기가이샤 디스코
Publication of KR20150017674A publication Critical patent/KR20150017674A/ko
Application granted granted Critical
Publication of KR102062410B1 publication Critical patent/KR102062410B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Abstract

(과제) 크랙의 성장을 억제하면서, 칩 측면에 잔존한 개질 영역이나 파편을 제거하는 것.
(해결수단) 웨이퍼의 분할 방법은, 스트리트(75)를 따라서 레이저광을 조사하여 웨이퍼(W)의 내부에 개질 영역(77)을 형성하는 공정과, 개질 영역을 기점으로 웨이퍼를 개개의 칩(C)으로 분할하는 공정과, 웨이퍼가 투입된 처리실 내를 진공 상태로 하고, 처리실 내를 불활성 가스로 채우는 공정과, 불활성 가스로 채워진 처리실 내에 에칭 가스를 도입하여 칩 측면(78)을 에칭하는 공정을 갖고 있다.

Description

웨이퍼의 분할 방법 {METHOD OF DIVIDING WAFER}
본 발명은, 반도체 웨이퍼를 스트리트(street)를 따라서 분할하는 웨이퍼의 분할 방법에 관한 것이다.
반도체 웨이퍼는, 격자형으로 배열된 스트리트(분할 예정 라인)에 의해 다수의 직사각형 영역으로 구획되어 있고, 이 스트리트를 따라 개개의 칩으로 분할된다. 종래에는, 웨이퍼의 분할 방법으로서, SD(Stealth Dicing) 가공과 익스팬드 가공을 조합하여 웨이퍼를 개개의 칩으로 분할하는 방법이 제안되어 있다(예컨대 특허문헌 1, 2 참조). SD 가공에서는, 스트리트를 따라 레이저광이 조사되고, 웨이퍼의 내부에 분할 기점이 되는 개질 영역이 형성된다. 익스팬드 가공에서는, 웨이퍼에 접착된 테이프가 확장됨으로써, 개질 영역에 외력이 가해져 스트리트를 따라 웨이퍼가 분할된다.
또한, 특허문헌 1, 2에 기재된 웨이퍼의 분할 방법에서는, 강도가 저하된 개질 영역에 인장력이 가해짐으로써 파단되기 때문에, 칩 측면(분할면)에 크랙이 생기고 미세한 파편이 비산된다. 또한, 파단 후의 칩 측면에 강도가 저하된 개질 영역이 잔존하고 있으면, 개질 영역의 일부가 박리되어 다시 파편으로서 주위에 비산되는 경우가 있다. 이러한 크랙이나 미세한 파편은 칩의 성능에 영향을 미치기 때문에, 에칭 가스에 의해 개질 영역, 크랙, 파편을 제거하여 칩 측면을 매끄럽게 하고 있다.
특허문헌 1 : 일본 특허 공개 제2005-252126호 공보 특허문헌 2 : 일본 특허 공개 제2009-111147호 공보
그러나, 특허문헌 1, 2에 기재된 웨이퍼의 분할 방법에서는, 칩의 측면만이 에칭될 뿐만 아니라, 칩 측면의 크랙에 에칭 가스가 침투하기 때문에, 크랙 내에서 에칭이 진행되어 크랙이 성장한다는 문제가 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 크랙의 성장을 억제하면서, 칩 측면에 잔존한 개질 영역이나 파편을 제거할 수 있는 웨이퍼의 분할 방법을 제공하는 것을 목적으로 한다.
본 발명의 웨이퍼의 분할 방법은, 표면에 복수의 칩이 스트리트에 의해 구획 형성된 웨이퍼에 다이싱 테이프를 접착한 워크 유닛에, 스트리트를 따라 웨이퍼를 투과하는 파장의 레이저광을 조사하여, 웨이퍼의 내부에 개질 영역을 형성하는 개질 영역 형성 공정과, 개질 영역 형성 공정을 거친 워크 유닛에 외력을 부여하여 개질 영역을 기점으로 스트리트를 따라 개개의 칩으로 분할하여, 칩의 서로의 간격을 확보하는 분할 공정과, 분할 공정을 거쳐 칩으로 분할된 워크 유닛을 밀폐된 처리실에 투입하는 처리 투입 공정과, 처리 투입 공정에서 워크 유닛을 투입하고 밀폐된 처리실을 진공 상태로 하는 진공 공정과, 진공 공정에서 진공이 된 처리실에 불활성 가스를 도입하여 정해진 압력으로 처리실을 불활성 가스로 채우고 불활성 가스의 압력에 의해 분할 공정에서 분할된 칩 측면에 있는 분할 데미지에 불활성 가스를 봉입하는 불활성 가스 봉입 공정과, 불활성 가스 봉입 공정에서 불활성 가스로 채워지는 처리실 내에 에칭 가스를 추가 도입하여 개개로 분할된 칩 측면을 반응성 가스 에칭하는 에칭 공정을 구비한 것을 특징으로 한다.
이 구성에 의하면, 스트리트를 따라 웨이퍼의 내부에 개질 영역이 형성되고, 이 개질 영역을 기점으로 웨이퍼가 개개의 칩으로 분할된다. 그리고, 웨이퍼가 처리실 내에 투입된 후, 처리실 내가 진공 상태가 되어 불활성 가스가 도입되고, 또한 처리실 내에 에칭 가스가 추가 도입된다. 이에 따라, 분할시에 생긴 칩 측면에 있는 크랙 등의 분할 데미지에 불활성 가스가 봉입되고, 분할 데미지에 불활성 가스를 체류시킨 상태에서 칩 측면이 에칭된다. 따라서, 분할 데미지에 에칭 가스가 침투하지 않고, 칩 측면으로부터 내측을 향해(면외 방향으로) 에칭이 진행되기 때문에, 크랙의 성장을 억제하면서, 칩 측면에 잔존한 개질 영역이나 파편을 제거할 수 있다.
본 발명의 상기 웨이퍼의 분할 방법에 있어서, 처리실은, 밀폐 공간에서 진공 공정 및 불활성 가스 봉입 공정을 행하는 제1 처리실과, 제1 처리실을 구획하여 형성되는 밀폐 공간에서 에칭 공정을 행하는 제2 처리실로 구성된다.
본 발명에 의하면, 크랙 등의 분할 데미지에 불활성 가스를 봉입한 상태로 에칭을 실시하기 때문에, 크랙의 성장을 억제하면서, 칩 측면에 잔존한 개질 영역이나 파편을 제거할 수 있다.
도 1은 본 실시형태에 따른 웨이퍼의 사시도이다.
도 2는 본 실시형태에 따른 개질 영역 형성 공정의 일례를 나타낸 도면이다.
도 3은 본 실시형태에 따른 분할 공정의 일례를 나타낸 도면이다.
도 4는 본 실시형태에 따른 처리 투입 공정, 진공 공정의 일례를 나타낸 도면이다.
도 5는 본 실시형태에 따른 불활성 가스 봉입 공정, 에칭 공정의 일례를 나타낸 도면이다.
도 6은 본 실시형태에 따른 에칭 상태의 설명도이다.
이하, 첨부 도면을 참조하여, 본 발명의 실시형태에 따른 웨이퍼의 분할 방법에 관해 설명한다. 도 1을 참조하여, 가공 대상이 되는 웨이퍼에 관해 설명한다. 또, 도 1a는 웨이퍼의 사시도이고, 도 1b는 웨이퍼를 링 프레임에 지지한 워크 유닛의 사시도를 나타낸다.
도 1a에 나타낸 바와 같이, 웨이퍼(W)는 대략 원판형으로 형성되어 있고, 표면(73)에 배열된 격자형의 스트리트(75)에 의해 복수의 영역으로 구획되어 있다. 각 영역에는, 분할후에 칩(C)(도 3c 참조)이 되는 IC, LSI 등의 각종 디바이스(D)가 형성되어 있다. 웨이퍼(W)의 외측 둘레에는 결정 방위를 나타내는 오리엔테이션 플랫(76)이 형성되어 있다. 또, 본 실시형태에서는 웨이퍼(W)로서 실리콘, 갈륨비소 등의 반도체 웨이퍼를 예를 들어 설명하지만, 이 구성에 한정되는 것은 아니다. 웨이퍼(W)는, 예컨대 세라믹, 유리, 사파이어(Al2O3)계의 무기 재료 기판이나 반도체 제품의 패키지 등이어도 좋다.
도 1b에 나타낸 바와 같이, 웨이퍼(W)의 이면(74)에는 다이싱 테이프(T)가 접착되어 있고, 이 다이싱 테이프(T)의 외측 둘레에는 링 프레임(F)이 접착되어 있다. 웨이퍼(W)는, 다이싱 테이프(T)를 통해 링 프레임(F)에 지지된 워크 유닛(WS)으로서 카세트(도시되지 않음)에 수용되고, 카세트에 의해 레이저 가공 장치에 반입된다. 또, 본 실시형태에서는, 웨이퍼(W)의 이면(74)에 다이싱 테이프(T)가 접착되는 구성으로 했지만, 웨이퍼(W)의 표면(73)에 보호 테이프(T)가 접착되는 구성으로 해도 좋다.
이 워크 유닛(WS)은, 개질 영역 형성 공정, 분할 공정, 처리 투입 공정, 진공 공정, 불활성 가스 봉입 공정, 에칭 공정을 거쳐 가공된다. 개질 영역 형성 공정에서는, 레이저광의 조사에 의해 스트리트(75)를 따라서 웨이퍼(W)의 내부에 다광자 흡수에 의한 개질 영역(77)이 형성된다(도 2 참조). 개질 영역(77)에서 웨이퍼(W)의 강도가 저하됨으로써, 웨이퍼(W)의 내부에 분할 기점이 형성된다. 분할 공정에서는, 워크 유닛(WS)에 외력이 부여되어, 개질 영역(77)을 기점으로 웨이퍼(W)가 스트리트(75)를 따라서 개개의 칩(C)으로 분할된다(도 3 참조). 분할후의 칩 측면(78)에는, 개질 영역(77)이 잔존하고 크랙(79)(도 6a 참조)이 생겼다.
처리 투입 공정에서는, 개개의 칩(C)으로 분할된 워크 유닛(WS)이, 밀폐된 처리실에 투입된다(도 4a 참조). 진공 공정에서는, 워크 유닛(WS)이 투입된 처리실 내가 진공 상태가 된다(도 4b 참조). 불활성 가스 봉입 공정에서는, 진공 상태의 처리실 내에 불활성 가스가 도입되고, 불활성 가스의 압력에 의해 칩 측면(78)에 있는 크랙(79)에 불활성 가스가 봉입된다(도 5a, 도 6a 참조). 에칭 공정에서는, 처리실 내에 에칭 가스가 추가 도입되어, 칩 측면(78)이 반응성 가스 에칭된다(도 5b, 도 6b 참조). 이 경우, 크랙(79)에 불활성 가스가 봉입되어 있기 때문에, 크랙(79)에 대한 에칭 가스의 침투를 방지할 수 있다.
이러한 일련의 공정에 의해, 웨이퍼(W)가 개개의 칩(C)으로 분할되고, 분할후의 칩 측면(78)에 잔존한 개질 영역(77)이나 파편이 에칭에 의해 적절하게 제거된다. 에칭시에는, 칩 측면(78)의 크랙(79)에 대한 에칭 가스의 침투를 방지하기 때문에, 크랙(79)의 성장이 억제되면서, 칩 측면(78)이 적절하게 에칭된다.
이하, 도 2 내지 도 4를 참조하여, 본 실시형태에 따른 웨이퍼의 분할 방법에 관해 상세히 설명한다. 도 2는 개질 영역 형성 공정, 도 3은 분할 공정, 도 4는 처리 투입 공정, 진공 공정, 도 5는 불활성 가스 봉입 공정, 에칭 공정의 각각 일례를 나타낸 도면이다. 또한, 도 6은 에칭 상태의 설명도이다. 또, 도 3c에서는, 설명의 편의상, 보호 테이프 상에서 단부재를 제거한 도면을 나타내고 있다.
본 실시형태의 웨이퍼의 분할 방법에서는, 우선 개질 영역 형성 공정이 실시된다. 도 2에 나타낸 바와 같이, 레이저 가공 장치(1)는, 척 테이블(11)에 대하여 레이저 조사 헤드(12)를 상대 이동시킴으로써 레이저 가공하도록 구성되어 있다. 개질 영역 형성 공정에서는, 척 테이블(11) 상에 다이싱 테이프(T)를 통해 워크 유닛(WS)(웨이퍼(W))의 이면(74)이 유지되고, 워크 유닛(WS)의 링 프레임(F)이 클램프부(13)에 유지된다. 그리고, 레이저 조사 헤드(12)의 사출구가 웨이퍼(W)의 스트리트(75)에 위치 부여되고, 레이저 조사 헤드(12)로부터 웨이퍼(W)에 대하여 투과성을 갖는 파장의 레이저광이 웨이퍼(W)에 조사된다.
레이저광의 집광점이 웨이퍼(W)의 내부에서 조정되면서, 웨이퍼(W)에 대하여 레이저 조사 헤드(12)가 상대 이동됨으로써, 웨이퍼(W)의 내부에 스트리트(75)를 따른 개질 영역(77)이 형성된다. 이 경우, 우선 웨이퍼(W)의 이면(74)측으로 집광점이 조정되고, 모든 스트리트(75)를 따라서 개질 영역(77)의 하측 단부가 형성되도록 레이저 가공된다. 그리고, 집광점의 높이를 위쪽으로 이동시킬 때마다 스트리트(75)를 따라서 레이저 가공이 반복됨으로써, 웨이퍼(W)의 내부에 정해진 두께의 개질 영역(77)이 형성된다. 이와 같이 하여, 모든 스트리트(75)를 따라서 웨이퍼(W)의 내부에 분할 기점이 형성된다.
또, 개질 영역(77)은, 레이저광의 조사에 의해 웨이퍼(W)의 내부의 밀도, 굴절률, 기계적 강도나 그 밖의 물리적 특성이 주위와 상이한 상태가 되어, 주위보다 강도가 저하되는 영역을 말한다. 개질 영역(77)은, 예컨대 용융 재응고 영역, 크랙 영역, 절연 파괴 영역, 굴절률 변화 영역이며, 이들이 혼재한 영역이어도 좋다. 개질 영역(77)이 형성된 워크 유닛(WS)(웨이퍼(W))은 분할 장치(2)(도 3 참조)에 반입된다.
개질 영역 형성 공정의 후에는 분할 공정이 실시된다. 도 3a에 나타낸 바와 같이, 분할 장치(2)는, 링 프레임(F)이 지지되는 고리형 테이블(21)을 확장 드럼(22)에 대하여 상하로 상대 이동시킴으로써, 다이싱 테이프(T)를 확장하도록 구성되어 있다. 분할 장치(2)에 워크 유닛(WS)(웨이퍼(W))이 반입되면, 클램프부(24)에 의해 링 프레임(F)이 고리형 테이블(21)에 유지되고, 웨이퍼(W)와 링 프레임(F) 사이에 확장 드럼(22)의 상측 단부가 위치 부여된다. 그리고, 확장 드럼(22)의 주위의 승강 기구(23)에 의해, 고리형 테이블(21)과 함께 링 프레임(F)이 하강함으로써, 확장 드럼(22)이 고리형 테이블(21)에 대하여 상대적으로 상승된다.
그 결과, 도 3b에 나타낸 바와 같이, 다이싱 테이프(T)가 방사 방향으로 확장되어, 다이싱 테이프(T)를 통해 웨이퍼(W)의 개질 영역(77)에 외력이 부여된다. 웨이퍼(W)는, 강도가 저하된 개질 영역(77)을 분할 기점으로 하여, 스트리트(75)를 따라서 개개의 칩(C)으로 분할된다. 이 때, 다이싱 테이프(T)는, 인접하는 칩 측면(분할면)이 완전히 이격될 때까지 확장된다. 이에 따라, 인접하는 칩(C)끼리의 서로의 간격(S)이 확보된다. 도 3c에 나타낸 바와 같이, 분할후의 워크 유닛(WS)(웨이퍼(W))은 링 프레임(F)이 제거된 상태로 에칭 장치(3)(도 4 참조)에 반입된다.
여기서, 이후의 공정을 설명하기 전에, 도 4를 참조하여 에칭 장치에 관해 간단히 설명한다. 또, 본 실시형태에 따른 에칭 장치로서, 반응성 가스 에칭을 실시하는 장치를 예시하여 설명하지만, 등방성 드라이 에칭으로서 플라즈마 에칭, 케미컬 드라이 에칭의 어느 것을 실시하는 장치이어도 좋다. 또한, 불활성 가스로는, 예컨대 Ar, He, N2가 이용된다. 에칭 가스로는, 예컨대 ClF3, XeF2가 이용된다. 또한, 불활성 가스의 N2와 에칭 가스의 ClF3을 혼합한 혼합 가스를 이용해도 좋다.
에칭 장치(3)는, 칩(C)에 생긴 크랙(79)(도 6 참조)에 불활성 가스를 봉입한 상태로, 반응성 가스 에칭에 의해 분할후의 칩 측면(78)을 에칭하도록 구성되어 있다. 에칭 장치(3)는, 베이스(31) 상에 하우징(32)을 설치하여 수용 공간(33)이 형성되어 있다. 하우징(32)의 일측벽(34)에는, 웨이퍼(W)의 반입구(35)를 개폐하는 개폐 도어(36)가 부착되어 있다. 하우징(32)의 상벽(37)에는 한쌍의 승강 기구(38)가 부착되어 있고, 이 한쌍의 승강 기구(38)에는 수용 공간(33) 내에 이중의 처리실을 형성하는 가동 하우징(39)이 지지되어 있다.
가동 하우징(39)은, 제1 처리실(42)을 형성하는 외부 하우징(41)과, 제1 처리실(42)을 구획하여 제2 처리실(52)(도 5b 참조)을 형성하는 내부 하우징(51)을 갖고 있다. 외부 하우징(41)은, 하면이 개방된 통형상으로 형성되어 있고, 한쌍의 승강 기구(38)를 통해 하우징(32)에 지지되어 있다. 한쌍의 승강 기구(38)에 의해 외부 하우징(41)의 둘레벽(43)이 베이스(31) 상면에 접촉됨으로써, 하우징(32) 내에 밀폐된 제1 처리실(42)이 형성된다(도 4b 참조). 외부 하우징(41)의 상벽(46)에는 불활성 가스원(44)으로 이어지는 가스 도입구(45)가 형성되어 있다. 가스 도입구(45)로부터 불활성 가스가 도입됨으로써 제1 처리실(42)이 불활성 가스로 채워진다.
내부 하우징(51)은, 하면이 개방된 통형상으로 형성되어 있고, 외부 하우징(41)의 상벽(46)에 부착된 한쌍의 승강 기구(47)에 지지되어 있다. 한쌍의 승강 기구(47)에 의해 내부 하우징(51)의 둘레벽(53)이 베이스(31) 상면에 접촉됨으로써, 외부 하우징(41) 내에 밀폐된 제2 처리실(52)이 형성된다(도 5b 참조). 내부 하우징(51)의 상벽(56)에는 에칭 가스원(54)으로 이어지는 가스 도입구(55)가 형성되어 있다. 가스 도입구(55)는 확산 부재(57)에 덮여 있고, 가스 도입구(55)로부터 에칭 가스가 도입됨으로써, 확산 부재(57)를 통해 제2 처리실(52)에 에칭 가스가 확산된다.
또한, 내부 하우징(51)의 상벽(56)에는, 냉각수가 통과하는 냉각 통로(58)가 형성되어 있다. 냉각 통로(58)는 냉각수의 순환로의 일부를 구성하고 있고, 순환로의 도중에 설치된 냉각수원(59)으로부터 냉각수가 공급된다. 순환로를 냉각수가 순환함으로써 에칭시에 내부 하우징(51)에 발생하는 열이 냉각수에 전달되어, 내부 하우징(51)의 이상한 온도 상승이 억제되고 있다.
베이스(31) 상에는, 가동 하우징(39)의 하측에 척 테이블(61)이 부착되어 있다. 척 테이블(61)은, 내부 하우징(51)의 둘레벽(53)의 내경보다 작은 외경의 원판형으로 형성되어 있다. 척 테이블(61)의 상면에는 다공성 세라믹재에 의해 유지면(62)이 형성되어 있다. 유지면(62)은 척 테이블(61) 내의 유로를 통하여 흡인원(63)에 접속되어 있고, 유지면(62)에 생기는 부압에 의해 웨이퍼(W)가 흡인 유지된다. 척 테이블(61)은, 외부 하우징(41)이 베이스(31)에 접촉함으로써 제1 처리실(42)에 수용되고(도 4b 참조), 내부 하우징(51)이 베이스(31)에 접촉함으로써 제2 처리실(52)에 수용된다(도 5b 참조).
또한, 척 테이블(61) 내에는, 냉각수가 통과하는 냉각 통로(64)가 형성되어 있다. 냉각 통로(64)는 냉각수의 순환로의 일부를 구성하고 있고, 순환로의 도중에 설치된 냉각수원(65)으로부터 냉각수가 공급된다. 순환로를 냉각수가 순환함으로써 에칭시에 척 테이블(61)에 발생하는 열이 냉각수에 전달되어, 척 테이블(61)의 이상한 온도 상승이 억제되고 있다. 또한, 베이스(31)에는, 외부 하우징(41)의 둘레벽(43)과 내부 하우징(51)의 둘레벽(53) 사이에 대응하도록, 진공원(66)으로 이어지는 흡인구(67)가 형성되어 있다. 흡인구(67)로부터 에어가 흡인됨으로써, 제1 처리실(42) 내가 진공 상태가 된다.
이와 같이 구성된 에칭 장치(3)에서는, 도 4a에 나타낸 바와 같이, 분할 공정의 후에 처리 투입 공정이 실시된다. 처리 투입 공정에서는, 하우징(32)의 개폐 도어(36)가 개방되어 있고, 가동 하우징(39)은 척 테이블(61)의 상측으로 후퇴하고 있다. 로봇 아암(71)에 의해 반입구(35)로부터 분할된 워크 유닛(WS)(웨이퍼(W))이 투입되면, 척 테이블(61)에 다이싱 테이프(T)를 통해 웨이퍼(W)가 유지된다. 이 때, 웨이퍼(W)의 각 칩(C)은, 인접하는 칩(C)에 대하여 정해진 간격(S)을 두고 있다. 그리고, 개폐 도어(36)가 폐쇄되어 하우징(32) 내가 밀폐된다.
다음으로, 도 4b에 나타낸 바와 같이, 처리 투입 공정의 후에 진공 공정이 실시된다. 진공 공정에서는, 한쌍의 승강 기구(38)에 의해 가동 하우징(39)이 베이스(31)를 향해서 하강된다. 이 경우, 외부 하우징(41)에 대하여 내부 하우징(51)이 인상된 상태로 가동 하우징(39)이 하강되고, 외부 하우징(41)의 둘레벽(43)이 베이스(31)에 접촉된다. 이에 따라, 수용 공간(33) 내에 제1 처리실(42)이 형성되고, 척 테이블(61) 상의 웨이퍼(W)가 제1 처리실(42)에 수용된다. 그리고, 흡인구(67)로부터 제1 처리실(42) 내의 에어가 흡인되어, 제1 처리실(42) 내가 진공 상태가 된다.
다음으로, 도 5a에 나타낸 바와 같이, 진공 공정의 후에 불활성 가스 봉입 공정이 실시된다. 불활성 가스 봉입 공정에서는, 불활성 가스의 가스 도입구(45)로부터 진공 상태의 제1 처리실(42) 내에 불활성 가스가 도입되고, 제1 처리실(42) 내의 압력이 점성류 영역에서의 정해진 압력(예컨대 43 kPa)으로 불활성 가스로 채워진다. 이에 따라, 각 칩 측면(78)에 생긴 크랙(79)에 불활성 가스가 침투하여, 크랙(79) 내에 불활성 가스가 봉입된다(도 6a 참조).
다음으로, 도 5b에 나타낸 바와 같이, 불활성 가스 봉입 공정의 후에 에칭 공정이 실시된다. 에칭 공정에서는, 한쌍의 승강 기구(47)에 의해 내부 하우징(51)이 하강되고, 내부 하우징(51)의 둘레벽(53)이 베이스(31)에 접촉된다. 이에 따라, 제1 처리실(42) 내에 제2 처리실(52)이 형성되고, 척 테이블(61) 상의 웨이퍼(W)가 제2 처리실(52)에 수용된다. 불활성 가스로 채워지고 점성류 영역이 된 제2 처리실(52) 내에 에칭 가스의 가스 도입구(55)로부터 에칭 가스가 추가 도입된다. 제2 처리실(52) 내의 압력이 점성류 영역에서의 정해진 압력을 유지한 상태로, 에칭 가스를 도입해 나가 제2 처리실(52) 내가 에칭 가스와 불활성 가스의 혼합 가스로 채워진다. 이 때, 제2 처리실(52) 내의 압력은, 예컨대 45.15 kPa이며, 불활성 가스의 분압이 43 kPa(95%), 에칭 가스의 분압이 2.15 kPa(5%)가 된다.
이 때문에, 각 칩 측면(78)의 크랙(79)에 불활성 가스가 봉입된 상태가 유지되어, 크랙(79)으로부터 불활성 가스가 빠지기 어렵게 되어 있다. 그리고, 에칭 가스가 확산 부재(57)에 의해 제2 처리실(52) 내에 확산되어 칩(C)의 간극(S)에 들어가고, 에칭 가스에 의해 일정 시간 반응시킴으로써 에칭되어, 분할후의 칩 측면(78)이 면외 방향, 즉 칩 측면(78)에 대하여 수직 방향으로 일정량 제거된다(도 6b 참조). 예컨대, 30초∼300초간 반응시킴으로써 칩 측면(78)이 2 ㎛∼10 ㎛ 에칭된다.
이에 따라, 칩 측면(78)에 잔존한 개질 영역(77)이나 파편이 제거되고 크랙(79)이 축소된다. 따라서, 개질 영역(77)의 파편이나 크랙(79) 등에 의해 디바이스의 성능이 악영향을 받지 않는다. 또한, 크랙(79)에 불활성 가스가 봉입된 상태로 에칭되기 때문에, 에칭 가스가 크랙(79)에 침투하지 않아, 에칭에 의해 크랙(79)이 성장하지 않는다. 또한, 제1 처리실(42) 내에 제2 처리실(52)이 형성되는 구성으로 함으로써 에칭 가스의 투입량을 억제할 수 있다.
이상과 같이, 본 실시형태에 따른 웨이퍼(W)의 분할 방법에 의하면, 스트리트(75)를 따라서 웨이퍼(W)의 내부에 개질 영역(77)이 형성되고, 이 개질 영역(77)을 기점으로 웨이퍼(W)가 개개의 칩(C)으로 분할된다. 그리고, 웨이퍼(W)가 제1 처리실(42) 내에 투입된 후, 제1 처리실(42) 내가 진공 상태가 되어 불활성 가스가 도입되고, 분할시에 생긴 칩 측면(78)에 있는 크랙(79)에 불활성 가스가 봉입된다. 또한, 제1 처리실(42) 내에 제2 처리실(52)이 더 형성되고, 제2 처리실(52) 내에 에칭 가스가 추가 도입된다. 이에 따라, 크랙(79) 내에 불활성 가스를 체류시킨 상태로 칩 측면(78)이 에칭된다. 따라서, 크랙(79)에 에칭 가스가 침투하지 않고, 칩 측면(78)으로부터 내측을 향해(면외 방향으로) 에칭이 진행되기 때문에, 크랙(79)의 성장을 억제하면서, 칩 측면(78)에 잔존한 개질 영역(77)이나 파편을 제거할 수 있다.
또, 본 발명은 상기 실시형태에 한정되지 않고, 여러가지로 변경하여 실시하는 것이 가능하다. 상기 실시형태에서, 첨부 도면에 도시되어 있는 크기나 형상 등에 관해서는 이것에 한정되지 않고, 본 발명의 효과를 발휘하는 범위내에서 적절하게 변경하는 것이 가능하다. 기타, 본 발명의 목적으로 하는 범위를 일탈하지 않는 한 적절하게 변경하여 실시하는 것이 가능하다.
예컨대, 상기 실시형태에서, 제1 처리실(42) 내에 제2 처리실(52)을 형성하고, 제1 처리실(42) 내에서 불활성 가스 봉입 공정을 실시하고, 제2 처리실(52) 내에서 에칭 공정을 실시하는 구성으로 했지만, 이 구성에 한정되지 않는다. 동일한 처리실 내에서 불활성 가스 봉입 공정과 에칭 공정을 실시하는 구성으로 해도 좋다. 이 경우, 제1 처리실(42) 내에 제2 처리실(52)을 형성할 필요가 없기 때문에, 장치 구성을 간략화하는 것이 가능하다.
또한, 상기 실시형태에서, 불활성 가스 봉입 공정의 제1 처리실(42) 내의 압력을 43 kPa로 하고, 에칭 공정의 제2 처리실(52) 내의 압력을 45.15 kPa로 했지만, 제1 처리실(42) 내 및 제2 처리실(52) 내의 압력이 점성류 영역이 유지된다면, 이 구성에 한정되지 않는다. 제1, 제2 처리실(42, 52) 내의 압력은 특별히 한정되지 않고, 불활성 가스가 도입된 제1 처리실(42) 내의 압력은 1∼50 kPa로 하고, 에칭 가스의 분압을 1∼10 kPa로 하고, 불활성 가스와 에칭 가스에 의한 제2 처리실(52) 내의 압력을 2∼60 kPa로 해도 좋다. 에칭 가스의 분압은 2∼3 kPa가 바람직하다.
또한, 상기 실시형태의 처리 투입 공정에서는, 링 프레임(F)이 제거된 상태로 워크 유닛(WS)이 에칭 장치(3)에 반입되는 구성으로 했지만, 이 구성에 한정되지 않는다. 링 프레임(F)이 부착된 상태로 워크 유닛(WS)이 에칭 장치(3)에 반입되는 구성으로 해도 좋다.
또한, 상기 실시형태의 분할 공정에서는, 다이싱 테이프(T)를 확장시킴으로써 웨이퍼(W)를 분할하는 구성으로 했지만, 이 구성에 한정되지 않는다. 분할 공정에서는, 개질 영역(77)을 분할 기점으로 웨이퍼(W)를 분할할 수 있으면 되며, 테이프 확장에 의한 분할 방법에 한정되지 않는다. 분할 공정에서는, 압박날을 이용한 브레이킹에 의해 웨이퍼(W)를 분할해도 좋다. 또한, DBG(Dicing Before Grinding) 가공에 의해 개질 영역(77)에 연삭 부하를 가함으로써 웨이퍼(W)를 분할하도록 해도 좋다. DBG 가공의 경우에는, 개질 영역 형성 공정에서, 칩(C)의 완성 두께의 범위내에 초점을 맞춰 레이저광을 조사한다. 브레이킹 및 DBG 가공에 의해 분할한 경우에는, 그 후에 테이프 확장을 행함으로써 칩끼리의 간격을 두도록 한다.
이상 설명한 바와 같이, 본 발명은, 크랙의 성장을 억제하면서, 칩 측면에 잔존한 개질 영역이나 파편을 제거할 수 있다는 효과를 가지며, 특히, 반도체 웨이퍼를 스트리트를 따라 분할하는 웨이퍼의 분할 방법에 유용하다.
1 : 레이저 가공 장치 2 : 분할 장치
3 : 에칭 장치 12 : 레이저 조사 헤드
33 : 수용 공간 42 : 제1 처리실
52 : 제2 처리실 73 : 웨이퍼의 표면
74 : 웨이퍼의 이면 75 : 스트리트
76 : 오리엔테이션 플랫 77 : 개질 영역
78 : 칩 측면 79 : 크랙
C : 칩 S : 간격
T : 보호 테이프 W : 웨이퍼
WS : 워크 유닛

Claims (2)

  1. 웨이퍼의 분할 방법에 있어서,
    표면에 복수의 칩이 스트리트에 의해 구획 형성된 웨이퍼에 다이싱 테이프를 접착한 워크 유닛에, 상기 스트리트를 따라 상기 웨이퍼를 투과하는 파장의 레이저광을 조사하여, 상기 웨이퍼의 내부에 개질 영역을 형성하는 개질 영역 형성 공정;
    상기 개질 영역 형성 공정을 거친 상기 워크 유닛에 외력을 부여하여, 상기 개질 영역을 기점으로 상기 스트리트를 따라 개개의 칩으로 분할하여, 상기 칩 간의 간격을 확보하는 분할 공정;
    상기 분할 공정을 거쳐 상기 칩으로 분할된 상기 워크 유닛을 밀폐된 처리실에 투입하는 처리 투입 공정;
    상기 처리 투입 공정에서 상기 워크 유닛을 투입하고, 상기 밀폐된 처리실을 진공 상태로 하는 진공 공정;
    상기 진공 공정에서 진공이 된 상기 처리실에 불활성 가스를 도입하여 정해진 압력으로 상기 처리실을 불활성 가스로 채우고, 상기 불활성 가스의 압력에 의해 상기 분할 공정에서 분할된 칩 측면에 있는 분할 데미지에 불활성 가스를 봉입하는 불활성 가스 봉입 공정; 및
    상기 불활성 가스 봉입 공정에서 불활성 가스로 채워지는 상기 처리실 내에 에칭 가스를 추가 도입하여, 개개로 분할된 상기 칩 측면을 반응성 가스 에칭하는 에칭 공정
    을 포함하는 것인, 웨이퍼의 분할 방법.
  2. 제1항에 있어서,
    상기 처리실은, 밀폐 공간에서 상기 진공 공정 및 상기 불활성 가스 봉입 공정을 행하는 제1 처리실과, 상기 제1 처리실을 구획하여 형성되는 밀폐 공간에서 상기 에칭 공정을 행하는 제2 처리실로 구성되는 것인, 웨이퍼의 분할 방법.
KR1020140100814A 2013-08-07 2014-08-06 웨이퍼의 분할 방법 KR102062410B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-164095 2013-08-07
JP2013164095A JP6113019B2 (ja) 2013-08-07 2013-08-07 ウエーハの分割方法

Publications (2)

Publication Number Publication Date
KR20150017674A true KR20150017674A (ko) 2015-02-17
KR102062410B1 KR102062410B1 (ko) 2020-01-03

Family

ID=52449005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140100814A KR102062410B1 (ko) 2013-08-07 2014-08-06 웨이퍼의 분할 방법

Country Status (5)

Country Link
US (1) US9159622B2 (ko)
JP (1) JP6113019B2 (ko)
KR (1) KR102062410B1 (ko)
CN (1) CN104347500B (ko)
TW (1) TWI623969B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6576212B2 (ja) * 2015-11-05 2019-09-18 株式会社ディスコ ウエーハの加工方法
JP6587911B2 (ja) * 2015-11-16 2019-10-09 株式会社ディスコ ウエーハの分割方法
US10676344B2 (en) * 2015-11-30 2020-06-09 W. L. Gore & Associates, Inc. Protective environmental barrier for a die
SG11201805109YA (en) * 2015-12-15 2018-07-30 Therapeutics Inc Halobetasol foam composition and method of use thereof
JP2018078249A (ja) * 2016-11-11 2018-05-17 株式会社ディスコ ウェーハの加工方法
JP6957185B2 (ja) * 2017-04-17 2021-11-02 浜松ホトニクス株式会社 加工対象物切断方法及び半導体チップ
JP6823528B2 (ja) * 2017-04-17 2021-02-03 株式会社ディスコ ウエーハの加工方法
JP7007052B2 (ja) * 2017-09-19 2022-01-24 株式会社ディスコ ウェーハの加工方法
JP6957109B2 (ja) * 2017-12-12 2021-11-02 株式会社ディスコ デバイスチップの製造方法及びピックアップ装置
JP7066263B2 (ja) 2018-01-23 2022-05-13 株式会社ディスコ 加工方法、エッチング装置、及びレーザ加工装置
US11538711B2 (en) 2018-07-23 2022-12-27 Micron Technology, Inc. Methods for edge trimming of semiconductor wafers and related apparatus
JP2021027305A (ja) * 2019-08-09 2021-02-22 株式会社ディスコ プラズマエッチング装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005225756A (ja) * 2004-02-13 2005-08-25 Technologies & Devices Internatl Inc クラックフリーｉｉｉ族窒化物半導体材料の製造方法
JP2005252126A (ja) 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009111147A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
US5776798A (en) * 1996-09-04 1998-07-07 Motorola, Inc. Semiconductor package and method thereof
JP3447602B2 (ja) * 1999-02-05 2003-09-16 シャープ株式会社 半導体装置の製造方法
US7064010B2 (en) * 2003-10-20 2006-06-20 Micron Technology, Inc. Methods of coating and singulating wafers
JP2005203695A (ja) * 2004-01-19 2005-07-28 Casio Micronics Co Ltd 半導体装置およびその製造方法
US7425507B2 (en) * 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP2008192642A (ja) * 2007-01-31 2008-08-21 Tokyo Electron Ltd 基板処理装置
JP2011166011A (ja) * 2010-02-12 2011-08-25 Toyota Motor Corp 半導体チップの製造方法
KR20120043933A (ko) * 2010-10-27 2012-05-07 삼성전자주식회사 반도체 장치의 제조방법
TW201309772A (zh) * 2011-07-08 2013-03-01 Sumitomo Bakelite Co 切割膠帶一體型接著片、半導體裝置、多層電路基板及電子零件
SG193711A1 (en) * 2012-03-16 2013-10-30 Advanced Laser Separation Internat Alsi N V Method of singulating a thin semiconductor wafer
US9252057B2 (en) * 2012-10-17 2016-02-02 Applied Materials, Inc. Laser and plasma etch wafer dicing with partial pre-curing of UV release dicing tape for film frame wafer application
US9236305B2 (en) * 2013-01-25 2016-01-12 Applied Materials, Inc. Wafer dicing with etch chamber shield ring for film frame wafer applications
US8883614B1 (en) * 2013-05-22 2014-11-11 Applied Materials, Inc. Wafer dicing with wide kerf by laser scribing and plasma etching hybrid approach
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005225756A (ja) * 2004-02-13 2005-08-25 Technologies & Devices Internatl Inc クラックフリーｉｉｉ族窒化物半導体材料の製造方法
JP2005252126A (ja) 2004-03-08 2005-09-15 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2009111147A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体チップ及びその製造方法
US20100129984A1 (en) * 2008-11-26 2010-05-27 George Vakanas Wafer singulation in high volume manufacturing

Also Published As

Publication number Publication date
CN104347500A (zh) 2015-02-11
US9159622B2 (en) 2015-10-13
TWI623969B (zh) 2018-05-11
JP2015032818A (ja) 2015-02-16
KR102062410B1 (ko) 2020-01-03
US20150044857A1 (en) 2015-02-12
TW201515076A (zh) 2015-04-16
CN104347500B (zh) 2018-10-12
JP6113019B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
KR20150017674A (ko) 웨이퍼의 분할 방법
US9165812B2 (en) Cooled tape frame lift and low contact shadow ring for plasma heat isolation
KR101504766B1 (ko) 취성 파괴성 물질로 이루어진 평판을 레이저를 이용하여 다수 개의 개별 판들로 분리하는 방법 및 장치
KR20150118530A (ko) 칩 간격 유지 방법
TWI625778B (zh) Wafer processing method
CN109309047B (zh) 处理衬底的方法
US9583391B2 (en) Wafer processing method
US20100048000A1 (en) Method of manufacturing semiconductor chips
TW201533851A (zh) 晶圓之加工方法
JP6013859B2 (ja) ウェーハの加工方法
TW201415547A (zh) 晶圓加工方法
US20180015569A1 (en) Chip and method of manufacturing chips
KR20190064440A (ko) 웨이퍼의 분할 방법 및 웨이퍼의 분할 장치
JP6594930B2 (ja) ウェーハを加工する方法およびウェーハ加工システム
KR101966997B1 (ko) 가공 방법
JP6298699B2 (ja) ウェーハの加工方法
JP6158551B2 (ja) ウェーハの分割方法
TWI778184B (zh) 晶圓的加工方法
US11315821B2 (en) Processing method for wafer
US8445361B1 (en) Method of dividing a semiconductor wafer having semiconductor and metal layers into separate devices
KR20190019839A (ko) 웨이퍼의 가공 방법
TWI402128B (zh) Laser processing method
JP2018056486A (ja) マスクの形成方法及びウエーハの加工方法
TWI592271B (zh) Scratch the brittle substrate with the rule of the substrate, the method of characterization and breaking method
KR20180004661A (ko) 웨이퍼의 가공 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right