KR20150005297A - 병렬 테스트 장치 및 방법 - Google Patents

병렬 테스트 장치 및 방법 Download PDF

Info

Publication number
KR20150005297A
KR20150005297A KR1020130079072A KR20130079072A KR20150005297A KR 20150005297 A KR20150005297 A KR 20150005297A KR 1020130079072 A KR1020130079072 A KR 1020130079072A KR 20130079072 A KR20130079072 A KR 20130079072A KR 20150005297 A KR20150005297 A KR 20150005297A
Authority
KR
South Korea
Prior art keywords
data
output
input
test
write
Prior art date
Application number
KR1020130079072A
Other languages
English (en)
Other versions
KR102077072B1 (ko
Inventor
김민창
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130079072A priority Critical patent/KR102077072B1/ko
Priority to US14/074,820 priority patent/US9423456B2/en
Publication of KR20150005297A publication Critical patent/KR20150005297A/ko
Priority to US15/207,107 priority patent/US9638751B2/en
Application granted granted Critical
Publication of KR102077072B1 publication Critical patent/KR102077072B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31716—Testing of input or output with loop-back
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns
    • G01R31/31921—Storing and outputting test patterns using compression techniques, e.g. patterns sequencer
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G11C29/16—Implementation of control logic, e.g. test mode decoders using microprogrammed units, e.g. state machines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/36—Data generation devices, e.g. data inverters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/40—Response verification devices using compression techniques
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Abstract

본 발명은 병렬 테스트 장치 및 방법에 관한 것으로, 특히 데이터를 압축(Compress)하여 멀티 비트 병렬 테스트를 수행할 수 있도록 하는 기술이다. 이러한 본 발명은 데이터의 입/출력이 이루어지는 패드부, 버퍼 인에이블 신호에 따라 패드부로부터 인가되는 라이트 데이터를 구동하여 글로벌 입출력라인으로 전달하는 복수의 입력 버퍼, 스트로브 지연신호에 따라 글로벌 입출력라인으로부터 인가되는 리드 데이터를 구동하여 패드부에 출력하는 복수의 출력 구동부, 및 테스트 모드시 버퍼 인에이블 신호와 스트로브 지연신호를 활성화시켜, 복수의 출력 구동부로부터 인가되는 리드 데이터가 복수의 입력 버퍼로 각각 전달되어 라이트 데이터로 동작하도록 제어하는 테스트 제어부를 포함한다.

Description

병렬 테스트 장치 및 방법{Parallel test device and method}
본 발명은 병렬 테스트 장치 및 방법에 관한 것으로, 특히 데이터를 압축(Compress)하여 멀티 비트 병렬 테스트를 수행할 수 있도록 하는 기술이다.
최근, 반도체 메모리 장치는 하나의 글로벌 버스 대신에 리드 글로벌 버스 및 라이트 글로벌 버스를 구비하여 글로벌 입/출력 신호의 기울기(Slope)를 개선 시키고 있다. 라이트 글로벌 버스는 데이터 기록 시에 데이터 패드들로부터의 데이터를 셀 어레이 쪽으로 전달한다. 그리고, 리드 글로벌 버스는 데이터 판독 시에 셀 어레이로부터의 데이터를 데이터 패드들 쪽으로 전달한다.
또한, 공정기술의 발전과 더불어 반도체 메모리 장치가 고집적화되면서 칩의 신뢰성을 보증하기 위해서 제조 후 고가의 테스트 장비로 장시간에 걸쳐 테스트를 하게 된다. 이와 같은 메모리 장치의 테스트를 위하여 설계 단계에서 미리 칩 내부에 셀프 테스트(self test) 회로를 내장하여 테스트에 소요되는 시간과 비용을 줄이기 위해 노력하고 있다.
반도체 칩의 제품 특성 및 기능을 검증하기 위한 테스트 장비의 사용시 비용을 줄이기 위해서 한 번의 테스트로 가능한 한 많은 수의 반도체 칩을 테스트해야만 한다. 그리고, 각 장비에 할당된 채널을 통해 많은 수의 반도체 칩을 테스트하기 위해서는 가능한 적은 수의 입/출력 라인으로 전체 메모리 칩을 테스트해야 한다.
셀프 테스트의 일종인 종래의 병렬 테스트 장치는 반도체 칩의 주요 불량인 셀과 관련된 뱅크를 중심으로 패스/패일 여부를 판단하였다. 그러나, 적은 수의 입/출력 라인을 이용하여 전체 셀을 테스트하는 경우 사용하지 않는 부분의 입출력 라인에 사용되는 입/출력 라인의 데이터를 카피(Copy) 하는 방식을 사용하게 된다.
즉, 입/출력 데이터 압축 모드에서 하나의 입/출력 라인을 사용하여 여러 개의 입/출력 라인에 동일한 데이터를 쓰게 된다. 그런데, 종래의 병렬 테스트 장치는 라이트 동작시 사용하지 않는 입출력(IO) 라인에 사용되는 입출력 라인의 데이터가 복사될 때까지 발생하게 되는 불량을 체크 할 수 없다. 또한, 종래의 병렬 테스트 장치는 리드 동작시 테스트 글로벌 입출력 라인을 이용하므로 노말 글로벌 입출력 라인의 불량을 체크 할 수 없다.
즉, 멀티 비트 병렬 테스트 모드에서 사용하지 않는 노말 경로 부분의 불량은 스크린 할 수 없다. 또한, 테스트 모드가 아닌 노말 모드에서 주변회로 부분의 불량을 체크 할 수 없다.
이와 같이, 주변회로 부분에 발생 된 불량이 체크 되지 못하고 후속 공정으로 이루어질 경우 불필요한 후속 공정으로 인한 비용 손실이 커지게 된다. 특히, 다른 칩과 결합 되는 멀티 칩의 구현시 전체 멀티 칩의 패일을 유발하여 피해가 확대된다.
즉, 웨이퍼의 멀티 비트 병렬 테스트 이후에 패키지 단계에서 1개의 칩 불량 시 여러 개의 칩으로 쌓아 만든 MCP(multi chip package), DDP(Double Die Package), QDP(Quad Die Package) 제품이 패일로 이어지는 경우 경제적, 시간적 손실이 커질 수밖에 없다.
본 발명은 멀티 비트 병렬 테스트 도중에 노말 테스트 동작이 가능하도록 하는데 그 특징이 있다.
본 발명의 실시예에 따른 병렬 테스트 장치는, 데이터의 입/출력이 이루어지는 패드부; 버퍼 인에이블 신호에 따라 패드부로부터 인가되는 라이트 데이터를 구동하여 글로벌 입출력라인으로 전달하는 복수의 입력 버퍼; 스트로브 지연신호에 따라 글로벌 입출력라인으로부터 인가되는 리드 데이터를 구동하여 상기 패드부에 출력하는 복수의 출력 구동부; 및 테스트 모드시 버퍼 인에이블 신호와 스트로브 지연신호를 활성화시켜, 복수의 출력 구동부로부터 인가되는 리드 데이터가 복수의 입력 버퍼로 각각 전달되어 라이트 데이터로 동작하도록 제어하는 테스트 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 병렬 테스트 장치는, 데이터의 입/출력이 이루어지는 패드부; 패드부로부터 인가되는 라이트 데이터를 구동하여 글로벌 입출력라인으로 전달하는 복수의 입력 버퍼; 및 글로벌 입출력라인으로부터 인가되는 리드 데이터를 구동하여 패드부에 출력하는 복수의 출력 구동부를 포함하고, 테스트 모드시 복수의 출력 구동부로부터 패드부의 플로팅 핀으로 전달된 데이터의 차지에 대응하는 데이터가 복수의 입력버퍼에 전달되는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 병렬 테스트 방법은, 멀티 비트 병렬 테스트 모드에 진입시 축약된 글로벌 입출력 라인을 이용하여 뱅크에 데이터를 라이트 하는 단계; 테스트 모드 신호가 활성화되면 출력 구동부와 입력버퍼가 활성화되는 단계; 모든 글로벌 입출력라인의 데이터에 대해 노말 리드 동작을 수행하고, 출력 구동부의 데이터를 입력버퍼에 전달하는 경로를 통해 노말 라이트 동작을 수행하는 단계; 뱅크로부터 리드된 데이터를 압축 테스트부를 통해 압축하여 압축 데이터를 출력하는 단계; 및 압축 데이터에 대응하여 데이터 패일 여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시예에 따른 병렬 테스트 방법은, 멀티 비트 병렬 테스트 모드에 진입시 축약된 글로벌 입출력 라인을 이용하여 뱅크에 데이터를 라이트 하는 단계; 모든 글로벌 입출력라인의 데이터에 대해 노말 리드 동작을 수행하는 단계; 출력 구동부로부터 패드부의 플로팅 핀으로 전달된 데이터의 차지에 대응하는 데이터를 입력버퍼에 전달하는 경로를 통해 노말 라이트 동작을 수행하는 단계; 뱅크로부터 리드된 데이터를 압축 테스트부를 통해 압축하여 압축 데이터를 출력하는 단계; 및 압축 데이터에 대응하여 데이터 패일 여부를 판단하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 멀티 비트 병렬 테스트 도중에 노말 테스트 동작이 가능하도록 하여 노말 동작시 주변 회로의 불량을 체크 하고 칩 전체를 테스트할 수 있다.
둘째, 라이트 동작시 사용하지 않는 입출력 라인에 사용되는 입출력 라인의 데이터가 복사될 때까지 발생하게 되는 불량을 체크 할 수 있다.
셋째, 리드 동작시 테스트 글로벌 입출력 라인을 이용하므로 노말 글로벌 입출력 라인의 불량을 체크 할 수 있도록 한다.
넷째, 노말 테스트 모드시 입출력 라인을 줄여 한 번에 많은 수의 칩을 동시에 테스트함으로써 테스트 생산성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1은 본 발명의 실시예에 따른 병렬 테스트 장치의 구성도.
도 2는 도 1의 실시예에 따른 압축 테스트부의 상세 회로도.
도 3은 도 1의 실시예에 따른 테스트 제어부의 상세 구성도.
도 4는 도 3의 실시예에 따른 라이트 테스트 제어부의 상세 회로도.
도 5는 도 3의 실시예에 따른 리드 테스트 제어부의 상세 회로도.
도 6은 도 1의 실시예에 따른 병렬 테스트 장치의 동작 타이밍도.
도 7은 본 발명의 일 실시예에 따른 병렬 테스트 방법의 동작 흐름도.
도 8은 본 발명의 다른 실시예에 따른 병렬 테스트 방법의 동작 흐름도.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 병렬 테스트 장치의 구성도이다.
본 발명의 실시예는 뱅크(100)와, 복수의 입출력 센스앰프 IOSA1~IOSA4와, 복수의 라이트 구동부 WDRV1~WDRV4와, 압축 테스트부(200)와, 데이터 입출력부(300)와, 복수의 출력 구동부 DQDRV1~DQDRV4와, 복수의 입력 버퍼 INBUF1~INBUF4와, 테스트 제어부(400) 및 패드부(500)를 포함한다.
병렬 테스트 장치에서는 테스트 시간을 줄이기 위해서 데이터 압축 테스트(DQ Compress Test)라는 셀프 테스트(Self Test) 모드를 사용하고 있다. 이러한 셀프 테스트의 일종인 데이터 압축(DQ compress) 테스트는 복수의 메모리 셀에 동일한 데이터를 저장한 후 이들 데이터를 다시 동시에 출력한 다음, 동시에 출력된 데이터들을 압축시켜 그 결과를 비교하여 메모리의 에러 유무를 테스트하는 방법이다.
반도체 메모리 장치에서 압축 테스트를 하는 경우, 외부의 데이터를 데이터 패드 DQ를 통해 입력받는다. 그리고, 하나의 입/출력 라인을 사용하여 여러 개의 입/출력 라인에 같은 데이터를 카피(Copy)하여 쓰게 된다.
데이터 압축 테스트를 수행하는 경우 압축된 데이터가 출력되기 때문에, 데이터 출력 채널(즉, 데이터 패드)의 사용 수량을 최소화할 수 있다. 따라서, 데이터 압축 테스트는 동시에 여러 다이(Die)의 테스트를 가능하게 한다. 예를 들어, 반도체 칩은 제품의 특성 및 기능을 검증하기 위해 다양한 테스트를 거친다. 반도체 칩을 테스트하기 위한 장비의 사용시 비용을 줄이기 위해서 한 번의 테스트로 가능한 한 많은 수의 반도체 칩을 테스트하는 것이 필요하다.
많은 수의 반도체 칩을 테스트하기 위해서는 가능한 적은 수의 입출력(GIO) 라인으로 전체 칩을 테스트할 수 있어야 한다. 이와 같은 방법 중의 하나로 멀티 비트 병렬 테스트 방식이 널리 알려져 있다.
이러한 멀티 비트 병렬 테스트 방식은 한 번에 복수의 셀에 데이터를 쓰고 이들의 출력 값을 비교하여 패스 또는 패일을 판단하는 테스트 방식으로 테스트 시간을 크게 줄일 수 있는 장점이 있다. 또한, 테스트 장비당 할당된 채널에 가능한 한 많은 칩을 테스트하기 위해, 테스트시 사용되는 반도체 메모리 입출력 라인을 줄이고 있다.
멀티 비트 병렬 테스트 장치는 반도체 칩에서 주요 불량이 발생하는 셀과 관련된 뱅크(100)를 중심으로 패스(Pass) 또는 패일(Fail) 여부를 판단하였다. 적은 수의 입출력(GIO) 라인을 이용하여 전체 셀을 테스트하는 경우, 사용하지 않는 입출력(GIO) 라인은 사용되는 입출력 라인의 데이터를 복사(Copy) 하는 방법을 이용한다.
본 발명의 실시예에 따른 병렬 테스트 장치는 복수의 입출력 센스앰프 IOSA1~IOSA4와, 복수의 라이트 구동부 WDRV1~WDRV4가 뱅크(100)에 연결된다. 복수의 입출력 센스앰프 IOSA1~IOSA4는 뱅크(100)로부터 인가되는 리드 데이터를 센싱 및 증폭하여 글로벌 입출력라인 GIO에 출력한다. 그리고, 복수의 라이트 구동부 WDRV1~WDRV4는 글로벌 입출력라인 GIO으로부터 인가되는 라이트 데이터를 구동하여 뱅크(100)에 출력한다.
본 발명의 실시예에서는 복수의 입출력 센스앰프 IOSA1~IOSA4와, 복수의 라이트 구동부 WDRV1~WDRV4가 4개 구비되는 것을 그 일 예로 설명하였지만, 입출력 센스앰프와 라이트 구동부의 개수는 이에 한정되지 않고 뱅크(100) 또는 기타 구성요소의 크기에 대응하여 충분히 변경이 가능하다.
압축 테스트부(200)는 복수의 입출력 센스앰프 IOSA1~IOSA4와 연결되고, 데이터 입출력부(300) 중 2개의 데이터 입출력부 2, 3과 연결된다. 이러한 압축 테스트부(200)는 프로브 테스트(Probe test)시 입출력 데이터의 압축 테스트를 수행한 후 압축 데이터 TGIOSUM를 데이터 입출력부(300)에 출력한다.
데이터 압축 테스트를 수행하는 경우, 2 개의 데이터 입출력부 2, 3으로부터 인가되는 압축 테스트부(200)를 사용하여 글로벌 입출력 라인 GIO에 연결된 여러 개의(예를 들어, 도 1에서는 4개) 라이트 구동부 WDRV1~WDRV4에 같은 데이터를 쓰게 된다.
예를 들어, 대표 데이터 패드 DQ0에 데이터를 입력하면, 하나의 글로벌 입출력 라인 GIO를 통해 데이터 입출력부(300)에 데이터가 입력된다. 그러면, 데이터 입출력부 2의 데이터가 데이터 입출력부 3에 카피(Copy) 되어 저장된다.
그리고, 데이터 입출력부 2, 3의 데이터는 2개의 글로벌 입출력 라인 GIO을 통해 라이트 구동부 WDRV2, WDRV3에 전달된다. 라이트 구동부 WDRV2, WDRV3에 전달된 데이터는 뱅크(100)와 연결된 4 개의 라이트 구동부 WDRV1~WDRV4에 카피되어, 4 개의 라이트 구동부 WDRV1~WDRV4에 모두 동일한 데이터를 출력하게 된다. 4 개의 라이트 구동부 WDRV1~WDRV4에 전달된 데이터는 이와 대응하는 4 개의 입출력 라인을 통해 뱅크(100)에 저장된다.
뱅크(100)에 저장된 데이터는 다시 입출력 센스앰프 IOSA1~IOSA4에 전달되어 센싱 및 증폭된다. 압축 테스트부(200)는 입출력 센스앰프 IOSA1~IOSA4로부터 인가되는 데이터를 압축하여 압축 데이터 TGIOSUM를 데이터 입출력부(300)에 출력한다. 압축 데이터 TGIOSUM는 데이터 입출력부(300), 출력 구동부 DQDRV를 거쳐 패드부(500)에 출력된다. 이에 따라, 패드부(500)에서 리드된 데이터를 코딩하여 데이터의 불량을 판별하게 된다.
데이터 입출력부(300)는 리드 동작시 글로벌 입출력라인 GIO에 인가된 데이터를 선택한다. 그리고, 데이터 입출력부(300)는 라이트 동작시 입력 데이터를 얼라인(Align) 하여 정렬된 데이터를 래치하고 글로벌 입출력라인 GIO에 출력한다. 복수의 데이터 입출력부(300) 중 대표가 되는 데이터 입출력부 2, 3가 글로벌 입출력라인 GIO을 통해 압축 테스트부(200)와 연결된다. 그리고, 압축 테스트부(200)를 통해 출력된 압축 데이터 TGIOSUM는 대표 데이터 입출력부 2에 인가된다.
그리고, 나머지 비 대표인 데이터 입출력부 1, 4와 연결된 글로벌 입출력라인 GIO은 압축 테스트부(200)와 연결되지 않고 바로 대응하는 라이트 구동부 WDRV1, WDRV4, 입출력 센스앰프 IOSA1, IOSA4와 연결된다.
그리고, 복수의 출력 구동부 DQDRV1~DQDRV4와 복수의 입력 버퍼 INBUF1~INBUF4는 데이터 입출력부(300)와 패드부(500) 사이에 연결된다. 여기서, 복수의 출력 구동부 DQDRV1~DQDRV4는 스트로브 지연신호 DQSD에 따라 데이터 입출력부(300)로부터 인가된 데이터를 구동하여 패드부(500)에 출력한다. 그리고, 복수의 입력 버퍼 INBUF1~INBUF4는 버퍼 인에이블 신호 BUF_EN에 따라 패드부(500)로부터 인가된 데이터를 버퍼링하여 데이터 입출력부(300)로 출력한다.
노말 모드시 리드 동작에서는 출력 구동부 DQDRV가 데이터를 패드부(500)로 출력하고, 입력 버퍼 INBUF가 동작하지 않는다. 반면에, 노말 모드시 라이트 동작에서는 입력 버퍼 INBUF가 패드부(500)로부터 라이트 데이터를 입력받고 출력 구동부 DQDRV가 동작하지 않는다.
또한, 테스트 제어부(400)는 테스트 모드 신호 TM에 따라 라이트 인에이블신호 WT_EN 및 데이터 스트로브 신호 DQS를 제어하여 버퍼 인에이블 신호 BUF_EN를 입력 버퍼 INBUF에 출력하고 스트로브 지연신호 DQSD를 출력 구동부 DQDRV에 출력한다.
여기서, 테스트 제어부(400)는 테스트 모드 신호 TM가 하이 레벨로 활성화되는 경우 버퍼 인에이블신호 BUF_EN를 활성화시켜 출력한다. 그리고, 테스트 제어부(400)는 테스트 모드 신호 TM가 하이 레벨로 활성화되는 경우 스트로브 지연신호 DQSD를 활성화시켜 출력한다.
이에 따라, 테스트 모드 신호 TM가 활성화되면 출력 구동부 DQDRV가 활성화되어 리드된 데이터가 출력 구동부 DQDRV에서 출력되면서, 입력 버퍼부 INBUF도 활성화되어 입력 버퍼부 INBUF를 통해 입력 데이터가 데이터 입출력부(300)에 전달된다.
패드부(500)는 복수의 출력 구동부 DQDRV1~DQDRV4와 복수의 입력 버퍼 INBUF1~INBUF4와 연결된다. 그리고, 패드부(500)는 복수의 패드 그룹 DQ8~DQ11, DQ0~DQ3, DQ4~DQ7, DQ12~DQ15으로 구분되어 있다. 이 중에서 하나의 대표 패드 그룹 DQ0~DQ3을 통해 축약된 데이터가 입출력된다.
예를 들어, 디램 등의 반도체 메모리 장치에서 프로브(Probe) 테스트시 입출력 데이터 압축 모드를 사용하고 있다. 입출력 데이터 압축 모드에서는 패드부(500)의 패드들 중 하나의 대표 데이터 패드만을 사용하게 된다. 이에 따라, 입출력 데이터 압축 모드에서는 테스트 시간을 줄이고 비용을 감소시킬 수 있도록 한다. 예를 들어, 데이터 패드 그룹 DQ03 중 하나의 데이터 패드 DQ0를 대표 패드로 사용할 수 있다.
도 2는 도 1의 실시예에 따른 압축 테스트부(200)의 상세 회로도이다.
압축 테스트부(200)는 복수의 배타적 노아게이트 XOR1~XOR5를 포함한다. 여기서, 압축 테스트부(200)는 테스트 글로벌 입출력라인 TGIO로부터 인가되는 데이터를 압축하여 리드하고 하나의 압축 데이터 TGIOSUM를 출력한다.
배타적 노아게이트 XOR1는 입출력 센스앰프 IOSA1~IOSA4로부터 인가되는 데이터 0, 4, 8, 12를 배타적 노아 연산하여 신호 A를 출력한다. 그리고, 배타적 노아게이트 XOR2는 입출력 센스앰프 IOSA1~IOSA4로부터 인가되는 데이터 1, 5, 9, 13를 배타적 노아 연산하여 신호 B를 출력한다. 또한, 배타적 노아게이트 XOR3는 입출력 센스앰프 IOSA1~IOSA4로부터 인가되는 데이터 2, 6, 10, 14를 배타적 노아 연산하여 신호 C를 출력한다. 배타적 노아게이트 XOR4는 입출력 센스앰프 IOSA1~IOSA4로부터 인가되는 데이터 3, 7, 11, 15를 배타적 노아 연산하여 신호 D를 출력한다. 그리고, 배타적 노아게이트 XOR5는 신호 A~D를 배타적 노아 연산하여 하나의 압축 데이터 TGIOSUM를 출력한다.
배타적 노아게이트 XOR1~XOR5는 모든 입력 데이터가 같은 값인 경우 로직 "1"을 출력한다. 이에 따라, 압축 테스트부(200)는 뱅크(100)의 메모리 셀에 저장된 데이터가 동일한 경우에만 압축 데이터 TGIOSUM를 로직 "1"로 출력한다. 하나 이상의 데이터 패일이 발생한 경우 압축 데이터 TGIOSUM가 로직 "0"으로 출력되고 이를 패일 데이터로 판정하게 된다.
도 3은 도 1의 실시예에 따른 테스트 제어부(400)의 상세 구성도이다.
테스트 제어부(400)는 라이트 테스트 제어부(410)와 리드 테스트 제어부(420)를 포함한다.
여기서, 라이트 테스트 제어부(410)는 라이트 동작시 테스트 모드 신호 TM에 따라 라이트 인에이블신호 WT_EN를 제어하여 버퍼 인에이블 신호 BUF_EN를 입력 버퍼 INBUF에 출력한다. 그리고, 리드 테스트 제어부(420)는 리드 동작시 테스트 모드 신호 TM에 따라 데이터 스트로브 신호 DQS를 제어하여 스트로브 지연신호 DQSD를 출력 구동부 DQDRV에 출력한다.
도 4는 도 3의 실시예에 따른 라이트 테스트 제어부(410)의 상세 회로도이다.
라이트 테스트 제어부(410)는 전송게이트 T1와 구동부 DRV를 포함한다.
여기서, 전송게이트 T1는 테스트 모드신호 TM, TMB에 따라 라이트 인에이블신호 WT_EN의 출력을 선택적으로 제어하여 버퍼 인에이블 신호 BUF_EN로 출력한다. 테스트 모드신호 TMB는 테스트 모드신호 TM의 반전 신호이다. 그리고, 구동부 DRV는 테스트 모드신호 TM, TMB에 따라 라이트 인에이블신호 WT_EN를 반전 구동하여 버퍼 인에이블 신호 BUF_EN를 출력한다.
즉, 라이트 테스트 제어부(410)는 테스트 모드 신호 TM가 하이 레벨로 활성화되는 경우 전송게이트 T1가 턴 오프 되고 구동부 DRV가 동작하게 된다. 이에 따라, 테스트 모드 신호 TM가 하이 레벨인 경우 라이트 인에이블신호 WT_EN가 반전되어 버퍼 인에이블신호 BUF_EN로 출력된다.
반면에, 라이트 테스트 제어부(410)는 테스트 모드 신호 TM가 로우 레벨로 비활성화되는 경우 전송게이트 T1가 턴 온 되고 구동부 DRV가 동작하지 않게 된다. 이에 따라, 테스트 모드 신호 TM가 로우 레벨인 경우 라이트 인에이블신호 WT_EN가 그대로 버퍼 인에이블 신호 BUF_EN로 출력된다.
도 5는 도 3의 실시예에 따른 리드 테스트 제어부(420)의 상세 회로도이다.
리드 테스트 제어부(400)는 전송게이트 T2, T3와 지연부(421)를 포함한다.
여기서, 전송게이트 T2는 테스트 모드신호 TM, TMB에 따라 데이터 스트로브 신호 DQS를 선택적으로 제어하여 스트로브 지연신호 DQSD를 출력한다. 그리고, 전송게이트 T3는 테스트 모드신호 TM, TMB에 따라 데이터 스트로브 신호 DQS를 선택적으로 출력한다. 지연부(421)는 전송게이트 T3의 출력을 일정시간 지연하여 스트로브 지연신호 DQSD를 출력한다.
즉, 테스트 모드 신호 TM가 하이 레벨로 활성화되는 경우 전송게이트 T2가 턴 오프 되고 전송게이트 T3가 턴 온 된다. 이에 따라, 데이터 스트로브 신호 DQS가 지연부(421)의 지연시간만큼 지연되어 스트로브 지연신호 DQSD가 출력된다.
반면에, 테스트 모드 신호 TM가 로우 레벨로 비활성화되는 경우 전송게이트 T2가 턴 온 되고 전송게이트 T3가 턴 오프 된다. 이에 따라, 데이터 스트로브 신호 DQS가 그대로 스트로브 지연신호 DQSD로 출력된다.
도 6은 도 1의 실시예에 따른 병렬 테스트 장치의 동작 타이밍도이다.
먼저, 클록 CLK의 라이징 엣지에 동기되어 리드 명령 RD이 인가된다. 그러면, 일정 시간 지연 이후에 데이터 스트로브 신호 DQS가 클록 CLK에 동기하여 토글링한다. 테스트 모드 신호 TM가 하이 레벨로 인에이블 된 경우 리드 테스트 제어부(420)의 전송게이트 T3가 턴 온 된다. 이에 따라, 테스트 모드 신호 TM의 활성화시 패드부(500)로 출력되는 리드 데이터의 센터(Center) 엣지가 데이터 스트로브 신호 DQS에 동기되는 것이 아니라 T1 시간만큼 지연된 스트로브 지연신호 DQSD에 동기하여 출력된다.
즉, 노말 모드에서 리드 동작의 경우 출력 구동부 DQDRV에서 데이터가 출력되는 상태에서는 입력 버퍼 INBUF에 라이트 데이터가 입력되지 않는다. 하지만, 본 발명의 실시예에서는 테스트 모드 신호 TM가 활성화되면 라이트 인에이블신호 WT_EN가 로우 레벨인 상태에도 불구하고 구동부 DRV에 의해 버퍼 인에이블신호 BUF_EN가 하이 레벨로 인에이블 된다.
그러면, 테스트 모드에서는 리드 동작임에도 불구하고 입력 버퍼 INBUF가 활성화 상태가 된다. 즉, 테스트 모드에서는 리드 동작시 출력 구동부 DQDRV와 입력 버퍼 INBUF가 동시에 동작하게 된다.
이에 따라, 출력 구동부 DQDRV에서 리드된 데이터가 다시 입력버퍼 INBUF에 입력되어 라이트 경로를 통해 뱅크(100)에 전달된다. 즉, 출력 구동부 DQDRV를 통해 리드 된 리드 데이터가 바로 입력 버퍼 INBUF에 입력되어 라이트 동작을 위한 라이트 데이터로 사용된다.
이때, 라이트 인에이블신호 WT_EN는 로우 레벨인 상태이므로 패드부(500)를 통해 새로운 라이트 데이터는 입력되지 않는다. 그리고, 테스트 모드시 출력 구동부 DQDRV와 입력 버퍼 INBUF가 동시에 동작하게 되는 경우 데이터 입출력 타이밍을 동기화시키기 위해 일정한 셋업 홀드 타이밍이 필요하다.
즉, 노말 모드시 리드 동작에서는 데이터 스트로브 신호 DQS의 엣지 타이밍에 동기하여 데이터가 출력되고, 라이트 동작에서는 데이터 스트로브 신호 DQS의 센터(Center) 타이밍에 동기하여 데이터가 입력된다.
따라서, 테스트 모드시 데이터의 리드 타이밍과 라이트 타이밍을 동기화시켜 데이터의 입력과 출력을 동시에 수행하기 위해 출력 구동부 DQDRV의 출력 타이밍을 조정해야 한다. 이를 위해, 본 발명의 실시예에서는 출력 구동부 DQDRV에서 리드 된 리드 데이터의 센터 엣지가 데이터 스트로브 신호 DQS에 동기되는 것이 아니라 T1 시간만큼 지연된 스트로브 지연신호 DQSD에 동기되어 출력되도록 한다.
이러한 경우 리드 데이터가 T1 시간만큼 지연되어 리드 데이터 D0~D3가 데이터 스트로브 신호 DQS의 센터 타이밍에 동기하여 입력 버퍼 INBUF에 입력되도록 한다. 이에 따라, 출력 구동부 DQDRV에서 리드 된 리드 데이터를 다시 라이트 데이터로 그대로 사용할 수 있도록 한다.
도 7은 본 발명의 일 실시예에 따른 병렬 테스트 방법의 동작 흐름도이다.
먼저, 멀티 비트 병렬 테스트 모드에 진입하게 되면(단계 S1), 축약된 글로벌 입출력 라인 GIO을 이용하여 데이터 카피(Copy) 방식으로 뱅크(100)에 데이터를 라이트 한다.(단계 S2)
이후에, 테스트 모드시 테스트 모드 신호 TM가 하이 레벨로 활성화된다.(단계 S3) 그러면, 버퍼 인에이블신호 BUF_EN와 스트로브 지연신호 DQSD가 인에이블 상태가 된다.
다음에, 패드부(500)와 연결되는 모든 글로벌 입출력라인(GIO)에 대해서 노말 리드 동작이 수행된다.(단계 S4) 그리고, 데이터 입출력부(300)에 전달된 데이터는 라이트 데이터 얼라인(Align) 동작이 수행된다.
이후에, 노말 라이트 동작이 수행되면서(단계 S5) 데이터 입출력부(300)에 얼라인된 라이트 데이터가 글로벌 입출력라인(GIO)에 전달된다. 이어서, 테스트 글로벌 입출력라인 TGIO로부터 인가되는 데이터를 압축하여 리드하고 하나의 압축 데이터 TGIOSUM를 출력한다.(단계 S6) 이어서, 패드부(500)로부터 인가되는 데이터를 판별하여 데이터의 패스 또는 패일 여부를 판단한다.(단계 S7)
본 발명의 실시예는 테스트 장비가 연결되지 않은 비 대표 패드들(예를 들어, DQ4~DQ15)에 대해서도 데이터 패일 테스트가 가능하게 된다. 따라서, 본 발명의 실시예는 멀티 비트 테스트시에도 노말 테스트 동작을 할 수 있게 되어 데이터 카피 동작시의 불량도 체크가 가능하고 주변 회로 로직 부분의 불량까지 테스트할 수 있다.
즉, 노말 모드에서는 패드부(500)가 각각의 해당 글로벌 입출력라인 GIO과 연결되어 해당 뱅크(100)의 메모리 셀에 라이트 또는 리드 동작을 수행한다. 노말 모드에서 전체 셀에 데이터를 라이트 하기 위해서는 모든 패드부(500)의 데이터 입력이 필요하다.
하지만, 멀티 비트 병렬 테스트에서 한정된 장비의 채널에 가능한 많은 칩을 동시에 테스트하기 위해서는 작은 수의 입출력 라인을 가지고 전체 셀에 데이터를 쓸 수 있어야 한다. 그 방법은 셀에 데이터가 입력되기 전에 사용하는 입출력 라인의 데이터를 사용하지 않는 입출력 라인에 카피(Copy) 하는 것이다.
먼저, 멀티 비트 병렬 테스트의 라이트 동작시 사용할 수 있는 패드 그룹은 DQ0~DQ3은 4개의 패드이다. 전체 셀에 데이터를 라이트 하기 위해서는 모든 글로벌 입출력라인 GIO에 데이터가 입력되어야 한다. 따라서, 데이터가 라이트 구동부 WDRV로 전달되기 이전에 데이터 카피 방식을 통해 모든 글로벌 입출력라인 GIO에 데이터가 입력되도록 한다.
예를 들어, 패드 DQ0의 데이터는 패드 DQ4, DQ8, DQ12에 각각 카피 되고, 패드 DQ1의 데이터는 패드 DQ5, DQ9, DQ13에 각각 카피 된다. 그리고, 패드 DQ2의 데이터는 패드 DQ6, DQ10, DQ14에 각각 카피 되며, 패드 DQ3의 데이터는 패드 DQ7, DQ11, DQ15에 각각 카피 된다. 이러한 각 그룹의 패드 데이터는 글로벌 입출력라인 GIO, 라이트 구동부 WDRV를 통해 뱅크(100)에 전달되어 메모리 셀에 동일한 데이터가 저장된다.
반면에, 리드 동작시에는 많은 부하(Loading)를 가지고 있는 글로벌 입출력라인 GIO의 로딩에 부담을 주지 않기 위해 별도의 테스트 글로벌 입출력라인 TGIO을 사용한다. 셀 전체의 데이터를 리드하는 경우 각각의 테스트 글로벌 입출력라인 TGIO의 데이터를 압축 테스트부(200)를 통해 압축하여 리드한다.
예를 들어, 테스트 글로벌 입출력라인 TGIO으로부터 인가된 데이터 0, 4, 8, 12, 데이터 1, 5, 9, 13, 데이터 2, 6, 10, 14, 데이터 3, 7, 11, 15의 묶음이 모드 동일한 데이터인 경우 압축 테스트부(200)는 압축 데이터 TGIOSUM를 로직 "1"로 출력한다. 압축 데이터 TGIOSUM가 로직 "1"로 출력되는 경우 테스트 결과가 "패스(Pass)" 임을 나타낸다.
반면에, 테스트 글로벌 입출력라인 TGIO으로부터 인가된 데이터 0, 4, 8, 12, 데이터 1, 5, 9, 13, 데이터 2, 6, 10, 14, 데이터 3, 7, 11, 15의 묶음 중 적어도 하나의 이상의 데이터가 동일하지 않은 경우 압축 테스트부(200)는 압축 데이터 TGIOSUM를 로직 "0"으로 출력한다. 압축 데이터 TGIOSUM가 로직 "0"으로 출력되는 경우 테스트 결과가 "패일(Fail)" 임을 나타낸다.
도 8은 본 발명의 다른 실시예에 따른 병렬 테스트 방법의 동작 흐름도이다.
먼저, 멀티 비트 병렬 테스트 모드에 진입하게 되면(단계 S10), 축약된 글로벌 입출력 라인 GIO을 이용하여 데이터 카피(Copy) 방식으로 뱅크(100)에 데이터를 라이트 한다.(단계 S11)
다음에, 노말 리드 동작이 수행되어 모든 글로벌 입출력라인(GIO)에 뱅크(100)의 데이터가 출력됨으로써 노말 테스트 동작이 이루어진다.(단계 S12)
이후에, 노말 리드 동작시 플로팅 된 핀의 차지를 이용하여 노말 라이트 동작이 수행된다.(단계 S13) 테스트 장비가 연결되지 않은 비 대표 패드들(예를 들어, DQ4~DQ15)은 플로팅 상태를 유지한다. 이에 따라, 테스트 장비가 연결되지 않은 비 대표 패드들(예를 들어, DQ4~DQ15)에 대해서도 데이터 패일 테스트가 가능하게 된다.
즉, 노말 리드 동작시 뱅크(100)로부터 리드된 데이터가 패드부(500)에 전달된다. 그러면, 데이터의 리드 동작시 패드부(500)의 핀에 일정시간 동안 데이터 자체의 커패시턴스가 유지되면서 남아있게 된다. 패드부(500)의 해당 핀에 누설 전류 경로가 없는 경우를 가정한다면, 일정시간(수 us) 동안 자체 차지 양에 의해 리드 된 데이터가 보존된다.
따라서, 패드부(500)에서 플로팅 된 핀에 남아있는 데이터 차지를 그대로 이용하여 멀티 비트 병렬 테스트 중간에 라이트 동작을 수행하게 된다. 이때, 도 8의 실시예에서는 리드 동작시 플로팅 된 핀의 차지를 이용하여 라이트 동작이 수행되므로 외부의 새로운 라이트 데이터가 입력되지 않는다.
이어서, 테스트 글로벌 입출력라인 TGIO로부터 인가되는 데이터를 압축하여 리드하고 하나의 압축 데이터 TGIOSUM를 출력한다.(단계 S14) 이어서, 패드부(500)로부터 인가되는 데이터를 판별하여 데이터의 패스 또는 패일 여부를 판단한다.(단계 S15) 이에 따라, 멀티 비트 병렬 테스트 동작시 노말 경로 부분의 불량까지도 스크린 할 수 있게 된다.

Claims (24)

  1. 데이터의 입/출력이 이루어지는 패드부;
    버퍼 인에이블 신호에 따라 상기 패드부로부터 인가되는 라이트 데이터를 구동하여 글로벌 입출력라인으로 전달하는 복수의 입력 버퍼;
    스트로브 지연신호에 따라 상기 글로벌 입출력라인으로부터 인가되는 리드 데이터를 구동하여 상기 패드부에 출력하는 복수의 출력 구동부; 및
    테스트 모드시 상기 버퍼 인에이블 신호와 상기 스트로브 지연신호를 활성화시켜, 상기 복수의 출력 구동부로부터 인가되는 상기 리드 데이터가 상기 복수의 입력 버퍼로 각각 전달되어 상기 라이트 데이터로 동작하도록 제어하는 테스트 제어부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  2. 제 1항에 있어서,
    뱅크로부터 인가되는 데이터를 센싱 및 증폭하여 상기 글로벌 입출력라인 및 테스트 입출력라인에 출력하는 복수의 입출력 센스앰프;
    상기 글로벌 입출력라인으로부터 인가되는 데이터를 구동하여 상기 뱅크에 출력하는 복수의 라이트 구동부; 및
    데이터 압축 테스트시 상기 복수의 입출력 센스앰프로부터 인가된 데이터를 압축하여 압축 데이터를 출력하는 압축 테스트부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  3. 제 2항에 있어서,
    상기 글로벌 입출력라인으로부터 인가된 데이터 또는 상기 압축 데이터를 상기 복수의 출력 구동부에 출력하고, 상기 복수의 입력버퍼로부터 인가되는 데이터를 상기 글로벌 입출력라인에 출력하는 데이터 입출력부를 더 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  4. 제 1항에 있어서, 상기 테스트 제어부는
    테스트 모드 신호와 라이트 인에이블신호에 따라 상기 버퍼 인에이블 신호를 상기 복수의 입력버퍼에 출력하는 라이트 테스트 제어부; 및
    상기 테스트 모드 신호와 데이터 스트로브 신호에 따라 상기 스트로브 지연신호를 상기 복수의 출력 구동부에 출력하는 리드 테스트 제어부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  5. 제 4항에 있어서, 상기 라이트 테스트 제어부는
    상기 테스트 모드 신호가 하이 레벨로 활성화되는 경우 라이트 인에이블신호를 반전시켜 버퍼 인에이블신호를 출력하고, 상기 테스트 모드 신호가 로우 레벨로 비활성화되는 경우 상기 라이트 인에이블신호를 그대로 버퍼 인에이블 신호로 출력하는 것을 특징으로 하는 병렬 테스트 장치.
  6. 제 5항에 있어서, 상기 라이트 테스트 제어부는
    상기 테스트 모드 신호에 따라 상기 라이트 인에이블신호를 상기 버퍼 인에이블신호로 출력하는 제 1전송게이트; 및
    상기 테스트 모드 신호에 따라 상기 라이트 인에이블신호를 반전 구동하여 상기 버퍼 인에이블신호로 출력하는 구동부를 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  7. 제 4항에 있어서, 상기 리드 테스트 제어부는
    상기 테스트 모드 신호가 하이 레벨로 활성화되는 경우 상기 데이터 스트로브 신호가 일정시간 지연되어 상기 스트로브 지연신호로 출력되고, 상기 테스트 모드 신호가 로우 레벨로 비활성화되는 경우 상기 데이터 스트로브 신호가 그대로 상기 스트로브 지연신호로 출력되는 것을 특징으로 하는 병렬 테스트 장치.
  8. 제 7항에 있어서, 상기 리드 테스트 제어부는
    상기 테스트 모드 신호에 따라 상기 데이터 스트로브 신호를 상기 스트로브 지연신호로 출력하는 제 2전송게이트;
    상기 테스트 모드 신호에 따라 상기 데이터 스트로브 신호를 선택적으로 출력하는 제 3전송게이트; 및
    상기 제 3전송게이트의 출력을 일정시간 지연하여 상기 스트로브 지연신호로 출력하는 병렬 테스트 장치.
  9. 제 1항에 있어서, 상기 테스트 모드시 상기 복수의 출력 구동부와 상기 복수의 입력 버퍼가 동시에 활성화되는 경우 상기 패드부로부터 라이트 데이터가 입력되지 않는 것을 특징으로 하는 병렬 테스트 장치.
  10. 제 1항에 있어서, 상기 테스트 모드시 상기 복수의 출력 구동부에서 출력되는 데이터의 센터 엣지가 상기 스트로브 지연신호에 동기되는 것을 특징으로 하는 병렬 테스트 장치.
  11. 제 1항에 있어서, 상기 패드부 중 대표 데이터 패드를 이용하여 데이터 카피 방식으로 뱅크에 데이터를 라이트 하는 것을 특징으로 하는 병렬 테스트 장치.
  12. 데이터의 입/출력이 이루어지는 패드부;
    상기 패드부로부터 인가되는 라이트 데이터를 구동하여 글로벌 입출력라인으로 전달하는 복수의 입력 버퍼; 및
    상기 글로벌 입출력라인으로부터 인가되는 리드 데이터를 구동하여 상기 패드부에 출력하는 복수의 출력 구동부를 포함하고,
    테스트 모드시 상기 복수의 출력 구동부로부터 상기 패드부의 플로팅 핀으로 전달된 데이터의 차지에 대응하는 데이터가 상기 복수의 입력버퍼에 전달되는 것을 특징으로 하는 병렬 테스트 장치.
  13. 제 12항에 있어서,
    뱅크로부터 인가되는 데이터를 센싱 및 증폭하여 상기 글로벌 입출력라인 및 테스트 입출력라인에 출력하는 복수의 입출력 센스앰프;
    상기 글로벌 입출력라인으로부터 인가되는 데이터를 구동하여 상기 뱅크에 출력하는 복수의 라이트 구동부;
    데이터 압축 테스트시 상기 복수의 입출력 센스앰프로부터 인가된 데이터를 압축하여 압축 데이터를 출력하는 압축 테스트부; 및
    상기 글로벌 입출력라인으로부터 인가된 데이터 또는 상기 압축 데이터를 상기 복수의 출력 구동부에 출력하고, 상기 복수의 입력버퍼로부터 인가되는 데이터를 상기 글로벌 입출력라인에 출력하는 데이터 입출력부를 더 포함하는 것을 특징으로 하는 병렬 테스트 장치.
  14. 제 12항에 있어서, 상기 테스트 모드시 상기 패드부로부터 라이트 데이터가 입력되지 않는 것을 특징으로 하는 병렬 테스트 장치.
  15. 제 12항에 있어서, 상기 패드부 중 대표 데이터 패드를 이용하여 데이터 카피 방식으로 뱅크에 데이터를 라이트 하는 것을 특징으로 하는 병렬 테스트 장치.
  16. 멀티 비트 병렬 테스트 모드에 진입시 축약된 글로벌 입출력 라인을 이용하여 뱅크에 데이터를 라이트 하는 단계;
    테스트 모드 신호가 활성화되면 출력 구동부와 입력버퍼가 활성화되는 단계;
    모든 글로벌 입출력라인의 데이터에 대해 노말 리드 동작을 수행하고, 상기 출력 구동부의 데이터를 상기 입력버퍼에 전달하는 경로를 통해 노말 라이트 동작을 수행하는 단계;
    상기 뱅크로부터 리드된 데이터를 압축 테스트부를 통해 압축하여 압축 데이터를 출력하는 단계; 및
    상기 압축 데이터에 대응하여 데이터 패일 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  17. 제 16항에 있어서, 상기 테스트 모드 신호의 활성화시 패드부로부터 라이트 데이터가 입력되지 않는 단계를 더 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  18. 제 16항에 있어서, 상기 테스트 모드 신호의 활성화시 상기 출력 구동부의 데이터가 일정시간 지연되어 출력되는 것을 특징으로 하는 병렬 테스트 방법.
  19. 제 16항에 있어서, 상기 노말 리드 동작시 라이트 데이터를 얼라인하는 단계를 더 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  20. 제 16항에 있어서, 상기 노말 라이트 동작시 상기 글로벌 입출력라인에 라이트 데이터를 출력하는 단계를 더 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  21. 제 16항에 있어서, 패드부의 대표 데이터 패드를 이용하여 데이터 카피 방식으로 상기 뱅크에 데이터를 라이트 하는 것을 특징으로 하는 병렬 테스트 방법.
  22. 멀티 비트 병렬 테스트 모드에 진입시 축약된 글로벌 입출력 라인을 이용하여 뱅크에 데이터를 라이트 하는 단계;
    모든 글로벌 입출력라인의 데이터에 대해 노말 리드 동작을 수행하는 단계;
    출력 구동부로부터 패드부의 플로팅 핀으로 전달된 데이터의 차지에 대응하는 데이터를 입력버퍼에 전달하는 경로를 통해 노말 라이트 동작을 수행하는 단계;
    상기 뱅크로부터 리드된 데이터를 압축 테스트부를 통해 압축하여 압축 데이터를 출력하는 단계; 및
    상기 압축 데이터에 대응하여 데이터 패일 여부를 판단하는 단계를 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  23. 제 22항에 있어서, 상기 노말 라이트 동작의 수행시 상기 패드부로부터 라이트 데이터가 입력되지 않는 단계를 더 포함하는 것을 특징으로 하는 병렬 테스트 방법.
  24. 제 22항에 있어서, 상기 패드부 중 대표 데이터 패드를 이용하여 데이터 카피 방식으로 상기 뱅크에 데이터를 라이트 하는 것을 특징으로 하는 병렬 테스트 방법.
KR1020130079072A 2013-07-05 2013-07-05 병렬 테스트 장치 및 방법 KR102077072B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130079072A KR102077072B1 (ko) 2013-07-05 2013-07-05 병렬 테스트 장치 및 방법
US14/074,820 US9423456B2 (en) 2013-07-05 2013-11-08 Parallel test device and method
US15/207,107 US9638751B2 (en) 2013-07-05 2016-07-11 Parallel test device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130079072A KR102077072B1 (ko) 2013-07-05 2013-07-05 병렬 테스트 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20150005297A true KR20150005297A (ko) 2015-01-14
KR102077072B1 KR102077072B1 (ko) 2020-02-14

Family

ID=52133644

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130079072A KR102077072B1 (ko) 2013-07-05 2013-07-05 병렬 테스트 장치 및 방법

Country Status (2)

Country Link
US (2) US9423456B2 (ko)
KR (1) KR102077072B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128668A (ko) * 2017-05-24 2018-12-04 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
US10535389B2 (en) 2018-04-26 2020-01-14 SK Hynix Inc. Controller and method of operating the same
US11531584B2 (en) 2020-03-06 2022-12-20 SK Hynix Inc. Memory device and test operation thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160146404A (ko) * 2015-06-12 2016-12-21 에스케이하이닉스 주식회사 입출력라인 테스트 장치 및 방법
KR102471601B1 (ko) * 2016-05-17 2022-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 위크 셀 검출 방법
CN109765479B (zh) * 2019-01-28 2021-10-01 合肥京东方视讯科技有限公司 一种电路板缺件检测装置和方法
US11081201B2 (en) * 2019-11-26 2021-08-03 Winbond Electronics Corp. Parallel test device
KR20220006951A (ko) * 2020-07-09 2022-01-18 에스케이하이닉스 주식회사 메모리 장치
KR20220070886A (ko) 2020-11-23 2022-05-31 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
KR20220114983A (ko) 2021-02-09 2022-08-17 에스케이하이닉스 주식회사 테스트동작을 수행하는 장치
KR20220118266A (ko) 2021-02-18 2022-08-25 에스케이하이닉스 주식회사 테스트를 수행하는 메모리장치 및 메모리시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060059394A1 (en) * 2004-09-06 2006-03-16 Wolfgang Spirkl Loop-back method for measuring the interface timing of semiconductor memory devices using the normal mode memory
KR20100003078A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 메모리장치
KR20110058028A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
JP2011141912A (ja) * 2010-01-05 2011-07-21 Elpida Memory Inc 半導体記憶装置および半導体記憶装置の試験方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4766334A (en) * 1986-03-07 1988-08-23 The Singer Company Level clamp for Tri-state CMOS bus structure
US5362996A (en) * 1992-06-10 1994-11-08 Intel Corporation Staggered output circuit for noise reduction
US5696770A (en) * 1993-09-30 1997-12-09 Texas Instruments Incorporated Method and apparatus for testing circuitry with memory and with forcing circuitry
WO1998056003A1 (fr) * 1997-06-05 1998-12-10 Matsushita Electronics Corporation Dispositif a memoire ferroelectrique et son procede de commande
EP1515345A1 (en) * 1999-02-02 2005-03-16 Fujitsu Limited Test method and test circuit for electronic device
US6385748B1 (en) * 1999-03-30 2002-05-07 Nec Electronics, Inc. Direct access logic testing in integrated circuits
US6307790B1 (en) 2000-08-30 2001-10-23 Micron Technology, Inc. Read compression in a memory
US7036055B2 (en) * 2002-12-31 2006-04-25 Intel Corporation Arrangements for self-measurement of I/O specifications
KR100694418B1 (ko) * 2004-11-15 2007-03-12 주식회사 하이닉스반도체 메모리 장치의 병렬 압축 테스트 회로
US7197676B2 (en) * 2005-05-24 2007-03-27 Kingston Technology Corp. Loop-Back Memory-Module Extender Card for Self-Testing Fully-Buffered Memory Modules
US7317641B2 (en) * 2005-06-20 2008-01-08 Sandisk Corporation Volatile memory cell two-pass writing method
JP2008210487A (ja) * 2007-02-28 2008-09-11 Fujitsu Ltd Ｄｄｒ−ｓｄｒａｍインターフェース回路、その試験方法、およびその試験システム
US7836372B2 (en) * 2007-06-08 2010-11-16 Apple Inc. Memory controller with loopback test interface
JP4425301B2 (ja) * 2007-09-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体検査装置及び半導体検査方法
JP5665263B2 (ja) * 2008-05-30 2015-02-04 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体記憶装置、及び該半導体記憶装置のテスト方法
US9043662B2 (en) * 2009-03-30 2015-05-26 Cadence Design Systems, Inc. Double data rate memory physical interface high speed testing using self checking loopback
JP2012027734A (ja) * 2010-07-23 2012-02-09 Panasonic Corp メモリコントローラおよびメモリアクセスシステム
KR20120042578A (ko) 2010-10-25 2012-05-03 에스케이하이닉스 주식회사 반도체 장치의 테스트 회로
US9551741B2 (en) * 2011-11-23 2017-01-24 Intel Corporation Current tests for I/O interface connectors
JP2013232270A (ja) * 2012-04-04 2013-11-14 Ps4 Luxco S A R L 半導体装置及びそのテスト方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060059394A1 (en) * 2004-09-06 2006-03-16 Wolfgang Spirkl Loop-back method for measuring the interface timing of semiconductor memory devices using the normal mode memory
KR20100003078A (ko) * 2008-06-30 2010-01-07 주식회사 하이닉스반도체 반도체 메모리장치
KR20110058028A (ko) * 2009-11-25 2011-06-01 삼성전자주식회사 멀티 칩 메모리 시스템 및 그것의 데이터 전송 방법
JP2011141912A (ja) * 2010-01-05 2011-07-21 Elpida Memory Inc 半導体記憶装置および半導体記憶装置の試験方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180128668A (ko) * 2017-05-24 2018-12-04 에스케이하이닉스 주식회사 반도체 장치, 테스트 방법 및 이를 포함하는 시스템
US11293972B2 (en) 2017-05-24 2022-04-05 SK Hynix Inc. Semiconductor device, test method, and system including the same
US10535389B2 (en) 2018-04-26 2020-01-14 SK Hynix Inc. Controller and method of operating the same
US11531584B2 (en) 2020-03-06 2022-12-20 SK Hynix Inc. Memory device and test operation thereof

Also Published As

Publication number Publication date
US20160322118A1 (en) 2016-11-03
US20150012791A1 (en) 2015-01-08
US9638751B2 (en) 2017-05-02
KR102077072B1 (ko) 2020-02-14
US9423456B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
KR102077072B1 (ko) 병렬 테스트 장치 및 방법
US8724410B2 (en) Semiconductor memory device and method for testing same
US7724574B2 (en) Semiconductor memory device and data write and read method thereof
TWI413987B (zh) 半導體記憶裝置及用於該半導體記憶裝置的平行測試方法
US8902673B2 (en) Method of testing a semiconductor memory device
KR20190133340A (ko) 반도체 장치 및 이를 포함하는 메모리 모듈
KR20050094113A (ko) 뱅크 선택이 가능한 병렬 테스트 회로 및 그 병렬 테스트방법
US8867287B2 (en) Test circuit and method of semiconductor memory apparatus
KR100576453B1 (ko) 병렬 테스트 회로를 포함하는 메모리 장치
KR100761394B1 (ko) 반도체 메모리 장치
US8947959B2 (en) Memory device and compressive test method for the same
US8824227B2 (en) Parallel test circuit and method of semiconductor memory apparatus
US20150235714A1 (en) Semiconductor device for parallel bit test and test method thereof
KR101212737B1 (ko) 반도체 메모리 장치
US9236145B2 (en) Semiconductor device
KR100744027B1 (ko) 테스트 모드 제어 장치
US20070088993A1 (en) Memory tester having master/slave configuration
US20160300626A1 (en) Semiconductor system and method for testing semiconductor device
KR100772718B1 (ko) 반도체메모리 장치의 데이터 압축 테스트 방법
KR20120080352A (ko) 반도체 메모리 장치 및 이를 위한 병렬 테스트 검증 회로
KR20120042578A (ko) 반도체 장치의 테스트 회로
KR20060031393A (ko) 반도체 메모리 장치
KR20070111563A (ko) 병렬 비트 테스트 회로 및 테스트 방법
KR20090066487A (ko) 데이터 압축 테스트 회로
KR20140064025A (ko) 반도체 장치 및 이의 테스트 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right