KR20140136916A

KR20140136916A - 게이트 구동 회로 및 어레이 기판

Info

Publication number: KR20140136916A
Application number: KR1020147017471A
Authority: KR
Inventors: 졍신 쟝; 이 졍
Original assignee: 보에 테크놀로지 그룹 컴퍼니 리미티드; 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date: 2013-04-25
Filing date: 2013-07-05
Publication date: 2014-12-01
Also published as: WO2014173020A1; KR101583177B1; CN103247276B; EP2991069A4; US20150009599A1; CN103247276A; US9425611B2; EP2991069A1; EP2991069B1; JP2016524175A

Abstract

디스플레이 기법 분야에 관한 것이며 특정한 게이트 구동 유닛을 위한 클럭 신호들의 입력 경로 사이에 단락 등과 같은 고장이 존재할 경우, 다른 게이트 구동 유닛들이 적절히 동작할 수 있도록 보장할 수 있는 게이트 구동 회로 및 어레이 기판이 개시되어 있다. 게이트 구동 회로는 복수의 게이트 구동 유닛 세트를 포함하고, 각각의 게이트 구동 유닛 세트는 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이고; 각각의 게이트 구동 유닛 세트는 게이트 구동 신호를 게이트 라인에 출력하고; 게이트 구동 유닛 세트 내의 하나의 게이트 구동 유닛이 고장나는 경우, 상기 고장난 게이트 구동 유닛은 동작이 종료되고, 게이트 구동 유닛 세트 내의 다른 게이트 구동 유닛들은 게이트 구동 유닛 세트의 동작을 유지한다.

Description

게이트 구동 회로 및 어레이 기판{GATE DRIVING CIRCUIT AND ARRAY SUBSTRATE}

본 발명은 디스플레이 기술 분야에 관한 것으로서, 더 상세하게는 게이트 구동 회로 및 어레이 기판에 관한 것이다.

최근, 높은 집적도 및 낮은 비용이 액정 디스플레이의 개발을 위한 트렌드가 되고 있다. 여기에서, 하나의 중요한 기술은 대량 생산에서의 GOA(Gate Driver on Array) 기술의 실현이다. GOA 기법을 활용함으로써 액정 디스플레이 패널의 어레이 기판에 게이트 구동 회로가 통합되어 원래 게이트 구동 통합 회로가 생략될 수 있으며, 이로써 재료비 및 제조 프로세스 측면에서 제조 비용을 감소시킬 수 있다. GOA 기법을 통해 어레이 기판에 통합된 게이트 구동 회로는 GOA 회로라고도 지칭된다.

선행 기술에서, GOA 회로는 수 개의 GOA 유닛들을 포함하고, 각 GOA 유닛은 서로 반전되어 있는 클럭 신호 쌍을 수신하고, 대응 게이트 라인을 구동하기 위한 게이트 라인 신호를 출력하고; 특히 각 GOA 유닛의 출력 단자가 하나의 게이트 라인에 연결된다. 본 발명자는 GOA 유닛이 반전 클럭 신호 쌍을 동시에 수신하고, 반전 클럭 신호 쌍을 위한 입력 경로들이 일반적으로 서로 가깝고 심지어 겹치기도 하므로 이들 사이에 커패시턴스가 형성될 수 있으며; 또한 반전 클럭 신호 쌍 사이의 전압차가 20V까지 높을 수 있고, 이러한 높은 전압차로 인해 반전 클럭 신호 쌍의 입력 경로들 사이에 형성된 커패시턴스가 쉽게 절연 파괴될 수 있으며, 이로써 반전 클럭 신호 쌍의 입력 경로들이 단락된다는 점에 주목했다. 그 결과, 이러한 단락을 갖는 GOA 유닛은 비정상적으로 동작하며, 이로써 모든 GOA 유닛들의 고장을 초래할 수 있고, 액정 디스플레이 내부에 집적 회로들의 고장도 초래할 수 있다.

본 발명의 실시예들에서는, 특정한 게이트 구동 유닛을 위한 클럭 신호들의 입력 경로들에 단락 등과 같은 작동불능(malfunction)이 존재할 경우, 다른 게이트 구동 유닛들이 적절히 동작할 수 있도록 보장할 수 있는 게이트 구동 회로 및 어레이 기판이 제공된다.

본 발명의 실시예들은 다음의 기술적 해결방안을 채택한다.

본 발명의 실시예들의 제1 양태에 따르면, 복수의 게이트 구동 유닛 세트를 포함하는 게이트 구동 회로가 제공되며, 복수의 게이트 구동 유닛 세트 각각은 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이고; 복수의 게이트 구동 유닛 세트 각각은 게이트 구동 신호를 게이트 라인에 출력하고; 게이트 구동 유닛 세트 내의 하나의 게이트 구동 유닛이 고장나는 경우, 고장이 있는 게이트 구동 유닛은 동작이 종료되고, 게이트 구동 유닛 세트 내의 다른 게이트 구동 유닛들은 게이트 구동 유닛 세트의 동작을 유지한다.

옵션으로서, m은 2 이상 5 이하의 정수이다.

게이트 구동 유닛 각각은 게이트 구동 모듈, 검출 모듈, 및 제어 모듈을 포함하는데, 여기서 게이트 구동 모듈은 제1 입력 포트 및 제2 입력 포트를 포함하고, 게이트 구동 모듈의 제1 입력 포트는 제1 클럭 신호에 연결되고, 게이트 구동 모듈의 제2 입력 포트는 제1 클럭 신호에 대해 반전된 제2 클럭 신호에 연결된다.

검출 모듈이 게이트 구동 모듈의 제1 입력 포트와 제2 입력 포트 사이에 단락이 일어나는 것을 검출하는 경우, 검출 모듈은 단락 신호를 제어 모듈로 전송하며; 제어 모듈은 단락 신호에 따라 게이트 구동 모듈의 제1 입력 포트와 제1 클럭 신호 사이의 연결뿐 아니라 게이트 구동 모듈의 제2 입력 포트와 제2 클럭 신호 사이의 연결을 끊는다.

검출 모듈은 감산 서브모듈 및 절대값 서브모듈을 포함한다.

감산 서브모듈은 제1 입력 포트 및 제2 입력 포트를 갖고, 감산 서브모듈의 제1 입력 포트는 게이트 구동 모듈의 제1 입력 포트에 연결되고, 감산 서브모듈의 제2 입력 포트는 게이트 구동 모듈의 제2 입력 포트에 연결되고, 감산 서브모듈은 게이트 구동 모듈의 제1 입력 포트에서의 입력 신호와 게이트 구동 모듈의 제2 입력 포트에서의 입력 신호 사이에 감산을 수행함으로써 차이 신호를 획득한다. 감산 서브모듈의 출력 단자가 절대값 서브모듈에 연결되고 차이 신호를 절대값 서브모듈에 출력한다.

절대값 서브모듈의 출력 단자가 제어 모듈에 연결되고, 절대값 서브모듈은 수신된 차이 신호의 절대값을 획득하고, 절대값이 미리 정해진 값 미만이면 단락 신호를 제어 모듈에 전송한다.

감산 서브모듈은 제1 저항기, 제2 저항기, 제3 저항기, 제4 저항기, 및 제1 연산 증폭기를 포함한다.

제1 저항기의 제1 단자가 감산 서브모듈의 제1 입력 포트에 연결되고, 제1 저항기의 제2 단자가 제1 연산 증폭기의 반전 입력 단자에 연결되고; 제2 저항기의 제1 단자가 감산 서브모듈의 제2 입력 포트에 연결되고, 제2 저항기의 제2 단자가 제1 연산 증폭기의 비반전 입력 단자에 연결되고; 제3 저항기의 제1 단자가 제1 연산 증폭기의 반전 입력 단자에 연결되고, 제3 저항기의 제2 단자가 제1 연산 증폭기의 출력 단자에 연결되고; 제4 저항기의 제1 단자가 제1 연산 증폭기의 비반전 입력 단자에 연결되고, 제4 저항기의 제2 단자가 접지된다.

제1 연산 증폭기의 반전 입력 단자는 제1 저항기의 제2 단자에 연결되고, 제1 연산 증폭기의 비반전 입력 단자는 제2 저항기의 제2 단자에 연결되고, 제1 연산 증폭기의 출력 단자는 감산 서브모듈의 출력 단자에 연결된다.

여기에서, 제1 저항기의 저항 값과 제2 저항기의 저항 값이 동일하고, 제3 저항기의 저항 값과 제4 저항기의 저항 값이 동일하다.

절대값 서브모듈은 제1 다이오드, 제5 저항기, 제6 저항기, 및 제2 연산 증폭기를 포함한다.

여기에서, 제1 다이오드의 입력 단자가 절대값 서브모듈의 입력 단자에 연결되고, 제1 다이오드의 출력 단자가 절대값 서브모듈의 출력 단자에 연결되고; 제5 저항기의 제1 단자가 절대값 서브모듈의 입력 단자에 연결되고, 제5 저항기의 제2 단자가 제2 연산 증폭기의 반전 입력 단자에 연결되고; 제6 저항기의 제1 단자가 제2 연산 증폭기의 반전 입력 단자에 연결되고, 제6 저항기의 제2 단자가 절대값 서브모듈의 출력 단자에 연결된다.

제2 연산 증폭기의 반전 입력 단자는 제5 저항기의 제2 단자에 연결되고, 제2 연산 증폭기의 비반전 입력 단자는 접지되고, 제2 연산 증폭기의 출력 단자가 절대값 서브모듈의 출력 단자에 연결된다.

여기에서, 제5 저항기의 저항 값과 제6 저항기의 저항 값은 동일하다.

제어 모듈은 제1 스위칭 트랜지스터 및 제2 스위칭 트랜지스터를 포함한다.

여기에서, 제1 스위칭 트랜지스터의 게이트와 제2 스위칭 트랜지스터의 게이트가 절대값 서브모듈의 출력 단자에 연결되고; 제1 스위칭 트랜지스터의 제1 단자가 제1 클럭 신호에 연결되고, 제1 스위칭 트랜지스터의 제2 단자가 게이트 구동 모듈의 제1 입력 포트에 연결되고; 제2 스위칭 트랜지스터의 제1 단자가 제2 클럭 신호에 연결되고, 제2 스위칭 트랜지스터의 제2 단자가 게이트 구동 모듈의 제2 입력 포트에 연결된다.

옵션으로서, 제1 스위칭 트랜지스터 및 제2 스위칭 트랜지스터는 박막 트랜지스터이다.

본 발명의 실시예들의 제2 양태에 따르면, 전술한 게이트 구동 회로를 포함하는 어레이 기판이 제공된다.

본 발명의 실시예들의 기술적 해결방안에서, 게이트 구동 회로는 복수의 게이트 구동 유닛 세트를 포함하는데, 게이트 구동 유닛 세트 각각은 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이며; 게이트 구동 유닛 세트 내의 하나의 게이트 구동 유닛이 고장나는 경우, 상기 고장난 게이트 구동 유닛은 동작이 종료된다. 고장난 게이트 구동 유닛이 동작이 종료된 후, 각각의 게이트 구동 유닛 세트가 적어도 2개의 게이트 구동 유닛을 포함하고, 각각의 게이트 구동 유닛들이 게이트 구동 신호를 하나의 게이트 라인에 출력하기 때문에, 게이트 라인의 정상 동작은 상당 정도 보증되며, 이로써 동작 중인 게이트 구동 회로의 신뢰도가 개선되고 사용자의 사용 경험이 향상된다.

본 발명의 실시예들 또는 종래 기술에서의 해결 방안들을 더 명확히 설명하기 위해, 본 발명의 실시예들 또는 종래 기술을 설명하는데 필요한 도면들이 다음과 같이 간단히 소개된다. 다음과 같이 설명된 도면들은 본 발명의 일부 실시예들을 예시할 뿐이고, 어떠한 창조적 노력 없이도 이들 도면에 기반하여 다른 도면들이 획득될 수 있다는 것이 당업자에게 자명할 것이다.
도 1은 본 발명의 일 실시예에 따른 게이트 구동 회로의 구조를 예시한 개략도이다.
도 2는 본 발명의 일 실시예에 따른 게이트 구동 회로(1m)의 구조를 예시한 제1 개략도이다.
도 3은 본 발명의 일 실시예에 따른 검출 모듈의 구조를 예시한 개략도이다.
도 4는 본 발명의 일 실시예에 따른 감산 서브모듈의 구조를 예시한 개략도이다.
도 5는 본 발명의 일 실시예에 따른 절대값 서브모듈의 구조를 예시한 개략도이다.
도 6은 본 발명의 일 실시예에 따른 게이트 구동 회로(1m)의 구조를 예시한 제2 개략도이다.
도 7은 본 발명의 일 실시예에 따라 단락이 일어나기 전에 게이트 구동 모듈의 제1 입력 포트(a) 및 제2 입력 포트(b)에서 수신된 신호들을 도시한 개략도이다.
도 8은 본 발명의 일 실시예에 따라 단락이 일어난 후에 게이트 구동 모듈의 제1 입력 포트(a) 및 제2 입력 포트(b)에서 수신된 신호들을 도시한 개략도이다.

본 발명의 실시예들의 기술적 해결 방안을 명백하고 충분하게 예시하기 위해, 첨부 도면들과 함께 본 발명의 실시예들에 대해 상세히 설명될 것이다. 명확히, 설명된 실시예들은 본 발명의 실시예들의 일부일 뿐이고, 본 발명의 모든 실시예들이 아니다. 어떠한 창의적인 노력 없이도 본 발명의 실시예들에 기반하여 당업자에 의해 획득되는 다른 모든 실시예들은 본 발명의 보호 범위 내에 있어야 한다.

본 발명의 실시예들에 따르면, 도 1에 도시된 바와 같은 게이트 구동 회로가 제공된다. 게이트 구동 회로는 복수의 게이트 구동 유닛 세트를 포함하고, 각각의 게이트 구동 유닛 세트는 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이다. 복수의 게이트 구동 유닛 세트의 개수는 게이트 라인의 개수에 대응한다. 각각의 게이트 구동 유닛 세트는 게이트 구동 신호를 하나의 게이트 라인으로 출력하며; 게이트 구동 유닛 세트에서 하나의 게이트 구동 유닛이 고장나는 경우, 상기 게이트 구동 유닛은 동작이 종료되고, 게이트 구동 유닛 세트 내의 다른 게이트 구동 유닛들은 게이트 구동 유닛 세트의 동작을 유지한다.

옵션으로서, m은 2 이상 5 이하의 정수이다. m이 2보다 작은 경우, 본 발명의 실시예들에 설명된 기능들은 성취될 수 없다. m이 5보다 큰 경우, 본 발명의 실시예들의 기능이 성취될 수 있음에도 불구하고, 제조 프로세스 및 배선 구조의 복잡성이 상당히 증가된다.

게이트 라인들 중 어느 하나에 의해 수신된 게이트 구동 신호가 대응 게이트 구동 유닛 세트 내의 각각의 게이트 구동 유닛들에 의해 공급되며, 게이트 구동 유닛 세트 내의 게이트 구동 유닛들 중 어느 하나가 고장으로 인해 동작이 종료되는 경우, 동일한 게이트 구동 유닛 세트 내의 다른 게이트 구동 유닛들은 여전히 적절히 동작할 수 있다는 것을 도 1 및 전술한 설명으로부터 알 수 있다. 또한, 동일한 게이트 구동 유닛 세트의 모든 게이트 구동 유닛들이 단락 등과 같은 고장을 동시에 가질 가능성은 매우 낮고, 게이트 라인은 정상적인 게이트 구동 신호를 연속 수신할 수 있으며, 이로써 게이트 구동 회로의 동작 신뢰도가 개선되고, 사용자의 사용 경험이 향상된다.

본 발명의 실시예들의 기술적 해결방안에서, 게이트 구동 회로는 복수의 게이트 구동 유닛 세트를 포함하는데, 게이트 구동 유닛 세트 각각은 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이며; 게이트 구동 유닛 세트 내의 하나의 게이트 구동 유닛이 고장나는 경우, 고장난 게이트 구동 유닛은 동작이 종료된다. 고장난 게이트 구동 유닛이 동작이 종료된 후, 각각의 게이트 구동 유닛 세트가 적어도 2개의 게이트 구동 유닛을 포함하고, 각각의 게이트 구동 유닛들이 게이트 구동 신호를 동일한 게이트 라인에 출력하기 때문에, 게이트 라인의 정상 동작이 상당 정도 보증되며, 이로써 동작 중인 게이트 구동 회로의 신뢰도가 개선되고 사용자의 사용 경험이 향상된다.

특히, 각각의 게이트 구동 유닛들이 구조가 동일하기 때문에, 도 1에서의 제1 게이트 구동 유닛 세트 내의 게이트 구동 유닛(1m)이 예시를 위한 일례로서 간주된다. 도 2에 도시된 바와 같이, 게이트 구동 유닛(1m)은 게이트 구동 모듈, 검출 모듈, 및 제어 모듈을 포함한다. 여기에서, 게이트 구동 모듈은 제1 입력 포트(a) 및 제2 입력 포트(b)를 포함하고, 게이트 구동 모듈의 제1 입력 포트(a)는 제1 클럭 신호(CLK)에 연결되고, 게이트 구동 모듈의 제2 입력 포트(b)는 제1 클럭 신호(CLK)에 대해 반전된 제2 클럭 신호(CLKB)에 연결된다. 검출 모듈은 게이트 구동 모듈의 제1 입력 포트(a)와 제2 입력 포트(b) 사이에 단락이 일어나는지 여부를 검출하도록 구성된다. 제어 모듈은 게이트 구동 모듈에 입력되는 신호들을 제어하도록 구성된다. 특히, 검출 모듈이 게이트 구동 모듈의 제1 입력 포트(a)와 제2 입력 포트(b) 사이에 단락이 일어나는 것을 검출하는 경우, 검출 모듈은 단락 신호를 제어 모듈로 전송하며; 제어 모듈은 단락 신호에 따라 게이트 구동 모듈의 제1 입력 포트(a)와 제1 클럭 신호(CLK) 사이의 연결뿐 아니라 게이트 구동 모듈의 제2 입력 포트(b)와 제2 클럭 신호(CLKB) 사이의 연결을 끊는다.

또한, 도 3에 도시된 바와 같이, 본 발명의 실시예의 기술적 해결 방안들에서, 검출 모듈은 특히 감산 서브모듈 및 절대값 서브모듈을 포함한다.

특히, 감산 서브모듈은 제1 입력 포트(c)(검출 모듈의 제1 입력 포트(c)) 및 제2 입력 포트(d)(검출 모듈의 제2 입력 포트(d))를 갖고, 도 2와 관련하여, 감산 서브 모듈의 제1 입력 포트(c)가 게이트 구동 모듈의 제1 입력 포트(a)에 연결되고, 감산 서브모듈의 제2 입력 포트(d)가 게이트 구동 모듈의 제2 입력 포트(b)에 연결되고, 감산 서브모듈은 게이트 구동 모듈의 제1 입력 포트(a)에서의 입력 신호와 게이트 구동 모듈의 제2 입력 포트(b)에서의 입력 신호 사이의 감산을 수행함으로써 차이 신호를 획득하고; 감산 서브모듈의 출력 단자가 절대값 서브모듈에 연결되고 차이 신호를 절대값 서브모듈에 출력한다는 것을 알 수 있다.

절대값 서브모듈의 출력 단자(즉, 도 2의 검출 모듈의 출력 단자(g))가 제어 모듈에 연결되고, 절대값 서브모듈은 수신된 차이 신호의 절대값을 획득하고, 절대값이 미리 정해진 값 미만이면 단락 신호를 제어 모듈에 전송한다.

또한, 본 발명의 실시예들에서, 도 4에 도시된 바와 같이, 감산 서브모듈은 제1 저항기(R1), 제2 저항기(R2), 제3 저항기(R3), 제4 저항기(R4), 및 제1 연산 증폭기를 포함한다.

제1 저항기(R1)의 제1 단자가 감산 서브 모듈의 제1 입력 포트(c)에 연결되고, 제1 저항기(R1)의 제2 단자가 제1 연산 증폭기의 반전 입력 단자에 연결된다. 제2 저항기(R2)의 제1 단자가 감산 서브 모듈의 제2 입력 포트(d)에 연결되고, 제2 저항기(R2)의 제2 단자가 제1 연산 증폭기의 반전 입력 단자에 연결된다. 제3 저항기(R3)의 제1 단자가 제1 연산 증폭기의 반전 입력 단자에 연결되고, 제3 저항기(R3)의 제2 단자가 제1 연산 증폭기의 출력 단자에 연결된다. 제4 저항기(R4)의 제1 단자가 제1 연산 증폭기의 비반전 입력 단자에 연결되고, 제4 저항기(R4)의 제2 단자가 접지된다.

여기에서, 제1 저항기(R1)의 저항 값과 제2 저항기(R2)의 저항 값이 동일하고, 제3 저항기(R3)의 저항 값과 제4 저항기(R4)의 저항 값이 동일하다.

R1=R2 및 R3=R4이기 때문에, 감산 서브모듈로부터 출력된 차이 신호(U1)가 다음과 같다는 것을 도 4로부터 알 수 있다.

동시에, 도 5에 도시된 바와 같이, 절대값 서브모듈은 제1 다이오드(D1), 제5 저항기(R5), 제6 저항기(R6), 및 제2 연산 증폭기를 포함한다.

제1 다이오드(D1)의 입력 단자가 절대값 서브모듈의 입력 단자에 연결되고, 제1 다이오드(D1)의 출력 단자가 절대값 서브모듈의 출력 단자(g)에 연결된다. 제5 저항기(R5)의 제1 단자가 절대값 서브모듈의 입력 단자에 연결되고, 제5 저항기(R5)의 제2 단자가 제2 연산 증폭기의 반전 입력 단자에 연결된다. 제6 저항기(R6)의 제1 단자가 제2 연산 증폭기의 반전 입력 단자에 연결되고, 제6 저항기(R6)의 제2 단자가 절대값 서브모듈의 출력 단자에 연결된다. 제2 연산 증폭기의 반전 입력 단자는 제5 저항기(R5)의 제2 단자에 연결되고, 제2 연산 증폭기의 비반전 입력 단자가 접지되고, 제2 연산 증폭기의 출력 단자가 절대값 서브모듈의 출력 단자(g)에 연결된다.

여기에서, 제5 저항기(R5)의 저항 값과 제6 저항기(R6)의 저항 값은 동일하다.

도 5와 관련하여, 감산 서브모듈로부터 출력된 차이 신호(U1)가 절대값 서브모듈에 의해 다음과 같이 처리된다는 것을 알 수 있다.

U1>0인 경우, D1은 턴온되고, U2=U1이고;

U1<0인 경우, D1은 턴오프되고, U1이 제2 연산 증폭기를 통과한 후 R5=R6이기 때문에,

이다.

그 후, 도 6에 도시된 바와 같이, 절대값 서브모듈은 출력 단자(g)를 통해 U2를 제어 모듈에 전송한다.

또한, 본 발명의 실시예들에서, 도 6에 도시된 바와 같이, 제어 모듈은 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)를 포함한다.

제1 스위칭 트랜지스터(T1)의 게이트와 제2 스위칭 트랜지스터(T2)의 게이트가 절대값 서브모듈의 출력 단자(g)에 연결된다. 제1 스위칭 트랜지스터(T1)의 제1 단자가 제1 클럭 신호(CLK)에 연결되고, 제1 스위칭 트랜지스터(T1)의 제2 단자가 게이트 구동 모듈의 제1 입력 포트(a)에 연결된다. 제2 스위칭 트랜지스터(T2)의 제1 단자가 제2 클럭 신호(CLKB)에 연결되고, 제2 스위칭 트랜지스터(T2)의 제2 단자가 게이트 구동 모듈의 제2 입력 포트(b)에 연결된다.

도 7에 도시된 바와 같이, 게이트 구동 모듈의 제1 입력 포트(a)와 제2 입력 포트(b) 사이에 단락이 없는 경우, 제1 입력 포트(a)에서 수신된 신호는 제1 클럭 신호(CLK)이고, 제2 입력 포트(b)에서 수신된 신호는 제2 클럭 신호(CLKB)이다. 제1 클럭 신호(CLK) 및 제2 클럭 신호(CLKB)의 고레벨 전압은 약 12V 내지 15V이고, 이들의 저레벨 전압은 약 -8V 내지 -12V이기 때문에, 제1 클럭 신호(CLK)와 제2 클럭 신호(CLKB) 사이의 전압차는 항상 20V보다 크다. 전술한 분석으로부터

, U1>0인 경우 U2=U1이고, U1<0인 경우 U2=-U1라는 것을 알 수 있는데, 이때 U2의 전압 값은 제어 모듈의 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)를 온 상태로 유지할 수 있고, 게이트 구동 모듈은 제1 클럭 신호(CLK) 및 제2 클럭 신호(CLKB)를 수신할 수 있고, 따라서 적절히 동작할 수 있다.

도 8에 도시된 바와 같이, 게이트 구동 유닛의 제1 입력 포트(a)와 제2 입력 포트(b) 사이에 단락이 있는 경우, 제1 입력 포트(a)는 제1 클럭 신호(CLK) 및 제2 클럭 신호(CLKB)를 동시에 수신하고, 수신된 신호의 레벨은 매우 낮아서 0에 가깝다. 이와 유사하게, 제2 입력 포트(b)에 수신된 신호의 레벨 또한 매우 낮다. 이에 따라, 제1 입력 포트(a)에서 수신된 신호 레벨과 제2 입력 포트(b)에서 수신된 신호 레벨 사이의 차이가 너무 낮아서 제어 모듈의 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)를 온 상태로 유지할 수 없고, 제어 모듈의 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)가 턴오프된다. 결과적으로, 게이트 구동 유닛은 제1 클럭 신호(CLK) 및 제2 클럭 신호(CLKB)로부터 분리되며, 이로써 다른 게이트 구동 유닛들이 단락을 갖는 게이트 구동 유닛에 의해 영향을 받지 않도록 보장되고, 게이트 구동 회로가 적절히 동작할 수 있도록 보장된다.

옵션으로서, 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)는 박막 트랜지스터이다.

옵션으로서, 본 발명의 실시예들에서, 제1 스위칭 트랜지스터(T1) 및 제2 스위칭 트랜지스터(T2)는 N형 박막 트랜지스터이다.

본 발명의 실시예들에서는, 예시를 용이하게 하기 위해 하나의 클럭 신호 쌍(CLK 및 CLKB)만이 설명되어 있지만, 본 발명은 복수의 클럭 신호 쌍을 갖는 게이트 구동 회로에도 적용될 수 있는데, 그 이유는 이들 구현이 전술한 바와 유사하기 때문이며, 상세한 설명은 생략한다.

본 발명의 실시예들에 따르면, 전술한 게이트 구동 회로를 포함하는 어레이 기판이 추가로 제공된다.

당업자가 본 발명의 취지 및 범위에서 벗어나지 않고 전술한 실시예들에 대한 변경 및 변형을 수행할 수 있다는 것이 자명할 것이다. 이러한 변경 및 변형이 본 발명의 청구항 및 그 균등물의 범위에 속하면 그 변경 및 변형은 본 발명의 취지 및 범위 내에 포함된다고 의도된다.

Claims

복수의 게이트 구동 유닛 세트를 포함하는 게이트 구동 회로로서,
각각의 게이트 구동 유닛 세트는 m개의 게이트 구동 유닛을 포함하고, m은 1보다 큰 정수이고;
각각의 게이트 구동 유닛 세트는 게이트 구동 신호를 게이트 라인에 출력하도록 구성되고;
게이트 구동 유닛 세트 내의 하나의 게이트 구동 유닛이 고장나는 경우, 상기 게이트 구동 유닛은 동작이 종료되도록 구성되고, 상기 게이트 구동 유닛 세트 내의 다른 게이트 구동 유닛들은 상기 게이트 구동 유닛 세트의 동작을 유지하도록 구성되는, 게이트 구동 회로.
제1항에 있어서, 상기 m은 2 이상 5 이하인 것을 특징으로 하는 게이트 구동 회로.
제1항 또는 제2항에 있어서, 게이트 구동 유닛들 각각은 게이트 구동 모듈, 검출 모듈, 및 제어 모듈을 포함하고,
상기 게이트 구동 모듈은 제1 입력 포트 및 제2 입력 포트를 포함하고, 상기 게이트 구동 모듈의 상기 제1 입력 포트는 제1 클럭 신호에 연결되고, 상기 게이트 구동 모듈의 상기 제2 입력 포트는 상기 제1 클럭 신호의 반전인 제2 클럭 신호에 연결되고;
상기 게이트 구동 모듈의 제1 입력 포트와 상기 게이트 구동 모듈의 제2 입력 포트 사이에 단락이 존재하는 것을 상기 검출 모듈이 검출하는 경우, 상기 검출 모듈은 단락 신호를 상기 제어 모듈에 전송하도록 구성되고; 상기 제어 모듈은 상기 단락 신호에 따라 상기 게이트 구동 모듈의 상기 제1 입력 포트와 상기 제1 클럭 신호 사이의 연결뿐 아니라 상기 게이트 구동 모듈의 상기 제2 입력 포트와 상기 제2 클럭 신호 사이의 연결을 끊도록 구성된 것을 특징으로 하는 게이트 구동 회로.
제3항에 있어서, 상기 검출 모듈은 감산 서브모듈 및 절대값 서브모듈을 포함하고;
상기 감산 서브모듈은 제1 입력 포트 및 제2 입력 포트를 갖고, 상기 감산 서브모듈의 상기 제1 입력 포트는 상기 게이트 구동 모듈의 상기 제1 입력 포트에 연결되고, 상기 감산 서브모듈의 상기 제2 입력 포트는 상기 게이트 구동 모듈의 상기 제2 입력 포트에 연결되고, 상기 감산 서브모듈은 상기 게이트 구동 모듈의 상기 제1 입력 포트에서의 입력 신호와 상기 게이트 구동 모듈의 상기 제2 입력 포트에서의 입력 신호 사이에 감산을 수행함으로써 차이 신호를 획득하도록 구성되고; 상기 감산 서브모듈의 출력 단자가 상기 절대값 서브모듈에 연결되고, 상기 차이 신호를 상기 절대값 서브모듈에 출력하도록 구성되고;
상기 절대값 서브모듈의 출력 단자가 상기 제어 모듈에 연결되고, 상기 절대값 서브모듈은 상기 수신된 차이 신호의 절대값을 획득하고 상기 절대값이 미리 정해진 값 미만이면 상기 단락 신호를 상기 제어 모듈에 전송하는 것을 특징으로 하는 게이트 구동 회로.
제4항에 있어서, 상기 감산 서브모듈은 제1 저항기, 제2 저항기, 제3 저항기, 제4 저항기, 및 제1 연산 증폭기를 포함하고;
상기 제1 저항기의 제1 단자가 상기 감산 서브모듈의 제1 입력 포트에 연결되고, 상기 제1 저항기의 제2 단자가 상기 제1 연산 증폭기의 반전 입력 단자에 연결되고;
상기 제2 저항기의 제1 단자가 상기 감산 서브모듈의 제2 입력 포트에 연결되고, 상기 제2 저항기의 제2 단자가 상기 제1 연산 증폭기의 비반전 입력 단자에 연결되고;
상기 제3 저항기의 제1 단자가 상기 제1 연산 증폭기의 반전 입력 단자에 연결되고, 상기 제3 저항기의 제2 단자가 상기 제1 연산 증폭기의 출력 단자에 연결되고;
상기 제4 저항기의 제1 단자가 상기 제1 연산 증폭기의 비반전 입력 단자에 연결되고, 상기 제4 저항기의 제2 단자가 접지되고;
상기 제1 연산 증폭기의 출력 단자는 상기 감산 서브모듈의 상기 출력 단자에 연결되고;
상기 제1 저항기의 저항 값과 상기 제2 저항기의 저항 값이 동일하고, 상기 제3 저항기의 저항 값과 상기 제4 저항기의 저항 값이 동일한 것을 특징으로 하는 게이트 구동 회로.
제5항에 있어서, 상기 절대값 서브모듈은 제1 다이오드, 제5 저항기, 제6 저항기, 및 제2 연산 증폭기를 포함하고;
상기 제1 다이오드의 입력 단자가 상기 절대값 서브모듈의 상기 입력 단자에 연결되고, 상기 제1 다이오드의 출력 단자가 상기 절대값 서브모듈의 상기 출력 단자에 연결되고;
상기 제5 저항기의 제1 단자가 상기 절대값 서브모듈의 상기 입력 단자에 연결되고, 상기 제5 저항기의 제2 단자가 상기 제2 연산 증폭기의 반전 입력 단자에 연결되고;
상기 제6 저항기의 제1 단자가 상기 제2 연산 증폭기의 상기 반전 입력 단자에 연결되고, 제6 저항기의 제2 단자가 상기 절대값 서브모듈의 상기 출력 단자에 연결되고;
상기 제2 연산 증폭기의 비반전 입력 단자가 접지되고, 상기 제2 연산 증폭기의 출력 단자가 상기 절대값 서브모듈의 상기 출력 단자에 연결되며;
상기 제5 저항기의 저항 값과 제6 저항기의 저항 값이 동일한 것을 특징으로 하는 게이트 구동 회로.
제6항에 있어서, 상기 제어 모듈은 제1 스위칭 트랜지스터 및 제2 스위칭 트랜지스터를 포함하고;
상기 제1 스위칭 트랜지스터의 게이트와 상기 제2 스위칭 트랜지스터의 게이트가 상기 절대값 서브모듈의 상기 출력 단자에 연결되고;
상기 제1 스위칭 트랜지스터의 제1 단자가 상기 제1 클럭 신호에 연결되고, 상기 제1 스위칭 트랜지스터의 제2 단자가 상기 게이트 구동 모듈의 상기 제1 입력 포트에 연결되고;
상기 제2 스위칭 트랜지스터의 제1 단자가 상기 제2 클럭 신호에 연결되고, 상기 제2 스위칭 트랜지스터의 제2 단자가 상기 게이트 구동 모듈의 상기 제2 입력 포트에 연결되는 것을 특징으로 하는 게이트 구동 회로.
제7항에 있어서, 상기 제1 스위칭 트랜지스터 및 상기 제2 스위칭 트랜지스터는 박막 트랜지스터인 것을 특징으로 하는 게이트 구동 회로.
제7항에 있어서, 상기 제1 스위칭 트랜지스터 및 상기 제2 스위칭 트랜지스터는 N형 박막 트랜지스터인 것을 특징으로 하는 게이트 구동 회로.
제1항 내지 제8항 중 어느 한 항에 따른 게이트 구동 회로를 포함하는 것을 특징으로 하는 어레이 기판.