KR20070068798A - 액정표시장치 및 그의 구동 방법 - Google Patents

액정표시장치 및 그의 구동 방법 Download PDF

Info

Publication number
KR20070068798A
KR20070068798A KR1020050130799A KR20050130799A KR20070068798A KR 20070068798 A KR20070068798 A KR 20070068798A KR 1020050130799 A KR1020050130799 A KR 1020050130799A KR 20050130799 A KR20050130799 A KR 20050130799A KR 20070068798 A KR20070068798 A KR 20070068798A
Authority
KR
South Korea
Prior art keywords
gate
gate pulse
signal
cell
driving cell
Prior art date
Application number
KR1020050130799A
Other languages
English (en)
Other versions
KR101201192B1 (ko
Inventor
지하영
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050130799A priority Critical patent/KR101201192B1/ko
Publication of KR20070068798A publication Critical patent/KR20070068798A/ko
Application granted granted Critical
Publication of KR101201192B1 publication Critical patent/KR101201192B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G09G2300/0478—Details of the physics of pixel operation related to liquid crystal pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 두 개의 구동셀로부터 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급과 아울러 다음단에 접속된 구동셀에 공급할 수 있는 액정표시장치를 제공하는 것으로, 게이트펄스의 공급을 제어하기 위한 타이밍 컨트롤러; 및 게이트펄스를 발생하여 액정표시패널 상에 형성된 다수의 게이트라인들에 순차적으로 공급하는 게이트 구동부를 구비하되, 게이트 구동부는, 게이트펄스의 발생 및 공급을 제어하기 위한 제어부; 및 타이밍 컨트롤러의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하되, 타이밍 컨트롤러의 제어에 응하여 게이트펄스를 발생하지 못하면 제어부의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하는 제 1 내지 제 n 구동셀부를 포함한다.
액정표시장치, 게이트펄스, 구동셀, 에러

Description

액정표시장치 및 그의 구동 방법{LCD and drive method thereof}
도 1은 일반적인 액정표시장치에 형성되는 픽셀의 등가 회로도이다.
도 2는 일반적인 액정표시장치의 구성도이다.
도 3은 종래의 액정표시장치에 구비되는 게이트 구동부의 구성도이다.
도 4는 본 발명의 실시예에 따른 액정표시장치에 구비되는 게이트 구동부의 구성도이다.
도 5는 도 4에서의 메인 구동셀의 회로도이다.
도 6은 본 발명의 실시예에 따른 액정표시장치의 구동 방법에 대한 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
200: 게이트 구동부 210: 제어부
220-1 내지 220-n: 제 1 내지 제 n 구동셀부
220-1a 내지 220-na: 제 1 내지 제 n 주구동셀
220-1b 내지 220-nb: 제 1 내지 제 n 신호검출부
220-1c 내지 220-1nc: 제 1 내지 제 n 보조구동셀
220-1d 내지 220-1nd: 제 1 내지 제 n 멀티플렉서
본 발명은 다수의 게이트라인들이 형성된 액정표시패널을 갖는 액정표시장치에 관한 것으로서, 특히 두 개의 구동셀로부터 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급함과 아울러 다음단에 접속된 구동셀에 공급할 수 있는 액정표시장치 및 그의 구동 방법에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하며, 그리고 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 이러한 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 도 1과 같이 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.
도 1을 참조하면, 액티브 매트릭스 타입의 액정표시장치는, 디지털 입력 데이터를 감마기준전압을 기준으로 아날로그 데이터 전압으로 변환하여 데이터라인(DL)에 공급함과 동시에 스캔펄스를 게이트라인(GL)에 공급하여 액정셀(Clc)을 충전시킨다.
TFT의 게이트전극은 게이트라인(GL)에 접속되고, 소스전극은 데이터라인(DL)에 접속되며, 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)의 일측 전극에 접속된다.
액정셀(Clc)의 공통전극에는 공통전압(Vcom)이 공급된다.
스토리지 캐패시터(Cst)는 TFT가 턴-온될 때 데이터라인(DL)으로부터 인가되는 데이터전압을 충전하여 액정셀(Clc)의 전압을 일정하게 유지하는 역할을 한다.
스캔펄스가 게이트라인(GL)에 인가되면 TFT는 턴-온(Turn-on)되어 소스전극과 드레인전극 사이의 채널을 형성하여 데이터라인(DL) 상의 전압을 액정셀(Clc)의 화소전극에 공급한다. 이 때 액정셀(Clc)의 액정분자들은 화소전극과 공통전극 사이의 전계에 의하여 배열이 바뀌면서 입사광을 변조하게 된다.
이와 같은 구조를 갖는 픽셀들을 구비하는 종래의 액정표시장치의 구성을 대하여 살펴보면 도 2에 도시된 바와 같다.
도 2는 일반적인 액정표시장치의 구성도이다.
도 2를 참조하면, 일반적인 액정표시장치(100)는, 데이터라인(DL1 내지 DLm)과 게이트라인(GL1 내지 GLn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 박막트랜지스터(TFT : Thin Film Transistor)가 형성된 액정표시패널(110)과, 액정표시패널(110)의 데이터라인들(DL1 내지 DLm)에 데이터를 공급하기 위한 데이터 구동부(120)와, 액정표시패널(110)의 게이트라인(GL1 내지 GLn)에 스캔펄스를 공급하기 위한 게이트 구동부(130)와, 감마기준전압을 발생하여 데이터 구동부(120)에 공급하기 위한 감마기준전압 발생부(140)와, 액정표시패널(110)에 광을 조 사하기 위한 백라이트 어셈블리(150)와, 백라이트 어셈블리(160)에 교류 전압 및 전류를 인가하기 위한 인버터(160)와, 공통전압(Vcom)을 발생하여 액정표시패널(110)의 액정셀(Clc)의 공통전극에 공급하기 위한 공통전압 발생부(170)와, 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생하여 게이트 구동부(130)에 공급하기 위한 게이트구동전압 발생부(180)와, 데이터 구동부(120) 및 게이트 구동부(130)를 제어하기 위한 타이밍 컨트롤러(190)를 구비한다.
액정표시패널(110)은 두 장의 유리기판 사이에 액정이 주입된다. 액정표시패널(110)의 하부 유리기판 상에는 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)이 직교된다. 데이터라인들(DL1 내지 DLm)과 게이트라인들(GL1 내지 GLn)의 교차부에는 TFT가 형성된다. TFT는 스캔펄스에 응답하여 데이터라인들(DL1 내지 DLm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. TFT의 게이트전극은 게이트라인(GL1 내지 GLn)에 접속되며, TFT의 소스전극은 데이터라인(DL1 내지 DLm)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극과 스토리지 캐패시터(Cst)에 접속된다.
TFT는 게이트라인(GL1 내지 GLn)을 경유하여 게이트단자에 공급되는 스캔펄스에 응답하여 턴-온된다. TFT의 턴-온시 데이터라인(DL1 내지 DLm) 상의 비디오 데이터는 액정셀(Clc)의 화소전극에 공급된다.
데이터 구동부(120)는 타이밍 컨트롤러(190)로부터 공급되는 데이터구동 제어신호(DDC)에 응답하여 데이터를 데이터라인들(DL1 내지 DLm)에 공급하며, 그리고 타이밍 컨트롤러(190)로부터 공급되는 디지털 비디오 데이터(RGB)를 샘플링하여 래 치한 다음 감마기준전압 발생부(140)로부터 공급되는 감마기준전압을 기준으로 액정표시패널(110)의 액정셀(Clc)에서 계조를 표현할 수 있는 아날로그 데이터 전압으로 변환시켜 데이터라인들(DL1 내지 DLm)들에 공급한다.
게이트 구동부(130)는 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 스캔펄스 즉, 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급한다. 이때, 게이트 구동부(130)는 게이트구동전압 발생부(180)로부터 공급되는 게이트 하이전압(VGH)과 게이트 로우전압(VGL)에 따라 각각 스캔펄스의 하이레벨전압과 로우레벨전압을 결정한다.
감마기준전압 발생부(140)는 액정표시장치(100)가 장착되는 시스템, 일예로 텔레비젼 수상기와 같은 영상표시기기의 제어부(미도시)로부터 공급되는 0V 내지 3.3V의 전원전압(VCC)을 공급받아 정극성 감마기준전압과 부극성 감마기준전압을 발생하여 데이터 구동부(120)로 출력한다.
백라이트 어셈블리(150)는 액정표시패널(110)의 후면에 배치되며, 인버터(160)로부터 공급되는 교류 전압과 전류에 의해 발광되어 광을 액정표시패널(110)의 각 픽셀로 조사한다.
인버터(160)는 내부에 발생되는 구형파신호를 삼각파신호로 변화시킨 후 삼각파신호와 상기 시스템으로부터 공급되는 직류 전원전압(VCC)을 비교하여 비교결과에 비례하는 버스트디밍(Burst Dimming)신호를 발생한다. 이렇게 내부의 구형파신호에 따라 결정되는 버스트디밍신호가 발생되면, 인버터(160) 내에서 교류 전압 과 전류의 발생을 제어하는 구동 IC(미도시)는 버스트디밍신호에 따라 백라이트 어셈블리(150)에 공급되는 교류 전압과 전류의 발생을 제어한다.
공통전압 발생부(170)는 상기 시스템으로부터 전원전압(VCC)을 공급받아 공통전압(Vcom)을 발생하여 액정표시패널(110)의 각 픽셀에 구비된 액정셀(Clc)들의 공통전극에 공급한다.
게이트구동전압 발생부(180)는 상기 시스템으로부터 공급되는 3.3V의 전원전압(VCC)을 인가받아 게이트 하이전압(VGH)과 게이트 로우전압(VGL)을 발생시켜 게이트 구동부(130)에 공급한다. 여기서, 게이트구동전압 발생부(180)는 액정표시패널(110)의 각 픽셀에 구비된 TFT의 문턱전압 이상이 되는 게이트 하이전압(VGH)을 발생하고 TFT의 문턱전압 미만이 되는 게이트 로우전압(VGL)을 발생한다. 이렇게 발생된 게이트 하이전압(VGH)과 게이트 로우전압(VGL)은 각각 게이트 구동부(130)에 의해 발생되는 스캔펄스의 하이레베전압과 로우레벨전압을 결정하는데 이용된다.
타이밍 컨트롤러(190)는 디지털 비디오 카드(미도시)로부터 공급되는 디지털 비디오 데이터(RGB)를 데이터 구동부(120)에 공급하고, 또한 클럭신호(CLK)에 따라 수평/수직 동기신호(H,V)를 이용하여 데이터 구동 제어신호(DDC)와 게이트 구동 제어신호(GDC)를 발생하여 각각 데이터 구동부(120)와 게이트 구동부(130)에 공급한다. 여기서, 데이터 구동 제어신호(DDC)는 소스쉬프트클럭(SSC), 소스스타트펄스(SSP), 극성제어신호(POL) 및 소스출력인에이블신호(SOE) 등을 포함하고, 게이트구동 제어신호(GDC)는 게이트스타트펄스(GSP) 및 게이트출력인에이블(GOE) 등을 포함 한다.
도 3은 종래의 액정표시장치에 구비되는 게이트 구동부의 구성도이다.
도 3을 참조하면, 종래의 액정표시장치의 게이트 구동부(130)는, 타이밍 컨트롤러(190)의 제어에 따라 게이트라인들(GL1 내지 GLn)에 각각 게이트펄스를 공급하기 위한 제 1 내지 제 n 구동셀(1301-1 내지 130-n)로 구성된다.
제 1 구동셀(130-1)은 타이밍 컨트롤러(190)로부터 공급되는 하이레벨의 구동신호에 의해 구동되고, 이 상태에서 입력되는 하이레벨의 클럭신호를 게이트펄스로서 게이트라인(GL1)에 공급한다.
제 2 구동셀(130-2)은 제 1 구동셀(130-1)로부터 공급되는 하이레벨의 구동신호인 게이트펄스에 의해 구동되고, 이 상태에서 입력되는 하이레벨의 클럭신호를 게이트펄스로서 게이트라인(GL2)에 공급한다.
제 n 구동셀(130-n)은 제 n-1 구동셀(130-(n-1))로부터 공급되는 하이레벨의 구동신호인 게이트펄스에 의해 구동되고, 이 상태에서 입력되는 하이레벨의 클럭신호를 게이트펄스로서 게이트라인(GLn)에 공급한다.
이와 같은 과정을 통해 제 3 내지 제 n-1 구동셀(130-3 내지 130-(n-1))도 구동되어 게이트펄스를 자신에게 접속된 게이트라인에 공급한다.
그러나, 상기한 바와 같이 제 1 내지 제 n 구동셀(1301-1 내지 130-n)이 구동되어 게이트펄스를 공급하기 때문에, 어느 하나의 구동셀에 에러가 발생되어 게이트펄스를 공급하지 못하는 경우 해당 구동셀의 다음단에 위치한 모든 구동셀은 구동되지 못하였다. 예로서, 제 2 구동셀(130-2)이 에러로 인해 게이트펄스를 공급 하지 못하면, 제 3 구동셀(130-3)가 제 2 구동셀(130-2)로부터 하이레벨의 구동신호를 공급받지 못하고, 이로 인해 제 3 구동셀(130-3)을 비롯한 그 다음단에 위치한 제 4 내지 제 n 구동셀(130-4 내지 130-n)도 구동되지 못하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 액정표시패널에 형성된 다수의 게이트라인들에 게이트펄스를 공급함에 있어 두 개의 구동셀로부터 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급과 아울러 다음단에 접속된 구동셀에 공급할 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
본 발명의 목적은 두 개의 구동셀로부터 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급과 아울러 다음단에 접속된 구동셀에 공급함으로써, 하나의 구동셀에 에러가 발생되더라도 다른 하나의 구동셀을 통해 정상적으로 게이트펄스를 공급할 수 있는 액정표시장치 및 그의 구동 방법을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명은, 게이트펄스의 공급을 제어하기 위한 타이밍 컨트롤러; 및 상기 타이밍 컨트롤러의 제어에 따라 게이트펄스를 발생하여 액정표시패널 상에 형성된 다수의 게이트라인들에 순차적으로 공급하는 게이트 구동부를 구비하되, 상기 게이트 구동부는, 게이트펄스의 발생 및 공급을 제어 하기 위한 제어부; 및 상기 타이밍 컨트롤러의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하되, 상기 타이밍 컨트롤러의 제어에 응하여 게이트펄스를 발생하지 못하면 상기 제어부의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하는 제 1 내지 제 n 구동셀부를 포함한다.
본 발명은, 게이트펄스의 공급을 지시하는 제어신호가 입력됨에 따라, 주구동셀이 게이트펄스나 로우신호를 발생하는 제 1 단계; 상기 주구동셀로부터 발생된 신호를 검출하여 게이트펄스 또는 로우신호인지를 판단하는 제 2 단계; 상기 검출한 신호가 게이트펄스이면, 상기 주구동셀로부터 발생된 게이트펄스를 게이트라인에 공급하는 제 3 단계; 및 상기 검출한 신호가 로우신호이면, 보조구동셀을 통해 게이트펄스를 발생하여 게이트라인에 공급하는 제 4 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.
도 4는 본 발명의 실시예에 따른 액정표시장치에 구비되는 게이트 구동부의 구성도이다.
도 4를 참조하면, 본 발명에 따른 액정표시장치의 게이트 구동부(200)는, 게이트펄스의 공급을 제어하기 위한 제어부(210)와, 제어부(210)의 제어에 따라 게이트펄스를 순차적으로 발생하여 게이트라인(GL1 내지 GLn)들에 공급하는 제 1 내지 제 n 구동셀부(220-1 내지 220-n)를 구비한다.
제 1 구동셀부(220-1)는, 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 게이트펄스를 발생하는 제 1 주구동셀(220-1a)과, 제 1 주구동셀(220-1a)로부터 출력되는 게이트펄스나 로우신호를 검출하여 제어부(210)로 출력하는 제 1 신호검출부(220-1b)와, 제어부(210)로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 제 1 보조 구동셀(220-1c)과, 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 1 주구동셀(220-1a)이나 제 1 보조 구동셀(220-1c)로부터 출력되는 게이트펄스를 게이트라인(GL1)에 공급하는 제 1 멀티플렉서(220-1d)를 구비한다.
제 1 주구동셀(220-1a)은 에러없이 정상적으로 구동되는 경우 타이밍 컨트롤러(190)로부터 공급되는 게이트구동 제어신호(GDC)와 게이트쉬프트클럭(GSC)에 응답하여 게이트펄스를 발생하여 제 1 멀티플렉서(220-1d)의 입력단으로 출력하며, 에러에 의해 게이트펄스를 발생하지 못하는 경우 로우신호를 제 1 멀티플렉서(220-1d)의 입력단으로 출력한다.
제 1 보조 구동셀(220-1c)은 제어부(210)로부터 하이레벨의 구동제어신호가 인가되면 게이트펄스를 발생하여 제 1 멀티플렉서(220-1d)의 입력단으로 출력하고, 제어부(210)로부터 로우레벨의 구동제어신호가 인가되면 로우신호를 발생하여 제 1 멀티플렉서(220-1d)의 입력단으로 출력한다. 여기서, 제어부(210)는 제 1 신호검출부(220-1b)에 의해 검출된 신호가 제 1 주구동셀(220-1a)의 정상을 나타내는 신호인 게이트펄스이면 로우레벨의 구동제어신호를 제 1 보조 구동셀(220-1c)에 공급하고, 반대로 제 1 신호검출부(220-1b)에 의해 검출된 신호가 제 1 주구동셀(220-1a)의 에러 발생을 나타내는 신호인 로우신호이면 하이레벨의 구동제어신호를 제 1 보 조 구동셀(220-1c)에 공급한다.
제 1 멀티플렉서(220-1d)는 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 1 주구동셀(220-1a)이나 제 1 보조 구동셀(220-1c)로부터 출력되는 로우신호나 게이트펄스를 선택적으로 출력하게 되는데, 실질적으로 게이트펄스만을 게이트라인(GL1)에 공급한다. 여기서, 제어부(210)는 제 1 신호검출부(220-1b)에 의해 검출된 신호가 제 1 주구동셀(220-1b)의 정상을 나타내는 신호인 게이트펄스이면 하이레벨의 선택제어신호를 제 1 멀티플렉서(220-1d)의 선택단으로 출력함으로써 제 1 주구동셀(220-1a)로부터 발생되는 게이트펄스를 게이트라인(GL1)에 공급하도록 제 1 멀티플렉서(220-1d)를 제어한다. 만일, 제 1 신호검출부(220-1b)에 의해 검출된 신호가 제 1 주구동셀(220-1a)의 에러 발생을 나타내는 신호인 로우신호이면, 제어부(210)는 로우레벨의 선택제어신호를 제 1 멀티플렉서(220-1d)의 선택단으로 출력함으로써 제 1 보조구동셀(220-1c)로부터 발생되는 게이트펄스를 게이트라인(GL1)에 공급하도록 제 1 멀티플렉서(220-1d)를 제어한다.
제 2 구동셀부(220-2)는, 제 1 구동셀부(220-1)의 제 1 멀티플렉서(220-1d)로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하는 제 2 주구동셀(220-2a)과, 제 2 주구동셀(220-2a)로부터 출력되는 게이트펄스나 로우신호를 검출하여 제어부(210)로 출력하는 제 2 신호검출부(220-2b)와, 제어부(210)로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 제 2 보조 구동셀(220-2c)과, 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 1 주구동셀(220-2a)이나 제 2 보조 구동셀(220-2c)로부터 출력되는 게이트펄스를 게이트라 인(GL2)에 공급하는 제 2 멀티플렉서(220-2d)를 구비한다.
제 2 주구동셀(220-2a)은 에러없이 정상적으로 구동되는 경우 제 1 구동셀부(220-1)의 제 1 멀티플렉서(220-1d)로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하여 제 2 멀티플렉서(220-2d)의 입력단으로 출력하며, 에러에 의해 게이트펄스를 발생하지 못하는 경우 로우신호를 제 2 멀티플렉서(220-2d)의 입력단으로 출력한다.
제 2 보조 구동셀(220-2c)은 제어부(210)로부터 하이레벨의 구동제어신호가 인가되면 게이트펄스를 발생하여 제 2 멀티플렉서(220-2d)의 입력단으로 출력하고, 제어부(210)로부터 로우레벨의 구동제어신호가 인가되면 로우신호를 발생하여 제 2 멀티플렉서(220-2d)의 입력단으로 출력한다. 여기서, 제어부(210)는 제 2 신호검출부(220-2b)에 의해 검출된 신호가 제 2 주구동셀(220-2a)의 정상을 나타내는 신호인 게이트펄스이면 로우레벨의 구동제어신호를 제 2 보조 구동셀(220-2c)에 공급하고, 반대로 제 2 신호검출부(220-2b)에 의해 검출된 신호가 제 2 주구동셀(220-2b)의 에러 발생을 나타내는 신호인 로우신호이면 하이레벨의 구동제어신호를 제 2 보조 구동셀(220-2c)에 공급한다.
제 2 멀티플렉서(220-2d)는 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 2 주구동셀(220-2a)이나 제 2 보조 구동셀(220-2c)로부터 출력되는 로우신호나 게이트펄스를 선택적으로 출력하게 되는데, 실질적으로 게이트펄스만을 게이트라인(GL2)에 공급한다. 여기서, 제어부(210)는 제 2 신호검출부(220-2b)에 의해 검출된 신호가 제 2 주구동셀(220-2b)의 정상을 나타내는 신호인 게이트펄스이 면 하이레벨의 선택제어신호를 제 2 멀티플렉서(220-2d)의 선택단으로 출력함으로써 제 2 주구동셀(220-2a)로부터 발생되는 게이트펄스를 게이트라인(GL2)에 공급하도록 제 2 멀티플렉서(220-2d)를 제어한다. 만일, 제 2 신호검출부(220-2b)에 의해 검출된 신호가 제 2 주구동셀(220-2a)의 에러 발생을 나타내는 신호인 로우신호이면, 제어부(210)는 로우레벨의 선택제어신호를 제 2 멀티플렉서(220-2d)의 선택단으로 출력함으로써 제 2 보조구동셀(220-2c)로부터 발생되는 게이트펄스를 게이트라인(GL2)에 공급하도록 제 2 멀티플렉서(220-2d)를 제어한다. 이때, 제 2 멀티플렉서(220-2d)로부터 출력되는 게이트펄스는 게이트라인(GL2)에 공급됨과 동시에 제 2 구동셀부(220-2)의 다음단에 접속된 제 3 구동셀부(220-3)로 공급된다.
이와 같이 제 1 주구동셀(220-1a)에 에러가 발생되더라도 제 1 보조구동셀(220-1c)이 제어부(210)의 제어에 따라 게이트펄스를 발생하여 게이트라인(GL1)으로 공급함과 동시에 제 2 주구동셀(220-2a)로 공급함으로써, 게이트 구동부(200)가 에러 발생에 관계없이 정상적으로 게이트라인(GL1 내지 GLn)들에 게이트펄스를 공급할 수 있는 것이다.
제 n-1 구동셀부(220-(n-1))는, 이전단에 접속된 제 n-2 구동셀(220-(n-2))로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하는 제 n-1 주구동셀(220-(n-1)a)과, 제 n-1 주구동셀(220-(n-1)a)로부터 출력되는 게이트펄스나 로우신호를 검출하여 제어부(210)로 출력하는 제 n-1 신호검출부(220-(n-1)b)와, 제어부(210)로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 제 n-1 보조 구동셀(220-(n-1)c)과, 제어부(210)로부터 출력되는 선택제어신호 에 응답하여 제 n-1 주구동셀(220-(n-1)a)이나 제 n-1 보조 구동셀(220-(n-1)c)로부터 출력되는 게이트펄스를 게이트라인(GL(n-1))에 공급하는 제 n-1 멀티플렉서(220-(n-1)d)를 구비한다.
제 n-1 주구동셀(220-(n-1)a)은 에러없이 정상적으로 구동되는 경우 이전단에 접속된 제 n-2 구동셀(220-(n-2))로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하여 제 n-1 멀티플렉서(220-(n-1)d)의 입력단으로 출력하며, 에러에 의해 게이트펄스를 발생하지 못하는 경우 로우신호를 제 n-1 멀티플렉서(220-(n-1)d)의 입력단으로 출력한다.
제 n-1 보조 구동셀(220-(n-1)c)은 제어부(210)로부터 하이레벨의 구동제어신호가 인가되면 게이트펄스를 발생하여 제 n-1 멀티플렉서(220-(n-1)d)의 입력단으로 출력하고, 제어부(210)로부터 로우레벨의 구동제어신호가 인가되면 로우신호를 발생하여 제 n-1 멀티플렉서(220-(n-1)d)의 입력단으로 출력한다. 여기서, 제어부(210)는 제 n-1 신호검출부(220-(n-1)b)에 의해 검출된 신호가 제 n-1 주구동셀(220-(n-1)a)의 정상을 나타내는 신호인 게이트펄스이면 로우레벨의 구동제어신호를 제 n-1 보조 구동셀(220-(n-1)c)에 공급하고, 반대로 제 n-1 신호검출부(220-(n-1)b)에 의해 검출된 신호가 제 n-1 주구동셀(220-(n-1)b)의 에러 발생을 나타내는 신호인 로우신호이면 하이레벨의 구동제어신호를 제 n-1 보조 구동셀(220-(n-1)c)에 공급한다.
제 n-1 멀티플렉서(220-(n-1)d)는 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 n-1 주구동셀(220-(n-1)a)이나 제 n-1 보조 구동셀(220-(n-1)c)로 부터 출력되는 로우신호나 게이트펄스를 선택적으로 출력하게 되는데, 실질적으로 게이트펄스만을 게이트라인(GL(n-1))에 공급한다. 여기서, 제어부(210)는 제 n-1 신호검출부(220-(n-1)b)에 의해 검출된 신호가 제 n-1 주구동셀(220-(n-1)b)의 정상을 나타내는 신호인 게이트펄스이면 하이레벨의 선택제어신호를 제 n-1 멀티플렉서(220-(n-1)d)의 선택단으로 출력함으로써 제 n-1 주구동셀(220-(n-1)a)로부터 발생되는 게이트펄스를 게이트라인(GL(n-1))에 공급하도록 제 n-1 멀티플렉서(220-(n-1)d)를 제어한다. 만일, 제 n-1 신호검출부(220-(n-1)b)에 의해 검출된 신호가 제 n-1 주구동셀(220-(n-1)a)의 에러 발생을 나타내는 신호인 로우신호이면, 제어부(210)는 로우레벨의 선택제어신호를 제 n-1 멀티플렉서(220-(n-1)d)의 선택단으로 출력함으로써 제 n-1 보조구동셀(220-(n-1)c)로부터 발생되는 게이트펄스를 게이트라인(GL(n-1))에 공급하도록 제 n-1 멀티플렉서(220-(n-1)d)를 제어한다. 이때, 제 n-1 멀티플렉서(220-(n-1)d)로부터 출력되는 게이트펄스는 게이트라인(GL(n-1))에 공급됨과 동시에 제 n-1 구동셀부(220-(n-1))의 다음단에 접속된 제 n 구동셀부(220-n)로 공급된다.
제 n 구동셀부(220-n)는, 이전단에 접속된 제 n-1 구동셀(220-(n-1))로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하는 제 n 주구동셀(220-na)과, 제 n 주구동셀(220-na)로부터 출력되는 게이트펄스나 로우신호를 검출하여 제어부(210)로 출력하는 제 n 신호검출부(220-nb)와, 제어부(210)로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 제 n 보조 구동셀(220-nc)과, 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 n 주구동셀(220-na) 이나 제 n 보조 구동셀(220-nc)로부터 출력되는 게이트펄스를 게이트라인(GLn)에 공급하는 제 n 멀티플렉서(220-nd)를 구비한다.
제 n 주구동셀(220-na)은 에러없이 정상적으로 구동되는 경우 이전단에 접속된 제 n 구동셀(220-n)로부터 공급되는 게이트펄스에 응답하여 게이트펄스를 발생하여 제 n 멀티플렉서(220-nd)의 입력단으로 출력하며, 에러에 의해 게이트펄스를 발생하지 못하는 경우 로우신호를 제 n 멀티플렉서(220-nd)의 입력단으로 출력한다.
제 n 보조 구동셀(220-nc)은 제어부(210)로부터 하이레벨의 구동제어신호가 인가되면 게이트펄스를 발생하여 제 n 멀티플렉서(220-nd)의 입력단으로 출력하고, 제어부(210)로부터 로우레벨의 구동제어신호가 인가되면 로우신호를 발생하여 제 n 멀티플렉서(220-nd)의 입력단으로 출력한다. 여기서, 제어부(210)는 제 n 신호검출부(220-nb)에 의해 검출된 신호가 제 n 주구동셀(220-na)의 정상을 나타내는 신호인 게이트펄스이면 로우레벨의 구동제어신호를 제 n 보조 구동셀(220-nc)에 공급하고, 반대로 제 n 신호검출부(220-nb)에 의해 검출된 신호가 제 n 주구동셀(220-nb)의 에러 발생을 나타내는 신호인 로우신호이면 하이레벨의 구동제어신호를 제 n 보조 구동셀(220-nc)에 공급한다.
제 n 멀티플렉서(220-nd)는 제어부(210)로부터 출력되는 선택제어신호에 응답하여 제 n 주구동셀(220-na)이나 제 n 보조 구동셀(220-nc)로부터 출력되는 로우신호나 게이트펄스를 선택적으로 출력하게 되는데, 실질적으로 게이트펄스만을 게이트라인(GLn)에 공급한다. 여기서, 제어부(210)는 제 n 신호검출부(220-nb)에 의 해 검출된 신호가 제 n 주구동셀(220-nb)의 정상을 나타내는 신호인 게이트펄스이면 하이레벨의 선택제어신호를 제 n 멀티플렉서(220-nd)의 선택단으로 출력함으로써 제 n 주구동셀(220-na)로부터 발생되는 게이트펄스를 게이트라인(GLn)에 공급하도록 제 n 멀티플렉서(220-nd)를 제어한다. 만일, 제 n 신호검출부(220-nb)에 의해 검출된 신호가 제 n 주구동셀(220-na)의 에러 발생을 나타내는 신호인 로우신호이면, 제어부(210)는 로우레벨의 선택제어신호를 제 n 멀티플렉서(220-nd)의 선택단으로 출력함으로써 제 n 보조구동셀(220-nc)로부터 발생되는 게이트펄스를 게이트라인(GLn)에 공급하도록 제 n 멀티플렉서(220-nd)를 제어한다.
이상에서는 도 4에 도시된 구성 요소를 중심으로 본 발명의 실시 과정을 기술하였으나, 도 4에서 생략된 제 3 내지 제 n-2 구동셀부(220-3 내지 220-(n-2))도 전술한 바와 같은 구성 및 기능을 갖는 것을 특징으로 한다.
따라서, 본 발명은 주구동셀에 에러가 발생되더라도 보조구동셀가 게이트펄스를 발생하여 게이트라인으로 공급함과 동시에 다음단에 접속된 주구동셀로 공급함으로써, 에러 발생에 관계없이 정상적으로 게이트라인(GL1 내지 GLn)들에 게이트펄스를 순차적으로 공급할 수 있는 것이다.
그리고, 제 1 내지 제 n 주구동셀(220-1a 내지 220-na)과 제 1 내지 제 n 보조구동셀(220-1c 내지 220-nc)은 동일한 회로 구성을 갖는데, 이 회로 구성을 도 5를 참조하여 상세하게 설명하면 다음과 같다.
도 5에 도시된 바와 같이, 제 1 내지 제 n 주구동셀(220-1a 내지 220-1n)과 제 1 내지 제 n 보조구동셀(220-1c 내지 220-nc)은 각각, 다수의 N모스 트랜지터 (N_TR1 내지 N_TR8)들로 구성된다.
N모스 트랜지터(N_TR1)는, 구동신호 입력단(Vin)에 공통접속된 드레인과 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 소스를 갖는다.
N모스 트랜지터(N_TR2)는, 고전위 전원전압단(VDD)에 접속된 드레인을 갖고, 반전클럭단(/CLK)에 접속된 게이트를 갖으며, 그리고 N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR8)의 게이트, N모스 트랜지터(N_TR5)의 드레인에 공통접속된 소스를 갖는다.
N모스 트랜지터(N_TR3)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 게이트를 갖는다.
N모스 트랜지터(N_TR4)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR5)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 드레인을 갖고, 리셋단(Vreset)에 접속된 게이트를 갖으며, 그리고 접지단(Vss)에 접속된 소스를 갖는다.
N모스 트랜지터(N_TR5)는, N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 게이트 및 N모스 트랜지터(N_TR7)의 게이트에 공통접속된 게이트를 갖고, N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 소스 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR6)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR6)는, 구동신호 입력단(Vin)과 N모스 트랜지터(N_TR1)의 게이트에 공통접속된 게이트를 갖고, 접지단(Vss)에 접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR8)의 게이트에 공통접속된 드레인을 갖는다.
N모스 트랜지터(N_TR7)는, 클럭단(CLK)에 접속된 드레인을 갖고, 구동신호 출력단(Vout)과 게이트라인(GL)에 공통접속된 소스를 갖으며, 그리고 N모스 트랜지터(N_TR1)의 소스, N모스 트랜지터(N_TR3)의 드레인, N모스 트랜지터(N_TR4)의 드레인 및 N모스 트랜지터(N_TR5)의 게이트에 공통접속된 게이트를 갖는다.
N모스 트랜지터(N_TR8)는, N모스 트랜지터(N_TR7)의 소스, 구동신호 출력단(Vout) 및 게이트라인(GL)에 공통접속된 소스를 갖고, 접지단(Vss)에 접속된 드레인을 갖으며, 그리고 N모스 트랜지터(N_TR2)의 소스, N모스 트랜지터(N_TR3)의 게이트, N모스 트랜지터(N_TR5)의 드레인 및 N모스 트랜지터(N_TR6)의 드레인에 공통접속된 게이트를 갖는다.
여기서, 출력단(Vout)은 실질적으로 해당 멀티플렉서의 입력단에 연결되어야 하나, 도 5에서는 설명의 이해를 돕기 위해 출력단(Vout)이 해당 멀티플렉서를 거쳐서 해당 게이트라인과 다음단의 주구동셀에 접속되는 등가 회로 상태를 나타낸 것이다.
도 5에 도시된 회로가 제 1 주구동셀(220-1a)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 타이밍 컨트롤러(190)로부터 공급되는 구동제어신호가 입력되고, 출력단(Vout)은 제 2 주구동셀(220-2a)에 접속된다.
도 5에 도시된 회로가 제 1 보조구동셀(220-1c)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 제어부(210)로부터 공급되는 구동제어신호가 입력되고, 출력단(Vout)은 제 2 주구동셀(220-2a)에 접속된다.
도 5에 도시된 회로가 제 2 내지 제 n-1 주구동셀(220-2a 내지 220-(n-1)a)을 각각 나타낸 것이라면, 구동신호 입력단(Vin)에는 이전단의 구동셀부로부터 공급되는 게이트펄스가 구동제어신호로서 입력되고, 출력단(Vout)은 다음단의 구동셀부에 구비된 주구동셀에 접속된다.
도 5에 도시된 회로가 제 2 내지 제 n-1 보조구동셀(220-2c 내지 220-(n-1)c)을 각각 나타낸 것이라면, 구동신호 입력단(Vin)에는 제어부(210)로부터 공급되는 구동제어신호가 입력되고, 출력단(Vout)은 다음단의 구동셀부에 구비된 주구동셀에 접속된다.
도 5에 도시된 회로가 제 n 주구동셀(220-na)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 이전단의 구동셀부(220-(n-1))로부터 공급되는 게이트펄스가 구동 제어신호로서 입력되고, 출력단(Vout)은 존재하지 않는다.
도 5에 도시된 회로가 제 n 보조구동셀(220-nc)을 나타낸 것이라면, 구동신호 입력단(Vin)에는 제어부(210)로부터 공급되는 구동제어신호가 입력되고, 출력단(Vout)은 존재하지 않는다.
이와 같은 회로 구성을 갖는 제 1 내지 제 n 주구동셀(220-1a 내지 220-1n)과 제 1 내지 제 n 보조구동셀(220-1c 내지 220-nc)의 동작에 대하여 설명하면 다음과 같다.
먼저, 리셋단(Vreset)을 통해 리셋신호가 입력되는 경우에 대하여 살펴본다.
입력된 리셋신호에 의해 N모스 트랜지터(N_TR4)가 턴온되어 드레인에 걸린 전압을 접지로 스위칭시키며 이로 인하여 N모스 트랜지터(N_TR3)의 드레인에 게이트가 접속된 N모스 트랜지터(N_TR5, N_TR7)들이 턴오프됨으로써 리셋이 이루어진다.
다음은, 하이레벨의 구동제어신호(또는 게이트펄스), 하이레벨의 클럭신호, 로우레벨의 반전클럭신호가 각각 구동신호 입력단(Vin), 클럭단(CLK) 및 반전클럭단(/CLK)을 통해 입력되는 경우에 대하여 설명한다.
입력된 하이레벨의 구동제어신호가 N모스 트랜지터(N_TR1, N_TR6)의 게이트로 인가되어 N모스 트랜지터(N_TR1, N_TR6)을 턴온시키면, N모스 트랜지터(N_TR1)의 드레인에 공급된 하이레벨의 구동제어신호가 N모스 트랜지터(N_TR7)의 게이트로 공급되어 N모스 트랜지터(N_TR7)를 턴온시킴으로써, N모스 트랜지터(N_TR7)는 클럭단(CLK)을 통해 드레인에 공급된 하이레벨의 클럭신호를 스위칭시켜 게이트펄스를 게이트라인과 구동신호 출력단(Vout)으로 출력한다.
이때, 로우레벨의 반전클럭신호가 반전클럭단(/CLK)을 통해 N모스 트랜지터(N_TR2)의 게이트로 인가되어 N모스 트랜지터(N_TR2)를 턴오프시킴으로써, N모스 트랜지터(N_TR3, N_TR8)의 게이트와 N모스 트랜지터(N_TR5, N_TR6)의 드레인에 로우신호가 인가되도록 한다. 이에 따라, N모스 트랜지터(N_TR3)가 턴오프되어 N모스 트랜지터(N_TR7)의 게이트에 공급되는 전압의 손실이 이루어지지 않도록 하고, 또한 N모스 트랜지터(N_TR8)는 턴오프되어 접지전압(VSS)이 게이트라인(GL)과 구동신호 출력단(Vout)으로 출력되지 않도록 차단하여 준다. 그리고, 로우레벨의 리셋신호를 리셋단자(Vreset)에 접속된 N모스 트랜지터(N_TR4)의 게이트로 인가하여 N모스 트랜지터(N_TR4)를 턴오프시킨다.
끝으로, 로우레벨의 구동제어신호, 로우레벨의 클럭신호, 하이레벨의 반전클럭신호가 각각 구동신호 입력단(Vin), 클럭단(CLK) 및 반전클럭단(/CLK)을 통해 입력되는 경우에 대하여 설명한다.
입력된 로우레벨의 구동제어신호가 N모스 트랜지터(N_TR1, N_TR6)의 게이트로 인가되어 N모스 트랜지터(N_TR1, N_TR6)을 턴오프시키면, N모스 트랜지터(N_TR7)의 게이트에 로우신호가 공급되어 N모스 트랜지터(N_TR7)를 턴오프시킴으로써, N모스 트랜지터(N_TR7)는 클럭단(CLK)을 통해 드레인에 공급된 로우레벨의 클럭신호가 게이트라인과 구동신호 출력단(Vout)으로 출력되는 것을 차단하여 준다.
이때, 하이레벨의 반전클럭신호가 반전클럭단(/CLK)을 통해 N모스 트랜지터(N_TR2)의 게이트로 인가되어 N모스 트랜지터(N_TR2)를 턴온시킴으로써, N모스 트 랜지터(N_TR2)의 드레인에 접속된 고전위 전원단(VDD)을 통해 인가되는 고전위 전원전압(VDD)이 N모스 트랜지터(N_TR2)를 통해 N모스 트랜지터(N_TR8)의 게이트에 공급되어 N모스 트랜지터(N_TR8)를 턴온시킨다. 이에 따라, N모스 트랜지터(N_TR8)는 소스에 접속된 접지전압(VSS)을 스위칭시켜 게이트라인(GL)과 구동신호 출력단(Vout)으로 로우신호를 출력한다. 그리고, 로우레벨의 리셋신호를 리셋단자(Vreset)에 접속된 N모스 트랜지터(N_TR4)의 게이트로 인가하여 N모스 트랜지터(N_TR4)를 턴오프시킨다.
상기한 바와 같은 구성을 갖는 본 발명의 액정표시장치의 게이트 구동부가 게이트펄스를 공급하는 과정을 도 6에 도시된 흐름도를 참조하여 설명하면 다음과 같다. 단, 본 발명의 특징은 게이트 구동부가 하나의 게이트라인에 게이트펄스를 공급할 수 있는 구동셀을 2개씩 구비하는 것, 즉 주구동셀과 보조구동셀에서 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급하는 것을 특징으로 하므로, 이하에서는 주구동셀과 보조구동셀을 이용하여 하나의 게이트라인에 선택적으로 게이트펄스를 공급하는 과정에 대하여 설명한다.
도 6을 참조하면, 먼저 타이밍 컨트롤러(190)가 게이트펄스의 공급을 지시하는 제어신호를 게이트 구동부(200)로 출력하면(S601), 게이트 구동부(200)는 주구동셀를 통해 게이트펄스를 발생한다(S602).
이때, 게이트 구동부(200)는 주구동셀로부터 발생된 신호를 검출하여(S603), 검출신호를 통해 주구동셀에 에러가 발생되었는지를 판단한다(S604).
판단결과 에러가 발생되지 않았으면, 게이트 구동부(200)는 보조구동셀의 게 이트펄스 발생을 차단함과 동시에 주구동셀로부터 발생된 게이트펄스를 게이트라인에 공급한다(S605).
판단결과 에러가 발생되었으면, 게이트 구동부(200)는 주구동셀로부터 발생되는 로우신호가 게이트라인에 공급되는 것을 차단함과 동시에 보조구동셀을 통해 게이트펄스를 발생하여 게이트라인에 공급한다(S606).
이상에서 설명한 바와 같이 본 발명은, 액정표시패널에 형성된 다수의 게이트라인들에 게이트펄스를 공급함에 있어 주구동셀과 보조구동셀로부터 발생되는 게이트펄스를 하나의 게이트라인에 선택적으로 공급과 아울러 다음단에 접속된 주구동셀에 공급함으로써, 주구동셀에 에러가 발생되더라도 보조구동셀로부터 발생되는 게이트펄스를 공급하여 액정표시장치를 정상적으로 구동시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.

Claims (14)

  1. 게이트펄스의 공급을 제어하기 위한 타이밍 컨트롤러; 및
    상기 타이밍 컨트롤러의 제어에 따라 게이트펄스를 발생하여 액정표시패널 상에 형성된 다수의 게이트라인들에 순차적으로 공급하는 게이트 구동부를 구비하되,
    상기 게이트 구동부는,
    게이트펄스의 발생 및 공급을 제어하기 위한 제어부; 및
    상기 타이밍 컨트롤러의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하되, 상기 타이밍 컨트롤러의 제어에 응하여 게이트펄스를 발생하지 못하면 상기 제어부의 제어에 따라 게이트펄스를 발생하여 게이트라인에 공급하는 제 1 내지 제 n 구동셀부를 포함하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 제 1 구동셀부는,
    상기 타이밍 컨트롤러의 제어에 응답하여 게이트펄스를 발생하는 주구동셀;
    상기 주구동셀로부터 출력되는 게이트펄스나 로우신호를 검출하여 상기 제어부로 출력하는 신호검출부;
    상기 제어부로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 보조 구동셀; 및
    상기 제어부로부터 출력되는 선택제어신호에 응답하여 상기 주구동셀이나 보조 구동셀로부터 출력되는 게이트펄스를 첫번째 게이트라인에 공급하는 멀티플렉서
    를 포함하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제어부는 상기 신호검출부에 의해 게이트펄스가 검출되면, 상기 보조 구동셀이 로우신호를 출력하도록 제어하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 주구동셀이 게이트펄스를 출력하고 상기 보조구동셀이 로우신호를 출력하면, 상기 제어부는 상기 주구동셀로부터 출력된 게이트펄스를 첫번째 게이트라인에 공급하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 제어부는 상기 신호검출부에 의해 로우신호가 검출되면, 상기 보조 구동셀이 게이트펄스를 출력하도록 제어하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 주구동셀이 로우신호를 출력하고 상기 보조구동셀이 게이트펄스를 출력하면, 상기 제어부는 상기 보조구동셀로부터 출력된 게이트펄스를 첫번째 게이트라 인에 공급하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 제 2 내지 제 n 구동셀부는,
    이전단에 접속된 구동셀부로부터 출력되는 게이트펄스에 응답하여 게이트펄스를 발생하는 주구동셀;
    상기 주구동셀로부터 출력되는 게이트펄스나 로우신호를 검출하여 상기 제어부로 출력하는 신호검출부;
    상기 제어부로부터 출력되는 구동제어신호에 응답하여 게이트펄스나 로우신호를 발생하는 보조 구동셀; 및
    상기 제어부로부터 출력되는 선택제어신호에 응답하여 상기 주구동셀이나 보조 구동셀로부터 출력되는 게이트펄스를 게이트라인에 공급하는 멀티플렉서
    를 포함하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제어부는 상기 신호검출부에 의해 게이트펄스가 검출되면, 상기 보조 구동셀이 로우신호를 출력하도록 제어하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 주구동셀이 게이트펄스를 출력하고 상기 보조구동셀이 로우신호를 출력 하면, 상기 제어부는 상기 주구동셀로부터 출력된 게이트펄스를 게이트라인에 공급하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 액정표시장치.
  10. 제 7 항에 있어서,
    상기 제어부는 상기 신호검출부에 의해 로우신호가 검출되면, 상기 보조 구동셀이 게이트펄스를 출력하도록 제어하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 주구동셀이 로우신호를 출력하고 상기 보조구동셀이 게이트펄스를 출력하면, 상기 제어부는 상기 보조구동셀로부터 출력된 게이트펄스를 게이트라인에 공급하도록 상기 멀티플렉서를 제어하는 것을 특징으로 하는 액정표시장치.
  12. 게이트펄스의 공급을 지시하는 제어신호가 입력됨에 따라, 주구동셀이 게이트펄스나 로우신호를 발생하는 제 1 단계;
    상기 주구동셀로부터 발생된 신호를 검출하여 게이트펄스 또는 로우신호인지를 판단하는 제 2 단계;
    상기 검출한 신호가 게이트펄스이면, 상기 주구동셀로부터 발생된 게이트펄스를 게이트라인에 공급하는 제 3 단계; 및
    상기 검출한 신호가 로우신호이면, 보조구동셀을 통해 게이트펄스를 발생하여 게이트라인에 공급하는 제 4 단계
    를 포함하는 액정표시장치의 구동 방법.
  13. 제 12 항에 있어서,
    상기 제 3 단계에서, 상기 주구동셀이 정상적으로 구동되어 게이트펄스를 발생하면 상기 보조구동셀의 게이트펄스 발생을 차단하는 것을 특징으로 하는 액정표시장치의 구동 방법.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 제 4 단계에서, 상기 주구동셀이 에러로 인해 게이트펄스를 발생하지 못하면 상기 주구동셀로부터 발생되는 로우신호가 게이트라인에 공급되지 못하도록 차단하는 것을 특징으로 하는 액정표시장치의 구동 방법.
KR1020050130799A 2005-12-27 2005-12-27 액정표시장치 및 그의 구동 방법 KR101201192B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130799A KR101201192B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130799A KR101201192B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20070068798A true KR20070068798A (ko) 2007-07-02
KR101201192B1 KR101201192B1 (ko) 2012-11-13

Family

ID=38504658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130799A KR101201192B1 (ko) 2005-12-27 2005-12-27 액정표시장치 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR101201192B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140136916A (ko) * 2013-04-25 2014-12-01 보에 테크놀로지 그룹 컴퍼니 리미티드 게이트 구동 회로 및 어레이 기판

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140136916A (ko) * 2013-04-25 2014-12-01 보에 테크놀로지 그룹 컴퍼니 리미티드 게이트 구동 회로 및 어레이 기판
US9425611B2 (en) 2013-04-25 2016-08-23 Boe Technology Group Co., Ltd. Gate driving circuit and array substrate

Also Published As

Publication number Publication date
KR101201192B1 (ko) 2012-11-13

Similar Documents

Publication Publication Date Title
KR101318043B1 (ko) 액정표시장치 및 그 구동방법
KR101252854B1 (ko) 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
US7868862B2 (en) Liquid crystal display
KR20070109551A (ko) 액정표시장치의 소프트 페일 처리 회로 및 방법
JP2008003546A (ja) 液晶パネル、液晶表示装置及びその駆動方法
US8253719B2 (en) Liquid crystal display device and method with a reduced number of delay devices for discharging remaining pixel charges
US20070176876A1 (en) Systems for displaying images and control methods thereof
KR101308188B1 (ko) 액정표시장치 및 그 구동방법
KR101696459B1 (ko) 액정표시장치와 그 구동 방법
KR101284940B1 (ko) 액정표시소자의 구동 장치 및 방법
KR101354432B1 (ko) 액정표시장치와 그 구동방법
KR101773193B1 (ko) 액티브 매트릭스 표시장치
KR20110067819A (ko) 액정표시장치 및 그 구동 방법
KR101245912B1 (ko) 액정표시장치의 게이트 구동회로
KR101201192B1 (ko) 액정표시장치 및 그의 구동 방법
KR101186018B1 (ko) 액정표시장치 및 그의 구동 방법
KR100943631B1 (ko) 액정 패널의 게이트 구동 장치 및 방법
KR101243439B1 (ko) 액정표시소자 및 그의 구동 방법
KR101352936B1 (ko) 액정 표시 장치
KR101232583B1 (ko) 액정표시소자 및 그의 구동 방법
KR20070063739A (ko) 액정표시소자의 구동 장치 및 방법
KR101623594B1 (ko) 액정표시장치
KR101296423B1 (ko) 액정표시장치 및 그의 구동 방법
KR20070115537A (ko) 액정표시장치 및 그의 구동 방법
KR100686873B1 (ko) 액정표시장치의 소오스 구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7