KR20140132688A - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20140132688A
KR20140132688A KR1020140054025A KR20140054025A KR20140132688A KR 20140132688 A KR20140132688 A KR 20140132688A KR 1020140054025 A KR1020140054025 A KR 1020140054025A KR 20140054025 A KR20140054025 A KR 20140054025A KR 20140132688 A KR20140132688 A KR 20140132688A
Authority
KR
South Korea
Prior art keywords
gas
plasma
etching
etched layer
flow rate
Prior art date
Application number
KR1020140054025A
Other languages
English (en)
Other versions
KR102185192B1 (ko
Inventor
토미코 카마다
아키노리 키타무라
히로토 오오타케
유타카 오사다
유지 오츠카
마사유키 고노
유스케 타키노
에이지 스즈키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20140132688A publication Critical patent/KR20140132688A/ko
Application granted granted Critical
Publication of KR102185192B1 publication Critical patent/KR102185192B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

높은 균일성으로 등방성 에칭을 실현한다. 일실시예에 따른 에칭 방법은, 실리콘을 포함하는 피에칭층의 플라즈마 에칭 방법으로서, 피에칭층을 가지는 피처리체를 처리 용기 내에 준비하는 공정과, 산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하고, 피에칭층의 표면의 산화막을 제거하는 공정과, 산소를 포함하지 않는 제 2 처리 가스의 플라즈마를 생성하고, 산화막을 제거하는 공정에서 생성된 탄소계의 반응 생성물을 제거하는 공정과, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 마이크로파를 이용하여 생성하고, 피처리체를 재치하는 재치대를 구성하는 하부 전극에 고주파 바이어스 전력을 인가하지 않고 피에칭층을 에칭하는 공정을 포함한다.

Description

플라즈마 에칭 방법{PLASMA ETCHING METHOD}
본 발명의 실시예는 플라즈마 에칭 방법에 관한 것이다.
반도체 디바이스 등의 전자 디바이스의 제조에서는, 피처리체의 피에칭층에 대하여 에칭이 행해진다. 이 에칭에는, 플라즈마 에칭이 이용되는 경우가 있다. 플라즈마 에칭으로서는, 모든 방향으로 에칭이 진행되는 등방성(等方性) 에칭과 특정의 방향으로 에칭이 진행되는 이방성(異方性) 에칭이 있으며, 에칭 형상에 따라 등방성 에칭 또는 이방성 에칭이 선택된다. 등방성 에칭은, 단면 형상이 원호 형상이 되도록 에칭이 진행되므로, 예를 들면 피에칭층의 마스크 패턴의 하부에 위치하는 부분을 제거하도록 피에칭층을 가공할 수 있다.
이러한 등방성 에칭을 이용하여 피에칭층을 가공하는 방법이 특허문헌 1에 기재되어 있다. 특허문헌 1에는, 핀의 하방에 위치하는 피에칭층인 매립 산화막의 일부를 드라이 에칭 프로세스에 의해 제거하여, 횡 방향으로 언더컷함으로써 리세스 형상을 형성하는 것이 기재되어 있다.
일본특허공표공보 2006-522486호
그런데, 실리콘을 포함하는 피에칭층을 에칭할 시에는, 그 전처리로서 대기에의 노출에 의해 실리콘 표면에 생성된 자연 산화막을 제거하는 브레이크 스루 공정이 필요해진다. 이 브레이크 스루 공정에서는, 일반적으로 CF4 등의 플루오르 카본을 함유하는 처리 가스의 플라즈마를 발생시켜 불소 라디칼을 생성하고, 불소 라디칼에 의해 실리콘 표면의 자연 산화막을 제거한다. 이 때, 플루오르 카본에 기인하는 탄소계의 잔사가 피처리체의 표면에 부착하는 것을 방지하기 위하여, 처리 가스에 O2 가스를 첨가하는 것이 일반적이다.
그러나, 브레이크 스루 공정에서 처리 가스에 O2 가스를 첨가한 경우에는, O2 가스에 의해 피에칭층이 재산화됨으로써, 피에칭층의 표면에 SiO2 유래의 산화물계의 잔사가 생성되는 경우가 있다. 이에 의해, 브레이크 스루 공정 후의 메인 에칭 공정에서, 이 산화물계의 잔사가 마이크로 마스크로서 기능하여, 피에칭층 표면의 에칭의 균일성이 악화되는 경우가 있다. 특히, 등방성 에칭에서는, 바이어스 전압을 낮게 설정하여 플라즈마 중의 이온의 영향을 작게 한 상태에서 에칭을 행하므로, 에칭의 균일성은 피처리체의 표면 상태에 큰 영향을 받는다. 따라서, 특허문헌 1에 기재된 바와 같이 피에칭층에 등방성 에칭을 할 경우에는, 브레이크 스루 공정에서 생성된 산화물계의 잔사의 영향에 의해, 에칭의 균일성이 악화되는 경우가 있다.
또한, 탄소계의 잔사 및 산화물계의 잔사의 발생을 방지하기 위하여, 브레이크 스루 공정에서의 에천트로서 Cl2 또는 HBr를 이용하는 것이 고려되는데, 이들 에천트는, 실리콘에 대한 선택비가 낮으므로 실리콘 자체를 에칭하는 경우가 있다. 그 결과, 리세스 형상의 제어가 곤란해진다고 하는 결점이 있다.
따라서 본 기술 분야에서는, 높은 균일성으로 등방성 에칭을 실현하는 것이 가능한 에칭 방법이 요청되고 있다.
본 발명의 일측면에 따른 플라즈마 에칭 방법은, 실리콘을 포함하는 피에칭층의 플라즈마 에칭 방법으로서, 피에칭층을 가지는 피처리체를 처리 용기 내에 준비하는 공정과, 산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하고, 피에칭층의 표면의 산화막을 제거하는 공정과, 산소를 포함하지 않는 제 2 처리 가스의 플라즈마를 생성하고, 산화막을 제거하는 공정에서 생성된 탄소계의 반응 생성물을 제거하는 공정과, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 마이크로파를 이용하여 생성하고, 피처리체를 재치(載置)하는 재치대를 구성하는 하부 전극에 고주파 바이어스 전력을 인가하지 않고 피에칭층을 에칭 하는 공정을 포함한다.
본 플라즈마 에칭 방법에 있어서는, 산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마에 의해 피에칭층의 산화막이 제거되므로, 피에칭층이 재산화되어 산화물계의 잔사가 생성되는 것이 방지된다. 또한, 산소를 포함하지 않는 제 2 처리 가스의 플라즈마에 의해 탄소계의 반응 생성물이 제거된다. 그리고, 제 3 처리 가스의 플라즈마에 의해 피에칭층이 에칭된다. 이 에칭은, 산화물계의 잔사 및 탄소계의 반응 생성물이 없는 상태에서, 하부 전극에 고주파 바이어스 전력을 인가하지 않고 행해지므로, 높은 균일성으로 피에칭층을 등방성 에칭할 수 있다. 또한, 제 3 처리 가스의 플라즈마는 마이크로파를 이용하여 생성되므로, 고밀도의 라디칼 주체의 에칭을 실시할 수 있고, 그 결과, 등방성 에칭을 촉진할 수 있다.
본 발명의 다른 일측면에 따른 플라즈마 에칭 방법에서는, 피처리체는, 피에칭층과 이 피에칭층 상에 설치된 더미 게이트를 가지고, 피에칭층을 에칭하는 공정에서는, 더미 게이트의 하방의 피에칭층에 위치하는 피에칭층의 일부를 제거해도 된다.
본 플라즈마 에칭 방법에 의하면, 더미 게이트의 하방에 리세스 영역을 형성할 수 있다.
본 발명의 다른 일측면에 따른 플라즈마 에칭 방법에서는, 피에칭층을 에칭 하는 공정에서는 1000 W ~ 1500 W의 범위 내의 마이크로파 전력을 공급해도 된다.
본 플라즈마 에칭 방법에 의하면, 1000 W ~ 1500 W라고 하는 비교적 낮은 마이크로파 전력을 공급함으로써, 피에칭층을 에칭할 시, 피에칭층에 산화물계의 잔사가 발생하는 것을 억제할 수 있다.
본 발명의 다른 일측면에 따른 플라즈마 에칭 방법에서는, 피에칭층을 에칭 하는 공정에서는 처리 용기 내를 100 mTorr ~ 400 mTorr의 범위 내의 압력으로 설정해도 된다.
본 플라즈마 에칭 방법에 의하면, 처리 용기 내의 압력을 100 mTorr ~ 400 mTorr로 하여 에칭함으로써, 피에칭층의 수평 방향으로 진행되는 에칭을 촉진할 수 있고, 그 결과, 등방성이 높은 에칭을 행할 수 있다.
본 발명의 다른 일측면에 따른 플라즈마 에칭 방법에서는, 제 3 처리 가스는, N2를 포함하지 않고, Ar를 포함하고 있어도 된다.
본 플라즈마 에칭 방법에 의하면, 캐리어 가스로서 N2 대신에 Ar을 이용함으로써, 피에칭층을 에칭할 시, 피에칭층에 산화물계의 잔사가 발생하는 것을 억제할 수 있다.
이상 설명한 바와 같이, 본 발명의 다양한 측면 및 실시예에 의하면, 높은 균일성으로 등방성 에칭을 실현하는 것이 가능하다.
도 1은 일실시예에 따른 플라즈마 에칭 방법의 흐름도이다.
도 2는 일실시예에 따른 플라즈마 에칭 방법의 각 공정을 설명하는 도이다.
도 3은 일실시예에 따른 플라즈마 에칭 방법의 각 공정을 설명하는 도이다.
도 4는 일실시예에 따른 플라즈마 에칭 방법의 각 공정을 설명하는 도이다.
도 5는 일실시예에 따른 플라즈마 에칭 방법의 각 공정을 설명하는 도이다.
도 6은 일실시예에 따른 플라즈마 에칭 방법의 각 공정을 설명하는 도이다.
도 7은 일실시예에 따른 플라즈마 처리 장치를 개략적으로 도시한 단면도이다.
도 8은 슬롯판의 일례를 도시한 평면도이다.
도 9는 유전체창의 일례를 도시한 평면도이다.
도 10은 도 9의 X-X선을 따라 취한 단면도이다.
도 11은 도 9에 도시한 유전체창 상에 도 8에 도시한 슬롯판을 설치한 상태를 도시한 평면도이다.
도 12는 제 1 유량 제어 유닛군, 제 1 가스 소스군, 제 2 유량 제어 유닛군 및 제 2 가스 소스군을 포함하는 가스 공급계를 도시한 도이다.
도 13a 및 도 13b는 실험예 1 및 비교 실험예 1, 2에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 14a 및 도 14b는 실험예 2 및 비교 실험예 3에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 15는 실험예 2 및 비교 실험예 3에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 16은 실험예 3 ~ 6에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 17은 실험예 4 ~ 6에 의해 얻어진 피처리체의 중심부 및 주연부에서의 LV비를 나타낸 그래프이다.
도 18은 실험예 7 ~ 9에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 19는 실험예 10 ~ 13에 의해 얻어진 피처리체의 XPS에 의한 측정 결과를 나타낸 그래프이다.
도 20은 실험예 14 ~ 16에 의해 얻어진 피처리체의 리세스 영역의 형상을 도시한 도이다.
도 21은 압력과 횡 방향의 에칭 레이트 및 LV비와의 관계를 나타낸 그래프이다.
도 22a 및 도 22b는 실험예 17, 18에 의해 얻어진 피처리체에서의 LV비 및 마스크 로스를 나타낸 그래프이다.
도 23은 실험예 19에 의해 얻어진 피처리체의 리세스 영역의 형상을 도시한 도이다.
도 24a 및 도 24b는 실험예 20, 21에 의해 얻어진 피처리체의 중심부에서의 리세스 영역의 형상을 도시한 도이다.
이하, 도면을 참조하여 다양한 실시예에 대하여 상세히 설명한다. 또한, 각 도면에서 동일 또는 상당의 부분에 대해서는 동일한 부호를 부여하는 것으로 한다.
도 1은, 일실시예에 따른 플라즈마 에칭 방법의 흐름도이다. 도 1에 나타낸 방법은, 피처리체의 피에칭층을 에칭함으로써, 더미 게이트의 하방에 위치하는 피에칭층의 일부를 제거하여 리세스 영역을 형성하는 것이다. 일실시예에 따른 플라즈마 에칭 방법에서는, 우선 공정(ST1)에서 피처리체(W)가 준비된다. 도 2는, 도 1에 나타낸 플라즈마 에칭 방법이 적용될 수 있는 피처리체(W)의 일례를 도시한 단면도이다.
도 2에 도시한 피처리체(W)는, 일반적인 플래너형 또는 핀형의 전계 효과 트랜지스터의 제조의 중간 단계에서 제조되는 제조물이다. 피처리체(W)는 결정 실리콘층인 피에칭층(EL)을 가지고 있다. 피에칭층(EL)은, 예를 들면 화학 기상 성장법(CVD)을 이용하여 형성된다. 이 피에칭층(EL) 상에는 복수의 더미 게이트(DG)가 설치되어 있다.
더미 게이트(DG)는 결정 실리콘층 상에 마스크(M)를 형성하고, 당해 마스크(M)의 패턴을 전사하도록 결정 실리콘층을 에칭함으로써 형성된다. 마스크(M)는 예를 들면 SiN에 의해 구성되어 있다. 또한, 더미 게이트(DG)는 스페이서(SP)를 가지고 있다. 스페이서(SP)는 더미 게이트(DG)의 한 쌍의 측면을 따라 설치되어 있다. 스페이서(SP)는 예를 들면 SiN로 구성되어 있다.
피에칭층(EL) 표면의 복수의 더미 게이트(DG)의 사이의 위치에는 자연 산화막(NOL)이 형성되어 있다. 이 자연 산화막(NOL)은 피처리체(W)의 제조 공정에서 피에칭층(EL)이 대기에 노출됨으로써 결정 실리콘층의 표면에 발생하는 산화막이다.
도 1로 돌아와, 일실시예에 따른 플라즈마 에칭 방법에서는, 이어지는 공정(ST2)에서 피처리체(W)로부터 자연 산화막(NOL)이 제거된다. 자연 산화막(NOL)의 제거는, 처리 용기 내에서, 제 1 처리 가스의 플라즈마를 생성하고, 당해 플라즈마에 도 2에 도시한 피처리체(W)를 노출함으로써 실시된다. 제 1 처리 가스로서는, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하고, 또한 산소를 포함하지 않는 가스가 이용된다. 예를 들면, 제 1 가스는 CF4 또는 CHF3를 포함할 수 있다. 또한, 제 1 처리 가스는 자연 산화막(NOL)을 선택적으로 에칭하는 것이 가능하면, 임의의 가스를 포함할 수 있다. 예를 들면 제 1 처리 가스는, N2(질소) 가스 또는 Ar(아르곤) 가스와 같은 불활성 가스를 캐리어 가스로서 더 포함하고 있어도 된다. 일실시예에서는, 마이크로파를 이용하여 제 1 처리 가스를 여기함으로써, 제 1 처리 가스의 플라즈마를 생성해도 된다. 또한 이하의 설명에서는, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 총칭하여 '플루오르 카본계 가스'라고 하는 경우가 있다.
이 공정(ST2)에서는, 자연 산화막(NOL)을 에칭하기 위한 최소한의 고주파 바이어스 전력을 피처리체(W)를 재치하는 재치대를 구성하는 하부 전극에 인가할 수 있다. 이 공정(ST2)에 의해 자연 산화막(NOL)이 플루오르 카본계 가스와 반응하고, 피에칭층(EL)의 표면으로부터 자연 산화막(NOL)이 제거된다. 또한, 제 1 처리 가스에 산소가 포함되지 않으므로, 공정(ST2)에서 피에칭층(EL)이 재산화되는 것이 방지된다. 한편 공정(ST2)에서는, 플루오르 카본계 가스의 해리종인 CFx(x는 1 이상의 정수)가 반응 생성물(R)로서 생성된다. 도 3에 도시한 바와 같이, 이 반응 생성물(R)은 피처리체(W)의 표면에 부착한다. 즉, 이 반응 생성물(R)은 탄소계의 반응 생성물이며, 피에칭층(EL)의 에칭의 진행을 저해하는 물질이다. 또한 이하에서는, 공정(ST2)에서의 자연 산화막(NOL)의 제거 공정을 '브레이크 스루 공정'이라고 칭하는 경우가 있다.
이어지는 공정(ST3)에서는, 피처리체(W)로부터 반응 생성물(R)이 제거된다. 반응 생성물(R)의 제거는, 처리 용기 내에서 제 2 처리 가스의 플라즈마를 생성하고, 당해 플라즈마에 도 3에 도시한 피처리체(W)를 노출함으로써 실시된다. 제 2 처리 가스로서는, 반응 생성물(R)과 반응하여 반응 생성물(R)을 가스로서 제거할 수 있고, 또한 산소를 포함하지 않는 가스가 이용된다. 구체적으로, 제 2 처리 가스로서 Ar(아르곤) 및 Cl2(염소)를 함유하는 가스를 이용할 수 있다. 제 2 가스로서, 이러한 가스를 이용함으로써, 마스크(M) 및 스페이서(SP)에 대하여 높은 선택비로 반응 생성물(R)을 제거할 수 있다. 일실시예에서는, 마이크로파를 이용하여 제 2 처리 가스를 여기함으로써, 제 2 처리 가스의 플라즈마를 생성해도 된다.
이 공정(ST3)에서는, 반응 생성물(R)을 제거하기 위하여 최소한의 고주파 바이어스 전력을 피처리체(W)를 재치하는 재치대를 구성하는 하부 전극에 인가해도 된다. 이 공정(ST3)에 의해, 반응 생성물(R)이 제 2 처리 가스와 반응하여 피처리체(W)의 표면으로부터 반응 생성물(R)이 제거된다. 그리고, 이 반응 생성물(R)은, 가스로서 처리 용기의 외부로 배출된다. 도 4에 도시한 바와 같이, 공정(ST3)에서 피처리체(W)로부터 반응 생성물(R)이 제거됨으로써, 피에칭층(EL)의 결정 실리콘층이 표면에 노출된 상태가 된다.
이어지는 공정(ST4)에서는, 피에칭층(EL)에 등방성의 에칭을 실시한다. 또한 이하에서는, 공정(ST4)에서의 에칭을 '메인 에칭'이라고 칭하는 경우가 있다. 이 공정(ST4)에서의 에칭은, 처리 용기 내에서 제 3 처리 가스의 플라즈마를 생성하고, 당해 플라즈마에 도 4에 도시한 피처리체(W)를 노출함으로써 실시된다. 이 플라즈마는, 마이크로파를 이용하여 제 3 처리 가스를 여기함으로써 생성된다. 제 3 처리 가스로서는, 플루오르 카본계 가스가 이용된다. 예를 들면, 제 3 가스는 CF4 또는 CHF3를 포함할 수 있다. 또한, 제 3 처리 가스는 피에칭층(EL)을 선택적으로 에칭하는 것이 가능하면, 임의의 가스를 포함할 수 있다. 예를 들면 제 3 처리 가스는, N2 가스 또는 Ar 가스와 같은 불활성 가스를 캐리어 가스로서 더 포함하고 있어도 된다. 또한, 제 3 처리 가스는 캐리어 가스로서 N2를 포함하지 않고, Ar 가스를 포함하는 것이어도 된다.
이 공정(ST4)에서는, 하부 전극에 고주파 바이어스 전력을 인가하지 않고 에칭을 실시한다. 이에 의해, 플루오르 카본계 가스의 해리에 의해 생성되는 F(불소)의 활성종이 피에칭층(EL)의 표면의 근방에 확산되고, Si(실리콘)와 반응한다. F의 활성종과 반응한 Si는, 예를 들면 SiF4 가스로서 처리 용기 밖으로 배출된다. 이와 같이, 공정(ST4)에서는 고주파 바이어스 전력을 인가하고 있지 않으므로, 도 5에 도시한 바와 같이, 피에칭층(EL)의 종 방향(수직 방향) 및 횡 방향(수평 방향)으로 에칭이 진행되어, 등방성 에칭이 실시되게 된다. 이하에서는, 공정(ST4)에서 에칭된 영역을 ‘에칭 영역(ER)’이라고 칭한다.
이러한 공정(ST4)에 의해, 더미 게이트(DG)의 하방에 위치하는 피에칭층(EL)의 일부가 제거된 리세스 영역(REC)이 형성된다. 이 리세스 영역(REC)은, 반도체 디바이스의 요구에 따른 형상을 가지는 것이 바람직하고, 예를 들면 리세스 영역(REC)의 폭(L)을 12 nm로 하고, 리세스 영역의 깊이(V)에 대한 폭(L)의 비인 LV비를 1보다 큰 값이 되도록 형성될 수 있다.
리세스 영역(REC)의 형상은, 공정(ST4)에서의 처리 용기 내의 압력을 조정함으로써 제어할 수 있다. 또한 공정(ST4)의 메인 에칭 공정에서는, 처리 용기 내를 100 mTorr 이상의 압력으로 설정하면, 피에칭층(EL)의 횡 방향으로 에칭이 진행되는 경향이 있다. 또한, 처리 용기 내를 100 mTorr ~ 400 mTorr의 압력으로 설정하면 LV비가 향상되는 경향이 있다. 이 때문에, 일실시예에서는, 메인 에칭 공정에서 처리 용기 내를 100 mTorr ~ 400 mTorr의 범위 내의 압력으로 설정할 수 있다.
일실시예에서는, 공정(ST2) ~ 공정(ST4)은 동일한 플라즈마 처리 장치 내에서 실시될 수 있다. 또한 공정(ST4)에서는, 후술하는 마이크로 발생기로부터 1000 W ~ 1500 W의 범위 내의 마이크로파 전력을 공급함으로써 제 3 처리 가스의 플라즈마를 생성해도 된다. 이러한 비교적 낮은 전력으로 처리 가스를 해리함으로써, 피에칭층(EL)에 산화물계의 잔사가 발생하는 것을 억제할 수 있다.
일실시예에서는, 피처리체(W) 상에 반도체층(E)이 형성될 수 있다. 반도체층(E)은, 예를 들면 화학 기상 성장법(CVD)을 이용하여 SiGe 또는 SiC를 피에칭층(EL) 상에 에피택셜 성장시킴으로써 형성된다. 반도체층(E)은, 도 6에 도시한 바와 같이, 메인 에칭 공정에서 형성된 에칭 영역(ER)을 채우도록, 에칭 영역(ER)의 저부로부터 더미 게이트(DG)의 높이 방향의 도중 위치의 높이까지 형성된다. 이에 의해, 리세스 영역(REC)에 반도체층(E)이 매립되게 된다.
이하, 일실시예에 따른 플라즈마 에칭 방법의 실시에 이용하는 것이 가능한 플라즈마 처리 장치의 일례로서, 마이크로파를 플라즈마원으로서 이용하는 플라즈마 처리 장치 대하여 설명한다. 도 7은, 일실시예에 따른 플라즈마 처리 장치를 개략적으로 도시한 단면도이다.
도 7에 도시한 플라즈마 처리 장치(10)는 처리 용기(12)를 구비하고 있다. 처리 용기(12)는, 피처리체(W)를 수용하기 위한 처리 공간(S)을 구획 형성하고 있다. 처리 용기(12)는 측벽(12a), 저부(12b) 및 천장부(12c)를 포함할 수 있다.
측벽(12a)은, 축선(Z)이 연장되는 방향(이하, '축선(Z) 방향'이라고 함)으로 연장되는 대략 원통 형상을 가지고 있다. 저부(12b)는 측벽(12a)의 하단측에 설치되어 있다. 측벽(12a)의 상단부는 개구되어 있다. 측벽(12a)의 상단부 개구는 유전체창(18)에 의해 닫혀 있다. 유전체창(18)은 측벽(12a)의 상단부와 천장부(12c)의 사이에 협지되어 있다. 이 유전체창(18)과 측벽(12a)의 상단부의 사이에는 밀봉 부재(SL1)가 개재되어 있어도 된다. 밀봉 부재(SL1)는 예를 들면 O링이며, 처리 용기(12)의 밀폐에 기여한다.
플라즈마 처리 장치(10)는 재치대(20)를 더 구비하고 있다. 재치대(20)는 처리 용기(12) 내 또한 유전체창(18)의 하방에 설치되어 있다. 이 재치대(20)는 플레이트(22) 및 정전 척(24)을 포함하고 있다.
플레이트(22)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 플레이트(22)는 통 형상의 지지부(SP1)에 의해 지지되어 있다. 지지부(SP1)는 저부(12b)로부터 수직 상방으로 연장되어 있다. 플레이트(22)는 고주파 전극을 겸하고 있다. 플레이트(22)는 매칭 유닛(MU) 및 급전봉(PFR)을 개재하여, 고주파 바이어스 전력을 발생하는 고주파 전원(RFG)에 전기적으로 접속되어 있다. 고주파 전원(RFG)은, 피처리체(W)에 인입하는 이온의 에너지를 제어하는데 적합한 일정한 주파수, 예를 들면 13.65 MHz의 고주파 바이어스 전력을 출력한다. 매칭 유닛(MU)은 고주파 전원(RFG)측의 임피던스와, 주로 전극, 플라즈마, 처리 용기(12)와 같은 부하측의 임피던스와의 사이에서 정합을 취하기 위한 정합기를 수용하고 있다. 이 정합기 내에 자기 바이어스 생성용의 블로킹 콘덴서가 포함되어 있다.
플레이트(22)의 상면에는 정전 척(24)이 설치되어 있다. 정전 척(24)은 베이스 플레이트(24a) 및 척부(24b)를 포함하고 있다. 베이스 플레이트(24a)는 대략 원반 형상의 금속제의 부재이며, 예를 들면 알루미늄으로 구성되어 있다. 베이스 플레이트(24a)는 플레이트(22) 상에 설치되어 있다. 베이스 플레이트(24a)의 상면에는 척부(24b)가 설치되어 있다. 척부(24b)의 상면은, 피처리체(W)를 재치하기 위한 재치 영역(MR)이 된다. 척부(24b)는 피처리체(W)를 정전 흡착력으로 보지(保持)한다. 척부(24b)는 유전체막의 사이에 개재된 전극막을 포함하고 있다. 척부(24b)의 전극막에는, 직류 전원(DSC)이 스위치(SWT) 및 피복선(CL)을 개재하여 전기적으로 접속되어 있다. 척부(24b)는, 직류 전원(DSC)으로부터 인가되는 직류 전압에 의해 발생하는 쿨롱력에 의해, 그 상면에 피처리체(W)를 흡착 보지할 수 있다. 이 척부(24b)의 직경 방향 외측에는, 피처리체(W)의 엣지를 환상으로 둘러싸는 포커스 링(FR)이 설치되어 있다.
베이스 플레이트(24a)의 내부에는, 둘레 방향으로 연장되는 환상의 냉매실(24g)이 설치되어 있다. 이 냉매실(24g)에는, 칠러 유닛으로부터 배관(PP1, PP3)을 거쳐 소정의 온도의 냉매, 예를 들면 냉각수가 순환 공급된다. 척부(24b) 상의 피처리체(W)의 처리 온도는 냉매의 온도에 의해 제어될 수 있다. 또한, 전열 가스 공급부로부터의 전열 가스, 예를 들면 He 가스가 공급관(PP2)을 거쳐 척부(24b)의 상면과 피처리체(W)의 이면과의 사이로 공급된다.
재치대(20)의 주위에는 환상의 배기로(VL)가 설치되어 있다. 배기로(VL)의 축선(Z) 방향에서의 중간 위치에는, 복수의 관통홀이 형성된 환상의 배플판(26)이 설치되어 있다. 배기로(VL)는 배기구(28h)를 제공하는 배기관(28)에 접속하고 있다. 배기관(28)은 처리 용기(12)의 저부(12b)에 장착되어 있다. 배기관(28)에는 배기 장치(30)가 접속되어 있다. 배기 장치(30)는 압력 조정기 및 터보 분자 펌프 등의 진공 펌프를 가지고 있다. 이 배기 장치(30)에 의해, 처리 용기(12) 내의 처리 공간(S)을 원하는 진공도까지 감압할 수 있다. 또한, 배기 장치(30)를 동작시킴으로써, 재치대(20)의 외주로부터 배기로(VL)를 통하여 가스를 배기할 수 있다.
또한 플라즈마 처리 장치(10)는, 온도 제어 기구로서 히터(HT, HS, HC 및 HE)를 더 구비할 수 있다. 히터(HT)는 천장부(12c) 내에 설치되어 있고, 안테나(14)를 둘러싸도록 환상으로 연장되어 있다. 또한, 히터(HS)는 측벽(12a) 내에 설치되어 있고, 환상으로 연장되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에 설치되어 있다. 히터(HC)는 베이스 플레이트(24a) 내에서, 상술한 재치 영역(MR)의 중앙 부분의 하방, 즉 축선(Z)에 교차하는 영역에 설치되어 있다. 또한, 히터(HE)는 베이스 플레이트(24a) 내에 설치되어 있고, 히터(HC)를 둘러싸도록 환상으로 연장되어 있다. 히터(HE)는, 상술한 재치 영역(MR)의 외연 부분의 하방에 설치되어 있다.
또한 플라즈마 처리 장치(10)는, 안테나(14), 동축 도파관(16), 유전체창(18), 마이크로파 발생기(32), 튜너(34), 도파관(36) 및 모드 변환기(38)를 더 구비할 수 있다. 마이크로파 발생기(32)는, 예를 들면 2.45 GHz의 주파수의 마이크로파를 발생한다. 마이크로파 발생기(32)는 튜너(34), 도파관(36) 및 모드 변환기(38)를 개재하여, 동축 도파관(16)의 상부에 접속되어 있다. 동축 도파관(16)은 그 중심축선인 축선(Z)을 따라 연장되어 있다. 일실시예에서는, 재치대(20)의 재치 영역(MR)의 중심은 축선(Z) 상에 위치하고 있다.
동축 도파관(16)은 외측 도체(16a) 및 내측 도체(16b)를 포함하고 있다. 외측 도체(16a)는 축선(Z) 중심으로 연장되는 원통 형상을 가지고 있다. 외측 도체(16a)의 하단은, 도전성의 표면을 가지는 냉각 재킷(40)의 상부에 전기적으로 접속될 수 있다. 내측 도체(16b)는, 외측 도체(16a)의 내측에서, 당해 외측 도체(16a)와 동축에 설치되어 있다. 내측 도체(16b)는 축선(Z) 중심으로 연장되는 원통 형상을 가지고 있다. 내측 도체(16b)의 하단은 안테나(14)의 슬롯판(44)에 접속하고 있다.
일실시예에서는, 안테나(14)는 래디얼 라인 슬롯 안테나이다. 이 안테나(14)는 천부(12c)에 형성된 개구 내에 배치되어 있고, 유전체창(18)의 상면 상에 설치되어 있다. 안테나(14)는 유전체판(42) 및 슬롯판(44)을 포함하고 있다. 유전체판(42)은 마이크로파의 파장을 단축시키는 것이며, 대략 원반 형상을 가지고 있다. 유전체판(42)은 예를 들면 석영 또는 알루미나로 구성된다. 유전체판(42)은, 슬롯판(44)과 냉각 재킷(40)의 하면의 사이에 협지되어 있다. 안테나(14)는, 따라서 유전체판(42), 슬롯판(44) 및 냉각 재킷(40)의 하면에 의해 구성될 수 있다.
도 8은 슬롯판의 일례를 도시한 평면도이다. 슬롯판(44)은 박판 형상이며, 원반 형상이다. 슬롯판(44)의 판 두께 방향의 양면은 각각 평평하다. 원형의 슬롯판(44)의 중심(CS)은 축선(Z) 상에 위치하고 있다. 슬롯판(44)에는 복수의 슬롯 쌍(44p)이 형성되어 있다. 복수의 슬롯 쌍(44p)의 각각은, 판 두께 방향으로 관통하는 두 개의 슬롯홀(44a, 44b)을 포함하고 있다. 슬롯홀(44a, 44b) 각각의 평면 형상은 긴 홀 형상이다. 각 슬롯 쌍(44p)에서, 슬롯홀(44a)의 장축이 연장되는 방향과 슬롯홀(44b)의 장축이 연장되는 방향은 서로 교차 또는 직교하고 있다.
도 8에 도시한 예에서는, 복수의 슬롯 쌍(44p)은, 축선(Z)을 중심으로 하는 가상 원(VC)의 내측에 형성된 내측 슬롯 쌍군(ISP)과 가상 원(VC)의 외측에 형성된 외측 슬롯 쌍군(OSP)으로 대별되어 있다. 내측 슬롯 쌍군(ISP)은 복수의 슬롯 쌍(44p)을 포함하고 있다. 도 8에 도시한 예에서는, 내측 슬롯 쌍군(ISP)은 7 개의 슬롯 쌍(44p)을 포함하고 있다. 내측 슬롯 쌍군(ISP)의 복수의 슬롯 쌍(44p)은, 중심(CS)에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 내측 슬롯 쌍군(ISP)에 포함되는 복수의 슬롯홀(44a)은, 당해 슬롯홀(44a)의 중심이 슬롯판(44)의 중심(CS)으로부터 반경(r1)의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 내측 슬롯 쌍군(ISP)에 포함되는 복수의 슬롯홀(44b)은, 당해 슬롯홀(44b)의 중심이 슬롯판(44)의 중심(CS)으로부터 반경(r2)의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경(r2)은 반경(r1)보다 크다.
외측 슬롯 쌍군(OSP)은 복수의 슬롯 쌍(44p)을 포함하고 있다. 도 8에 도시한 예에서는, 외측 슬롯 쌍군(OSP)은 28 개의 슬롯 쌍(44p)을 포함하고 있다. 외측 슬롯 쌍군(OSP)의 복수의 슬롯 쌍(44p)은, 중심(CS)에 대하여 둘레 방향으로 등간격으로 배열되어 있다. 외측 슬롯 쌍군(OSP)에 포함되는 복수의 슬롯홀(44a)은, 당해 슬롯홀(44a)의 중심이 슬롯판(44)의 중심(CS)으로부터 반경(r3)의 원 상에 위치하도록 등간격으로 배열되어 있다. 또한, 외측 슬롯 쌍군(OSP)에 포함되는 복수의 슬롯홀(44b)은, 당해 슬롯홀(44b)의 중심이 슬롯판(44)의 중심(CS)으로부터 반경(r4)의 원 상에 위치하도록 등간격으로 배열되어 있다. 여기서, 반경(r3)은 반경(r2)보다 크고, 반경(r4)은 반경(r3)보다 크다.
또한, 내측 슬롯 쌍군(ISP) 및 외측 슬롯 쌍군(OSP)의 슬롯홀(44a)의 각각은, 중심(CS)과 그 중심을 연결하는 선분에 대하여, 그 장축이 동일한 각도를 가지도록 형성되어 있다. 또한, 내측 슬롯 쌍군(ISP) 및 외측 슬롯 쌍군(OSP)의 슬롯홀(44b)의 각각은, 중심(CS)과 그 중심을 연결하는 선분에 대하여, 그 장축이 동일한 각도를 가지도록 형성되어 있다.
도 9는 유전체창의 일례를 도시한 평면도이며, 당해 유전체창을 처리 공간(S)측에서 본 상태를 도시하고 있다. 도 10은 도 9의 X-X선을 따라 취한 단면도이다. 유전체창(18)은 대략 원반 형상을 가지고, 석영 또는 알루미나와 같은 유전체로 구성되어 있다. 유전체창(18)의 상면(18u) 상에는 슬롯판(44)이 설치되어 있다.
유전체창(18)의 중앙에는 관통홀(18h)이 형성되어 있다. 관통홀(18h)의 상측 부분은, 후술하는 중앙 도입부(50)의 인젝터(50b)가 수용되는 공간(18s)이 되고, 하측 부분은, 후술하는 중앙 도입부(50)의 중앙 도입구(18i)가 된다. 또한, 유전체창(18)의 중심축선은 축선(Z)과 일치하고 있다.
유전체창의 상면(18u)과 반대측의 면, 즉 하면(18b)은 처리 공간(S)에 접하고 있고, 플라즈마를 생성하는 측의 면이 된다. 이 하면(18b)은 다양한 형상을 구획 형성하고 있다. 구체적으로, 하면(18b)은 중앙 도입구(18i)를 둘러싸는 중앙 영역에서, 평탄면(180)을 가지고 있다. 이 평탄면(180)은 축선(Z)에 직교하는 평탄한 면이다. 하면(18b)은 평탄면(180)의 직경 방향 외측 영역에서, 환상으로 연속하여 유전체창(18)의 판 두께 방향 내방측을 향해 테이퍼 형상으로 오목한 환상의 제 1 오목부(181)를 구획 형성하고 있다.
제 1 오목부(181)는, 내측 테이퍼면(181a), 저면(181b) 및 외측 테이퍼면(181c)에 의해 구획 형성되어 있다. 저면(181b)은 평탄면(180)보다 상면(18u)측에 설치되어 있고, 평탄면(180)과 평행하게 환상으로 연장되어 있다. 내측 테이퍼면(181a)은, 평탄면(180)과 저면(181b)의 사이에서 환상으로 연장되어 있고, 평탄면(180)에 대하여 경사져 있다. 외측 테이퍼면(181c)은, 저면(181b)과 하면(18b)의 주연부와의 사이에서 환상으로 연장되어 있고, 저면(181b)에 대하여 경사져 있다. 또한, 하면(18b)의 주연 영역은 측벽(12a)에 접하는 면이 된다.
또한 하면(18b)은, 평탄면(180)으로부터 판 두께 방향 내방측을 향해 오목한 복수의 제 2 오목부(182)를 구획 형성하고 있다. 복수의 제 2 오목부(182)의 개수는, 도 9 및 도 10에 도시한 예에서는 7 개이다. 이들 복수의 제 2 오목부(182)는 둘레 방향을 따라 등간격으로 형성되어 있다. 또한 복수의 제 2 오목부(182)는, 축선(Z)에 직교하는 면에서 원형의 평면 형상을 가지고 있다. 구체적으로, 제 2 오목부(182)를 구획 형성하는 내측면(182a)은 축선(Z) 방향으로 연장되는 원통면이다. 또한, 제 2 오목부(182)를 구획 형성하는 저면(182b)은 평탄면(180)보다 상면(18u)측에 설치되어 있고, 평탄면(180)과 평행한 원형의 면이다.
도 11은, 도 9에 도시한 유전체창 상에 도 8에 도시한 슬롯판을 설치한 상태를 도시한 평면도이며, 유전체창(18)을 하측에서 본 상태를 도시하고 있다. 도 11에 도시한 바와 같이, 평면에서 봤을 때, 즉 축선(Z) 방향에서 보면, 외측 슬롯 쌍군(OSP)의 복수의 슬롯홀(44a) 및 복수의 슬롯홀(44b), 그리고 내측 슬롯 쌍군(ISP)의 복수의 슬롯홀(44b)은 제 1 오목부(181)와 중첩되어 있다. 구체적으로 평면에서 봤을 때, 외측 슬롯 쌍군(OSP)의 복수의 슬롯홀(44b)은, 일부에서 외측 테이퍼면(181c)에 중첩되어 있고, 일부에서 저면(181b)에 중첩되어 있다. 또한 평면에서 봤을 때, 외측 슬롯 쌍군(OSP)의 복수의 슬롯홀(44a)은 저면(181b)에 중첩되어 있다. 또한 평면에서 봤을 때, 내측 슬롯 쌍군(ISP)의 복수의 슬롯홀(44b)은 일부에서 내측 테이퍼면(181a)에 중첩되어 있고, 일부에서 저면(181b)에 중첩되어 있다.
또한 평면에서 봤을 때, 즉 축선(Z) 방향으로 보면, 내측 슬롯 쌍군(ISP)의 복수의 슬롯홀(44a)은 제 2 오목부(182)와 중첩되어 있다. 구체적으로 평면에서 봤을 때, 복수의 제 2 오목부(182)의 저면의 중심(중심) 각각이, 내측 슬롯 쌍군(ISP)의 복수의 슬롯홀(44a) 내에 위치하도록 구성되어 있다.
도 7을 다시 참조한다. 플라즈마 처리 장치(10)에서는, 마이크로파 발생기(32)에 의해 발생된 마이크로파가, 동축 도파관(16)을 통하여 유전체판(42)에 전파되고, 슬롯판(44)의 슬롯홀(44a 및 44b)로부터 유전체창(18)에 부여된다.
유전체창(18)에서는, 상술한 바와 같이 제 1 오목부(181)를 구획 형성하는 부분의 판 두께, 및 제 2 오목부(182)를 구획 형성하는 부분의 판 두께는 다른 부분보다 얇게 되어 있다. 따라서 유전체창(18)에서는, 제 1 오목부(181)를 구획 형성하는 부분, 및 제 2 오목부(182)를 구획 형성하는 부분에서 마이크로파의 투과성이 높여져 있다. 또한 축선(Z) 방향으로 봤을 경우, 외측 슬롯 쌍군(OSP)의 슬롯홀(44a 및 44b), 및 내측 슬롯 쌍군(ISP)의 슬롯홀(44b)은 제 1 오목부(181)에 중첩되어 있고, 내측 슬롯 쌍군(ISP)의 슬롯홀(44a)은 제 2 오목부(182)와 중첩되어 있다. 따라서, 제 1 오목부(181) 및 제 2 오목부(182)에 마이크로파의 전계가 집중하고, 당해 제 1 오목부(181) 및 제 2 오목부(182)에 마이크로파의 에너지가 집중한다. 그 결과, 제 1 오목부(181) 및 제 2 오목부(182)에서, 플라즈마를 안정적으로 발생시키는 것이 가능해지고, 유전체창(18)의 직하에서 직경 방향 및 둘레 방향으로 분포한 플라즈마를 안정적으로 발생시키는 것이 가능해진다.
또한, 플라즈마 처리 장치(10)는 중앙 도입부(50) 및 주변 도입부(52)를 구비하고 있다. 중앙 도입부(50)는 도관(50a), 인젝터(50b) 및 중앙 도입구(18i)를 포함하고 있다. 도관(50a)은 동축 도파관(16)의 내측 도체(16b) 중 홀에 통과되고 있다. 또한 도관(50a)의 단부는, 유전체창(18)이 축선(Z)을 따라 구획 형성하는 공간(18s)(도 10 참조) 내까지 연장되어 있다. 이 공간(18s) 내 또한 도관(50a)의 단부의 하방에는 인젝터(50b)가 수용되어 있다. 인젝터(50b)에는, 축선(Z) 방향으로 연장되는 복수의 관통홀이 형성되어 있다. 또한, 유전체창(18)은 중앙 도입구(18i)를 구획 형성하고 있다. 중앙 도입구(18i)는 공간(18s)의 하방에서 연속하고, 또한 축선(Z)을 따라 연장되어 있다. 이러한 구성의 중앙 도입부(50)는, 도관(50a)을 거쳐 인젝터(50b)로 가스를 공급하고, 인젝터(50b)로부터 중앙 도입구(18i)를 거쳐 가스를 분사한다. 이와 같이, 중앙 도입부(50)는 축선(Z)을 따라 유전체창(18)의 직하에 가스를 분사한다. 즉, 중앙 도입부(50)는 전자 온도가 높은 플라즈마 생성 영역으로 가스를 도입한다.
주변 도입부(52)는 복수의 주변 도입구(52i)를 포함하고 있다. 복수의 주변 도입구(52i)는 주로 피처리체(W)의 엣지 영역으로 가스를 공급한다. 복수의 주변 도입구(52i)는 피처리체(W)의 엣지 영역, 또는 재치 영역(MR)의 가장자리부를 향해 개구되어 있다. 복수의 주변 도입구(52i)는 중앙 도입구(18i)보다 하방, 또한 재치대(20)의 상방에서 둘레 방향을 따라 배열되어 있다. 즉 복수의 주변 도입구(52i)는, 유전체창의 직하보다 전자 온도가 낮은 영역(플라즈마 확산 영역)에서 축선(Z)을 중심으로서 환상으로 배열되어 있다. 이 주변 도입부(52)는, 전자 온도가 낮은 영역으로부터 피처리체(W)를 향해 가스를 공급한다. 따라서, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 해리도는, 중앙 도입부(50)로부터 처리 공간(S)으로 공급되는 가스의 해리도보다 억제된다.
중앙 도입부(50)에는, 제 1 유량 제어 유닛군(FCG1)을 개재하여 제 1 가스 소스군(GSG1)이 접속되어 있다. 또한 주변 도입부(52)에는, 제 2 유량 제어 유닛군(FCG2)을 개재하여 제 2 가스 소스군(GSG2)이 접속되어 있다. 도 12는 제 1 유량 제어 유닛군, 제 1 가스 소스군, 제 2 유량 제어 유닛군 및 제 2 가스 소스군을 포함하는 가스 공급계를 도시한 도이다. 도 12에 도시한 바와 같이, 제 1 가스 소스군(GSG1)은 복수의 제 1 가스 소스(GS11 ~ GS14)를 포함하고 있다. 제 1 가스 소스(GS11 ~ GS14)는 각각, CF4 가스의 소스, Cl2 가스의 소스, Ar 가스의 소스, N2 가스의 소스이다. 제 1 가스 소스군(GSG1)은 이들 가스와는 상이한 가스의 소스를 더 포함하고 있어도 된다.
제 1 유량 제어 유닛군(FCG1)은 복수의 제 1 유량 제어 유닛(FC11 ~ FC14)을 포함하고 있다. 복수의 제 1 유량 제어 유닛(FC11 ~ FC14)의 각각은, 예를 들면 두 개의 밸브와, 당해 두 개의 밸브 사이에 설치된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 복수의 제 1 가스 소스(GS11 ~ GS14)는 각각, 복수의 제 1 유량 제어 유닛(FC11 ~ FC14)을 개재하여 공통 가스 라인(GL1)에 접속되어 있다. 이 공통 가스 라인(GL1)은 중앙 도입부(50)에 접속되어 있다.
제 2 가스 소스군(GSG2)은 복수의 제 2 가스 소스(GS21 ~ GS24)를 포함하고 있다. 제 2 가스 소스(GS21 ~ GS24)는 각각, CF4 가스의 소스, Cl2 가스의 소스, Ar 가스의 소스, N2 가스의 소스이다. 제 2 가스 소스군(GSG2)은 이들 가스와는 상이한 가스의 소스를 더 포함하고 있어도 된다.
제 2 유량 제어 유닛군(FCG2)은 복수의 제 2 유량 제어 유닛(FC21 ~ FC24)을 포함하고 있다. 복수의 제 2 유량 제어 유닛(FC21 ~ FC24)의 각각은, 예를 들면 두 개의 밸브와, 당해 두 개의 밸브 사이에 설치된 유량 제어기를 포함하고 있다. 유량 제어기는 예를 들면 매스 플로우 컨트롤러이다. 복수의 제 2 가스 소스(GS21 ~ GS24)는 각각, 복수의 제 2 유량 제어 유닛(FC21 ~ FC24)을 개재하여 공통 가스 라인(GL2)에 접속되어 있다. 이 공통 가스 라인(GL2)은 주변 도입부(52)에 접속되어 있다.
이와 같이, 플라즈마 처리 장치(10)에서는 복수의 제 1 가스 소스 및 복수의 제 1 유량 제어 유닛이 중앙 도입부(50) 전용으로 설치되어 있고, 이들 복수의 제 1 가스 소스 및 복수의 제 1 유량 제어 유닛과는 독립된 복수의 제 2 가스 소스 및 복수의 제 2 유량 제어 유닛이 주변 도입부(52) 전용으로 설치되어 있다. 따라서, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 가스의 종류, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 1 이상의 가스의 유량을 독립적으로 제어할 수 있고, 또한 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 종류, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 1 이상의 가스의 유량을 독립적으로 제어할 수 있다.
예를 들면 플라즈마 처리 장치(10)에서는, 주변 도입부(52)로부터 처리 공간(S)으로 도입하는 가스에서의 희가스의 유량에 대한 반응성 가스의 유량의 비를, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 가스에서의 희가스의 유량에 대한 반응성 가스의 유량의 비보다 크게 할 수 있다. 여기서 반응성 가스란, CF4 가스의 소스, Cl2 가스의 소스일 수 있다. 또한, 중앙 도입부(50)로부터 처리 공간(S)으로 도입되는 반응성 가스의 유량보다, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 반응성 가스의 유량을 많게 할 수 있다. 예를 들면, 중앙 도입부(50)로부터 희가스를 처리 공간(S)으로 도입하고, 반응성 가스를 주변 도입부(52)로부터 처리 공간(S)으로 도입하는 것이 가능하다. 구체적으로, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서, 주변 도입부(52)로부터 CF4 가스를 처리 공간(S)으로 도입하고, 중앙 도입부(50)로부터 Ar 가스를 도입해도 된다. 따라서, 플라즈마 처리 장치(10)에서는, 보다 많은 반응성 가스의 활성종을 실활(失活)시키지 않고 피처리체(W)의 엣지 영역으로 공급하는 것이 가능하다. 또한 플라즈마 처리 장치(10)에서는, 반응성 가스의 과잉의 해리, 특히 불소의 활성종을 발생시킬 수 있는 해리를 억제하는 것이 가능해진다.
일실시예에서는, 플라즈마 처리 장치(10)는, 도 7에 도시한 바와 같이 제어부(Cnt)를 더 구비할 수 있다. 제어부(Cnt)는 프로그램 가능한 컴퓨터 장치와 같은 제어기일 수 있다. 제어부(Cnt)는, 레시피에 기초하는 프로그램에 따라 플라즈마 처리 장치(10)의 각 부를 제어할 수 있다. 예를 들면 제어부(Cnt)는, 복수의 제 1 유량 제어 유닛(FC11 ~ FC14)에 제어 신호를 송출하여, 중앙 도입부(50)로 공급하는 가스 종류 및 가스의 유량을 조정할 수 있다. 또한 제어부(Cnt)는, 복수의 제 2 유량 제어 유닛(FC21 ~ FC24)에 제어 신호를 송출하여, 주변 도입부(52)로 공급하는 가스 종류 및 가스의 유량을 조정할 수 있다. 또한 제어부(Cnt)는, 마이크로파의 파워, RF 바이어스의 파워 및 ON/OFF, 그리고 처리 용기(12) 내의 압력을 제어하도록, 마이크로파 발생기(32), 고주파 전원(RFG), 배기 장치(30)에 제어 신호를 공급할 수 있다. 또한 제어부(Cnt)는, 히터(HT, HS, HC, 및 HE)의 온도를 조정하기 위하여, 이들 히터에 접속된 히터 전원에 제어 신호를 송출할 수 있다.
일실시예에서는, 주변 도입부(52)는 환상의 관(52p)을 더 포함한다. 이 관(52p)에는 복수의 주변 도입구(52i)가 형성되어 있다. 환상의 관(52p)은 예를 들면 석영으로 구성될 수 있다. 도 7에 도시한 바와 같이, 환상의 관(52p)은, 일실시예에서는 측벽(12a)의 내벽면을 따라 설치되어 있다. 환언하면, 환상의 관(52p)은, 유전체창(18)의 하면과 재치 영역(MR), 즉 피처리체(W)를 연결하는 경로 상에는 배치되어 있지 않다. 따라서, 환상의 관(52p)은 플라즈마의 확산을 저해하지 않는다. 또한, 환상의 관(52p)이 측벽(12a)의 내벽면을 따라 설치되어 있으므로, 당해 환상의 관(52p)의 플라즈마에 의한 소모가 억제되어, 당해 환상의 관(52p)의 교환 빈도를 감소시키는 것이 가능해진다. 또한 환상의 관(52p)은, 히터에 의한 온도 제어가 가능한 측벽(12a)을 따라 설치되어 있으므로, 주변 도입부(52)로부터 처리 공간(S)으로 도입되는 가스의 온도의 안정성을 향상시키는 것이 가능해진다.
또한 일실시예에서는, 복수의 주변 도입구(52i)는, 피처리체(W)의 엣지 영역을 향해 개구되어 있다. 즉 복수의 주변 도입구(52i)는, 피처리체(W)의 엣지 영역을 향해 가스를 분사하도록, 축선(Z)에 직교하는 평면에 대하여 경사져 있다. 이와 같이 주변 도입구(52i)가, 피처리체(W)의 엣지 영역을 향해 경사지도록 개구되어 있으므로, 당해 주변 도입구(52i)로부터 분사된 반응성 가스의 활성종은, 피처리체(W)의 엣지 영역을 직접적으로 향한다. 이에 의해, 반응성 가스의 활성종을 피처리체(W)의 엣지에 실활(失活) 시키지 않고 공급하는 것이 가능해진다. 그 결과, 피처리체(W)의 직경 방향에서의 각 영역의 처리 속도의 격차를 저감하는 것이 가능해진다.
이상 설명한 일실시예에 따른 플라즈마 에칭 방법에서는, 산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마에 의해 피에칭층(EL)의 자연 산화막(NOL)이 제거되므로, 피에칭층(EL)이 재산화되어 산화물계의 잔사가 생성되는 것이 방지된다. 또한, 산소를 포함하지 않는 제 2 처리 가스의 플라즈마에 의해 탄소계의 반응 생성물(R)이 제거된다. 그리고, 제 3 처리 가스의 플라즈마에 의해 피에칭층(EL)이 에칭된다. 이 에칭은, 산화물계의 잔사 및 탄소계의 반응 생성물(R)이 없는 상태에서, 재치대(20)에 고주파 바이어스 전력을 인가하지 않고 행해지므로, 높은 균일성으로 피에칭층(EL)이 등방성 에칭된다. 또한, 제 3 처리 가스의 플라즈마는 마이크로파를 이용하여 생성되므로, 고밀도의 라디칼 주체의 에칭을 실시할 수 있고, 그 결과 등방성 에칭을 촉진할 수 있다.
이하, 일실시예에 따른 플라즈마 에칭 방법의 평가를 위하여, 플라즈마 처리 장치(10)를 이용하여 행한 다양한 실험예에 대하여 설명한다.
(실험예 1 및 비교 실험예 1, 2)
실험예 1에서는, 플라즈마 처리 장치(10)를 이용하여 도 1에 나타낸 플라즈마 에칭 방법의 공정(ST2)을 실시하고, 공정(ST2)의 효과를 평가했다. 구체적으로 실험예 1에서는, 플라즈마 처리 장치(10)의 중앙 도입부(50) 및 주변 도입부(52)로부터 제 1 처리 가스로서 Ar 가스, CF4 가스를 각각 600 sccm, 12 sccm의 유량으로 처리 용기(12) 내로 공급하여 피처리체(W)를 플라즈마 에칭함으로써 피처리체(W)의 자연 산화막을 제거했다. 그리고, 실험예 1에 의해 얻어진 피처리체(W)의 표면을 X선 광 전자 분광법(XPS)에 의해 해석했다. 또한, 상술한 제 1 처리 가스에 O2 가스를 5 sccm, 9 sccm씩 첨가하여 동일한 피처리체(W)를 플라즈마 에칭한 것을 각각 비교 실험예 1, 2로 했다. 그리고, 실험예 1에 의해 얻어진 피처리체(W)와 비교 실험예 1, 2에 의해 얻어진 피처리체(W) 및 공정(ST1)에서 준비된 초기 상태의 피처리체(W)를 비교했다. 실험예 1 및 비교 실험예 2, 3에서, 그 외의 처리 조건은 이하와 같이 했다.
(실험예 1 및 비교 실험예 1, 2에서의 공정(ST2)의 처리 조건)
처리 용기(12) 내의 압력 : 20 mT(2.666 Pa)
마이크로파 : 2.45 GHz, 1000 W
고주파 바이어스 전력 : 13.65 MHz, 50 W
처리 시간 : 20 초
실험예 1 및 비교 실험예 1, 2에 의해 얻어진 피처리체(W)의 XPS에 의한 측정 결과를 도 13a 및 도 13b에 나타낸다. 도 13a는 피처리체(W)의 표면에서의 C의 1s 궤도의 XPS 스펙트럼을 나타내고 있고, 도 13b는 피처리체(W)의 표면에서의 O의 1s 궤도의 XPS 스펙트럼을 나타내고 있다. 도 13a에 나타낸 바와 같이, 실험예 1에 의해 얻어진 피처리체(W)에는, 초기 상태의 피처리체(W) 및 비교 실험예 1, 2에 의해 얻어진 피처리체(W)와 비교하여 탄화물이 많이 존재하는 것이 확인되었다. 이는, 처리 가스에 O2가 첨가되어 있지 않은 실험예 1에서는, 공정(ST2)의 브레이크 스루 공정에서 탄소계의 반응 생성물이 많이 발생하고, 피처리체(W)의 표면에 부착했기 때문이라고 추측된다. 한편 도 13b에 나타낸 바와 같이, 실험예 1에 의해 얻어진 피처리체(W)에는, 초기 상태의 피처리체(W) 및 비교 실험예 1, 2에 의해 얻어진 피처리체(W)와 비교하여 산화물이 감소하고 있는 것이 확인되었다. 이 결과로부터, 실험예 1에서는 피처리체(W)의 표면으로부터 자연 산화물이 적절히 제거되고, 또한 산화물이 피처리체(W)의 표면에 생성되기 어려운 것이 확인되었다.
(실험예 2 및 비교 실험예 3)
실험예 2에서는, 플라즈마 처리 장치(10)를 이용하여 일실시예에 따른 플라즈마 에칭 방법의 공정(ST2)의 브레이크 스루 공정 후에 공정(ST3)을 실시하고, 공정(ST3)의 효과를 평가했다. 구체적으로 실험예 2에서는, 플라즈마 처리 장치(10)의 중앙 도입부(50) 및 주변 도입부(52)로부터 제 2 처리 가스로서 Ar 가스 및 Cl2 가스를 처리 용기(12) 내로 공급하여 피처리체(W)를 플라즈마 에칭함으로써 피처리체(W) 표면에 부착한 탄소계의 반응 생성물을 제거했다. 그 후에, 공정(ST4)의 메인 에칭을 실시하여 얻어진 피처리체(W)의 표면을 X선 광 전자 분광법(XPS)에 의해 해석했다. 또한, 비교 실험예 3에서 브레이크 스루 공정 후에 공정(ST3)을 실시하지 않고 공정(ST4)의 메인 에칭을 실시했다. 그리고, 실험예 2에 의해 얻어진 피처리체(W)와 비교 실험예 3에 의해 얻어진 피처리체(W) 및 공정(ST1)에서 준비된 초기 상태의 피처리체(W)를 비교했다. 실험예 2 및 비교 실험예 3에서 그 외의 처리 조건은 이하와 같이 했다.
(실험예 2 및 비교 실험예 3에서의 공정(ST2)의 처리 조건)
처리 용기(12) 내의 압력 : 20 mT(2.666 Pa)
마이크로파 : 2.45 GHz, 2000 W
고주파 바이어스 전력 : 13.65 MHz, 75 W
Ar 가스의 유량 : 600 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 20 초
(실험예 2에서의 공정(ST3)의 처리 조건)
처리 용기(12) 내의 압력 : 20 mT(2.666 Pa)
마이크로파 : 2.45 GHz, 2000 W
고주파 바이어스 전력 : 13.65 MHz, 75 W
Ar 가스의 유량 : 600 sccm
Cl2 가스의 유량 : 32 sccm
처리 시간 : 10 초
(실험예 2 및 비교 실험예 3에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
N2 가스의 유량 : 500 sccm
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 20 초
실험예 2 및 비교 실험예 3에 의해 얻어진 피처리체(W)의 XPS에 의한 측정 결과를 도 14a ~ 도 15에 나타낸다. 도 14a는 피처리체(W)의 표면에서의 C의 1s 궤도의 XPS 스펙트럼을 나타내고 있고, 도 14b는 피처리체(W)의 표면에서의 O의 1s 궤도의 XPS 스펙트럼을 나타내고 있다. 도 15는 피처리체(W)의 표면에서의 Si의 2p 궤도의 XPS 스펙트럼을 나타내고 있다. 도 14a에 나타낸 바와 같이, 실험예 2에 의해 얻어진 피처리체(W)에는, 비교 실험예 3에 의해 얻어진 피처리체(W)와 비교하여 탄화물이 크게 감소하고 있고, 초기 상태의 피처리체(W)와 동일한 정도의 탄화물의 존재가 확인되었다. 이 결과로부터, 공정(ST3)에 의해 공정(ST2)에서 발생한 탄소계의 반응 생성물의 대부분을 제거할 수 있었던 것이 확인되었다. 또한 도 14b에 나타낸 바와 같이, 실험예 2에 의해 얻어진 피처리체(W)는, 초기 상태의 피처리체(W)와 비교하여 산화물이 크게 감소하고 있고, 비교 실험예 3에 의해 얻어진 피처리체(W)와 동일한 정도의 산화물의 존재가 확인되었다. 그 결과로부터, 공정(ST3)에 의해 피처리체(W)가 더 이상 산화되지 않는 것이 확인되었다. 또한 도 15에 나타낸 바와 같이, 실험예 2에 의해 얻어진 피처리체(W)는, 초기 상태의 피처리체(W)와 비교하여 SiO2가 감소하고 있고, Si의 존재량은 유지되어 있는 것이 확인되었다. 이 결과로부터, 공정(ST3)을 포함하는 일실시예에 따른 플라즈마 에칭 방법에서는, 피처리체(W)로부터 자연 산화막(NOL)이 선택적으로 제거되어 있는 것이 확인되었다.
(실험예 3 ~ 6)
실험예 3 ~ 6에서는, 처리 용기(12) 내로 공급되는 마이크로파 전력을 파라미터로서 다양하게 변경하여, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)을 실시했다. 그리고, 실험예 3 ~ 6에 의해 얻어진 피처리체(W)의 표면을 X선 광 전자 분광법(XPS)에 의해 해석했다. 또한 실험예 3 ~ 6에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 3에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
N2 가스의 유량 : 500 sccm
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 20 초
(실험예 4에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 2000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Ar 가스의 유량 : 200 sccm
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 30 초
(실험예 5에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 1500 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Ar 가스의 유량 : 200 sccm
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 40 초
(실험예 6에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 1000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Ar 가스의 유량 : 200 sccm
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 60 초
실험예 3 ~ 6에 의해 얻어진 피처리체(W)의 XPS에 의한 측정 결과를 도 16에 나타낸다. 도 16은 피처리체(W)의 표면에서의 O의 1s 궤도의 XPS 스펙트럼을 나타내고 있다. 도 16에 나타낸 바와 같이, 마이크로파 전력을 저하시킬수록, 피처리체(W)의 표면에 존재하는 산화물이 감소하는 것이 확인되었다. 이 산화물은, 공정(ST4)의 메인 에칭에서 발생하는 SiO2에 유래하는 산화물계의 잔사라고 추정된다.
또한, 도 17은 실험예 4 ~ 6에 의해 얻어진 피처리체(W)의 중심부 및 주연부에서의 LV비를 나타낸 그래프이다. 도 17에 나타낸 바와 같이, 마이크로파 발생기(32)로부터 공급되는 마이크로파 전력을 저하시킴으로써, 피처리체의 중심부 및 주연부의 어느 쪽에서도 LV비가 향상되는 것이 확인되었다. 도 16 및 도 17에 나타낸 결과로부터, 마이크로파 발생기(32)로부터 공급되는 마이크로파 전력을 1000 W ~ 1500 W의 범위 내로 설정함으로써 피처리체(W)에 발생하는 산화물계의 잔사를 억제할 수 있고, 또한 LV비를 향상시킬 수 있는 것이 확인되었다. 또한, 마이크로파 전력을 1500 W보다 크게 설정하면 산화물계의 잔사의 영향에 의해 디바이스의 성능이 저하되는 경우가 있고, 또한 마이크로파 전력을 1000 W보다 작게 하면 플라즈마의 생성이 곤란해지는 것이 상정된다.
(실험예 7 ~ 9)
실험예 7 ~ 9에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 처리 가스에 첨가되는 N2 가스의 유량을 파라미터로서 다양하게 변경하여, 피처리체(W)에 발생하는 산화물계의 잔사의 양을 평가했다. 구체적으로 실험예 7 ~ 9에서는, 처리 가스에 첨가되는 N2 가스의 유량을 각각 500 sccm, 100 sccm, 0 sccm로 했다. 그리고, 실험예 7 ~ 9에 의해 얻어진 피처리체(W)의 표면을 X선 광 전자 분광법(XPS)에 의해 해석했다. 또한, 실험예 7 ~ 9에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 7 ~ 9에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 20 초
실험예 7 ~ 9에 의해 얻어진 피처리체(W)의 XPS에 의한 측정 결과를 도 18에 나타낸다. 도 18은 피처리체(W)의 표면에서의 O의 1s 궤도의 XPS 스펙트럼을 나타내고 있다. 도 18에 나타낸 바와 같이, 공정(ST4)에서 처리 가스에 첨가되는 N2 가스의 유량이 작을수록, 공정(ST4)에서 피처리체(W)에 발생하는 산화물계의 잔사의 양이 감소하는 것이 확인되었다.
(실험예 10 ~ 13)
실험예 10 ~ 13에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 처리 가스에 첨가되는 캐리어 가스의 종류 및 유량을 다양하게 변경하여, 피처리체(W)에 발생하는 산화물계의 잔사의 양을 평가했다. 구체적으로 실험예 10에서는, 공정(ST4)에서 처리 가스에 N2 가스를 500 sccm의 유량으로 첨가했다. 실험예 11, 12에서는, 공정(ST4)에서 처리 가스에 N2 가스를 첨가하지 않고, 그 대신에 Ar 가스를 440 sccm의 유량으로 첨가했다. 실험예 13에서는, 공정(ST4)에서 처리 가스에 N2 가스를 첨가하지 않고, 그 대신에 Ar 가스를 200 sccm의 유량으로 첨가했다. 또한, 실험예 10, 11에서는 마이크로파 발생기(32)로부터 3000 W의 마이크로파 전력을 공급하고, 실험예 12, 13에서는 마이크로파 발생기(32)로부터 2000 W의 마이크로파 전력을 공급했다. 그리고, 실험예 10 ~ 13에 의해 얻어진 피처리체(W)의 표면을 X선 광 전자 분광법(XPS)에 의해 해석했다. 또한, 실험예 10 ~ 13에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 10 ~ 13에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Cl2 가스의 유량 : 120 sccm
CF4 가스의 유량 : 12 sccm
처리 시간 : 20 초(실험예 10, 11), 30 초(실험예 12, 13)
실험예 10 ~ 13에 의해 얻어진 피처리체(W)의 XPS에 의한 측정 결과를 도 19에 나타낸다. 도 19는 피처리체(W)의 표면에서의 O의 1s 궤도의 XPS 스펙트럼을 나타내고 있다. 도 19에 나타낸 바와 같이, 공정(ST4)에서 처리 가스에 N2 가스를 첨가하지 않고, Ar 가스를 캐리어 가스로서 첨가하면, 공정(ST4)에서 피처리체(W)에 발생하는 산화물계의 잔사의 양이 감소하는 것이 확인되었다. 또한, 공정(ST4)에서 피처리체(W)에 발생하는 산화물계의 잔사의 양은 처리 가스에 첨가되는 Ar 가스의 유량에도 의존하고, Ar 가스의 유량이 작을수록 산화물계의 잔사의 양이 감소하는 것이 확인되었다.
(실험예 14 ~ 16)
실험예 14 ~ 16에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 처리 용기(12) 내의 압력을 파라미터로서 다양하게 변경하여, 형성된 리세스 영역(REC)의 형상을 평가했다. 구체적으로 실험예 14 ~ 16에서는, 처리 용기(12) 내의 압력을 각각 20 mT(2.66 Pa), 100 mT(13.33 Pa), 200 mT(26.66 Pa)로 하여 공정(ST4)의 메인 에칭을 실시했다. 또한 실험예 14 ~ 16에서는, 처리 시간을 각각 45 초, 10 초, 20 초로 했다. 또한, 실험예 14 ~ 16에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 14 ~ 16에서의 공정(ST4)의 처리 조건)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
N2 가스의 유량 : 400 sccm
Cl2 가스의 유량 : 240 sccm
CF4 가스의 유량 : 12 sccm
도 20은, 실험예 14 ~ 16에 의해 얻어진 피처리체(W)의 리세스 영역의 형상을 도시한 도이다. 도 20에서는, 실험예 14 ~ 16에 의해 얻어진 피처리체(W)의 리세스 영역(REC)의 모식도와 그 리세스 영역(REC)의 치수를 도시하고 있다. 도 20에 도시한 바와 같이, 공정(ST4)에서 처리 용기 내의 압력을 변화시켜 메인 에칭을 함으로써, 리세스 영역(REC)의 형상을 제어할 수 있는 것이 확인되었다. 구체적으로, 실험예 14에 의해 얻어진 피처리체(W)에서는 대략 원형의 단면 형상을 가지는 리세스 영역(REC)이 형성되었다. 이에 대하여, 실험예 15에 의해 얻어진 피처리체(W)에 대하여 리세스 영역(REC)의 측면이 그 저면에 대하여 대략 수직으로 세워져 설치되는 것과 같은 형상을 이루는 리세스 영역(REC)이 형성되었다. 실험예 16에 의해 얻어진 피처리체(W)에서 리세스 영역(REC)의 측면이 그 저면에 대하여 경사지는 것과 같은 형상을 이루는 리세스 영역(REC)이 형성되었다. 또한, 도 20에 도시한 결과로부터 공정(S4)에서 처리 용기 내의 압력이 크면, 리세스 영역(REC)의 LV비가 향상되는 경향이 있는 것이 확인되었다. 또한 도 21은, 압력과 횡 방향의 에칭 레이트 및 LV비와의 관계를 나타낸 그래프이다. 도 21에 나타낸 바와 같이, 100 mT보다 작은 압력에서는 횡 방향으로 에칭이 진행되기 어려운 것이 확인되었다.
(실험예 17, 18)
실험예 17, 18에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 처리 용기 내의 압력을 파라미터로서 다양하게 변경하여, 형성된 리세스 영역의 형상 및 마스크에 대한 선택비를 평가했다. 구체적으로 실험예 17, 18에서는, 처리 용기 내의 압력을 각각 200 mT(26.66 Pa), 400 mT(53.32 Pa)로 하여 공정(ST4)의 메인 에칭을 실시했다. 또한, 실험예 17, 18에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 17, 18에서의 공정(ST4)의 처리 조건)
마이크로파 : 2.45 GHz, 1000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
Ar 가스의 유량 : 880 sccm
CF4 가스의 유량 : 53 sccm
처리 시간 : 40 초
그리고, 실험예 17, 18에 의해 얻어진 피처리체(W)에서의 리세스 영역(REC)의 형상 및 마스크에 대한 선택비를 계측했다. 도 22a 및 도 22b는, 공정(ST4)에서의 처리 용기 내의 압력과 리세스 영역(REC)의 LV비 및 마스크 로스와의 관계를 나타낸 그래프이다. 여기서 마스크 로스는, 공정(ST4)의 에칭에 의해 제거된 마스크(M)의 두께를 나타내고 있다. 도 22a는 피처리체(W)의 중심부에서의 LV비 및 마스크 로스를 나타낸 그래프이며, 도 22b는 피처리체(W)의 주연부에서의 LV비 및 마스크 로스를 나타낸 그래프이다. 도 22a 및 도 22b에 나타낸 바와 같이, 압력을 200 mT에서 400 mT로 높임으로써 LV비가 향상되고, 또한 마스크(M)에 대한 선택비가 향상되어 마스크 로스가 감소하는 것이 확인되었다. 도 20 ~ 도 22b에 나타낸 결과로부터, 공정(ST4)에서 처리 용기 내의 압력을 100 mTorr ~ 400 mTorr의 범위 내로 설정함으로써, 마스크에 대하여 높은 선택비로 피에칭층을 에칭할 수 있고, 또한 LV비를 향상시킬 수 있는 것이 확인되었다.
(실험예 19)
실험예 19에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 반응성 가스를 변경했을 경우에 형성된 리세스 영역(REC)의 형상을 평가했다. 구체적으로 실험예 19에서는, 처리 가스에 CF4 가스를 첨가하지 않고, Cl2 가스를 반응성 가스로서 첨가하여 공정(ST4)의 메인 에칭을 실시했다. 실험예 19에서의 처리 조건은 이하와 같이 했다.
(실험예 19에서의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 3000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
N2 가스의 유량 : 400 ccm
Cl2 가스의 유량 : 240 sccm
처리 시간 : 20 초
도 23은, 실험예 19에 의해 얻어진 피처리체(W)의 리세스 영역(REC)의 형상을 도시한 도이다. 도 23에서는, 실험예 19에 의해 얻어진 피처리체(W)의 리세스 영역(REC)의 모식도와 그 리세스 영역(REC)의 LV비를 도시하고 있다. 도 23에 도시한 바와 같이, 반응성 가스로서 CF4 가스 대신에 Cl2 가스를 이용하여 메인 에칭을 실시한 경우에는, 피에칭층의 횡 방향으로 에칭이 진행되지 않는 것이 확인되었다.
(실험예 20, 21)
실험예 20, 21에서는, 일실시예에 따른 플라즈마 에칭 방법의 공정(ST4)에서 처리 가스의 유량비를 변경했을 경우의 에칭 영역의 형상에 대하여 평가했다. 구체적으로 실험예 20에서는, 처리 가스로서 Ar 가스와 CF4 가스를 880 : 53의 유량비로 처리 용기 내로 공급했다. 한편 실험예 21에서는, 처리 가스로서 Ar 가스와 CF4 가스를 880 : 22의 유량비로 처리 용기 내로 공급했다. 또한, 실험예 21, 22에서 전공정인 공정(ST2), 공정(ST3)의 처리 조건은 동일하게 하고, 공정(ST4)에서의 그 외의 조건은 이하에 나타낸 대로 했다.
(실험예 20, 21에서의 공정(ST4)의 처리 조건)
처리 용기(12) 내의 압력 : 200 mT(26.66 Pa)
마이크로파 : 2.45 GHz, 1000 W
고주파 바이어스 전력 : 13.65 MHz, 0 W
처리 시간 : 30 초
도 24a는, 실험예 20에 의해 얻어진 피처리체(W)의 중심부에서의 리세스 영역(REC)의 형상을 도시한 모식도이다. 도 24b는, 실험예 21에 의해 얻어진 피처리체(W)의 중심부에서의 리세스 영역(REC)의 형상을 도시한 모식도이다. 도 24a, 도 24b에 도시한 바와 같이, 실험예 21에 의해 얻어진 피처리체(W)는, 실험예 20에 의해 얻어진 피처리체(W)와 비교하여 에칭의 균일성이 악화되는 것이 확인되었다. 이 결과로부터, 공정(ST4)에서는, Ar 가스와 CF4 가스와의 유량비를 880 : 53으로 설정함으로써, 높은 균일성으로 피에칭층을 에칭할 수 있는 것이 확인되었다. 또한, 실험예의 설명은 생략하지만, Ar 가스와 CF4 가스와의 유량비를 유지한 상태에서, 처리 가스 전체의 유량을 증가시킴으로써, 메인 에칭의 면내 균일성의 제어성을 향상시킬 수 있는 것이 확인되었다.
이상, 다양한 실시예에 대하여 설명했는데, 상술한 실시예에 한정되지 않고 다양한 변형 태양을 구성 가능하다.
10 : 플라즈마 처리 장치
12 : 처리 용기
14 : 안테나
16 : 동축 도파관
18 : 유전체창
20 : 재치대
22 : 플레이트
24 : 정전 척
26 : 배플판
28 : 배기관
30 : 배기 장치
32 : 마이크로파 발생기
34 : 튜너
36 : 도파관
38 : 모드 변환기
40 : 냉각 재킷
42 : 유전체판
44 : 슬롯판
50 : 중앙 도입부
52 : 주변 도입부
180 : 평탄면
181 : 오목부
Cnt : 제어부
DG : 더미 게이트
E : 반도체층
EL : 피에칭층
ER : 에칭 영역
M : 마스크
NOL : 자연 산화막
R : 반응 생성물
REC : 리세스 영역
RFG : 고주파 전원
SP : 스페이서
W : 피처리체
Z : 축선

Claims (5)

  1. 실리콘을 포함하는 피에칭층의 플라즈마 에칭 방법으로서,
    상기 피에칭층을 가지는 피처리체를 처리 용기 내에 준비하는 공정과,
    산소를 포함하지 않고, 플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 1 처리 가스의 플라즈마를 생성하고, 상기 피에칭층의 표면의 산화막을 제거하는 공정과,
    산소를 포함하지 않는 제 2 처리 가스의 플라즈마를 생성하고, 상기 산화막을 제거하는 공정에서 생성된 탄소계의 반응 생성물을 제거하는 공정과,
    플루오르 카본 가스 또는 플루오르 하이드로 카본 가스를 포함하는 제 3 처리 가스의 플라즈마를 마이크로파를 이용하여 생성하고, 상기 피처리체를 재치하는 재치대를 구성하는 하부 전극에 고주파 바이어스 전력을 인가하지 않고 상기 피에칭층을 에칭하는 공정을 포함하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 피처리체는, 상기 피에칭층과 이 피에칭층 상에 설치된 더미 게이트를 가지고,
    상기 피에칭층을 에칭하는 공정에서는, 상기 더미 게이트의 하방에 위치하는 피에칭층의 일부를 제거하는 플라즈마 에칭 방법
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 피에칭층을 에칭하는 공정에서는, 1000 W ~ 1500 W의 범위 내의 마이크로파 전력을 공급하는 플라즈마 에칭 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 피에칭층을 에칭하는 공정에서는, 상기 처리 용기 내를 100 mTorr ~ 400 mTorr의 범위 내의 압력으로 설정하는 플라즈마 에칭 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 제 3 처리 가스는 N2를 포함하지 않고, Ar를 포함하는 플라즈마 에칭 방법.
KR1020140054025A 2013-05-08 2014-05-07 플라즈마 에칭 방법 KR102185192B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-098762 2013-05-08
JP2013098762A JP2014220387A (ja) 2013-05-08 2013-05-08 プラズマエッチング方法

Publications (2)

Publication Number Publication Date
KR20140132688A true KR20140132688A (ko) 2014-11-18
KR102185192B1 KR102185192B1 (ko) 2020-12-01

Family

ID=51864018

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140054025A KR102185192B1 (ko) 2013-05-08 2014-05-07 플라즈마 에칭 방법

Country Status (4)

Country Link
US (1) US9412607B2 (ko)
JP (1) JP2014220387A (ko)
KR (1) KR102185192B1 (ko)
TW (1) TWI633598B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180099565A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
KR20200010099A (ko) * 2018-07-20 2020-01-30 에이에스엠 아이피 홀딩 비.브이. 유전체 재료의 식각을 위한 사전 세척

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI782220B (zh) 2015-09-22 2022-11-01 美商應用材料股份有限公司 清洗方法
US10242885B2 (en) 2017-05-26 2019-03-26 Applied Materials, Inc. Selective dry etching of metal films comprising multiple metal oxides

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001732A1 (en) * 1998-05-08 2001-05-24 Akira Mitsuiki Process for fabricating semiconductor device without etching residue produced during etching to oxide layer
JP2006522486A (ja) 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法
JP2007149812A (ja) * 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法
US20090032880A1 (en) * 2007-08-03 2009-02-05 Applied Materials, Inc. Method and apparatus for tunable isotropic recess etching of silicon materials
KR20130009535A (ko) * 2011-07-13 2013-01-23 가부시키가이샤 히다치 하이테크놀로지즈 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235643B1 (en) * 1999-08-10 2001-05-22 Applied Materials, Inc. Method for etching a trench having rounded top and bottom corners in a silicon substrate
JP4176365B2 (ja) * 2002-03-25 2008-11-05 東京エレクトロン株式会社 プラズマエッチング方法
US6992011B2 (en) * 2003-01-15 2006-01-31 Tokyo Electron Limited Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
CN100334693C (zh) * 2004-05-21 2007-08-29 中国科学院微电子研究所 15－50纳米线宽多晶硅栅的刻蚀方法
US7794616B2 (en) * 2004-08-09 2010-09-14 Tokyo Electron Limited Etching gas, etching method and etching gas evaluation method
US20080286978A1 (en) * 2007-05-17 2008-11-20 Rong Chen Etching and passivating for high aspect ratio features
KR100950470B1 (ko) * 2007-06-22 2010-03-31 주식회사 하이닉스반도체 반도체 메모리소자의 스토리지전극 형성방법
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
KR100971414B1 (ko) * 2008-04-18 2010-07-21 주식회사 하이닉스반도체 스트레인드 채널을 갖는 반도체 소자 및 그 제조방법
KR100875180B1 (ko) * 2008-07-10 2008-12-22 주식회사 동부하이텍 반도체 소자의 제조 방법
JP5530088B2 (ja) * 2008-10-20 2014-06-25 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR101033354B1 (ko) * 2008-10-23 2011-05-09 주식회사 동부하이텍 반도체 소자의 미세패턴 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010001732A1 (en) * 1998-05-08 2001-05-24 Akira Mitsuiki Process for fabricating semiconductor device without etching residue produced during etching to oxide layer
JP2006522486A (ja) 2003-04-03 2006-09-28 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ＦｉｎＦＥＴデバイス中のゲートを形成する方法、およびこのＦｉｎＦＥＴデバイスのチャネル領域中のフィンを薄くする方法
JP2007149812A (ja) * 2005-11-25 2007-06-14 Sony Corp 半導体装置の製造方法
US20090032880A1 (en) * 2007-08-03 2009-02-05 Applied Materials, Inc. Method and apparatus for tunable isotropic recess etching of silicon materials
KR20130009535A (ko) * 2011-07-13 2013-01-23 가부시키가이샤 히다치 하이테크놀로지즈 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180099565A (ko) * 2017-02-28 2018-09-05 도쿄엘렉트론가부시키가이샤 처리 방법 및 플라즈마 처리 장치
KR20200010099A (ko) * 2018-07-20 2020-01-30 에이에스엠 아이피 홀딩 비.브이. 유전체 재료의 식각을 위한 사전 세척

Also Published As

Publication number Publication date
KR102185192B1 (ko) 2020-12-01
US9412607B2 (en) 2016-08-09
US20140332372A1 (en) 2014-11-13
TWI633598B (zh) 2018-08-21
TW201515089A (zh) 2015-04-16
JP2014220387A (ja) 2014-11-20

Similar Documents

Publication Publication Date Title
KR20190026589A (ko) 에칭 방법
KR102364434B1 (ko) 에칭 방법
KR102099408B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR102094833B1 (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
KR20150020093A (ko) 에칭 방법
KR102363778B1 (ko) 에칭 방법
CN110544628A (zh) 对膜进行蚀刻的方法和等离子体处理装置
JP6521848B2 (ja) エッチング方法
US20230215707A1 (en) Method for etching film and plasma processing apparatus
KR20160117220A (ko) 에칭 방법
KR101755077B1 (ko) 산화실리콘으로 구성된 영역을 선택적으로 제거하는 방법 및 플라즈마 처리 장치
US10553442B2 (en) Etching method
KR102185192B1 (ko) 플라즈마 에칭 방법
KR102305374B1 (ko) 실리콘층을 에칭하는 방법 및 플라즈마 처리 장치
KR102183566B1 (ko) 에칭 방법
JP6504827B2 (ja) エッチング方法
KR102661835B1 (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
KR20160140469A (ko) 에칭 방법
TWI818953B (zh) 被加工物之處理方法
US11328909B2 (en) Chamber conditioning and removal processes
KR20150027715A (ko) 플라즈마 처리 방법
US20220199415A1 (en) Substrate processing method
CN116364540A (zh) 基板处理设备和基板处理方法
JP2014192333A (ja) ハードマスクを形成する方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant