KR20140125986A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20140125986A
KR20140125986A KR1020130043885A KR20130043885A KR20140125986A KR 20140125986 A KR20140125986 A KR 20140125986A KR 1020130043885 A KR1020130043885 A KR 1020130043885A KR 20130043885 A KR20130043885 A KR 20130043885A KR 20140125986 A KR20140125986 A KR 20140125986A
Authority
KR
South Korea
Prior art keywords
instruction
cell array
memory cell
storage unit
word line
Prior art date
Application number
KR1020130043885A
Other languages
English (en)
Other versions
KR101976452B1 (ko
Inventor
김준우
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130043885A priority Critical patent/KR101976452B1/ko
Priority to US14/258,206 priority patent/US9437255B2/en
Publication of KR20140125986A publication Critical patent/KR20140125986A/ko
Application granted granted Critical
Publication of KR101976452B1 publication Critical patent/KR101976452B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 기술은 워드라인 디스터번스로 인하여 셀 데이터가 손상되는 것을 방지할 수 있는 반도체 장치 및 그 동작 방법을 제공한다.
본 기술에 의한 반도체 장치는 메모리 셀 어레이에 제공되는 제 1 명령의 개수를 누적하는 저장부, 제 1 명령을 수신하면 저장부의 값과 임계점을 비교한 결과에 따라 메모리 셀 어레이에 포함된 하나 또는 둘 이상의 워드라인을 활성화하는 제 2 명령을 생성하는 제어부 및 제 1 명령 또는 제 2 명령을 선택하여 메모리 셀 어레이에 제공하는 선택부를 포함한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치에 관한 것이다. 보다 구체적으로 본 발명은 셀의 데이터가 손상되는 것을 방지할 수 있는 반도체 장치에 관한 것이다.
반도체 메모리 장치의 집적도가 증가하면서 워드라인 사이의 커플링 효과가 증대되고 있다. 이에 따라 워드라인이 활성화 상태와 비활성화 상태를 토글링하는 회수가 증가하는 경우 워드라인 사이의 커플링 효과로 인하여 인접한 워드라인에 연결된 셀의 데이터가 손상되는 현상이 발생하고 있다.
예를 들어 디램의 경우에는 워드라인이 토글링하면서 발생한 전자기파가 인접한 워드라인에 연결된 셀의 커패시터에 전자를 유입시키거나 커패시터로부터 전자를 유출시킴으로써 데이터를 손상시키고 있다.
이러한 워드라인 디스터번스(wordline disturbance) 문제는 종래의 기술을 통해서는 해결할 수 없다. 예를 들어 디램의 경우에 리프레시 주기 이전에도 워드라인 디스터번스에 의해 셀의 데이터가 손상될 수 있어 리프레시를 통한 해결이 불가능하다.
본 발명은 셀 데이터가 손상되는 것을 방지할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 의한 반도체 장치는 메모리 셀 어레이에 제공되는 제 1 명령의 개수를 누적하는 저장부, 제 1 명령을 수신하면 저장부의 값과 임계점을 비교한 결과에 따라 메모리 셀 어레이에 포함된 하나 또는 둘 이상의 워드라인을 활성화하는 제 2 명령을 생성하는 제어부 및 제 1 명령 또는 제 2 명령을 선택하여 메모리 셀 어레이에 제공하는 선택부를 포함할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서, 제 1 명령은 메모리 셀 어레이에 포함되는 제 1 워드라인을 활성화하는 명령이고, 하나 또는 둘 이상의 워드라인은 제 1 워드라인에 인접할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 제어부는 저장부의 값이 임계점을 초과하는 경우 제 2 명령을 생성하고, 제 2 명령이 메모리 셀 어레이에 제공되도록 선택부를 제어할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 제어부는 제 2 명령이 수행된 이후 제 1 명령이 메모리 셀 어레이에 제공되도록 선택부를 제어할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서, 제어부는 제 1 명령을 임시 저장하는 버퍼를 더 포함할 수 있다.
본 발명의 실시예에 의한 반도체 장치는 프로세서 코어로부터 메모리 셀 어레이에 전달되는 읽기 또는 쓰기 요청들의 순서를 정하는 중재 블록 및 중재 블록에서 선택된 요청에 대하여 제 1 명령을 생성하는 명령 생성부를 더 포함할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 제어부는 제 2 명령을 수행하기 전에 중재 블록의 동작을 정지하도록 제어하고 제 2 명령을 수행한 이후 중재 블록의 동작을 재개하도록 제어할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 저장부는 다수의 하위 저장부를 포함하고 다수의 하위 저장부 각각은 메모리 셀 어레이의 주소 영역을 다수의 그룹으로 분할하여 각 그룹에 대한 제 1 명령의 개수를 누적하여 저장할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 제어부는 수신된 제 1 명령에 대응하는 하위 저장부의 값을 선택하여 임계점과 비교할 수 있다.
본 발명의 실시예에 의한 반도체 장치는 제 2 저장부를 더 포함하고, 제어부는 하위 저장부의 값이 임계점을 초과하는 경우 제 2 명령이 수행될 워드라인이 속하는 그룹과 주소 정보를 제 2 저장부에 저장할 수 있다.
본 발명의 실시예에 의한 반도체 장치에서 제어부는 제 2 저장부에 저장된 워드라인 주소가 속하는 그룹이 유휴 상태인 경우 워드라인에 대하여 제 2 명령을 생성하고, 제 2 명령이 메모리 셀 어레이에 제공되도록 선택부를 제어할 수 있다.
본 발명의 실시예에 의한 반도체 메모리 장치는 메모리 셀 어레이, 메모리 제어기로부터 메모리 셀 어레이에 제공되는 제 1 명령의 개수를 누적하는 저장부, 저장부의 값과 임계점을 비교한 결과에 따라 메모리 셀 어레이에 포함된 하나 또는 둘 이상의 워드라인을 활성화하는 제 2 명령을 생성하는 제어부 및 제 1 명령 또는 제 2 명령을 선택하여 메모리 셀 어레이에 제공하는 선택부를 포함할 수 있다.
본 발명의 실시예에 의한 반도체 장치를 통해 셀 데이터가 손상되는 문제를 해결할 수 있다. 본 발명의 실시예에 의한 반도체 장치는 워드라인 접근 회수를 감시하기 위하여 필요한 저장 공간의 크기를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 메모리 컨트롤러를 나타내는 블록도.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치를 나타내는 블록도.
도 3은 도 1, 도 2의 반도체 장치의 동작을 나타내는 순서도.
도 4는 본 발명의 다른 실시예에 의한 메모리 컨트롤러를 나타내는 블록도.
도 5는 본 발명의 다른 실시예에 의한 반도체 메모리 장치를 나타내는 블록도.
도 6은 도 4, 5의 제 1 레지스터를 나타내는 블록도.
도 7, 8은 도 4, 5의 반도체 장치의 동작을 나타내는 순서도.
이하에서는 첨부한 도면을 참조하여 본 발명에 의한 실시예를 개시한다. 이하의 개시에서 동일한 참조 번호는 실질적으로 동일하거나 대등한 구성요소를 지시한다.
이하에서 반도체 메모리 장치는 워드라인이 포함된 메모리 셀 어레이를 포함하는 기억 장치로서 워드라인 디스터번스 문제가 발생하는 것이면 충분하며 특정한 종류의 것으로 한정되는 것은 아니다. 따라서 반도체 메모리 장치는 예를 들어 디램과 같은 휘발성 메모리 장치일 수도 있고 MRAM, STT-RAM, 플래시 메모리, PCRAM, ReRAM과 같은 비휘발성 메모리 장치일 수도 있다.
도 1은 본 발명의 일 실시예에 의한 메모리 컨트롤러(100)를 나타내는 블록도이다.
본 실시예에서 메모리 컨트롤러(100)는 메모리 컨트롤러 그 자체이거나 이를 포함하는 프로세서 등의 다른 반도체 장치를 포괄하여 지칭하는 것이다.
본 실시예에 의한 메모리 컨트롤러(100)는 로우 접근 제어기(110) 및 레지스터(120)를 포함한다.
또한 본 실시예에 의한 메모리 컨트롤러(100)는 외부 요청을 일시 저장하는 요청 버퍼(10), 요청된 주소를 메모리 셀 어레이(2)의 주소로 변환하는 주소 매핑 블록(20), 다수의 외부 요청이 있는 경우 그 처리 순서를 결정하는 중재 블록(30), 요청에 따라 반도체 메모리 장치(1)를 제어할 제어 명령을 생성하는 명령 생성부(40), 반도체 메모리 장치(1)의 리프레시 동작을 제어하는 리프레시 제어기(50), 데이터를 임시 저장하는 데이터 버퍼(60) 및 메모리 셀 어레이(2)에 데이터 패리티를 부가하여 저장하고 패리티를 이용하여 메모리 셀 어레이(2)로부터 출력된 데이터에 오류가 존재하는지 판단하는 ECC 블록(70)을 더 포함할 수 있다.
요청 버퍼(10), 주소 매핑 블록(20), 중재 블록(30), 명령 생성기(40), 리프레시 제어기(50), 데이터 버퍼(60) 및 ECC 블록(70)의 구체적인 동작은 종래의 메모리 컨트롤러에 포함된 것과 실질적으로 동일하므로 이에 대한 구체적인 설명은 생략한다.
로우 접근 제어기(110)는 반도체 메모리 장치(1)에 대한 요청(request)을 수신하면 데이터 손상 위험성을 나타내는 정보를 참고하여 요청된 주소에 대응하는 메모리 셀 어레이(2) 내의 워드라인에 인접하는 워드라인에 연결된 셀들의 데이터가 손상될 위험이 있는지 판단한다.
데이터 손상의 위험이 있다고 판단하는 경우 로우 접근 제어기(110)는 인접한 워드라인에 연결된 셀들 중 적어도 하나의 셀의 데이터를 재저장하도록 반도체 메모리 장치(1)를 제어할 수 있다.
데이터 손상의 위험성을 판단하기 위하여 본 실시예에서는 메모리 셀 어레이(2)에 대한 워드라인 접근 회수를 확인하고 이 회수가 임계점을 초과하는지를 판단한다. 본 실시예에서 임계점과 비교 대상이 되는 워드라인 접근 회수는 메모리 장치(1)의 전체 워드라인들에 대한 접근 회수를 누적한 것이다. 따라서 워드라인 접근 회수를 저장하기 위한 레지스터(120)의 크기를 매우 작게 설계할 수 있다.
본 실시예에 있어서 인접한 워드라인은 요청된 주소에 대응하는 워드라인 바로 옆의 하나 또는 두 워드라인을 의미할 수 있다. 다른 실시예에서 인접한 워드라인은 바로 옆의 워드라인을 포함하여 선택된 워드라인으로부터 일정한 범위 내에 위치하는 워드라인들 전체를 의미할 수도 있다.
예를 들어 인접한 워드라인은 선택된 어드라인 주변의 8개, 16개 또는 기타 다른 개수의 워드라인 전체를 의미할 수도 있다. 이 경우 인접한 워드라인의 개수 및 선택은 메모리 셀 어레이(2)에 대한 어드레스 스크램블링 방법에 따라 달라질 수 있다.
데이터를 재저장하는 동작은 특정한 동작으로 한정되지 않는다. 예를 들어 반도체 메모리 장치(1)가 디램과 같은 휘발성 메모리 장치인 경우 데이터를 재저장하는 동작은 인접한 워드라인을 활성화시키는 동작을 통해 수행될 수 있다. 이는 인접한 워드라인에 국한된 리프레시 동작과 유사하다. 다른 실시예에서는 데이터를 재저장하기 위하여 반도체 메모리 장치(1)의 종류에 따라 적절한 방법을 사용할 수 있다.
본 실시예에서 비교 기준이 되는 임계점은 실험적으로 미리 결정된 값을 사용할 수 있다. 임계점의 값이 너무 작으면 인접한 워드라인을 활성화하는데 필요한 동작이 빈번하게 발생하므로 시스템의 성능을 저하시킬 수 있고, 임계점의 값이 너무 크면 워드라인 디스터번스에 의한 데이터 파괴 현상을 방지하지 못할 수 있다.
따라서 임계점의 값은 워드라인 디스터번스 현상이 발생하는데 필요한 인접한 워드라인에 대한 연속적인 접근 회수, 리프레시 주기, 메모리 장치 내의 워드라인 접근 분포 등의 다양한 요소를 고려하여 결정하는 것이 바람직하다.
본 실시예에서 워드라인에 대한 접근 회수는 레지스터(120)에 저장된다. 로우 접근 제어기(110)는 워드라인에 대한 접근 회수를 조회하기 위해 레지스터(120)를 제어할 수 있다.
또한 로우 접근 제어기(110)는 워드라인에 대한 접근 회수를 업데이트 또는 초기화하거나 워드라인에 대한 접근 회수 정보를 무효화하기 위해 레지스터(120)를 제어할 수 있다.
도 1에는 레지스터(120)가 로우 접근 제어기(110)와 분리되어 존재하는 것으로 도시되어 있으나 레지스터(120)는 로우 접근 제어기(110)의 일부로서 포함될 수 있다.
로우 접근 제어기(110)에서 워드라인 접근 회수가 임계점을 초과한 것으로 판단한 경우, 로우 접근 제어기(110)는 현재 요청을 일시 중지하고 해당 워드라인에 인접한 워드라인에 연결된 셀들의 데이터를 재저장한다.
이를 위해 로우 접근 제어기(110)는 명령 생성부(40)에서 생성된 명령 및 주소 대신 로우 접근 제어기(110)에서 생성된 명령과 주소를 반도체 메모리 장치(1)에 제공하도록 제어 선택부(130)를 제어한다.
인접한 워드라인을 활성화시킬 필요가 없는 경우 로우 접근 제어기(110)는 명령 생성부(40)에서 출력된 명령 및 주소가 반도체 메모리 장치(1)에 제공되도록 제어 선택부(130)를 제어할 수 있다.
또한 로우 접근 제어기(110)는 인접한 워드라인에 연결된 셀들에 데이터를 재저장하는 동안 현재 요청된 명령에 대한 처리를 일시 중지시킬 필요가 있다. 이를 위해 로우 접근 제어기(110)는 중재 블록(30)에 제어 신호를 통해 동작을 일시 중지할 것을 요청할 수 있다.
로우 접근 제어기(110)는 인접한 워드라인에 대한 활성화 동작이 종료되면 중재 블록(30)에 제어 신호를 제공하여 일시 중지되었던 동작을 재개하도록 요청할 수 있다.
중재 블록(30)이 제어 신호에 따라 현재상태를 유지하면서 동작을 일시 중지하거나 일시 중지된 동작을 재개하는 것은 통상의 기술자가 용이하게 구현할 수 있는 기술로서 이에 대한 구체적인 설명은 생략한다.
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치(200)를 나타내는 블록도이다.
도시되지는 않았으나 본 실시예의 반도체 메모리 장치(200)는 메모리 컨트롤러(3)로부터 메모리 셀 어레이(2)에 대한 명령과 주소를 제공받아 데이터를 입출력하거나 리프레시를 수행하는 동작 등과 같이 반도체 메모리 장치의 일반적인 동작을 제어하기 위하여 필요한 다른 구성들을 포함할 수 있다. 이러한 구성들은 공지된 것으로서 구체적으로 개시하지 않는다.
도 2에서 메모리 컨트롤러(3)는 외부 요청(request)에 따라 명령/주소(command/address)를 생성하여 본 실시예에 의한 반도체 메모리 장치(200) 내의 메모리 셀 어레이(2) 내에 데이터를 입출력하는 동작을 제어한다. 도시된 메모리 컨트롤러(3)의 구성 및 동작은 공지된 것으로 구체적인 설명은 생략한다. 메모리 컨트롤러(3)는 독립적인 구성으로 존재할 수도 있고, 프로세서와 같은 다른 반도체 장치의 내부에 포함될 수도 있다.
본 실시예에 의한 로우 접근 제어기(110), 레지스터(120), 제어 선택부(130) 의 기본적인 구성 및 동작은 도 1을 참조하여 설명한 바와 같다.
본 실시예에서 로우 접근 제어기(110)는 메모리 컨트롤러(3)에서 전달된 명령/주소를 수신하고 레지스터(120)를 제어하여 워드라인에 대한 접근 회수를 확인한 후 이를 임계점과 비교한다.
만일 접근 회수가 임계점을 초과한다면 로우 접근 제어기(110)는 요청된 주소의 워드라인에 대하여 요청을 처리하기 전에 인접한 워드라인을 활성화시키기 위한 명령/주소를 생성하고 이에 따라 메모리 셀 어레이(2) 내의 해당 워드라인이 활성화되도록 제어할 수 있다.
이때 로우 접근 제어기(110)는 제어 선택부(130)를 제어하여 로우 접근 제어기(110)에서 생성한 명령/주소를 메모리 셀 어레이(2)에 제공하도록 한다.
인접한 워드라인에 대한 활성화 동작이 종료되면 로우 접근 제어기(110)는 요청된 주소의 워드라인에 대하여 요청을 처리할 수 있다. 이때 로우 접근 제어기(110)는 제어 선택부(130)를 제어하여 메모리 컨트롤러(3)에서 제공된 명령/주소를 메모리 셀 어레이(2)에 제공하도록 한다.
로우 접근 제어기(110)는 메모리 컨트롤러(3)의 동작을 일시 중지시키기 위하여 메모리 컨트롤러(3)에 제어 신호를 제공할 수 있다. 메모리 컨트롤러(3)는 이에 따라 내부에 포함된 중재 블록(미도시)의 동작을 일시 중지시키고 현재 요청을 큐에 그대로 유지할 수 있다.
이후 로우 접근 제어기(110)는 제어 선택부(130)를 제어하여 로우 접근 제어기(110)에서 생성한 주소와 명령을 메모리 셀 어레이(2)에 제공하고 인접한 워드라인을 활성화시키는 동작을 수행한다.
다음으로 로우 접근 제어기(110)는 동작을 재개하도록 메모리 컨트롤러(3)에 요청할 수 있다. 메모리 컨트롤러(3)는 이를 위하여 내부의 중재 블록(미도시)의 동작을 재개할 수 있다.
다른 실시예에서 반도체 메모리 장치(200)는 인접한 워드라인에 대한 활성화 동작을 제어하는 동안 메모리 컨트롤러(3)로부터 제공받은 명령/주소를 일시 저장하는 버퍼(미도시)를 더 포함할 수 있다.
이 경우 반도체 메모리 장치(200)는 메모리 컨트롤러(3)에 동작을 일시 정지하거나 재개하도록 요청하는 신호를 제공하지 않을 수도 있다.
대신 반도체 메모리 메모리 장치(200)는 메모리 컨트롤러(3)로부터 요청된 주소에 대한 명령을 처리한 이후 처리가 종료되었음을 나타내는 응답 신호를 메모리 컨트롤러(3)에 제공할 수 있다. 응답 신호를 수신한 메모리 컨트롤러(3)는 다음 요청에 대한 명령/주소를 반도체 메모리 장치(200)에 제공할 수 있다.
도 3은 도 1, 2에 도시된 반도체 장치들의 동작을 나타내는 순서도이다.
제어 동작은 로우 접근 제어기(110)에서 수행되며 로우 접근 제어기(110)는 각 동작을 위해 레지스터(120)를 제어할 수 있다.
로우 접근 제어기(110)는 명령이 수신되기를 기다린다(S100).
로우 접근 제어기(110)는 수신된 명령이 액티브 명령인지 판단한다(S110). 본 발명에 있어서 감시할 명령은 워드라인 토글링 현상을 감지할 수 있는 것이면 충분하다. 다른 실시예의 경우 워드라인을 비활성화 상태에서 활성화 상태로 천이시키는 액티브 명령 대신 워드라인을 활성화 상태에서 비활성화 상태로 천이시키는 명령을 감지할 수도 있다.
액티브 명령이 아닌 경우에는 종래와 같이 메모리 셀 어레이(2)에 대한 명령을 처리한다(S111).
단계(S120)에서 로우 접근 제어기(120)는 레지스터(120)를 참조하여 누적된 워드라인 접근 회수가 임계점을 초과하는지 여부를 판단한다.
임계점을 초과하지 않으면 접근 회수를 증가시키도록 레지스터(120)를 제어하고(S121), 메모리 셀 어레이(2)에 대한 명령을 처리한다(S111).
임계점을 초과하면 로우 접근 제어기는 현재 명령의 처리를 일시 중지하고(S130), 현재 명령에 대응하는 워드라인에 인접한 워드라인을 활성화한다(S140).
본 실시예에 있어서 인접한 워드라인은 현재 명령에 대응하는 워드라인 바로 옆의 하나 또는 두 워드라인을 의미할 수 있다. 다른 실시예에서 인접한 워드라인은 바로 옆의 워드라인을 포함하여 선택된 워드라인으로부터 일정한 범위 내에 위치하는 워드라인들 전체를 의미할 수도 있다. 예를 들어 인접한 워드라인은 선택된 워드라인 주변의 8개, 16개 또는 기타 다른 개수의 워드라인 전체를 의미할 수도 있다. 이 경우 활성화시킬 인접한 워드라인의 개수는 메모리 셀 어레이(2)에 대한 어드레싱 방법에 따라 달라질 수 있다.
도 1에 도시된 실시예에 있어서 현재 명령의 처리를 일시 중지하는 단계(S130)는 로우 접근 제어기(110)가 중재 블록(30)의 동작을 일시 정지하도록 요청함으로써 수행될 수 있다.
단계(S140)에서 인접한 워드라인을 활성화시키는 동작은 인접한 워드라인에 연결된 셀의 데이터를 재생하는 동작이면 충분하다. 예를 들어 디램의 경우 단계(S140)는 인접한 워드라인에 대하여 리프레시를 수행하는 동작으로 이해할 수도 있다.
인접한 워드라인을 활성화시키는 단계(S140) 이후 일시 정지되었던 현재 명령에 대한 처리가 수행될 수 있다(S150).
다른 실시예에서는 단계(S140) 이후에 일시 정지되었던 명령을 처리하지 않고 해당 명령을 명령 큐에 그대로 유지함으로써 다음 루프의 단계(S111)에서 처리되도록 할 수 있다.
도시되지 않았으나 인접한 워드라인을 활성화시키는 단계(S140) 이후 로우 접근 제어기(110)는 레지스터(120)를 제어하여 누적된 카운터 값을 0으로 초기화할 수 있다.
또한 반도체 메모리 장치(1)가 예를 들어 디램과 같은 휘발성 메모리 장치인 경우 메모리 셀 어레이(2)의 전체 또는 일부 영역에 대해서 일정한 간격으로 리프레시가 수행되는 것이 일반적이다. 리프레시가 수행되는 경우 레지스터(120)의 누적 카운터 값을 초기화할 수 있다.
전술한 실시예는 메모리 셀 어레이(2) 전체 영역에 대한 접근 회수를 하나로 누적하여 임계점과 비교한다.
그러나 다른 실시예에서는 메모리 셀 어레이(2)를 다수의 영역으로 구분하고 각 영역별로 접근 회수와 임계점을 비교할 수도 있다. 이를 위해서는 각 영역별로 접근 회수를 별도로 관리할 필요가 있다. 임계점은 각 영역별로 동일하게 설정할 수도 있고 영역의 크기에 따라 다르게 설정할 수도 있다.
도 4, 5는 본 발명의 다른 실시예에 의한 반도체 장치를 나타낸다.
도 4, 5에 도시된 실시예들은 각각 도 1, 2에 도시된 실시예들에 대응한다. 도 4, 5의 반도체 장치는 메모리 셀 어레이(2)를 다수의 그룹으로 구분하고 각 그룹별로 접근 회수를 누적하며 이를 임계점과 비교하는 점에서 도 1, 2에 도시된 반도체장치와 상이하다.
도 4, 5의 제 1 레지스터(120)는 도 1, 2의 레지스터(120)에 대응한다.
도 6은 도 4, 5의 반도체 장치에 포함되는 제 1 레지스터(120)를 나타낸다.
제 1 레지스터(120)는 메모리 셀 어레이(2)의 전체 워드라인들을 일정한 기준에 의하여 그룹화하고, 각 그룹에 포함된 워드라인들에 대한 접근 회수를 그룹별로 누적하기 위한 다수의 하위 레지스터들(1201, 1202, 120N)을 포함한다.
따라서 로우 접근 제어기(110)는 워드라인 접근 명령이 수행되는 경우 해당 워드라인에 연관된 하위 레지스터(1201)에 저장된 누적 접근 회수를 참조하여 임계점과 비교하게 된다.
메모리 셀 어레이(2)를 그룹화하는 방법은 통상의 기술자에 의해 다양하게 변경될 수 있다. 예를 들어 메모리 장치(1)에 네 개의 뱅크가 존재하는 경우라면 레지스터(120)는 각 뱅크에 대응하는 4개의 하위 레지스터를 포함할 수 있다.이때 각 하위 레지스터는 대응하는 뱅크에 포함된 모든 워드라인에 대한 접근 회수를 누적하여 저장한다.
이하에서는 뱅크를 기준으로 메모리 셀 어레이(2)를 그룹화하는 실시예를 개시하나 뱅크 대신에 다른 기준으로 메모리 장치(1)를 다수의 그룹으로 구분할 수 있음은 통상의 기술자에게는 자명하다. 다만 하위 레지스터의 개수를 전체 워드라인 주소의 개수만큼 증가시키는 것은 레지스터(120)의 저장 공간을 과도하게 증가시킬 수 있다.
도 4, 5의 실시예들에서 그룹별 누적 접근 회수와 비교하기 위해 사용되는 임계점은 도 1, 2에 도시된 실시예들에서 사용되는 임계점과는 다른 값을 가질 수 있다.
도 4, 5에 도시된 반도체 장치들에서 각 뱅크에 대한 접근 회수가 임계점을 초과하는 경우 도 3을 참조하여 설명한 방법과 같이 현재 요청에 대한 처리를 일시 중지하고 현재 요청된 워드라인에 인접하는 워드라인을 활성화시킨 후 일시 중지된 현재 요청의 처리를 계속할 수 있다.
이 경우 로우 접근 제어기(110)와 선택부(130)의 동작은 전술한 바와 실질적으로 동일하다.
그러나 실시예에 따라서는 인접한 워드라인에 대한 활성화 동작은 각 뱅크가 유휴(IDLE) 상태인 경우에 수행되도록 제어할 수도 있다. 이러한 실시예의 경우 현재 요청의 처리를 일시 정지함으로 인하여 성능이 저하되는 것을 방지할 수 있다. 이 경우 로우 접근 제어기(110)의 동작은 다소 변경될 수 있다.
도 4, 5에 도시된 제 2 레지스터(140)는 유휴 상태에서 리프레시를 수행할 워드라인의 주소와 뱅크 정보를 저장한다.
도면에서는 제 2 레지스터(140)가 로우 접근 제어기(110) 및 제 1 레지스터(120)와 별개의 구성으로 도시되어 있으나 제 2 레지스터(140)는 로우 접근 제어기(110) 또는 제 1 레지스터(120)와 함께 물리적으로 동일한 칩에 포함될 수 있다.
도 7은 도 4, 5에 도시된 반도체 장치의 동작을 나타내는 순서도로서, 유휴 상태에서 리프레시 될 주소들을 제 2 레지스터(140)에 저장하는 동작에 관한 것이다. 도시된 동작은 로우 접근 제어기(110)에 의해 제어된다.
먼저 로우 접근 제어기(110)는 명령을 대기한다(S200).
명령이 수신되면 로우 접근 제어기(110)는 제공된 명령이 액티브 명령인지 확인한다(S210).
액티브 명령이 아니면 로우 접근 제어기(110)는 해당 명령에 따라 메모리 셀 어레이에 접근하여 명령을 처리하도록 제어한다(S211).
액티브 명령이면 로우 접근 제어기(110)는 제 1 레지스터(120)에서 액티브 명령에 대응하는 하위 저장부를 조회하여 누적된 접근 회수가 임계점을 초과하는지 확인한다(S220).
임계점을 초과하지 않으면 해당 하위 저장부에 접근 회수를 누적하여 저장하고 대응하는 메모리 셀 어레이에 접근하여 액티브 명령을 수행한다(S221, S211).
임계점을 초과하면 인접한 워드라인의 주소 및 뱅크 정보를 제 2 레지스터(140)에 저장한다(S230). 이후 제 1 레지스터(120)에서 대응하는 하위 저장부의 누적 접근 회수를 초기화한다.
이후 액티브 명령에 따라 메모리 셀 어레이에 접근하고 다음 명령을 대기한다(S211).
도 8은 도 4, 5에 도시된 반도체 장치의 동작을 나타내는 순서도로서, 유휴 상태에서 워드라인을 활성화하는 동작에 관한 것이다.
로우 접근 제어기(110)는 도 8의 제어 동작을 수행한다.
로우 접근 제어기(110)는 제 2 레지스터(140)를 조회하여 첫 번째 항목을 확인한다(S300).
이후 해당 항목에 대응하는 뱅크가 유휴 상태인지 확인하고(S310), 유휴 상태가 아니면 다음 항목을 확인한다(S330, S340).
해당 항목에 대응하는 뱅크가 유휴 상태이면 로우 접근 제어기(110)는 해당 항목의 로우 주소와 뱅크 주소를 참조하여 워드라인을 활성화하는 명령을 생성하고 선택부(130)를 제어하여 생성된 명령을 메모리 셀 어레이(2)에 제공한다(S320).
이때 도 4의 로우 접근 제어기(110)는 해당 뱅크에 대해서 다른 명령이 제공되는 것을 방지하기 위하여 중재 블록(30)에 제어 신호를 제공하여 그 동작을 일시 정지하도록 할 수 있다.
이후 다음 항목을 확인하고(S330, S340) 전술한 동작을 반복한다.
도 8의 제어 동작은 도 7의 제어 동작과 독립적으로 수행될 수 있다. 예를 들어 로우 접근 제어기(110)는 일정한 시간 간격으로 제 2 레지스터(140)를 조회하여 도 8의 제어 동작을 수행할 수 있다.
다른 실시예에서는 로우 접근 제어기(110)가 명령을 기다리는 도중(예를 들어 도 7의 S200)과 같이 새로운 동작을 수행할 수 있는 임의의 시간에 도 8의 동작을 수행할 수도 있다.
도 7, 8과 같이 뱅크가 유휴 상태일 때 제 2 레지스터(140)에 정보가 저장된 워드라인을 활성화함으로써 현재 명령의 처리를 일시 중지할 필요가 없어져 동작 성능의 저하를 방지할 수 있다.
이상의 상세한 설명에서는 도면을 참조하여 본 발명의 실시예들에 대하여 구체적으로 개시하였다. 이상의 개시는 본 발명에 대한 설명을 위한 것으로서 이에 의하여 본 발명의 권리범위가 한정되는 것은 아니다. 본 발명의 권리범위는 후술하는 특허청구범위에 문언적으로 기재된 범위와 그 균등범위에 의해 정해진다.
100: 메모리 컨트롤러
200: 반도체 메모리 장치
110 : 로우 접근 제어기
120 : 레지스터
130: 제어 선택부
10: 요청 버퍼
20: 주소 매핑 블록
30: 중재 블록
40: 명령 생성부
50: 리프레시 제어기

Claims (23)

  1. 메모리 셀 어레이에 제공되는 제 1 명령의 개수를 누적하는 저장부;
    상기 제 1 명령을 수신하는 경우 상기 저장부의 값과 임계점을 비교한 결과에 따라 상기 메모리 셀 어레이에 포함된 하나 또는 둘 이상의 워드라인을 활성화하는 제 2 명령을 생성하는 제어부 및
    상기 제 1 명령 또는 상기 제 2 명령을 선택하여 상기 메모리 셀 어레이에 제공하는 선택부
    를 포함하는 반도체 장치.
  2. 청구항 1에 있어서, 상기 제어부는 상기 저장부의 값이 상기 임계점을 초과하는 경우 상기 제 2 명령을 생성하고, 상기 제 2 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 장치.
  3. 청구항 2에 있어서, 상기 제 1 명령은 상기 메모리 셀 어레이에 포함되는 제 1 워드라인을 활성화하는 명령이고, 상기 하나 또는 둘 이상의 워드라인은 상기 제 1 워드라인에 인접하는 반도체 장치.
  4. 청구항 2에 있어서, 상기 제어부는 상기 제 2 명령이 수행된 이후 상기 제 1 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 장치.
  5. 청구항 4에 있어서, 상기 제어부는 상기 제 1 명령을 임시 저장하는 버퍼를 더 포함하는 반도체 장치.
  6. 청구항 4에 있어서,
    프로세서 코어로부터 상기 메모리 셀 어레이에 전달되는 읽기 또는 쓰기 요청들의 순서를 정하는 중재 블록 및
    상기 중재 블록에서 선택된 요청에 대하여 상기 제 1 명령을 생성하는 명령 생성부
    를 더 포함하는 반도체 장치.
  7. 청구항 6에 있어서, 상기 제어부는 상기 제 2 명령을 수행하기 전에 상기 중재 블록의 동작을 정지하도록 제어하고 상기 제 2 명령을 수행한 이후 상기 중재 블록의 동작을 재개하도록 제어하는 반도체 장치.
  8. 청구항 1에 있어서, 상기 저장부는 다수의 하위 저장부를 포함하되, 상기 다수의 하위 저장부 각각은 상기 메모리 셀 어레이를 다수의 그룹으로 분할하여 각 그룹에 대한 상기 제 1 명령의 개수를 누적하여 저장하는 반도체 장치.
  9. 청구항 8에 있어서, 상기 제어부는 수신된 상기 제 1 명령에 대응하는 하위 저장부의 값을 선택하여 상기 임계점과 비교하는 반도체 장치.
  10. 청구항 9에 있어서, 상기 반도체 장치는 제 2 저장부를 더 포함하고, 상기 제어부는 상기 하위 저장부의 값이 상기 임계점을 초과하는 경우 상기 제 2 명령이 수행될 워드라인이 속하는 그룹과 주소 정보를 상기 제 2 저장부에 저장하는 반도체 장치.
  11. 청구항 10에 있어서, 상기 제어부는 상기 제 2 저장부에 저장된 워드라인 주소가 속하는 그룹이 유휴 상태인 경우 상기 워드라인에 대하여 상기 제 2 명령을 생성하고, 상기 제 2 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 장치.
  12. 청구항 11에 있어서, 상기 그룹은 뱅크를 단위로 하는 반도체 장치.
  13. 청구항 12에 있어서,
    프로세서 코어로부터 상기 메모리 셀 어레이에 전달되는 읽기 또는 쓰기 요청들의 순서를 정하는 중재 블록 및
    상기 중재 블록에서 선택된 요청에 대하여 상기 제 1 명령을 생성하는 명령 생성부
    를 더 포함하는 반도체 장치.
  14. 청구항 13에 있어서, 상기 제어부는 상기 제 2 명령을 수행하기 전에 상기 중재 블록의 동작을 정지하도록 제어하고 상기 제 2 명령을 수행한 이후 상기 중재 블록의 동작을 재개하도록 제어하는 반도체 장치.
  15. 메모리 셀 어레이;
    메모리 제어기로부터 상기 메모리 셀 어레이에 제공되는 제 1 명령의 개수를 누적하는 저장부;
    상기 저장부의 값과 임계점을 비교한 결과에 따라 상기 메모리 셀 어레이에 포함된 하나 또는 둘 이상의 워드라인을 활성화하는 제 2 명령을 생성하는 제어부 및
    상기 제 1 명령 또는 상기 제 2 명령을 선택하여 상기 메모리 셀 어레이에 제공하는 선택부
    를 포함하는 반도체 메모리 장치.
  16. 청구항 15에 있어서, 상기 제어부는 저장부의 값이 임계점을 초과하는 경우 상기 제 2 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 메모리 장치.
  17. 청구항 16에 있어서, 상기 제어부는 상기 제 2 명령이 수행된 이후 상기 제 1 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 메모리 장치.
  18. 청구항 17에 있어서, 상기 제어부는 상기 제 2 명령을 수행하기 전에 상기 메모리 제어기의 동작을 정지하도록 제어하고 상기 제 2 명령을 수행한 이후 상기 메모리 제어기의 동작을 재개하도록 제어하는 반도체 메모리 장치.
  19. 청구항 18에 있어서, 상기 제 1 명령은 상기 메모리 셀 어레이에 포함되는 제 1 워드라인을 활성화하는 명령이고, 상기 하나 또는 둘 이상의 워드라인은 상기 제 1 워드라인에 인접하는 반도체 메모리 장치.
  20. 청구항 15에 있어서, 상기 저장부는 다수의 하위 저장부를 포함하되, 상기 다수의 하위 저장부 각각은 상기 메모리 셀 어레이를 다수의 그룹으로 분할하여 각 그룹에 대한 상기 제 1 명령의 개수를 누적하여 저장하는 반도체 메모리 장치.
  21. 청구항 20에 있어서, 상기 제어부는 수신된 상기 제 1 명령에 대응하는 하위 저장부의 값을 선택하여 상기 임계점과 비교하는 반도체 메모리 장치.
  22. 청구항 21에 있어서, 상기 반도체 메모리 장치는 제 2 저장부를 더 포함하고, 상기 제어부는 상기 하위 저장부의 값이 상기 임계점을 초과하는 경우 상기 제 2 명령이 수행될 워드라인이 속하는 그룹과 주소 정보를 상기 제 2 저장부에 저장하는 반도체 메모리 장치.
  23. 청구항 22에 있어서, 상기 제어부는 상기 제 2 저장부에 저장된 워드라인 주소가 속하는 그룹이 유휴 상태인 경우 상기 워드라인에 대하여 상기 제 2 명령을 생성하고, 상기 제 2 명령이 상기 메모리 셀 어레이에 제공되도록 상기 선택부를 제어하는 반도체 메모리 장치.
KR1020130043885A 2013-04-22 2013-04-22 반도체 장치 KR101976452B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130043885A KR101976452B1 (ko) 2013-04-22 2013-04-22 반도체 장치
US14/258,206 US9437255B2 (en) 2013-04-22 2014-04-22 Semiconductor device controlling refresh operation for preventing wordline disturbance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130043885A KR101976452B1 (ko) 2013-04-22 2013-04-22 반도체 장치

Publications (2)

Publication Number Publication Date
KR20140125986A true KR20140125986A (ko) 2014-10-30
KR101976452B1 KR101976452B1 (ko) 2019-05-10

Family

ID=51729925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130043885A KR101976452B1 (ko) 2013-04-22 2013-04-22 반도체 장치

Country Status (2)

Country Link
US (1) US9437255B2 (ko)
KR (1) KR101976452B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190121973A (ko) * 2018-04-19 2019-10-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템
US10725695B2 (en) 2017-09-21 2020-07-28 SK Hynix Inc. Memory system and operating method thereof

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9047978B2 (en) 2013-08-26 2015-06-02 Micron Technology, Inc. Apparatuses and methods for selective row refreshes
US9564205B2 (en) * 2014-11-13 2017-02-07 Winbond Electronics Corp. Memory apparatus and method for accessing memory
JP6590662B2 (ja) * 2015-11-28 2019-10-16 キヤノン株式会社 メモリを制御する制御装置及びメモリの省電力制御方法
KR20180068661A (ko) * 2016-12-14 2018-06-22 에스케이하이닉스 주식회사 반도체장치
US11321402B2 (en) * 2017-05-05 2022-05-03 Microsoft Technology Licensing, Llc. Index storage across heterogenous storage devices
US10580475B2 (en) 2018-01-22 2020-03-03 Micron Technology, Inc. Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device
US11152050B2 (en) * 2018-06-19 2021-10-19 Micron Technology, Inc. Apparatuses and methods for multiple row hammer refresh address sequences
US11043254B2 (en) 2019-03-19 2021-06-22 Micron Technology, Inc. Semiconductor device having cam that stores address signals
US11264096B2 (en) 2019-05-14 2022-03-01 Micron Technology, Inc. Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits
US11158364B2 (en) 2019-05-31 2021-10-26 Micron Technology, Inc. Apparatuses and methods for tracking victim rows
US11158373B2 (en) 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US11139015B2 (en) 2019-07-01 2021-10-05 Micron Technology, Inc. Apparatuses and methods for monitoring word line accesses
US10832792B1 (en) 2019-07-01 2020-11-10 Micron Technology, Inc. Apparatuses and methods for adjusting victim data
US11386946B2 (en) 2019-07-16 2022-07-12 Micron Technology, Inc. Apparatuses and methods for tracking row accesses
US10943636B1 (en) 2019-08-20 2021-03-09 Micron Technology, Inc. Apparatuses and methods for analog row access tracking
US10964378B2 (en) 2019-08-22 2021-03-30 Micron Technology, Inc. Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation
CN112837729A (zh) * 2019-11-25 2021-05-25 补丁科技股份有限公司 在存储器模块中累积且存储字线的存取次数的方法及设备
CN114758707A (zh) * 2020-05-19 2022-07-15 长江存储科技有限责任公司 用于存储器的程序暂停和恢复的控制方法与控制器
KR20230002812A (ko) 2020-05-19 2023-01-05 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 디바이스 및 그 프로그램 동작
US11462291B2 (en) 2020-11-23 2022-10-04 Micron Technology, Inc. Apparatuses and methods for tracking word line accesses
US11482275B2 (en) 2021-01-20 2022-10-25 Micron Technology, Inc. Apparatuses and methods for dynamically allocated aggressor detection
US11600314B2 (en) 2021-03-15 2023-03-07 Micron Technology, Inc. Apparatuses and methods for sketch circuits for refresh binning
US11664063B2 (en) 2021-08-12 2023-05-30 Micron Technology, Inc. Apparatuses and methods for countering memory attacks
US11688451B2 (en) 2021-11-29 2023-06-27 Micron Technology, Inc. Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198221A1 (en) * 2004-06-30 2006-09-07 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
KR20070035436A (ko) * 2005-09-27 2007-03-30 산요덴키가부시키가이샤 메모리
JP2008192266A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc メモリコントローラ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741515B2 (en) * 2002-06-18 2004-05-25 Nanoamp Solutions, Inc. DRAM with total self refresh and control circuit
US7244995B2 (en) 2004-10-18 2007-07-17 Texas Instruments Incorporated Scrambling method to reduce wordline coupling noise
JP2007058969A (ja) * 2005-08-24 2007-03-08 Sanyo Electric Co Ltd メモリ
KR101881366B1 (ko) * 2012-06-04 2018-07-24 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
KR20140042546A (ko) * 2012-09-28 2014-04-07 에스케이하이닉스 주식회사 반도체 장치 및 그 동작 방법
US9171605B1 (en) * 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same
KR102103873B1 (ko) * 2013-06-28 2020-04-24 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템
KR102189533B1 (ko) * 2013-12-18 2020-12-11 에스케이하이닉스 주식회사 메모리 및 이를 포함하는 메모리 시스템

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060198221A1 (en) * 2004-06-30 2006-09-07 Micron Technology, Inc. Minimizing adjacent wordline disturb in a memory device
KR20070035436A (ko) * 2005-09-27 2007-03-30 산요덴키가부시키가이샤 메모리
JP2008192266A (ja) * 2007-02-07 2008-08-21 Megachips Lsi Solutions Inc メモリコントローラ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10725695B2 (en) 2017-09-21 2020-07-28 SK Hynix Inc. Memory system and operating method thereof
KR20190121973A (ko) * 2018-04-19 2019-10-29 에스케이하이닉스 주식회사 데이터 저장 장치 및 이의 리드 디스터번스 방지 방법, 이를 이용한 스토리지 시스템

Also Published As

Publication number Publication date
US20140317344A1 (en) 2014-10-23
US9437255B2 (en) 2016-09-06
KR101976452B1 (ko) 2019-05-10

Similar Documents

Publication Publication Date Title
KR101976452B1 (ko) 반도체 장치
US9129672B2 (en) Semiconductor device and operating method thereof
US10825534B2 (en) Per row activation count values embedded in storage cell array storage cells
US9431084B2 (en) Determining and storing bit error rate relationships in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
KR101881366B1 (ko) 반도체 장치 및 그 동작 방법
KR20130136343A (ko) 반도체 장치 및 그 동작 방법
US9189415B2 (en) EDRAM refresh in a high performance cache architecture
US9406368B2 (en) Dynamic temperature adjustments in spin transfer torque magnetoresistive random-access memory (STT-MRAM)
EP3504713A1 (en) Apparatuses and methods for memory devices with continuous self-refresh timer
KR100685547B1 (ko) 메모리 제어 시스템 및 메모리 뱅크 리프레쉬 방법
US8560767B2 (en) Optimizing EDRAM refresh rates in a high performance cache architecture
US10725695B2 (en) Memory system and operating method thereof
US11899571B2 (en) Memory system with activate-leveling method
US20180150233A1 (en) Storage system
US10235049B2 (en) Device and method to manage access method for memory pages
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
CN114627926A (zh) 存储系统
US10847204B2 (en) Control of refresh operation for first memory region at first frequency and for second memory region at second frequency
KR101913914B1 (ko) 메모리 셀에 대한 리프레시 방법 및 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right