KR20140113014A

KR20140113014A - 불휘발성 메모리 장치 및 프로그램 방법

Info

Publication number: KR20140113014A
Application number: KR1020130027838A
Authority: KR
Inventors: 이창현
Original assignee: 삼성전자주식회사
Priority date: 2013-03-15
Filing date: 2013-03-15
Publication date: 2014-09-24
Also published as: US9443596B2; US20140269080A1; KR102062314B1

Abstract

불휘발성 메모리 장치는 스트링 선택 트랜지스터와 접지 선택 트랜지스터 사이에 복수의 메모리 셀들이 직렬로 연결된 복수의 셀 스트링들을 가진 메모리 셀 어레이와, 프로그램 전압, 제1패스전압, 제2패스전압을 각각 발생하기 위한 전압 발생회로를 포함한다. 복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮게 유지한다. 따라서 비선택 셀 스트링의 최외곽 메모리 셀이 핫 캐리어 주입에 의한 프로그램 디스터브를 방지할 수 있다.

Description

불휘발성 메모리 장치 및 프로그램 방법 {Non-Volatile Memory Device and Method of Program thereof }

본 발명은 불휘발성 메모리 장치에 관한 것으로서, 보다 상세하게는 핫 캐리어 인젝션(HCI : Hot Carrier Injection)에 의한 프로그램 특성 열하를 방지할 수 있는 낸드 플래시 메모리 장치에 관한 것이다.

반도체 기억 소자들은 휘발성 기억 소자 및 비휘발성 기억 소자로 구분될 수 있다. 휘발성 기억 소자는 전원공급이 중단되면 저장된 데이터를 모두 잃어버릴 수 있다.

디램 소자(Dynamic Random Access Memory device; DRAM device) 및 에스램 소자(Static RAM device; SRAM device)등은 대표적인 휘발성 기억 소자라 할 수 있다.

비휘발성 기억 소자는 전원 공급이 중단될지라도 저장된 데이터를 그대로 유지하는 특성을 갖는다. 이러한 특성으로 인하여, 비휘발성 기억 소자는 휴대용 및/또는 전자 제품 등에 장착된 저장 매체 등으로 사용될 수 있다. 비휘발성 기억 소자로는 낸드 플래시 메모리 장치가 스마트 폰, 디지털 카메라, SSD (Solid State Drive)등의 전자제품의 기억장치로 널리 사용되고 있다.

반도체 산업이 고도로 발전함에 따라, 비휘발성 기억 소자의 여러 특성들이 향상되는 것이 요구되고 있다. 예컨대, 비휘발성 기억 소자에 저장된 데이터들은 여러 외적 요인 및/또는 내적 요인들에 의해 손실될 수 있다. 비휘발성 기억 소자에서 데이터의 손실은 매우 중요한 오류들 중에 하나일 수 있다. 현재, 고도로 발전된 반도체 산업의 요구에 따라, 비휘발성 기억 소자의 여러 특성들을 향상시키기 위한 많은 연구들이 활발히 진행되고 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 최외각 워드라인의 프로그램 동작시 수평전계를 감소시킴으로써 핫 캐리어 주입에 의한 프로그램 디스터브를 방지할 수 있는 불휘발성 메모리 장치 및 프로그램 방법을 제공하는 것이다.

본 발명의 다른 목적은 프로그램 횟수에 따라 최외각 워드라인의 프로그램 특성을 향상시킬 수 있는 낸드 플래시 메모리 장치 및 프로그램 방법을 제공하는 것이다.

상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 불휘발성 메모리 장치는 스트링 선택 트랜지스터와 접지 선택 트랜지스터 사이에 복수의 메모리 셀들이 직렬로 연결된 복수의 셀 스트링들을 가진 메모리 셀 어레이와, 프로그램 전압, 제1패스전압, 제2패스전압을 각각 발생하기 위한 전압 발생회로를 포함한다.

복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮게 유지한다.

일 실시예에서 제1부스트 채널전압은 최외곽 메모리 셀의 워드라인에 인가되는 프로그램 전압과 나머지 다른 메모리 셀들의 각 워드라인들에 인가되는 제1패스전압들의 결합에 의해 형성된다. 제2부스트 채널전압은 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀의 워드라인에 인가되는 프로그램 전압과 어느 하나를 제외한 모든 메모리 셀들의 각 워드라인들에 인가되는 제2패스전압들에 의해 형성된다. 여기서 제1패스전압의 레벨이 제2패스전압의 레벨보다 더 낮게 한다.

일 실시예에서 비선택된 셀 스트링들은 셀프 부스트 방식 또는 로컬 부스트 방식으로 구동될 수 있다.

일 실시예에서 제1부스트 채널전압은 셀프 부스트 방식에 의해 형성되고, 제2부스트 채널전압은 로컬 부스트 방식에 의해 형성될 수 있다.

일 실시예에서 제1부스트 채널전압이 형성되는 제1부스트 채널에 결합되고 패스전압이 인가된 워드라인의 수가 제2부스트 채널전압이 형성되는 제2부스트 채널에 결합된 패스전압이 인가된 워드라인의 수 보다 더 많게 한다.

일 실시예에서 제1부스트 채널에 결합된 워드라인들에 인가되는 패스전압은 제1패스전압이고, 제2부스트 채널에 결합된 워드라인들에 인가되는 패스전압은 제1패스전압 또는 제2패스전압 중 어느 하나이고, 제1패스전압의 레벨이 상기 제2패스전압의 레벨보다 더 낮게 한다.

일 실시예에서 제1부스트 채널전압이 제2부스트 채널전압보다 낮게 하는 조건은 프로그램 횟수가 최외곽 메모리 셀의 핫 캐리어 누적 주입에 의한 프로그램 디스터브 발생 임계 횟수 이상인 경우이다.

상기와 같은 본 발명의 실시예들에 따른 불휘발성 메모리 장치는 최외곽 메모리 셀의 워드라인에 프로그램 전압이 인가될 때 부스트 채널전압을 다른 메모리 셀의 워드라인에 프로그램전압이 인가될 때에 비하여 더 낮게 함으로써 비선택 셀 스트링의 최외곽 메모리 셀이 핫 캐리어 주입에 의해 프로그램 되는 것을 금지시킬 수 있다.

다만, 본 발명의 효과는 상기에서 언급된 효과로 제한되는 것은 아니며, 상기에서 언급되지 않은 다른 효과들은 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 당업자에게 명확하게 이해될 수 있을 것이다.

도 1은 본 발명의 기술적 사상의 실시예에 따른 불휘발성 메모리 장치(100)를 보여주는 블록도.
도 2는 도 1의 메모리 셀 어레이(110)의 셀 스트링 구조를 도시한 상세 회로도.
도 3은 본 발명의 제1실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도.
도 4는 본 발명의 제2실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도.
도 5는 본 발명의 제3실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도.
도 6은 본 발명의 제4실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도.
도 7은 본 발명의 제5실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도.
도 8은 본 발명에 의한 NOP 횟수에 의한 최외곽 워드라인 선택시 프로그램 방법을 설명하기 위한 일실시예의 흐름도.
도 9는 본 발명의 기술적 사상의 다른 실시 예에 따른 도 1의 메모리 셀 어레이의 상세 회로도.
도 10은 도 1의 불휘발성 메모리 장치를 포함하는 솔리드 스테이트 드라이브를 보여주는 블록도.
도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 보여주는 블록도.
도 12는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 전자 장치를 보여주는 블록도.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시(說示)된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치(100)를 보여주는 블록도이다.

도 1을 참조하면, 불휘발성 메모리 장치(100)는 메모리 셀 어레이(110), 행 디코더(120), 전압 발생기(130), 읽기 및 쓰기 회로(140), 입출력 회로(150), 그리고 제어 로직(160)을 포함한다.

메모리 셀 어레이(110)는 복수의 메모리 셀들을 포함한다. 각 메모리 셀은 읽기 및 쓰기 회로(140)로부터 전달된 데이터를 저장한다. 예를 들어, 각 메모리 셀은 하나의 비트를 저장할 수 있다. 각 메모리 셀은 둘 이상의 멀티비트를 저장할 수 있다. 각 메모리 셀은 워드 라인(WL)을 통하여 행 디코더(120)에 연결된다.

행 디코더(120)는 워드 라인(WL)을 통하여 메모리 셀 어레이(110)에 연결된다. 행 디코더(120)는 제어 로직(160)에 의하여 제어되며, 메모리 셀 어레이(110)의 행들을 선택 및 구동할 것이다. 예를 들어, 행 디코더(120)는 양의 고전압뿐만 아니라 음의 전압으로 메모리 셀 어레이(110)의 행들을 구동하도록 구성될 수 있다.

전압 발생기(130)는 제어 로직(160)에 의하여 제어되며, 메모리 셀 어레이(110)에 공급될 전압들을 발생하도록 구성된다. 예를 들어, 전압 발생기(130)는 프로그램 전압(VPGM), 읽기 전압(VREDA), 제1패스전압(VPASS1), 제2패스전압(VPASS2) 및 로컬전압(VLOCAL)을 발생한다.

읽기 및 쓰기 회로(140)는 제어 로직(160)에 의하여 제어되며, 프로그램될 데이터의 상태에 따라 메모리 셀 어레이(110)의 비트 라인들(BL)을 각각 비트 라인 프로그램 금지 전압 또는 비트 라인 프로그램 전압으로 구동하도록 구성된다. 예를 들어, 비트 라인 프로그램 금지 전압은 전원 전압(VCC)일 수 있다. 예를 들어, 비트 라인 프로그램 전압은 접지 전압(0V)일 수 있다. 또한, 읽기 및 쓰기 회로(140)는 읽기 동작 시에 메모리 셀 어레이(110)의 선택된 메모리 셀들로부터 데이터를 읽도록 구성한다.

입출력 회로(150)는 제어 로직(160)에 의하여 제어되며, 읽기 및 쓰기 회로(140)와 외부 장치 사이에서 데이터를 인터페이스 하도록 구성한다.

제어 로직(160)은 불휘발성 메모리 장치(100)의 전반적인 동작을 제어하도록 구성한다. 본 발명의 기술적 사상의 실시 예에 따른 제어 로직(160)은 프로그램 횟수(NOP : Number Of Partial Program) 카운트를 하여 프로그램 횟수가 최외곽 메모리 셀의 핫 캐리어 누적 주입에 의한 프로그램 디스터브 발생 임계 횟수 이상인 경우에는 제1부스트 채널전압이 제2부스트 채널전압보다 낮게 되도록 행 디코더(120) 및 전압 발생기(130)를 제어한다.

본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮게 유지함으로써 비선택 셀 스트링의 최외곽 메모리 셀의 프로그램 디스터브(Progmming Disturb)를 방지할 것이다.

도 2는 도 1의 메모리 셀 어레이(110)의 셀 스트링 구조를 도시한 회로도이다.

메모리 셀 어레이(110)는 복수의 블록들로 구성될 수 있다. 도 2에서는 예시적으로 복수의 메모리 블록들 중 하나의 메모리 블록의 두 개의 셀 스트링 구성이 도시되어 있다. 두 개의 셀 스트링은 비트라인 프로그램 전압(0V)이 인가된 선택 셀 스트링과 비트라인 프로그램 금지전압(VCC)이 인가된 비선택 셀 스트링을 도시한다. 간략한 설명을 위하여, 메모리 블록은 플래시 메모리로 구성되며, 64개의 워드 라인들 및 2개의 더미워드 라인들을 포함한다고 가정한다.

도 2를 참조하면, 스트링 선택 트랜지스터(String Select Transistor, 이하 SST)와 접지 선택 트랜지스터(Ground Select Transistor, 이하 GST) 사이에는 복수의 메모리 셀들이 직렬로 연결된다. 예시적으로, 복수의 메모리 셀들은 2개의 더미 메모리 셀들(Dummy Memory Cell, 이하 DC)과 64개의 메모리 셀들(Memory Cell, 이하 MC)을 포함한다고 가정한다.

예를 들어, 제 1 더미 메모리 셀(DC1)은 접지 선택 트랜지스터(GST)와 제 1 메모리 셀(MC1) 사이에 위치한다. 제 2 더미 메모리 셀(DC2)은 스트링 선택 트랜지스터(SST)와 제 64 메모리 셀(MC64) 사이에 위치한다. 스트링 선택 트랜지스터(SST), 접지 선택 트랜지스터(GST), 그리고 이들 사이에 위치한 더미 메모리 셀들(DC1, DC2) 및 메모리 셀들(MC1-MC64)은 스트링(String)이라고 칭해질 수 있다. 제 1 및 제 2 더미 메모리 셀(DC1, DC2)은 각각 제 1 및 제 2 더미 워드 라인(DWL1, DWL2)에 연결된다. 제 1 내지 제 64 메모리 셀(MC1-MC64)은 각각 제 1 내지 제 64 워드 라인(WL1-WL64)에 연결된다.

선택된 메모리 셀(선택 셀 스트링)을 프로그램하고, 동일 워드 라인에 위치하는 비선택된 메모리 셀(비선택 셀 스트링)을 프로그램 금지하기 위한 방식으로 채널 부스팅 방식(channel boosting scheme)이 이용된다. 채널 부스팅 방식은 셀프 부스팅 방식(self boosting scheme)과 로컬 부스팅 방식(local boosting) 방식을 포함한다.

셀프 부스팅 방식은 비선택된 스트링의 스트링 선택 트랜지스터(SST)의 게이트 및 드레인에 전원 전압(VCC)을 제공하고 접지 선택 트랜지스터(GST)의 게이트에 접지 전압(0V)을 제공함으로써, 채널 전압을 부스트(boost)시킨다. 따라서 비선택된 비트라인의 메모리 셀의 플로팅 게이트와 채널 사이의 전위 차를 F-N 터널링이 일어나기 위한 전위 차 이하로 만든다. 도 2의 점선표시영역은 셀프 부스팅에 의한 부스트 채널(BCH)을 나타낸다.

로컬 셀프-부스팅 방식은 셀프-부스팅 방식과 유사하나, 비선택된 비트라인에 연결된 셀 스트링의 메모리 셀 중 선택된 메모리 셀의 일측 또는 양측에 위치한 메모리 셀의 워드라인에 로컬전압(VLOCAL)을 인가하여 오프시킴으로써, 비선택된 비트라인에 연결된 셀 스트링의 채널을 적어도 2개의 로컬 채널 즉, 선택된 메모리 셀이 속하는 채널과 그 외의 채널로 전기적으로 분리하여 플로팅 상태가 되게 하고, 이에 의해 이들 로컬 채널 각각의 채널 전압이 부스팅 된다. 이러한 로컬 셀프-부스팅 방식에 의하면, 셀프-부스팅 방식에 비하여 프로그램 금지 셀의 채널 전압의 부스팅을 더욱 향상시킬 수 있다.

즉 부스트 채널 전압(VCH)과 프로그램 전압(VPGM) 사이의 전위차가 F-N 터널링이 일어나기 위한 전위차 이하로 형성된다.

그러나 부스트 채널 전압(VCH)이 높아지면 SST 채널 전압 사이의 수평 전계 차이가 커지게 된다. 강력한 전계가 형성되면 핫 캐리어(hot electron)가 발생한다. 발생된 핫 캐리어는 최외곽 메모리 셀(MC64)의 드레인 방향으로 가속되고, 에벌런치(avalench) 현상에 의하여 다수의 EHP(Electron-Hole Pair)가 발생한다. 이 경우, 다수의 전자들이 부스트 채널에 유입되므로, 부스팅된 채널 전압은 낮아진다. 그러므로 부스팅 효율의 감소로 인하여, 프로그램 금지되어야 할 최외곽 메모리 셀(MC64)에서 프로그램 교란 현상이 발생하며, 최악의 경우에 최외곽 메모리 셀(MC64)은 프로그램될 수 있다. 즉, 핫 캐리어에 의한 디스터브가 발생할 수 있는 것이다.

본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮게 유지함으로써 비선택 셀 스트링의 최외곽 메모리 셀의 프로그램 디스터브(Progmming Disturb)를 방지할 것이다. 이하 제1부스트 채널전압이 제2부스트 채널전압 보다 낮게 유지하기 위한 여러 가지 실시예들을 다음과 같이 설명하고자 한다.

< 실시예 1 >

도 3은 본 발명의 제1실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도이다. 이 경우 셀프 부스팅이 적용된 것으로 가정한다. 도 3의 점선표시영역은 셀프 부스팅에 의한 셀프 부스트 채널(SBCH)을 나타낸다.

도 3의 a)에 도시한 바와 같이 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 최외곽 워드라인(WL64 or WL1)의 선택시에는 비선택된 워드라인들(WL2~WL63)에는 제1패스전압(VPASS1)을 인가한다.

도 3의 b)에 도시한 바와 같이 최외곽 워드라인(WL64 or WL1)이 아닌 다른 워드라인들(WL1~WL63)들 중 하나의 워드라인(WL62)의 선택시에는 제1패스전압(VPASS1) 보다 높은 레벨을 가진 제2패스전압(VPASS2)을 인가한다.

최외곽 워드라인(WL64 or WL1)의 선택시에는 제2패스전압(VPASS2) 보다 낮은 레벨을 가진 제1패스전압(VPASS1)이 채널에 결합되므로 제1패스전압(VPASS1)들에 의한 제1부스트 채널전압(VCH1)이 제2패스전압(VPASS2)들에 의한 제2부스트 채널전압(VCH2) 보다 낮은 레벨로 형성된다.

그러므로 제1부스트 채널전압(VCH1)과 스트링 선택 트랜지스터(SST)의 채널전압 사이에 형성되는 수평전위차가 줄어들게 되어 핫캐리어 발생을 방지시킬 수 있다. 그러므로 프로그램 금지된 메모리 셀(MC64)의 프로그램 디스터브를 방지할 수 있다.

여기서 제1부스트 채널전압(VCH)은 프로그램 전압(VPGM)과의 전위차에 의한 F-N 터널링이 발생될 임계전압을 Vt라 하면

Vt < VCH1< VCH2

의 조건을 만족하도록 제1패스전압(VPASS1)을 설정할 수 있다.

< 실시예 2 >

도 4는 본 발명의 제2실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도이다. 이 경우 로컬 부스팅이 적용된 것으로 가정한다. 도 4의 점선표시영역은 로컬 부스팅에 의한 로컬 부스트 채널들(LBCH1, LBCH2)을 나타낸다.

도 4의 제2실시예는 상술한 제1실시예와 달리 로컬 부스팅을 적용한 것이다. 즉 워드라인(WL60)에 로컬전압(VLOCAL)을 인가하여 WL64~WL61을 포함하는 로컬 부스트 채널(LBCH1)과 WL59~WL1을 포함하는 로컬 부스트 채널(LBCH2)로 각각 형성된다.

도 4의 a)에 도시한 바와 같이 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 최외곽 워드라인(WL64)의 선택시에는 비선택된 워드라인들(WL61~WL63)에는 제1패스전압(VPASS1)을 인가한다.

도 4의 b)에 도시한 바와 같이 최외곽 워드라인(WL64)이 아닌 다른 워드라인들(WL61~WL63)들 중 하나의 워드라인(WL62)의 선택시에는 제1패스전압(VPASS1) 보다 높은 레벨을 가진 제2패스전압(VPASS2)을 워드라인들(WL61, WL63, WL64)에 인가한다.

그러므로 로컬 부스트 채널(LBCH1)에 형성되는 제1부스트 채널전압(VCH1)이 제2부스트 채널전압(VCH2) 보다 낮게 형성되므로 핫캐리어 발생을 감소시킬 수 있다. 그러므로 프로그램 금지된 메모리 셀(MC64)의 프로그램 디스터브를 방지할 수 있다.

Vt < VCH1 < VCH2

의 조건을 만족하도록 제1패스전압(VPASS1)을 설정할 수 있다.

< 실시예 3 >

도 5는 본 발명의 제3실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도이다. 이 경우 최외곽 워드라인 선택시에는 셀프 부스팅이 적용된 것으로 내부 워드라인 선택시에는 로컬 부스팅이 적용된 것으로 가정한다.

도 5의 제3실시예는 상술한 제1실시예 및 제2실시예와 달리 셀프 부스팅과 로컬 부스팅을 혼합 적용한 것이다.

도 5의 a)에 도시한 바와 같이 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 최외곽 워드라인(WL64)의 선택시에는 셀프 부스팅을 적용하여 비선택된 워드라인들(WL61~WL63)에는 제1패스전압(VPASS1)을 인가한다.

도 5의 b)에 도시한 바와 같이 최외곽 워드라인(WL64)이 아닌 다른 워드라인들(WL61~WL63)들 중 하나의 워드라인(WL62)의 선택시에는 로컬 부스팅을 적용하여 워드라인(WL60)에 로컬전압(VLOCAL)을 인가하여 WL64~WL61을 포함하는 로컬 부스트 채널(LBCH1)과 WL59~WL1을 포함하는 로컬 부스트 채널(LBCH2)로 각각 형성한다. 그리고 로컬 부스트 채널(LBCH1)에 포함된 워드라인들(WL61, WL63, WL64)에 제1패스전압(VPASS1)을 인가한다.

그러므로 셀프 부스트 채널(SBCH)에는 VPGM과 63개의 VPASS1들이 병렬로 결합되고 로컬 부스트 채널(LBCH1)에는 VPGM과 3개의 VPASS1들이 병렬로 결합된다. 따라서 셀프 부스트 채널(SBCH)에 결합된 비선택 워드라인들(WL1~WL63)의 수가 로컬 부스트 채널(LBCH1)에 결합된 비선택 워드라인들(WL61, WL63, WL64)의 수 보다 많게 된다.

따라서 비선택된 워드라인들에 동일 패스전압(VPASS1)을 인가하더라도 제1부스트 채널전압(VCH1)이 제2부스트 채널전압(VCH2) 보다 낮게 형성되므로 핫 캐리어 발생을 감소시킬 수 있다. 그러므로 프로그램 금지된 메모리 셀(MC64)의 프로그램 디스터브를 방지할 수 있다.

여기서 내부 워드라인 선택시 비선택 워드라인들에 인가되는 패스전압을 제1패스전압(VPASS1) 보다 높은 레벨을 가진 제2패스전압(VPASS2)을 인가할 수도 있다.

< 실시예 4 >

도 6은 본 발명의 제4실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도이다. 이 경우 로컬 부스팅이 적용된 것으로 가정한다. 도 6의 점선표시영역은 로컬 부스팅에 의한 로컬 부스트 채널들(LBCH1, LBCH2)을 나타낸다.

도 6의 a)에 도시한 바와 같이 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 최외곽 워드라인(WL64)의 선택시에는 워드라인(WL60)에 로컬전압(VLOCAL)을 인가하여 WL64~WL61을 포함하는 로컬 부스트 채널(LBCH1)과 WL59~WL1을 포함하는 로컬 부스트 채널(LBCH2)로 각각 형성한다. 3개의 비선택된 워드라인들(WL61~WL63)에는 제1패스전압(VPASS1)을 인가한다.

도 5의 b)에 도시한 바와 같이 최외곽 워드라인(WL64)이 아닌 다른 워드라인들(WL61~WL63)들 중 하나의 워드라인(WL62)의 선택시에는 워드라인(WL61)에 로컬전압(VLOCAL)을 인가하여 WL64~WL62을 포함하는 로컬 부스트 채널(LBCH1)과 WL60~WL1을 포함하는 로컬 부스트 채널(LBCH2)로 각각 형성한다. 2개의 비선택된 워드라인들(WL63, WL63)에는 제1패스전압(VPASS1)을 인가한다.

그러므로 최외곽 워드라인(WL64)의 선택시에는 로컬 부스트 채널(LBCH1)에 VPGM과 3개의 VPASS1들이 병렬로 결합된다. 그러나 내부 워드라인(WL62) 선택시에는 로컬 부스트 채널(LBCH1)에 VPGM과 2개의 VPASS1들이 병렬로 결합된다. 따라서 최외곽 워드라인(WL64)의 선택시 로컬 부스트 채널(LBCH1)에 결합된 비선택 워드라인들(WL61~WL63)의 수(= 3)가 내부 워드라인(WL62) 선택시 로컬 부스트 채널(LBCH1)에 결합된 비선택 워드라인들( WL63, WL64)의 수(= 2) 보다 많게 된다.

< 실시예 5 >

도 7은 본 발명의 제5실시예를 나타낸 비선택 셀 스트링의 워드라인 선택에 따른 전압 인가 상태를 나타낸 것으로 a)는 최외곽 워드라인 선택시 회로도이고, b)는 내부 워드라인 선택시 회로도이다. 이 경우 로컬 부스팅이 적용된 것으로 가정한다. 도 7의 점선표시영역은 로컬 부스팅에 의한 로컬 부스트 채널들(LBch1, LBch2)을 나타낸다.

제5실시예는 상술한 제4실시예와 비교하여 내부 워드라인(WL62) 선택시 비선택 워드라인들(WL63, WL64)에 인가되는 패스전압을 제1패스전압(VPASS1) 보다 높은 레벨을 가진 제2패스전압(VPASS2)을 인가한 점이 다르다.

상술한 바와 같이 본 발명의 실시예들에서는 최외곽 워드라인(WL64) 선택시의 제1부스트 채널 전압(VCH1)의 레벨을 내부 워드라인 선택시의 제2부스트 채널 전압(VCH2)의 레벨 보다 낮추기 위하여 비선택 워드라인들에 인가되는 패스전압과 해당 부스트 채널에 결합되는 비선택 워드라인들의 수를 다르게 조합하는 경우를 나타낸다.

한편, 상술한 실시예들에서는 스트링 선택 트랜지스터(SST)에 연결된 최외곽 메모리 셀(MC64)을 이용하여 본 발명의 기술적 사상에 따른 실시 예가 설명되었다. 다만, 이는 예시적인 것이며, 접지 선택 트랜지스터(GST)에 연결된 최외곽 메모리 셀(MC1)에 대하여도 이와 같은 원리가 적용될 수 있음이 이해될 것이다.

본 발명의 기술적 사상의 실시예들에 따른 불휘발성 메모리 장치의 디스터브 방지 기술은 프로그램 횟수(NOP)에 의한 누적 핫 캐리어 주입 현상에도 그대로 적용될 수 있다.

즉 핫 캐리어에 의한 프로그램 디스터브는 NOP가 적을 때에는 보이지 않으나 NOP가 증가되면 누적 핫 캐리어에 의해 발생될 수 있다. 따라서 본 발명에서는 NOP를 카운트를 하여 카운트된 NOP가 최외곽 메모리 셀의 핫 캐리어 누적 주입에 의한 프로그램 디스터브 발생 임계 횟수(A) 이상인 경우에는 제2부스트 채널전압(VCH2) 미만으로 제1부스트 채널전압(VCH1)을 낮출 수 있다.

도 8은 본 발명에 의한 NOP 횟수에 의한 최외곽 워드라인 선택시 프로그램 방법을 설명하기 위한 일실시예의 흐름도를 나타낸다.

제어로직(160)에서는 시스템 초기화 단계(S102)에서 NOP 카운트 값을 "0"으로 초기화 시킨다. 이어서 프로그램 명령시(S104) 행 어드레스가 최외곽 워드라인(WL1, WL64) 선택 어드레스이면 NOP 카운트 값이 핫 캐리어 누적 주입에 의한 프로그램 디스터브 발생 임계 횟수(A) 이상인지를 체크한다(S106).

S106단계에서 NOP 카운트 값이 A 이하이면 비선택 워드라인들(WL1~WL63)의 패스전압으로 VPASS2가 인가되도록 제어한다(S108). 그리고 최외곽 워드라인(WL1, WL64)에 프로그램 전압(VPGM)을 인가하여 프로그램을 수행한다(S112). 프로그램 수행 후 NOP 카운트 값을 1 증가시키고(S114) 다음 프로그램 명령을 대기하기 위하여 S104단계로 복귀한다.

S106단계에서 최외곽 워드라인 선택이고 NOP 카운트 값이 A 보다 커지면 비선택 워드라인들(WL1~WL63)의 패스전압으로 VPASS2 보다 레벨이 낮은 VPASS1 가 인가되도록 제어한다(S110).

한편, 상술한 실시예에서는 동일 수의 비선택 워드라인들에 대한 패스전압을 선택하는 실시예 1 또는 실시예 2에 NOP 누적 개념을 적용하여 본 발명의 기술적 사상에 따른 실시 예가 설명되었다. 다만, 이는 예시적인 것이며, 비선택 워드라인의 수를 다르게 제어하는 실시예 3 내지 실시예 5에 NOP 누적 개념을 적용하는 경우에 대하여도 이와 같은 원리가 적용될 수 있음이 이해될 것이다.

상술한 바와 같이, 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 프로그램 동작 시에 선택된 워드 라인의 위치에 따라, 비선택 워드라인들에 인가되는 패스전압을 달리하거나 부스트 채널에 결합되는 비선택 워드라인들의 수를 달리하는 것에 의해 내부 워드라인 선택시에 비해 최외곽 워드라인 선택시 부스트 전압이 더 낮아지게 적절히 조정한다. 따라서, 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 최외곽 워드라인에 대한 핫 캐리어에 의한 디스터브를 방지할 수 있다.

한편, 도 2 내지 도 8에서는 2차원 메모리 셀 어레이의 회로를 이용하여 본 발명의 기술적 사상을 설명하였다. 그러나 본 발명의 기술적 사상은 2차원 메모리 셀 어레이에 한정되는 것은 아니다. 예를 들어, 도 1의 메모리셀 어레이(110)는 3차원 메모리 셀 어레이일 수 있으며, 본 발명의 기술적 사상은 3차원 메모리 셀 어레이에도 적용될 수 있다.

도 9는 본 발명의 기술적 사상의 다른 실시 예에 따른 도 1의 메모리 셀 어레이(110)를 좀더 자세히 보여주는 회로도이다. 도 9에서는 도 2와 달리 메모리 셀 어레이(110)는 3차원 메모리 셀 어레이인 것으로 가정된다.

도 9를 참조하면, 제1비트 라인(BL1) 및 공통 소스 라인(CSL) 사이에 낸드 스트링들(NS11~NS31)이 전기적으로 연결된다. 마찬가지로, 제2비트 라인(BL2) 및 공통 소스 라인(CSL) 사이에 낸드 스트링들(NS12~NS32)이 전기적으로 연결된다. 제3비트 라인(BL3) 및 공통 소스 라인(CSL) 사이에 낸드 스트링들(NS13~NS33)이 전기적으로 연결된다. 제1 내지 제3비트 라인들(BL1~BL3)은 제3방향(3rd direction)으로 연장되며, 제1방향(1stdirection)을 따라 나란히 배치된다.

각각의 낸드 스트링(NS)은 스트링 선택 트랜지스터(SST, String Select Transistor), 메모리 셀들(MC, Memory Cell), 더미 메모리 셀들(DMC, Dummy Memory Cell), 그리고 접지 선택 트랜지스터(GST, Ground Select Transistor)를 포함한다.

동일한 층에 위치한 메모리 셀들의 게이트들은 제1방향(1st direction)으로 연장된 워드 라인에 전기적으로 연결된다. 또한, 동일한 층에 위치한 더미 메모리 셀들의 게이트들은 제1방향(1st direction)으로 연장된 더미 워드 라인에 전기적으로 연결된다.

상술한 바와 같이, 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 3차원 메모리 셀 어레이를 포함한다. 이 경우, 불휘발성 메모리 장치는 프로그램 동작 시에 내부 워드라인 선택시에 비해 최외곽 워드라인 선택시 부스트 채널전압이 더 낮아지게 적절히 조정한다. 이는 도 2 내지 도 8에서 설명된 2차원 메모리 셀 어레이를 포함하는 불휘발성 메모리 장치의 동작과 유사하므로 자세한 설명은 생략된다. 따라서 본 발명의 기술적 사상의 실시 예에 따른 불휘발성 메모리 장치는 핫 캐리어에 의한 디스터브를 방지할 수 있다.

도 10은 도 1의 불휘발성 메모리 장치를 포함하는 솔리드 스테이트 드라이브(SSD)를 보여주는 블록도이다.

도 12를 참조하면, SSD 시스템(200)은 호스트(210)와 SSD(220)를 포함한다. SSD(220)는 신호 커넥터(signal connector, 222)를 통해 호스트(210)와 신호를 주고받으며, 전원 커넥터(power connector, 224)를 통해 전원을 입력받는다. SSD(210)는 복수의 불휘발성 메모리 장치(100a~100n), SSD 컨트롤러(226), 그리고 보조 전원 장치(228)를 포함한다.

복수의 불휘발성 메모리 장치(100a~100n)는 SSD(210)의 저장 매체로서 사용된다. 복수의 불휘발성 메모리 장치(100a~100n)는 대용량의 저장 능력을 가지는 플래시 메모리 장치로 구현될 수 있다. SSD(210)는 주로 플래시 메모리(Flash memory)를 사용하고 있으나, 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 불휘발성 메모리 장치가 사용될 수도 있다.

도 10에서, 적어도 하나의 불휘발성 메모리 장치(100a~100n)는 도 1에 도시된 불휘발성 메모리 장치(100)를 포함할 수 있다. 즉, 도 10에 도시된 불휘발성 메모리 장치는 프로그램 동작 시에 내부 워드라인 선택시에 비해 최외곽 워드라인 선택시 부스트 채널전압이 더 낮아지게 적절히 조정함으로써 핫 캐리어에 의한 디스터브를 방지할 수 있다.

복수의 불휘발성 메모리 장치(100a~100n)는 복수의 채널(CH1~CHn)을 통해 SSD 컨트롤러(226)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 메모리 장치들은 동일한 데이터 버스에 연결될 수 있다.

SSD 컨트롤러(226)는 신호 커넥터(222)를 통해 호스트(210)와 신호(SGL)를 주고받는다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(226)는 호스트(210)의 커맨드에 따라 해당 메모리 장치에 데이터를 쓰거나 해당 메모리 장치로부터 데이터를 읽어낸다.

보조 전원 장치(228)는 전원 커넥터(224)를 통해 호스트(210)와 연결된다. 보조 전원 장치(228)는 호스트(210)로부터 전원(PWR)을 입력받고, 충전할 수 있다. 한편, 보조 전원 장치(228)는 SSD(220) 내에 위치할 수도 있고, SSD(220) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(228)는 메인 보드에 위치하며, SSD(220)에 보조 전원을 제공할 수도 있다.

도 11은 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 데이터 저장 장치를 보여주는 블록도이다.

도 11을 참조하면, 데이터 저장 장치(300)는 메모리 컨트롤러(310) 및 플래시 메모리(100)를 포함한다. 데이터 저장 장치(300)는 메모리 카드(예를 들면, SD, MMC 등)나 착탈 가능한 이동식 저장 장치(예를 들면, USB 메모리 등)와 같은 저장 매체를 모두 포함한다.

도 11을 참조하면, 메모리 컨트롤러(310)는 중앙처리장치(CPU, 311), 호스트 인터페이스(312), 랜덤 액세스 메모리(RAM, 313), 플래시 인터페이스(314), 그리고 보조 전원 장치(315)를 포함한다. 보조 전원 장치(315)는 메모리 컨트롤러(310) 내에 위치할 수도 있고, 밖에 위치할 수도 있다.

데이터 저장 장치(300)는 호스트와 연결되어 사용된다. 데이터 저장 장치(300)는 호스트 인터페이스(312)를 통해 호스트와 데이터를 주고받으며, 플래시 인터페이스(314)를 통해 플래시 메모리(100)와 데이터를 주고받는다. 데이터 저장 장치(300)는 호스트로부터 전원을 공급받아서 내부 동작을 수행한다.

도 11에 도시된 플래시 메모리 장치(100)는 도 1에 도시된 불휘발성 메모리 장치일 수 있다. 즉, 도 11에 도시된 불휘발성 메모리 장치는 프로그램 동작시 내부 워드라인 선택시에 비해 최외곽 워드라인 선택시 부스트 채널전압이 더 낮아지게 적절히 조정함으로써 핫 캐리어에 의한 디스터브를 방지할 수 있다.

도 12는 본 발명의 실시 예에 따른 불휘발성 메모리 장치를 포함하는 전자 장치를 보여주는 블록도이다. 전자장치(400)는 퍼스널 컴퓨터(PC)로 구현되거나, 노트북 컴퓨터, 휴대폰, PDA(Personal Digital Assistant), 그리고 카메라 등과 같은 휴대용 전자 장치로 구현될 수 있다.

도 12를 참조하면, 전자 장치(400)는 반도체 메모리 장치(300), 중앙처리장치(410), 램(420), 사용자 인터페이스(430), 전원 장치(440), 보조 전원 장치(450)를 포함한다. 반도체 메모리 장치(300)는 플래시 메모리(100) 및 메모리 컨트롤러(310)를 포함한다.

도 12에 도시된 플래시 메모리(100)는 도 1의 불휘발성 메모리 장치일 수 있다. 즉, 도 12에 도시된 불휘발성 메모리 장치는 프로그램 동작시 내부 워드라인 선택시에 비해 최외곽 워드라인 선택시 부스트 채널전압이 더 낮아지게 적절히 조정함으로써 핫 캐리어에 의한 디스터브를 방지할 수 있다.

한편, 상술한 설명은 예시적인 것으로 이해되어야 할 것이며, 본 발명의 기술적 사상은 이에 한정되지 않음이 이해될 것이다. 예를 들어, 상술한 설명에서는 접지 선택 트랜지스터 또는 스트링 선택 트랜지스터에는 각각 하나의 더미 메모리 셀이 연결되는 것으로 가정되었다. 다만, 이는 예시적인 것으로, 접지 선택 트랜지스터 또는 스트링 선택 트랜지스터에는 각각 적어도 두 개의 더미 메모리 셀들이 직렬로 연결될 수 있다.

본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.

본 발명은 불휘발성 메모리 장치를 포함하는 임의의 장치에 유용하게 이용될 수 있고, 특히 낸드 플래시 메모리를 포함하는 반도체 메모리 장치, 반도체 칩, 반도체 모듈, 메모리 카드, 식별 카드, 보안 카드, SSD 및 이를 채용하는 각종 전자 장치 및 시스템 등에 더욱 유용하게 이용될 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims

스트링 선택 트랜지스터와 접지 선택 트랜지스터 사이에 복수의 메모리 셀들이 직렬로 연결된 복수의 셀 스트링들을 가진 메모리 셀 어레이; 및
프로그램 전압, 제1패스전압, 제2패스전압을 각각 발생하기 위한 전압 발생회로를 구비하고,
상기 복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 상기 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮은 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 제1부스트 채널전압은 상기 최외곽 메모리 셀의 워드라인에 인가되는 상기 프로그램 전압과 나머지 다른 메모리 셀들의 각 워드라인들에 인가되는 상기 제1패스전압들의 결합에 의해 형성되고,
상기 제2부스트 채널전압은 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀의 워드라인에 인가되는 상기 프로그램 전압과 상기 어느 하나를 제외한 모든 메모리 셀들의 각 워드라인들에 인가되는 상기 제2패스전압들에 의해 형성되며,
상기 제1패스전압의 레벨이 상기 제2패스전압의 레벨보다 더 낮은 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 비선택된 셀 스트링들은 셀프 부스트 방식 또는 로컬 부스트 방식으로 구동되는 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 제1부스트 채널전압은 셀프 부스트 방식에 의해 형성되고, 상기 제2부스트 채널전압은 로컬 부스트 방식에 의해 형성되는 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 제1부스트 채널전압이 형성되는 제1부스트 채널에 결합되고 패스전압이 인가된 워드라인의 수가 상기 제2부스트 채널전압이 형성되는 제2부스트 채널에 결합된 패스전압이 인가된 워드라인의 수 보다 더 많은 것을 특징으로 하는 불휘발성 메모리 장치.
제5항에 있어서, 상기 제1부스트 채널에 결합된 워드라인들에 인가되는 패스전압은 상기 제1패스전압이고, 상기 제2부스트 채널에 결합된 워드라인들에 인가되는 패스전압은 상기 제1패스전압 또는 제2패스전압 중 어느 하나이고, 상기 제1패스전압의 레벨이 상기 제2패스전압의 레벨보다 더 낮은 것을 특징으로 하는 불휘발성 메모리 장치.
제1항에 있어서, 상기 제1부스트 채널전압이 상기 제2부스트 채널전압보다 낮게 하는 조건은 프로그램 횟수가 상기 최외곽 메모리 셀의 핫 캐리어 누적 주입에 의한 프로그램 디스터브 발생 임계 횟수 이상인 경우인 것을 특징으로 하는 불휘발성 메모리 장치.
스트링 선택 트랜지스터와 접지 선택 트랜지스터 사이에 복수의 메모리 셀들이 직렬로 연결된 복수의 셀 스트링들을 가진 메모리 셀 어레이; 및
프로그램 전압, 제1패스전압, 제2패스전압을 각각 발생하기 위한 전압 발생회로를 구비한 불휘발성 메모리 장치의 프로그램 방법에 있어서,
상기 복수의 셀 스트링들 중 비선택된 셀 스트링들 각각의 복수의 메모리 셀들 중 최외곽 메모리 셀을 프로그램 하는 경우의 제1부스트 채널전압이 상기 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀을 프로그램 하는 경우의 제2부스트 채널전압 보다 낮게 하는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제8항에 있어서, 상기 제1부스트 채널전압은 상기 최외곽 메모리 셀의 워드라인에 인가되는 상기 프로그램 전압과 나머지 다른 메모리 셀들의 각 워드라인들에 인가되는 상기 제1패스전압들의 결합에 의해 형성되고,
상기 제2부스트 채널전압은 최외곽 메모리 셀을 제외한 나머지 다른 메모리 셀들 중 어느 하나의 메모리 셀의 워드라인에 인가되는 상기 프로그램 전압과 상기 어느 하나를 제외한 모든 메모리 셀들의 각 워드라인들에 인가되는 상기 제2패스전압들에 의해 형성되며,
상기 제1패스전압의 레벨이 상기 제2패스전압의 레벨보다 더 낮은 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.
제8항에 있어서, 상기 비선택된 셀 스트링들은 셀프 부스트 방식 또는 로컬 부스트 방식으로 구동되는 것을 특징으로 하는 불휘발성 메모리 장치의 프로그램 방법.