KR20140109673A - 플립칩 본딩 구조를 갖는 발광 다이오드 패키지 - Google Patents
플립칩 본딩 구조를 갖는 발광 다이오드 패키지 Download PDFInfo
- Publication number
- KR20140109673A KR20140109673A KR1020130023939A KR20130023939A KR20140109673A KR 20140109673 A KR20140109673 A KR 20140109673A KR 1020130023939 A KR1020130023939 A KR 1020130023939A KR 20130023939 A KR20130023939 A KR 20130023939A KR 20140109673 A KR20140109673 A KR 20140109673A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- emitting diode
- electrode pad
- insulating layer
- package substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims abstract description 104
- 230000008646 thermal stress Effects 0.000 description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 239000003822 epoxy resin Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000010949 copper Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910000676 Si alloy Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 239000002861 polymer material Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910017980 Ag—Sn Inorganic materials 0.000 description 1
- 229910017401 Au—Ge Inorganic materials 0.000 description 1
- 229910015365 Au—Si Inorganic materials 0.000 description 1
- 229910015363 Au—Sn Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910000846 In alloy Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910020220 Pb—Sn Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910002796 Si–Al Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002223 garnet Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052745 lead Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지는 패키지 기판의 상면에 형성되고 홈부를 갖는 제1 전극 패드와, 상기 제1 전극 패드의 상기 홈부 내로 배치된 돌출부를 갖는 제2 전극 패드와, 상기 패키지 기판 상에서 상기 제1 전극 패드 및 제2 전극 패드 사이를 절연하는 상부 절연층과, 상기 제1 전극 패드 및 제2 전극 패드의 돌출부에 플립칩 형태로 각각 전기적으로 연결된 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 포함한다.
Description
본 발명의 기술적 사상은 발광 다이오드 패키지에 관한 것으로, 보다 상세하게는 플립칩 본딩 구조를 갖는 발광 다이오드 패키지에 관한 것이다.
발광 다이오드 칩은 화합물 반도체로 이루어진 활성층에 주입된 전자와 정공들이 결합하여 광을 방출한다. 발광 다이오드 칩은 패키지화되어 사용될 수 있다. 발광 다이오드 패키지에서 발광 다이오드 칩의 구동시에 열이 발생되어 각 구성 요소들은 열적 팽창하게 되므로 발광 다이오드 칩의 전극이나 패드는 열적 스트레스를 받게 된다. 이에 따라, 발광 다이오드 패키지는 열적 스트레스를 줄일 수 있는 구조 기술이 필요하다.
본 발명이 이루고자 하는 기술적 과제는 열적 스트레스를 줄일 수 있으면서도 가공성이 좋은 플립칩 본딩 구조를 갖는 발광 다이오드 패키지를 제공하는 데 있다.
상술한 기술적 과제를 달성하기 위하여, 본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지는 패키지 기판과, 패키지 기판의 상면에 형성되고 홈부를 갖는 제1 전극 패드와, 제1 전극 패드의 홈부 내로 배치된 돌출부를 갖는 제2 전극 패드와, 패키지 기판 상에서 제1 전극 패드 및 제2 전극 패드 사이를 절연하는 상부 절연층과, 제1 전극 패드 및 제2 전극 패드의 돌출부에 플립칩 형태로 각각 전기적으로 연결된 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상부 절연층은 패키지 기판의 둘레부에 형성되어 있을 수 있다. 상부 절연층은 돌출부를 포함한 제2 전극 패드의 둘레부에 형성되어 있을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 패키지 기판의 하면에는 제1 전극 패드 및 제2 전극 패드와 전기적으로 연결되면서 외부에서 전기적 신호를 인가할 수 있는 외부 전극 패드들과, 외부 전극 패드들을 절연하는 하부 절연층이 형성되어 있을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 패키지 기판은 금속, 세라믹, 실리콘, 실리콘 합금 또는 고분자 재질로 구성할 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 홈부 및 돌출부는 복수개로 설치되어 있을 수 있다. 홈부는 일방향의 폭이 타방향의 폭보다 긴 장방형 홈부이고, 돌출부는 장방형 홈에 배치된 로드형 돌출부일 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 제1 전극 패드의 면적은 제2 전극 패드의 면적보다 클 수 있다.
또한, 본 발명의 기술적 사상의 일 예에 의한 발광 다이오드 패키지는 패키지 기판과, 패키지 기판의 상면에 형성되고 상부 절연층에 의해 서로 절연된 제1 전극 패드 및 제2 전극 패드와, 제1 전극 패드 및 제2 전극 패드에 플립칩 형태로 각각 연결된 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 포함하되, 발광 다이오드 칩 하부에 형성된 상부 절연층은 패키지 기판을 관통되지 않으면서 패키지 기판 내부로 매설되어 있는 것을 포함한다.
본 발명의 기술적 사상의 일 실시예에 있어서, 상부 절연층은 상기 패키지 기판의 양측벽에 형성되어 있을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 패키지 기판의 하면에는 하부 절연층이 형성되어 있을 수 있다. 패키지 기판의 양측벽에 형성된 상부 절연층은 상기 하부 절연층과 서로 연결되어 있을 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 패키지 기판의 하면에서 패키지 기판 내부로 매설되어 있는 하부 절연층이 형성되어 있을 수 있다. 패키지 기판 내부로 매설된 하부 절연층은 상기 발광 다이오드 칩의 외부에서 상부 절연층과 연결될 수 있다.
본 발명의 기술적 사상의 일 실시예에 있어서, 패키지 기판의 하면에는 하부 절연층에 의해 분리되고 제1 전극 패드 및 제2 전극 패드와 전기적으로 연결되면서 외부에서 전기적 신호를 인가할 수 있는 외부 전극 패드가 형성되어 있을 수 있다.
본 발명의 기술적 사상에 따른 발광 다이오드 패키지는 패키지 기판의 상면에서 제1 전극 패드의 홈부 내에 상부 절연층 및 제2 전극 패드의 돌출부가 배치되어 있고, 제1 전극 패드 및 돌출부 상에 각각 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 플립칩 방식으로 연결한다. 그리고, 본 발명의 발광 다이오드 패키지는 패키지 기판의 하면에서 내부로 매설되고 외부 전극 패드를 전기적으로 분리하는 하부 절연층을 포함한다.
이에 따라, 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는 상부 절연층에 의한 열팽창력이 제2 전극의 돌출부의 장폭(또는 긴 길이)보다는 단폭(또는 짧은 길이)에 가해지기 때문에 발광 다이오드 칩의 열적 스트레스는 감소되거나 없을 수 있다.
더하여, 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는 발광 다이오드 칩의 하부에서 상부 절연층이 하부 절연층과 연결되어 있지 않게 때문에 열팽창력이 외부로 전달되지 않아 발광 다이오드 칩의 열적 스트레스는 없거나 감소될 수 있다.
또한, 본 발명의 기술적 사상에 따른 발광 다이오드 패키지는 패키지 기판을 금속 재질로 구성할 수 있으므로 패키지 가공성을 향상시킬 수 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1 내지 도 4는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 도시한 도면들이다.
도 5 및 도 6은 도 1의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이다.
도 7 및 도 8은 도 5 및 도 6과의 비교를 위한 비교예를 설명하기 위한 도면이다.
도 9a 내지 도 9i는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 13은 도 9a 내지 도 9i중 일부 단계의 평면도이다.
도 14 및 도 15는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 설명하기 위하여 도시한 평면도이다.
도 16은 도 15의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이다.
도 1 내지 도 4는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 도시한 도면들이다.
도 5 및 도 6은 도 1의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이다.
도 7 및 도 8은 도 5 및 도 6과의 비교를 위한 비교예를 설명하기 위한 도면이다.
도 9a 내지 도 9i는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이다.
도 10 내지 도 13은 도 9a 내지 도 9i중 일부 단계의 평면도이다.
도 14 및 도 15는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 설명하기 위하여 도시한 평면도이다.
도 16은 도 15의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 형태의 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 교시로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 기술적 사상의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다. 이하 실시예들은 어느 하나의 형태로 구현될 수도 있고, 실시예들의 내용을 조합하여 구성할 수도 있다.
먼저, 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 구조에 대하여 설명한다.
도 1 내지 도 4는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 도시한 도면들이다.
구체적으로, 도 1 및 도 4는 각각 발광 다이오드 패키지(100)의 상부 평면도 및 하부 평면도이고, 도 2 및 도 3의 각각 도 1의 A-B 및 C-D에 따라 얻어진 단면도이다.
발광 다이오드 패키지(100)는 패키지 기판(1)을 포함한다. 패키지 기판(1)은 금속, 세라믹, 실리콘, 실리콘 합금 또는 고분자 재질로 구성할 수 있다. 세라믹의 예로는 AlN나 Al2O3를 들 수 있다. 실리콘 합금의 예로 Si-Al이나 SiC를 들 수 있다. 고분자 물질의 예로는 폴리이미드(polyimide)를 들 수 있다. 패키지 기판(1)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 패키지 기판(1)을 금속 재질로 구성할 경우 패키지 가공성을 향상시킬 수 있다.
패키지 기판(100)의 상면과 전극 패드들(3, 7) 사이에는 중간층(미도시)이 형성될 수 있다. 중간층은 패키지 기판(100) 재질과 상관없이 전극 패드들(3, 7)을 형성하기 위하여 마련될 수 있다.
패키지 기판(1)은 리드 프레임을 구성하는 재료일 경우 어느 재료를 이용하더라도 무방하다. 본 실시예에서는 패키지 기판(1)을 구리(Cu)로 구성할 수 있다. 패키지 기판(1)은 제1 영역(1a)과 제2 영역(1b)로 구분될 수 있으나, 하나의 구성 요소일 수 있다. 패키지 기판(1)에는 후에 설명하는 바와 같이 절연 성능을 부여하는 상부 절연층(9) 및 하부 절연층(10)이 매설되어 있을 수 있다.
패키지 기판(1a)의 상면에 제1 전극 패드(3)가 배치되어 형성될 수 있다. 제1 전극 패드(3)는 홈부(5)를 가질 수 있다. 홈부(5)는 제1 전극 패드(3)의 바디 내에 설치될 수 있다. 홈부(5)는 일방향의 폭이 타방향의 폭보다 긴 장방형 홈부일 수 있다. 제1 전극 패드(3)는 금속 패턴, 예컨대 구리 패턴으로 형성될 수 있다.
제1 전극 패드(3)는 Au, Sn, Pb, Ag, In, Ge, Ni, Si 또는 이들의 조합으로 이루어질 수도 있다. 제1 전극 패드(3)는 Au-Sn 합금, Pb-Ag-In 합금, Pb-Ag-Sn 합금, Pb-Sn 합금, Au-Ge 합금, Au-Si 합금, 또는 Au로 이루어질 수도 있다. 제1 전극 패드(3)는 패키지 기판(1a) 상에 도금층을 형성한 후 패터닝하여 만들어지는 박막 전극 패드일 수 있다.
상기 제1 전극 패드(3)와 떨어져 제2 전극 패드(7)가 배치될 수 있다. 제2 전극 패드(7)는 제1 전극 패드(3)의 상기 홈부(5) 내로 배치된 돌출부(7a)를 가질 수 있다. 상기 돌출부(7a)는 장방형 홈(5)에 배치된 로드형 돌출부일 수 있다. 제2 전극 패드(7)는 제1 전극 패드(3)와 동일한 물질로 이루어질 수 있다. 제2 전극 패드(7)는 패키지 기판(1b) 상에 도금층을 형성한 후 패터닝하여 만들어지는 박막 전극 패드일 수 있다. 제1 전극 패드(3) 및 제2 전극 패드(7)은 빛을 효율적으로 반사하는 재질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다. 상기 제1 전극 패드(3)의 면적은 상기 제2 전극 패드(7)의 면적보다 클 수 있다.
패키지 기판(1)의 상면에는 상기 제1 전극 패드(3) 및 제2 전극 패드(7) 사이를 절연하는 상부 절연층(9)이 형성될 수 있다. 제1 전극 패드(3) 및 제2 전극 패드(7)는 상부 절연층(9)에 의해 서로 절연될 수 있다. 상부 절연층(9)은 절연 수지, 예컨대 에폭시 수지로 형성될 수 있다. 상부 절연층(9)은 돌출부(7a)를 포함한 제2 전극 패드(7)의 둘레부(9a)에 형성될 수 있다. 상부 절연층(9)은 패키지 기판(1)의 둘레부(9b)에 형성될 수 있다. 상부 절연층(9)은 제1 전극 패드(3) 및 제2 전극 패드(7)의 이격부(9c)에 형성될 수 있다.
패키지 기판(1)의 제1 전극 패드(3) 및, 제2 전극 패드(7) 상에는 플립칩 형태로 발광 다이오드 칩(11)이 배치될 수 있다. 상기 제1 전극 패드(3) 및 제2 전극 패드(7)의 돌출부(7a)에 플립칩 형태로 발광 다이오드 칩(11)의 제1 전극(13) 및 제2 전극(15)이 각각 전기적으로 연결될 수 있다. 제1 전극(13)은 애노드(anode) 전극일 수 있다. 제2 전극(15)은 캐소드(cathode) 전극 일 수 있다.
발광 다이오드 칩(11)은 수평형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(11)은 도 2에 도시한 바와 같이 제1 전극(13) 및 제2 전극(15)을 아래로 하여 제1 전극 패드(3) 및 제2 전극 패드(7)에 전기적으로 연결할 수 있다. 발광 다이오드 칩(11)은 청색의 광을 발광하는 청색 발광 다이오드 칩일 수 있다. 발광 다이오드 칩(11)은 다른 색, 예컨대 적색, 황색 또는 녹색의 광을 발광하는 발광 다이오드 칩일 수도 있다.
도 2에 도시한 바와 같이 발광 다이오드 칩(11) 하부에 위치하는 상부 절연층(9a)은 패키지 기판(1a)을 관통되지 않도록 내부로 매설되어 있을 수 있다. 상부 절연층(9b)은 패키지 기판(1)의 양측벽에 형성되어 있을 수 있다. 도 2 내지 도 4에 도시한 바와 같이 패키지 기판(1)의 하면에는 하부 절연층(10)이 형성되어 있을 수 있다. 패키지 기판(1)의 양측벽에 형성된 상부 절연층(9b)은 상기 하부 절연층(10b)과 서로 연결되어 있을 수 있다.
도 2 및 도 3에 도시한 바와 같이 하부 절연층(10)은 패키지 기판(1)의 하면에서 상기 패키지 기판(1) 내부로 매설되어 있을 수 있다. 도 3에 도시한 바와 같이 패키지 기판(1) 내부로 매설된 하부 절연층(10c)은 발광 다이오드 칩(11)의 외부에서 상부 절연층(9c)과 연결될 수 있다. 하부 절연층(10)은 상부 절연층(9)과 마찬가지로 절연 수지, 예컨대 에폭시 수지로 형성할 수 있다.
발광 다이오드 칩(11) 상에는 형광체층(17)이 형성될 수 있다. 형광체층(17)은 도 2 및 도 3에 도시한 바와 같이 제1 전극(13) 및 제2 전극(15)을 제외한 발광 다이오드 칩(11)의 전 표면을 감싸도록 형성될 수 있다.
형광체층(17)은 실리콘 수지나 에폭시 수지와 같은 투광성 수지에 형광체를 분산시켜 형성할 수 있다. 발광 다이오드 칩(11)이 청색 발광 다이오드 칩일 경우, 투광성 수지에 포함된 형광체는 가넷(Garnet)계(YAG, TAG), 실리케이드(Silicate)계, 나이트라이드(Nitride)계 및 옥시나이트라이드(Oxynitride)계 중 적어도 어느 하나 이상을 포함할 수 있다. 형광체층(17) 상에는 렌즈(19)가 형성될 수 있다.
도 4에 도시한 바와 같이 패키지 기판(1)의 하면에는 제1 전극 패드(3) 및 제2 전극 패드(7)와 전기적으로 연결되면서 외부에서 전기적 신호를 인가할 수 있는 복수개의 외부 전극 패드들(23, 25, 27)이 형성될 수 있다. 상기 외부 전극 패드들(23, 25, 27) 사이에는 외부 전극 패드들(23, 25, 27)을 절연하는 하부 절연층(10)이 형성되어 있을 수 있다. 외부 전극 패드(23, 25)는 도 2에 도시한 바와 같이 제1 전극 패드(3)와 전기적으로 연결될 수 있고, 외부 전극 패드(27)는 도 3에 도시한 바와 같이 제2 전극 패드(7)와 전기적으로 연결될 수 있다.
다음에는, 앞서와 같은 구성을 가지는 발광 다이오드 패키지의 구성 요소들의 열적 팽창에 의해 발광 다이오드 칩이 받는 열적 스트레스에 대하여 설명한다.
도 5 및 도 6은 도 1의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이고, 도 7 및 도 8은 도 5 및 도 6과의 비교를 위한 비교예를 설명하기 위한 도면이다.
구체적으로, 도 5는 도 1의 발광 다이오드 패키지(100)의 평면도에서 형광체층(17) 및 렌즈(19)를 생략하여 도시한 평면도이고, 도 6은 도 5의 A-B에 따른 단면도이다. 도 7은 도 5와의 비교를 위한 발광 다이오드 패키지(100a)의 평면도이고, 도 8은 도 7의 C-D에 따른 단면도이다.
도 5 및 도 6의 발광 다이오드 패키지(100)는 앞서 설명한 바와 같이 패키지 기판(1) 상의 제1 전극 패드(3)의 홈부(5) 내에 상부 절연층(9) 및 제2 전극 패드(7)의 돌출부(7a)가 배치되어 있고, 제1 전극 패드(3) 및 제2 전극 패드(7)의 돌출부(7a) 상에 각각 제1 전극(13) 및 제2 전극(15)을 갖는 발광 다이오드 칩(11)이 플립칩 형태로 부착되어 있다. 특히, 발광 다이오드 패키지(100)는 발광 다이오드 칩(11)의 제2 전극(15)이 제1 전극 패드(3) 및 제2 전극 패드(7) 사이의 상부 절연층(9)과 비교하여 수직하게 위치한다. 발광 다이오드 패키지(100)는 패키지 기판(1)의 하면에서 내부로 매설되고 외부 전극 패드(23)를 전기적으로 분리하는 하부 절연층(10)을 포함한다.
그리고, 상부 절연층(9)을 에폭시 수지로 구성할 경우, 열팽창 계수는 30-70ppm/℃이고, 패키지 기판(1a, 1b), 전극 패드(3, 7) 및 전극(13, 15)을 구리로 구성할 경우 열팽창 계수는 16-17ppm/℃이고, 발광 다이오드 칩(11)의 구성요소인 질화갈륨층(GaN)의 열팽창 계수는 3-6ppm/℃이다. 이에 따라, 발광 다이오드 칩(11)에서 열이 발생할 경우 도 5 및 도 6에 도시한 바와 같이 주로 상부 절연층(9)이 열팽창하여 열팽창력(21)이 발광 다이오드 칩(11)에 영향을 주게 된다.
그런데, 도 5의 화살표로 도시한 바와 같이 발광 다이오드 패키지(100)는 상부 절연층(9)에 의한 열팽창력(21)이 제2 전극(15)의 장폭(또는 긴 길이)보다는 단폭(또는 길이)에 가해지기 때문에 발광 다이오드 칩(11)의 열적 스트레스는 없거나 감소될 수 있다.
더하여, 도 5의 발광 다이오드 패키지(100)는 발광 다이오드 칩의 하부에서 상부 절연층(9)이 하부 절연층(10)과 연결되어 있지 않게 때문에 열팽창력(21)이 외부로 전달되지 않아 발광 다이오드 칩(11)의 열적 스트레스는 없거나 감소될 수 있다.
이에 반하여, 도 7 및 도 8의 발광 다이오드 패키지(100a)는 패키지 기판(1) 상의 상부 절연층(9)에 의해 절연된 제1 전극 패드(3) 및 제2 전극 패드(7)가 배치되어 있고, 제1 전극 패드(3) 및 제2 전극 패드(7)의 돌출부(7a) 상에 각각 제1 전극(13) 및 제2 전극(15)을 갖는 발광 다이오드 칩(11)이 플립칩 형태로 부착되어 있다. 특히, 발광 다이오드 패키지(100a)는 발광 다이오드 칩(11)의 제2 전극(15a)이 제1 전극 패드(3) 및 제2 전극 패드(7) 사이의 상부 절연층(9)과 비교하여 수평하게 위치한다.
이에 따라, 발광 다이오드 칩(11)에서 열이 발생할 경우 도 7 및 도 8에 도시한 바와 같이 주로 상부 절연층(9)이 열팽창하여 열팽창력(21a)이 발광 다이오드 칩(11)에 영향을 주게 된다.
그런데, 도 7 및 도 8의 발광 다이오드 패키지(100a)는 도 5 및 도 6과는 다르게 상부 절연층(9)에 의한 열팽창력(21a)이 제2 전극(15)의 단폭(또는 짧은 길이)보다는 장폭(또는 긴 길이)에 가해지기 때문에 발광 다이오드 칩(11)은 참조부호 21b와 같이 열팽창하여 열적 스트레스는 증대될 수 있다.
더하여, 도 7 및 도 8의 발광 다이오드 패키지(100a)는 발광 다이오드 칩(11)의 하부에서 상부 절연층(9)이 하부 절연층(10)과 연결되어 있기 때문에 열팽창력(21a)이 외부로 전달되어 발광 다이오드 칩(11)의 열적 스트레스는 증대될 수 있다.
도 9a 내지 도 9i는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지의 제조 방법을 설명하기 위한 단면도들이고, 도 10 내지 도 13은 도 9a 내지 도 9i중 일부 단계의 평면도이다.
도 9a, 도 9b 및 도 10을 참조하면, 도 9a와 같이 패키지 기판(1)을 준비한다. 패키지 기판(1)은 앞서 설명한 바와 같이 금속 재질로 구성할 수 있다. 본 실시예에서는 패키지 기판(1)으로 구리 기판을 이용할 수 있다.
계속하여, 도 9b와 같이 패키지 기판(1)의 상면에 상부 마스크 패턴(52)을 형성한 후, 패키지 기판(1)의 상면 부분을 식각하여 도 10에 도시한 바와 같은 상부 기판 패턴(53)을 형성한다. 상부 기판 패턴(53)의 평면은 도 10에 도시되어 있다. 도 10의 A-A' 단면은 도 9b의 상부 기판 패턴(53a, 53b, 53c, 53d, 53e)이 될 수 있다. 상부 기판 패턴(53)은 패키지 기판(1)의 상면 둘레에 위치하는 패턴(53a), 패키지 기판(1)의 상면 내부에 위치하는 패턴(53c), 두개의 내부 패턴들(53d, 53e) 사이에 위치하는 패턴(53b)을 포함할 수 있다. 패턴들(53a, 53b, 53c)은 패키지 기판(1) 내부로 파여진 홈 패턴일 수 있다.
도 9c 및 도 9d를 참조하면, 상부 마스크 패턴(53)을 제거한 후, 도 9c에 도시한 바와 같이 패키지 기판(1)의 상면에 제1 절연층(55)을 형성한다. 제1 절연층(55)은 에폭시 수지로 형성할 수 있다. 제1 절연층(55)은 패키지 기판(1)의 상부 기판 패턴(53) 상에 형성될 수 있다. 제1 절연층(55)은 상부 기판 패턴(53)을 구성하는 홈 패턴(53a, 53b, 53c) 내에 채워져 형성될 수 있다.
계속하여, 도 9d 및 도 11에 도시한 바와 같이 패키지 기판(1)의 하면에 하부 마스크 패턴(56)을 형성한 후, 패키지 기판(1)의 하면 부분을 식각하여 도 11에 도시한 바와 같은 하부 기판 패턴(57)을 형성한다. 하부 기판 패턴(57)의 평면은 도 11에 도시되어 있다. 도 11의 B-B' 단면은 도 9d의 하부 기판 패턴(57a, 57b, 57c, 57d)이 될 수 있다. 하부 기판 패턴(57d)은 패키지 기판(1) 내부로 파여진 홈 패턴일 수 있다.
도 9e 및 도 9f를 참조하면, 하부 마스크 패턴(56)을 제거한 후, 도 9e에 도시한 바와 같이 패키지 기판(1)의 하면에 제2 절연층(59)을 형성한다. 제2 절연층(59)은 에폭시 수지로 형성할 수 있다. 제2 절연층(59)은 패키지 기판(1)의 하부 기판 패턴(57) 상에 형성될 수 있다. 제2 절연층(59)은 하부 기판 패턴(57)을 구성하는 홈 패턴(57d) 내에 채워져 형성될 수 있다.
계속하여, 도 9f에 도시한 바와 같이 패키지 기판(10)의 상면 및 하면에서 제1 절연층(55) 및 제2 절연층(59)을 평탄화한다. 이렇게 되면, 제1 절연층(55)은 상부 절연층(9)이 되며, 제2 절연층(59)은 하부 절연층(10)이 된다. 패키지 기판(1)의 양측벽에 형성된 상부 절연층(9) 및 하부 절연층(10)은 서로 연결되며, 패키지 기판(1) 내부의 일부 영역에서도 상부 절연층(9) 및 하부 절연층(10)은 서로 연결된다. 결과적으로, 패키지 기판(1)은 제1 영역(1a) 및 제2 영역(1b)로 나뉘어지고 서로 절연될 수 있다.
도 9g, 도 9h, 도 12 및 도 13을 참조하면, 도 9g에 도시한 바와 같이 패키지 기판(1)의 상면 및 하면에 도전층(61)을 형성한다. 도전층(61)은 패키지 기판(1)의 상면 및 하면을 도금하여 형성한 도금층일 수 있다. 도전층(61)은 구리층으로 형성할 수 있다.
계속하여, 도 9h에 도시한 바와 같이 패키지 기판의 상면에 형성된 도전층(61) 상에 상부 마스크 패턴(62)을 형성한 후, 상부 마스크 패턴(62)을 식각 마스크로 하여 도전층(61)을 식각하여 도 12에 도시한 바와 같이 전극 패드(63)를 형성한다. 전극 패드(63)의 평면은 도 12에 도시되어 있다. 도 12의 A-A' 단면은 도 9h의 전극 패드(63)가 될 수 있다. 전극 패드(63)는 앞서 설명한 바와 같이 홈부(5)를 갖는 제1 전극 패드(3), 제1 전극 패드(3)의 상기 홈부 내로 배치된 돌출부(7a)를 갖는 제2 전극 패드(7)를 포함할 수 있다.
다음에, 도 9h에 도시한 바와 같이 패키지 기판의 하면에 형성된 도전층(61) 상에 하부 마스크 패턴(64)을 형성한 후, 하부 마스크 패턴(64)을 식각 마스크로 하여 도전층(61)을 식각하여 도 13에 도시한 바와 같이 외부 전극 패드(65)를 형성한다. 외부 전극 패드(65)의 평면은 도 13에 도시되어 있다. 도 13의 B-B' 단면은 도 9h의 외부 전극 패드(65)가 될 수 있다. 외부 전극 패드(65)는 앞서 설명한 바와 같이 제1 내지 제3 외부 전극 패드(23, 25, 27)를 포함할 수 있다.
도 9i를 참조하면, 상부 마스크 패턴(62) 및 하부 마스크 패턴(64)을 식각한다. 이후에 전극 패드(63) 및 외부 전극 패드(65) 상에 전기적 성능을 향상시키기 위하여 선택적으로 추가 도전층(8, 28), 예컨대 니켈이나 금을 더 도금할 수 있다. 이와 같은 공정을 통하여 전극 패드들(3, 7, 8) 및 외부 전극 패드들(23, 25, 27, 28)을 갖는 패키지 기판(1)을 만들 수 있다. 이후에 전극 패드들(3, 7, 8) 상에 플립칩 형태로 발광 다이오드 칩(11)을 탑재한 후, 형광체층(17) 및 렌즈(19)를 형성함으로써 발광 다이오드 패키지(100)를 완성할 수 있다.
도 14 및 도 15는 본 발명의 기술적 사상의 일 실시예에 의한 발광 다이오드 패키지를 설명하기 위하여 도시한 평면도이다.
구체적으로, 도 14는 발광 다이오드 패키지(200)의 패키지 기판(1) 및 전극 패드(3', 7')를 도시한 평면도이고, 도 15는 도 14의 패키지 기판(1) 상에 발광 다이오드 칩(11a)을 탑재한 상태를 도시한 평면도이다.
도 14 및 도 15에 도시된 발광 다이오드 패키지(200)는 도 1 내지 도 4의 발광 다이오드 패키지(100)와 비교할 때 제2 전극 패드(7)의 돌출부(7a, 7b)가 복수개, 즉 2개이며, 이에 따라 발광 다이오드 칩(11a)의 제2 전극(15a, 15b)도 복수개, 2개인 것을 제외하고는 동일하다.
도 14에 도시한 바와 같이 패키지 기판(1) 상에 2개의 홈부(5a, 5b)를 갖는 제1 전극 패드(3')가 배치되어 있다. 2개의 홈부(5a, 5b) 에는 2개의 돌출부(7a, 7b)를 갖는 제2 전극 패드(7')가 상부 절연층(9a')에 의해 전기적으로 절연될 수 있다.
제1 전극 패드(3') 및 2개의 돌출부(7a, 7b)를 갖는 제2 전극 패드(7')를 포함하는 패키지 기판(1) 상에 발광 다이오드 칩(11a)이 탑재된다. 도 15에서 도시된 바와 같이 발광 다이오드 패키지(200)는 발광 다이오드 칩(11a)의 제2 전극(15a, 15b)이 제1 전극 패드(3') 및 제2 전극 패드(7') 사이의 상부 절연층(9c)과 비교하여 수직하게 위치한다.
이와 같은 구성을 가지는 도 14 및 도 15의 발광 다이오드 패키지(200)는 발광 다이오드 칩(11a)의 크기가 클 경우 제2 전극 패드(7')의 돌출부(7a, 7b)를 두개 배치하여 발광 다이오드 패키지(200)의 다양한 설계에 응용될 수 있다.
도 16은 도 15의 발광 다이오드 패키지의 열적 팽창에 의한 발광 다이오드 칩의 열적 스트레스를 설명하기 위한 도면이다.
구체적으로, 도 16의 발광 다이오드 패키지(200)의 열적 스트레스는 앞서 도 5 및 도 6에서 설명한 바와 거의 동일하므로 간단히 설명한다. 도 15에서 바와 같이 발광 다이오드 패키지(200)는 발광 다이오드 칩(11a)의 제2 전극(15a, 15b)이 제1 전극 패드(3') 및 제2 전극 패드(7') 사이의 상부 절연층(9)과 비교하여 수직하게 위치한다. 따라서, 발광 다이오드 패키지(200)는 상부 절연층(9)에 의한 열팽창력(도 15 및 도 16의 31)이 제2 전극(15a, 15b)의 장폭(또는 긴 길이)보다는 단폭(또는 길이)에 가해지기 때문에 발광 다이오드 칩(11a)의 열적 스트레스는 없거나 감소될 수 있다.
더하여, 도 16의 발광 다이오드 패키지(200)는 발광 다이오드 칩(11a)의 하부에서 상부 절연층(9)이 하부 절연층과 연결되어 있지 않기 때문에 열팽창력(31)이 외부로 전달되지 않아 발광 다이오드 칩(11a)의 열적 스트레스는 없거나 감소될 수 있다.
이상, 본 발명을 바람직한 실시예들을 들어 상세하게 설명하였으나, 본 발명은 상술한 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
1: 패키지 기판, 3, 3': 제1 전극 패드, 5, 홈부, 7, 7': 제2 전극 패드, 9: 상부 절연층, 10: 하부 절연층, 11, 11a: 발광 다이오드 칩, 13: 제1 전극, 15: 제2 전극, 17: 형광체층, 19: 렌즈, 23, 25, 27: 외부 전극 패드들, 100, 200: 발광 다이오드 패키지
Claims (10)
- 패키지 기판;
상기 패키지 기판의 상면에 형성되고 홈부를 갖는 제1 전극 패드;
상기 제1 전극 패드의 상기 홈부 내로 배치된 돌출부를 갖는 제2 전극 패드;
상기 패키지 기판 상에서 상기 제1 전극 패드 및 제2 전극 패드 사이를 절연하는 상부 절연층; 및
상기 제1 전극 패드 및 제2 전극 패드의 돌출부에 플립칩 형태로 각각 전기적으로 연결된 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 포함하여 이루어지는 것을 특징으로 하는 발광 다이오드 패키지. - 제1항에 있어서, 상기 상부 절연층은 상기 패키지 기판의 둘레부에 형성되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제1항에 있어서, 상기 상부 절연층은 상기 돌출부를 포함한 제2 전극 패드의 둘레부에 형성되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제1항에 있어서, 상기 패키지 기판의 하면에는 상기 제1 전극 패드 및 제2 전극 패드와 전기적으로 연결되면서 외부에서 전기적 신호를 인가할 수 있는 외부 전극 패드들과, 상기 외부 전극 패드들을 절연하는 하부 절연층이 형성되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제1항에 있어서, 상기 홈부 및 돌출부는 복수개로 설치되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제1항에 있어서, 상기 홈부는 일방향의 폭이 타방향의 폭보다 긴 장방형 홈부이고, 상기 돌출부는 장방형 홈에 배치된 로드형 돌출부인 것을 특징으로 하는 발광 다이오드 패키지.
- 패키지 기판;
상기 패키지 기판의 상면에 형성되고 상부 절연층에 의해 서로 절연된 제1 전극 패드 및 제2 전극 패드; 및
상기 제1 전극 패드 및 제2 전극 패드에 플립칩 형태로 각각 연결된 제1 전극 및 제2 전극을 갖는 발광 다이오드 칩을 포함하되,
상기 발광 다이오드 칩 하부에 형성된 상부 절연층은 상기 패키지 기판을 관통되지 않으면서 상기 패키지 기판 내부로 매설되어 있는 것을 특징으로 하는 발광 다이오드 패키지. - 제7항에 있어서, 상기 상부 절연층은 상기 패키지 기판의 양측벽에 형성되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제7항에 있어서, 상기 패키지 기판의 하면에서 상기 패키지 기판 내부로 매설되어 있는 하부 절연층이 형성되어 있는 것을 특징으로 하는 발광 다이오드 패키지.
- 제7항에 있어서, 상기 패키지 기판 내부로 매설된 상기 하부 절연층은 상기 발광 다이오드 칩의 외부에서 상기 상부 절연층과 연결되는 것을 특징으로 하는 발광 다이오드 패키지.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130023939A KR102005235B1 (ko) | 2013-03-06 | 2013-03-06 | 플립칩 본딩 구조를 갖는 발광 다이오드 패키지 |
| US14/197,889 US9203005B2 (en) | 2013-03-06 | 2014-03-05 | Light-emitting diode (LED) package having flip-chip bonding structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130023939A KR102005235B1 (ko) | 2013-03-06 | 2013-03-06 | 플립칩 본딩 구조를 갖는 발광 다이오드 패키지 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20140109673A true KR20140109673A (ko) | 2014-09-16 |
| KR102005235B1 KR102005235B1 (ko) | 2019-07-30 |
Family
ID=51486753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130023939A KR102005235B1 (ko) | 2013-03-06 | 2013-03-06 | 플립칩 본딩 구조를 갖는 발광 다이오드 패키지 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9203005B2 (ko) |
| KR (1) | KR102005235B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020004777A (ja) * | 2018-06-25 | 2020-01-09 | 日亜化学工業株式会社 | パッケージ及び発光装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102601579B1 (ko) | 2015-12-16 | 2023-11-13 | 삼성전자주식회사 | 발광소자 실장용 회로 기판 및 이를 이용한 반도체 발광소자 패키지 |
| TWI626723B (zh) * | 2017-03-06 | 2018-06-11 | 力成科技股份有限公司 | 封裝結構 |
| JP6960268B2 (ja) * | 2017-07-26 | 2021-11-05 | 旭化成株式会社 | 半導体発光装置 |
| US10672954B2 (en) * | 2017-09-01 | 2020-06-02 | Lg Innotek Co., Ltd. | Light emitting device package |
| EP3803976B1 (en) | 2018-05-24 | 2024-05-22 | Lumiode, Inc. | Led display structures and fabrication of same |
| EP3899920A4 (en) | 2018-12-21 | 2022-09-28 | Lumiode, Inc. | ADDRESSING FOR EMISSIVE INDICATORS |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119981A (ja) * | 2002-09-27 | 2004-04-15 | Kokuren Koden Kagi Kofun Yugenkoshi | 高パワー発光ダイオードの平面実装構造、及びその製造方法 |
| US20060192084A1 (en) * | 2005-02-25 | 2006-08-31 | Samsung Electro-Mechanics Co., Ltd. | Light emitting diode package including monitoring photodiode |
| KR20120014420A (ko) * | 2010-08-09 | 2012-02-17 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 발광 소자 패키지용 몸체의 제조 방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4085917B2 (ja) | 2003-07-16 | 2008-05-14 | 松下電工株式会社 | 高熱伝導性発光素子用回路部品及び高放熱モジュール |
| JP2005227339A (ja) | 2004-02-10 | 2005-08-25 | Seiko Epson Corp | 光源装置、光源装置製造方法、及びプロジェクタ |
| JP4643918B2 (ja) | 2004-03-10 | 2011-03-02 | シチズン電子株式会社 | 光半導体パッケージ |
| KR100623024B1 (ko) | 2004-06-10 | 2006-09-19 | 엘지전자 주식회사 | 고출력 ｌｅｄ 패키지 |
| KR100601891B1 (ko) | 2005-08-04 | 2006-07-19 | 삼성전자주식회사 | Ｌｅｄ 패키지 및 그 제조방법 |
| JP2011035264A (ja) | 2009-08-04 | 2011-02-17 | Zeniya Sangyo Kk | 発光素子用パッケージ及び発光素子の製造方法 |
| JP5710128B2 (ja) | 2010-01-19 | 2015-04-30 | 大日本印刷株式会社 | 樹脂付リードフレームの製造方法 |
| KR101124816B1 (ko) | 2010-09-24 | 2012-03-26 | 서울옵토디바이스주식회사 | 발광다이오드 패키지 및 그 제조방법 |
| KR101677063B1 (ko) | 2010-12-09 | 2016-11-17 | (주)에이엘에스 | 엘이디 패키지용 리드 프레임 기판 및 그의 제조 방법 |
| KR20120091839A (ko) | 2011-02-10 | 2012-08-20 | 삼성전자주식회사 | 플립칩 발광소자 패키지 및 그 제조 방법 |
| JP5949294B2 (ja) * | 2011-08-31 | 2016-07-06 | 日亜化学工業株式会社 | 半導体発光素子 |
-
2013
- 2013-03-06 KR KR1020130023939A patent/KR102005235B1/ko active IP Right Grant
-
2014
- 2014-03-05 US US14/197,889 patent/US9203005B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004119981A (ja) * | 2002-09-27 | 2004-04-15 | Kokuren Koden Kagi Kofun Yugenkoshi | 高パワー発光ダイオードの平面実装構造、及びその製造方法 |
| US20060192084A1 (en) * | 2005-02-25 | 2006-08-31 | Samsung Electro-Mechanics Co., Ltd. | Light emitting diode package including monitoring photodiode |
| KR20120014420A (ko) * | 2010-08-09 | 2012-02-17 | 엘지이노텍 주식회사 | 발광 소자 패키지 및 발광 소자 패키지용 몸체의 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020004777A (ja) * | 2018-06-25 | 2020-01-09 | 日亜化学工業株式会社 | パッケージ及び発光装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9203005B2 (en) | 2015-12-01 |
| KR102005235B1 (ko) | 2019-07-30 |
| US20140252402A1 (en) | 2014-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102005235B1 (ko) | 플립칩 본딩 구조를 갖는 발광 다이오드 패키지 | |
| EP2325905B1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| US6614058B2 (en) | Light emitting semiconductor device with a surface-mounted and flip-chip package structure | |
| JP5378130B2 (ja) | 半導体発光装置 | |
| TWI436458B (zh) | 晶圓級封裝結構及其製作方法 | |
| US20140226345A1 (en) | Light-emitting device packages | |
| US20130092962A1 (en) | Light emitting device (led), manufacturing method thereof, and led module using the same | |
| KR20120077876A (ko) | 이종 기판 접합 구조 및 방법 | |
| KR100616692B1 (ko) | 금속 기판을 이용한 ｌｅｄ 패키지 및 그 제조 방법 | |
| TW202008535A (zh) | 具有調節件及防裂結構之導線架基板及其覆晶組體 | |
| CN107785327B (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
| KR100594716B1 (ko) | 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법 | |
| US10546988B2 (en) | Light emitting device and solder bond structure | |
| KR100447413B1 (ko) | 반도체 발광장치 | |
| US20150053993A1 (en) | Semiconductor light emitting device | |
| TWI556534B (zh) | 覆晶式雷射二極體及覆晶式雷射二極體封裝結構 | |
| JP2006173197A (ja) | 光半導体素子及び光半導体装置並びに光半導体素子の製造方法 | |
| KR102338179B1 (ko) | 반도체 발광소자 및 이의 제조방법 | |
| KR102471801B1 (ko) | 반도체 발광소자 | |
| TW201539673A (zh) | 晶片封裝結構及其製作方法 | |
| KR20140110257A (ko) | 발광소자 패키지 | |
| KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
| KR20110034123A (ko) | 발광소자 패키지 | |
| US20150357527A1 (en) | Method for manufacturing light-emitting device, and light-emitting device | |
| JP2014179380A (ja) | Ｌｅｄ素子の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |