KR20140108160A - 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치 Download PDF

Info

Publication number
KR20140108160A
KR20140108160A KR1020140023242A KR20140023242A KR20140108160A KR 20140108160 A KR20140108160 A KR 20140108160A KR 1020140023242 A KR1020140023242 A KR 1020140023242A KR 20140023242 A KR20140023242 A KR 20140023242A KR 20140108160 A KR20140108160 A KR 20140108160A
Authority
KR
South Korea
Prior art keywords
film
gas
raw material
substrate
wafer
Prior art date
Application number
KR1020140023242A
Other languages
English (en)
Other versions
KR101537946B1 (ko
Inventor
카즈히로 하라다
아리토 오가와
히로시 아시하라
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2013039088A external-priority patent/JP6084070B2/ja
Priority claimed from JP2013047105A external-priority patent/JP6108530B2/ja
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20140108160A publication Critical patent/KR20140108160A/ko
Application granted granted Critical
Publication of KR101537946B1 publication Critical patent/KR101537946B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

본 발명의 목적은 일함수를 조정 가능한 금속 함유막을 형성하는 데 있다.
고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성한다.

Description

반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치{METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE, METHOD OF PROCESSING A SUBSTRATE, NON-TRANSITORY COMPUTER-READABLE RECORDING MEDIUM AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치에 관한 것이다.
최근의 LSI 제조 공정에서의 트랜지스터의 구조는 Si 상에 유전율이 4를 초과하는 고유전율 막을 형성하고, 이 고유전율 막 상에 또한 도전성의 박막을 형성하여 트랜지스터의 한계값 전압을 제어하는 게이트 스택 구조로 이루어진다. 이 구조에서는 트랜지스터의 소비 전력을 제어하기 위해서 각종 도전성의 박막이 게이트 전극으로서 사용되고 있다. 이들의 도전성의 박막은 그 박막 고유의 일함수(Work Function: WF)를 포함한다. 이 일함수를 조정하는 것에 의해 트랜지스터의 한계값 전압을 제어할 수 있다.
디바이스 형상의 미세화나 복잡화에 따라 도전성의 박막으로서 금속막(메탈 게이트 전극)을 형성하는 경우, 복수의 재료 가스를 이용하여 성막하는 방법 등이 채택되고 있다. 미세화가 진행됨에 따라 퇴적할 수 있는 공간의 폭이 작아지고, 이에 따라 일함수 조정에 이용하는 게이트 전극도 박막화하는 경향에 있다. 현재 메탈 게이트 전극으로서 금속질화막[예컨대 질화티타늄막(TiN막)] 등의 금속 함유막이 널리 채택되고 있다(특허문헌1).
1. 일본 특개 2011-6783호 공보
트랜지스터의 성능 향상이라는 관점에서 기존의 금속 함유막의 일함수와는 다른 값의 일함수를 가지는 금속 함유막이 요구되고 있다. 예컨대 NMOS타입의 트랜지스터에서는 일함수가 TiN막보다 작은 값의 재료가 요구되고 있다.
본 발명의 주된 목적은 전술한 과제를 감안하고, 한계값 전압이 조정(튜닝)가능한, 즉 일함수를 조정 가능한 금속 함유막을 형성하는 데 있다.
본 발명의 일 형태에 의하면, 고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기(基)를 포함하는 제2 원료를 교호(交互)적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성한다.
본 발명의 일 형태에 의하면, 한계값 전압이 조정 가능한, 즉 일함수를 조정 가능한 금속 함유막을 형성할 수 있다.
도 1은 제1 실시 형태에 따른 기판 처리 장치의 웨이퍼 처리 시에서의 단면 구성도.
도 2는 도 1에 도시하는 기판 처리 장치의 가스 공급계의 구성도.
도 3은 도 1에 도시하는 기판 처리 장치의 컨트롤러의 개략 구성도.
도 4는 실시 형태에 따른 NMOS타입의 트랜지스터 게이트 구성예를 도시하는 설명도.
도 5는 도 4에 도시하는 NMOS타입의 트랜지스터 게이트 제조 공정의 예를 도시하는 처리 플로우 차트.
도 6은 도 5에 도시하는 처리 플로우에서의 성막 공정의 예를 도시하는 처리 플로우 차트.
도 7a는 도 6에 도시하는 제1 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면이며, 도 7b는 도 6에 도시하는 제2 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면.
도 8은 도 6에 도시하는 전술한 처리 플로우로 형성한 TiHfN막의 eWF(실효 일함수)의 예를 도시하는 도면.
도 9a는 TiHfN막을 성막할 때의 처리 온도(성막 온도)와 조성비의 관계를 도시하는 도면이며, 도 9b는 TiHfN막을 성막할 때의 소정의 처리 온도(성막 온도)에 대한 조성비의 값을 도시하는 도면.
도 10a는 TiHfN막을 성막할 때의 1사이클당의 TDEAHf의 공급 시간과 조성비의 관계를 도시하는 도면이며, 도 10b는 TiHfN막을 성막할 때의 1사이클당의 소정의 TDEAHf의 공급 시간에서의 조성비의 관계를 도시하는 도면.
도 11은 제2 실시 형태에 따른 기판 처리 장치의 구성예를 도시하는 횡(橫)단면도.
도 12는 제2 실시 형태에 따른 기판 처리 장치의 구성예를 도시하는 종(縱)단면도.
도 13은 제2 실시 형태에 따른 기판의 반송 시퀀스를 도시하는 도면.
도 14는 제3 실시 형태에 따른 기판 처리실의 구성예를 도시하는 횡단면도.
도 15는 제3 실시 형태에 따른 기판 처리실의 구성예를 도시하는 종단면도.
도 16은 제4 실시 형태에 따른 기판 처리실의 구성예를 도시하는 종단면도.
도 17은 제4 실시 형태에 따른 기판 처리실의 구성예를 도시하는 횡단면도.
도 18은 제5 실시 형태에 따른 처리 플로우에서의 성막 공정의 예를 도시하는 처리 플로우 차트.
도 19a는 도 18에 도시하는 제3 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면이며, 도 19b는 도 18에 도시하는 제4 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면.
도 20은 제5 실시 형태에 기재된 방법으로 형성된 막 특성을 도시하는 도면.
도 21은 캡 막의 막 두께를 변화시켰을 때의 실행 일함수를 도시하는 도면.
도 22는 캡 막의 유무에 의한 막 중의 산소 농도를 도시하는 도면.
도 23은 제6 실시 형태에 따른 기판의 반송 시퀀스를 도시하는 도면.
이하, 본 발명의 바람직한 실시 형태에 대하여 설명한다.
트랜지스터에는 NMOS타입과 PMOS타입이 있다. NMOS타입의 트랜지스터에는 고유전율 막에 대한 일함수의 값이 실리콘 반도체의 전도대(傳導帶)(Conduction Band)와 가전자대(價電子帶)(Valence Band)의 중간값, 이른바 미드 갭보다 작은 일함수를 가지는 도전성 막이 고유전율 막 상에 최초로 형성된다(제1 도전막). 따라서 이 요구에 대응하기 위해서는 제1 도전막의 일함수의 값은 4.5ev보다 작은 값인 것이 바람직하다. 반대로 PMOS타입의 트랜지스터에서는 4.5eV를 초과하는 일함수를 가지는 도전막이 제1 도전막으로서 이용된다.
발명자들은 이하의 과제를 발견하고, 이하에 기재하는 발명에 의해 이들의 과제를 해결할 수 있다는 것을 발견하였다. 자연과학에서의 일함수의 정의는 물질로부터 전자 1개를 무한원으로 격리시킬 때에 요하는 에너지이며, 근본적으로 NMOS용 도전막은 PMOS용 도전막보다 산화하기 쉽다고 할 수 있다.
도전막을 PVD(Physical Vapor Deposition)나 상기 방법으로 형성한 경우, 그 가장 외측의 부분은 대기(大氣)에 접촉하였을 때에 조금 산화된다. 그 산화되기 쉬운 정도는 금속이 가지는 불완전성(결함)이나, 결정(結晶) 구조, 물리적인 표면적에 영향을 받지만, 본질적으로 도전막의 구성 원소가 전기 음성도가 큰 산소에 전자를 빼앗기는 메커니즘이다.
종래의 디바이스의 최소 치수가 0.1μm를 초과하는 트랜지스터에서는 퇴적하는 박막의 두께가 충분히 두꺼웠기 때문에 그 영향을 무시할 수 있었던 것에 더해, NMOS트랜지스터의 성능 추구가 엄격하지 않았기 때문에 큰 문제로서 주목되지 않았다. 하지만 트랜지스터의 최소 치수가 50nm를 하회(下回)하기에 이르기까지 미세화가 진행된 점과, 트랜지스터를 탑재하는 최종 제품에서의 추가적인 전력 절감을 추구함에 따라, NMOS에 적합한 일함수 조정막의 산화가 심각한 성능 열화를 초래한다는 과제를 발견하였다. 또한 NMOS에 적합한 일함수 조정막의 경우, 막 두께가 5nm(50Å)을 하회하는 경우에 그 성능열화가 현저하고, 10nm 이상의 두께의 경우에 얻어지는 벌크의 일함수를 유지하는 것이 곤란해진다는 과제가 있다. 또한 일함수 조정막이 산화된 경우에는 일함수값이 커지고, PMOS측으로 시프트(shift)된다는 문제가 있다. 본 발명에 의해 박막화해도 벌크의 특성을 유지시키는 것이 가능해진다.
〔제1 실시 형태〕
이하, 본 발명의 바람직한 실시 형태에 대하여 도면을 참조하여 보다 구체적으로 설명한다.
우선 본 발명의 바람직한 실시 형태에서 사용되는 기판 처리 장치에 대하여 설명한다. 이 기판 처리 장치는 반도체 장치의 제조 공정의 일 공정에서 사용되는 반도체 장치의 제조 장치의 일 예로서 구성된다.
다음 설명에서는 기판 처리 장치의 일 예로서 한 번에 1매의 기판에 대하여 성막 처리 등을 수행하는 매엽식(枚葉式)의 기판 처리 장치를 사용한 경우에 대하여 설명한다.
(1) 기판 처리 장치의 구성
우선 본 실시 형태에 따른 기판 처리 장치의 구성에 대하여 도 1을 참조하면서 설명한다. 도 1은 본 발명의 일 실시 형태에 따른 기판 처리 장치의 웨이퍼 처리 시에서의 단면 구성도와, 기판 처리 장치의 웨이퍼 반송 시에서의 단면 구성도이다.
<처리실>
도 1에 도시하는 바와 같이 본 실시 형태에 따른 기판 처리 장치는 처리 용기(102)를 구비한다. 처리 용기(102)는 예컨대 횡단면이 원형이며 편평한 밀폐 용기로서 구성된다. 또한 처리 용기(102)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료, 또는 석영(SiO2)에 의해 구성된다. 처리 용기(102) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(100)를 처리하는 처리실(101)이 형성된다.
<지지대>
처리실(101) 내에는 웨이퍼(100)를 지지하는 지지대(103)가 설치된다. 지지대(103)는 예컨대 석영(SiO2), 카본, 세라믹스, 탄화규소(SiC), 산화알루미늄(Al2O3), 또는 질화알루미늄(AlN)에 의해 구성된다. 웨이퍼(100)가 직접 접촉하는 지지대(103)의 상면에는 예컨대 석영(SiO2), 카본, 세라믹스, 탄화규소(SiC), 산화알루미늄(Al2O3), 또는 질화알루미늄(AlN)에 의해 구성된 지지판으로서의 서셉터(117)가 설치되어도 좋다. 또한 지지대(103)에는 웨이퍼(100)를 가열하는 가열 수단(가열원)으로서의 히터(106)가 내장되어도 좋다. 또한 지지대(103)의 하단부는 처리 용기(102)의 저부(底部)를 관통한다.
<승강 기구>
처리실(101)의 외부에는 지지대(103)의 하단부에 접속된 승강 기구(107b)가 설치된다. 이 승강 기구(107b)를 작동시키는 것에 의해 지지대(103)를 승강시키고, 서셉터(117) 상에 지지되는 웨이퍼(100)를 승강시키는 것이 가능하도록 이루어진다. 지지대(103)는 웨이퍼(100)의 반송 시에는 후술하는 웨이퍼 반송구(150)의 높이까지 하강하고, 웨이퍼(100)의 처리 시에는 웨이퍼 처리 위치(도시의 위치)까지 상승한다. 또한 지지대(103)의 하단부의 주위는 벨로즈(103a)에 의해 피복되고, 처리실(101) 내는 기밀하게 보지(保持)된다.
<리프트 핀>
또한 처리실(101)의 저면(底面)(바닥면)에는 예컨대 3개의 리프트 핀(108b)이 연직 방향으로 상승[立上]하도록 설치된다. 또한 지지대(103)[서셉터(117)도 포함한다]에는 이와 같은 리프트 핀(108b)을 관통시키는 관통공(108a)이 리프트 핀(108b)에 대응하는 위치에 각각 설치된다. 그리고 지지대(103)를 웨이퍼 반송 위치까지 하강시켰을 때에는 리프트 핀(108b)의 상단부가 관통공(108a)을 개재하여 서셉터(117)의 상면으로부터 돌출하여 리프트 핀(108b)이 웨이퍼(100)를 하방(下方)으로부터 지지하도록 이루어진다. 또한 지지대(103)를 웨이퍼 처리 위치까지 상승시켰을 때에는 리프트 핀(108b)은 서셉터(117)의 상면으로부터 매몰하고, 서셉터(117)가 웨이퍼(100)를 하방으로부터 지지하도록 이루어진다. 또한 리프트 핀(108b)은 웨이퍼(100)와 직접 접촉하기 때문에 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
<웨이퍼 반송구>
처리실(101)[처리 용기(102)]의 내벽 측면에는 처리실(101) 내외로 웨이퍼(100)를 반송하기 위한 웨이퍼 반송구(150)가 설치된다. 웨이퍼 반송구(150)에는 게이트 밸브(151)가 설치되고, 게이트 밸브(151)를 여는 것에 의해 처리실(101) 내와 반송실(171)(예비실) 내가 연통(連通)하도록 이루어진다. 반송실(171)은 반송 용기(172)(밀폐 용기) 내에 형성되고, 반송실(171) 내에는 웨이퍼(100)를 반송하는 반송 로봇(173)이 설치된다. 반송 로봇(173)에는 웨이퍼(100)를 반송할 때에 웨이퍼(100)를 지지하는 반송 암(173a)이 구비된다. 지지대(103)를 웨이퍼 반송 위치까지 하강시킨 상태에서 게이트 밸브(151)를 여는 것에 의해, 반송 로봇(173)에 의해 처리실(101) 내와 반송실(171) 내 사이에서 웨이퍼(100)를 반송하는 것이 가능하도록 이루어진다. 처리실(101) 내에 반송된 웨이퍼(100)는 전술한 바와 같이 리프트 핀(108b) 상에 일시적으로 재치된다. 또한 반송실(171)의 웨이퍼 반송구(150)가 설치된 측과 반대측에는 도시되지 않는 로드록 실이 설치되고, 반송 로봇(173)에 의해 로드록 실 내와 반송실(171) 내 사이에서 웨이퍼(100)를 반송하는 것이 가능하도록 이루어진다. 또한 로드록 실은 미(未)처리 또는 처리 완료된 웨이퍼(100)를 일시적으로 수용하는 예비실로서 기능한다.
<배기계>
처리실(101)[처리 용기(102)]의 내벽 측면이며, 웨이퍼 반송구(150)의 반대측에는 처리실(101) 내의 분위기를 배기하는 배기구(160)가 설치된다. 배기구(160)에는 배기 챔버(160a)를 개재하여 배기관(161)이 접속되고, 배기관(161)에는 처리실(101) 내를 소정의 압력으로 제어하는 압력 제어 장치로서의 APC(Auto Pressure Controller) 등의 압력 조정기(162), 원료 회수 트랩(163) 및 진공 펌프(164)가 순서대로 직렬로 접속된다. 주로 배기구(160), 배기관(161), 압력 조정기(162)에 의해 배기계(배기 라인)가 구성된다. 또한 원료 회수(回收) 트랩(163), 진공 펌프(164)는 기판 처리 장치가 설치되는 반도체 제조 공정측에 설치되지만, 기판 처리 장치에 설치해도 좋다.
<가스 도입구>
처리실(101)의 상부에 설치되는 후술의 샤워 헤드(140)의 상면(천정벽)에는 처리실(101) 내에 각종 가스를 공급하는 가스 도입구(110)가 설치된다. 또한 가스 도입구(110)에 접속되는 가스 공급계의 구성에 대해서는 후술한다.
<샤워 헤드>
가스 도입구(110)와 처리실(101) 사이에는 가스 분산 기구로서의 샤워 헤드(140)가 설치된다. 샤워 헤드(140)는 가스 도입구(110)로부터 도입되는 가스를 분산시키는 분산판(140a)과, 분산판(140a)을 통과한 가스를 한층 더 균일하게 분산시켜서 지지대(103) 상의 웨이퍼(100)의 표면에 공급하는 샤워판(140b)을 구비한다. 분산판(140a) 및 샤워판(140b)에는 복수의 통기공(通氣孔)이 설치된다. 분산판(140a)은 샤워 헤드(140)의 상면 및 샤워판(140b)과 대향하도록 배치되고, 샤워판(140b)은 지지대(103) 상의 웨이퍼(100)와 대향하도록 배치된다. 또한 샤워 헤드(140)의 상면과 분산판(140a) 사이 및 분산판(140a)과 샤워판(140b) 사이에는 각각 공간이 설치되고, 이와 같은 공간은 가스 도입구(110)로부터 공급되는 가스를 분산시키는 제1 버퍼 공간(140c)(분산실) 및 분산판(140a)을 통과한 가스를 확산시키는 제2 버퍼 공간(140d)으로서 각각 기능한다.
<배기 덕트>
처리실(101)[처리 용기(102)]의 내벽 측면에는 단차부(101a)(段差部)가 설치된다. 그리고 이 단차부(101a)는 컨덕턴스 플레이트(104)를 웨이퍼 처리 위치 근방에 보지하도록 구성된다. 컨덕턴스 플레이트(104)는 내주부에 웨이퍼(100)를 수용하는 구멍(穴)이 설치된 1매의 도넛 형상(링 형상)의 원판으로서 구성된다. 컨덕턴스 플레이트(104)의 외주부(外周部)에는 소정 간격을 두고 주(周)방향으로 배열된 복수의 배출구(104a)가 설치된다. 배출구(104a)는 컨덕턴스 플레이트(104)의 외주부가 컨덕턴스 플레이트(104)의 내주부를 지지할 수 있도록 불연속적으로 형성된다.
한편, 지지대(103)의 외주부에는 로어 플레이트(105)가 계지(係止)한다. 로어 플레이트(105)는 링 형상의 요부(105b)(凹部)와, 요부(105b)의 내측 상부에 일체적으로 설치된 플랜지부(105a)를 구비한다. 요부(105b)는 지지대(103)의 외주부와 처리실(101)의 내벽 측면의 극간(隙間)을 폐색(閉塞)하도록 설치된다. 요부(105b)의 저부 중 배기구(160) 부근의 일부에는 요부(105b) 내로부터 배기구(160)측에 가스를 배출(유통)시키는 플레이트 배기구(105c)가 설치된다. 플랜지부(105a)는 지지대(103)의 상부 외주연(外周緣) 상에 계지하는 계지부로서 기능한다. 플랜지부(105a)가 지지대(103)의 상부 외주연 상에 계지하는 것에 의해 로어 플레이트(105)가 지지대(103)의 승강에 따라 지지대(103)와 함께 승강된다.
지지대(103)가 웨이퍼 처리 위치까지 상승하였을 때, 로어 플레이트(105)도 웨이퍼 처리 위치까지 상승한다. 그 결과, 웨이퍼 처리 위치 근방에 보지된 컨덕턴스 플레이트(104)가 로어 플레이트(105)의 요부(105b)의 상면 부분을 폐색하고, 요부(105b)의 내부를 가스 유로(流路) 영역으로 하는 배기 덕트(159)가 형성된다. 또한 이 때 배기 덕트(159)[컨덕턴스 플레이트(104) 및 로어 플레이트(105)] 및 지지대(103)에 의해 처리실(101) 내가 배기 덕트(159)보다 상방(上方)의 처리실 상부와 배기 덕트(159)보다 하방의 처리실 하부로 구분된다. 또한 컨덕턴스 플레이트(104) 및 로어 플레이트(105)는 배기 덕트(159)의 내벽에 퇴적하는 반응 생성물을 에칭하는 경우(셀프 클리닝하는 경우)를 고려하여, 고온 보지가 가능한 재료, 예컨대 내고온(耐高溫) 고부하용(高負荷用) 석영으로 구성하는 것이 바람직하다.
여기서 웨이퍼 처리 시에서의 처리실(101) 내의 가스의 흐름에 대하여 설명한다. 우선 가스 도입구(110)로부터 샤워 헤드(140)의 상부에 공급된 가스는 제1 버퍼 공간(140c)(분산실)을 거쳐서 분산판(140a)의 다수의 공(孔)으로부터 제2 버퍼 공간(140d)에 유입되고, 또한 샤워판(140b)의 다수의 공을 통과하여 처리실(101) 내에 공급되어 웨이퍼(100) 상에 균일하게 공급된다. 그리고 웨이퍼(100) 상에 공급된 가스는 웨이퍼(100)의 경방향 외측을 향하여 방사 형상으로 흐른다. 그리고 웨이퍼(100)에 접촉한 후의 잉여적인 가스는 웨이퍼(100) 외주부에 위치하는 배기 덕트(159) 상, 즉 컨덕턴스 플레이트(104) 상을 웨이퍼(100)의 경방향 외측을 향하여 방사 형상으로 흐르고, 컨덕턴스 플레이트(104)에 설치된 배출구(104a)로부터 배기 덕트(159) 내의 가스 유로 영역 내[요부(105b) 내]로 배출된다. 그 후, 가스는 배기 덕트(159) 내를 흘러 플레이트 배기구(105c)를 경유하여 배기구(160)로부터 배기된다. 이와 같이 가스를 흘리는 것에 의해 처리실 하부, 즉 지지대(103)의 이면(裏面)이나 처리실(101)의 저면측으로의 가스의 회입(回入)이 억제된다.
<가스 공급계>
계속해서 전술한 가스 도입구(110)에 접속되는 가스 공급계의 구성에 대하여 도 2을 참조하면서 설명한다. 도 2는 본 발명의 실시 형태에 따른 기판 처리 장치가 포함하는 가스 공급계의 구성도이다.
가스 공급관(232g)에는 상류측부터 순서대로 유량 제어 장치(유량 제어부)로서의 MFC(235g)(매스 플로우 컨트롤러) 및 개폐 밸브인 밸브(233g)가 각각 설치되고, 예컨대 불활성 가스인 N2이 가스 공급관(232g)을 지나서 가스 도입구(110)에 공급된다. 주로 가스 공급관(232g), MFC(235g), 밸브(233g)에 의해 제2 불활성 가스 공급계가 구성된다.
불활성 가스 공급계는 제1 불활성 가스 공급계와 제2 불활성 가스 공급계 중 어느 하나 또는 양방(兩方)으로 구성된다. 기판에 대한 처리에 따라 2개를 구분해서 사용해도 좋지만, 제1 불활성 가스 공급계와 제2 불활성 가스 공급계의 양방을 이용하는 것에 의해 웨이퍼에 균일한 처리를 수행할 수 있다.
〔원료 공급계〕
가스 공급관(232d)에 접속된 기화기(270d)보다 상류에는 원료 탱크(291d), 액체 유량 제어 장치(295d)(LMFC), 밸브(293d)가 상류측부터 순서대로 설치된다. 기화기(270d) 내로의 액체 원료의 공급량[즉 기화기(270d) 내에서 기화되어 처리실(101) 내에 공급되는 기화 가스의 공급 유량]은 LMFC(295d)에 의해 제어된다. 주로 가스 공급관(232d), LMFC(295d), 밸브(293d)에 의해 제1 원료 공급계(제1 액체 원료 공급계)가 구성된다. 또한 액체 원료 탱크(291d)를 제1 원료 공급계에 포함시켜도 좋다. 또한 후술하는 바와 같이 제1 원료 공급계는 제3 원료 공급계(제3 액체 원료 공급계)로서도 기능한다.
가스 공급관(232e)에 접속된 기화기(270e)보다 상류에는 원료(액체 원료) 탱크(291e), 액체 유량 제어 장치(LMFC)(295e), 밸브(293e)가 상류측부터 순서대로 설치된다. 기화기(270e) 내로의 액체 원료의 공급량[즉 기화기(270e) 내에서 기화하여 처리실(201) 내에 공급되는 기화 가스의 공급 유량]은 LMFC(295e)에 의해 제어된다. 주로 가스 공급관(232e), LMFC(295e), 밸브(293e)에 의해 제2 원료 공급계(제2 액체 원료 공급계)가 구성된다. 또한 원료 탱크(291e)를 제2 원료 공급계에 포함시켜도 좋다.
〔캐리어 가스 공급계〕
기화기(270d)에는 캐리어 가스로서의 불활성 가스가 가스 공급관(271d)으로부터 공급된다. 가스 공급관(271d)에는 MFC(273d)와 밸브(272d)가 설치된다. 기화기(270d)로 생성된 기화 가스를 캐리어 가스로 희석하는 것에 의해, 서셉터(117)에 탑재되는 웨이퍼(100) 면내(面內)의 막 두께 균일성 등의 웨이퍼(100)에서의 웨이퍼(100)의 처리의 균일성을 조정할 수 있다. 주로 가스 공급관(271d), MFC(273d), 밸브(272d)에 의해 제1 캐리어 가스 공급계가 구성된다.
기화기(270e)에는 캐리어 가스로서의 불활성 가스가 가스 공급관(271e)으로부터 공급된다. 가스 공급관(271e)에는 MFC(273e)와 밸브(272e)가 설치된다. 기화기(270e)로 생성된 기화 가스를 캐리어 가스로 희석하는 것에 의해, 서셉터(117)에 탑재되는 웨이퍼(100) 면내의 막 두께 균일성 등의 웨이퍼(100)에서의 웨이퍼(100)의 처리의 균일성을 조정할 수 있다. 주로 가스 공급관(271e), MFC(273e), 밸브(272e)에 의해 제2 캐리어 가스 공급계가 구성된다.
가스 공급관(232d)으로부터는 금속 원소(제1 금속 원소)와 할로겐 원소를 포함하는 제1 원료(제1 액체 원료)가 LMFC(295d), 기화기(270d), 가스 필터(281d)등을 개재하여 처리실(101) 내에 공급된다. 본 실시 형태에서는 금속 원소로서 전이[遷移] 금속 원소인 티타늄(Ti)을 선택하고, 할로겐 원소로서 염소(Cl)를 선택하였다. 여기서는 Ti와 Cl을 포함하는 원료로서 4염화티타늄(TiCl4)을 이용한다. TiCl4은 상온 상압에서 액체다. 액체의 TiCl4은 원료 공급 탱크(291d) 내에 저류(貯留)된다.
또한 여기서는 금속 원소로서 전이 금속 원소인 Ti를 예시하였지만 이에 한정되지 않고, 전이 금속인 텅스텐(W), 탄탈(Ta), 지르코늄(Zr), 하프늄(Hf), 루테늄(Ru), 코발트(Co), 니켈(Ni)로 이루어지는 군(群)으로부터 선택해도 좋다. 이들 전이 금속 원소와 할로겐 원소를 포함하는 원료로서는 예컨대 불화텅스텐(WF6), 염화탄탈(TaCl5), 염화지르코늄(ZrCl4), 염화하프늄(HfCl4), 염화텅스텐(WCl6) 등을 이용할 수 있다. 또한 전이 금속 이외의 금속 원소를 이용해도 좋다. 이들 전이 금속 원소와 할로겐 원소를 포함하는 원료가 상온 상압에서 고체인 경우는 기화기(270d)를 사용할 필요는 없고, 또한 액체 유량 제어 장치(LMFC) 대신에 유량 제어 장치(MFC)를 적절히 사용한다. 또한 후술하는 바와 같이 제1 원료는 제3 원료로서도 사용된다.
가스 공급관(232e)으로부터는 금속 원소(제2 금속 원소)와 아미노기를 포함하는 원료가 MFC(295e), 기화기(270e), 가스 필터(281e) 등을 개재하여 처리실(101) 내에 공급된다. 제2 금속 원소는 제1 금속 원소와는 다른 원소가 선택된다. 본 실시 형태에서는 제2 금속 원소로서 전이 금속 원소인 하프늄(Hf)을 선택하였다. 여기서는 Hf과 아미노기를 포함하는 원료로서 TDEAHf(테트라키스디에틸아미노하프늄, Hf[N(C2H5)2]4)을 이용한다. TDEAHf는 상온 상압에서 액체다. 액체의 TDEAHf는 원료 공급 탱크(291e) 내에 저류된다.
또한 TDEAHf에 포함되는 아미노기의 배위자(配位子)는 에틸기(基)를 포함할 수 있지만 이에 한정되지 않고, 메틸기, 에틸기 및 메틸기의 양방, 또는 시클로펜타계의 기(基)를 포함해도 좋다. 예컨대 Hf을 포함하는 제2 원료로서는 TDMAHf(테트라키스디메틸아미노하프늄, Hf[N(CH3)2]4), TEMAHf(테트라키스에틸메틸아미노하프늄, Hf[N(C2H5)CH3]4) 등을 이용할 수 있다.
또한 제2 금속 원소로서 전이 금속 원소인 Hf을 예시하였지만 이에 한정되지 않고, 전이 금속인 텅스텐(W), 탄탈(Ta), 지르코늄(Zr), 하프늄(Hf), 루테늄(Ru), 코발트(Co), 니켈(Ni)로 이루어지는 군으로부터 선택해도 좋다. 또한 전이 금속 이외의 금속 원소를 이용해도 좋다. 단, 제1 금속 원소와는 다른 금속 원소를 선택한다. 금속 원소와 아미노기를 포함하는 원료로서는 예컨대 트리스(디메틸아미노)알루미늄(Al[N(CH3)2]3), 테트라키스디에틸아미노지르코늄(Zr[N(C2H5)2]4), 테트라키스디메틸아미노지르코늄(Zr[N(CH3)2]4), 테트라키스에틸메틸아미노지르코늄(Zr[N(C2H5)CH3]4), 트리스에틸메틸아미노터셔리부틸이미노탄탈(TBTEMT), 트리스디에틸아미노터셔리부틸이미노탄탈(TBTDET), 비스터셔리부틸이미노비스디메틸아미노텅스텐(BTBMW) 등을 이용할 수 있다.
〔반응 가스 공급계〕
가스 공급관(232b)에는 상류 방향부터 순서대로 유량 제어 장치(유량 제어부)로서의 MFC(235b)(매스 플로우 컨트롤러) 및 개폐 밸브인 밸브(233b)가 각각 설치된다. 주로 가스 공급관(232b), MFC(235b), 밸브(233b)에 의해 반응 가스 공급계가 구성된다. 가스 공급관(232b)으로부터는 MFC(235b) 및 밸브(233b)를 개재하여 질소를 포함하는 제4 원료가 처리실(101) 내에 공급된다. 여기서는 질소를 포함하는 원료로서 암모니아(NH3)를 이용한다. 또한 NH3에 한정되지 않고, N2, 아산화질소(NO), 산화질소(N2O) 등을 이용해도 좋다.
〔제어부〕
도 3에 본 실시 형태에 따른 제어부와 각 구성의 접속 예를 도시한다. 제어부(제어 수단)인 컨트롤러(300)는 CPU(380a)(Central Processing Unit), RAM(380b)(Random Access Memory), 기억 장치(380c), I/O 포트(380d)를 구비한 컴퓨터로서 구성된다. RAM((380b), 기억 장치(380c), I/O 포트(380d)는 내부 버스(380e)를 개재하여 CPU(380a)와 데이터 교환 가능하도록 구성된다. 컨트롤러(300)에는 예컨대 터치패널 등으로서 구성된 입출력 장치(382)가 접속된다.
기억 장치(380c)는 예컨대 플래시 메모리, HDD(HardDisk Drive) 등으로 구성된다. 기억 장치(380c) 내에는 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(300)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여 단순히 프로그램이라고도 부른다. 또한 본 명세서에서 프로그램이라는 단어를 이용한 경우는 프로세스 레시피 단체(單體)만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다. 또한 RAM((380b)은 CPU(380a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(380d)는 히터(106), 승강 기구(107b), 게이트 밸브(151), 반송 로봇(173), 압력 조정기(162), 진공 펌프(164), 원료 회수 트랩(163), MFC(235a, 235b, 235g, 273d, 273e), 밸브(233a, 233d, 233e, 233g, 293d, 293e, 272d, 272e), 기화기(270d, 270e), LMFC(295d, 295e), 액체 원료 탱크(291d, 291e) 등에 접속된다. 또한 도 2, 도 3에 기재한 괄호 내의 부호로 제시되는 구성은 후술하는 다른 실시 형태에서 사용되는 구성이다. 각각의 실시 형태에서는 도 3에 기재된 구성 내, 필요한 구성만이 I/O 포트(380d)에 접속된다.
CPU(380a)는 기억 장치(380c)로부터 제어 프로그램을 판독하여 실행하는 것과 함께, 입출력 장치(382)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(380c)로부터 프로세스 레시피를 판독한다. 그리고 CPU(380a)는 판독한 프로세스 레시피의 내용을 따르도록 MFC(235a, 235b, 235g, 273d, 273e)에 의한 각종 가스의 유량 조정 동작, LMFC(295d, 295e)에 의한 액체 원료의 유량 제어, 밸브(233a, 233d, 233e, 233g, 293d, 293e, 272d, 272e)의 개폐 동작, 압력 조정기(162)의 압력 조정 동작, 히터(106)의 온도 조정 동작, 진공 펌프(164)의 기동 및 정지, 승강 기구(107b)에 의한 지지대(103)의 승강 동작 등을 제어한다.
또한 컨트롤러(300)는 전용의 컴퓨터로서 구성되는 경우에 한정되지 않고, 범용의 컴퓨터로서 구성되어도 좋다. 예컨대 전술한 프로그램을 격납한 외부 기억 장치(383)[예컨대 자기(磁氣) 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광(光)디스크, MO 등의 광자기 디스크, USB메모리(USB Flash Drive)나 메모리 카드 등의 반도체 메모리]를 준비하고, 외부 기억 장치(383)를 이용하여 범용의 컴퓨터에 프로그램을 인스톨하는 것 등에 의해 본 실시 형태에 따른 컨트롤러(300)를 구성할 수 있다. 또한 컴퓨터에 프로그램을 공급하기 위한 수단은 외부 기억 장치(383)를 개재하여 공급하는 경우에 한정되지 않는다. 예컨대 인터넷이나 전용 회선 등의 통신 수단을 이용하여 외부 기억 장치(383)를 개재하지 않고 프로그램을 공급해도 좋다. 또한 기억 장치(380c)나 외부 기억 장치(383)는 컴퓨터 판독 가능한 기록 매체로서 구성된다. 이하, 이들을 총칭하여 단순히 기록 매체라고도 부른다. 또한 본 명세서에서 기록 매체라는 단어를 이용한 경우는 기억 장치(380c) 단체만을 포함하는 경우, 외부 기억 장치(383) 단체만을 포함하는 경우, 또는 그 양방을 포함하는 경우가 있다.
<반도체 장치의 구성>
다음으로 본 실시 형태에 따른 기술이 적용되는 반도체 장치의 구성예에 대하여 설명한다. 여기서는 반도체 장치로서 NMOS타입의 트랜지스터를 예로 든다.
도 4는 NMOS타입의 트랜지스터 게이트 구성예를 도시하는 설명도이다. 도시와 같이 게이트는 실리콘 기판(Si) 상에 형성된 산화실리콘(SiO2)으로 이루어지는 실리콘계 절연막(絶緣膜)과, 이 SiO2 상에 형성된 산화하프늄(HfO2)으로 이루어지는 고유전율 막(High-k막)과, 이 HfO2 상에 형성된 복합 금속질화막(복합 전이 금속질화막인 TiHfN막)으로 이루어지는 게이트 전극을 적층한 스택 구조로 이루어진다. 또한 TiHfN 상에는 금속질화막(천이 금속질화막인 TiN막)으로 이루어지는 캡 막이 형성된다. 또한 실리콘 기판의 이면에는 알루미늄(Al)막이 형성된다.
<반도체 장치의 게이트 제조 공정>
이어서 도 5를 참조하여 도 4에 도시하는 게이트의 제조 공정예에 대하여 설명한다. 도 5는 NMOS타입의 트랜지스터 게이트 제조 공정 예를 도시하는 처리 플로우 차트다.
우선 실리콘 기판을 예컨대 1% HF수용액으로 처리하여 실리콘 기판의 희생 산화막을 제거한다(「HF treatment」공정). 이어서 실리콘 기판의 표면에 산화실리콘(SiO2)을 열 산화에 의해 성막한다(「SiO2 formation」공정). SiO2은 Si기판과, 이 다음에 형성하는 HfO2과의 계면에서의 계면층으로서 형성된다.
다음으로 SiO2 상에 고유전율 막으로서 산화하프늄(HfO2)을 성막한다(「High-k formation」공정). SiO2과 HfO2에 의해 게이트 절연막이 구성된다. 다음으로 HfO2 상에 게이트 전극으로서 복합 금속질화막을 성막한다(「N-side WFM deposition」공정). 본 실시 형태에서는 복합 금속질화막으로서 티타늄 하프늄 질화막(TiHfN)을 성막한다. 도시와 같이 이 공정에서는 전술한 제1 원료(TiCl4)와 제2 원료(TDEAHf)를 교호적으로 X사이클 공급한다.
이어서 TiHfN 상에 캡 층으로서 인시츄에서 질화티타늄(TiN)을 성막하고(「in-situ cap TiN deposition」공정), 또한 예컨대 PVD[Physical Vapor Deposition: 물리 기상(氣相) 성장]에 의해 질화티타늄(TiN)을 성막한다(「TiN deposition」공정). 그리고 이 TiN 상에 레지스트를 마스크로 하여 게이트 전극의 포토리소그래피 기술을 이용한 패터닝(「Gate patterning」공정)을 수행하는 것과 함께, 드라이 에칭 기술을 이용한 패턴 에칭(「Gate etching」공정)을 수행한다. 그 후, 상기 레지스트를 제거한다(「Resist remove」공정). 그리고 수소 가스 어닐링 등의 FGA(Forminggas annealing) 처리를 수행한다(「FGA」공정). 그 후, 실리콘 기판의 이면에 알루미늄층을 형성한다(「Backside Al deposition」공정).
<TiHfN막 및 TiN막의 성막 공정>
다음으로 전술한 게이트 전극을 구성하는 복합 금속질화막(TiHfN)의 성막 공정과, 캡 막을 구성하는 금속질화막(TiN막)의 성막 공정에 대하여 설명한다. 각각의 성막 공정은 전술한 기판 처리 장치의 처리실(101)에서 실행된다.
도 6은 도 5에 도시하는 처리 플로우에서의 복합 금속질화막(TiHfN)의 성막 공정과 금속질화막(TiN막)의 성막 공정의 예를 도시하는 처리 플로우 차트다. 도 7은 도 6에 도시하는 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면이다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각(各) 부(部)의 동작은 컨트롤러(300)에 의해 제어된다.
또한 본 명세서에서 「웨이퍼」라는 단어를 이용한 경우는 「웨이퍼 그 자체」를 의미하는 경우나, 「웨이퍼와 그 표면에 형성된 소정의 층이나 막 등의 적층체(집합체)」를 의미하는 경우(즉 표면에 형성된 소정의 층이나 막 등을 포함시켜서 웨이퍼라고 칭하는 경우)가 있다. 또한 본 명세서에서 「웨이퍼의 표면」이라는 단어를 이용한 경우는 「웨이퍼 그 자체의 표면(노출면)」을 의미하는 경우나, 「웨이퍼 상에 형성된 소정의 층이나 막 등의 표면, 즉 적층체로서의 웨이퍼의 최표면(最表面)」을 의미하는 경우가 있다.
따라서 본 명세서에서 「웨이퍼에 대하여 소정의 가스를 공급한다」고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면)에 대하여 소정의 가스를 직접 공급한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등에 대하여, 즉 적층체로서의 웨이퍼의 최표면에 대하여 소정의 가스를 공급한다」는 것을 의미하는 경우가 있다. 또한 본 명세서에서 「웨이퍼 상에 소정의 층(또는 막)을 형성한다」고 기재한 경우는 「웨이퍼 그 자체의 표면(노출면) 상에 소정의 층(또는 막)을 직접 형성한다」는 것을 의미하는 경우나, 「웨이퍼 상에 형성되는 층이나 막 등의 상, 즉 적층체로서의 웨이퍼의 최표면 상에 소정의 층(또는 막)을 형성한다」는 것을 의미하는 경우가 있다.
또한 본 명세서에서 「기판」이라는 단어를 이용한 경우도 「웨이퍼」라는 단어를 이용한 경우와 마찬가지이며, 그 경우, 상기 설명에서 「웨이퍼」를 「기판」으로 치환해서 생각하면 좋다.
〔기판 반입 공정(S101)〕
우선 웨이퍼 반송구(150)에 설치된 게이트 밸브(151)가 개방되어 반송실(171)로부터 처리실(101) 내에 웨이퍼(100)가 반송 로봇(173)에 의해 반송된다. 웨이퍼(100)에는 전술한 고유전율 막(HfO2)이 형성된다. 또한 고유전율 막으로서 산화알루미늄(AlO), 산화지르코늄(ZrO), 산화랜턴(LaO), 산화이트륨(YO), 산화탄탈(TaO), 산화세륨(CeO), 산화티타늄(TiO), 티탄산 스트론튬(STO), 티탄산 바륨(BTO) 중 어느 하나 또는 그들을 2개 이상 조합한 막을 이용해도 좋다. 또한 이들의 막에 산화실리콘(SiO)이나 질화실리콘(SiN)을 포함하는 막이어도 좋다. 예컨대 ZrAlO, HfAlO, LaAlO, HfSiO, HfSiON, ZrSiO 등이 있다. 바람직하게는 전이 금속을 포함하는 산화막이 좋다. 또한 바람직하게는 고유전율 막의 유전율이 4.0 이상의 막이다.
〔기판 재치 공정(S102)〕
처리실(101) 내에 반송된 웨이퍼(100)는 서셉터(117)에 재치되고, 미리 가열된 서셉터(117)에 의해 가열된다.
〔압력 조정 공정(S103)〕
웨이퍼(100)가 서셉터(117)에 재치되면, 게이트 밸브(151)가 닫히고, 처리실(101) 내가 원하는 압력(진공도)이 되도록 진공 펌프(164)에 의해 진공 배기된다. 이 때 처리실(101) 내의 압력은 압력 센서(도시되지 않음)에 의해 측정되고, APC밸브(162)로 피드백 제어된다(압력 조정).
〔온도 조정 공정(S104)〕
또한 웨이퍼(100)가 원하는 온도가 되도록 히터(106)에 의한 가열이 수행된다. 이 때 웨이퍼(100)가 원하는 온도 분포가 되도록 온도 센서(도시되지 않음)가 검출한 온도 정보에 기초하여 히터(106)로의 통전 상태가 피드백 제어된다(온도 조정).
또한 전술한 압력 조정 및 온도 조정은 적어도 웨이퍼(100)에 대한 처리가 종료될 때까지의 사이는 상시 실행된다.
다음으로 TiCl4과 TDEAHf을 웨이퍼(100)에 교호적으로 공급하는 것에 의해 복합 금속질화막인 TiHfN막을 성막하는 제1 성막 공정을 수행한다. 제1 성막 공정에서는 다음 4개의 스텝을 순차 실행한다.
〔제1 성막 공정(TiHfN 성막 공정)〕
<스텝(S105)>
스텝(S105)에서는 처리실(101)에 TiCl4(제1 원료)을 공급한다. 구체적으로는 가스 공급관(232d)의 밸브(233d) 및 밸브(293d)를 열고, 기화기(270d), 가스 필터(281d)를 개재하여 가스 공급관(232d) 내에 TiCl4가스를 흘린다. 가스 공급관(232d) 내를 흐른 TiCl4가스는 액체 매스 플로우 컨트롤러(295d)에 의해 유량 조정된다. 유량 조정된 TiCl4가스는 가스 공급관(232d)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 이 때 동시에 밸브(272d)를 열고, 불활성 가스 공급관(271d) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(271d) 내를 흐른 N2가스는 매스 플로우 컨트롤러(273d)에 의해 유량 조정된다. 유량 조정된 N2가스는 TiCl4가스와 함께 처리실(101) 내에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 액체 매스 플로우 컨트롤러(295d)로 제어하는 TiCl4가스의 공급 유량은 예컨대 10ccm 내지 100ccm의 범위 내의 유량으로 한다. 웨이퍼(100)를 TiCl4가스에 노출하는 시간, 즉 가스 공급 시간[조사(照射) 시간]은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃, 바람직하게는 200℃ 내지 400℃, 보다 바람직하게는 240℃ 내지 350℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. 또한 TiCl4가스와 동시에 공급하는 N2가스 등의 불활성 가스의 유량은 예컨대 0ccm 내지 200ccm의 범위 내의 유량으로 한다. TiCl4가스의 공급에 의해 웨이퍼(100) 상에 예컨대 1원자층 미만 내지 수원자층 정도의 두께의 Ti함유층이 형성된다.
<스텝(S106)>
스텝(S106)에서는 밸브(233d)를 닫고, 처리실(101) 내로의 TiCl4가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여(또는 열어) N2가스를 처리실(101) 내에 공급한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝(S107)에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리실(201)의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝(S107)에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S107)>
스텝(S107)에서는 처리실(101)에 TDEAHf(제2 원료)을 공급한다. 구체적으로는 가스 공급관(232e)의 밸브(233e) 및 밸브(293e)를 열고, 기화기(270e), 가스 필터(281e)를 개재하여 가스 공급관(232e) 내에 TDEAHf가스를 흘린다. 가스 공급관(232e) 내를 흐른 TDEAHf가스는 액체 매스 플로우 컨트롤러(295e)에 의해 유량 조정된다. 유량 조정된 TDEAHf가스는 가스 공급관(232e)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 이 때 동시에 밸브(272e)를 열고, 불활성 가스 공급관(271e) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(271e) 내를 흐른 N2가스는 매스 플로우 컨트롤러(273e)에 의해 유량 조정된다. 유량 조정된 N2가스는 TDEAHf가스와 함께 처리실(101) 내에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 액체 매스 플로우 컨트롤러(295e)로 제어하는 TDEAHf가스의 공급 유량은 예컨대 10ccm 내지 100ccm의 범위 내의 유량으로 한다. 웨이퍼(100)를 TDEAHf가스에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃, 바람직하게는 200℃ 내지 400℃, 보다 바람직하게는 240℃ 내지 350℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. 또한 TDEAHf가스와 동시에 공급하는 N2가스 등의 불활성 가스의 유량은 예컨대 0ccm 내지 200ccm의 범위 내의 유량으로 한다. 처리실(101)에 공급된 TDEAHf가스는 스텝(S105)에서 웨이퍼(100) 상에 형성된 Ti함유층의 적어도 일부와 반응한다. 이에 의해 Ti, Hf 및 N을 포함하는 TiHfN층이 형성된다. 구체적으로는 Ti함유층의 Cl(할로겐 원소)이 TDEAHf가스에 포함되는 아미노기의 배위자에 포함되는 에틸기와 반응하여 제거되는 것과 함께, Cl이 제거된 Ti에 TDEAHf가스에 포함되는 Hf 및 N이 결합하는 것에 의해 TiHfN층이 형성된다.
<스텝(S108)>
스텝(S108)에서는 밸브(233e)를 닫고, 처리실(101) 내로의 TDEAHf가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 Al, C함유층 형성에 기여한 후의 TDEAHf가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여(또는 열어) 불활성 가스로서의 N2가스의 처리실(101) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 HfN함유층 형성에 기여한 후의 TDEAHf가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리실(101)의 용적과 같은 정도의 양을 공급하는 것에 의해 다음 스텝에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S109)>
전술한 스텝(S105 내지 S108)을 1사이클로 하여 이 사이클을 적어도 1회 이상 수행한다[스텝(S109)]. 이에 의해 티타늄, 하프늄 및 질소를 포함하는 복합 금속질화막, 즉 TiHfN막이 형성된다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 이에 의해 웨이퍼(100)의 고유전율 막 상에 소정 막 두께의 TiHfN막이 형성된다.
TiHfN막을 형성한 후, 불활성 가스 공급관(232a)의 밸브(233a) 또는 불활성 가스 공급관(232g)의 밸브(233g)를 열고, 처리실(101) 내에 N2가스를 흘린다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내가 불활성 가스로 퍼지되어, 처리실(101) 내에 잔류하는 가스가 처리실(101) 내로부터 제거된다. 그 후, TiHfN막 상에 캡 막으로서 TiN막을 형성하는 제2 성막 공정이 수행된다. 제2 성막 공정은 제1 성막 공정에 이어서 처리실(101)에서 실행된다.
〔제2 성막 공정(TiN 성막 공정)〕
<스텝(S205)>
스텝(S205)에서는 처리실(101)에 TiCl4(제3 원료)을 공급한다. 구체적으로는 가스 공급관(232d)의 밸브(233d) 및 밸브(293d)를 열고, 기화기(270d), 가스 필터(281d)를 개재하여 가스 공급관(232d) 내에 TiCl4가스를 흘린다. 가스 공급관(232d) 내를 흐른 TiCl4가스는 액체 매스 플로우 컨트롤러(295d)에 의해 유량 조정된다. 유량 조정된 TiCl4가스는 가스 공급관(232d)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 이 때 동시에 밸브(272d)를 열고, 불활성 가스 공급관(271d) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(271d) 내를 흐른 N2가스는 매스 플로우 컨트롤러(273d)에 의해 유량 조정된다. 유량 조정된 N2가스는 TiCl4가스와 함께 처리실(101) 내에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 액체 매스 플로우 컨트롤러(295d)로 제어하는 TiCl4가스의 공급 유량은 예컨대 10ccm 내지 100ccm의 범위 내의 유량으로 한다. 웨이퍼(100)를 TiCl4에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃, 바람직하게는 200℃ 내지 400℃, 보다 바람직하게는 240℃ 내지 350℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. 또한 TiCl4가스와 동시에 공급하는 N2가스 등의 불활성 가스의 유량은 예컨대 0ccm 내지 200ccm의 범위 내의 유량으로 한다. TiCl4가스의 공급에 의해 제1 성막 공정에서 형성한 TiHfN막 상에 예컨대 1원자층 미만 내지 수원자층 정도의 두께의 Ti함유층이 형성된다.
<스텝(S206)>
스텝(S206)에서는 밸브(233d)를 닫고, 처리실(101) 내로의 TiCl4가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여(또는 열어) 불활성 가스로서의 N2가스의 처리실(101) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝(S107)에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리실(101)의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝(S107)에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S207)>
스텝(S207)에서는 처리실(101)에 NH3(제4 원료)을 공급한다. 구체적으로는 가스 공급관(232b)의 밸브(233b)를 열고, 가스 공급관(232b) 내에 NH3가스를 흘린다. 가스 공급관(232b) 내를 흐른 NH3가스는 매스 플로우 컨트롤러(235b)에 의해 유량 조정된다. 유량 조정된 NH3가스는 가스 공급관(232b)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 20Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 매스 플로우 컨트롤러(295b)로 제어하는 NH3가스의 공급 유량은 예컨대 10ccm 내지 200ccm 바람직하게는 100ccm 내지 200cmm의 범위 내의 유량으로 한다. 웨이퍼(100)를 NH3에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃, 바람직하게는 200℃ 내지 400℃, 보다 바람직하게는 240℃ 내지 350℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. 또한 TiCl4가스와 동시에 공급하는 N2가스 등의 불활성 가스의 유량은 예컨대 0ccm 내지 200ccm의 범위 내의 유량으로 한다. 처리실(101)에 공급된 NH3가스는 스텝(S205)에서 웨이퍼(100) 상에 형성된 Ti함유층의 적어도 일부와 반응한다. 이에 의해 Ti함유층은 질화되어 질화티타늄층(TiN층)이 형성된다.
<스텝(S208)>
스텝(S208)에서는 밸브(233b)를 닫고, 처리실(101) 내로의 NH3가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 질소 함유층 형성에 기여한 후의 NH3가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여(또는 열어) 불활성 가스로서의 N2가스의 처리실(101) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 질소 함유층 형성에 기여한 후의 NH3가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리실(101)의 용적과 같은 정도의 양을 공급하는 것에 의해 다음 스텝에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S209)>
전술한 스텝(S205 내지 S208)을 1사이클로 하여 이 사이클을 적어도 1회 이상 수행[스텝(S209)]하는 것에 의해, 티타늄 및 질소를 포함하는 금속질화막, 즉 TiN막을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 이에 의해 웨이퍼(100)에 형성된 TiHfN막 상에 소정 막 두께(예컨대 4nm)의 TiN막이 형성된다.
TiN막을 형성한 후, 불활성 가스 공급관(232a)의 밸브(233a) 또는 불활성 가스 공급관(232g)의 밸브(233g)를 열고, 처리실(101) 내에 N2가스를 흘린다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내가 불활성 가스로 퍼지되어, 처리실(101) 내에 잔류하는 가스가 처리실(101) 내로부터 제거된다. 그 후, 처리실(101) 내의 분위기가 불활성 가스로 치환되고, 처리실(101) 내의 압력이 반송실(171)의 압력으로 조압(調壓)된다.
<스텝(S210)>
그 후, 지지대(103)가 하강되어 게이트 밸브(151)가 열리는 것과 함께 처리 완료된 웨이퍼(100)가 반송 로봇(173)에 의해 처리 용기(102)로 반출[언로드, 스텝(S112)] 된다.
도 8은 전술한 처리 플로우에서 형성한 TiHfN막의 eWF(실효 일함수)의 예를 도시하는 도면이다. 도 8에서 (1)이 인시츄에서의 캡 막 형성을 수행하였을 때의 eWF를 도시하고, (2)가 인시츄에서의 캡 막 형성을 수행하지 않았을 때의 eWF를 도시한다. 도 8에 도시하는 eWF는 고유전율 막으로서 HfO2을 이용하였을 때의 값이며, HfO2/SiO2계면의 다이폴의 eWF를 포함한 값이다. 또한 도 8에 도시하는 eWF를 얻었을 때의 처리 온도(성막 온도)는 330℃, 1사이클당의 TiCl4의 공급 시간은 2[sec], TDEAHf의 공급 시간은 10[sec]이다. 도 8로부터 고유전율 막으로서 HfO2을 이용하였을 때의 TiHfN막의 eWF는 (1)의 캡 막 형성을 수행하였을 때에는 4.22[eV] 정도이며, (2)의 캡 막 형성을 수행하였을 때에는 4.25[eV] 정도인 것으로 추정된다. NMOS타입의 트랜지스터에서는 4.5[eV]보다 작은 일함수가 요구되지만, TiHfN막이 그 요구를 충족시키는 일함수를 가진다는 것을 알 수 있다.
TiHfN막의 eWF는 TiHfN막에 포함되는 금속 원소의 조성비에 의해 조정할 수 있다. 구체적으로는 TiHfN막의 원료인 TiCl4과 TDEAHf가 CVD반응하는 것을 이용하여 처리 온도(성막 온도)와 가스 공급 시간을 조정하는 것에 의해 금속 원소의 조성비를 조정한다. 또한 CVD반응에는 기상 반응과 표면 반응이 포함된다. 이하, TiHfN막에 포함되는 금속 원소의 조성비의 조정에 대하여 설명한다.
도 9a는 TiHfN막을 성막할 때의 처리 온도(성막 온도)와 조성비의 관계를 도시하는 도면이며, 도 9b는 TiHfN막을 성막할 때의 소정의 처리 온도(성막 온도)에 대한 조성비의 값을 도시하는 도면이다. 도 9a 및 도 9b에 도시하는 바와 같이 처리 온도에 따라 Ti와 Hf의 함유 비율이 변화한다. 구체적으로는 처리 온도가 높아질수록 Ti의 함유 비율이 감소하고, Hf의 함유 비율이 증가한다. 이 때 TiHfN막에 잔류하는 그 외의 원소(C, N, Cl)의 함유 비율은 거의 일정하게 추이한다. Ti의 일함수는 Hf의 일함수보다 높다. 그렇기 때문에 처리 온도를 높일수록 TiHfN막의 일함수는 낮아지는 것으로 생각된다.
또한 도 9a에 도시하는 바와 같이 처리 온도가 330℃ 내지 350℃의 범위에서는 Ti와 Hf의 함유 비율의 변화량이 다른 원소의 변화량에 비해 특히 커진다. 따라서 TiHfN막의 일함수를 조정하는 경우, 330℃ 내지 350℃의 범위의 온도로 성막하는 것이 바람직하다.
도 10a는 TiHfN막을 성막할 때의 1사이클당의 TDEAHf의 공급 시간과 조성비의 관계를 도시하는 도면이며, 도 10b는 TiHfN막을 성막할 때의 1사이클당의 소정의 TDEAHf의 공급 시간에서의 조성비를 도시하는 도면이다. 도 10a 및 도 10b에 도시하는 바와 같이 TDEAHf의 공급 시간에 따라 Ti와 Hf의 함유 비율이 변화한다. 구체적으로는 공급 시간이 10[sec] 내지 30[sec]의 범위에서는 공급 시간이 증가할수록 Ti의 함유 비율이 감소하고, Hf의 함유 비율이 증가한다. 또한 공급 시간이 10[sec] 내지 30[sec]의 범위에서는 TiHfN막에 잔류하는 그 외의 원소(C, N, Cl)의 함유 비율은 거의 일정하게 추이한다. 전술한 바와 같이 Ti의 일함수는 Hf의 일함수보다 높기 때문에, TDEAHf의 공급 시간이 10[sec] 내지 30[sec]의 범위에서는 TDEAHf의 공급 시간을 증가시킬수록 TiHfN막의 일함수는 낮아지는 것으로 생각된다. 또한 도 10에 도시하는 함유 비율을 얻었을 때의 1사이클당의 TiCl4의 공급 시간은 2[sec]이다.
또한 공급 시간이 10[sec] 내지 30[sec]의 범위에서는 TiHfN막에 포함되는 그 외의 원소(C, N, Cl)의 함유 비율은 거의 일정하게 추이하기 때문에, TiHfN막의 일함수를 조정하는 경우, TDEAHf의 공급 시간을 10[sec] 내지 30[sec]의 범위에서 조정하는 것이 바람직하다.
이와 같이 본 실시 형태에 의하면, 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하는 것에 의해, 일함수의 조정이 가능한 금속질화막(복합 금속질화막)을 얻을 수 있다. 또한 신규 재료를 기존의 생산 라인에서 채택하기 위해서는 인테그레이션의 문제(가공, 열 안정성, 확산 안정성)가 발생하지만, 본 실시 형태의 성막 프로세스는 기존의 금속질화막인 TiN막의 성막 프로세스를 기반으로 하기 때문에 인테그레이션의 문제도 회피할 수 있다. 또한 TiHfN막 상에 인시츄에서 캡 막으로서 TiN막을 형성하였기 때문에 TiHfN막의 내산화성을 향상시킬 수 있고, 산화에 의한 일함수의 상승도 방지할 수 있다.
〔제2 실시 형태〕
이하에 제2 실시 형태에 대하여 도 11, 도 12, 도 13을 이용하여 설명한다. 도 11은 본 실시 형태에 따른 기판 처리 장치의 구성을 설명하는 도면이다. 전술한 제1 실시 형태에서는 처리실(101)[처리 용기(102)] 내에서 웨이퍼(100)에 제1 성막 공정과 제2 성막 공정을 계속해서 수행하는 예를 제시하였지만 이에 한정되지 않고, 도 11에 도시하는 바와 같이 반송 용기(172)에 복수의 처리 용기(처리실)를 접속하고, 제1 성막 공정과 제2 성막 공정을 각각 다른 처리 용기로 수행해도 좋다. 이 형태에 대하여 이하에 구체적으로 설명한다.
〔반송실〕
도 11, 도 12에 도시하는 바와 같이 반송 용기(171)는 평면시가 다각형 형상으로 형성되고, 후술하는 예비실(922, 923) 및 제1 프로세스 모듈(101a)(PM, 처리실), 제2 PM(101b), 제3 PM(101c), 제4 PM(101d)이 게이트 밸브(151, 151b, 151c, 151d)를 개재하여 각각 연결된다. 이들 각 PM이 처리실로서 기능한다. 반송실(171)의 중앙부에는 부압 하에서 웨이퍼(100)를 이재(移載)(반송)하는 반송 로봇(173)이 플랜지(915)를 기부(基部)로서 설치된다. 반송 로봇(173)에는 로봇 회전부(916)가 접속되어 회전 가능하도록 구성된다.
〔예비실〕
반송 용기(172)의 PM이 접속되지 않는 벽측에는 반입용의 예비실(922)(로드록 모듈)과, 반출용의 예비실(923)(로드록 모듈)이 각각 게이트 밸브(151f, 151e)를 개재하여 연결되고, 각각 부압을 견딜 수 있는 구조로 구성된다. 또한 예비실(922) 내에는 반입용의 기판 재치대(950)가 설치되고, 예비실(923) 내에는 반출용의 기판 재치대(951)가 설치되어, 반입 반출되는 웨이퍼(100)를 예비실 내에서 보지할 수 있도록 구성된다.
〔대기 반송실·IO 스테이지〕
예비실(922) 및 예비실(923) 전측(前側)에는 대기 반송실(921)(프론트 엔드 모듈)이 게이트 밸브(928, 929)를 개재하여 연결된다. 대기 반송실(921)은 대기압 하에서 이용된다.
대기 반송실(921) 내에는 웨이퍼(100)를 이재하는 대기 반송 로봇(924)이 설치된다. 도 12에 도시하는 바와 같이 대기 반송 로봇(924)은 대기 반송실(921)에 설치된 엘리베이터(926)에 의해 승강 가능하도록 구성되는 것과 함께, 리니어 액츄에이터(932)에 의해 X1, X2방향으로 왕복 이동 가능하도록 구성된다.
도 12에 도시하는 바와 같이 대기 반송실(921)의 상부에는 클린 에어를 공급하는 클린 유닛(918)이 설치된다. 또한 도 11에 도시하는 바와 같이 대기 반송실(921)의 X2방향에는 웨이퍼(100)에 형성되는 노치(notch) 또는 오리엔테이션 플랫의 방향을 맞추는 장치(906)(이하, 프리얼라이너라고 부른다)가 설치된다.
도 11, 도 12에 도시되는 바와 같이 대기 반송실(921)의 광체(925)(筐體)의 Y1방향측에는 웨이퍼(100)를 대기 반송실(921)에 대하여 반입 반출하기 위한 기판 반입 반출구(934)과, 포드 오프너(908)가 설치된다. 기판 반입 반출구(934)를 개재하여 포드 오프너(908)와 반대측, 즉 광체(925)의 외측에는 IO 스테이지(905)(로드 포트)가 설치된다.
포드 오프너(908)는 포드(900)의 캡(900a)을 개폐하는 것과 함께 기판 반입 반출구(934)를 폐색 가능한 클로저(942)와 클로저(942)를 구동(驅動)하는 구동 기구(909)를 구비한다. 포드 오프너(908)는 IO 스테이지(905)에 재치된 포드(900)의 캡(900a)을 개폐하여 기판의 출입구를 개방·폐쇄하는 것에 의해, 포드(900)에 대한 웨이퍼(100)의 출입을 가능하게 한다.
〔프로세스 모듈(PM)〕
반송 용기(172)에 설치된 제1 PM, 제3 PM에는 도 2에 도시한 가스 공급관(232a), 가스 공급관(232d), 가스 공급관(233d)이 접속되고, 웨이퍼(100)에 전술한 제1 성막 공정을 수행할 수 있도록 구성된다. 제2 PM과 제4 PM에는 도 2에 도시한 가스 공급관(232g), 가스 공급관(232d), 가스 공급관(232b)이 접속되고, 전술한 제2 성막 공정을 수행할 수 있도록 구성된다.
〔기판 처리 공정〕
도 13에 도시하는 바와 같이 1매째의 웨이퍼(100)의 처리(1뱃치째)에서는 웨이퍼(100)를 예비실(922)로부터 제1 PM에 반송하고, 제1 PM에서 제1 성막 공정을 수행한다. 제1 성막 공정이 종료되면, 웨이퍼(100)를 제2 PM에 반송하여 제2 성막 공정을 수행하고, 예비실(923)에 반송하고 대기 반송실로 웨이퍼를 반출한다. 2매째의 웨이퍼의 처리(2뱃치째)는 예비실(922)로부터 제3 PM에 반송하고, 제3 PM에서 제1 성막 공정을 수행한다. 제3 PM에서 제1 성막 공정이 종료되면, 웨이퍼를 제4 PM에 반송하여 제2 성막 공정을 수행한다. 제4 PM에서의 제2 성막 공정이 종료되면, 웨이퍼를 제4 PM으로부터 예비실(923)에 반송하고, 대기 반송실로 반출한다. 3매째의 웨이퍼의 처리(3뱃치째)는 1뱃치째와 마찬가지로 제1 PM, 제2 PM의 순서대로 웨이퍼를 반송하여 제1 성막 공정과 제2 성막 공정을 수행한다. 4매째의 웨이퍼의 처리(4뱃치째)는 2뱃치째와 마찬가지로 제3 PM, 제4 M의 순서대로 웨이퍼를 반송하여 제1 성막 공정과 제2 성막 공정을 수행한다. 이와 같이 홀수 뱃치는 제1 PM, 제2 PM의 순서대로 반송하여 처리를 수행하고, 짝수 뱃치는 제3 PM, 제4 PM에 순서대로 반송하여 처리를 수행한다. 이와 같이 제1 성막 공정과 제2 성막 공정을 각각 다른 처리실에서 수행하는 것에 의해, 제1 성막 공정에서 이용되는 가스와 제2 성막 공정에서 이용되는 가스가 혼합되어 부생성물이 생성될 가능성을 저감할 수 있다. 또한 제1 성막 공정과 제2 성막 공정에서 웨이퍼(100)의 온도나 처리 분위기의 압력을 변경하여 처리하는 경우에도 온도나 분위기의 절체(切替)를 고속화할 수 있어 처리 스루풋을 향상시킬 수 있다. 또한 여기서는 처리실을 4개 설치한 예에 대하여 기재하였지만 이에 한정되지 않고, 다각 형상의 반송 용기의 각수(角數)를 늘려사 처리실을 5개 이상 설치해도 좋고, 다각 형상의 반송 용기의 일변(一邊)에 복수의 처리실을 설치해도 좋다.
〔제3 실시 형태〕
이하에 제3 실시 형태에 대하여 도 14, 도 15를 이용하여 설명한다. 본 실시 형태는 도 14에 도시하는 바와 같이 복수의 섹션으로 구분된 처리실에 복수의 웨이퍼(100)를 수용하여 처리하는 형태이다. 본 실시 형태에 따른 처리로로서의 프로세스 챔버(1202)의 구성에 대하여 주로 도 14, 도 15를 이용하여 설명한다. 도 14는 본 실시 형태에 따른 처리로의 횡단면 개략도이다. 도 15는 본 실시 형태에 따른 처리로의 종단면 개략도이며, 도 14에 도시하는 처리로의 A-A'선 단면도이다.
〔반응 용기〕
도 14, 도 15에 도시하는 바와 같이 처리로로서의 프로세스 챔버(1202)는 원통 형상의 기밀 용기인 반응 용기(1203)를 구비한다. 반응 용기(1203) 내에는 기판(100)의 처리 공간(1207)(처리실)이 형성된다. 반응 용기(1203) 내의 처리 공간(1207)의 상측에는 중심부로부터 방사 형상으로 연장하는 4매의 경계판(1205)이 설치된다. 4매의 경계판(1205)은 처리 공간(1207)을 제1 처리 영역(1201a), 제1 퍼지 영역(1204a), 제2 처리 영역(1201b), 제2 퍼지 영역(1204b)으로 구분하도록 구성된다. 또한 제1 처리 영역(1201a), 제1 퍼지 영역(1204a), 제2 처리 영역(1201b), 제2 퍼지 영역(1204b)은 후술하는 서셉터(1217)(기판 재치대)의 회전 방향을 따라 이 순서대로 배열되도록 구성된다.
서셉터(1217)를 회전시키는 것에 의해 서셉터(1217) 상에 재치된 기판(1200)은 제1 처리 영역(1201a), 제1 퍼지 영역(1204a), 제2 처리 영역(1201b), 제2 퍼지 영역(1204b)의 순서대로 이동한다. 또한 제1 처리 영역(1201a) 내에는 제1 처리 가스가 공급되고, 제2 처리 영역(1201b) 내에는 제2 처리 가스가 공급되고, 제1 퍼지 영역(1204a) 내 및 제2 퍼지 영역(1204b) 내에는 불활성 가스가 공급되도록 구성된다. 그렇기 때문에 서셉터(1217)를 회전시키는 것에 의해 기판(100) 상에는 제1 처리 가스, 불활성 가스, 제2 처리 가스, 불활성 가스가 이 순서대로 공급된다.
경계판(1205)의 단부(端部)와 반응 용기(1203)의 측벽 사이에는 소정의 폭의 극간이 설치되고, 이 극간을 가스가 통과할 수 있도록 구성된다. 이 극간을 개재하여 제1 퍼지 영역(1204a) 내 및 제2 퍼지 영역(1204b) 내로부터 제1 처리 영역(1201a) 내 및 제2 처리 영역(1201b) 내를 향하여 불활성 가스를 분출시키는 것에 의해, 제1 퍼지 영역(1204a) 내 및 제2 퍼지 영역(1204b) 내로의 처리 가스의 침입을 억제할 수 있고, 처리 가스의 반응을 방지할 수 있도록 구성된다.
또한 본 실시 형태에서는 각 경계판(1205) 사이의 각도를 각각 90℃로 하였지만, 본 발명은 이에 한정되지 않는다. 즉 기판(100)으로의 각종 가스의 공급 시간 등을 고려하여 예컨대 제2 처리 영역(1201b)을 형성하는 2매의 경계판(1205) 사이의 각도를 크게 하는 등 적절히 변경해도 좋다.
또한 각 처리 영역을 경계판(1205)으로 구분하였지만 이에 한정되지 않고, 처리 영역(1201a, 1201b)에 각각 공급되는 가스를 혼합시키지 않는 구성이라면 좋다.
〔서셉터〕
도 14 및 도 15에 도시하는 바와 같이 경계판(1205)의 하측, 즉 반응 용기(1203) 내의 저부 중앙에는 반응 용기(1203)의 중심에 회전축의 중심을 갖고, 회전 가능하도록 구성된 기판 지지부로서의 서셉터(1217)가 설치된다. 서셉터(1217)는 기판(1200)의 금속 오염을 저감할 수 있도록 예컨대 질화알루미늄(AlN), 세라믹스, 석영 등의 비금속 재료로 형성된다. 또한 서셉터(1217)는 반응 용기(1203)와 전기적으로 절연된다.
서셉터(1217)는 반응 용기(1203) 내에서 복수 매(본 실시 형태에서는 예컨대 5매)의 기판(100)을 동일 면상(面上)에, 또는 동일 원주 상에 배열하여 지지하도록 구성된다. 여기서 동일 면상이란 완전한 동일 면에 한정되지 않고, 서셉터(1217)를 상면으로부터 보았을 때에 도 13 및 도 14에 도시하는 바와 같이 복수 매의 기판(100)이 서로 중첩되지 않도록 배열되어 있으면 좋다.
또한 서셉터(1217) 표면에서의 기판(100)의 지지 위치에는 기판 재치부(1217b)가 처리하는 기판(100)의 매수에 대응하여 동심원 형상으로 설치된다. 각각의 기판 재치부(1217b)는 예컨대 상면으로부터 보았을 때 원 형상이며, 측면으로부터 보았을 때 요(凹) 형상으로 해도 좋다. 이 경우, 기판 재치부의 지름은 기판(100)의 지름보다 조금 크게 되도록 구성하는 것이 바람직하다. 이 기판 재치부 내에 기판(100)을 재치하는 것에 의해 기판(100)의 위치 결정을 용이하게 수행할 수 있고, 또한 서셉터(1217)의 회전에 따른 원심력에 의해 기판(100)이 서셉터(1217)로부터 돌출하는 경우 등에 의해 발생하는 위치 어긋남을 방지할 수 있다.
도 15에 도시하는 바와 같이 서셉터(1217)에는 서셉터(1217)를 승강시키는 승강 기구(1268)가 설치된다. 서셉터(1217)에는 관통공(1217a)이 복수 설치된다. 전술한 반응 용기(1203)의 저면에는 반응 용기(1203) 내로의 기판(100)의 반입·반출 시에 기판(100)을 승강시키고 기판(100)의 이면을 지지하는 기판 승강핀(1266)이 복수 설치된다. 관통공(1217a) 및 기판 승강핀(1266)은 기판 승강핀(1266)이 상승했을 때, 또는 승강 기구(1268)에 의해 서셉터(1217)가 하강하였을 때에 기판 승강핀(1266)이 서셉터(1217)와는 접촉하지 않는 상태에서 관통공(1217a)을 통과하도록 서로 배치된다.
승강 기구(1268)에는 서셉터(1217)를 회전시키는 회전 기구(1267)가 설치된다. 회전 기구(1267)의 도시되지 않는 회전축은 서셉터(1217)에 접속되고, 회전 기구(1267)를 작동시키는 것에 의해 서셉터(1217)를 회전시킬 수 있도록 구성된다. 회전 기구(1267)에는 제어부(300)가 커플링부(1267a)를 개재하여 접속된다. 커플링부(1267a)는 회전측과 고정측 사이를 금속 브러쉬 등에 의해 전기적으로 접속하는 slip ring 기구로서 구성된다. 이에 의해 서셉터(1217)의 회전이 저해되지 않도록 이루어진다. 제어부(300)는 서셉터(1217)를 소정의 속도로 소정 시간 회전시키도록 회전 기구(1267)로의 통전 상태를 제어하도록 구성된다. 전술한 바와 같이 서셉터(1217)를 회전시키는 것에 의해 서셉터(1217) 상에 재치된 기판(100)은 제1 처리 영역(1201a), 제1 퍼지 영역(1204a), 제2 처리 영역(1201b) 및 제2 퍼지 영역(1204b)을 이 순서대로 이동한다.
〔가열부〕
서셉터(1217)의 내부에는 가열부로서의 히터(1218)가 일체적으로 매립되고, 기판(100)을 가열할 수 있도록 구성된다. 히터(1218)에 전력이 공급되면, 기판(100) 표면이 소정 온도(예컨대 실온 내지 1,000℃ 정도)까지 가열된다. 또한 히터(1218)는 서셉터(1217)에 재치된 각각의 기판(100)을 개별로 가열하도록 동일 면상에 복수(예컨대 5개) 설치해도 좋다.
서셉터(1217)에는 온도 센서(1274)가 설치된다. 히터(1218) 및 온도 센서(1274)에는 전력 공급선(1222)을 개재하여 온도 조정기(1223), 전력 조정기(1224) 및 히터 전원(1225)이 전기적으로 접속된다. 온도 센서(1274)에 의해 검출된 온도 정보에 기초하여 히터(1218)로의 통전 상태가 제어되도록 구성된다.
〔가스 공급부〕
반응 용기(1203)의 상측에는 제1 처리 가스 도입부(1251), 제2 처리 가스 도입부(1252), 불활성 가스 도입부(1253), 클리닝 가스 도입부(1258)를 구비하는 가스 공급부(1250)가 설치된다. 가스 공급부(1250)는 반응 용기(1203)의 상측에 개설된 개구(開口)에 기밀하게 설치된다. 제1 처리 가스 도입부(1251)의 측벽에는 제1 가스 분출구(1254)가 설치된다. 제2 처리 가스 도입부(1252)의 측벽에는 제2 가스 분출구(1255)가 설치된다. 불활성 가스 도입부(1253)의 측벽에는 제1 불활성 가스 분출구(1256) 및 제2 불활성 가스 분출구(1257)가 각각 대향하도록 설치된다. 가스 공급부(1250)의 저면에는 클리닝 가스 도입부(1258)의 단부인 클리닝 가스 공급공(1259)이 설치된다. 즉, 클리닝 가스 공급공(1259)은 제1 가스 분출구(1254), 제2 가스 분출구(1255), 불활성 가스 분출구(1256, 1257)보다 낮은 위치에 설치된다.
가스 공급부(1250)는 제1 처리 가스 도입부(1251)로부터 제1 처리 영역(1201a) 내에 제1 처리 가스를 공급하고, 제2 처리 가스 도입부(1252)로부터 제2 처리 영역(1201b) 내에 제2 처리 가스를 공급하고, 불활성 가스 도입부(1253)로부터 제1 퍼지 영역(1204a) 내 및 제2 퍼지 영역(1204b) 내에 불활성 가스를 공급하도록 구성된다. 가스 공급부(1250)는 각 처리 가스 및 불활성 가스를 혼합시키지 않고 개별로 각 영역에 공급할 수 있고, 또한 각 처리 가스 및 불활성 가스를 병행하여 각 영역에 공급할 수 있도록 구성된다.
여기서 제1 처리 가스는 제1 실시예에서 기재한 제1 원료로서의 TiCl4가 이용되고, 제2 처리 가스는 제1 실시예에서 기재한 제2 원료로서의 TDEAHf가 이용된다. 따라서 서셉터(1217)를 회전시키는 것에 의해 기판이 TiCl4, 불활성 가스, TDEAHf, 불활성 가스의 순서대로 노출되고, 제1 실시예에서의 제1 성막 공정을 수행할 수 있다. 이 서셉터의 회전을 소정 횟수를 수행하는 것에 의해 복합 금속질화막을 형성할 수 있다. 소정 횟수 수행한 후에는 제1 처리 영역(1201a) 내에 TiCl4을 공급하고, 제2 처리 영역(1201b) 내에 NH3가스를 공급하여 서셉터를 회전시키는 것에 의해, 웨이퍼(100)가 TiCl4, 불활성 가스, NH3, 불활성 가스가 순서대로 노출되고, 제1 실시예에서의 제2 성막 공정을 수행할 수 있다. 이와 같이 구성하는 것에 의해 처리 가스의 공급 시간과 퍼지 시간을 단축할 수 있어 처리 스루풋을 향상시킬 수 있다. 또한 여기서는 제1 처리 영역(1201a)와 제2 처리 영역(1201b) 내에 공급하는 가스를 제1 성막 공정과 제2 성막 공정에서 절체하는 예를 제시하였지만 이에 한정되지 않고, 프로세스 챔버(1202)를 복수 설치하여 제2 실시 형태와 마찬가지로 각각의 프로세스 챔버에서 각각 다른 처리를 수행해도 좋다.
〔제4 실시 형태〕
이하, 제4 실시 형태에 대하여 도 16, 도 17을 이용하여 설명한다. 본 실시 형태는 도 16에 도시하는 바와 같이 복수 매의 웨이퍼(100)를 적층한 상태에서 처리한다.
〔처리실〕
처리로(402)는 중심선이 수직이 되도록 종(縱)방향으로 배치되고, 광체(도시되지 않음)에 의해 고정적으로 지지된 반응관으로서의 종형(縱形)의 프로세스 튜브(405)를 구비한다. 프로세스 튜브(405)는 이너 튜브(404)와 아우터 튜브(403)를 구비한다. 이너 튜브(404) 및 아우터 튜브(403)는 예컨대 석영(SiO2) 또는 탄화규소(SiC), 석영이나 탄화규소의 복합 재료 등의 내열성이 높은 재료에 의해 원통 형상으로 각각 일체 성형된다.
이너 튜브(404)는 상단이 폐색되고 하단이 개구된 원통 형상으로 형성된다. 이너 튜브(404) 내에는 기판 보지구로서의 보트(417)에 의해 수평 자세로 다단으로 적층된 웨이퍼(100)를 수납하여 처리하는 처리실(401)이 형성된다. 이너 튜브(404)의 하단 개구는 웨이퍼(100)군을 보지한 보트(417)를 출입하기 위한 노구(爐口)를 구성한다. 따라서 이너 튜브(404)의 내경은 웨이퍼(100)군을 보지한 보트(417)의 최대 외경보다 크게 되도록 설정된다. 아우터 튜브(403)는 이너 튜브(404)와 일부 동심원 형상이며, 그 내경은 이너 튜브(404)에 대하여 크고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되고, 이너 튜브(404)의 외측을 둘러싸도록 이너 튜브(404)와 동심원으로 피복된다. 아우터 튜브(403) 사이의 하단부는 매니폴드(409) 상부의 플랜지(409a)에 O링(도시되지 않음)을 개재하여 설치되고, O링에 의해 기밀하게 봉지된다. 이너 튜브(404)의 하단부는 매니폴드(409)의 내측의 원형 링부(409b) 상에 탑재된다. 매니폴드(409)는 이너 튜브(404) 및 아우터 튜브(403)에 대한 보수 점검 작업이나 청소 작업을 위해서 이너 튜브(404) 및 아우터 튜브(403)에 탈착 가능하도록 설치된다. 매니폴드(409)가 광체(도시되지 않음)에 지지되는 것에 의해 프로세스 튜브(405)는 수직으로 설치된 상태로 이루어진다. 또한 이하에서는 아우터 튜브(405) 내에 형성되는 공간을 처리실(401)이라고 부르는 경우도 있다.
〔배기 유닛〕
매니폴드(409)의 측벽의 일부에는 처리실(401) 내의 분위기를 배기하는 배기관(431)이 접속된다. 매니폴드(409)와 배기관(431)의 접속부에는 처리실(401) 내의 분위기를 배기하는 배기구가 형성된다. 배기관(431) 내는 배기구를 개재하여 이너 튜브(404)와 아우터 튜브(403) 사이에 형성된 극간으로 이루어지는 배기로 내에 연통한다. 또한 배기로의 횡단면 형상은 대략 원형 링 형상으로 이루어진다. 이에 의해 후술하는 이너 튜브(404)에 형성된 배기공(404a)의 상단으로부터 하단까지 균일하게 배기할 수 있다. 즉, 보트(417)에 재치된 복수 매의 웨이퍼(100) 전체로부터 균일하게 배기할 수 있다. 배기관(431)에는 상류부터 순서대로 압력 센서(445), 압력 조정기로서의 APC밸브(431a), 진공 배기 장치로서의 진공 펌프(431c)가 설치된다. 진공 펌프(431c)는 처리실(401) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성된다. APC밸브(431a) 및 압력 센서(445)에는 컨트롤러(300)가 전기적으로 접속된다. 컨트롤러(300)는 처리실(401) 내의 압력이 원하는 타이밍에 원하는 압력이 되도록 압력 센서(445)에 의해 검출된 압력에 기초하여 APC밸브(431a)의 개도(開度)를 제어하도록 구성된다. 주로 배기관(431), 압력 센서(445), APC밸브(431a)에 의해 본 실시 형태에 따른 배기 유닛(배기계)이 구성된다. 또한 진공 펌프(431c)를 배기 유닛에 포함시켜도 좋다. 또한 배기관(431)에는 배기 가스 중의 반응 부생성물이나 미반응의 원료 가스 등을 포착하는 트랩 장치나 배기 가스 중에 포함되는 부식성 성분이나 유독 성분 등을 제해하는 제해 장치가 접속되는 경우가 있다. 그 경우, 트랩 장치나 제해 장치를 배기 유닛에 포함시켜도 좋다.
〔기판 보지구〕
매니폴드(409)에는 매니폴드(409)의 하단 개구를 폐색하는 씰 캡(419)이 수직 방향 하측으로부터 당접(當接)된다. 씰 캡(419)은 아우터 튜브(403)의 외경과 동등 이상의 외경을 가지는 원반 형상으로 형성되고, 프로세스 튜브(405)의 외부에 수직으로 설비된 후술하는 보트 엘리베이터(415)에 의해 수평 자세로 수직 방향으로 승강된다.
씰 캡(419) 상에는 웨이퍼(400)를 보지하는 기판 보지 수단(기판 보지구)으로서의 기판 보지 부재인 보트(417)가 수직으로 입각되어 지지된다. 보트(417)는 상하로 한 쌍인 단판(417c)(端板)과, 단판(417c) 사이에 수직으로 설치된 복수 개의 보지 부재(417a)를 구비한다. 단판(417c) 및 보지 부재(417a)는 예컨대 석영(SiO2) 또는 탄화규소(SiC), 석영이나 탄화규소의 복합 재료 등의 내열성 재료로 이루어진다. 각 보지 부재(417a)에는 다수 개의 보지 홈(417b)[溝]이 길이 방향으로 등간격으로 설치된다. 웨이퍼(100)의 원주연이 복수 개의 보지 부재(417a)에서의 동일한 단(段)의 보지 홈(417b) 내에 각각 삽입되는 것에 의해, 복수 매의 웨이퍼(100)는 수평 자세 또한 서로 중심을 맞춘 상태에서 다단으로 적층되어 보지된다.
또한 보트(417)와 씰 캡(419) 사이에는 상하로 한 쌍인 보조 단판(417d)이 복수 개의 보조 보지 부재(418)에 의해 지지되어 설치된다. 각 보조 보지 부재(418)에는 다수 개의 보지 홈이 설치된다. 보지 홈에는 예컨대 석영(SiO2)이나 탄화규소(SiC) 등의 내열성 재료로 이루어지는 원판 형상을 한 복수 매의 단열판(416)이 수평 자세로 다단으로 장전된다. 단열판(416)에 의해 후술하는 히터 유닛(407)으로부터의 열이 매니폴드(409)측에 전달되기 어렵도록 이루어진다. 또한 보트(417)에 재치되는 복수 매의 웨이퍼(100)의 하측에서의 온도 저하를 억제할 수 있도록 이루어진다.
씰 캡(419)의 처리실(401)과 반대측에는 보트(417)를 회전시키는 회전 기구(467)가 설치된다. 회전 기구(467)의 회전축(455)은 씰 캡(419)을 관통하여 보트(417)를 하방으로부터 지지한다. 회전축(455)을 회전시키는 것에 의해 처리실(401) 내에서 웨이퍼(100)를 회전시킬 수 있다. 씰 캡(419)은 반송 수단(반송 기구)으로서의 보트 엘리베이터(415)에 의해 수직 방향으로 승강되도록 구성되고, 이에 의해 보트(417)를 처리실(401) 내외로 반송하는 것이 가능하도록 이루어진다.
〔히터 유닛〕
아우터 튜브(403)의 외부에는 프로세스 튜브(405) 내 전체에 걸쳐서 균일 또는 소정의 온도 분포로 가열하는 가열 수단(가열 기구)으로서의 히터 유닛(407)이 아우터 튜브(403)를 포위하도록 설치된다. 히터 유닛(407)은 기판 처리 장치의 광체(도시되지 않음)에 지지되는 것에 의해 수직으로 설치된 상태가 되고, 예컨대 카본 히터 등의 저항 가열 히터로서 구성된다. 프로세스 튜브(405) 내에는 온도 검출기로서의 온도 센서(469)가 설치된다. 주로 히터 유닛(407), 온도 센서(469)에 의해 본 실시 형태에 따른 가열 유닛(가열계)이 구성된다.
〔가스 공급 유닛〕
이너 튜브(404)의 측벽[후술하는 배기공(404a)과는 180℃ 반대측의 위치]에는 채널 형상의 예비실(401a)이 이너 튜브(404)의 측벽으로부터 이너 튜브(404)의 경방향 외향으로 돌출하여 수직 방향으로 길게 연재하도록 형성된다. 예비실(401a)의 측벽은 이너 튜브(404)의 측벽의 일부를 구성한다. 또한 예비실(401a)의 내벽은 처리실(401)의 내벽의 일부를 형성한다. 예비실(401a)의 내부에는 예비실(401a)의 내벽[즉 처리실(401)의 내벽]을 따르도록 예비실(401a)의 내벽의 하부로부터 상부를 따라 웨이퍼(100)의 적층 방향에 연재되어 처리실(401) 내에 가스를 공급하는 노즐(249a, 249b, 249d, 249e, 249g)이 설치된다. 노즐(249a, 249b, 249d, 249e, 249g)은 웨이퍼(100)가 배열되는 웨이퍼 배열 영역의 측방의 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에 웨이퍼 배열 영역을 따르도록 설치된다. 노즐(249a, 249b, 249d, 249e, 249g)은 L자형의 롱 노즐로서 구성되고, 그 수평부는 매니폴드(409)를 관통하도록 설치되고, 그 수직부는 적어도 웨이퍼 배열 영역의 일단측(一端側)으로부터 타단측(他端側)을 향하여 상승하도록 설치된다. 편의상, 도 16에는 1개의 노즐을 기재하였지만, 실제로는 도 17에 도시하는 바와 같이 5개의 노즐(249a, 249b, 249d, 249e, 249g)이 설치된다. 노즐(249a, 249b, 249d, 249e, 249g)의 측면에는 가스를 공급하는 다수의 가스 공급공(450a, 450b, 450d, 450e, 450g)이 각각 설치된다. 가스 공급공(450a, 450b, 450d, 450e, 450g)은 하부로부터 상부에 걸쳐서 각각 동일 또는 크기에 경사를 설치한 개구 면적을 가지고, 또한 같은 개구 피치로 설치된다.
매니폴드(409)를 관통한 노즐(249a, 249b, 249d, 249e, 249g)의 수평부의 단부는 프로세스 튜브(405)의 외부에서 가스 공급 라인으로서의 가스 공급관(232a, 232b, 232d, 232e, 232g)(도 2를 참조하여 설명한 것과 마찬가지)과 각각 접속된다. 즉 노즐(249a, 249g)로부터 불활성 가스, 노즐(249b)로부터 제4 원료 가스로서의 NH3가스, 노즐(249d)로부터 제1 원료 및 제3 원료로서의 TiCl4가스, 노즐(249e)로부터 제2 원료로서의 TDEAHf가스를 공급 가능하도록 구성된다. 또한 도 17에 도시하는 바와 같이 노즐(249a)과 노즐(249g)은 다른 노즐을 개재하게 배치하는 것이 바람직하다. 이와 같이 배치하는 것에 의해 웨이퍼(100)에 대한 처리 균일성을 향상시킬 수 있다.
이와 같이 본 실시 형태에서의 가스 공급의 방법은 예비실(401a) 내에 배치된 노즐(249a, 249b, 249d, 249e, 249g)을 경유하여 가스를 반송하고, 노즐(249a, 249b, 249d, 249e, 249g)에 각각 개구된 가스 공급공(450a, 450b, 450d, 450e, 450g)으로부터 웨이퍼(100)의 근방에서 처음 이너 튜브(404) 내에 가스를 분출시킨다.
이너 튜브(404)의 측벽이며 노즐(249a, 249b, 249d, 249e, 249g)에 대향하는 위치, 즉 예비실(401a)과는 180℃ 반대측의 위치에는 예컨대 슬릿 형상의 관통공인 배기공(404a)이 수직 방향으로 가늘고 길게 개설된다. 처리실(401)과, 이너 튜브(404)와 아우터 튜브(403) 사이에 형성된 극간으로 이루어지는 배기로(406)는 배기공(404a)을 개재하여 연통한다. 따라서 노즐(249a, 249b, 249d, 249e, 249g)의 가스 공급공(450a, 450b, 450d, 450e, 450g)으로부터 처리실(401) 내에 공급된 가스는 배기공(404a)을 개재하여 배기로(406) 내를 흐른 뒤, 배기구를 개재하여 배기관(431) 내를 흐르고, 처리로(402) 외로 배출된다. 이 때 가스 공급공(450a, 450b, 450d, 450e, 450g)으로부터 처리실(401) 내의 웨이퍼(100)의 근방에 공급된 가스는 수평 방향, 즉 웨이퍼(100)의 표면과 평행한 방향을 향하여 흐른 뒤, 배기공(404a)을 개재하여 배기로(406) 내를 흐른다. 즉 처리실(401) 내에서의 가스의 주된 흐름은 수평 방향, 즉 웨이퍼(100)의 표면과 평행한 방향이 된다. 이와 같은 구성으로 하는 것에 의해 각 웨이퍼(100)에 균일하게 가스를 공급할 수 있어 각 웨이퍼(100)에 형성되는 박막의 막 두께를 균일하게 할 수 있는 효과가 있다. 또한 배기공(404a)은 슬릿 형상의 관통공으로서 구성되는 경우에 한정되지 않고, 복수 개의 공에 의해 구성되어도 좋다.
〔기판 처리 공정〕
기판 처리 공정은 상기 제1 실시 형태의 플로우와 마찬가지이다. 우선 복수 매의 웨이퍼(100)가 보트(417)에 장전(裝塡)(웨이퍼 차지)되면[도 6, 스텝(S101) 참조], 도 16에 도시되는 바와 같이 복수 매의 웨이퍼(100)를 지지한 보트(417)는 보트 엘리베이터(415)에 의해 들어올려져 처리실(401) 내에 반입(보트 로드)된다[도 6, 스텝(S102) 참조]. 이 상태에서 씰 캡(419)은 매니폴드(409)의 하단을 밀봉한 상태가 된다.
처리실(401) 내가 원하는 압력(진공도)이 되도록 진공 펌프(431c)에 의해 진공 배기된다. 이 때 처리실(401) 내의 압력은 압력 센서(445)로 측정되고, 이 측정된 압력에 기초하여 APC밸브(431a)가 피드백 제어된다(압력 조정)[도 6, 스텝(S103) 참조]. 또한 처리실(401) 내가 원하는 온도가 되도록 히터 유닛(407)에 의해 가열된다. 이 때 처리실(401) 내가 원하는 온도 분포가 되도록 온도 센서(469)가 검출한 온도 정보에 기초하여 히터 유닛(407)으로의 통전 상태가 피드백 제어된다(온도 조정)[도 6, 스텝(S103) 참조]. 계속해서 회전 기구(467)에 의해 보트(417)가 회전되는 것에 의해 웨이퍼(100)가 회전된다.
또한 진공 펌프(431c)는 적어도 웨이퍼(100)에 대한 처리가 종료될 때까지의 사이는 상시 작동시킨 상태를 유지한다. 또한 처리실(401) 내가 원하는 온도가 되도록 히터 유닛(407)에 의해 가열된다. 이 때 처리실(401) 내가 원하는 온도 분포가 되도록 온도 센서(469)가 검출한 온도 정보에 기초하여 히터 유닛(407)으로의 통전 상태가 피드백 제어된다(온도 조정). 또한 히터 유닛(407)에 의한 처리실(401) 내의 가열은 적어도 웨이퍼(100)에 대한 처리가 완료될 때까지의 사이는 계속해서 수행된다. 계속해서 회전 기구(467)에 의해 보트(417) 및 웨이퍼(100)의 회전을 시작한다. 또한 회전 기구(467)에 의한 보트(417) 및 웨이퍼(100)의 회전은 적어도 웨이퍼(100)에 대한 처리가 완료될 때까지의 사이는 계속해서 수행된다.
다음으로 TiCl4과 TDEAHf을 처리실(401) 내에 공급하는 것에 의해 복합 금속질화막인 TiHfN막을 성막하는 제1 성막 공정과, 금속질화막(캡 막)인 TiN막을 성막하는 제2 성막 공정을 순차 실행한다. 제1 성막 공정과 제2 성막 공정은 제1 실시 형태와 마찬가지이기 때문에 설명을 생략한다.
〔제5 실시 형태〕
이하에 제5 실시 형태에 대하여 도 1 내지 도 3, 도 18 내지 도 22를 이용하여 설명한다. 도 18은 본 실시 형태에 따른 처리 플로우에서의 성막 공정의 예를 도시하는 처리 플로우 차트이며, 도 19a는 도 18에 도시하는 제3 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면이며, 도 19b는 도 18에 도시하는 제4 성막 공정에서의 가스 공급의 타이밍을 도시하는 도면이다.
전술한 제1 실시 형태에서는 도 1 내지 도 3에 도시하는 기판 처리 장치를 이용하여 게이트 전극으로서 복합 금속질화막인 TiHfN막을 성막하고, 캡 막으로서 금속질화막인 TiN막을 성막하는 예에 대하여 설명하였지만, 본 실시 형태에서는 제1 실시 형태와는 달리 게이트 전극으로서 금속탄화막(천이 금속탄화막)인 티타늄알루미늄탄화(TiAlC)막을 성막하고, 캡 막으로서 제1 실시 형태와 마찬가지의 TiN막을 성막하는 예에 대하여 설명한다. 또한 제1 실시 형태와 마찬가지의 개소(箇所)에 대해서는 상세한 설명을 생략한다.
노즐(249a), 249g)로부터 불활성 가스, 노즐(249b)로부터 제4 원료 가스로서의 NH3가스, 노즐(249d)로부터 제1 원료 및 제3 원료로서의 TiCl4가스를 공급 가능하도록 구성되는 점은 제1 실시 형태와 마찬가지이지만, 본 실시 형태에서는 노즐(249e)로부터는 제2 원료로서 예컨대 금속 함유 가스인 제2 원료 가스로서 알루미늄 원료 가스, 즉 알루미늄(Al)을 포함하는 가스(알루미늄 함유 가스)가 LMFC(295e), 기화기(270e), 가스 필터(281e) 등을 개재하여 처리실(101) 내에 공급된다. 알루미늄 함유 가스로서는 예컨대 트리메틸알루미늄(Al(CH3)3)(TMA)을 이용할 수 있다. TMA는 상온 상압에서 액체이다. 액체의 TMA는 제2 원료(제2 액체 원료)로서 액체 원료 공급 탱크(291e) 내에 저류된다.
기판 처리 공정에서 본 실시 형태의 기판 반입 공정(S301), 기판 재치 공정(S302), 압력 조정 공정(S303), 온도 조정 공정(S304), 제2 성막 공정[스텝(S405), 스텝(S406), 스텝(S407), 스텝(S408), 스텝(S409)], 기판 반출 공정(S410)은 각각 제1 실시 형태의 기판 반입 공정(S101), 기판 재치 공정(S102), 압력 조정 공정(S103), 온도 조정 공정(S104), 제2 성막 공정[스텝(S205), 스텝(S206), 스텝(S207), 스텝(S208), 스텝(S209)], 기판 반출 공정(S210)과 마찬가지이기 때문에 생략하고, 이하에는 제1 성막 공정에 대하여 설명한다.
온도 조정 공정(S304) 후, TiCl4가스와 TMA가스를 웨이퍼(100)에 공급하는 것에 의해 도전막인 TiAlC막을 성막하는 제1 성막 공정(천이 금속탄화막 형성 공정)을 수행한다. 제1 성막 공정에서는 다음 4개의 스텝을 순차 실행한다.
〔제1 성막 공정〕
<스텝(S305)>
스텝(S305)(도 18, 도 19 참조, 제1 공정, 전이 금속 원료 공급 공정, TiCl4공급 공정)에서는 우선 TiCl4가스를 흘린다. 가스 공급관(232d)의 밸브(233d)를 열고, 기화기(270d), 가스 필터(281d)를 개재하여 가스 공급관(232d) 내에 TiCl4가스를 흘린다. 가스 공급관(232d) 내를 흐른 TiCl4가스는 액체 매스 플로우 컨트롤러(295d)에 의해 유량 조정된다. 유량 조정된 TiCl4가스는 가스 공급관(232d)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 이 때 동시에 밸브(272d)를 열고, 불활성 가스 공급관(271d) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(271d) 내를 흐른 N2가스는 매스 플로우 컨트롤러(273d)에 의해 유량 조정된다. 유량 조정된 N2가스는 TiCl4가스와 함께 처리실(101) 내에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 10Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 액체 매스 플로우 컨트롤러(295d)로 제어하는 TiCl4가스의 공급 유량은 예컨대 10ccm 내지 100ccm의 범위 내의 유량으로 한다. 웨이퍼(100)를 TiCl4에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃ 바람직하게는 200℃ 내지 400℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. TiCl4가스의 공급에 의해 웨이퍼(100) 상에 Ti함유층이 형성된다.
<스텝(S306)>
스텝(S306)(도 18, 도 19 참조, 제2 공정, 퍼지 공정)에서는 밸브(233d)를 닫고, 처리실(101) 내로의 TiCl4가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(101) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 Ti함유층 형성에 기여한 후의 TiCl4가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝(S307)에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리 용기(102)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 스텝(S307)에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S307)>
스텝(S307)(도 18, 도 19 참조, 제3 공정, 금속 원료 공급 공정, TMA공급 공정)에서는 우선 TMA가스를 흘린다. 가스 공급관(232e)의 밸브(233e)를 열고, 기화기(270e), 가스 필터(281e)를 개재하여 가스 공급관(232e) 내에 TMA가스를 흘린다. 가스 공급관(232e) 내를 흐른 TMA가스는 액체 매스 플로우 컨트롤러(295e)에 의해 유량 조정된다. 유량 조정된 TMA가스는 가스 공급관(232e)으로부터 가스 도입구(110)를 지나서 처리실(101) 내의 웨이퍼(100)에 공급되고, 배기구(161)로부터 배기된다. 이 때 동시에 밸브(272e)를 열고, 불활성 가스 공급관(271e) 내에 N2가스 등의 불활성 가스를 흘린다. 불활성 가스 공급관(271e) 내를 흐르는 N2가스는 매스 플로우 컨트롤러(273e)에 의해 유량 조정된다. 유량 조정된 N2가스는 TMA가스와 함께 처리실(101) 내에 공급되고, 배기구(161)로부터 배기된다. 또한 밸브(233a)를 열고, 가스 공급관(232a)으로부터 N2가스 등의 불활성 가스를 흘려도 좋다. 또한 밸브(233g)를 열고, 가스 공급관(232g)으로부터 N2가스 등의 불활성 가스 흘려도 좋다.
이 때 APC밸브(162)를 적절히 조정하여 처리실(101) 내의 압력을 예컨대 10Pa 내지 1,330Pa의 범위 내의 압력으로 한다. 액체 매스 플로우 컨트롤러(295e)로 제어하는 TMA가스의 공급 유량은 예컨대 10ccm 내지 100ccm의 범위 내의 유량으로 한다. 웨이퍼(100)를 TMA에 노출하는 시간, 즉 가스 공급 시간(조사 시간)은 예컨대 0.01초 내지 300초 사이의 범위 내의 시간으로 한다. 이 때 히터(106)의 온도는 웨이퍼(100)의 온도가 예컨대 100℃ 내지 400℃ 바람직하게는 200℃ 내지 400℃의 범위 내의 온도가 될 수 있는 온도로 설정한다. TMA가스의 공급에 의해 웨이퍼(100) 상에 Al과 탄소(C)함유층이 형성된다.
<스텝(S308)>
스텝(S308)(도 18, 도 19 참조, 제4 공정, 퍼지 공정)에서는 밸브(233e)를 닫고, 처리실(101) 내로의 TMA가스의 공급을 정지한다. 이 때 APC밸브(162)는 연 상태로 하여 진공 펌프(164)에 의해 처리실(101) 내를 진공 배기하고, 처리실(101) 내에 잔류하는 미반응 또는 Al, C함유층 형성에 기여한 후의 TMA가스를 처리실(101) 내로부터 배제한다. 또한 이 때 밸브(233a) 또는 밸브(233g)는 연 상태로 하여 불활성 가스로서의 N2가스의 처리실(101) 내로의 공급을 유지한다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내에 잔류하는 미반응 또는 Al, C함유층 형성에 기여한 후의 TMA가스를 처리실(101) 내로부터 배제하는 효과를 한층 더 높일 수 있다. 퍼지는 N2가스가 예컨대 200ccm의 유량으로 예컨대 1초 내지 60초 공급되는 것에 의해 수행된다.
또한 이 때 처리실(101) 내에 잔류하는 가스를 완전히 배제하지 않아도 좋고, 처리실(101) 내를 완전히 퍼지하지 않아도 좋다. 처리실(101) 내에 잔류하는 가스가 미량이면, 그 후에 수행되는 스텝에서 악영향이 발생하지 않는다. 이 때 처리실(101) 내에 공급하는 N2가스의 유량도 대유량으로 할 필요는 없고, 예컨대 처리 용기(102)[처리실(201)]의 용적과 같은 정도의 양을 공급하는 것에 의해 다음 스텝에서 악영향이 발생하지 않을 정도의 퍼지를 수행할 수 있다. 이와 같이 처리실(101) 내를 완전히 퍼지하지 않는 것에 의해 퍼지 시간을 단축하여 스루풋을 향상시킬 수 있다. 또한 N2가스의 소비도 필요 최소한으로 억제하는 것이 가능해진다.
<스텝(S309)>
전술한 스텝(S305 내지 S308)을 1사이클로 하여 이 사이클을 적어도 1회 이상 수행[스텝(S109)]하는 것에 의해 웨이퍼(100) 상에 소정 막 두께의 티타늄, 알루미늄 및 탄소를 포함하는 도전막, 즉 TiAlC막을 성막할 수 있다. 또한 전술한 사이클은 복수 회 반복하는 것이 바람직하다. 이에 의해 웨이퍼(100) 상에 소정 막 두께의 TiAlC막이 형성된다.
TiAlC막을 형성한 후, 불활성 가스 공급관(232a)의 밸브(233a) 또는 불활성 가스 공급관(232g)의 밸브(233g)를 열고, 처리실(101) 내에 N2가스를 흘린다. N2가스는 퍼지 가스로서 작용하고, 이에 의해 처리실(101) 내가 불활성 가스로 퍼지되어, 처리실(101) 내에 잔류하는 가스가 처리실(101) 내로부터 제거된다. 그 후, 캡 막으로서의 제2 성막 공정이 수행된다.
또한 여기서는 금속 함유 가스로서 TMA를 이용하는 예를 제시하였지만 이에 한정되지 않고, 트리에틸알루미늄Al(C2H5)3, 트리이소부틸알루미늄Al(C4H9)3, 트리스(디메틸아미노)알루미늄Al[N(CH3)2]3이어도 좋고, 붕소(B), 하프늄(Hf)이나, 탄탈(Ta)실리콘(Si), 지르코늄(Zr) 중 어느 하나 또는 2개 이상을 포함하는 원료를 이용해도 좋다. 예컨대 테트라키스디에틸아미노하프늄Hf[N(C2H5)2]4, 테트라키스디메틸아미노하프늄Hf[N(CH3)2]4, 테트라키스에틸메틸아미노하프늄Hf[N(C2H5)CH3]4, 테트라키스디에틸아미노지르코늄Zr(N(C2H5)2)4, 테트라키스디메틸아미노지르코늄Zr[N(CH3)2]4, 테트라키스에틸메틸아미노지르코늄Zr[N(C2H5)CH3]4, 트리스에틸메틸아미노터셔리부틸이미노탄탈(TBTEMT), 트리스디에틸아미노터셔리부틸이미노탄탈(TBTDET), 디보란(B2H6), 디실란(Si2H6) 등의 원료를 액체 원료 탱크(291e)에 저류해도 좋고, 상기 제1 액체 원료를 저류해도 좋다.
〔본 실시 형태에 의한 효과〕
본 실시 형태에 의하면, 이하에 나타내는 1개 또는 복수의 효과를 갖는다.
(a) 본 실시 형태에 의하면, 전이 금속 함유 탄화막을 산화시키는 것을 방지할 수 있다. 도 20에 도시하는 바와 같이 전이 금속 함유 탄화막으로서 TiAlC을 형성한 후에 인시츄에서 캡 막으로서의 TiN막을 성막하면, 산화에 의한 일함수의 상승을 방지할 수 있다.
(b) 또한 전이 금속 함유 탄화막을 박막화한 경우에도 벌크의 일함수를 유지시킬 수 있다. 도 20에 도시하는 바와 같이 전이 금속탄화막으로서의 TiAlC막을 3nm 내지 5nm로 얇게 한 경우에도 일함수를 유지할 수 있다.
(c) 또한 캡 막으로서의 TiN막의 막 두께를 두껍게 하는 것에 의해 실행 일함수를 저감시킬 수 있다. 도 21에 도시하는 바와 같이 TiN막의 막 두께를 두껍게 하면 실행 일함수를 저감할 수 있다.
(d) 또한 전이 금속 함유 탄화막을 박막화한 경우에도 TiN막을 인시츄에서 형성하는 것에 의해 전이 금속 함유 탄화막 중의 산소 농도를 저감할 수 있다. 도 22에 도시하는 바와 같이 TiAlC을 3nm 형성하고, 인시츄에서 TiN을 퇴적한 샘플의 TiAlC막 중의 산소 농도를 TiAlC을 10nm로 두껍게 성막된 샘플의 산소 농도와 거의 같은 정도로 할 수 있다.
〔제6 실시 형태〕
본 실시 형태에서는 제2 실시 형태와 마찬가지로 복수의 처리 용기를 이용하여 제5 실시 형태와 마찬가지의 처리 조건에 의해 게이트 전극으로서 금속탄화막(천이 금속탄화막)인 티타늄알루미늄탄화(TiAlC)막을 성막하고, 캡 막으로서 제1 실시 형태와 마찬가지의 TiN막을 성막한다. 도 23은 본 실시 형태에 따른 기판의 반송 시퀀스를 도시하는 도면이다.
〔제7 실시 형태〕
본 실시 형태에서는 제3 실시 형태와 마찬가지의 기판 처리 장치를 이용하여 제5 실시 형태와 마찬가지의 프로세스 조건에 의해 게이트 전극으로서 금속탄화막(천이 금속탄화막)인 티타늄알루미늄탄화(TiAlC)막을 성막하고, 캡 막으로서 제1 실시 형태와 마찬가지의 TiN막을 성막한다.
〔제8 실시 형태〕
본 실시 형태에서는 제3 실시 형태와 마찬가지의 기판 처리 장치를 이용하여 복수의 웨이퍼(100)를 적층한 상태에서 처리할 때, 제5 실시 형태와 마찬가지의 프로세스 조건에 의해 게이트 전극으로서 금속탄화막(천이 금속탄화막)인 티타늄알루미늄탄화(TiAlC)막을 성막하고, 캡 막으로서 제1 실시 형태와 마찬가지의 TiN막을 성막한다.
〔다른 실시 형태〕
이하에 다른 실시 형태에 대하여 설명한다. 전술한 실시 형태에서는 TiHfN막을 형성한 웨이퍼를 산소를 포함하는 분위기에 노출하지 않고, 캡 막인 TiN막을 형성하는 공정을 기재하였지만 실시예는 이에 한정되지 않는다. TiHfN막과 TiN막의 계면에 대한 산소 흡착을 방지하는 것에 의해 마찬가지의 효과가 얻어지는 경우가 있다. 즉, 자연 산화막이 형성(산소가 흡착)한 TiHfN막을 환원성 분위기(예컨대 환원성 가스나 환원성 플라즈마)에 노출한 후에 TiN막을 형성해도 좋다.
또한 상기 실시 형태에서는 제1 원료와 제3 원료를 같은 원료(TiCl4)로 하였지만, 제1 원료와 제3 원료는 다른 금속 원소를 포함해도 좋다.
또한 상기 실시 형태에서는 도전막인 TiAlC막을 형성한 기판을 산소를 포함하는 분위기에 노출하지 않고, 캡 막인 TiN막을 형성하는 공정을 기재하였지만, 실시예는 이에 한정되지 않는다. TiAlC막과 TiN막의 계면에 대한 산소 흡착을 방지하는 것에 의해 마찬가지의 효과가 얻어지는 경우가 있다. 즉, 자연 산화막이 형성(산소가 흡착)한 TiAlC막을 환원성 분위기(예컨대 환원성 가스나 환원성 플라즈마)에 노출한 후에 TiN막을 형성해도 좋다.
또한 전술한 실시 형태에서는 전이 금속탄화막(TiAlC)을 형성할 때에 전이 금속 원료(TiCl4)와 금속 원료(TMA)의 두 가지 가스를 이용하여 전이 금속탄화막을 형성하였지만 이 기법에 한정되지 않고, 전이 금속(Ti)을 포함하는 원료와 금속(Al)을 포함하는 원료와 탄소(C)를 포함하는 원료의 3개의 원료를 이용하여 전이 금속탄화막을 형성해도 좋다. 또한 전이 금속(Ti)과 탄소(C)를 포함하는 원료와, 금속(Al)과 탄소(C)를 포함하는 원료를 공급하여 전이 금속탄화막을 형성해도 좋다.
또한 상기 실시 형태에서는 TiAlC막과 TiN막을 형성하는 예를 제시하였지만 이에 한정되지 않고, TaAlC, TaN, WAlC, WN, WC, WSiN, WBC, WSiBN, WBCN, Ni, Ru, Co 중 어느 하나, 또는 2개 이상을 형성해도 좋다. 예컨대 WSiBN을 형성하는 경우에는 도 2에 도시하는 가스 공급관(232d)을 WF를 공급하는 라인으로 하고, 가스 공급관(232e)을 Si원료를 공급하는 라인으로 변경한다. 또한 가스 공급관(232c)과 가스 공급관(232f)을 추가하여 가스 공급관(232c)으로부터 제3 원료인 붕소(B) 원료, 가스 공급관(232f)으로부터 제4 원료인 탄소 원료를 공급 가능하도록 구성하는 것에 의해, WSiBN와 같은 다원계의 막을 형성할 수 있다. 여기서 제3 원료는 B 외에 실리콘(Si), 카본(C), 알루미늄(Al) 중 어느 하나 또는 2개 이상을 포함하는 원료이어도 좋다.
또한 상기 실시 형태에서는 불활성 가스로서 N2가스를 이용하였지만 이에 한정되지 않고, 아르곤(Ar) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 크세논(Xe) 가스 등의 희가스에서도 좋다. 또한 전이 금속탄화막의 성막 후 내지 캡 막의 성막 공정 사이에서는 환원성[수소(H)를 포함하는] 가스를 이용해도 좋다. 예컨대 제1 성막 공정과 제2 성막 공정 사이에서 퍼지할 때, 불활성 가스로서 환원성 가스를 이용하는 것에 의해 산소의 흡착을 방지할 수 있다. 또한 환원성 가스를 여기(勵起)하는 것에 의해 전이 금속탄화막의 산화를 억제할 수 있다. 또한 기판을 복수의 처리실로 이동시켜서 처리할 때의 반송 분위기를 환원성으로 하는 것에 의해 마찬가지의 효과를 얻을 수 있을 것이다.
또한 본 발명은 예컨대 반도체 장치의 제조 공정에 존재하는 기존의 기판 처리 장치의 가스 공급계를 개조하여 프로세스 레시피를 변경하는 것으로도 실현된다. 프로세스 레시피를 변경하는 경우는 본 발명에 따른 프로세스 레시피를 전기 통신 회선이나 상기 프로세스 레시피를 기록한 기록 매체를 개재하여 기존의 기판 처리 장치에 인스톨하거나, 또한 기존의 기판 처리 장치의 입출력 장치를 조작하고, 그 프로세스 레시피 자체를 본 발명에 따른 프로세스 레시피로 변경하는 것도 가능하다.
이상, 본 발명이 갖가지 전형적인 실시 형태로서 성막 기술에 대하여 설명하였지만, 본 발명은 그와 같은 실시 형태에 한정되지 않는다. 예컨대 산화막이나 질화막, 금속막 등이 각종 막을 형성하는 성막 처리나, 확산 처리, 산화 처리, 질화 처리, 리소그래피 처리 등의 다른 기판 처리를 수행하는 경우에도 적용할 수 있다. 또한 본 발명은 어닐링 처치 장치 외에 박막 형성 장치, 에칭 장치, 산화 처리 장치, 질화 처리 장치, 도포 장치, 가열 장치 등의 다른 기판 처리 장치에도 적용할 수 있다. 또한 본 발명은 이들의 장치가 혼재해도 좋다.
〔본 발명의 바람직한 형태〕
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
〔부기1〕
고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성하는 반도체 장치의 제조 방법.
〔부기2〕
고유전율 막이 형성된 기판을 처리실에 반입하는 공정;
상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성하는 공정; 및
상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속질화막 상에 금속질화막을 형성하는 공정;
을 포함하는 반도체 장치의 제조 방법.
〔부기3〕
부기1 또는 부기2에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 금속 원소는 전이 금속 원소다.
〔부기4〕
부기1 내지 부기3 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제2 금속 원소는 전이 금속 원소다.
〔부기5〕
부기1 내지 부기4 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제2 원료는 TDEAHf(테트라키스디에틸아미노하프늄, Hf[N(C2H5)2]4), TDMAHf(테트라키스디메틸아미노하프늄, Hf[N(CH3)2]4) 또는 TEMAHf(테트라키스에틸메틸아미노하프늄, Hf[N(C2H5)CH3]4) 중 어느 하나를 포함한다.
〔부기6〕
부기1 내지 부기5 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 원료는 TiCl4을 포함한다.
〔부기7〕
부기1 내지 부기6 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 금속 원소의 전이 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군으로부터 선택된다.
〔부기8〕
부기1 내지 부기7 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제2 금속 원소의 전이 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군으로부터 선택된다.
〔부기9〕
부기1 내지 부기8 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제2 원료의 상기 아미노기의 배위자는 에틸기, 메틸기 및 시클로펜타계의 기 중 어느 하나를 포함한다.
〔부기10〕
부기2에 기재된 반도체 장치의 제조 방법으로서, 상기 제3 금속 원소는 전이 금속 원소다.
〔부기11〕
부기2 또는 부기10에 기재된 반도체 장치의 제조 방법으로서, 상기 제3 금속 원소의 전이 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군으로부터 선택된다.
〔부기12〕
부기2, 부기10, 부기11 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 금속 원소와 상기 제3 금속 원소는 동일한 금속 원소다.
〔부기13〕
부기2, 부기10 내지 부기12 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 원료와 상기 제3 원료는 동일한 원료다.
〔부기14〕
부기1 내지 부기13 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 복합 금속질화막을 형성할 때의 처리 온도는 330℃ 내지 350℃의 범위로 설정된다.
〔부기15〕
부기1 내지 부기14 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서, 상기 제1 원료와 상기 제2 원료를 교호적으로 공급할 때의 1사이클당의 상기 제2 원료의 공급 시간은 10sec 내지 30sec의 범위로 설정된다.
〔부기16〕
고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 복합 금속질화막을 상기 고유전율 막 상에 형성하는 기판 처리 방법.
〔부기17〕
고유전율 막이 형성된 기판을 처리실에 반입하는 공정;
상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성하는 공정; 및
상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속질화막 상에 금속질화막을 형성하는 공정;
을 포함하는 기판 처리 방법.
〔부기18〕
고유전율 막이 형성된 기판을 수용하는 처리실;
상기 처리실에 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실에 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계; 및
상기 처리실에 상기 제1 원료와 상기 제2 원료를 교호적으로 공급하여 상기 고유전율 막 상에 복합 금속질화막을 형성하는 처리를 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하여 실행시키도록 구성된 제어부;
를 포함하는 기판 처리 장치.
〔부기19〕
고유전율 막이 형성된 기판을 수용하는 처리실;
상기 처리실에 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
상기 처리실에 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계;
상기 처리실에 제3 금속 원소를 포함하는 제3 원료를 공급하는 제3 원료 공급계;
상기 처리실에 질소를 포함하는 제4 원료를 공급하는 제4 원료 공급계; 및
상기 처리실에 상기 제1 원료와 상기 제2 원료를 교호적으로 공급하여 상기 고유전율 막 상에 복합 금속질화막을 형성하는 처리를 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하여 실행시키고, 상기 제3 원료와 상기 제4 원료를 교호적으로 공급하여 상기 복합 금속질화막 상에 금속질화막을 형성하는 처리를 상기 제3 원료 공급계 및 상기 제4 원료 공급계를 제어하여 실행시키도록 구성된 제어부;
를 포함하는 기판 처리 장치.
〔부기20〕
고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 복합 금속질화막을 상기 고유전율 막 상에 형성하는 순서를 컴퓨터에 실행시키는 프로그램.
〔부기21〕
고유전율 막이 형성된 기판을 처리실에 반입하는 순서;
상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성하는 순서; 및
상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속질화막 상에 금속질화막을 형성하는 순서;
를 컴퓨터에 실행시키는 프로그램.
〔부기22〕
고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 복합 금속질화막을 상기 고유전율 막 상에 형성하는 순서를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
〔부기23〕
고유전율 막이 형성된 기판을 처리실에 반입하는 순서;
상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속질화막을 형성하는 순서; 및
상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속질화막 상에 금속질화막을 형성하는 순서;
를 컴퓨터에 실행시키는 프로그램을 기록한 컴퓨터 판독 가능한 기록 매체.
〔부기24〕
본 실시 형태에 의하면,
고유전율 막이 형성된 기판을 수용하는 공정;
상기 고유전율 막 상에 전이 금속탄화막을 형성하는 제1 성막 공정; 및
상기 전이 금속탄화막 상에 금속 함유막을 형성하는 제2 성막 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
〔부기25〕
부기24에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정에서는 전이 금속을 함유하는 제1 원료 가스와, 금속과 탄소를 포함하는 제2 원료를 교호적으로 공급한다.
〔부기26〕
부기24에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정에서는 전이 금속과 탄소를 포함하는 제1 원료와, 금속을 포함하는 제2 원료를 교호적으로 공급한다.
〔부기27〕
부기24에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정에서는 전이 금속과 탄소를 포함하는 제1 원료와, 금속과 탄소를 포함하는 제2 원료를 교호적으로 공급한다.
〔부기28〕
부기24에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정에서는 전이 금속을 포함하는 제1 원료와, 금속을 포함하는 제2 원료와 탄소를 포함하는 제3 원료를 교호적으로 공급한다.
〔부기29〕
부기24 내지 부기5 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제2 성막 공정에서는 전이 금속을 포함하는 제1 원료와 질소 원료를 포함하는 반응 가스를 교호적으로 공급한다.
〔부기30〕
부기24 내지 부기5 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제2 도전 막 형성 공정에서는 전이 금속을 포함하는 제1 원료와, 질소 원료를 포함하는 반응 가스와, B, C, Si, Al 중 어느 하나, 또는 2개 이상을 포함하는 제3 원료가 순서대로 공급된다.
〔부기31〕
부기24 내지 부기6 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정과 상기 제2 성막 공정 사이를 불활성 가스로 보지하는 공정을 포함한다.
〔부기32〕
부기24 내지 부기6 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제1 성막 공정 후에 환원성 가스를 공급하는 공정을 포함하고,
상기 환원성 가스를 공급하는 공정 후에 상기 제2 성막 공정을 포함한다.
〔부기33〕
부기24 내지 부기6 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 제2 성막 공정 전에 환원성 가스를 공급하는 공정을 포함한다.
〔부기34〕
부기31 내지 부기33 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 환원성 가스를 공급하는 공정에서는 상기 환원성 가스를 여기하는 공정을 포함한다.
〔부기35〕
부기24 내지 부기34 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 고유전율 막의 유전율은 4.0 이상이다.
〔부기36〕
부기24 내지 부기12 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 고유전율 막은 ZrO, HfO, LaO, YO, TaO, CeO, TiO, AlO, SiO, SiN, STO, BTO의 재료 중 어느 하나, 또는 2개 이상을 조합한 막이다.
〔부기37〕
부기24 내지 부기13 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 제1 성막 공정에서 형성되는 막의 막 두께는 5nm 이하, 상기 제2 성막 공정에서 형성되는 막의 막 두께는 1nm 이상이다.
〔부기38〕
부기24 내지 부기14 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 제2 성막 공정에서 형성되는 막은 전이 금속을 포함한다.
〔부기39〕
부기24 내지 부기15 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 전이 금속은 Ti, W, Ta, Zr, Hf, Ru, Ni, Co 중 어느 하나 또는 2개 이상을 포함한다.
〔부기40〕
부기24 내지 부기16 중 어느 하나에 기재된 반도체 장치의 제조 방법으로서,
상기 제1 성막 공정에서 형성되는 막과 제2 성막 공정에서 형성되는 막에는 B, C, Si, Al 중 어느 하나 또는 2개 이상을 포함한다.
〔부기41〕
다른 실시 형태에 의하면,
고유전율 막과 상기 고유전율 막 상에 전이 금속 함유 탄화막이 형성된 기판을 수용하는 공정; 및
상기 기판에 전이 금속을 포함하는 막을 형성하는 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
〔부기42〕
부기41에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 전이 금속을 포함하는 막을 형성하는 공정 전에 환원성 가스를 공급하는 공정을 포함한다.
〔부기43〕
부기41에 기재된 반도체 장치의 제조 방법으로서 바람직하게는,
상기 환원성 가스를 공급하는 공정에서는 상기 환원성 가스를 여기하는 공정을 포함한다.
〔부기44〕
또 다른 형태에 의하면,
고유전율 막이 형성된 기판을 수용하는 순서;
상기 기판에 전이 금속탄화막을 형성하는 제1 성막 순서; 및
상기 전이 금속탄화막 상에 금속 함유막을 형성하는 제2 성막 순서;
를 컴퓨터에 실행시키는 프로그램이 제공된다.
〔부기45〕
또 다른 형태에 의하면,
고유전율 막과 전이 금속 함유 탄화막이 형성된 기판을 수용하는 순서; 및
상기 기판에 전이 금속을 포함하는 막을 형성하는 순서;
를 컴퓨터에 실행시키는 프로그램이 제공된다.
〔부기46〕
또 다른 형태에 의하면,
고유전율 막이 형성된 기판을 수용하는 순서;
상기 기판에 전이 금속과 금속을 포함하는 적어도 1층 이상을 포함하는 전이 금속탄화막을 형성하는 순서; 및
상기 기판에 전이 금속을 포함하는 금속막을 형성하는 순서;
를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체가 제공된다.
〔부기47〕
또 다른 형태에 의하면,
고유전율 막이 형성된 기판이 수용되는 처리실;
상기 기판에 전이 금속을 포함하는 전이 금속 원료를 공급하는 전이 금속 원료 공급부;
상기 기판에 금속과 탄소를 포함하는 금속 원료를 공급하는 금속 원료 공급부;
상기 기판에 질소를 포함하는 반응 가스를 공급하는 반응 가스 공급부; 및
상기 전이 함유 원료와 상기 금속 원료를 교호적으로 공급하여 전이 금속탄화막을 형성하고, 상기 전이 금속탄화막의 형성 후에 상기 전이 금속 원료와 상기 반응 가스를 교호적으로 공급하여 전이 금속 함유막을 형성하도록 상기 전이 금속 원료 공급부와 상기 금속 원료 공급부와 상기 반응 가스 공급부를 제어하는 제어부;
를 포함하는 기판 처리 장치가 제공된다.
101: 처리실 1207: 처리 공간(처리실)
401: 처리실

Claims (10)

  1. 고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기(基)를 포함하는 제2 원료를 교호(交互)적으로 공급하여, 상기 고유전율 막 상에 복합 금속 질화막을 형성하는 반도체 장치의 제조 방법.
  2. 고유전율 막이 형성된 기판을 처리실에 반입하는 공정;
    상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속 질화막을 형성하는 공정; 및
    상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속 질화막 상에 금속 질화막을 형성하는 공정;
    을 포함하는 반도체 장치의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 제1 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군(群)으로부터 선택되는 반도체 장치의 제조 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군으로부터 선택되는 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제2 원료의 상기 아미노기의 배위자(配位子)는 에틸기, 메틸기 및 시클로펜타계의 기(基) 중 적어도 하나를 포함하는 반도체 장치의 제조 방법.
  6. 제2항에 있어서, 상기 제3 금속 원소는 Ti, W, Ta, Zr, Hf, Ru, Ni, Co로 이루어지는 군으로부터 선택되는 반도체 장치의 제조 방법.
  7. 고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아민을 포함하는 제2 원료를 교호적으로 공급하여, 복합 금속질화막을 상기 고유전율 막 상에 형성하는 기판 처리 방법.
  8. 고유전율 막이 형성된 기판을 처리실에 반입하는 공정;
    상기 처리실 내에서 상기 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 교호적으로 공급하여, 상기 고유전율 막 상에 복합 금속 질화막을 형성하는 공정; 및
    상기 처리실 내에서 상기 기판에 대하여 제3 금속 원소를 포함하는 제3 원료와, 질소를 포함하는 제4 원료를 교호적으로 공급하여, 상기 복합 금속 질화막 상에 금속 질화막을 형성하는 공정;
    을 포함하는 기판 처리 방법.
  9. 고유전율 막이 형성된 기판에 대하여 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료와, 상기 제1 금속 원소와는 다른 제2 금속 원소와 아민기를 포함하는 제2 원료를 교호적으로 공급하여, 복합 금속질화막을 상기 고유전율 막 상에 형성하는 순서를 컴퓨터에 실행시키는 프로그램이 기록된 기록 매체.
  10. 고유전율 막이 형성된 기판을 수용하는 처리실;
    상기 처리실에 제1 금속 원소와 할로겐 원소를 포함하는 제1 원료를 공급하는 제1 원료 공급계;
    상기 처리실에 상기 제1 금속 원소와는 다른 제2 금속 원소와 아미노기를 포함하는 제2 원료를 공급하는 제2 원료 공급계; 및
    상기 처리실에 상기 제1 원료와 상기 제2 원료를 교호적으로 공급하여 상기 고유전율 막 상에 복합 금속질화막을 형성하는 처리를 상기 제1 원료 공급계 및 상기 제2 원료 공급계를 제어하여 실행시키도록 구성된 제어부;
    를 포함하는 기판 처리 장치.
KR1020140023242A 2013-02-28 2014-02-27 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치 KR101537946B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2013039088A JP6084070B2 (ja) 2013-02-28 2013-02-28 半導体装置の製造方法、プログラムおよび基板処理装置
JPJP-P-2013-039088 2013-02-28
JPJP-P-2013-047105 2013-03-08
JP2013047105A JP6108530B2 (ja) 2013-03-08 2013-03-08 半導体装置の製造方法、プログラムおよび基板処理装置

Publications (2)

Publication Number Publication Date
KR20140108160A true KR20140108160A (ko) 2014-09-05
KR101537946B1 KR101537946B1 (ko) 2015-07-20

Family

ID=51388567

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140023242A KR101537946B1 (ko) 2013-02-28 2014-02-27 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치

Country Status (2)

Country Link
US (2) US9059089B2 (ko)
KR (1) KR101537946B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6202681B2 (ja) * 2014-03-26 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP6204570B2 (ja) * 2014-03-28 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US9978601B2 (en) * 2015-10-20 2018-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Methods for pre-deposition treatment of a work-function metal layer
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
US10886123B2 (en) * 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
JP2020035869A (ja) 2018-08-29 2020-03-05 キオクシア株式会社 マスク材、および半導体装置の製造方法
US11610822B2 (en) 2020-01-31 2023-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structures for tuning threshold voltage
JP2022071355A (ja) * 2020-10-28 2022-05-16 東京エレクトロン株式会社 基板処理装置
US11908893B2 (en) * 2021-08-30 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967159B2 (en) * 2002-08-28 2005-11-22 Micron Technology, Inc. Systems and methods for forming refractory metal nitride layers using organic amines
KR100555543B1 (ko) * 2003-06-24 2006-03-03 삼성전자주식회사 원자층 증착법에 의한 고유전막 형성 방법 및 그고유전막을 갖는 커패시터의 제조 방법
KR20070046556A (ko) * 2005-10-31 2007-05-03 한국과학기술원 플라즈마 원자층증착법을 이용한 반도체 소자용삼원계루테늄 박막제작방법
JP2009076590A (ja) * 2007-09-19 2009-04-09 Hitachi Kokusai Electric Inc クリーニング方法
JP5774822B2 (ja) 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP2012089708A (ja) * 2010-10-20 2012-05-10 Semiconductor Energy Lab Co Ltd 微結晶シリコン膜の作製方法、半導体装置の作製方法
JP2012104735A (ja) * 2010-11-12 2012-05-31 Panasonic Corp 半導体装置及びその製造方法
JP6022166B2 (ja) * 2011-02-28 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム

Also Published As

Publication number Publication date
KR101537946B1 (ko) 2015-07-20
US9190281B2 (en) 2015-11-17
US9059089B2 (en) 2015-06-16
US20140242790A1 (en) 2014-08-28
US20150243507A1 (en) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
US9418855B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
KR101638386B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5423529B2 (ja) 成膜装置、成膜方法及び記憶媒体
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
KR100652420B1 (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
US11047044B2 (en) Film forming apparatus and film forming method
JP5719138B2 (ja) 半導体装置の製造方法および基板処理方法
KR101652458B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101799146B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 시스템
WO2015045099A1 (ja) 半導体装置の製造方法、基板処理装置および記録媒体
KR101520844B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치, 기록 매체 및 반도체 장치
US20180182652A1 (en) Substrate processing apparatus, substrate processing method, and substrate processing system
JP2011066263A (ja) 半導体装置の製造方法および基板処理装置
JP5447632B2 (ja) 基板処理装置
JP2014194081A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JP2018080349A (ja) ＴｉＮ系膜およびその形成方法
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP6084070B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP5692337B2 (ja) 成膜装置、成膜方法及び記憶媒体
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
KR20220164574A (ko) 텅스텐막을 형성하는 방법 및 장치, 그리고 텅스텐막을 형성하기 전의 중간막의 형성을 행하는 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
FPAY Annual fee payment

Payment date: 20180619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 5