KR20140098251A - 감소된 크로스-토크를 갖는 인쇄 회로 기판 - Google Patents

감소된 크로스-토크를 갖는 인쇄 회로 기판 Download PDF

Info

Publication number
KR20140098251A
KR20140098251A KR1020147019169A KR20147019169A KR20140098251A KR 20140098251 A KR20140098251 A KR 20140098251A KR 1020147019169 A KR1020147019169 A KR 1020147019169A KR 20147019169 A KR20147019169 A KR 20147019169A KR 20140098251 A KR20140098251 A KR 20140098251A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
landing pads
electrically connected
ground plane
Prior art date
Application number
KR1020147019169A
Other languages
English (en)
Other versions
KR101609496B1 (ko
Inventor
현준 김
제프리 스캇 콩거
그레고리 어윈 스캇
Original Assignee
크레이 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크레이 인코포레이티드 filed Critical 크레이 인코포레이티드
Publication of KR20140098251A publication Critical patent/KR20140098251A/ko
Application granted granted Critical
Publication of KR101609496B1 publication Critical patent/KR101609496B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

다층 인쇄 회로 기판은 커넥터와 고정 결합하도록 구성된 다수의 랜딩 패드를 구비한다. 상이한 신호들과 연관된 랜딩 패드들 사이에는, 다층 인쇄 회로 기판의 외부면에 있는 접지면에 전기적으로 연결되고 다층 인쇄 회로 기판의 내부면에 있는 접지면에 전기적으로 연결된 적어도 하나의 마이크로 비아가 존재한다.

Description

감소된 크로스-토크를 갖는 인쇄 회로 기판{PRINTED CIRCUIT BOARD WITH REDUCED CROSS-TALK}
연방 정부 연구 후원에 관한 진술
본 발명은 DARPA에 의해 수여된 계약 번호 HR0011-07-9-0001 하에서 미국 정부의 지원으로 이루어졌다. 미국 정부는 본 발명에 일정 권리를 갖는다.
기술 분야
본 명세서에 개시된 기술은 일반적으로 인쇄 회로 기판에 관한 것으로, 보다 상세하게는 신호 트레이스(trace)들 사이의 크로스-토크(cross-talk)를 감소시키는 구조를 갖는 인쇄 회로 기판에 관한 것이다.
회로 기판 밀도 및 클록 속도가 증가함에 따라, 인쇄 회로 기판 상에서 라우팅되는 신호들 사이의 전자기장은 인접한 리드(nearby lead)에서 송신되는 신호와 간섭한다. 이 크로스-토크는 신호의 신호 대 잡음 비(signal to noise ratio)를 증가시켜, 상이한 회로 성분들이 서로 통신하는 능력을 감소시킨다.
인쇄 회로 기판에서 트레이스들 사이의 크로스-토크를 감소시키는데 사용되는 하나의 기술은 인쇄 회로 기판의 하나 이상의 영역(area) 및/또는 상이한 층에 접지면(ground plane)을 배치하는 것이다. 이들 접지면은 하나 이상의 접지 비아(grounding via)(즉, 인쇄 회로 기판의 여러 층들을 통해 연장하는 작은 전도성 터널)와 연결될 수 있다. 접지면 및 접지 비아는 신호 트레이스들 사이의 크로스-토크를 감소시킬 수 있게 하지만, 가능하다면 크로스-토크를 더 감소시키는 것이 더 바람직하다.
도 1은 개시된 기술의 일 실시예에 따라 구성된 다층 인쇄 회로 기판의 부분 사시도;
도 2는 개시된 기술의 일 실시예에 따라 구성된 다층 인쇄 회로 기판의 평면도; 및
도 3은 개시된 기술의 일 실시예에 따라 구성된 다층 인쇄 회로 기판의 단면도.
아래에 더 상세히 설명된 바와 같이, 본 명세서에 개시된 기술은 다층 인쇄 회로 기판에 관한 것으로, 보다 상세하게는 다층 회로 기판에서 신호 트레이스들 사이의 크로스-토크를 감소시키는 구조에 관한 것이다.
본 명세서에는 회로 기판 커넥터와 결합(engage)하는 전도성 랜딩 패드(conductive landing pad)의 영역에서 발생하는 크로스-토크를 더 감소시키는 특징부를 포함하는 인쇄 회로 기판에 대한 설계가 개시되어 있다. 구체적으로, 다층 인쇄 회로 기판은 커넥터와 전기적으로 접촉하도록 구성된 하나 이상의 랜딩 패드를 외부층에 포함한다. 상이한 신호들과 연관된 랜딩 패드들 사이에는 하나 이상의 "마이크로" 비아들이 존재한다. 일 실시예에서, 각각의 마이크로 비아는 인쇄 회로 기판의 외부층에 있는 접지면에 전기적으로 연결되고 이 인쇄 회로 기판의 내부층에 있는 접지면과 전기적으로 연결된다.
하나의 개시된 실시예에서, 인쇄 회로 기판에서 신호는 차동(differential) 신호 트레이스에서 운반되어 커넥터로 송신되는 각각의 신호는 2개의 전도성 랜딩 패드와 연관된다. 상이한 신호들과 연관된 인접한 접촉 랜딩 패드들 사이에 하나 이상의 마이크로 비아가 위치된다.
일 실시예에서, 마이크로 비아는 인쇄 회로 기판의 전도성 랜딩 패드들 사이에 대칭적으로 배치된다. 다른 실시예에서, 마이크로 비아는 전도성 랜딩 패드들 사이에 비대칭적으로 배치된다.
도 1은 개시된 기술의 일 실시예에 따라 구성된 다층 인쇄 회로 기판(10)의 부분 사시도를 도시한다. 다층 회로 기판은 외부 상부 층(12) 및 하나 이상의 내부 접지면 층(14, 16)을 포함한다. 인쇄 회로 기판 설계의 기술 분야에서 통상의 지식을 가진 자라면, 신호 층, 전력 층 등과 같은 층(14 및 16)들 사이에는 일반적으로 하나 이상의 추가적인 층이 있을 수 있다는 것을 이해할 수 있을 것이다.
도시된 다층 인쇄 회로 기판의 실시예에서, 신호는 트레이스 쌍(22, 24, 26)에 의해 보드에서 차동적으로 운반된다. 도시된 실시예에서, 이 트레이스 쌍들 각각은 다층 인쇄 회로 기판의 내부 신호 층에 위치된다. 각 개별 신호 트레이스는 다층 인쇄 회로 기판을 통해 연장하는 수직 신호 비아(30)에 연결되어, 트레이스에서 운반되는 신호가 인쇄 회로 기판에서 층을 변경시킬 수 있도록 한다.
도시된 실시예에서, 각각의 신호 비아(30)는 다층 인쇄 회로 기판에 장착된 전기 커넥터(미도시)와 결합하도록 구성된 전도성 랜딩 패드(40)에 전기적으로 연결된다. 도시된 실시예에서, 각 랜딩 패드(40)는 전도성 금속의 직사각형 스트립이다. 랜딩 패드(40)는 인쇄 회로 기판(10)의 상부층을 따라 스트립으로 정렬된다. 도시된 실시예에서, 각 랜딩 패드는 한 쌍의 차동적으로 송신되는 신호들 중 하나의 신호와 연관된다. 신호 비아(30)는 랜딩 패드(40)에 연결된 신호 비아(30)가 랜딩 패드의 세트의 길이를 따라 교대로 배향되도록 회로 기판(10) 상에 배열된다.
인쇄 회로 기판 내 신호 트레이스들 사이의 크로스-토크를 감소시키기 위해, 인쇄 회로 기판은 다수의 접지 비아(50)를 포함한다. 각 접지 비아(50)는 다층 인쇄 회로 기판의 외부층에 있는 접지면(60)에 및 다층 인쇄 회로 기판의 상이한 내부층에 위치된 하나 이상의 다른 접지면에 전기적으로 연결된다. 다층 인쇄 회로 기판의 외부층에 있는 접지면(60)은 상이한 신호들과 연관된 랜딩 패드(40)들 사이에 연장한다. 나아가 접지면(60)은 크로스-토크를 차폐하거나 감소시키기 위하여 랜딩 패드(40) 및 신호 비아(30)를 둘러싼다. 접지면에 절삭부(Cutout) 또는 "앤티-패드(anti-pad)"를 형성하여 각 층에 있는 상이한 전기 접촉부 및 비아에 대한 공간을 허용한다.
인쇄 회로 기판에 접지 비아(50)가 존재함에도 불구하고, 많은 다층 인쇄 회로 기판은 신호들 사이에 일정 레벨의 크로스-토크를 여전히 나타낼 수 있다. 개시된 기술의 일 실시예에 따라, 인쇄 회로 기판에 있는 커넥터와 결합하도록 구성된 인접한 랜딩 패드(40)들 사이에 하나의 크로스-토크 소스가 발생하는 것이 발견되었다. 상이한 신호 트레이스들과 연관된 랜딩 패드들 사이에 연장하는 접지면(60)이 존재함에도 불구하고, 크로스-토크는 여전히 발생한다.
상이한 신호들과 연관된 랜딩 패드들 사이에 발생하는 크로스-토크를 더 감소시키기 위하여, 개시된 기술의 일 실시예에 따른 인쇄 회로 기판은 랜딩 패드(40)들 사이에 위치된 하나 이상의 마이크로 비아(80)를 포함한다. 각각의 마이크로 비아(80)는 일 단부에서 다층 인쇄 회로 기판(10)의 외부층(12)에 있는 접지면(60)에 전기적으로 연결되고, 다른 단부에서 다층 인쇄 회로 기판의 내부층(14)에 있는 접지면에 전기적으로 연결된다. 도시된 실시예에서, 내부층(14)은 외부층(12)에 인접한다. 그러나, 마이크로 비아(80)는 원하는 경우 다층 회로 기판에 있는 2개의 층보다 더 연장할 수 있다.
도시된 실시예에서, 마이크로 비아(80)의 일 단부에 연결된 내부층(14)은 접지면만을 포함하고 신호 트레이스 또는 다른 회로 기판 패턴(전력 패드 등)을 전혀 포함하지 않는다. 접지면은 커넥터와 결합하는 각 랜딩 패드(40) 아래에 완전히 놓여서, 이에 의해 전자기장이 인쇄 회로 기판의 다른 층으로 방사할 수 있는 곳을 제한한다. 다른 실시예에서, 내부층(14)은 원하는 경우 신호 트레이스 또는 다른 회로 기판 패턴을 포함할 수 있다.
도 2는 개시된 기술의 일 실시예에 따른 다층 인쇄 회로 기판(10)의 평면도를 도시한다. 인쇄 회로 기판(10)는 차동 신호 트레이스(22, 24 및 26)와 각각 연관된 랜딩 패드(40a - 40f)를 포함한다. 마이크로 비아(80a)는 상이한 신호들과 연관된 랜딩 패드들(40b 및 40c) 사이에 위치된다. 유사하게, 마이크로 비아(80b)는 상이한 신호들과 연관된 랜딩 패드(40d 및 40e)들 사이에 배치된다. 도 2에는 랜딩 패드(40a-40f)에 연결된 신호 비아(30)의 외측에 접지 비아(50)가 위치된 것이 도시되어 있다.
도시된 실시예에서, 마이크로 비아(80)는 랜딩 패드(40)의 길이를 따라 대칭적으로 배치된다. 그러나 마이크로 비아(80)는 비대칭적으로 배치(즉, 랜딩 패드에 대해 오프 센터)될 수 있다. 나아가, 상이한 신호들과 연관된 랜딩 패드들 사이에 2개 이상의 마이크로 비아(80)가 위치될 수 있다.
도 3은 개시된 기술의 일 실시예에 따라 구성된 다층 인쇄 회로 기판의 일 단면을 도시한다. 이 단면은 신호 비아(30), 접지 비아(50) 및 마이크로 비아(80) 사이의 길이 차이를 도시한다. 도시된 실시예에서, 접지 비아(50) 및 신호 비아(30)는 다층 인쇄 회로 기판(10)의 전체 두께를 통해 연장한다. 그러나, 마이크로 비아(80)는 다층 인쇄 회로 기판의 외부층 및 인쇄 회로 기판의 내부층 사이에서만 연장한다. 도시된 실시예에서, 마이크로 비아(80)는 다층 인쇄 회로 기판(10)의 외부층과 제 1 인접한 층 사이에 연장한다.
일 실시예에서, 마이크로 비아(80)는 다층 인쇄 회로 기판에 홀을 드릴링하거나 레이저 에칭하고 이 홀에 솔더(solder)와 같은 전도성 물질을 충전하는 것에 의해 제조된다. 일 실시예에서, 각각의 마이크로 비아(80)는 대략 0.008 인치의 직경을 구비한다. 회로 기판은 이후 가열되어 회로 기판의 내부층과 외부층에 있는 접지면과 마이크로 비아 사이에 전기적 연결을 형성한다. 마이크로 비아는 원형인 것으로 도시되어 있으나, 정사각형, 직사각형, 삼각형, 육각형 등과 같은 다른 형상이 원하는 경우 사용될 수 있다. 상이한 신호들과 연관된 랜딩 패드(40)들 사이에 마이크로 비아(80)를 배치하여 컴퓨터 모델링을 한 결과, 인접한 신호들 사이의 크로스-토크가 마이크로 비아 없는 인쇄 회로에 비해 4GHz에서 추가적으로 -15 dB만큼 감소한 것으로 나타났다.
개시된 실시예는 차동 신호들을 운반하는 커넥터에 사용하기 위한 랜딩 패드(40)를 갖는 회로 기판을 도시하고 있으나, 개시된 기술은 싱글 엔드형(single-ended) 신호를 위한 커넥터와 연관된 랜딩 패드들 사이의 크로스-토크를 감소시키는데 사용될 수 있는 것으로 이해된다. 이 경우에, 하나 이상의 마이크로 비아는 상이한 신호와 연관된 각 랜딩 패드 사이에 배치될 수 있다.
일 실시예에서, 다층 회로 기판(10)의 외부면에 있는 랜딩 패드(40)에 연결된 커넥터는 Samtec 등에 의해 제조된 QSH/QTH 고속 소켓 커넥터이다. 그러나, 랜딩 패드들 사이에 배치된 마이크로 비아로부터 이익을 얻을 수 있는 다른 형상 또는 구성의 랜딩 패드와 연관된 다른 유형의 커넥터들도 사용될 수 있는 것으로 이해된다.
전술된 바로부터, 본 발명의 특정 실시예는 예시를 위하여 본 명세서에 기술된 것이므로, 본 발명의 사상과 범위를 벗어남이 없이 여러 변형이 이루어질 수 있는 것으로 이해된다. 예를 들어, 전도성 슬랫(slat), 시트(sheet) 등과 같은 다른 구성의 차폐 구조물이 회로 기판 커넥터에 연결된 랜딩 패드들 사이에 배치될 수 있다. 따라서, 본 발명은 첨부된 청구범위에 의한 것을 제외하고는 제한되지 않는다.

Claims (10)

  1. 다층 인쇄 회로 기판으로서,
    다수의 전도성 접지 비아에 의해 연결된 하나 이상의 접지면 및 신호를 운반하는 다수의 전도성 트레이스를 구비하는 다층 보드를 포함하며;
    상기 인쇄 회로 기판은 상기 인쇄 회로 기판에 장착된 커넥터의 접점과 전기적으로 결합하도록 구성된 일련의 전도성 랜딩 패드를 상기 인쇄 보드의 외부층에 포함하고, 상이한 신호들과 연관된 랜딩 패드들 사이에 위치된 하나 이상의 마이크로 비아를 더 포함하며, 각각의 마이크로 비아는 상기 인쇄 회로 기판의 외부층에 있는 접지면에 전기적으로 연결되고 상기 인쇄 회로 기판의 내부층에 있는 접지면에 전기적으로 연결된 것을 특징으로 하는 다층 인쇄 회로 기판.
  2. 제1항에 있어서,
    신호는 한 쌍의 트레이스에서 차동적으로 운반되되, 상기 커넥터에 전기적으로 연결된 각각의 신호에 대해 2개의 랜딩 패드가 존재하고, 각각의 마이크로 비아는 상이한 신호들과 연관된 상기 2개의 랜딩 패드들 사이에 위치된 것을 특징으로 하는 다층 인쇄 회로 기판.
  3. 제1항에 있어서,
    상기 랜딩 패드들은 정렬되고 상기 마이크로 비아는 상이한 신호들과 연관된 상기 랜딩 패드들 사이에 대칭적으로 배치된 것을 특징으로 하는 다층 인쇄 회로 기판.
  4. 제1항에 있어서,
    상기 랜딩 패드들은 정렬되고 상기 마이크로 비아는 상이한 신호들과 연관된 상기 랜딩 패드들 사이에 비대칭적으로 배치된 것을 특징으로 하는 다층 인쇄 회로 기판.
  5. 제1항에 있어서,
    상기 마이크로 비아는 상기 인쇄 회로 기판의 외부층 및 상기 인쇄 회로 기판의 인접한 층 사이에 연장하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  6. 제1항에 있어서,
    상기 마이크로 비아는 상기 인쇄 회로 기판의 외부층 및 상기 인쇄 회로 기판의 인접하지 않은 층 사이에 연장하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  7. 다층 인쇄 회로 기판을 제조하는 방법으로서,
    커넥터에 전기적으로 연결된 다수의 랜딩 패드를 상기 인쇄 회로 기판의 외부층에 형성하는 단계;
    상기 커넥터에 연결되도록 상이한 신호들과 연관된 랜딩 패드들 사이에 접지면의 일부를 형성하는 단계; 및
    상이한 신호들과 연관된 상기 랜딩 패드들 사이에 하나 이상의 마이크로 비아를 형성하는 단계를 포함하며,
    상기 마이크로 비아는 상기 회로 기판의 상기 외부층에 있는 접지면에 전기적으로 연결되고 상기 회로 기판의 내부층에 있는 접지면에 전기적으로 연결된 것을 특징으로 하는 다층 인쇄 회로 기판을 제조하는 방법.
  8. 다층 인쇄 회로 기판로서,
    회로 기판 커넥터에 연결된 랜딩 패드를 갖는 외부층을 포함하는 복수의 회로 기판 층;
    신호를 상이한 랜딩 패드들로 라우팅하는 하나 이상의 회로 트레이서; 및
    상이한 신호들과 연관된 상기 랜딩 패드들 사이에 위치된 하나 이상의 차폐 구조물을 포함하는 것을 특징으로 하는 다층 인쇄 회로 기판.
  9. 제8항에 있어서,
    상기 차폐 구조물은 마이크로 비아인 것을 특징으로 하는 다층 인쇄 회로 기판.
  10. 제9항에 있어서,
    상기 마이크로 비아는 상기 랜딩 패드에 인접한 접지 패드에 전기적으로 연결된 일 단부 및 상기 다층 인쇄 회로 기판의 내부층에 있는 접지 패드에 전기적으로 연결된 다른 단부를 구비하는 것을 특징으로 하는 다층 인쇄 회로 기판.
KR1020147019169A 2012-01-06 2012-11-01 감소된 크로스-토크를 갖는 인쇄 회로 기판 KR101609496B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/345,247 US8885357B2 (en) 2012-01-06 2012-01-06 Printed circuit board with reduced cross-talk
US13/345,247 2012-01-06
PCT/US2012/063044 WO2013103437A1 (en) 2012-01-06 2012-11-01 Printed circuit board with reduced cross-talk

Publications (2)

Publication Number Publication Date
KR20140098251A true KR20140098251A (ko) 2014-08-07
KR101609496B1 KR101609496B1 (ko) 2016-04-05

Family

ID=48743138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147019169A KR101609496B1 (ko) 2012-01-06 2012-11-01 감소된 크로스-토크를 갖는 인쇄 회로 기판

Country Status (7)

Country Link
US (3) US8885357B2 (ko)
EP (1) EP2801123A4 (ko)
JP (1) JP5815186B2 (ko)
KR (1) KR101609496B1 (ko)
CN (1) CN104040787A (ko)
CA (1) CA2859778A1 (ko)
WO (1) WO2013103437A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI449475B (zh) * 2012-01-09 2014-08-11 Novatek Microelectronics Corp 電路板
US9544057B2 (en) * 2013-09-17 2017-01-10 Finisar Corporation Interconnect structure for E/O engines having impedance compensation at the integrated circuits' front end
US10341881B2 (en) * 2013-11-12 2019-07-02 Vasona Networks, Inc. Supervision of data in a wireless network
US9372205B2 (en) * 2014-01-15 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Universal probe card PCB design
CN106664180B (zh) * 2014-07-03 2020-07-10 Lg电子株式会社 在无线通信系统中通过非许可带宽传送和接收信号的方法及其设备
JP6190345B2 (ja) 2014-09-22 2017-08-30 株式会社フジクラ プリント配線板
CN104202905A (zh) * 2014-09-28 2014-12-10 浪潮(北京)电子信息产业有限公司 一种pcb及其布线方法
WO2016081855A1 (en) 2014-11-21 2016-05-26 Amphenol Corporation Mating backplane for high speed, high density electrical connector
US9936570B2 (en) * 2014-12-15 2018-04-03 Intel Corporation Interconnect topology with staggered vias for interconnecting differential signal traces on different layers of a substrate
US10201074B2 (en) * 2016-03-08 2019-02-05 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
WO2017155997A1 (en) 2016-03-08 2017-09-14 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
US9848488B1 (en) 2016-06-17 2017-12-19 Macom Technology Solutions Holdings, Inc. Electrical interface for printed circuit board, package and die
US11042683B2 (en) 2016-07-22 2021-06-22 Hewlett Packard Enterprise Development Lp Void avoidance verifications for electronic circuit designs
US9971864B2 (en) * 2016-07-22 2018-05-15 Hewlett Packard Enterprise Development Lp Symmetry verifications for differential signal vias of an electronic circuit design
US10251270B2 (en) * 2016-09-15 2019-04-02 Innovium, Inc. Dual-drill printed circuit board via
WO2018063684A1 (en) * 2016-09-30 2018-04-05 Intel Corporation 3d high-inductive ground plane for crosstalk reduction
JP2018160492A (ja) * 2017-03-22 2018-10-11 日立金属株式会社 多層配線基板及び差動伝送モジュール
US10475736B2 (en) * 2017-09-28 2019-11-12 Intel Corporation Via architecture for increased density interface
EP3707971A4 (en) 2017-11-08 2021-07-28 Amphenol Corporation REAR FACE IMPRESSION FOR HIGH-DENSITY AND HIGH-SPEED ELECTRICAL CONNECTORS
US10410683B2 (en) * 2017-12-14 2019-09-10 Seagate Technology Llc Tightly coupled differential vias
JP7061459B2 (ja) * 2017-12-25 2022-04-28 日本航空電子工業株式会社 回路基板、コネクタ組立体及びケーブルハーネス
WO2019241107A1 (en) 2018-06-11 2019-12-19 Amphenol Corporation Backplane footprint for high speed, high density electrical connectors
KR102643449B1 (ko) * 2018-09-25 2024-03-06 몰렉스 엘엘씨 커넥터, 및 표면 접지 평면을 갖는 인쇄 회로 보드
JP7211434B2 (ja) * 2018-12-27 2023-01-24 株式会社村田製作所 コネクタ部材およびコネクタセット
WO2020236794A1 (en) 2019-05-20 2020-11-26 Amphenol Corporation High density, high speed electrical connector
JPWO2021029194A1 (ko) * 2019-08-09 2021-02-18
CN115315855A (zh) 2020-01-27 2022-11-08 安费诺有限公司 具有高速安装接口的电连接器
US11637403B2 (en) 2020-01-27 2023-04-25 Amphenol Corporation Electrical connector with high speed mounting interface
JP7066772B2 (ja) * 2020-03-26 2022-05-13 株式会社日立製作所 信号伝送回路およびプリント基板
JP7465823B2 (ja) 2021-01-29 2024-04-11 京セラ株式会社 配線基板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954929A (en) 1989-08-22 1990-09-04 Ast Research, Inc. Multi-layer circuit board that suppresses radio frequency interference from high frequency signals
JP2840493B2 (ja) 1991-12-27 1998-12-24 株式会社日立製作所 一体型マイクロ波回路
US5834160A (en) * 1996-01-16 1998-11-10 Lucent Technologies Inc. Method and apparatus for forming fine patterns on printed circuit board
US6175088B1 (en) 1998-10-05 2001-01-16 Avaya Technology Corp. Multi-layer printed-wiring boards with inner power and ground layers
US6617939B1 (en) * 2000-05-31 2003-09-09 Tyco Electronics Corporation Cable connector assembly with an equalization circuit board
US6388890B1 (en) 2000-06-19 2002-05-14 Nortel Networks Limited Technique for reducing the number of layers in a multilayer circuit board
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
JP4377725B2 (ja) * 2004-03-22 2009-12-02 京セラ株式会社 高周波用配線基板
CN100502614C (zh) * 2004-10-09 2009-06-17 鸿富锦精密工业（深圳）有限公司 适用于高速信号的印刷电路板结构
CN100463585C (zh) * 2005-08-12 2009-02-18 鸿富锦精密工业（深圳）有限公司 具有改良过孔的印刷电路板
CN101128086B (zh) * 2006-08-16 2010-09-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
MX2010002254A (es) * 2007-09-19 2010-03-25 Leviton Manufacturing Co Circuito de compensacion de diafonia interna formado sobre una tarjeta de circuito impreso flexible colocada dentro de una salida de comunicaciones y metodos y sistemas relacionados con el mismo.
CN102224640B (zh) * 2008-09-23 2015-09-23 安费诺有限公司 高密度电连接器
CN101778531B (zh) * 2010-02-23 2012-04-04 华为技术有限公司 集成印刷电路板

Also Published As

Publication number Publication date
CA2859778A1 (en) 2013-07-11
CN104040787A (zh) 2014-09-10
KR101609496B1 (ko) 2016-04-05
US20160366759A1 (en) 2016-12-15
US20130175077A1 (en) 2013-07-11
WO2013103437A1 (en) 2013-07-11
JP5815186B2 (ja) 2015-11-17
JP2015507358A (ja) 2015-03-05
EP2801123A1 (en) 2014-11-12
US20150013155A1 (en) 2015-01-15
EP2801123A4 (en) 2015-10-21
US8885357B2 (en) 2014-11-11

Similar Documents

Publication Publication Date Title
KR101609496B1 (ko) 감소된 크로스-토크를 갖는 인쇄 회로 기판
EP2952074B1 (en) Pcb having offset differential signal routing
US9930772B2 (en) Printed circuit and circuit board assembly configured for quad signaling
KR101062538B1 (ko) 다층 회로기판을 연결하는 기술
US8049118B2 (en) Printed circuit board
US9003652B2 (en) Method of fabricating a circuit board
US20060232301A1 (en) Matched-impedance surface-mount technology footprints
US20120194291A1 (en) COMMON-MODE SUPPRESSION FILTER FOR MICROSTRIP 10-Gb/s DIFFERENTIAL LINES
US8699234B2 (en) EMI noise shield board including electromagnetic bandgap structure
US20130313013A1 (en) Printed circuit boards
KR101046716B1 (ko) 전자기 밴드갭 구조물 및 회로 기판
JP5409312B2 (ja) 多層プリント回路板
JP2014116574A (ja) 多層回路基板及び高周波回路モジュール
WO2017006552A1 (ja) プリント基板
TW201528884A (zh) 線路板及電子總成
US20140041919A1 (en) Circuit structure and manufacturing method thereof
KR100998718B1 (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US8841561B1 (en) High performance PCB
KR20090100193A (ko) 전자기 밴드갭 구조물 및 인쇄회로기판
US9622348B2 (en) Multilayer circuit board
US10292259B2 (en) Electrical shielding using bar vias and associated methods
CN211702518U (zh) 电路板结构
CN114498198B (zh) 一种信号引脚集装置
JP2014038971A (ja) 配線基板
JP2014130985A (ja) 多層回路基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal