KR20140098023A - 충진 및 결합 제어를 위한 낮은 구리 전기도금 용액들 - Google Patents

충진 및 결합 제어를 위한 낮은 구리 전기도금 용액들 Download PDF

Info

Publication number
KR20140098023A
KR20140098023A KR1020140011809A KR20140011809A KR20140098023A KR 20140098023 A KR20140098023 A KR 20140098023A KR 1020140011809 A KR1020140011809 A KR 1020140011809A KR 20140011809 A KR20140011809 A KR 20140011809A KR 20140098023 A KR20140098023 A KR 20140098023A
Authority
KR
South Korea
Prior art keywords
copper
electrolyte
substrate
plating
acid
Prior art date
Application number
KR1020140011809A
Other languages
English (en)
Other versions
KR102249530B1 (ko
Inventor
지안 주
존 리드
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Publication of KR20140098023A publication Critical patent/KR20140098023A/ko
Priority to KR1020210056900A priority Critical patent/KR102364570B1/ko
Application granted granted Critical
Publication of KR102249530B1 publication Critical patent/KR102249530B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

본 명세서의 특정 실시예들은, 약 10 g/L 미만의 구리 이온 및 약 2 내지 15 g/L의 산을 갖는 낮은 구리 농도 전해질을 이용하는 다마신 피쳐들로 구리를 전기도금하는 방법과 관련된 것이다. 낮은 구리 전해질을 이용하는 것은 도금 기판 표면 상에 상대적으로 높은 과전위을 산출하며, 이는 적은 결함 충진을 갖는 느린 도금 프로세스를 가능하게 한다. 낮은 구리 전해질은 상대적으로 높은 구름점을 가질 수 있다.

Description

충진 및 결합 제어를 위한 낮은 구리 전기도금 용액들 {LOW COPPER ELECTROPLATING SOLUTIONS FOR FILL AND DEFECT CONTROL}
본 발명은 대체로 다마신 상호접속부들의 구리 전기도금과 관한 것으로서, 보다 구체적으로는, 낮은 구리, 낮은 산 전해질 및 서브미크론 다마신 피쳐들의 보이드-프리 충진을 촉진하도록 구리 도금의 억제를 향상시키는 조건 하에서 상기 전해질을 이용하는 방법에 관한 것이다.
다마신 상호접속부들 내로 구리를 전기도금하는데 이용되는 전해질들은 일반적으로 구리 염, 산, 할로겐화물 이온, 촉진제, 억제제 및 평탄화제를 포함한다. 구리 염은 증착을 위한 구리 소스이다. 산은 대체로 도금 욕의 전도도를 제어하는데 이용된다. 할로겐화물 이온은, 본 명세서에서 설명되는, 바텀-업 충진 메커니즘을 촉진하도록, 기판 표면 상으로의 특정 유기 첨가제들 (예를 들어, 촉진제, 억제제, 및/또는 평탄화제) 의 흡수를 도와주는 가교제 (bridges) 로서 기능할 수 있다.
이들로서 제한되지는 않으나, 구리 염들의 예는 구리 설페이트, 구리 메탄설퍼네이트 (copper methanesulfonate), 구리 피로포스페이트 (copper pyrophosphate), 구리 프로판설퍼네이트 (copper propanesulfonate) 등을 포함한다. 본 발명에서 이용되는 바와 같이, 구리 이온의 농도는 구리 양이온의 농도 (부피당 질량) 를 반영하고, 구리 양이온과 관련된 임의의 음이온의 질량을 포함하지 않는다. 이들로서 제한되지는 않으나, 예시적인 산들은 황산 및 메탄설퍼닉 산 (methanesulfonic acid) 을 포함한다. 본 발명에서 이용되는 바와 같이, 산의 농도는, 수소 양이온의 질량만이 아닌, 전체 산성 분자의 농도 (부피당 질량) 를 반영한다. 이들로서 제한되지는 않으나, 예시적인 할로겐화물 이온은 염화물, 브롬화물, 요오드화물 및 이들의 조합을 포함한다.
특히 시드층 상으로의 전기도금의 초기 단계 동안, 음극 방향으로 기판에 강하게 극성을 주는 것이 바람직할 수 있다. 이러한 분극 (polarization) 은 용해로부터 시드층을 보호할 수 있다. 이러한 분극을 달성하는 하나의 방법은 전해질 내에 강한 "억제제"를 제공하는 것이다.
도 2는 강한 억제제를 포함하는 전해질로 도금된 구리 웨이퍼 (201) 를 도시한다. 이는 친수성의 에틸렌 산화물에 대한 소수성의 프로필렌 산화물의 비율을 높게 갖는, 높은 분자량의 억제제이다. 전해질의 구름점은 27℃이고, 도금은 21℃에서 일어난다. 도금된 웨이퍼는 억제제 응집 (agglomeration) 에 기인한 웨이퍼 상으로의 불균일한 억제제 흡수에 의해 유발되는 가시적인 줄무늬 (streaks) 를 포함한다. 일부 전해질들의 이용은, 시각적 검사에 의해 탐지될 수 없는, 그러나 캘리포니아 산 호세의 KLA-텐코로부터의 AIT, SP1, 또는 SP2 시리즈의 도구들 같은 일반적인 결함 계측을 통해 탐지될 수 있는, 더 감지하기 힘든 (subtle) 형태의 위와 같은 결함을 야기할 수 있다.
기판의 분극을 증가시키는 다른 기술은 할로겐화물 이온 농도를 증가시키거나 할로겐화물 이온 조성을 변화시키는 것이다. 이러한 기술은 또한 미국특허 제 8,268,155 호에 개시되어 있으며, 상기 특허의 내용은 참조로서 본 명세서에 편입된다. 할로겐화물은 억제제 또는 다른 첨가제의 억제 효과에 영향을 줄 수 있다. 그러나, 할로겐화물 이온 농도 또는 조성을 변화시킴으로써 획득될 수 있는 과전위에의 증가는 제한되며, 작은 10 내지 20 ㎚ 피쳐들의 균일한, 재현가능한 충진에 필요한 조건을 제공하기에 충분하지 않다. 또한, 도금된 필름으로의 할로겐화물의 혼입 또는 구리 증착의 과-억제에 의한 불충분한 바텀-업 충진에 기인한 중앙 보이드의 형성을 방지하기 위해, 할로겐화물 이온들의 농도는 상대적으로 낮아야 한다.
종래의 전기도금 용액들은 앞선 세대의 다마신 상호접속부 제조 프로세스에서는 원활하게 기능하였지만, 작은 피쳐들 그리고 더 얇은 시드층이 이용되는 경우 새로운 과제를 시사한다. 따라서, 용해로부터 시드층을 더 우수하게 보호할 수 있고, 더 재현가능한, 더 균일한 피쳐의 충진을 달성하도록 증착이 오랜 기간 동안 일어나게끔 하는, 다마신 상호접속부들을 전기도금하는 방법에 대한 요구가 최근에 들어 계속되고 있다.
본 명세서의 특정 실시예들은, 약 10 g/L 미만의 구리 이온 및 약 2 내지 15 g/L의 산을 갖는 낮은 구리 농도 전해질을 이용하고, 약 3㎃/㎠ 또는 3㎃/㎠ 미만의 전류 밀도에서 도금하는, 다마신 피쳐들로 구리를 도금하는 방법에 관한 것이다. 낮은 구리 농도 전해질은 도금 기판 표면 상에 상대적으로 높은 과전위를 산출하고, 적은 충진 결함을 갖는 느린 도금 프로세스를 가능하게 한다. 낮은 구리 전해질 내의 억제제 폴리머들은 상대적으로 높은 구름점을 가질 수 있다.
일 양태에서, 본 명세서에 제공되는 실시예들은, 평균적으로 약 200 나노미터의, 또는 200 나노미터 미만의 시드 두께를 갖는 기판을 수용하는 단계; 기판에 전기적으로 바이어스하는 단계; 낮은 구리 전해질이 침지 동안 시드를 전해질 내의 산에 의한 용해로부터 보호하기에 충분한 시드 상의 음극 과전위 (cathodic overpotential) 를 유도하도록, 리터당 약 10 그램 미만의 구리 이온 및 적어도 하나의 억제제 화합물을 포함하는 수성의 낮은 구리 산-함유 전해질 내로 기판을 침지하는 단계; 약 3㎃/㎠ 또는 3㎃/㎠ 미만의 전류 밀도에서 피쳐들로 구리를 전기도금하는 단계; 및 전해질로부터 기판을 제거하는 단계를 포함하는, 다마신 피쳐들로 구리를 도금하는 방법을 제공한다. 특정 실시예들에서, 전해질은 리터당 약 2 내지 15 그램의 산을, 또는 약 5 내지 10 그램의 산을 포함할 수 있다. 일부 구현예들에서, 전해질의 pH는 약 0.2 내지 2 사이일 수 있다. 전해질은 또한 리터당 약 10 내지 500 밀리그램의 활성 유기 첨가제를 포함할 수 있다. 일부 구현예들에서, 활성 유기 첨가제는 하나 이상의 촉진제 화합물을 포함할 수 있다. 촉진제의 농도는 리터당 약 20 밀리그램 미만, 또는 리터당 약 10 밀리그램 미만일 수 있다. 특정한 경우에, 활성 유기 첨가제는 하나 이상의 평탄화제 화합물을 포함한다. 특정 실시예들은, 고분자 화합물인 억제제 화합물을 이용한다. 일부 구현예들에서, 전해질은 약 5 g/L 미만의 구리 이온을 포함한다. 또한, 전해질은 리터당 약 10 내지 150 밀리그램의 할로겐화물 이온을 포함할 수 있다. 일부 구현예들에서, 기판은 약 20 나노미터보다 작은 개구들을 구비하는 적어도 일부의 피쳐들을 가진다. 기판은 450 ㎜ 반도체 웨이퍼일 수 있다. 특정 실시예들에서, 기판을 침지하는 동안, 기판은 전해질의 표면에 대해 소정의 각도로 침지될 수 있고, 이후에 수평으로 배향될 수 있다. 전기도금 동작은, 제1 증착률로 기판 피쳐들을 구리로 충진하도록, 제1 도금 페이즈 동안 구리를 전기도금하는 단계; 및 제1 증착률보다 높은 제2 증착률로 기판 상에 구리의 과잉층 을 증착하도록, 제2 도금 페이즈 동안 구리를 전기도금하는 단계를 포함할 수 있다. 일부 실시예들에서, 제1 증착률은 약 0.5 내지 5 ㎃/㎠ (예를 들어, 약 5 ㎃/㎠ 또는 5 ㎃/㎠ 미만, 또는 약 3 ㎃/㎠ 또는 3 ㎃/㎠ 미만) 이다. 특정한 경우에, 제1 증착률은 (예를 들어, 10 ㎃/㎠ 또는 10 ㎃/㎠ 미만으로) 더 높다. 특정 실시예들에서, 제2 증착률은 약 10 내지 15 ㎃/㎠ 일 수 있다. 전기도금 방법은 또한 후-도금 처리를 수행하는 단계를 포함할 수 있다. 특정한 구현예에서, 후-도금 처리는 기판을 린싱하는 단계 및/또는 기판을 평탄화하는 단계를 포함한다.
본 명세서의 실시예들의 다른 양태에서, 평균적으로 약 200 나노미터의, 또는 200 나노미터 미만의 시드 두께를 갖는 기판을 수용하는 단계; 기판에 전기적으로 바이어스하는 단계; 리터당 약 10 그램 미만의 구리 이온, 적어도 하나의 억제제 화합물 및 적어도 하나의 촉진제 화합물을 포함하는 수성의 낮은 구리 산-함유 전해질 내로 기판을 침지하는 단계; 침지 동안, 바텀-업 충진 메커니즘에 의해 피쳐들 내로 구리를 전기도금하는 단계로서, 여기서 도금의 시간이 억제제 및 촉진제가 시드 상으로 흡수되어 침지 동안 바텀-업 충진이 가능하게 되기에 적절하도록, 낮은 구리 전해질은 충분히 낮은 전류 밀도를 이용한 도금을 가능하게 하는. 구리를 전기도금하는 단계; 및 전해질로부터 기판을 제거하는 단계를 포함하는, 다마신 피쳐들로 구리를 도금하는 방법이 제공된다. 특정 구현예들에서, 전기도금하는 단계 동안의 전류 밀도는 약 3 ㎃/㎠ 미만, 또는 약 3 ㎃/㎠ 미만이다. 일부 실시예들에서, 피쳐들 내로 구리를 전기도금하는 단계는, 제1 증착률로 피쳐들을 구리로 충진하도록, 제1 도금 페이즈 동안 구리를 전기도금하는 단계; 및 제1 증착률보다 높은 제2 증착률로 기판 상에 구리의 과잉층 (overburden layer) 을 증착하도록, 제2 도금 페이즈 동안 구리를 전기도금하는 단계를 포함한다. 전해질은 리터당 약 2 내지 15 그램의 산을 포함할 수 있다. 특정 실시예들에서, 전해질은 리터당 약 5 그램 미만의 구리 이온을 포함할 수 있다.
개시된 구현예들의 다른 양태는, 리터당 약 1 내지 10 그램의 구리 양이온; 리터당 약 2 내지 15 그램의 산; 할로겐화물 이온; 하나 이상의 억제제 화합물; 하나 이상의 촉진제 화합물을 포함하며, 약 50℃ 이상의 구름점 (cloud point) 을 갖는, 전해질이다. 특정 실시예들에서, 산은 황산이다. 다른 실시예들에서, 산은 메탄설퍼닉 산 (methanesulfonic acid) 일 수 있다. 할로겐화물 이온은 염화물 이온일 수 있다. 일부 구현 에에서, 구리 양이온은 양이온 및 음이온으로 해리되는 화합물 내로 제공되며, 구리 양이온과 관련된 음이온은 산으로부터 형성된 음이온과 같은 종이다. 특정 실시에들에서, 전해질 내의 촉진제 화합물의 농도는, 리터당 약 20 밀리그램 미만, 또는 리터당 약 10 밀리그램 미만이다.
이러한 그리고 다른 특징들이 관련 도면들을 참고하여 아래에서 더 설명될 것이다.
도 1은 통과된 고정된 양의 전하에 대한, 1 내지 4 Amps의 일정 전류에서 도금된 100㎚ 트렌치들을 도시한다.
도 2는 27℃의 낮은 구름점을 갖는 강한 억제제를 포함하는 도금 욕에서 21℃에서 도금된 구리 웨이퍼를 도시한다. 고분자 응집 결합들을 확인할 수 있다.
도 3은 유기 첨가제들이 없는, 그리고 유기 첨가제들을 갖는 세 개의 구리 설페이트 용액 내의 구리 코팅된 배금 회전 디스크 전극 상에 수집된 전류 분극 결과를 도시한다. 그래프는 구리 이온 농도 및 산 농도에의 감소를 유발하는 분극의 증가를 도시한다.
도 4는 전해질 내의 높은 구리 이온 농도가 아니라 낮은 구리 이온 농도에서, 기판 상의 업스트림 피쳐와 다운스트림 피쳐 사이의 충진율 (이에 따른, 충진 속도) 의 증가된 균일성을 나타내는 그래프이다.
도 5는 전기도금된 구리 필름의 AFM RMS 거칠기와 SP2 헤이즈 신호 사이의 상관관계를 도시한다.
도 6은 높은 구리 (상부) 전해질 및 낮은 구리 (하부) 전해질 내의 400Å 시드층 상에 도금된 50Å 필름의 헤이즈 맵 (왼쪽) 및 히스토그램 (오른쪽) 을 도시한다.
도 7은 본 명세서의 실시예들에 따른 구리를 전기도금하는 방법에 관한 흐름도를 도시한다.
도 8은 세 개의 전해질 내에서 도금된 48㎚ 트렌치들의 충진을 도시한다. 왼쪽 패널은 높은 구리, 높은 산 전해질 내에서 도금된 필름에 대응하며, 중간 패널은 낮은 구리, 높은 산 전해질 내에서 도금된 필름에 대응하고, 오른쪽 패널은 낮은 구리, 낮은 산 전해질 내에서 도금된 필름에 대응한다.
도 9는 예시적인 전착 장치의 상면을 개략적으로 도시한다.
도 10은 대안적이고 예시적인 전착 장치의 상면을 개략적으로 도시한다.
본 출원에서, 용어들 "반도체 웨이퍼", "웨이퍼", "기판", "웨이퍼 기판" 및 "부분 제조된 집적 회로"는 상호교환가능하게 사용된다. 본 기술분야의 숙련자는 용어 "부분 제조된 집적 회로"가 집적 회로 제조에 관한 임의의 다수의 단계들 동안 실리콘 웨이퍼를 지칭할 수 있다는 것을 이해할 것이다. 또한, 용어들 "전해질", "도금 욕", "욕" 및 "도금 용액"은 상호교환가능하게 사용된다. 용어 "낮은 구리 전해질"은 "낮은 농도의 구리 이온"을 갖는 전해질을 의미하는 것으로 이해될 수 있다. 구리 이온의 낮은 농도는 약 10 g/L 구리 이온 미만의 농도로 이해될 수 있다. 이하의 상세한 설명은 본 발명이 웨이퍼 상에서 구현된다고 가정한다. 그러나, 본 발명이 이에 제한되지 않는다. 작업 편은 다양한 형태, 크기 및 물질로 구성될 수 있다. 반도체 웨이퍼에 추가하여, 본 발명의 이점을 취할 수 있는 다른 작업 편은 인쇄 회로 기판 등과 같은 다양한 물품을 포함한다.
이하의 상세한 설명에서, 본 발명의 실시예들의 충분한 이해를 제공하기 위해 수많은 구체적인 설명이 이루어진다. 개시된 실시예들은 이러한 구체적인 설명들의 일부 또는 전부 없이도 실행될 수 있다. 다른 예에서, 익히 공지된 프로세스 동작들은 개시된 실시예들을 불필요하게 모호하게 만들지 않기 위해 상세하게 설명되지 않았다. 개시된 실시예들이 구체적인 실시예들과 관련하여 설명될 것이나. 이는 본 발명을 개시된 실시예들로 제한하려는 의도가 아님을 이해하여야 한다.
본 명세서의 실시예들은 높은 과전위 도금 환경을 달성하기 위해 낮은 구리 농도 전해질을 이용한다. 예를 들어, 구리 농도는 종래의 욕들과 비교하여, 종래의 낮은 산 구리 도금 욕들에서 이용되는 공칭 (nominal) 질량/부피 농도의 약 75% 내지 90%로 감소될 수 있다. 특정 애플리케이션들에서, 구리 이온 농도는 약 10 g/L 미만 또는 약 5 g/L 미만이다. 일부 실시예들은 또한, 과전위를 더 증가하기 위해 낮은 산 농도 전해질을 이용한다. 예를 들어, 전해질은 약 2 내지 15 g/L 사이, 약 5 내지 10 g/L 사이, 약 10 g/L 미만, 또는 약 5 g/L 산 미만일 수 있다. 증가된 과전위는 다양한 이점들 도금이 더 느린 비율로 일어나게끔 하여, 이에 따라 더 이른 증착으로 더 균일한, 더 용이하게 재생산가능한 충진을 제어하고 야기하는 것과 같은 다양한 이점을 제공할 수 있다. 총 도금 시간의 양을 증가시킴으로써, 침지 동안 일어나는 최초 도금 불-균일성은 덜 중요하게 되고, 더 균일한 충진이 초래된다.
일반적으로, 구리 전기도금 용액은 다마신 기판 내의 리세스의 제어된 고품질의 전기충진 (electrofill) 을 허용하도록 유기 욕 첨가제들을 포함한다. 이러한 첨가제는 일반적으로 억제제 및 촉진제, 가능하게는 평탄화제를 포함한다. 억제제의 하나의 역할은 전자 도금을 억제하고 도금 기판의 표면 분극을 증가시키는 것이다. 낮은 구리 농도 전기도금 용액의 이용에 대해 기술하기 이전에, 도금 첨가제에 대한 논의가 제공된다.
억제제들
동작에 관한 임의의 이론 또는 메커니즘에 한정되길 바라는 것은 아니나, 억제제들은 (단독으로 또는 다른 욕 첨가제들과 조합되어), 특히 표면 화학흡수되는 할로겐화물 (예를 들어, 염화물 또는 브롬화물) 과 조합하여 존재하는 경우, 기판-전해질 표면에 걸쳐 전압 드롭에의 상당한 증가를 유발하는 표면-동역학 분극 화합물이다. 할로겐화물은 억제제 분자들 및 웨이퍼 표면 사이의 가교제로서 기능할 수 있다. 억제제는, (1) 억제제가 결여된 영역에 비해 억제제가 존재하는 영역에서, 기판 표면에의 국부적인 분극을 증가시키고, (2) 기판 표면의 분극을 일반적으로 증가시킨다. 증가된 (국부적인 및/또는 일반적인) 분극은 증가된 저항성/임피던스와 상응하며, 이에 따라 특정 인가된 전압에서 더 느린 도금이 유발된다.
시간 동안 천천히 분해될 (degrade) 수 있다고 하더라도, 억제제가 증착된 필름으로 혼입되지 않는다고 여겨진다. 억제제들은 종종 상대적으로 큰 분자들이고, 많은 예에서, 자연적으로 고분자 (폴리에틸렌 산화물, 폴리프로필렌 산화물, 폴리에틸렌 글리콜, 폴리프로필렌 글리콜 등) 이다. 억제제들의 다른 예들은 S- 및/또는 N- 함유 작용기들을 갖는 폴리에틸렌 및 폴리프로필렌 산화물, 폴리에틸렌 산화물 및 폴리프로필렌 산화물 등의 블록 폴리머들을 포함한다. 억제제들은 선형 체인 구조들 또는 가지 구조들을 가질 수 있다. 다양한 분자량을 갖는 억제제 분자들이 상업적 억제제 용액으로 공존하는 것이 일반적이다. 부분적으로, 억제제들의 큰 사이즈 때문에, 이러한 화합물의 리세스된 피쳐로의 확산은 상대적으로 느리다.
촉진제들
동작에 관한 임의의 이론 또는 메커니즘에 한정되길 바라는 것은 아니나, 억제제들은 (단독으로 또는 다른 욕 첨가제들과 조합되어), 억제제들의 존재와 관련된 분극 효과를 국부적으로 감소시키고, 이에 따라 국부적인 전착율을 증가시키는 경향이 있다. 감소된 분극 효과는 흡수된 촉진제가 가장 집중되는 영역에서 가장 두드러진다 (예를 들어, 흡수된 촉진제의 국부적인 표면 농도에 따라 분극이 감소된다). 이들로서 제한되는 것은 아니나, 예시적인 촉진제들은, 디메르캡토프로판 황산 (dimercaptopropane sulfonic acid), 디메트캡토에탄 황산 (dimercaptoethane sulfonic acid), 메르캡토프로판 황산 (mercaptopropane sulfonic acid), 메르캡토에탄 황산 (mercaptoethane sulfonic acid), 비스-(3-설퍼프로필) 디설파이드 (bis-(3-sulfopropyl) disulfide; SPS), 및 그들의 유도체들 (derivative) 을 포함한다. 촉진제들이 강하게 기판 표면에 흡수되게 되고, 도금 반응의 결과로서 일반적으로 측방향-표면 비-동적이 된다 할지라도, 촉진제는 일반적으로 필름 내로 혼입되지 않는다. 따라서, 촉진제는 금속이 증착될 때에, 표면상에 남아 있다. 리세스가 충진될 때에, 국부적인 촉진제 농도는 리세스 내의 표면 상에서 증가된다. 촉진제는 더 작은 분자가 되는 경향이 있으며, 억제제들과 비교하여 리세스된 피쳐들로 더 빠른 확산을 나타낸다.
평탄화제
동작에 관한 임의의 이론 또는 메커니즘에 한정되길 바라는 것은 아니나, 평탄화제들이 (단독으로 또는 다른 욕 첨가제들과 조합되어), 특히 피쳐의 측벽에서 및 필드 영역에서 촉진제와 연관된 탈분극 효과를 대응하도록 억제하는 제제로 작용한다. 평탄화제는 기판의 분극/표면 저항을 국부적으로 증가시킬 수도 있으며, 따라서 평탄화제가 존재하는 영역에서 국부적 전착 반응을 나타낸다. 평탄화제의 국부적 농도는 질량 전달에 의해 일정 정도로 결정된다. 따라서, 평탄화제는 표면으로부터 멀어지게 돌출되는 기하학적 구조를 갖는 기판 구조 상에서 주로 작용한다. 이 작용은 전착된 층의 표면을 "매끈하게 한다" (smooth). 평탄화제는 반응하거나 제한된 분산 속도로 또는 제한된 분산 속도에 가까운 속도로 기판에서 소모된다고 믿어지며, 따라서 평탄화제의 계속적인 공급은 종종 시간이 흐르면서 균일한 도금 조건을 유지하는데 유익하다.
평탄화제 화합물은 일반적으로 전기화학적 기능과 영향에 기초하여 평탄화제로 분류되며, 특정한 화학적 구조나 제형을 요구하지 않는다. 그러나, 평탄화제들은 종종 하나 이상의 질소, 아민, 이미드 또는 이미다졸 중 하나 이상을 함유하고, 또한 황 기능기를 함유할 수도 있다. 특정 평탄화제들은 하나 이상의 5 링 (five member ring) 및 6 링 (six member ring) 및/또는 복합 유기 화합물 유도체 (derivative) 를 포함한다. 질소기는 링 구조의 일부를 형성할 수도 있다. 아민-함유 평탄화제에서, 아민들은 일차, 이차 삼차 알킬 아민일 수도 있다. 뿐만 아니라, 아민은 아릴 아민 또는 헤테로씨클릭 아민일 수도 있다. 예시적인 아민은 제한되지는 않으나, 디알킬아민, 트리알킬아민, 아릴알킬아민, 트리아졸, 이미다졸, 트리아졸, 테트라졸, 벤지미다졸, 벤조트리아졸, 피페리딘, 모르폴린, 피페라진, 피리딘, 옥사졸, 벤족사졸, 피리미딘, 큐오놀린 (quonoline) 및 아이소퀴놀린 (isoquinoline) 을 포함한다. 이미다졸과 피리딘은 특히 유용할 수도 있다. 평탄화제 화합물은 또한 에톡시드기를 포함할 수도 있다. 예를 들어, 평탄화제는 체인에 기능적으로 삽입되는 아민의 조각 (예를 들어, 야누스 그린 B) 과 함께 폴리에틸렌 글리콜 또는 폴리에틸렌 옥사이드에서 발견되는 주쇄 (backbone) 와 유사한 일반적인 주쇄를 포함할 수도 있다. 예시적인 에폭시드는 제한되지 않으나 에피클로로하이드린과 에피브로모하이드린과 같은 에피할로하이드린 및 폴리에폭시드 화합물을 포함한다. 에테르-함유 결합에 의해 서로 결합된 두 개 이상의 에폭시드 모이어티 (moiety) 를 갖는 폴리에폭시드 화합물은 특히 유용할 수도 있다. 일부 평탄화제 화합물은 고분자이나, 다른 화합물들은 그렇지 않다. 예시적인 고분자 평탄화제 화합물은 제한되지 않으나 폴리에틸렌이민, 폴리아미도아민 및 다양한 산소 에폭시드 또는 설파이드를 갖는 아민의 반응물을 포함한다. 비-고분자 평탄화제의 일 예시는 6-메르캅토기-헥사놀이다. 다른 예시적인 평탄화제는 폴리비닐피롤리돈 (PVP; polyvinylpyrolidone) 이다.
바텀 -업 충진
바텀-업 (bottom-up) 충진 메커니즘에서, 도금 표면 상의 리세스된 피처는 피처의 하부로부터 상부로, 피처의 측벽에서 중심 안쪽으로 금속으로 도금되는 경향이 있다. 균일한 충진을 달성하고 피처로 보이드를 통합하는 것을 방지하기 위해 필드 영역에서 그리고 피처 내에서 증착 속도를 제어하는 것이 중요하다. 전술된 3 가지 타입의 첨가제들은 바텀-업 충진을 달성하는데 있어 유용하며, 각각은 선택적으로 기판 표면에서 분극 (polarization) 을 증가시키거나 감소시키도록 작용한다.
기판이 전해액에 침지된 후, 억제제는 특히 필드 영역과 같은 노출된 영역에서 기판의 표면에 흡착한다. 초기의 도금 단계에서, 리세스된 피처의 상부와 하부 사이의 억제제 농도에 실질적 차이가 있다. 이 차이는 억제제 분자의 상대적으로 큰 크기와 대응하게 느린 이동 특성에 의해 존재한다. 이 동일한 초기 도금 시간 동안, 촉진제가 피처의 측벽들과 하부를 포함하는 도금 표면의 전부에서 낮고, 실질적으로 균일한 농도로 축적된다고 믿어진다. 촉진제가 억제제보다 빠르게 피처로 확산되므로, (특히 피처 하부에서의) 피처 내의 촉진제:억제제의 초기 비율은 상대적으로 높다. 피처 내의 상대적으로 높은 초기 촉진제:억제제 비는 피처의 하부에서 위로 그리고 측벽에서 내측으로의 빠른 도금을 촉진시킨다. 한편, 필드 영역에서의 초기 도금 속도는 낮은 촉진제:억제제 비율에 의해 상대적으로 낮다. 따라서, 초기 도금 단계에서, 도금은 피처 내에서 상대적으로 빠르게 그리고 필드 영역에서는 상대적으로 느리게 발생한다.
도금이 계속되면서, 피처는 금속으로 충진되고, 피처 내의 표면 영역은 감소된다. 감소하는 표면 영역과 표면 상에 실질적으로 잔존하는 촉진제 때문에, 피처 내에서 촉진제의 국부적인 표면 농도는 도금이 계속되면서 증가한다. 피처 내의 이 증가된 촉진제 농도는 바텀-업 충진에 유리한 차등 도금 속도를 유지하는데 도움이 된다.
도금의 후반 단계에서, 특히 과부하 증착 중, 촉진제는 특정 영역 (예를 들어 충진된 피처들 상에) 에 원치 않게 쌓일 수도 있으며, 이는 국부적인 원하는 것보다 빠른 (faster-than-desired) 도금을 야기한다. 평탄화제는 이러한 효과를 상쇄하는데 사용될 수도 있다. 평탄화제의 표면 농도는 대류가 가장 높은 표면의 노출된 영역에서 가장 높게 (즉, 리세스된 피처 내에서는 아닌) 된다. 평탄화제는 대체하지 않으면 증착에서 다른 위치에서보다 더 빠른 속도로 도금할 촉진제를 대체하며, 국부적인 분극을 증가시키고, 표면의 영역에서 국부적인 도금 속도를 감소시킨다고 믿어진다. 다르게 표현하면, 평탄화제는 특히 돌출하는 구조에서 표면의 노출된 영역에서 촉진 화합물의 영향을 적어도 일부 감소시키거나 제거하는 경향이 있다. 평탄화제 없이, 피처는 과충진하거나 돌출부를 생산하는 경향이 있을 수도 있다. 따라서, 바텀-업 충진 도금의 후반 단계에서, 평탄화제는 상대적으로 평탄한 증착을 생산하는데 유용하다.
억제제, 촉진제 및 평탄화제의 용도는 조합하여 피처로 하여금 상대적으로 평탄하게 증착된 표면을 생성하는 동안 바텀-업과 측벽-내측으로부터 보이드 없이 충진하도록 할 수 있다. 첨가제 화합물의 정확한 식별/조성은 통상적으로 첨가제 공급자에 의해 영업비밀로 유지되므로, 이러한 화합물의 정확한 본질에 대한 정보는 공개적으로 이용가능하지 않다.
도금 기술 및 처리 고려사항
다마신 상호접속부를 충진하기 위한 통상적 전기도금 욕은 구리 양이온의 상대적 높은 농도 (예를 들어, 40g/L). 높은 구리 농도는 도금 도중 사용될 수도 있는 더 높은 제한 전류를 야기하므로, 높은 구리 농도는 유익한 것으로 이해된다. 높은 전류는 전기도금의 속도를 증가시켜 처리 시간을 단축시키므로 유익한 것으로 보여진다. 나아가, 구리의 농도가 너무 낮으면, 전해질이 구리 소모를 겪을 수도 있어 주요한 충진 결함을 야기한다. 도금 표면으로 구리의 질량 전달이 주어진 전류에서 너무 낮은 경우 (예를 들어, 전해질이 불충분하게 난류인 경우 또는 구리의 농도가 너무 낮은 경우), 감소 반응을 지속시키기 위한 도금 표면에서의 구리가 불충분하다. 대신, 기생 반응이 기판으로 전달된 전류를 지속하기 위해 발생한다. 예를 들어, 전해질 자체는 분해되기 시작할 수도 있으며, 도금 인터페이스에서 가스를 생성할 수도 있어 기판 상에서 크게 비-균일한 도금 및 결정성의 성장을 야기한다.
이러한 높은 구리 전해질로의 도금을 하는 경우, 작은 피쳐들은 상당히 빨리 충진되는 경향이 있다 (예를 들어, 1 내지 2 초 내). 작은 피쳐들을 충진하기 위한 기간이 짧으므로, 결과적인 충진은 종종 결함을 포함하거나 그렇지 않으면 비-균일하다. 예를 들어, 구리 시드층을 증착하는데 사용되는 물리 기상 증착 (PVD; physical vapor deposition) 처리의 본질 때문에, 시드 두께는, 특히 피쳐의 측벽을 따르는 영역에서 비균일하게 분포된다. 일부의 영역에서, 시드층은 시드층이 비연속적으로 되도록 충분히 얇을 수도 있으며, 이는 다음의 빠른 증착 동안 측벽 보이드의 형성을 이끌수도 있다.
설명된 바와 같이 침지 시간은 빈번하게 높은 구리 전해질에서 총 피쳐 충진 시간의 주요한 일부이다. 따라서, 웨이퍼의 전단 (leading) 에지가 전해질에 접촉하는 경우, 그리고 웨이퍼의 말단 (tailing) 에지가 전해질에 접촉하는 경우, 비-균일성은 시간 차이의 결과로서 도입될 수도 있다. 웨이퍼는 버블 생성을 최소화하도록 수평에서 벗어나는 각도로 빈번하게 침지된다. 웨이퍼가 완전히 침지되는 정도의 시간에 의해 도입되는 비-균일성을 감소시키기 위해, 특히 침지 동안 리세스된 피쳐들에서 도금 속도가 감소되는 것이 바람직하다. 낮은 구리 전해질의 사용은 시드층의 분극을 증가시키고, 강한 전기적 바이어스를 요구하지 않고도 용해로부터 시드층을 보호한다. 결과적으로, 낮은 구리 전해질은 빠른 전기 도금 없이 시드층의 보호를 허용한다. 비-균일성은 감소된다.
또한, 짧은 기간은, 전술된 관련한 위치에서 기판 표면 상에 유기 첨가제가 도달하고 흡착하기 위한 시간을 요구하는, 침지 동안 바텀-업 충진 메커니즘과 비호환적이므로, 구리 전해질과 함께 요구되는 작은 피쳐 충진 기간은 저조한 충진 성능을 야기할 수도 있다. 특정 실시예로서, 촉진제 화합물(들)이 실질적 증착이 시작되기 전에 피쳐의 하면 상에 도달하고 흡착되기 위한 시간을 가지지 못하는 경우, 바텀-업 충진 메커니즘에는 장애가 생길 것이고, 피쳐 충진은 저조하게 될 것이다. 이러한 우려를 해결하는 하나의 방법은 전해질에서 높은 농도의 촉진제를 사용하는 것이다. 그러나, 높은 촉진제 농도는 특정한 구성에서 바람직하지 않을 수도 있으며, 비용을 낮추기 위해 낮은 농도의 첨가제들을 사용하는 것이 일반적으로 유리하다. 본 명세서에서의 실시예들은 바텀-업 충진 기간 문제를 낮은 구리 이온 농도와 지속적으로 낮은 전력 밀도에서 도금하여 해결하며, 특히 작은 피쳐들에 대한 더 느린 충진 기간을 달성한다. 더 긴 충진 기간은 분산, 그렇지 않으면 유기 첨가제의 적합한 위치로 이동하고, 기판 표면 상에 흡착되고, 실질적 증착이 발생하기 전에 침지 동안 바텀-업 충진을 촉진하는데 충분한 시간을 유기 첨가제에 허용한다. 특정한 구현예에서, 촉진제의 농도는 리터당 약 20 밀리그램 미만이거나 리터당 10 밀리그램 미만이다.
도금이 발생하는 기간을 증가시키기 위해, 더 낮은 전류 밀도가 도금 동안 요구된다. 더 낮은 전류 밀도는 또한 더 높은 바텀-업 충진 효율을 나타낼 수도 있다. 도 1은 통과된 전하의 고정량에 대한 1 내지 4 Amp 사이의 지속적 전류로 도금된 400Å의 100nm 트렌치의 부분적 충진을 나타낸다. 증가된 바텀-업 충진 효율 때문에, 더 낮은 전류로 도금된 트렌치가 보다 충진된다. 그러나, 더 낮은 전류 밀도는 구리 시드층의 더 빠른 용해를 야기하며, 측면 보이드로 이끈다. 통상의 전해질에서의 보이드 없는 충진에 요구되는 최소 전류 밀도는 우수한 처리 제어를 허용할 정도로 아직 너무 높다 (즉, 도금이 재생산가능하고, 결함 없는 충진을 달성하기에 너무 빠르게 일어난다).
통상적인 전기도금 욕들과 방법들은, 기판이 먼저 전해질에 침지되는 경우 구리 시드층이 특정 정도로 용해/부식되도록 야기한다. 이 용해는 보이드 또는 증착에서 다른 결함/비-균일성을 발생시킬 수도 있다. 얇은 층들이 더 두꺼운 층들보다 더 쉽게 용해되므로, 시드 용해 문제는 얇은 층들에 대해 특히 더 문제가 있다. 더 높은 성능의 집적 회로를 달성하기 위해, 집적 회로의 다수의 피쳐들은 더 작은 피쳐 사이즈와 더 높은 컴포넌트의 밀도로 제작되고 있다. 산업이 더 작은 피쳐들을 향해 움직이므로, 시드층은 더 얇고, 피쳐의 하단이 적합하게 충진되기 전에 피쳐의 상단이 "핀치오프" (pinching off) 되는 것을 회피하도록 더 얇게 되어야만 한다. 일부의 다마신 처리에서, 예를 들어, 2X-nm 노드 피쳐 상의 구리 시드층은 50Å 만큼 얇거나 이보다 더 얇을 수도 있다. 보이드나 결함이 실질적으로 없는 금속 시드층과 금속 상호접속부 생산에서 더 작은 피쳐 사이즈에 대한 기술적인 과제가 발생한다.
구리 시드층을 보호하기 위한 하나의 기술은 기판-전해질 인터페이스의 과전위를 증가시키는 것이다. 과전위는 다양한 방법으로 증가될 수도 있다.
예를 들어, 더 강한 억제제 또는 더 높은 농도의 억제제를 사용하는 것은 더 높은 과전위를 발생시킬 것이다. 유감스럽게도, 억제제는 구름점으로 지칭되는 임계 온도를 넘으면 가시적인 응집을 형성하는 경향이 있다. 이러한 응집은 기판의 표면에 부착될 수 있으므로, 주요한 증착 결함을 야기한다. 구름점이 응집이 가시적이 되는 온도이나, 응집은 구름점보다 더 낮은 온도에서 형성을 시작하는 것으로 여겨진다. 따라서, 증착 처리는 특정 전해질의 구름점 훨씬 아래 (예를 들어 20℃ 또는 보다 아래) 인 온도로 실행되어야 한다. 더 강한 억제제는 매우 낮은 구름점 (예를 들어, 기존의 "중간 강도" 상업적 억제제와 비교하여 20㎷ 더 높은 과전위를 갖는 전매 억제제에 대해 27℃) 를 갖는 경향이 있다. 또한, 높은 농도의 억제제는 더 낮은 구름점은 더 낮은 구름점을 야기한다 (즉, 억제제가 용액에 더 많을수록 더 낮은 온도에서 응집을 형성하는 것이 용이하다). 따라서, 강한 억제제 또는 높은 농도의 약한 내지 중간의 억제제를 갖는 전해질은 우수한 충진 성능을 나타낼 수도 있으며, 이들은 전해질의 구름 레벨을 받아들일 수 없게 낮은 온도로 낮추기 때문에 작은 10-20nm 피쳐에 대한 통상적인 전기도금 방법에서 일반적으로 사용될 수 없다.
억제제는 "약한" 또는 "강한"으로 지칭될 수도 있으며, 이러한 용어는 상대적이고 시간에 따라 변화할 수도 있다는 것이 이해되어야 한다. 산업이 발전하면서, 더 강한 억제제가 생성되고, "강한" 것으로 보였던 억제제들은 이제 "중간의" 또는 심지어 "약한" 것으로 고려될 수도 있다. 현재, Enthone으로부터 이용가능한 Excel 억제제는 강한 억제제로 고려될 수도 있으나, Enthone으로부터 또한 이용가능한 Extreme Plus 억제제는 중간의 억제제로 고려될 수도 있다.
도 3은 세 개의 전해질의 과전위를 도시하고, 과전위가 낮은 농도 구리 및 낮은 농도 산을 갖는 전해질을 사용함으로써 증가될 수도 있다는 것을 도시한다. 하부 패널에서 유기 첨가제 (6mL/L Excel 촉진제 및 4ml/L Excel 억제제) 가 존재하는 동안, 상부 패널에서 전해질은 유기 첨가제를 포함하지 않는다. 과전위는 구리 코팅된 백금 회전 디스크 전극 (RDE; rotating disk electrode) 와 Hg/HgSO4 기준 전극 사이에서 정전류 분극 (galvanostatic polarization) 에 의해 측정된다. 0.66μm 구리의 얇은 층은 유기 첨가물 없는 전해질에서 백금 전극 상에 도금된다. 전극은 다음으로 카운터 전극으로서 구리 시트로 테스트되도록 욕에서 침지된다. 구리 코팅된 백금 RDE와 기준 전극 사이의 전압은, 전극이 10㎃/㎠의 전류 밀도에서 100 RPM으로 회전되는 동안, 모니터링된다. 과전위는, 전류가 통과하지 않는 경우 구리 코팅된 백금 RDE와 Hg/HgSO4 기준 전극 사이의 전압인 개방-회로 전압에 상대적으로 표현된다.
세 개의 테스트된 전해질은 모두 구리 설페이트 용액이다. 제1 용액은 40g/L Cu2 +, 10g/L 산, 및 50ppm Cl-의 기준 용액이다. 제2 용액은 10g/L Cu2 +, 10g/L 산 및 50 ppm Cl-의 낮은 구리/높은 산 용액이다. 제3 용액은 10g/L Cu2 +, 5g/L 산 및 50 ppm Cl-의 낮은 구리/낮은 산 용액이다. 본 명세서에서 사용된 바와 같이 "낮은" 및 "높은" 농도는 서로에 상대적으로 비교된다. 다시 말하면, 10g/L 산이 "높은 산" 용액으로 지칭되더라도, 10g/L이 절대적인 용어로 높은 산 용액이 아닐 수도 있으며, 5g/L 산 용액에 비교하여 높다는 것이 이해되어야한다.
존재하는 유기 첨가물이 없는 곳 (도 3, 상부 패널) 에서, 낮은 구리/높은 산 용액의 사용은 과전위를 약 30㎷ 증가시켰으며, 낮은 구리/낮은 산 용액의 사용은 과전위를 또 약 20㎷ 증가시켰다. 유기 첨가제가 존재하는 경우 (도 3, 하부 패널), 낮은 구리/높은 산 용액의 사용은 약 50㎷로 과전위를 증가시키고, 낮은 구리/낮은 산 용액의 사용은 약 50㎷로 과전위를 더 증가시킨다. 따라서, 낮은 구리, 낮은 산 전해질의 사용은, 첨가제가 존재하는 경우, 통상적인 전기도금 용액과 비교하여 과전위를 약 100㎷ 증가시킬 수도 있다. 과전위의 이 증가는 더 강한 억제제 조성을 사용하는 것과 주어진 전해질에서의 억제제 농도를 변화시키는 것에 의해 통상적으로 달성될 수 있는 증가 (예를 들어, 약 10 내지 20㎷의 일반적 증가) 보다 더 높다. 유리하게, 낮은 구리 전해질은 강한 할로겐화물 이온 (예를 들어, 브롬화 이온) 또는 높은 농도의 더 약한 할로겐화물 이온이 사용되는 경우, 일반적으로 발생하는 막 불순물을 증가시키지 않는다.
낮은 구리 농도 전해질이 주어진 전류 밀도에서 더 높은 과전위 (더 강한 분극) 를 나타내므로, 구리 시드 용해는 또한 주어진 전류 밀도에서 더 느리게 된다. 더 낮은 시드 용해 속도에 의해, 더 낮은 전류 밀도는 측별 보이드를 발생시키지 않고 사용될 수도 있다. 더 낮은 전류 밀도는 도금을 더 천천히 발생시키며, 더 재현가능한 처리에서 더 적은 결함을 갖는 더 우수한 충진을 발생시킨다.
낮은 구리, 더 높은 과전위 전해질은 본 명세서에서 보다 구체적으로 설명될 몇몇의 주요한 도금 이점들을 나타낸다. 먼저, 더 높은 과전위는 주어진 전류 밀도에서 더 우수한 시드 보호를 제공하다. 더 나은 시드 보호는, 충진 결함을 야기하는 도금 중에 용해될 수도 있는 얇은 (예를 들어 약 100Å 보다 더 얇은) 시드를 갖는 작은 피쳐들 (예를 들어 10-20nm 노드들) 에 대해 특히 유용하다.
다음으로, 더 높은 과전위는 구리 시드 상에서 더 높은 핵형성 밀도를 촉진한다. 높은 핵형성 밀도는 얇은 시드들에 특히 유용하며, 한계의 (marginal) / 비연속적인 시드 범위를 가질 수도 있는 얇은 시드들에 특히 유용하다. 위에서 언급한 바와 같이, 얇은 시드는 시드층을 증착하는데 사용된 PVD 처리의 본질에 기인한 기판 표면 상의 비연속적인 범위를 가질 수도 있다. 시드 범위에서의 비연속은 피쳐의 측벽 상에서 발생하는 경향이 있다. 그러나, 향상된 시드 보호와 높은 핵형성 밀도의 조합은, 측벽 보이드의 형성 없이 또는 통상적인 방법에서 발생하는 것보다 적어도 더 적고/더 작은 보이드를 갖는 얇은 시드의 작은 피쳐들에서 도금이 발생하는 것을 가능하게 한다. 또한, 낮은 구리 농도에서의 높은 과전위는, 통상의 전해질에서의 도금의 경우 일반적으로 사용되는 더 낮은 전류 밀도로 높은 핵형성 밀도를 촉진시킨다. 높은 핵형성 밀도는 구리의 아일랜드를 갖는 비연속적인 구리 막 대신 연속적인 구리 막의 형성을 촉진시킨다.
낮은 구리 전해질을 사용하는 또 다른 이점으로는 밀집한 피쳐의 패턴에 걸쳐 균일한 충진을 촉진할 수 있다는 것이다. 다수의 피쳐들이 웨이퍼 상에서 서로 근방에 위치되는 경우, 통상의 전해질은 종종 피쳐들 사이의 비-균일한 충진을 야기한다. 전해질이 기판의 표면 위로 흐르는 동안, 전해질에 존재하는 유기 첨가제는 피쳐 내 그리고 필드 영역 모두에서 기판 상에 흡착한다. 따라서, 전해질 흐름 경로에서 상대적으로 다운스트림인 피쳐들이 더 낮은 농도의 첨가제들을 겪을 수도 있는 동안, 상대적으로 업스트림인 피쳐들은 더 높은 농도의 첨가제들을 겪을 수도 있다.
억제제의 활동은, 본 명세서에서 포화점 또는 억제제 포화점으로 지칭되는 특정한 임계 억제제 농도에서 최고조에 달한다. 포화점 위의 농도에서, 추가적인 억제제는 고정된 전류 밀도에서의 과전위에 아주 적은 영향을 미치거나 영향을 미치지 않는다. 기판 표면 상의 모든 위치에서 초기 단계의 도금 동안 억제제 포화점 위의 또는 근방에 전해질이 있는 것이 바람직하다. 따라서, 흐름 방향 (업스트림 대 다운스트림) 및/또는 패턴 농도에 의해 야기되는 억제제 농도 차이는 과전위 또는 구리 증착 속도 상에서 적은 영향을 주거나 영향을 주지 않는다. 기판 상의 일 위치 (예를 들어, 업스트림 위치) 가 포화점 위의 억제제 농도를 겪고, 기판 상의 다른 위치 (예를 들어, 다운스트림 위치) 는 포화점 아래의 억제제 농도를 겪으면 (더 낮은 억제제 농도는 기판 표면 상에서 보다 빠르게 업스트림 위치 상에서 억제제가 흡착하는 것의 결과이다), 첨가제 농도/흡착 속도에서의 차이는 업스트림 피쳐와 다운스트림 피쳐 사이의 비-균일한 충진을 발생시킬 수도 있다. 이 동일한 현상은 또한 밀집한 피쳐 대. 보다 고립된 피쳐의 영역에 위치된 피쳐들 사이의 충진 차이를 발생시킨다. 억제제 포화점은 전해질에서의 구리 이온 농도의 증가와 함께 증가한다. 따라서, 더 낮은 구리 이온 농도의 용액에서, 억제제 포화점은 더 낮으며, 이는, 억제제 농도가 초기 단계의 도금 중 모든 위치에서 포화점 위로 유지되도록 더 용이하게 한다.
도 4는 세 개의 상이한 구리 농도 (20, 30 및 40g/L 구리 이온) 로 도금된 경우, 웨이퍼 상의 세 개의 위치 (업스트림 에지 (LL, 402), 중앙 (C, 404) 및 다운스트림 에지 (UR, 406)) 에서의 20nm 기술 노드 (즉, 2X-nm 피쳐) 의 충진 부분을 도시한다. 전해질의 다른 컴포넌트와 첨가제 농도는 세 개의 전해질에 대해 동일하였다. 충진 부분은 증착 동안 구리로 충진되었던 피쳐의 부분을 나타낸다. 충진 부분은 충진 속도와 연관될 수도 있다. 40g/L 구리 이온을 갖는 전해질에서 도금된 피쳐들은 충진 부분에서 가장 넓은 변화를 도시한다. 충진 부분의 균일성은 30g/L 구리 이온을 갖는 전해질에서 도금된 피쳐들에 대해 약간 상승하며, 균일성은 20g/L에서 가장 낮은 구리 이온 농도를 갖는 전해질에서 도금된 피쳐들에 대해 가장 우수하다. 낮은 구리 조건에서, 업스트림 에지에서의 충진 부분은, 다운스트림 에지에서 보여진 충진 부분의 85%였으며, 이는 업스트림 에지에서의 충진 부분이 다운스트림 에지에서 보여진 충진 부분의 약 50%뿐이었던 40g/L 구리 이온 조건에서보다 크게 더 균일한 것이다. 피쳐의 세트 각각에 대해, 업스트림 에지 (402) 와 비교하여 다운스트림 에지 (406) 에서의 더 높은 충진 부분을 향한 일반적인 경향이 있다. 이는 흡착된 첨가제의 상이한 표면 농도의 결과일 수도 있다.
뿐만 아니라, 낮은 구리 전해질은 전해질에서 억제제의 구름점을 증가시키므로, 유익하다. 전술한 바와 같이, 억제제는 특정 온도 위에서 응집을 형성한다. 구름점보다 더 낮은 온도에서 이러한 응집이 형성되기 시작된다고 여겨지지만, 응집이 가시적이 되는 온도는 구름점으로 지칭된다. 응집은 심각한 도금 결함을 발생시키며, 따라서, 도금은 전해질의 구름점 아래 (예를 들어, 20℃ 이하) 보다 더 아래의 온도에서 발생해야한다. 낮은 구리 전해질의 사용으로부터 야기되는 구름점의 증가는 상당하다. 예를 들어, 구리 농도가 구리 설페이트 도금 욕들에서 40에서 5g/L로 감소되는 경우, 2% (vol/vol) 억제제 용액의 구름점은 약 25℃로 증가될 수도 있다. 따라서, 응집 결함은 낮은 구리 전해질의 사용을 통해 크게 감소되거나 제거될 수 있다. 또한, 증가된 구름점은, 낮은 구름점에 기인하여 더 높은 구리 전해질에서 사용될 수 없었던 강한 억제제들 (또는 더 높은 억제제 농도) 을 사용하는 것을 가능하게 한다. 뿐만 아니라, 억제제/전해질의 구름점을 증가시킴으로써, 처리 온도의 더 넓은 범위가 도금 동안 사용될 수도 있다. 특히 도금은, 그렇지 않으면 통상의 도금 용액에서 허용가능하였던 것보다 더 높은 온도에서 발생할 수도 있다.
표 1은 2개의 전해질에서 2% (vol/vol) 상업적 억제제 (Enthone으로부터의 Extreme Plus) 의 용액의 구름점을 나열한 것이다. 통상의 높은 구리, 높은 산 전해질의 구름점은 35℃이다. 낮은 구리, 낮은 산 전해질의 구름점은 25℃에서 더 높은 60℃이다. 모든 억제제가 낮은 구리 이온 농도를 갖는 전해질에서 유사하게 증가된 구름점을 나타낼 것으로 여겨진다.
전해질 조성 구름점 (℃)
40g/L Cu2 +, 10g/L 산, 50ppm Cl- 35
5g/L Cu2 +, 5g/L 산, 50ppm Cl- 60
낮은 구리, 낮은 산 전해질을 사용하는 추가적인 이점은 말단기 효과로부터의 영향이 감소된다는 점이다. 도금이 시작되는 경우, (웨이퍼가 전력 공급기에 연결된) 웨이퍼의 에지와 그 중심 사이에서 주요한 전위 드롭이 있다. 전위의 차이는 초기의 도금 단계 동안 에지에서 더 빠른 도금을 야기하고, 기판의 중앙에서 더 천천한 도금을 야기한다. 발생하는 막은 일반적으로 에지에서-두껍고 중앙에서-얇으며, 이는 웨이퍼 상의 상이한 영역들 사이에서 주요한 도금 비-균일성이 있을 수도 있다는 의미이다. 그러나, 말단기 효과의 영향은, 전해질의 낮은 구리, 낮은 산 전해질이 더 높은 임피던스/더 낮은 전도성에 기인하여 사용되는 경우, 감소된다. (더 낮은 산 농도에 적어도 기인한) 더 낮은 전해질 전도성 때문에, 저항성 시드에 기인한 웨이퍼 에지와 중앙 사이의 전압 드롭은 덜 중요해진다. 말단기 효과는 전기 도금 시스템을 설계하는데 있어 중요한 고려사항이며, 산업이 300에서 450㎜ 웨이퍼로 전환되므로 더욱 중요해질 것이다. 또한, 말단기 효과는, 더 얇은 시드층이 더 작은 피쳐들을 수용하는데 사용되므로 더욱 중요하며, 이는 더 얇은 시드층이 더 높은 면 저항을 나타내기 때문이다.
낮은 구리 전해질을 갖는 전기도금 방법
본 명세서에서 사용된 전해질은 구리 이온, 산, 물, 할로겐화물 이온 및 억제제, 촉진제 및 평탄화제와 같은 유기 첨가제를 함유할 수도 있다. 전해질의 조성은 이하에서 더 구체적으로 설명된다. 증착 동안의 전해질의 온도는 합리적인 증착 속도와 온도 제어를 달성하기 위해 약 25-40℃, 예를 들어 30℃ 일 수도 있다.
일부 실시예들에서, 웨이퍼가 전해질로 들어가기 전에, 정전위가 웨이퍼가 먼저 전해질에 들어가는 경우 시드 용해 또는 부식을 방지하도록 웨이퍼에 인가된다. 정전위 도입 (entry) 은 본 명세서에서 참조로서 편입되고 2003년 4월 22일 발행된 미국 특허 번호 제6,551,483호에서 더 설명된다. 다른 실시예에서, 전위는 초기의 침지 기간 동안 동적이다. 특히 얇은 구리 시드층이 사용되는 경우 일반적으로 더 우수한 시드 보호를 제공하기 위해 도입 동안 높은 전위가 바람직하다. 도입 상태 동안, 구리 도금은 컨포멀 (conforal) 하다 (즉, 구리 도금 속도는 피쳐의 필드, 측벽, 및 하부와 같은 모든 위치에서 동일하다). 통상적인 방법에서, 도입 전위가 너무 높거나 또는 전위가 너무 오랫동안 인가되는 경우, 피쳐 내부의 여분의 컨포멀 도금은 심 (seam) 보이드로 이어진다. 그러나, 더 낮은 전류 밀도가 사용될 수도 있으므로, 낮은 구리 전해질은 기판의 피쳐들 내부에서 여분의 컨포멀 도금을 야기하지 않고 높은 전위 도입을 허용한다. 주어진 질량 전송률에서 특정한 전해질에서의 도금을 지지하는데 요구되는 최소의 전류 밀도는 벌크 용액의 구리 농도에 비례한다. 낮은 구리 전해질에서 낮은 전류 밀도로 도금하는 것 다음의 높은 정전위 도입 전압은 더 우수한 시드 보호, 충진 효율 및 균일성 및 처리 일관성을 제공한다.
정전위 (potentiostatic) 웨이퍼 도입은, 종래의 전해질들과 함께 사용되는 경우, 웨이퍼에 걸쳐 비-균일한 필름 거칠기로 이어질 수도 있다. 웨이퍼가 고정된 전위에서 도금 용액에 도입하는 경우, 웨이퍼의 리딩 에지 (leading edge) 는 종종 웨이퍼의 나머지와 비교하여 높은 초기 전류 밀도를 경험한다. 게다가, 리딩 에지는 먼저 "웨팅되고 (wetted) ", 웨이퍼의 나머지 이전에 유기 첨가제들을 흡수하는 것을 의미한다. 전류 밀도 및/또는 첨가제 흡수 시간에서의 이러한 차이는 웨이퍼에 걸쳐 비-균일한 필름 거칠기를 야기할 수도 있다. 필름 거칠기는 헤이즈 신호들 (haze signals) (SP2와 같은 KLA-Tencor 계측학 툴 상에서 수집되는 헤이즈 신호들) 에 대한 상관관계 (correlation) 를 통해 분석될 수도 있고, 2007년 10월 23일자로 발행되고 본 명세서에 참조로서 편입되는 미국특허 제7,286,218호에 의해 추가적으로 설명된다.
도 5는 400Å 시드층 상에서의 전기도금된 필름층의 원자력 현미경 (AFM) 제곱 평균 (RMS) 거칠기와 헤이즈 신호들 사이의 상관 곡선을 도시한다. 도금된 필름 두께들은 5부터 120 nm까지의 범위이다. 도금 욕 들은 2개의 상이한 화학 물질 벤더들로부터의 상이한 첨가제 패키지들을 포함한다. 도금에 사용되는 전해질은 40 g/L의 구리 이온 농도를 가졌고, 구리 이온 농도는 AFM RMS 거칠기와 헤이즈 신호들 사이의 상관에 영향을 미치지 않는다는 것이 여겨진다. 이러한 분석에서 사용된 바와 같이, 더 높은 헤이즈 값들은 더 거친 필름들에 대응한다.
도 6은 PVD를 통해 증착된 400Å 구리 시드층들 상에 도금된 2개의 50Å 필름들의 헤이즈 맵들 및 히스토그램들을 도시한다. 도 5의 상측 패널들은 40 g/L Cu2+, 10 g/L 산, 50 ppm Cl-, 12 ml/L 촉진제, 4 ml/L 억제제 및 4 ml/L 평탄화제를 포함하는 종래의 높은 구리 전해질에서 도금된 필름에 대응한다. 도 5의 하측 패널들은 5 g/L Cu2 +, 10 g/L 산, 50 ppm Cl-, 3 ml/L 촉진제, 2 ml/L 억제제 및 1 ml/L 평탄화제를 포함하는 낮은 구리 전해질에서 도금된 필름에 대응한다. 본 명세서에서 사용되는 상이한 첨가제 농도들은 헤이즈 값들 또는 균일성에 대한 약간의 영향을 가질 수도 있다. 첨가제 농도들은 일반적으로 특정한 원하는 충진에 대해 최적화되고, 그러한 최적화된 첨가제 농도들은 상이한 전해질들에 대해 상이하다. 따라서, 본 명세서에서 도시된 비교는 구리 이온들 및 전해질 첨가제들 사이의 상호작용으로부터의 효과들을 포함할 수도 있다. 도입 속도는 150 RPM의 회전 속도에서 200 ㎜/s (z-방향에서, 웨이퍼의 표면에 수직한) 였다. 정전위 도입 전압은 0.5 V였고, 0.1 s의 트리거 지연 시간 후에 1A의 전류가 인가되었다. 현저하게, 낮은 구리 전해질에서 도금된 필름이 헤이즈 신호들의 더 타이트한 분포를 가지고, 헤이즈 신호들은 높은 구리 전해질에서 도금된 필름과 비교하여 더 낮은 값에서 최대치에 도달한다. 이는 낮은 구리 전해질이 더 평탄하고, 보다 균일한 필름을 야기했다는 것을 의미한다. 도 5에서의 상관 곡선에 기초하여, 낮은 구리 전해질들 및 높은 구리 전해질들에서 도금된 필름들의 필름 거칠기는 각각 약 2-3 nm 및 2-5 nm이다. 임의의 이론에 구속되는 것을 원하지 않지만, 필름 거칠기 균일성에서의 개선은 초기 웨이퍼 도입 동안의 소정의 전위에서의 낮은 전류 밀도 또는 증착 속도에 의해 야기될 수도 있다.
본 명세서에서의 다수의 실시예들에서, 초기 침지 기간 이후에, 피쳐들이 충진되는 것과 같이 기판이 상대적으로 낮은 일정한 전류 또는 전류 밀도에서 도금된다. 예를 들어, 기판은 이러한 충진 단계 동안 약 0.5-5 ㎃/㎠ 사이의 전류 밀도에서 도금될 수도 있다. 일부 경우들에서, 이러한 충진 단계 동안의 전류 밀도는 약 5 ㎃/㎠ 또는 그 미만, 또는 약 3 ㎃/㎠ 또는 그 미만이다. 특정 구현예들에서, 충진 단계 동안의 전류 밀도는, 예를 들어, 약 10 ㎃/㎠ 또는 그 미만보다 높다. 높은 물질 이동 속도 (mass transfer rate) 는, 피쳐들 내측의 구리 고갈을 피하기 위해 충진 단계 동안, 특히 상대적으로 높은 전류 밀도들에서 유익하다. 더 높은 물질 이동 속도는 전해질의 유속을 증가시키는 것뿐만 아니라 기판 표면으로의 대류를 증가시키는 전극의 회전 속도를 증가시킴에 의해 달성될 수도 있다. 물질 이동 속도는, 전착 (electrodepositon) 반응이 동역학적으로 (kinetically) 제어되고 질량 이동 제어되지 않도록, 일반적으로 충분히 높아야 한다. 특정 실시예들에서, 전류 또는 전류 밀도는 시간이 지남에 따라 동적일 수도 있다. 다수의 적합한 전기도금 프로세스들 및 시스템들은 본 명세서에서 설명된 실시예들을 구현하는데 사용될 수도 있다. 그러한 프로세스들 및 시스템들의 예시들은, 전체가 참조로서 본 명세서에 각각 편입되는 후속하는 미국특허들 및 미국특허출원들에 설명된다: 미국특허 제6,333,275호 및 제8,308,931호, 및 "전기도금 시스템의 별개의 애노드 챔버에 대한 압력 정규화를 갖는 전해질 루프"의 명칭으로 2010년 3월 19일자로 출원된 미국 특허 출원 제 61/315,679 호.
도금이 완료된 후, 기판은 전해질로부터 제거되고, 린싱되고 (rinsed), 건조되고, 추가적인 사용을 위해 프로세싱될 수도 있다.
도 7은 본 명세서에서 설명된 실시예들에 따른 구리 전기도금 방법 (700) 의 일 실시예를 도시한다. 도금 프로세스는 후속하는 기초 단계들로 분할될 수도 있다: 침지, 충진, 과잉 (overburden) 및 제거. 블록 (701) 에서 시작하는 침지 단계에서, 음의 (negative) 바이어스가 웨이퍼에 인가된다. 블록 (703) 에서, 바이어스된 웨이퍼는 각진 방향에서 낮은 구리 밀도 전해질로 침지된다. 웨이퍼는 시드 두께에 의존하여 약 1-2V 사이의 높은 일정한 전위에서 도금 욕에 도입한다. 더 높은 전위가, 시드가 더 얇은 경우 또는 시드의 면 저항이 더 높은 경우 인가될 수도 있다. 웨이퍼는, 웨이퍼 표면 상에 공기 거품들을 트래핑하는 것을 피하기 위해 도금 용액의 표면에 대해 일 각도 (예를 들어, 2-4도) 로 도금 욕에 도입한다. 도입 각도가 고정될 수도 있고, 또는 웨이퍼가 보다 완전하게 침지됨에 따라 동적일 수도 있다. 침지 동안의 웨이퍼의 수직 속도는 특정 구현들에서 약 5-300 ㎜/s 사이, 약 5-200 ㎜/sec 사이, 또는 약 100-300 ㎜/sec 사이일 수도 있다. 수직 속도는 웨이퍼에 걸쳐 균일한 초기 도금을 달성하기 위해 상대적으로 빨라야 하나, 너무 빨라서 스플래시 (splashing) 에 기인한 결함 이슈들을 야기하지 않아야 한다. (1) 정전위 도입 동안 높은 도입 전압에서 낮은 제한 전류가 있고, (2) 웨이퍼에 걸쳐 균일한 초기 도금 속도가 있도록, 전극의 회전 속도가 최적화될 수도 있다. 낮은 제한 전류가 있는 경우 낮은 회전 속도가 일반적으로 유익한 반면, 높은 회전 속도는 웨이퍼에 걸쳐 균일한 초기 도금을 촉진시키기 위해 일반적으로 유익하다. 따라서, 전극의 도입 회전 속도는, 예를 들어, 약 30-120 RPM 사이의 중간 레벨에서 설정되어야 한다. 초기 침지 단계 동안의 도금 용액의 유속은 상대적으로 낮을 수도 있다 (예를 들어, 약 3-6 LPM 사이). 웨이퍼가 도금 욕에 완전히 침지된 후, 웨이퍼는 0의 경사각으로 설정된다.
블록 (705) 에서의 도금의 충진 단계 동안, 기판 상의 피쳐들은 본 명세서 설명된 바와 같은 바텀-업 충진을 겪는다. 충진 단계 동안의 전류 밀도는 상대적으로 낮을 수도 있다 (예를 들어, 약 0.5-5 ㎃/㎠ 사이). 나아가, 충진 단계 동안의 물질 이동 속도는 피쳐들로의 평탄화제의 확산을 피하기 위해 상대적으로 낮을 수도 있다. 예를 들어, 전해질의 유속은 이 단계 동안 약 6 LPM일 수도 있다. 전극 회전 속도는 충진 단계 동안 상대적으로 낮을 수도 있다 (예를 들어, 약 12-30 RPM 사이).
피쳐들이 충진된 후, 블록 (707) 에서 과잉 단계가 발생한다. 과잉 단계 동안, 더 높은 전류 및/또는 전류 밀도가 인가되고 (예를 들어, 약 10-15 ㎃/㎠ 사이), 더 높은 물질 이동 속도가 사용된다 (예를 들어, 약 12-20 LPM 사이의 전해질 유속, 및 약 60-120 RPM 사이의 전극 회전 속도). 다음으로, 블록 (709) 에서 웨이퍼가 전해질로부터 제거될 수도 있다. 블록 (711) 에서 웨이퍼가 선택적으로 린싱되고, 건조되고, 추가적인 사용을 위해 프로세싱될 수도 있다. 다음으로, 블록 (713) 에서 웨이퍼가 과잉을 제거하기 위해 평탄화된다. 동작들 (711 및 713) 이 어느 하나의 순서로 발생할 수도 있다.
도 8은 세 개의 상이한 전해질 조성물들에서의 두 개의-컴포넌트 도금 용액들에서 도금된 48 nm 트렌치들 (즉, 피쳐들) 의 충진을 도시한다. "두 개의-컴포넌트 도금 용액"은 촉진제 및 억제제 둘 모두가 포함된 전해질을 의미한다. 도 8의 좌측 패널은 40 g/L Cu2 +, 10 g/L 산, 50 ppm Cl-, 6 ml/L 촉진제, 및 4 mL/L 억제제를 갖는 높은 구리/높은 산 전해질에서 충진된 트렌치들에 대응한다. 중간 패널은 5 g/L Cu2 +, 10 g/L 산, 50 ppm Cl-, 3 ml/L 촉진제, 및 2 mL/L 억제제를 갖는 낮은 구리/높은 산 전해질에서 충진된 트렌치들에 대응한다. 우측 패널은 5 g/L Cu2 +, 5 g/L 산, 50 ppm Cl-, 3 ml/L 촉진제, 및 2 mL/L 억제제를 갖는 낮은 구리/낮은 산 전해질에서 충진된 트렌치들에 대응한다. 트렌치들의 각각의 세트는 Hg/HgSO4 기준 전극과 비교하여 1V에서 정전위 도입을 갖는 비커에서 0.15 초 동안 도금되었고, 후속하여 3 ㎃/㎠ 의 일정한 전류 밀도에서 도금되었다. 도금 동안의 전극의 회전 속도는 100 RPM이었다. 높은 구리/ 높은 산 용액에서 충진된 트렌치들 (도 8, 좌측 패널) 은 상당한 심 보이드 결함들 (seam void defects) 을 갖는 컨포멀한 (conformal) 도금을 보여주는 반면, 낮은 구리 용액들에서 도금된 트렌치들 (도 8, 중앙 및 우측 패널들) 은 그러한 결함들이 없는 것을 보여준다. 낮은 구리 전해질의 사용은 피쳐들에서 보여지는 도금 결함들의 개수 및 강도를 실질적으로 감소시켰고, 그러한 결함들을 완전히 제거한 것으로 보인다.
전해질의 조성물
본 명세서에서 개시된 실시예들에서 사용되는 전해질들은 구리 이온들, 산, 물, 할로겐화물 이온들, 및 억제제들, 촉진제들 및 평탄화제들과 같은 유기 첨가제들을 함유할 수도 있다. 전해질에서의 구리 이온들 (Cu2 +) 의 농도는 약 1-10 g/L 사이일 수도 있다. 특정 구현예들에서 구리 이온들의 농도는 약 20 g/L 또는 그 미만, 약 10 g/L 또는 그 미만, 또는 약 5 g/L 또는 그 미만이다. 일부 경우들에서, 구리 이온들의 농도는 약 4-10 g/L 사이이다. 구리 이온들은 통상적으로 구리염 (copper salt) 의 형태로 제공된다. 예시적인 구리염들은 구리 설퍼네이트, 구리 메탄설퍼네이트 (copper methanesulfonate), 구리 피로포스페이트 (copper pyrophosphate), 구리 프로판설퍼네이트 (copper propanesulfonate) 등을 포함하나, 이에 제한되지 않는다. 본 명세서에서 인용된 구리 농도들은 오직 구리 양이온들의 질량을 포함하고, 임의의 관련된 음이온들의 질량을 포함하지 않는다. 전해질에서의 산의 농도는 약 10 g/L 산보다 적을 수도 있다. 일부 경우들에서, 특정 구현예들에서 농도가 약 5-10 g/L 사이로 제한됨에도 불구하고, 산 농도는 약 2-15 g/L 산 사이이다. 본 발명의 다른 구현들은 15 g/L 위의 산 농도들을 이용할 수도 있다. 예시적인 산들은 황산 (sulfuric acid) 및 메탄설퍼닉 산 (methanesulfonic acid) 을 포함하나, 이에 제한되지 않는다. 산은 양이온들 및 음이온들로 분리할 것이고, 음이온들은 구리염으로부터 형성된 음이온들과 통상적으로 동일한 종들이다. 본 명세서에서 인용된 산 농도들은 용액에서의 수소 양이온 및 관련된 음이온 둘 모두의 질량을 포함한다. 산 농도는 도금 욕의 전도도를 제어하도록 변화될 수도 있다. 상술한 바와 같은 전해질의 분극을 증가시키는 것에 추가하여, 낮은 산 전해질들이 더 적은 산을 이용하고 (비용 감소), 사용하는데 더 안전하고, 도금 장비에서 더 쉽기 (시간이 경과함에 따라 더 적은 장비 손상을 야기함) 때문에, 낮은 산 전해질들은 더 유익할 수도 있다.
본 명세서에서 사용되는 전해질들은 통상적으로 수성 (aqueous) 이고, 일반적으로 할로겐화물 이온들을 함유한다. 예시적인 할로겐화물 이온들은 염화물 이온들 (chloride ions), 브롬화물 이온들 (bromide ions), 요오드화물 이온들 (iodide ions), 및 이들의 조합들을 포함하나, 이에 제한되지 않는다. 할로겐화물 이온들은, 피쳐들의 바텀-업 충진을 달성하기 위해 구리 표면 상에서의 유기 첨가제들의 흡수를 보조하는 가교제들로서 동작하는 것으로 여겨진다. 할로겐화물 이온들의 농도는 약 10-100 ppm 사이의 범위일 수도 있고, 예를 들어, 약 50 ppm일 수도 있다. 특정 실시예들에서, 전해질의 산소 레벨은 전해질에서의 구리 산화/부식을 최소화하기 위해 약 1-2 ppm 보다 적다.
다음으로, 전해질은 억제제들, 촉진제들 및/또는 평탄화제들과 같은 유기 첨가제들을 함유할 수도 있다. 이러한 첨가제들의 기능, 상호작용 및 정체성의 상세한 설명은 앞에 포함되었다. 전해질에서의 유기 첨가제들의 농도는 약 10-500 mg/L 사이의 범위일 수도 있다. 이러한 농도는 첨가제들에서의 활성 컴포넌트들의 질량에 대응하고, 비-활성 컴포넌트들의 질량을 포함하지 않는다. 낮은 구리 전해질의 사용은, 도금이 종래의 전기도금 전해질들과 비교하여 상대적으로 낮은 억제제 농도들에서 발생하는 것을 허용한다. 특정 실시예들에서, 억제제의 농도는 약 50-200 ppm 사이, 약 50-300 ppm 사이, 또는 약 200 ppm 미만이다. 억제제의 농도가 상대적으로 낮기 때문에, 전해질은 상대적으로 높은 구름점 (cloud point) 을 갖는 경향이 있을 것이다. 일부 실시예들에서, 전해질의 구름점은 약 40 - 100 ℃ 사이, 약 50 - 100 ℃ 사이, 또는 약 60 - 100 ℃ 사이이다.
본 명세서에서의 실시예들에 따른 세 개의 예시적인 전해질 조성물들은 표 2에 도시된다. 세 개의 조성물들은 오직 예시적인 목적들로 포함되고, 제한으로서 이해되지 않아야 한다.
전해질 1 전해질 2 전해질 3
구리 이온 농도 (g/L) 4-20 4-20 4-20
황산 농도 (g/L) 5-10 5-10 5-10
할로겐화물 이온 농도 (mg/L) 10-100 mg/L Cl- 10-100 mg/L Cl-;
0.5-25 mg/L Br- 		10-100mg/L Br-
유기 첨가제 농도 (mg/L) 10-500 10-500 10-500
도금 장치
다수의 장치 구성들이 본 명세서에서 설명된 실시예들에 따라 사용될 수도 있다. 일 예시적인 장치는, 도금이 웨이퍼의 면 상에서 처리하는 것을 허용하는 도안 도금 용액으로부터 웨이퍼의 후측을 실링 (seal) 하는 크램쉘 픽스쳐 (clamshell fixture) 를 포함한다. 크램쉘 픽스쳐는, 예를 들어, 웨이퍼의 베벨 (bevel) 위에 위치된 실 (seal) 을 통해, 또는 베벨 근처에 적용된 실들과 결합하여 기판의 뒤에 인가된 진공과 같은 수단에 의해 웨이퍼를 고정할 수도 있다.
크램쉘 픽스쳐는 웨이퍼의 도금 표면의 좋은 웨팅을 허용하는 방식으로 욕에 도입되어야 한다. 기판 웨팅의 질은 그램쉘 회전 속도, 수직 도입 속도, 및 도금 욕의 표면에 상대적인 크램쉘의 각도를 포함하는 다양한 변수들에 의해 영향을 받지만, 이에 제한되지 않는다. 이러한 변수들 및 그들의 영향들은 본 명세서에 참조로서 포함되는 미국 특허 제6,551,487호에서 더 설명된다. 특정 구현예들에서, 전극 회전 속도는 약 5-125 RPM 사이이고, 수직 도입 속도는 약 5-300 ㎜/s 사이이고, 도금 욕의 표면에 대한 크램쉘의 각도는 약 1-10 도 사이이다. 특정 애플리케이션에 대한 이러한 변수들을 최적화하는 목표들 중 하나는 웨이퍼 표면으로부터 공기를 완전히 대체함에 의해 좋은 웨팅을 달성하는 것이다.
본 명세서에 개시된 전착 방법은 다양한 전기도금 툴 장치들을 참조하여 설명될 수 있으며, 장치들에 의해 채용될 수도 있다. 본 명세서에서의 실시예들에 따라 사용될 수도 있는 도금 장치의 일 예시는 Lam Research Sabre 툴이다. 기판 침지를 포함하는 전착 및 본 명세서에 개시된 다른 방법들은 더 큰 전착 장치를 형성하는 컴포넌트들에서 수행될 수 있다. 도 9는 예시적인 전착 장치의 상면을 개략적으로 도시한다. 전착 장치 (900) 는 3개의 별도의 전착 모듈들 (902, 904 및 906) 을 포함할 수 있다. 전착 장치 (900) 는 또한 다양한 프로세스 동작들에 대해 구성된 3개의 별도의 모듈들 (912, 914 및 916) 을 포함할 수 있다. 예를 들어, 일부 실시예들에서, 하나 이상의 모듈들 (912 및 916) 은 스핀 린스 건조 (SRD; spin rinse drying) 모듈일 수도 있다. 다른 실시예들에서, 하나 이상의 모듈들 (912, 914 및 916) 은, 전기도금 모듈들 (902, 904 및 906) 중 하나에 의해 프로세싱된 후의 에지 베벨 제거, 후측 에칭 및 기판의 산 세정과 같은 기능을 수행하도록 각각 구성된 후-전기충진 모듈 (PEM, post-electrofill module) 일 수도 있다.
전착 장치 (900) 는 중앙 전착 챔버 (924) 를 포함한다. 중앙 전착 챔버 (924) 는 전기도금 모듈들 (902, 904 및 906) 에서 전기도금 용액으로 사용되는 화학 용액을 홀딩하는 챔버이다. 전착 장치 (900) 는 또한 전기도금 용액에 대한 첨가물을 전달하고 저장할 수도 있는 주입 시스템 (926) 을 포함할 수 있다. 화학 희석 모듈 (922) 은 에천트로 사용될 화학물들을 섞고 저장할 수도 있다. 여과 및 펌핑부 (928) 는 중앙 전착 챔버 (924) 를 위해 전기도금 용액을 필터하고 전기도금 모듈로 펌핑할 수도 있다.
시스템 컨트롤러 (930) 는 전착 장치 (900) 를 동작시키는데 요구되는 전자적 그리고 인터페이스의 제어를 제공한다. 하나 이상의 물리적인 또는 논리적인 컨트롤러를 포함할 수도 있는) 시스템 컨트롤러 (930) 는 전착 장치 (900) 의 모든 특성들 또는 일부를 제어한다. 시스템 컨트롤러 (930) 는 하나 이상의 메모리 디바이스와 하나의 프로세서를 통상적으로 포함한다. 프로세서는 중앙 처리 유닛 (CPU, central processing unit) 또는 컴퓨터, 아날로그 및/또는 디지털 입력/출력 연결, 스텝 모터 컨트롤러 보드, 및 다른 유사한 컴포넌트를 포함할 수도 있다. 본 명세서에서 설명된 바와 같이 적합한 제어 동작을 구현하기 위한 명령은 프로세서 상에서 실행될 수도 있다. 이러한 명령은 시스템 컨트롤러 (930) 와 연관된 메모리 디바이스 상에 저장될 수도 있으며, 또는 명령들은 네트워크로 제공될 수도 있다. 특정 실시예에서 시스템 컨트롤러 (930) 는 시스템 제어 소프트웨어를 실행한다.
전착 장치 (900) 에서 시스템 제어 소프트웨어는 타이밍, 전해질 컴포넌트의 섞임 (하나 이상의 전해질 컴포넌트들의 농도를 포함), 주입부 압력, 도금 셀 압력, 도금 셀 온도, 기판 온도, 기판에 인가되는 전류와 전위 및 임의의 다른 전극, 기판 위치, 기판 로테이션 및 전착 장치 (900) 에 의해 수행되는 특정 프로세스의 다른 파라미터들을 포함할 수도 있다. 시스템 제어 로직은 또한 낮은 구리 농도 전해질 및 그들과 연관된 높은 과전위에 대해 적절하도록 맞춰진 조건에서의 전기도금을 위한 명령들을 포함할 수도 있다. 예를 들어, 시스템 제어 로직은 바텀-업 충진 단계 동안의 상대적으로 낮은 전류 밀도 및/또는 과잉 단계 동안의 더 높은 전류 밀도를 제공하도록 구성될 수도 있다. 제어 로직은 또한 도금 동안 웨이퍼 표면에 물질 이동의 특정 레벨을 제공하도록 구성될 수도 있다. 예를 들어, 기판이 고갈된 구리 조건들을 접하지 않게 하도록, 제어 로직은 도금 동안의 웨이퍼에 대한 충분한 물질 이동을 보장하기 위해 전해질의 흐름을 제어하도록 구성될 수도 있다. 특정 실시예들에서, 제어 로직은 도금 프로세스의 상이한 단계들에서의 물질 이동의 상이한 레벨들을 제공하도록 동작할 수도 있다 (예를 들어, 과잉 단계 동안 보다 바텀-업 충진 단계 동안 더 높은 질량 이동, 또는 과잉 단계 동안 보다 바텀-업 충진 단계 동안 더 낮은 물질 이동). 나아가, 시스템 제어 로직은 본 명세서에 개시된 임의의 범위들 내에서 하나 이상의 전해질 컴포넌트들의 농도를 유지하도록 구성될 수도 있다. 특정 실시예들에서, 시스템 제어 로직은 약 1-10 g/L 사이의 구리 양이온들의 농도를 유지하도록 설계 또는 구성될 수도 있다. 시스템 제어 로직은 임의의 적합한 방법으로 구성될 수도 있다. 예를 들어, 다양한 프로세스 툴 컴포넌트 서브-루틴 또는 제어 객체들이 다양한 프로세스 툴 프로세스들을 수행하는데 필요한 프로세스 툴 컴포넌트의 동작을 제어하도록 기록될 수도 있다. 시스템 제어 소프트웨어는 임의의 적합한 컴퓨터 판독 가능 프로그래밍 언어로 코딩될 수도 있다. 로직은 또한 프로그래밍가능 로직 디바이스 (예를 들어, FPGA), ASIC, 또는 다른 적절한 수단에서의 하드웨어로서 구현될 수도 있다.
일부 실시예들에서, 시스템 제어 로직은 전술된 다양한 파라미터를 제어하기 위한 입력/출력 제어 (IOC, input/output control) 시퀀싱 명령들을 포함한다. 예를 들어, 전기도금 프로세스의 상태 각각은 시스템 컨트롤러 (930) 에 의해 실행을 위한 하나 이상의 명령들을 포함할 수도 있다. 침지 프로세스 상태를 위한 프로세스 조건을 설정하기 위한 명령은 대응하는 침지 레시피 상태에 포함될 수도 있다. 일부의 실시예에서, 전기도금 레시피 상태는 전기도금 프로세스 상태를 위한 모든 명령들이 그 프로세스 상태와 동시에 실행되도록, 순차적으로 배열될 수도 있다.
제어 로직 일부 실시예들에서의 프로그램들 또는 프로그램들의 섹션과 같은 다양한 컴포넌트들로 분할될 수도 있다. 이러한 목적의 로직 컴포넌트들의 예시들은 기판 포지셔닝 컴포넌트, 전해질 조성물 제어 컴포넌트, 압력 제어 컴포넌트, 가열기 제어 컴포넌트 및 전위/전류 전력 공급 제어 컴포넌트를 포함한다.
일부 실시예들에서, 시스템 컨트롤러 (930) 와 연관된 유저 인터페이스가 있을 수도 있다. 유저 인터페이스는 디스플레이 스크린, 장치 및/또는 프로세스 조건의 그래픽 소프트웨어 디스플레이 및 포인팅 디바이스, 키보드, 터치스크린, 마이크 등과 같은 사용자 입력 디바이스를 포함할 수도 있다.
일부 실시예들에서, 시스템 컨트롤러 (930) 에 의해 조정된 파라미터들은 프로세스 조건들과 관련된다. 제한되지 않는 예들은 다양한 단계들에서의 욕 조건들 (온도, 조성, 및 유속), 기판 위치 (회전 속도, 선형 (수직) 속도, 수평으로부터의 각도) 등을 포함한다. 이러한 파라미터들은 레시피 형태로 사용자에게 제공될 수 있고, 레시피는 사용자 인터페이스를 이용하여 도입할 수 있다.
다양한 프로세스 툴 센서들로부터 시스템 컨트롤러 (930) 의 아날로그 및/또는 디지털 입력 연결에 의해 프로세스를 모니터링하기 위한 신호들이 제공될 수 있다. 프로세서를 제어하기 위한 신호들이 프로세스 툴의 아날로그 및 디지털 출력 연결 상에 출력될 수 있다. 모니터링될 수 있는 프로세스 툴 센서들의 제한되지 않는 예들은 질량 유동 컨트롤러, 압력 센서들 (이를 테면, 압력계들), 써모커플들 (thermocouples) 등을 포함한다. 프로세스 조건들을 유지하기 위해, 적절하기 프로그래밍된 피드백 및 제어 알고리즘이 위와 같은 센서들로부터의 데이터와 함께 이용될 수 있다.
일 실시예에서, 명령들은 웨이퍼 홀더에 기판을 삽입하는 것, 기판을 틸트하는 것, 침지 동안 기판을 바이어싱하는 것, 및 기판 상에 구리 함유 구조를 전착하는 것을 포함할 수 있다.
핸드-오프 툴 (940) 은 카세트 (942) 또는 카세트 (944) 같은 기판 카세트로부터 기판을 선택할 수 있다. 카세트 (942 또는 944) 는 전방 개방 통합 포드 (FOUPs) 일 수 있다. FOUP는 제어된 환경 내에 안정적으로 그리고 고정식으로 기판을 홀딩하도록, 그리고 적절한 로드 포트들 및 로봇 핸들링 시스템들을 구비한 장비에 의한 측정 또는 프로세싱 동안 기판이 제거될 수 있게 하도록 설계된 엔클로저이다. 핸드-오프 툴 (940) 은 진공 부착 또는 다른 적절한 부착 메커니즘을 이용하여 기판을 홀딩할 수 있다.
핸드-오프 툴 (940) 은 웨이퍼 핸들링 스테이션 (932), 카세트 (942 또는 944), 이송 스테이션 (950) 또는 얼라이너 (aligner; 948) 와 인터페이싱 할 수 있다. 이송 스테이션 (950) 으로부터, 핸드-오프 툴 (946) 은 기판에 대해 접근할 수 있다. 이송 스테이션 (950) 은 왕복할 때에 핸드-오프 툴 (940 및 946) 이 얼라이너 (948) 를 통과하는 일 없이 기판을 지나갈 수 있는 위치 또는 슬롯일 수 있다. 그러나, 일부 실시예들에서, 전착 모듈, 핸드-오프 툴 (946) 로의 정확한 전달을 위해 기판이 핸드-오프 툴 (946) 상에 적절하게 정렬될 수 있도록, 핸드-오프 툴 (946) 은 얼라이너 (948) 기판을 정렬시킬 수 있다. 핸드-오프 툴 (946) 은 또한 다양한 프로세싱 동작하도록 구성되는 세 개의 분리 모듈들 (912, 914 및 916) 중 하나로 또는 전착 모듈들 (902, 904 또는 906) 중 하나로 기판을 전달할 수 있다.
앞서 설명된 방법에 따른 프로세스 동작의 예는 이하의 단계들에 따라 진행될 수 있다: (1) 전착 모듈 (904) 내에 구리 함유 구조를 형성하기 위해 기판 상으로의 구리를 전착하는 단계; (2) 모듈 (912) 내의 SRD 내에서 기판을 린싱 및 건조하는 단계; 및 (3) 모듈 (914) 에서 에지 베벨 제거를 수행하는 단계.
일련의 도금, 린스, 건조 및 PEM 프로세스 동작들을 통해 효율적인 기판의 순환이 이루어지도록 구성된 장치가 제조 환경에서 이용하기 위한 구현예들에서 유용할 수 있다. 이를 달성하기 위해서, 모듈 (912) 은 스핀 건조기 및 어닐링 챔버로서 구성될 수 있다. 이러한 모듈 (912) 에서, 기판은 전착 모듈 (904) 과 구리 도금 및 EBR 동작들을 위한 모듈 (912) 사이에서 운반되는 것이 필요하게 된다.
전착 장치 (1000) 의 대안적인 실시예가 도 10에 개략적으로 도시된다. 이러한 실시예에서, 전착 장치 (1000) 는, 쌍으로의 또는 다수의 "듀엣" 구성으로, 각각이 전자 도금 욕을 포함하는, 전기도금 셀 (1007) 세트를 갖는다. 전착 그 자체에 추가하여, 전착 장치 (1000) 는 다양한 다른 전착 관련 프로세스들 및 서브 단계들, 이를 테면 스핀-린스, 스핀-건조, 금속 및 실리콘 습식 에칭, 무전해 증착, 사전 습식 및 사전 화학적 처리, 환원, 어닐링, 포토레지스트 박리, 및 표면 사전 활성화를 수행할 수 있다. 전착 장치 (1000) 가 도 10에 하향식으로 개략적으로 도시되고 있으며, 오직 단일 레벨 또는 "층" 만이 도면에 나타나지만, 장치, 예를 들어 Novellus SabreTM 3D 툴이 각각이 동일한 또는 다른 형태의 프로세싱 스테이션을 잠재적으로 갖는, 서로의 상부 상에 "적층된" 두 개 이상의 레벨들을 가질 수 있다는 것을, 본 기술의 당업자는 용이하게 이해할 수 있을 것이다.
도 10을 다시 참조하면, 전착될 예정인 기판 (1006) 이 전방 단부 로딩 FOUP (1001) 를 통해 전착 장치 (1000) 로 일반적으로 공급되며, 이러한 예에서, 스핀들 (1003) 에 의해 다수의 방향으로 구동되는 기판 (1006) 을 하나의 스테이션에서 접속가능한 다른 스테이션 이동시키는 전방-단부 로봇 (1002) 을 통해, 기판이 FOUP로부터 전착 장치 (1000) 의 주 기판 프로세싱 영역으로 이송되며, 이러한 예에서, 두 개의 전방-단부 접속 가능한 스테이션들 (1004) 및 두 개의 전방-단부 접속가능한 스테이션들 (1008) 이 도시된다. 전방-단부 접속가능한 스테이션들 (1004, 1008) 은, 예를 들어, 사전-처리 스테이션 및 스핀 린스 건조 (SRD) 스테이션들을 포함할 수 있다. 전방-단부 로봇 (1002) 의 사이드-투-사이드로부터의 측면 이동이 로봇 트랙 (1002a) 을 이용하여 달성된다. 기판들 (1006) 각각이 모터 (미도시) 에 의해 연결된 스핀들 (1003) 에 의해 구동되는 컵/콘 어셈블리 (미도시) 에 의해 홀딩될 수 있으며, 모터는 장착 브래킷 (1009) 에 부착될 수 있다. 8 개의 전기도금 셀들 (1007) 에 대한, 전기도금 셀들 (1007) 의 4 개의 듀엣이 이러한 예에서 또한 도시되고 있다. 전기도금 셀들 (1007) 이 구리 함유 구조를 위해 구리를 전기도금하기 위해, 그리고 솔더 구조를 위해 솔더 물질을 전기도금하기 위해 이용될 수 있다. 시스템 컨트롤러 (미도시) 가 전차 장치 (1000) 의 특성들의 일부 또는 전부를 제어하기 위해 전착 장치 (1000) 에 커플링될 수 있다. 시스템 컨트롤러는 프로그래밍 될 수 있으며, 그렇지 않으면 본 명세서에 앞서 개시된 프로세스에 따른 명령어를 실행하도록 구성될 수 있다.
본 명세서 앞에서 설명된 전기도금 장치/방법들은, 예를 들어, 반도체 디바이스들, 디스플레이들, LED들, 의 조립 또는 제조, 광전지 패널들 등의 조립 또는 제조를 위한 리소그래픽 패터닝 도구들 또는 프로세스들과 결합하여 사용될 수도 있다. 일반적으로, 필요하지 않을지라도, 그러한 도구들/프로세스들은 보통의 제조 시설에서 함께 사용 또는 실행될 것이다. 필름의 리소그래픽 패터닝은 후속하는 단계들의 일부 또는 전부를 일반적으로 포함하고, 각각의 단계는 다수의 가능한 툴들과 함께 인에이블된다 (enabled) : (1) 스핀-온 또는 스프레이-온 툴을 사용하여 작업물, 즉, 기판 상에 포토레지스트를 도포하는 단계 (2) 핫 플레이트 (hot plate), 노 (furnace) 또는 UV 경화 툴을 사용하여 포토레지스트를 경화하는 단계; (3) 포토레지스트를 웨이퍼 스테퍼 (stepper) 와 같은 툴로 가시선, UV, 또는 엑스-레이 광에 노출시키는 단계; (4) 선택적으로 레지스트를 제거하기 위해 레지스트를 현상하고, 그에 의해 웨팅 벤치 (wet bench) 와 같은 툴을 사용하여 레지스트를 패터닝하는 단계; (5) 건조 또는 플라즈마-보조된 에칭 툴을 사용하여 기저 필름 또는 작업물로 레지스트 패턴을 전사하는 단계; 및 (6) RF 또는 마이크로파 플라즈마 레지스트 스트리퍼와 같은 툴을 사용하여 레지스트를 제거하는 단계.

Claims (31)

  1. 다마신 (damascene) 피쳐들로 구리를 도금하는 방법으로서,
    평균적으로 약 200 나노미터의, 또는 200 나노미터 미만의 시드 두께를 갖는 기판을 수용하는 단계;
    상기 기판에 전기적으로 바이어스하는 단계;
    리터당 약 10 그램 미만의 구리 이온 및 적어도 하나의 억제제 (suppressor) 화합물을 포함하는 수성의 낮은 구리 산-함유 전해질 내로 상기 기판을 침지하는 단계;
    약 3㎃/㎠ 또는 3㎃/㎠ 미만의 전류 밀도에서 상기 피쳐들로 구리를 전기도금하는 단계; 및
    상기 전해질로부터 상기 기판을 제거하는 단계를 포함하며,
    상기 낮은 구리 전해질은 침지 동안 상기 시드를 상기 전해질 내의 산에 의한 용해로부터 보호하기에 충분한 상기 시드 상의 음극 과전위 (cathodic overpotential) 을 유도하는, 다마신 피쳐들로 구리를 도금하는 방법.
  2. 제1 항에 있어서,
    상기 전해질은 리터당 약 2 내지 15 그램의 산을 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  3. 제2 항에 있어서,
    상기 전해질은 리터당 약 5 내지 10 그램의 산을 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  4. 제1 항에 있어서,
    상기 전해질은 리터당 약 10 내지 500 밀리그램의 활성 유기 첨가제를 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  5. 제4 항에 있어서,
    상기 활성 유기 첨가제는 하나 이상의 촉진제 (accelerator) 화합물을 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  6. 제4 항에 있어서,
    상기 억제제 화합물은 고분자 화합물인, 다마신 피쳐들로 구리를 도금하는 방법.
  7. 제4 항에 있어서,
    상기 활성 유기 첨가제는 하나 이상의 평탄화제 (leveler) 화합물을 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  8. 제4 항에 있어서,
    상기 촉진제의 농도는 리터당 약 20 밀리그램 미만인, 다마신 피쳐들로 구리를 도금하는 방법.
  9. 제1 항에 있어서,
    상기 전해질은 리터당 약 5 그램 미만의 구리 이온을 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  10. 제1 항에 있어서,
    상기 전해질은 리터당 약 10 내지 150 밀리그램의 할로겐화물 이온을 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  11. 제1 항에 있어서,
    상기 기판은 약 20 나노미터보다 작은 개구들을 구비하는 적어도 일부의 피쳐들을 갖는, 다마신 피쳐들로 구리를 도금하는 방법.
  12. 제1 항에 있어서,
    상기 기판을 침지하는 단계는, 상기 전해질의 표면에 대해 소정의 각도로 상기 기판을 침지하는 단계와, 이후에 수평으로 상기 기판을 배향시키는 (orienting) 단계를 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  13. 제1 항에 있어서,
    상기 피쳐들로 구리를 전기도금하는 단계는,
    제1 증착률로 상기 기판 피쳐들을 구리로 충진하도록, 제1 도금 페이즈 (phase) 동안 구리를 전기도금하는 단계; 및
    제2 증착률로 상기 기판 상에 구리의 과잉층 (overburden layer) 을 증착하도록, 제2 도금 페이즈 동안 구리를 전기도금하는 단계를 포함하며,
    상기 제2 증착률은 상기 제1 증착률보다 높은, 다마신 피쳐들로 구리를 도금하는 방법.
  14. 제13 항에 있어서,
    상기 제1 증착률은 약 0.5 내지 5 ㎃/㎠ 인, 다마신 피쳐들로 구리를 도금하는 방법.
  15. 제13 항에 있어서,
    상기 제2 증착률은 약 10 내지 15 ㎃/㎠ 인, 다마신 피쳐들로 구리를 도금하는 방법.
  16. 제13 항에 있어서,
    상기 기판 상에 후-도금 처리를 수행하는 단계를 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  17. 제16 항에 있어서,
    상기 후-도금 처리는 상기 기판을 린싱하는 단계를 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  18. 제16 항에 있어서,
    상기 후-도금 처리는 상기 기판을 평탄화하는 단계를 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  19. 제1 항에 있어서,
    상기 전해질의 pH는 약 0.2 내지 2 사이인, 다마신 피쳐들로 구리를 도금하는 방법.
  20. 제1 항에 있어서,
    상기 기판은 450 ㎜ 반도체 웨이퍼인, 다마신 피쳐들로 구리를 도금하는 방법.
  21. 다마신 피쳐들로 구리를 도금하는 방법으로서,
    평균적으로 약 200 나노미터의, 또는 200 나노미터 미만의 시드 두께를 갖는 기판을 수용하는 단계;
    상기 기판에 전기적으로 바이어스하는 단계;
    리터당 약 10 그램 미만의 구리 이온, 적어도 하나의 억제제 화합물 및 적어도 하나의 촉진제 화합물을 포함하는 수성의 낮은 구리 산-함유 전해질 내로 상기 기판을 침지하는 단계;
    상기 침지하는 단계 동안, 바텀-업 충진 메커니즘에 의해 상기 피쳐들 내로 구리를 전기도금하는 단계; 및
    상기 전해질로부터 상기 기판을 제거하는 단계를 포함하며,
    도금의 시간이 상기 억제제 및 촉진제가 상기 시드 상으로 흡수되어 침지 동안 바텀-업 충진이 가능하게 되기에 적절하도록, 상기 낮은 구리 전해질은 충분히 낮은 전류 밀도를 이용한 도금을 가능하게 하는, 다마신 피쳐들로 구리를 도금하는 방법.
  22. 제21 항에 있어서,
    상기 전기도금하는 단계 동안의 상기 전류 밀도는 약 3 ㎃/㎠ 미만인, 다마신 피쳐들로 구리를 도금하는 방법.
  23. 제21 항에 있어서,
    상기 피쳐들 내로 구리를 전기도금하는 단계는,
    제1 증착률로 상기 피쳐들을 구리로 충진하도록, 제1 도금 페이즈 동안 구리를 전기도금하는 단계; 및
    제2 증착률로 상기 기판 상에 구리의 과잉층을 증착하도록, 제2 도금 페이즈 동안 구리를 전기도금하는 단계를 포함하며,
    상기 제2 증착률은 상기 제1 증착률보다 높은, 다마신 피쳐들로 구리를 도금하는 방법.
  24. 제21 항에 있어서,
    상기 전해질은 리터당 약 2 내지 15 그램의 산을 더 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  25. 제21 항에 있어서,
    상기 전해질은 리터당 약 5 그램 미만의 구리 이온을 포함하는, 다마신 피쳐들로 구리를 도금하는 방법.
  26. 전해질로서,
    리터당 약 1 내지 10 그램의 구리 양이온;
    리터당 약 2 내지 15 그램의 산;
    할로겐화물 이온;
    하나 이상의 억제제 화합물; 및
    하나 이상의 촉진제 화합물을 포함하며,
    상기 전해질은 약 50℃ 이상의 구름점 (cloud point) 을 갖는, 전해질.
  27. 제26 항에 있어서,
    상기 산은 황산인, 전해질.
  28. 제26 항에 있어서,
    상기 산은 메탄설퍼닉 산 (methanesulfonic acid) 인, 전해질.
  29. 제26 항에 있어서,
    상기 할로겐화물 이온은 염화물 이온인, 전해질.
  30. 제26 항에 있어서,
    상기 구리 양이온은 양이온 및 음이온으로 해리되는 화합물 내로 제공되며, 상기 구리 양이온과 관련된 음이온은 상기 산으로부터 형성된 음이온과 같은 종인, 전해질.
  31. 제26 항에 있어서,
    상기 전해질 내의 상기 촉진제 화합물의 농도는 리터당 약 20 밀리그램 미만인, 전해질.
KR1020140011809A 2013-01-29 2014-01-29 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들 KR102249530B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210056900A KR102364570B1 (ko) 2013-01-29 2021-04-30 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/753,333 US10214826B2 (en) 2013-01-29 2013-01-29 Low copper electroplating solutions for fill and defect control
US13/753,333 2013-01-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210056900A Division KR102364570B1 (ko) 2013-01-29 2021-04-30 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들

Publications (2)

Publication Number Publication Date
KR20140098023A true KR20140098023A (ko) 2014-08-07
KR102249530B1 KR102249530B1 (ko) 2021-05-07

Family

ID=51221749

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020140011809A KR102249530B1 (ko) 2013-01-29 2014-01-29 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
KR1020210056900A KR102364570B1 (ko) 2013-01-29 2021-04-30 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020210056900A KR102364570B1 (ko) 2013-01-29 2021-04-30 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들

Country Status (3)

Country Link
US (2) US10214826B2 (ko)
KR (2) KR102249530B1 (ko)
TW (1) TWI654342B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170137355A (ko) * 2016-06-03 2017-12-13 에스케이이노베이션 주식회사 리튬 이차전지용 전극 집전체 및 그 제조방법
KR20200059309A (ko) * 2017-10-16 2020-05-28 램 리써치 코포레이션 혼합된 피처 전기도금을 위한 대류 최적화

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348826A1 (en) * 2014-05-30 2015-12-03 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
EP3452635B1 (en) 2016-05-04 2020-02-26 ATOTECH Deutschland GmbH Process for depositing a metal or metal alloy on a surface of a substrate including its activation
EP3360988B1 (en) 2017-02-09 2019-06-26 ATOTECH Deutschland GmbH Pyridinium compounds, a synthesis method therefor, metal or metal alloy plating baths containing said pyridinium compounds and a method for use of said metal or metal alloy plating baths
US20190040542A1 (en) * 2017-04-25 2019-02-07 Guangdong University Of Technology Surface modification device based on electrophoresis-assisted micro-nano particle melting and self-assembly
US11377749B1 (en) 2017-10-17 2022-07-05 Seagate Technology Llc Electrodeposition of high damping magnetic alloys
EP3508620B1 (en) 2018-01-09 2021-05-19 ATOTECH Deutschland GmbH Ureylene additive, its use and a preparation method therefor
US20210156045A1 (en) * 2018-04-09 2021-05-27 Lam Research Corporation Copper electrofill on non-copper liner layers
US11152020B1 (en) 2018-05-14 2021-10-19 Seagate Technology Llc Electrodeposition of thermally stable alloys

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US7232513B1 (en) * 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
JP2009277772A (ja) * 2008-05-13 2009-11-26 Fujitsu Microelectronics Ltd 電解メッキ方法および半導体装置の製造方法
KR20110096138A (ko) * 2008-11-26 2011-08-29 엔쏜 인코포레이티드 디피리딜계 평준화제를 이용한 마이크로전자장치의 구리 전착

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6140241A (en) 1999-03-18 2000-10-31 Taiwan Semiconductor Manufacturing Company Multi-step electrochemical copper deposition process with improved filling capability
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6562204B1 (en) 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
WO2001090446A2 (en) * 2000-05-23 2001-11-29 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6551487B1 (en) 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
US20040245107A1 (en) 2003-06-03 2004-12-09 Guangli Che Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
KR101409710B1 (ko) 2006-09-07 2014-06-24 엔쏜 인코포레이티드 전도성 중합체의 전착 및 비전도성 기판의 금속화
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
US8500983B2 (en) * 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
KR20120100947A (ko) * 2009-09-28 2012-09-12 바스프 에스이 구리 전기도금을 하기 위한 웨이퍼의 전처리 방법
US8268155B1 (en) 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
JP5504147B2 (ja) 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
KR101705734B1 (ko) * 2011-02-18 2017-02-14 삼성전자주식회사 구리 도금 용액 및 이것을 이용한 구리 도금 방법
US20160102416A1 (en) 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US7232513B1 (en) * 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
JP2009277772A (ja) * 2008-05-13 2009-11-26 Fujitsu Microelectronics Ltd 電解メッキ方法および半導体装置の製造方法
KR20110096138A (ko) * 2008-11-26 2011-08-29 엔쏜 인코포레이티드 디피리딜계 평준화제를 이용한 마이크로전자장치의 구리 전착

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170137355A (ko) * 2016-06-03 2017-12-13 에스케이이노베이션 주식회사 리튬 이차전지용 전극 집전체 및 그 제조방법
KR20200059309A (ko) * 2017-10-16 2020-05-28 램 리써치 코포레이션 혼합된 피처 전기도금을 위한 대류 최적화

Also Published As

Publication number Publication date
KR102249530B1 (ko) 2021-05-07
TW201443295A (zh) 2014-11-16
TWI654342B (zh) 2019-03-21
KR102364570B1 (ko) 2022-02-17
US10214826B2 (en) 2019-02-26
US20140209476A1 (en) 2014-07-31
KR20210054496A (ko) 2021-05-13
US20190145017A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR102364570B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
KR102546220B1 (ko) 코발트 막 전착을 위한 화학 첨가제들 및 프로세스
CN106245073B (zh) 用金属电化学填充高纵横比的大型凹入特征的方法、水溶液电镀槽溶液、电镀设备以及系统
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
CN107858742B (zh) 利用场与特征对比的tsv浴评估
TWI697589B (zh) 鑲嵌特徵中之由下而上填充
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
TW201107540A (en) Pulse sequence for plating on thin seed layers
WO2019199614A1 (en) Copper electrofill on non-copper liner layers
TW202129088A (zh) 先進封裝應用的差別對比鍍覆
US8268155B1 (en) Copper electroplating solutions with halides
JP2003129297A (ja) めっき方法
US20230026818A1 (en) Tsv process window and fill performance enhancement by long pulsing and ramping
JP2023524809A (ja) コバルト、ニッケル、および、それらの合金の電気メッキ
EP4133121A1 (en) Electrofill from alkaline electroplating solutions

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant