TW201443295A - 用於塡充及缺陷控制之低銅電鍍溶液 - Google Patents

用於塡充及缺陷控制之低銅電鍍溶液 Download PDF

Info

Publication number
TW201443295A
TW201443295A TW103103593A TW103103593A TW201443295A TW 201443295 A TW201443295 A TW 201443295A TW 103103593 A TW103103593 A TW 103103593A TW 103103593 A TW103103593 A TW 103103593A TW 201443295 A TW201443295 A TW 201443295A
Authority
TW
Taiwan
Prior art keywords
copper
electrolyte
features
substrate
electroplating
Prior art date
Application number
TW103103593A
Other languages
English (en)
Other versions
TWI654342B (zh
Inventor
Jian Zhou
Jon Reid
Original Assignee
Novellus Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novellus Systems Inc filed Critical Novellus Systems Inc
Publication of TW201443295A publication Critical patent/TW201443295A/zh
Application granted granted Critical
Publication of TWI654342B publication Critical patent/TWI654342B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)

Abstract

在此之若干實施例關於使用具有少於約10 g/L銅離子及約2-15 g/L酸之低銅濃度電解液而將銅電鍍至鑲嵌特徵部的方法。使用低銅電解液在電鍍之基板表面上產生相對高的過電位，容許帶有少許填充缺陷之緩慢電鍍程序。低銅電解液可具有相對高之霧點。

Description

用於填充及缺陷控制之低銅電鍍溶液
本揭露內容大致上關於鑲嵌內連線之銅電鍍，且更具體而言，關於低銅、低酸電解液及一方法，該方法用以在增強銅電鍍之抑制的條件下使用該電解液以促進次微米鑲嵌特徵部之無孔隙填充。
用於將銅電鍍至鑲嵌內連線中的電解液通常包含銅鹽類、酸、鹵離子、加速劑、抑制劑及整平劑。銅鹽類為供沉積用的銅來源。酸係通常用以控制電鍍浴的導電度。鹵離子可做為橋樑以協助若干有機添加物(例如加速劑、抑制劑及/或整平劑)吸附到基板表面上而促進在此所述之底部向上(bottom-up)填充機制。
範例銅鹽類包含但不限於硫酸銅、甲磺酸銅、焦磷酸銅、丙磺酸銅...等。如在此所使用，銅離子的濃度反映出銅陽離子的濃度(每體積之質量)，而未包含任何與銅陽離子相關聯之陰離子的質量。範例酸包含但不限於硫酸及甲磺酸。如在此所使用，酸的濃度反映出整體酸分子的濃度(每體積之質量)，並非只有氫陽離子的質量。範例鹵離子包含但不限於氯化物、溴化物、碘化物、及其組合。
可能想要在陰極方向上將基板強力極化，特別是在電鍍到晶種層上的初始階段期間。如此極化可保護晶種層免於溶解。達成如此極化的一方式為藉由在電解液中提供強力的「抑制劑」。
圖2顯示在包含強力抑制劑之電解液中所電鍍的銅晶圓201。其為高分子量抑制劑，具有高的疏水性環氧丙烷對親水性環氧乙烷比例。電解液的霧點為27℃，而電鍍發生在21℃。電鍍之晶圓包含由起因於抑制劑 聚集之晶圓上的非均勻抑制劑吸附所造成的可見條痕。雖然使用一些電解液可能造成無法藉目測發現的更不易察覺的形式之如此缺陷，但是其可透過常見的缺陷量測學(像是來自California San Jose之KLA-Tencor的AIT、SP1、或SP2系列工具)而偵測到。
用於增加基板之極化的另一技術為增加鹵離子的濃度或改變鹵離子的組成。此技術係進一步於在此併入做為參考之美國專利第8,268,155號中加以描述。鹵化物可影響抑制劑或其它添加物的抑制效應。然而，可藉由改變鹵離子濃度或組成而獲得之過電位增加係為有限，且可能不足以提供10-20nm小型特徵部之均勻、具再現性之填充所需要的條件。再者，為了避免使鹵離子併入電鍍膜中或是由於因過度抑制銅沉積所不足的底部向上填充而形成中心孔隙，鹵離子濃度在電解液中應為相對低。
雖然習知的電鍍溶液對於先前世代的鑲嵌內連線製程而言運作良好，但是隨著更小特徵部及更薄晶種層的使用，新的挑戰亦應運而生。因此，最近發現存在著對於電鍍鑲嵌內連線之方法的需求，該方法較佳地保護晶種層免於溶解並容許沉積發生在較長的時間範圍期間以達成更具再現性、更均勻的特徵部填充。
在此之若干實施例關於將銅電鍍至鑲嵌特徵部中的方法，該方法使用具有少於約10g/L銅離子及約2-15g/L酸之低銅濃度電解液，且在約3mA/cm2以下之電流密度電鍍。使用低銅電解液在電鍍之基板表面上產生相對高的過電位，容許帶有少許填充缺陷之緩慢電鍍程序。在低銅電解液中的抑制劑聚合物可具有相對高的霧點。
在一實施態樣中，在此之實施例提供將銅電鍍至鑲嵌之複數特徵部中的方法，包含接受具有平均約200nm以下之晶種厚度的基板；對該基板施加電性偏壓；將該基板浸漬到具有至少一抑制劑化合物及少於約10g/L銅離子之水性低銅含酸電解液中，使得低銅之該電解液在晶種上誘發足以在浸漬期間保護該晶種免於被該電解液中的酸所溶解之陰極過電位；在約3mA/cm2以下之電流密度下將銅電鍍至複數特徵部中；及將該基板自該電解液中移除。在若干實施例中，電解液可包含介於約2-15g/L之間的 酸、或介於約5-10g/L之間的酸。在一些實施例中，電解液的pH值可介於約0.2-2之間。電解液亦可包含介於約每公升10-500毫克之間的活性有機添加物。在一些實施例中，活性有機添加物可包含一或更多加速劑化合物。加速劑的濃度可少於約每公升20毫克、或少於約每公升10毫克。在若干情況中，活性有機添加物包含一或更多整平劑化合物。若干實施例使用其為聚合化合物之抑制劑化合物。在一些實施例中，電解液包含少於約5g/L之銅離子。再者，電解液可包含介於約每公升10-150毫克之間的鹵離子。在一些實施例中，基板具備帶有小於約20奈米之開口的至少一些特徵部。在若干情況中，基板可為450mm晶圓。當在若干實施例中浸漬基板時，可將該基板以相對於電解液表面之角度而浸漬，且接著水平定向。電鍍操作可包含在第一電鍍階段期間電鍍銅，俾以在第一沉積速率利用銅填充基板之複數特徵部；且在第二電鍍階段期間電鍍銅，俾以在高於該第一沉積速率之第二沉積速率於基板上沉積銅的過度覆蓋層。在一些實施例中，第一沉積速率為介於約0.5-5mA/cm2之間(例如約5mA/cm2以下、或約3mA/cm2以下)。在若干情況中，第一沉積速率較高(例如約10mA/cm2以下)。在若干實施例中，第二沉積速率可介於約10-15mA/cm2之間。電鍍之方法亦可包含在基板上執行電鍍後處理。在若干實施例中，電鍍後處理包含潤洗及/或將基板平坦化。
於在此之實施例的另一實施態樣中提供用於將銅電鍍至鑲嵌之複數特徵部中的方法，包含接受具有平均約200nm以下之晶種厚度的基板；對該基板施加電性偏壓；將該基板浸漬到包含至少一抑制劑化合物、至少一加速劑化合物、及少於約10g/L之銅離子的水性低銅含酸之電解液中；在浸漬期間，藉由底部向上填充機制將銅電鍍至該複數特徵部中，其中低銅之該電解液容許使用足夠低之電流密度的電鍍，使得電鍍時間係足以在浸漬期間容許該抑制劑化合物及該加速劑化合物吸附在該晶種上並藉此使底部向上填充得以進行；且將該基板從該電解液中移除。在若干實施例中，在電鍍期間之電流密度小於約5mA/cm2、或小於約3mA/cm2。在一些實施例中，將銅電鍍至複數特徵部中包含在第一電鍍階段期間電鍍銅，俾以在第一沉積速率利用銅填充該複數特徵部；且在第二電鍍階段期間電鍍銅，俾以在高於該第一沉積速率之第二沉積速率於基板上沉積銅的過度 覆蓋層。電解液可包含介於約2-15g/L的酸。在若干實施例中，電解液包含少於約5g/L之銅離子。
所揭露實施例之另一實施態樣為一電解液，包含介於約1-10g/L之銅陽離子；介於約2-15g/L之酸；鹵離子；一或更多抑制劑化合物；一或更多加速劑化合物；其中該電解液具有50℃以上之霧點。在若干實施例中，酸為硫酸。在其它實施例中，酸為甲磺酸。鹵離子可為氯離子。在一些實施例中，銅陽離子係於解離成陽離子及陰離子的化合物中提供，且與該銅陽離子相關聯之該陰離子係與形成自酸之陰離子相同的物種。在若干實施例中，電解液中之加速劑化合物的濃度少於約每公升20毫克、或少於約每公升10毫克。
這些及其它技術特徵將參照相關聯之圖式於底下加以描述。
201‧‧‧晶圓
402‧‧‧上游緣
404‧‧‧中心
406‧‧‧下游緣
700‧‧‧方法範例
900‧‧‧電沉積設備
902‧‧‧電鍍模組
904‧‧‧電鍍模組
906‧‧‧電鍍模組
912‧‧‧模組
914‧‧‧模組
916‧‧‧模組
922‧‧‧化學品稀釋模組
924‧‧‧腔室
926‧‧‧給劑系統
928‧‧‧過濾及泵送單元
930‧‧‧系統控制器
932‧‧‧晶圓搬運站
940‧‧‧轉移工具
942‧‧‧卡匣
944‧‧‧卡匣
946‧‧‧轉移工具
948‧‧‧對準器
950‧‧‧傳送站
1000‧‧‧電沉積設備
1001‧‧‧前開式晶圓傳送盒(FOUP)
1002‧‧‧前端機器人
1002a‧‧‧機器人軌道
1003‧‧‧轉軸
1004‧‧‧前端可存取站
1006‧‧‧基板
1007‧‧‧電鍍槽
1008‧‧‧前端可存取站
1009‧‧‧安裝托架
圖1顯示在1及4安培之間的恆定電流、固定的通過電荷量下所電鍍之100nm溝槽。
圖2顯示在21℃於包含強力抑制劑的電鍍浴中所電鍍的銅晶圓，該抑制劑具有27℃的低霧點。可看見聚合物聚集的缺陷。
圖3顯示在具有及不具有有機添加物兩者之三硫酸銅溶液中、於銅塗覆鉑旋轉碟型電極上所收集的伽凡尼(galvanic)極化結果。圖表顯示因銅離子濃度及酸濃度的減少所造成之極化的增加。
圖4為一圖表，顯示在電解液中與高銅離子濃度相反的低銅離子濃度下，基板上的上游特徵部及下游特徵部之間所增加的填充分率(且因此填充速率)均勻度。
圖5顯示電鍍銅膜之AFM RMS粗糙度及SP2混濁度訊號的關聯。
圖6顯示在高銅(頂)及低銅(底)電解液中電鍍在400Å晶種層上的50Å膜之混濁度圖(左)及直方圖(右)。
圖7顯示根據在此實施例之電鍍銅方法的流程圖。
圖8顯示在三電解液中電鍍的48nm溝槽之填充。左區塊對應到在高銅、高酸電解液中電鍍的膜；中間區塊對應到在低銅、高酸電解液 中電鍍的膜；而右區塊對應到在低銅低酸電解液中電鍍的膜。
圖9顯示範例電沉積設備之俯視示意圖。
圖10顯示替代性範例電沉積設備之俯視示意圖。
在本申請案中，「半導體晶圓」、「晶圓」、「基板」、「晶圓基板」、及「部份製造之積體電路」等用語可互換使用。該領域中具有通常知識者會理解「部份製造之積體電路」之用語可指在矽晶圓上許多積體電路製造階段之任一期間的該矽晶圓。再者，「電解液」、「電鍍浴」、「浴」、及「電鍍溶液」可互換使用。「低銅電解液」之用語係理解成意指「具有低濃度之銅離子的電解液」。低濃度之銅離子係理解成意指少於約10g/L銅離子濃度。以下詳細描述假定本發明係在晶圓上執行。然而，本發明並未如此受限。工件可為不同形狀、尺寸、及材料。除了半導體晶圓以外，其它可利用本發明之工件包含像是印刷電路板...等之不同物件。
諸多特定細節係在以下描述中提出，俾以提供所呈現實施例之徹底理解。所揭露實施例可在沒有這些特定細節之部分或全部的情況下執行。在其它情況中，廣為人知的程序操作已不詳細描述，俾以不無謂地混淆所揭露之實施例。儘管所揭露之實施例將搭配特定實施例加以描述，惟須了解並非意圖限制所揭露之實施例。
在此之實施例利用低銅濃度電解液以達成高過電位之電鍍環境。舉例來說，與習知之浴相比，銅濃度可減少習知低酸銅電鍍浴中所用的標稱質量/體積濃度之約75%到90%。在若干應用中，銅離子濃度少於約10g/L或少於約5g/L。一些實施例亦利用低酸濃度電解液以進一步增加過電位。例如，電解液可為介於約2-15g/L之間、介於約5-10g/L之間、少於約10g/L、或少於約5g/L酸。增加的過電位提供不同的好處，像是容許電鍍發生在較慢的速率，從而使沉積更易於控制並造成更均勻、更容易再現的填充。藉由增加電鍍時間的總量，發生在浸漬期間之初始電鍍非均勻度的影響變得較不重要，而造成更均勻的填充。
一般而言，銅電鍍溶液包含有機之浴添加物，俾以容許鑲嵌基板中凹陷部之受控制高品質電填充。如此添加物通常包含抑制劑及加速劑，且可 能包含整平劑。抑制劑的一角色為抑制電鍍基板的電鍍並增加電鍍基板的表面極化。在進一步描述低銅濃度電鍍溶液的使用之前，先提供電鍍添加物的討論。
抑制劑
儘管不希望受到任何理論或作用機制所束縛，但據信抑制劑(單獨或和其它浴添加物一起)為表面動力學之極化化合物，其導致跨越基板-電解液介面的壓降顯著增加，特別是當與表面化學吸附之鹵化物(例如氯化物或溴化物)一起存在時。鹵化物可做為抑制劑分子及晶圓表面之間的橋樑。抑制劑不僅(1)相對於其中不存有抑制劑的區域、在其中存在著抑制劑的區域增加基板表面的局部極化，且(2)整體上增加基板表面的極化。增加的極化(局部及/或整體上)對應到增加的電阻/阻抗，且因而對應到特定施加電位下較緩慢的電鍍。
雖然抑制劑可隨時間緩慢地降解，但是據信其並未被併入沉積膜中。抑制劑經常為相對大的分子，且在許多情況中，其本質上為聚合的(例如聚環氧乙烷、聚環氧丙烷、聚乙二醇、聚丙二醇...等)。其它抑制劑範例包含聚乙烯及帶有含S-及/或N-官能基團的聚環氧丙烷、聚環氧乙烷及聚環氧丙烷之嵌段聚合物...等。抑制劑可具有線性鏈結構或分支結構。經常可見具有不同分子量的抑制劑分子共存於商業上的抑制劑溶液中。一部分由於抑制劑的大尺寸，這些化合物進入凹陷特徵部的擴散相對緩慢。
加速劑
儘管不希望受到任何理論或作用機制所束縛，但據信加速劑(單獨或與其它浴添加物一起)傾向於局部減少與抑制劑的存在相關聯的極化效應，且因而局部增加電沉積速率。減少的極化效應在其中吸附之加速劑最濃的區域最為顯著(亦即極化係做為吸附加速劑之局部表面濃度的函數而減少)。範例加速劑包含但不限於二巰基丙磺酸(dimercaptopropane sulfonic acid)、二巰基乙磺酸(dimercaptoethane sulfonic acid)、巰基丙磺酸(mercaptopropane sulfonic acid)、雙-(3-磺酸丙基)二硫醚(bis-(3-sulfopropyl)disulfide(SPS))、及其衍生物。雖然加速劑可變得強力吸附於基板表面且通常由於電鍍反應變得在側向上表面固定，但是加速劑通常並未被併入膜中。因此，在金屬沉積時，加速劑仍保留在表面上。隨著凹陷部 被填充，在凹陷部內之表面上的局部加速劑濃度增加。與抑制劑相比，加速劑經常為較小的分子且展現較快進入凹陷特徵部的擴散。
整平劑
儘管不希望受到任何理論或作用機制所束縛，但據信整平劑(單獨或與其它浴添加物一起)做為抑制試劑以抵抗與加速劑相關聯之去極化效應，特別是在場域(field region)及特徵部的側壁。整平劑可局部增加基板之極化/表面電阻，從而減緩其中存在著整平劑之區域中的電沉積反應。整平劑的局部濃度在某種程度上係由質量傳送所決定。因此，整平劑主要作用於具有從表面突出之幾何的表面結構上。此作用將電沉積層的表面「平滑化」。據信整平劑係以擴散限制速率或接近擴散限制速率而反應或被消耗，且因此整平劑的連續供應在隨著時間維持均勻的電鍍條件中經常具有益處。
整平劑化合物係通常基於其電化學功能及衝擊而歸類為整平劑，且不要求特定的化學結構或配方。然而，整平劑經常包含一或更多氮、胺、亞醯胺或咪唑，且亦可包含硫官能基團。若干整平劑包含一或更多五元及六元環及/或共軛有機化合物衍生物。氮基團可形成環結構之一部分。在含胺之整平劑中，胺可為一級、二級或三級烷基胺。再者，胺可為芳香胺或雜環胺。範例胺包含但不限於二烷基胺、三烷基胺、芳香烷基胺、三唑衍生物、咪唑、三唑、四唑、苯並咪唑、苯並三唑、哌啶、嗎啉、哌、吡啶、噁唑、苯並噁唑、嘧啶、喹啉(quonoline)、及異喹啉。咪唑及吡啶可特別具有用處。整平劑化合物亦可包含乙氧化物(ethoxide)基團。舉例來說，整平劑可包含與見於聚乙二醇或聚環氧乙烷者類似的概略主鏈，具有官能性地插入在整條鏈上之胺的碎片(例如Janus Green B)。範例環氧化物包含但不限於表鹵醇(epihalohydrine)(像是表氯醇、表溴醇)及聚環氧化物化合物。具有藉著含醚鍵聯連結在一起之二或更多環氧化物部份(moieties)的聚環氧化物化合物可特別具有用處。一些整平劑化合物為聚合的，但其它者卻否。範例聚合整平劑化合物包含但不限於聚乙基亞胺、聚醯胺基胺、及胺與不同氧環氧化物或硫化物之反應產物。非聚合物整平劑之範例為6-巰基-己醇。另一範例整平劑為聚乙烯吡咯啶酮(PVP)。
底部向上填充
在底部向上填充機制中，電鍍表面上的凹陷特徵部傾向於以金屬從特徵部的底部往頂部、且從特徵部的側壁向內朝中心填充。重要的是控制特徵部內及場域中的沉積速率，俾以達成均勻的填充且避免將孔隙併入特徵部中。上述三類添加物在完成底部向上填充中具有益處，各自發揮功能而選擇性地增加或減少基板表面的極化。
在將基板浸入電解液中以後，抑制劑吸附到基板表面上，尤其是像場域的顯露區域。在初始之電鍍階段，凹陷特徵部的頂部及底部之間在抑制劑濃度上具有實質上的差異。此差異係由於抑制劑分子之相對大的尺寸及其相應之緩慢的輸送性質而存在。在此相同的初始電鍍時間中，據信加速劑以低、實質上均勻的濃度累積在整個電鍍表面各處，包含特徵部的底部及側壁。因為加速劑比抑制劑更快速地擴散進入特徵部，特徵部內(尤其是在特徵部底部)之加速劑：抑制劑的初始比例相對地高。特徵部中相對高的加速劑：抑制劑之初始比例促進從特徵部底部向上及從側壁向內的快速電鍍。同時，場域中的初始電鍍速率係由於加速劑：抑制劑之較低比例而相對地低。因此，在初始電鍍階段中，電鍍在特徵部內發生得相對較快且在場域中發生得相對較慢。
隨著電鍍繼續進行，特徵部填充著金屬，且特徵部內的表面積減少。由於減少的表面積及實質存留在表面上的加速劑，特徵部內加速劑的局部表面濃度隨著電鍍繼續進行而增加。此特徵部內增加的加速劑濃度幫助維持益於底部向上填充的差異化電鍍速率。
在電鍍的後期階段中，特別是當過度覆蓋物沉積時，加速劑可能不合意地累積在若干區域中(例如在所填充之特徵部上方)，造成局部快於想望的電鍍。可使用整平劑以抵消此效應。整平劑的表面濃度在表面之顯露區域(亦即並非在凹陷特徵部內)及對流最盛處為最高。據信在若無整平劑會以大於在沉積物上其它位置者之速率而電鍍的表面區域，整平劑取代加速劑、增加局部極化、並減少局部電鍍速率。換言之，整平劑至少部份傾向於減少或去除在表面之顯露區域(特別是在突出的結構)之加速化合物的影響。在沒有整平劑的情況下，特徵部可能傾向於過填充且產生凸塊。因此，在底部向上填充電鍍的後來階段中，整平劑在產生相對平坦的沉積物中具有益處。
抑制劑、加速劑、及整平劑的共同使用可容許特徵部在沒有孔隙的情況下從底部向上且從側壁向內地受到填充，同時產生相對平坦的沉積表面。添加物化合物的確切特性/組成通常被添加物供應商做為營業祕密所持有，因此，關於這些化合物之確切本質的資訊並非公開可得。
電鍍技術及程序考量
用於填充鑲嵌內連線的典型電鍍浴通常包含相對高的銅正離子濃度(例如40g/L)。由於較高的銅濃度造成可在電鍍期間使用的較高限制電流，因此將高銅濃度理解成具有益處。由於較高的電流增加電鍍速率且因而減少處理時間，因此將較高的電流視為具有益處。更甚者，假如銅濃度過低，電解液可能遭遇到銅耗盡，造成顯著的填充缺陷。當銅往電鍍表面之質量傳送在給定電流下過低時(例如當銅濃度過低或是當電解液不夠紊亂時)，在電鍍表面上不具有足夠的銅以維持還原反應。反而是，必須發生寄生反應以維持供應到基板的電流。舉例來說，電解液本身可在電鍍介面開始分解並產生氣體，在基板上造成顯著非均勻的電鍍及瘤狀生長。
當利用這些高銅電解液來電鍍時，小型特徵部傾向於頗為快速地(例如在1到2秒內)填滿。由於填充小型特徵部的時間範圍係如此短暫，因此所致的填充經常包含缺陷、或者在其它方面為非均勻。舉例來說，由於用以沉積銅晶種層之物理氣相沉積(PVD)程序的本質，晶種厚度並非均勻地分佈，尤其是在沿著特徵部之側壁的區域中。在一些區域中，晶種層可薄到使晶種變得不連續，其可能在後續的快速沉積期間造成側壁孔隙的形成。
如所指出，在高銅電解液中，浸漬時間經常為總特徵部填充時間的顯著部份。因此，非均勻度可能由於當晶圓前緣接觸電解液時及當晶圓後緣接觸電解液時之間的時間差而引入。晶圓經常以偏離水平之角度浸漬，俾以使氣泡的形成減至最低。為了減少由晶圓完全浸漬所花時間而引入的非均勻度，會希望減少凹陷特徵部中的電鍍速率，特別是在浸漬期間。低銅電解液的使用增加晶種層的極化，從而在不需要強大電性偏壓的情況下保護晶種層免於溶解。因此，低銅電解液在沒有快速電鍍的情況下容許晶種層的保護。非均勻度便減少。
再者，於高銅電解液的情況下所需要之短暫的特徵部填充時間 範圍可能造成不佳的填充表現，因為在浸漬期間，短暫的時間範圍與底部向上填充機制不共容，底部向上填充機制需要一些時間讓有機添加物到達並吸附在上述相關位置的基板表面上。做為特定範例，當(複數)加速劑化合物在實質的沉積開始之前沒時間到達並吸附在特徵部之底部表面上時，將損及底部向上填充機制，且特徵部填充可能會不佳。處理此疑慮的一方法為在電解液中使用高濃度之加速劑。然而，高加速劑濃度在特定應用中可能並非合意，且為了降低成本，使用低濃度之這些添加物通常具有優勢。在此之實施例藉由以下方式來處理底部向上填充時間範圍的課題：在低銅離子濃度且因而在低電流密度下電鍍，達成尤其是針對小型特徵部之較緩慢的填充時間範圍。較長的填充時間範圍容許有機添加物具有足夠的時間以在浸漬期間及實質上的沉積發生之前擴散或者以其它方式行進到其適當的位置、吸附在基板表面上、並促進底部向上填充。在若干實施例中，加速劑的濃度少於約每公升20毫克、或少於每公升10毫克。
為了增加電鍍發生於其中的時間範圍，希望在電鍍期間有較低的電流密度。較低的電流密度亦可展現較高的底部向上填充效率。圖1顯示具有400Å晶種層之100nm溝槽在介於1及4安培之恆定電流、固定之通過電荷量下的部份填充。在較低電流下所電鍍的溝槽係由於增加的底部向上填充效率而較為填滿。然而，較低電流密度造成銅晶種層的較快溶解，導致側壁孔隙。針對在習知電解液中的無孔隙填充所要求的最小電流密度仍然過高而無法容許良好的程序控制(亦即電鍍發生得太快而無法達成可再現、無缺陷的填充)。
典型的電鍍浴及方法經常造成銅晶種層在基板初次浸入電解液中時一定程度上的溶解/腐蝕。此溶解可能在沉積物中造成孔隙或其它缺陷/非均勻度。晶種溶解之課題對於薄的晶種層而言尤其具有問題，因為薄層比厚層更易被溶解。為了達到更高效能的積體電路，積體電路之特徵部的許多者係以更小的特徵部尺寸及更高的構件密度而製造。隨著工業朝向更小的特徵部推進，晶種層變得越來越薄，以避免在特徵部底部可適當被填充之前將特徵部頂部「夾止(pinching off)」。例如，在一些鑲嵌處理中，在2X-nm節點特徵部上的銅晶種層可薄到50Å以下。技術挑戰隨著更小的特徵部尺寸而浮現在製造實質上無孔隙或缺陷的金屬晶種層及金屬內連線方 面。
用於保護銅晶種層的一技術為增加基板-電解液介面之過電位。過電位可以不同方式而增加。
舉例來說，使用較強的抑制劑或較高濃度的抑制劑會造成較高的過電位。遺憾地，抑制劑傾向於在稱為霧點之門檻溫度以上形成可見的聚集。這些聚集由於其可附著在基板表面而造成顯著的沉積缺陷。雖然霧點為聚集變得可見之溫度，但是據信聚集在低於霧點的溫度便開始形成。因此，沉積程序必須在明顯低於特定電解液之霧點的溫度(例如20℃或更低)運作。較強的抑制劑傾向於具有非常低的霧點(例如對於與現存「中等強度」之商用抑制劑相比具有超過20mV之較高過電位的專屬抑制劑而言為27℃)。更甚者，較高濃度的抑制劑造成較低的霧點(亦即，越多抑制劑存在於溶液中，越容易在較低溫度形成聚集)。因此，儘管帶有強力抑制劑或高濃度之弱至中等抑制劑的電解液可展現良好的填充表現，但是其通常無法針對10-20nm之小型特徵部而用於習知的電鍍方法，因為其將電解液的霧位準降低到無法接受的低溫。
儘管可將抑制劑稱為「弱」或「強力」，應理解這些用語係相對的且可隨著時間而改變。隨著工業發展，創造出更強力的抑制劑，而習慣上被視為「強力」的抑制劑現在可能被認為是「中等」或甚至「弱」。目前，可將從Enthone可得的Excel抑制劑認為是強力抑制劑，而可將亦從Enthone可得的Extreme Plus抑制劑認為是中等抑制劑。
圖3顯示三電解液的過電位且說明過電位可藉由使用帶有低銅及低酸濃度之電解液而增加。在上部區塊中，電解液不含有機添加物，而在下部區塊中，存在著有機添加物(6mL/L Excel加速劑及4mL/L的Excel抑制劑)。過電位係藉由銅塗覆之鉑旋轉碟電極(RDE)及Hg/HgSO4參考電極之間的定電流(galvanostatic)極化而量測。0.66μm的銅薄層係在無有機添加物的電解液中電鍍在鉑電極上。接著將電極浸入待測浴中，並以銅片做為對應電極。銅塗覆之鉑RDE及參考電極之間的電壓受到監控，同時在10mA/cm2的電流密度下使電極以100RPM旋轉。過電位係相對於開路電壓而表示，開路電壓為在無電流通過時銅電鍍之鉑RDE及Hg/HgSO4參考電極之間的電壓。
三受測電解液皆為硫酸銅溶液。第一溶液為40g/L Cu2+、10g/L酸、及50ppm Cl-之基線溶液。第二溶液為10g/L Cu2+、10g/L酸、及50ppm Cl-之低銅/高酸溶液。第三溶液為10g/L Cu2+、5g/L酸、及50ppm Cl-之低銅/低酸溶液。如在此所用，「低」及「高」濃度係相對於彼此而比較。換言之，雖然將10g/L酸稱為「高酸」溶液，應理解10g/L並非絕對意義上的高酸溶液，反而是相較於5g/L酸溶液而言為高。
在無有機添加物存在的情況下(圖3，上部區塊)，低銅/高酸溶液的使用使過電位增加約30mV，而低銅/低酸溶液的使用進一步使過電位增加約另外20mV。在有機添加物存在的情況下(圖3，下部區塊)，低銅/高酸溶液的使用使過電位增加約50mV，且低銅/低酸溶液的使用進一步使過電位增加約另外50mV。因此，與習知的電鍍溶液相比，低銅、低酸電解液的使用在添加物存在時可使過電位增加約100mV。此過電位的增加大於藉由使用強力抑制劑配方或改變給定電解液中的抑制劑濃度所通常達成的增加(例如約10到20mV之典型的增加)。具有優勢地，低銅電解液並未增加通常發生在使用強力鹵離子(例如溴離子)或高濃度之較弱鹵離子時的膜雜質。
由於低銅濃度電解液在給定之電流密度下展現較高的過電位(較強力的極化)，因此銅晶種的溶解在給定電流密度下亦較為緩慢。由於較低的晶種溶解速率，可使用較低的電流密度而不造成側壁孔隙。較低的電流密度容許電鍍發生地較緩慢，在更具再現性的程序中造成帶有較少缺陷的較佳填充。
低銅、較高過電位的電解液提供若干在此更詳加探究之顯著的電鍍益處。首先，較高的過電位在給定電流密度下提供較佳的晶種保護。較佳的晶種保護對於帶有薄晶種(例如比約100Å更薄)之小型特徵部(例如10-20nm節點)具有益處，否則該晶種可在電鍍期間溶解，造成填充缺陷。
接下來，較高的過電位促進銅晶種上較高的成核密度。高成核密度對於薄晶種而言(特別是可能具有些微/不連續晶種覆蓋者)尤其具有益處。如以上所提及，由於用以沉積晶種層之PVD程序的本質，薄的晶種可能在基板表面上具有不連續的覆蓋。晶種覆蓋上的不連續傾向於發生在特徵部的側壁上。然而，改良之晶種保護及高成核密度的結合使電鍍能夠於 沒有側壁孔隙形成的情況下、或者至少於帶有比隨習知方法所出現者更少/更小之孔隙的情況下發生在帶有薄晶種的小型特徵部中。更甚者，在低銅濃度下的高過電位在比於習知電解液中電鍍時所通常使用者更低的電荷密度下促進高成核密度。高成核密度促進形成連續銅膜而非具有銅島之不連續銅膜。
使用低銅電解液的另一優點為其可促進橫跨密集特徵部之圖案的均勻填充。當許多特徵部係在晶圓上定位在彼此附近，習知的電解液經常在特徵部之間造成非均勻的填充。隨著電解液流到基板表面上各處，存在於電解液中的有機添加物吸附在特徵部內及場域中兩者的表面上。在電解液流動路徑中相對上游的特徵部可能因此遭遇到較高濃度的添加物，而在相對下游的特徵部可能遭遇到較低濃度的如此添加物。
抑制劑的活性在特定之門檻抑制劑濃度達到極大，在此將該門檻抑制劑濃度稱做飽和點或抑制劑飽和點。在飽和點以上的濃度，額外的抑制劑對於在固定電流密度之過電位具有非常小的效果或不具效果。對於電解液而言，希望在電鍍之初始階段期間於基板表面上的所有位置接近或在抑制劑飽和點以上。因此，由流動方向(上游相對於下游)及/或圖案密度所造成的抑制劑濃度差異對於過電位或銅沉積速率具有微小的衝擊或不具衝擊。假如基板上的一位置(例如上游位置)遭遇到在飽和點以上的抑制劑濃度，且基板上的另一位置(例如下游位置)遭遇到在飽和點以下的抑制劑濃度(較低的抑制劑濃度為抑制劑較快吸附到晶圓表面之上游位置上的結果)，添加物濃度/吸附速率的差異可導致上游及下游特徵部之間的非均勻填充。此相同的現象亦導致座落在密集特徵部區域內之特徵部之間相對於較為隔離之特徵部之間的填充差異。抑制劑飽和點隨著電解液中增加的銅離子濃度而增加。因此，在帶有較低銅離子濃度的溶液中，抑制劑的飽和點較低，且抑制劑濃度較容易在電鍍之初始階段期間在所有位置維持在飽和點以上。
圖4顯示晶圓上三位置(上游緣(LL、402)、中心(C、404)、及下游緣(UR、406))之20nm技術節點(亦即2X-nm特徵部)在三不同的銅濃度(20、30及40g/L銅離子)下電鍍時的填充分率。電解液的其它成份及添加物濃度對於所有三電解液而言皆相同。填充分率代表在沉積期間以銅填充 的特徵部分率。填充分率可與填充速率相關。在具有40g/L銅離子之電解液中電鍍的特徵部在填充分率上顯示出最寬的變異。對於在具有30g/L銅離子之電解液中電鍍的特徵部而言，填充分率之均勻度稍微增加；而對於在具有在20g/L之最低銅離子濃度的電解液中電鍍的特徵部而言，均勻度為最佳。在低銅條件下，在上游緣的填充分率為下游緣所見者之85%，明顯比在40g/L之銅離子條件更為均勻，在40g/L之銅離子條件中，上游緣的填充分率僅為下游緣所見者之約50%。對於每一組特徵部而言，與上游緣(402)相比，在下游緣(406)具有朝向較高填充分率的大致趨勢。此可能為吸附添加物之不同表面濃度的結果。
再者，低銅電解液由於其增加電解液中抑制劑的霧點而具有益處。如以上所討論，抑制劑在若干溫度以上形成聚集。聚集變得可見的溫度被稱為霧點，然而據信如此聚集在低於霧點的溫度便開始形成。聚集造成顯著的電鍍缺陷，且因此電鍍應發生在明顯低於電解液之霧點的溫度(例如20℃以下)。因低銅電解液之使用所造成的霧點上之增加是顯著的。舉例來說，當銅濃度在硫酸銅電鍍浴中從40減少到5g/L時，2%(vol/vol)之抑制劑溶液的霧點可增加約25℃。因此，可透過低銅電解液的使用將聚集缺陷顯著減少或去除。增加之霧點亦使使用強力抑制劑(或較高抑制劑濃度)變得可能，強力抑制劑(或較高抑制劑濃度)係由於其低霧點而無法用於較高的銅電解液中。再者，藉著增加抑制劑/電解液的霧點，可針對電鍍使用更寬廣的程序溫度範圍。具體地，電鍍可發生在比以其它方式在習知電鍍溶液中可接受者更高的溫度。
表1列舉二電解液中之2%(vol/vol)商用抑制劑(來自Enthone的Extreme Plus)溶液的霧點。習知之高銅、高酸電解液的霧點為35℃。低銅、低酸電解液的霧點高出25℃、為60℃。據信所有的抑制劑在帶有低銅離子濃度的電解液中會展現類似增加的霧點。
使用低銅、低酸電解液的額外益處為減少來自終端效應的衝擊。當電鍍開始時，在晶圓邊緣(晶圓連接到電源處)及其中心之間具有顯著的電位降。電位上的差異造成在初期電鍍階段期間邊緣上較快的電鍍及在基板中心較慢的電鍍。所致的膜通常為邊緣厚及中心薄，意味著在晶圓上的不同區域之間可能具有顯著的電鍍非均勻度。然而，當使用低銅、低酸電解液時，終端效應的衝擊係由於電解液之較高阻抗/較低導電度而減少。由於較低之電解液導電度(至少部份起因於較低之酸濃度)，起因於阻抗性晶種之晶圓邊緣及中心之間的電壓降變得較不顯著。終端效應在設計電鍍系統時為重要的考量，且隨著工業由300過渡到450mm晶圓甚至會變得更加重要。再者，隨著更薄的晶種層被用以迎合更小的特徵部，終端效應係由於較薄的晶種層展現較高的片阻抗而越形重要。
利用低銅電解液的電鍍方法
在此實施例中所用的電解液可包含銅離子、酸、水、鹵離子、及像是抑制劑、加速劑、及整平劑之有機添加物。電解液的組成係於底下更詳加描述。沉積期間的電解液溫度可介於約25-40℃之間(例如30℃)，俾以達成合理的電鍍速率及溫度控制。
在一些實施例中，在晶圓進入電解液之前施加恆定電位到晶圓，俾以在晶圓首次進入電解液時避免晶種的溶解或腐蝕。恆定電位進入係進一步描述於2003年4月22日所審定、且在此併入做為參考之美國專利第6,551,483號。在其它實施例中，電位在初始浸漬時期期間為動態的。大致而言，在進入期間希望有高電位，俾以提供較佳的晶種保護，特別是在使用薄的銅晶種層之情況下。在進入階段期間，銅之電鍍為保形的(亦即銅的沉積速率在像是場(field)、特徵部之側壁及底部的所有位置皆相同)。在習知的方法中，在進入電位過高、或電位施加過久的情況下，特徵部內部過度的保形電鍍可能導致接縫孔隙。然而，低銅電解液容許高電位進入，又由於可使用較低之電流密度而不會在基板之特徵部內部造成過度的保形電鍍。在給定質量傳送速率下支持特定電解液中的電鍍所要求之最小電流密度係正比於總體溶液之銅濃度。後接低電流密度下在低銅電解液中電鍍的高恆定電位進入電壓提供較佳的晶種保護、填充效率及均勻度、及程序 一致性。
當與習知的電解液一起使用時，定電位之晶圓進入可能導致橫跨晶圓的非均勻膜粗糙度。當晶圓以固定電位進入電鍍溶液時，晶圓前緣經常遭遇到相較於晶圓的其餘部分而言高的初始電流密度。更甚者，前緣係首先被「濡濕」，意味著其比晶圓的其餘部分先吸附有機添加物。此電流密度及/或添加物吸附時間上的差異可造成橫跨晶圓之非均勻膜粗糙度。膜粗糙度可透過與混濁度訊號(例如在像是SP2之KLA-Tencor量測工具上所收集的混濁度訊號)的關聯而分析，此於在此併入做為參考、2007年10月23日所公告之美國專利第7,286,218號中進一步討論。
圖5顯示400Å晶種層上的電鍍膜之原子力顯微鏡(AFM)方均根(RMS)粗糙度及混濁度訊號之間的關聯曲線。電鍍膜厚在5到120nm之間的範圍內。電鍍浴包含來自二不同化學品販售商之不同添加物套裝組。用於電鍍中的電解液具有40g/L的銅離子濃度，且據信銅離子濃度並不影響AFM RMS粗糙度及混濁度訊號之間的關聯。如在此分析中所使用，較高的混濁度值對應到較粗糙的膜。
圖6顯示透過PVD沉積在400Å晶種層上之二50Å膜的混濁度圖及直方圖。圖6的上部區塊對應到在習知的高銅電解液中所電鍍的膜，該高銅電解液包含40g/L Cu2+、10g/L酸、50ppm Cl-、12ml/L加速劑、4ml/L抑制劑及4ml/L整平劑。圖6的下部區塊對應到在低銅電解液中所電鍍的膜，該低銅電解液包含5g/L Cu2+、10g/L酸、50ppm Cl-、3ml/L加速劑、2ml/L抑制劑及1ml/L整平劑。應注意在此所用之不同添加物濃度可在混濁度值及均勻度上具有一些影響。添加物濃度通常係針對特定想望之填充而最佳化，且如此最佳化之添加物濃度對於不同電解液而言亦不相同。因此，在此所示的比較亦可能包含來自銅陽離子及電解液添加物之間交互作用的效應。進入速度為200mm/s(在z方向上、垂直於晶圓表面)、於150RPM之旋轉速度。定電位進入之電壓為0.5V，且在0.1s的啟動延遲時間之後施加1A的電流。值得注意的是，相較於在高銅電解液中所電鍍的膜，在低銅電解液中所電鍍的膜具有較緊密的混濁度訊號分佈，且混濁度訊號在較低的值達到極大。此意味著低銅電解液造成較平滑、較均勻的膜。基於圖5中的關聯曲線，在低銅及高銅電解液中所電鍍的膜之膜粗糙 度分別為約2-3nm及2-5nm。儘管並不希望受任何理論所束縛，但據信膜粗糙度之均勻度上的改善可藉由在初始晶圓進入期間於給定電位下較低的電流密度或沉積速率而造成。
於在此的許多實施例中，在初始的浸漬時期之後，基板係在特徵部被填充時以相對低的恆定電流或電流密度而電鍍。舉例來說，基板可在此填充階段以介於約0.5-5mA/cm2之間的電流密度而電鍍。在一些情況中，在此填充階段期間的電流密度為約5mA/cm2以下、或約3mA/cm2以下。在若干實施例中，在此填充階段期間的電流密度較高，例如約10mA/cm2以下。為了避免(尤其是在相對較高之電流密度下)特徵部內的銅耗盡，高質量傳送速率在填充階段期間具有益處。較高的質量傳送速率可藉由增加電解液的流率、以及藉由增加電極之旋轉速度而達成，增加電極之旋轉速度增加往基板表面的對流。質量傳送速率應大致上夠高，使得電鍍反應係受動力學所控制，而非受質量傳送所控制。在若干實施例中，電流或電流密度可隨著時間為動態的。許多合適的電鍍程序或系統可用以執行在此所述之實施例。如此程序及系統之範例係描述於以下之美國專利及美國專利申請案中，每一者皆在此整體併入做為參考：美國專利第6,333,275號及8,308,931號、及2010年3月19日所提申、題名為「Electrolyte Loop with Pressure Regulation for Separated Anode Chamber for Electroplating System」之美國專利申請案第61/315,679號。
在電鍍完成之後，可將基板從電解液中移除、潤洗、乾燥並針對進一步使用而處理。
圖7顯示根據在此所述實施例之電鍍銅的方法範例700。電鍍程序可被分成以下基本階段：浸漬、填充、過度覆蓋及移除。在開始於區塊701的浸漬階段中，將負偏壓施加至晶圓。在區塊703中，將受偏壓之晶圓以具角度之位向浸入低銅濃度的電解液中。取決於晶種厚度，晶圓以介於約1-2V之間的高恆定電流進入電鍍浴中。當晶種較薄或當晶種的片阻抗較高時可施加較高的電位。晶圓以相對於電鍍溶液表面之一角度(例如2-4度)進入電鍍浴，以避免將空氣泡困在晶圓表面上。進入角度可為固定的，或者其可在晶圓變成浸漬得更加完全時為動態的。晶圓在浸漬期間的垂直速度可介於約5-300mm/s之間、介於約5-200mm/s之間、或在若干實 施例中介於約100-300mm/s之間。為了達成橫跨晶圓之均勻的初始電鍍，垂直速度應為相對快，但不應快到造成起因於噴濺之缺陷的問題。可將電極的旋轉速度最佳化，使得(1)在定電位進入期間在高進入電壓下具有低的限制電流、及(2)橫跨晶圓之均勻的初始電鍍速率。在具有低限制電流的情況中，低旋轉速度通常具有益處，而高旋轉速度通常對於促進橫跨晶圓之均勻的初始電鍍具有益處。因此，應將電極之進入旋轉速度設定在中介位準，例如介於約30-120RPM之間。在初始浸漬階段期間之電鍍溶液的流率可為相對低(例如介於約3-6LPM)。在晶圓完全浸入電鍍浴之後，將晶圓設定到0的傾斜角。
在區塊705的填充階段期間，基板上的特徵部經歷在此所述之底部向上填充。在填充階段期間的電流密度可為相對低(例如介於約0.5-5mA/cm2)。再者，在填充階段期間的質量傳送速率可為相對低，以避免使整平劑擴散進入特徵部。舉例來說，電解液的流率在此階段期間可為約6LPM。電極之旋轉速度在填充階段期間可為相對低(例如介於約12-30RPM)。
在特徵部被填充之後，過度覆蓋階段發生在區塊707。在過度覆蓋階段期間，施加較高的電流及/或電流密度(例如介於約10-15mA/cm2)，並使用較高的質量傳送速率(例如介於約12-20LPM之間的電解液流率、及介於約60-120RPM之電極旋轉速度)。接下來在區塊709，可將晶圓從電解液中移除。在區塊711，可選地可將晶圓潤洗、乾燥並針對進一步使用而處理。接下來在區塊713，將晶圓平坦化以移除過度覆蓋物。操作711及713可以任一順序而發生。
圖8顯示在雙成份電鍍溶液、於三不同電解液組成中所電鍍之48nm溝槽(亦即特徵部)的填充。「雙成份電鍍溶液」意味著電解液包含加速劑及抑制劑兩者。圖8之左方區塊對應到在具有40g/L Cu2+、10g/L酸、50ppm Cl-、6ml/L加速劑、4ml/L抑制劑之高銅/高酸電解液中所填充的溝槽。中間區塊對應到在具有5g/L Cu2+、10g/L酸、50ppm Cl-、3ml/L加速劑、2ml/L抑制劑之低銅/高酸電解液中所填充的溝槽。右方區塊對應到在具有5g/L Cu2+、5g/L酸、50ppm Cl-、3ml/L加速劑、2ml/L抑制劑之低銅/低酸電解液中所填充的溝槽。每一組溝槽係於一燒杯中以相較於 Hg/HgSO4參考電極之1V的定電位進入而電鍍0.15秒，後接在3mA/cm2之恆定電流密度下電鍍。電極在電鍍期間的旋轉速度為100RPM。在高銅/高酸溶液中填充的溝槽(圖8、左方區塊)顯示帶有顯著之接合孔隙缺陷的保形電鍍，而在低銅溶液中填充的溝槽(圖8、中心及右方區塊)並未顯示如此缺陷。低銅電解液的使用實質上減少見於特徵部中之電鍍缺陷的數量及嚴重性，且似乎已經將如此缺陷完全移除。
電解液的組成
在此揭露實施例中所用的電解液可包含銅離子、酸、水、鹵離子、及像是抑制劑、加速劑及整平劑之有機添加物。電解液中的銅離子(Cu2+)濃度為介於約1-10g/L之間。在若干實施例中，銅離子濃度為約20g/L以下、約10g/L以下、或約5g/L以下。在一些情況中，銅離子濃度介於約4-10g/L之間。銅離子係通常以銅鹽類的形式而提供。範例銅鹽類包含但不限於硫酸銅、甲磺酸銅、焦磷酸銅、丙磺酸銅...等。在此所引用銅離子濃度僅包含銅陽離子的質量而並未包含任何相關聯之陰離子的質量。電解液中酸的濃度可少於約10g/L酸。在一些情況中，酸的濃度為介於約2-15g/L酸之間，儘管在若干實施例中，該濃度係限制在介於約5-10g/L之間。本發明之其它實施例可利用15g/L以上的酸濃度。範例酸包含但不限於硫酸及甲磺酸。酸會解離成陽離子及陰離子，且陰離子通常為與形成自銅鹽類之陰離子相同的物種。在此所引用的酸濃度包含溶液中的氫陽離子及相關聯之陰離子兩者的質量。可改變酸濃度以改變電鍍浴的導電度。為了如上述增加電解液的極化，低酸電解液可進一步具有益處，因為其使用較少的酸(減少成本)、使用上較安全、且在電鍍設備上較不苛求(隨著時間造成較少的設備損害)。
在此使用的電解液一般而言為液態且通常包含鹵離子。範例鹵離子包含但不限於氯離子、溴離子、碘離子、及其組合。據信鹵離子做為橋樑以協助有機添加物在銅表面上的吸附而達成特徵部的底部向上填充。鹵離子濃度可具有介於約10-100ppm之間(例如約50ppm)的範圍。在若干實施例中，電解液的氧位準少於約1-2ppm，俾以使電解液中的晶種氧化/腐蝕減至最低。
接下來，電解液可包含像是抑制劑、加速劑及/或整平劑之有機 添加物。這些添加物之功能、交互作用及特性的詳細描述係包含於以上。電解液中之有機添加物的濃度可具有介於約10-500mg/L之間的範圍。此濃度對應到添加物中活性成份的質量且並不包含非活性成份的質量。與習知的電鍍電解液相比，低銅電解液的使用容許電鍍發生在相對低的抑制劑濃度。在若干實施例中，抑制劑的濃度為介於約50-200ppm之間、介於約50-300ppm之間、或在約200ppm以下。由於抑制劑濃度為相對低，電解液會傾向於具有相對高的霧點。在一些實施例中，電解液的霧點為介於約40-100℃之間、介於約50-100℃之間、或介於約60-100℃之間。
根據在此實施例之電解液組成的三範例係顯示於表2。這些組成僅針對範例性目的而包含，且不應被解讀成具限制性。
電鍍用設備
許多設備配置可根據在此所述實施例而使用。一範例設備包含抓斗夾具，其密封晶圓遠離電鍍溶液之背側，同時容許電鍍在晶圓的面上進行。抓斗夾具可經由以下方式支撐晶圓：例如經由定位在晶圓斜角範圍的密封部、或藉由像是施加在晶圓背部的真空搭配施加在斜角附近的密封部之方法。
抓斗夾具應以容許良好的晶圓電鍍表面濡濕之方式進入浴。基板濡濕的品質係受到複數變因所影響，該複數變因包含但不限於抓斗旋轉 速度、垂直進入速度、及抓斗相對於電鍍浴之表面的角度。這些變因及其效應係於在此併入做為參考之美國專利第6,551,487號中進一步討論。在若干實施例中，電極旋轉速率為介於約5-125RPM，垂直進入速度為介於約5-300mm/s之間、且抓斗相對於電鍍浴之表面的角度為介於約1-10度之間。針對特定應用將這些變因最佳化的目標之一為藉由將空氣完全從晶圓表面驅逐而達成良好的濡濕。
在此揭露的電沉積方法可參照不同電鍍工具設備而描述，且可在不同電鍍工具設備的背景下而執行。可根據在此實施例而使用的電鍍設備之一範例為Lam Research Sabre工具。電沉積(包含基板浸漬)及在此所揭露之其它方法可在形成更大電沉積設備之構件中而執行。圖9顯示範例電沉積設備之頂視示意圖。電沉積設備900可包含三分開的電鍍模組902、904、及906。電沉積設備900亦可包含針對不同程序操作而配置之三分開的模組912、914、及916。舉例來說，在一些實施例中，模組912、914、及916之一或更多者可為旋轉潤洗乾燥(SRD)模組。在其它實施例中，模組912、914、及916之一或更多者可為電填充後模組(PEM)，各自配置成在基板受到電鍍模組902、904、及906之一者處理之後執行像是基板之邊緣斜角移除、背側蝕刻、及酸清洗的功能。
電沉積設備900包含中央電沉積腔室924。中央的電沉積腔室924為一腔室，其容納用作電鍍模組902、904、及906中電鍍溶液的化學溶液。電沉積設備900亦包含可儲存並供應用於電鍍溶液之添加物的給劑系統926。化學品稀釋模組922可儲存並混合要用做蝕刻劑的化學品。過濾及泵送單元928可過濾供中央電沉積腔室924用的電鍍溶液並將其泵送至電鍍模組。
系統控制器930提供操作電沉積設備900所需的電子及介面控制。系統控制器930(其可包含一或更多實體或邏輯控制器)控制電鍍設備900的性質之一些者或整體。系統控制器930通常包含一或更多記憶體裝置及一或更多處理器。處理器可包含中央處理單元(CPU)或電腦、類比及/或數位輸入/輸出連接、步進馬達控制器板、及其它類似的構件。用於執行如在此所述之適當控制操作的指令可在處理器上執行。這些指令可被儲存在與系統控制器930相關聯之記憶體裝置，或是其可透過網路而提供。在若 干實施例中，系統控制器930執行系統控制軟體。
電沉積設備900中的系統控制軟體可包含用於控制時間點、電解液成份之混合(包含一或更多電解液成份的濃度)、入口壓力、電鍍槽壓力、電鍍槽溫度、基板溫度、施加到基板及任何其它電極之電流及電位、基板位置、基板旋轉、及藉由電沉積設備900所執行之特定程序的其它參數。系統控制邏輯亦可包含用於在調整成適於低銅濃度電解液及與其相關聯之高過電位的條件下而電鍍的指令。舉例來說，可將系統控制邏輯配置成在底部向上填充階段期間提供相對低的電流密度及/或在過度覆蓋階段期間提供較高的電流密度。亦可將控制邏輯配置成在電鍍期間提供若干位準之往晶圓表面的質量傳送。舉例來說，可將控制邏輯配置成控制電解液流以確保電鍍期間往晶圓的足夠質量傳送，使得基板不會遭遇銅耗盡的情況。在若干實施例中，控制邏輯可操作成在電鍍程序的不同階段提供不同位準的質量傳送(例如在底部向上填充階段期間比在過度覆蓋階段期間更高的質量傳送、或在底部向上填充階段期間比在過度覆蓋階段期間更低的質量傳送)。再者，可將系統控制邏輯配置成使一或更多電解液成份之濃度維持在此處所揭露範圍之任一者以內。做為一特定範例，可將系統控制邏輯設計或配置成使銅離子濃度維持在介於約1-10g/L之間。可將系統控制邏輯以任何適合的方式加以配置。舉例來說，可撰寫不同的程序工具構件次程式或控制物件以控制實現不同的程序工具程序所需的程序工具構件的操作。系統控制軟體可以任何合適的電腦可讀程式語言而編碼。亦可將邏輯實施成可程式化邏輯元件(例如FPGA)、ASIC、或其它適合媒介中的硬體。
在一些實施例中，系統控制邏輯包含用於控制上述不同參數的輸入/輸出控制(IOC)排序指令。舉例來說，電鍍程序的每一階段可包含由系統控制器930所執行的一或更多指令。用於設定浸漬程序階段之程序條件的指令可包含在相應的浸漬配方階段。在一些實施例中，電鍍配方階段可依序安排，使得電鍍程序階段的所有指令可與該程序階段同時執行。
在一些實施例中，控制邏輯可被分成像是程式或程式片段的不同部份。針對此目的之邏輯部份的範例包含基板定位部份、電解液組成控制部份、壓力控制部份、加熱器控制部份、及電位/電流電源控制部份。
在一些實施例中，可具有與系統控制器930相關聯之使用者介 面。使用者介面可包含顯示螢幕、設備及/或程序條件之圖形化軟體顯示、及像是指向裝置、鍵盤、觸控螢幕、麥克風...等使用者輸入裝置。
在一些實施例中，藉由系統控制器930所調整的參數可相關於程序條件。非限制性的範例包含浴條件(溫度、組成、及流率)、在不同階段之基板位置(旋轉速率、線性(垂直)速度、自水平起的角度)...等。這些參數可以配方的形式提供給使用者，配方可利用使用者介面而輸入。
用於監控程序的訊號可藉由系統控制器930的類比及/或數位輸入連接從不同的程序工具感測器而提供。控制程序用的訊號可輸出在程序工具的類比及數位輸出連接上。可受監控之程序工具感測器的非限制性範例包含質流控制器、壓力感測器(像是壓力計)、熱電偶、光學位置感測器...等。經適當編程的回饋及控制演算法可與來自這些感測器的數據一起使用以維持程序條件。
在一實施例中，指令可包含將基板插入晶圓固持器中、使基板傾斜、在浸漬期間對基板施加偏壓、且在基板上電沉積含銅結構。
轉移工具940可從像是卡匣942或卡匣944之基板卡匣選定基板。卡匣942或944可為前開式晶圓傳送盒(FOUP)。FOUP為一殼體，其設計成將基板穩固且安全地固持在受控制的環境中且容許基板被移除，以供藉由裝配有適當負載埠及機器人搬運系統的工具而處理或量測。轉移工具940可使用真空附接或一些其它的附接機制而固持基板。
轉移工具940可與晶圓搬運站932、卡匣942或944、傳送站950、或對準器948形成介面。從傳送站950，轉移工具946可取用基板。傳送站950可為槽孔或位置，轉移工具940及946可在不經過對準器948的情況下從該槽孔或位置傳送晶圓或將晶圓傳送到該槽孔或位置。然而，在一些實施例中，為了確保基板在轉移工具946上係適當地對準以供精確供應到電鍍模組，轉移工具946可利用對準器948將基板加以對齊。轉移工具946亦可將基板供應到電鍍模組902、904、或906之一者、或針對不同程序操作而配置的三分開之模組912、914、及916之一者。
根據上述方法之程序操作的一範例可進行如下：(1)在電鍍模組904中將銅電鍍到基板上以形成含銅結構；(2)在模組912內的SRD中將基板潤洗及乾燥；及(3)在模組914中進行邊緣斜角移除。
配置成容許基板經過排序的電鍍、潤洗、乾燥、及PEM程序操作之有效循環的設備針對用於在生產環境中使用的實施例而言可具有用處。為了完成這點，可將模組912配置成旋轉潤洗乾燥器及邊緣斜角移除腔室。有了如此模組912，基板只會需要在電鍍模組904及模組912之間傳送，以供銅電鍍及EBR操作。
電沉積設備的替代性實施例1000係示意性地顯示於圖10中。在此實施例中，電沉積設備1000具有一組成對或複數「雙重站(duet)」配置的電鍍槽1007，每一者包含電鍍浴。除了電鍍本身之外，電沉積設備1000還可執行不同的其它電鍍相關的程序及次步驟，像是例如旋轉潤洗、旋轉乾燥、金屬及矽濕蝕刻、無電沉積、預濡濕及預化學處理、還原、退火、光阻剝除、及表面預活化。電沉積設備1000在圖10中係示意性地顯示成由頂部往下看，且在此圖中僅揭露單一層級或「樓層」，但是可被該領域中具有通常知識者輕易理解如此設備(例如Novellus SabreTM 3D工具)可具有二或更多「堆疊」在彼此上方的層級，每一者可能具有相同或不同類型的處理站。
再次參照圖10，待電鍍之基板1006通常透過前端裝載之FOUP 1001而饋入電沉積設備1000，且在此範例中經由前端機器人1002從FOUP被帶到電沉積設備1000的主要基板處理區域，前端機器人1002可抽出在複數維度上受到轉軸1003所驅動的基板1006，並將該基板從可存取站(二前端可存取站1004還有二前端可存取站1008係顯示在此範例中)之一站移動到另一者。前端可存取站1004及1008可包含例如預處理站、及旋轉潤洗乾燥(SRD)站。前端機器人1002從一側到另一側的側向運動係利用機器人軌道1002a而完成。基板1006之每一者可藉由受到連接至馬達(未顯示)之轉軸1003所驅動的杯體/錐體組件(未顯示)而固持，且該馬達可附接至安裝托架1009。亦顯示於此範例的是電解槽1007的四「雙重站」，總共八電鍍槽1007。電鍍槽1007可針對含銅結構用於電鍍銅且針對焊料結構用於電鍍焊料材料。系統控制器(未顯示)可耦接到電沉積設備1000以控制電沉積設備1000的性質之一些者或整體。系統控制器可程式化或者以其它方式配置成根據在此先前所述的程序執行指令。
在此以上所描述之電鍍設備/方法可搭配微影圖案化工具或程 序而使用，例如以供半導體元件、顯示器、LED、光電板...等的製造或生產。儘管並非必要，不過一般而言，如此工具/程序會於共同的製造設施中一起使用或執行。薄膜之微影圖案化通常包含以下步驟之一些者或整體，每一步驟利用一些可能的工具變得可行：(1)使用旋塗或噴佈工具在工件(即基板)上施加光阻；(2)使用熱板或爐或UV固化工具將光阻固化；(3)利用像是晶圓步進機之工具將光阻曝露在可見或UV或X射線光中；(4)使用像是濕檯之工具將光阻顯影，以選擇性地移除光阻並藉此將其圖案化；(5)藉由使用乾式或電漿輔助蝕刻工具將光阻圖案轉移到下方薄膜或工件中；及(6)使用像是RF或微波電漿光阻剝除機之工具將光阻去除。
701‧‧‧對晶圓施加負偏壓
703‧‧‧以具角度之位向將受偏壓之晶圓浸入低銅濃度電解液
705‧‧‧在特徵部經歷底部向上填充的同時控制電流以提供低電流密度
707‧‧‧在沉積程序之過度覆蓋部份期間增加電流密度
709‧‧‧中斷電流流並將晶圓從電解液中移除
711‧‧‧可選地潤洗、乾燥並執行其它處理後操作
713‧‧‧將晶圓平坦化以移除過度覆蓋物

Claims (31)

  1. 一種將銅電鍍至鑲嵌之複數特徵部中的方法，包含：接受具有平均約200奈米或更薄之晶種厚度的一基板；對該基板施加電性偏壓；將該基板浸漬到包含少於約每公升10克之銅離子及至少一抑制劑化合物的水性低銅含酸之一電解液中，低銅之該電解液藉此在該晶種上誘發足以在浸漬期間保護該晶種免於被該電解液中的酸所溶解之一陰極過電位；在約3mA/cm2以下之電流密度將銅電鍍至該複數特徵部中；及將該基板自該電解液中移除。
  2. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液更包含約每公升2-15克的酸。
  3. 如申請專利範圍第2項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液更包含約每公升5-10克的酸。
  4. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液更包含約每公升10-500毫克的活性有機添加物。
  5. 如申請專利範圍第4項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該活性有機添加物包含一或更多加速劑化合物。
  6. 如申請專利範圍第4項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該抑制劑化合物為一聚合化合物。
  7. 如申請專利範圍第4項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該活性有機添加物包含一或更多整平劑化合物。
  8. 如申請專利範圍第4項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該加速劑之濃度少於約每公升20毫克。
  9. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液包含少於約每公升5毫克之銅離子。
  10. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液更包含介於約每公升10-150毫克之間的鹵離子。
  11. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該基板具備帶有小於約20奈米之開口的至少一些特徵部。
  12. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法， 其中將該基板浸漬的步驟包含以相對於電解液表面之一角度將該基板浸漬，並接著將該基板水平定向。
  13. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中將銅電鍍至該複數特徵部中的步驟包含：在一第一電鍍階段期間電鍍銅，俾以在一第一沉積速率利用銅填充該基板之該複數特徵部；且在一第二電鍍階段期間電鍍銅，俾以在一第二沉積速率於該基板上沉積一銅的過度覆蓋層，其中該第二沉積速率高於該第一沉積速率。
  14. 如申請專利範圍第13項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該第一沉積速率為介於約0.5及5mA/cm2之間。
  15. 如申請專利範圍第13項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該第二沉積速率為介於約10及15mA/cm2之間。
  16. 如申請專利範圍第13項之將銅電鍍至鑲嵌之複數特徵部中的方法，更包含：在該基板上執行一電鍍後處理。
  17. 如申請專利範圍第16項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電鍍後處理包含潤洗該基板。
  18. 如申請專利範圍第16項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電鍍後處理包含將該基板平坦化。
  19. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液的pH值為介於約0.2到2之間。
  20. 如申請專利範圍第1項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該基板為一450mm半導體晶圓。
  21. 一種將銅電鍍至鑲嵌之複數特徵部中的方法，包含：接受具有平均約200奈米或更薄之晶種厚度的一基板；對該基板施加電性偏壓；將該基板浸漬到包含少於約每公升10克之銅離子、至少一抑制劑化合物及至少一加速劑化合物的水性低銅含酸之一電解液中；在浸漬期間，藉由一底部向上填充機制將銅電鍍至該複數特徵部中，其中低銅之該電解液容許使用足夠低之電流密度的電鍍，使得電鍍時間係 足以在浸漬期間容許該抑制劑及該加速劑吸附到該晶種上、並藉此使底部向上填充得以進行；且將該基板從該電解液中移除。
  22. 如申請專利範圍第21項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中在電鍍期間之電流密度少於約3mA/cm2。
  23. 如申請專利範圍第21項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中將銅電鍍至該複數特徵部中包含：在一第一電鍍階段期間電鍍銅，俾以在一第一沉積速率利用銅填充該複數特徵部；且在一第二電鍍階段期間電鍍銅，俾以在一第二沉積速率於該基板上沉積一銅的過度覆蓋層，其中該第二沉積速率高於該第一沉積速率。
  24. 如申請專利範圍第21項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液更包含約每公升2-15克的酸。
  25. 如申請專利範圍第21項之將銅電鍍至鑲嵌之複數特徵部中的方法，其中該電解液包含少於約每公升5毫克之銅離子。
  26. 一種電解液，包含：介於約每公升1及10克之複數銅陽離子；介於約每公升2及15克之一酸；複數鹵離子；一或更多抑制劑化合物；一或更多加速劑化合物；及該電解液，具有50℃以上之霧點。
  27. 如申請專利範圍第26項之電解液，其中該酸為硫酸。
  28. 如申請專利範圍第26項之電解液，其中該酸為甲磺酸。
  29. 如申請專利範圍第26項之電解液，其中該複數鹵離子為複數氯離子。
  30. 如申請專利範圍第26項之電解液，其中該複數銅陽離子係於解離成複數陽離子及複數陰離子的一化合物中提供，且其中與該複數銅陽離子相關聯之該複數陰離子係與形成自該酸之複數陰離子相同的物種。
  31. 如申請專利範圍第26項之電解液，其中該電解液中之該加速劑化合 物的濃度少於約每公升20毫克。
TW103103593A 2013-01-29 2014-01-29 用於塡充及缺陷控制之低銅電鍍溶液 TWI654342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/753,333 US10214826B2 (en) 2013-01-29 2013-01-29 Low copper electroplating solutions for fill and defect control
US13/753,333 2013-01-29

Publications (2)

Publication Number Publication Date
TW201443295A true TW201443295A (zh) 2014-11-16
TWI654342B TWI654342B (zh) 2019-03-21

Family

ID=51221749

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103103593A TWI654342B (zh) 2013-01-29 2014-01-29 用於塡充及缺陷控制之低銅電鍍溶液

Country Status (3)

Country Link
US (2) US10214826B2 (zh)
KR (2) KR102249530B1 (zh)
TW (1) TWI654342B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814806B (zh) * 2018-04-09 2023-09-11 美商蘭姆研究公司 在非銅襯墊層上的銅電填充

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150348826A1 (en) * 2014-05-30 2015-12-03 Applied Materials, Inc. Method for electrochemically depositing metal on a reactive metal film
EP3452635B1 (en) 2016-05-04 2020-02-26 ATOTECH Deutschland GmbH Process for depositing a metal or metal alloy on a surface of a substrate including its activation
KR102603763B1 (ko) * 2016-06-03 2023-11-16 에스케이온 주식회사 리튬 이차전지용 전극 집전체 및 그 제조방법
EP3360988B1 (en) 2017-02-09 2019-06-26 ATOTECH Deutschland GmbH Pyridinium compounds, a synthesis method therefor, metal or metal alloy plating baths containing said pyridinium compounds and a method for use of said metal or metal alloy plating baths
US20190040542A1 (en) * 2017-04-25 2019-02-07 Guangdong University Of Technology Surface modification device based on electrophoresis-assisted micro-nano particle melting and self-assembly
US10094035B1 (en) * 2017-10-16 2018-10-09 Lam Research Corporation Convection optimization for mixed feature electroplating
US11377749B1 (en) 2017-10-17 2022-07-05 Seagate Technology Llc Electrodeposition of high damping magnetic alloys
EP3508620B1 (en) 2018-01-09 2021-05-19 ATOTECH Deutschland GmbH Ureylene additive, its use and a preparation method therefor
US11152020B1 (en) 2018-05-14 2021-10-19 Seagate Technology Llc Electrodeposition of thermally stable alloys

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616198B1 (ko) * 1998-04-21 2006-08-25 어플라이드 머티어리얼스, 인코포레이티드 기판상에 전기도금하는 전기화학적 증착 시스템 및 방법
US6140241A (en) 1999-03-18 2000-10-31 Taiwan Semiconductor Manufacturing Company Multi-step electrochemical copper deposition process with improved filling capability
US6444110B2 (en) * 1999-05-17 2002-09-03 Shipley Company, L.L.C. Electrolytic copper plating method
US6562204B1 (en) 2000-02-29 2003-05-13 Novellus Systems, Inc. Apparatus for potential controlled electroplating of fine patterns on semiconductor wafers
WO2001090446A2 (en) * 2000-05-23 2001-11-29 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6551487B1 (en) 2001-05-31 2003-04-22 Novellus Systems, Inc. Methods and apparatus for controlled-angle wafer immersion
US20040154926A1 (en) * 2002-12-24 2004-08-12 Zhi-Wen Sun Multiple chemistry electrochemical plating method
US20040245107A1 (en) 2003-06-03 2004-12-09 Guangli Che Method for improving electroplating in sub-0.1um interconnects by adjusting immersion conditions
US7232513B1 (en) * 2004-06-29 2007-06-19 Novellus Systems, Inc. Electroplating bath containing wetting agent for defect reduction
US20070178697A1 (en) * 2006-02-02 2007-08-02 Enthone Inc. Copper electrodeposition in microelectronics
KR101409710B1 (ko) 2006-09-07 2014-06-24 엔쏜 인코포레이티드 전도성 중합체의 전착 및 비전도성 기판의 금속화
US8784636B2 (en) * 2007-12-04 2014-07-22 Ebara Corporation Plating apparatus and plating method
JP5446126B2 (ja) * 2008-05-13 2014-03-19 富士通セミコンダクター株式会社 電解メッキ方法および半導体装置の製造方法
US8388824B2 (en) 2008-11-26 2013-03-05 Enthone Inc. Method and composition for electrodeposition of copper in microelectronics with dipyridyl-based levelers
US8500983B2 (en) * 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
KR20120100947A (ko) * 2009-09-28 2012-09-12 바스프 에스이 구리 전기도금을 하기 위한 웨이퍼의 전처리 방법
US8268155B1 (en) 2009-10-05 2012-09-18 Novellus Systems, Inc. Copper electroplating solutions with halides
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充
US20120097547A1 (en) * 2010-10-25 2012-04-26 Universiteit Gent Method for Copper Electrodeposition
JP5504147B2 (ja) 2010-12-21 2014-05-28 株式会社荏原製作所 電気めっき方法
KR101705734B1 (ko) * 2011-02-18 2017-02-14 삼성전자주식회사 구리 도금 용액 및 이것을 이용한 구리 도금 방법
US20160102416A1 (en) 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI814806B (zh) * 2018-04-09 2023-09-11 美商蘭姆研究公司 在非銅襯墊層上的銅電填充

Also Published As

Publication number Publication date
KR102249530B1 (ko) 2021-05-07
TWI654342B (zh) 2019-03-21
KR102364570B1 (ko) 2022-02-17
US10214826B2 (en) 2019-02-26
US20140209476A1 (en) 2014-07-31
KR20210054496A (ko) 2021-05-13
KR20140098023A (ko) 2014-08-07
US20190145017A1 (en) 2019-05-16

Similar Documents

Publication Publication Date Title
KR102364570B1 (ko) 충진 및 디펙트 제어를 위한 저 구리 전기도금 용액들
US9856574B2 (en) Monitoring leveler concentrations in electroplating solutions
JP6433161B2 (ja) フィールド対フィーチャのコントラストを用いたｔｓｖ浴評価
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
TWI697589B (zh) 鑲嵌特徵中之由下而上填充
US11610782B2 (en) Electro-oxidative metal removal in through mask interconnect fabrication
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
US20160102416A1 (en) Low copper/high halide electroplating solutions for fill and defect control
JP2016186127A (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
US20150122658A1 (en) Membrane design for reducing defects in electroplating systems
CN112135930A (zh) 在非铜衬垫层上的铜电填充
US20220275531A1 (en) Differential contrast plating for advanced packaging applications
US8268155B1 (en) Copper electroplating solutions with halides
US20160355939A1 (en) Polarization stabilizer additive for electroplating
US20230230847A1 (en) Electro-oxidative metal removal accompanied by particle contamination mitigation in semiconductor processing
CN114008251A (zh) 钴钨膜的电沉积