KR20140094882A

KR20140094882A - 게이트 구동부 및 이를 포함하는 표시 장치

Info

Publication number: KR20140094882A
Application number: KR1020130007485A
Authority: KR
Inventors: 김강남; 조덕한; 현유미; 김정일; 장종웅
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-01-23
Filing date: 2013-01-23
Publication date: 2014-07-31
Also published as: CN103943076B; KR102034140B1; US9203395B2; CN103943076A; US20140204009A1

Abstract

본 발명은 고온에서도 안정적인 게이트 신호의 출력이 이루어질 수 있는 게이트 구동부 및 이를 포함하는 표시 장치에 관한 것으로, 본 발명의 일 실시예에 의한 게이트 구동부는 종속적으로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부에 있어서, 상기 복수의 스테이지 중 제n(n은 자연수) 스테이지는 제1 접점의 신호에 응답하여 클럭 신호의 고전압을 제n 게이트 신호의 고전압으로 출력하는 풀업부; 제n+1 캐리 신호에 응답하여 상기 제n 게이트 신호의 고전압을 제1 저전압으로 낮추는 풀다운부; 상기 제n 스테이지의 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제1 저전압보다 낮은 레벨의 제2 저전압으로 방전시키는 방전부; 상기 제1 접점의 신호에 응답하여 상기 클럭 신호의 고전압을 제n 캐리 신호로 출력하는 캐리부; 상기 제n 캐리 신호가 출력되는 구간 이외의 구간 동안 상기 클럭 신호에 동기된 신호를 제2 접점으로 출력하는 인버터부; 상기 제2 접점의 신호에 응답하여 상기 제2 저전압으로 방전된 상기 제1 접점의 전압을 상기 제2 저전압으로 유지하는 제1 접점 유지부; 및, 상기 제1 접점의 신호에 응답하여 상기 제2 접점의 전압을 상기 제1 저전압 또는 상기 제2 저전압으로 유지하는 제2 접점 유지부를 포함하는 것을 특징으로 한다.

Description

게이트 구동부 및 이를 포함하는 표시 장치{GATE DRIVER AND DISPLAY DEVICE COMPRISING THE SAME}

본 발명은 게이트 구동부 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 고온에서도 안정적인 게이트 신호의 출력이 이루어질 수 있는 게이트 구동부 및 이를 포함하는 표시 장치에 관한 것이다.

표시 장치 중에서 액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극(field generating electrode)이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 방향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다. 표시 패널은 액정 표시 장치외에도 유기 발광 표시 장치, 플라즈마 표시 장치, 전기 영동 표시 장치 등이 있다.

이러한 표시 장치는 영상을 표시하는 단위인 복수의 화소와 복수의 구동부를 포함한다. 구동부는 화소에 데이터 전압을 인가하는 데이터 구동부 및 데이터 전압의 전달을 제어하는 게이트 신호를 인가하는 게이트 구동부를 포함한다. 종래에는 게이트 구동부 및 데이터 구동부를 칩(Chip) 형태로 인쇄 회로 기판(printed circuit board, PCB)에 실장하여 표시판과 연결하거나 구동부 칩을 표시판에 직접 실장하는 방식이 주로 사용되었다. 그러나 최근에는 박막 트랜지스터 채널의 높은 이동도를 요하지 않는 게이트 구동부의 경우 이를 별도의 칩으로 형성하지 않고 표시판에 집적하는 구조가 개발되고 있다.

이와 같이 표시판에 집적된 게이트 구동부는 별도의 게이트 구동용 칩을 형성할 필요가 없어 제조 원가가 절감되는 장점이 있다. 그러나, 표시판에 집적된 게이트 구동부는 온도에 따라서 박막 트랜지스터의 반도체(특히 비정질 반도체)가 가지는 특성이 변하는 문제가 있으며, 그 결과 고온에서 출력되는 게이트 전압은 파형이 변형되거나, 지연되는 등의 문제점이 있다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로, 고온에서도 안정적인 게이트 신호의 출력이 이루어질 수 있는 게이트 구동부 및 이를 포함하는 표시 장치를 제공하는데 그 목적이 있다.

상기와 같은 목적에 따른 본 발명의 일 실시예에 의한 게이트 구동부는 종속적으로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부에 있어서, 상기 복수의 스테이지 중 제n(n은 자연수) 스테이지는 제1 접점의 신호에 응답하여 클럭 신호의 고전압을 제n 게이트 신호의 고전압으로 출력하는 풀업부; 제n+1 캐리 신호에 응답하여 상기 제n 게이트 신호의 고전압을 제1 저전압으로 낮추는 풀다운부; 상기 제n 스테이지의 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제1 저전압보다 낮은 레벨의 제2 저전압으로 방전시키는 방전부; 상기 제1 접점의 신호에 응답하여 상기 클럭 신호의 고전압을 제n 캐리 신호로 출력하는 캐리부; 상기 제n 캐리 신호가 출력되는 구간 이외의 구간 동안 상기 클럭 신호에 동기된 신호를 제2 접점으로 출력하는 인버터부; 상기 제2 접점의 신호에 응답하여 상기 제2 저전압으로 방전된 상기 제1 접점의 전압을 상기 제2 저전압으로 유지하는 제1 접점 유지부; 및, 상기 제1 접점의 신호에 응답하여 상기 제2 접점의 전압을 상기 제1 저전압 또는 상기 제2 저전압으로 유지하는 제2 접점 유지부를 포함하는 것을 특징으로 한다.

상기 제1 접점 유지부의 제어 단자는 상기 제2 접점에 연결되고, 입력 단자는 상기 제1 접점에 연결되며, 출력 단자는 상기 제2 저전압이 인가되는 제2 전압 단자에 연결될 수 있다.

상기 제2 접점 유지부의 제어 단자는 상기 제1 접점에 연결되고, 입력 단자는 상기 제2 접점에 연결되며, 출력 단자는 상기 제2 전압 단자에 연결될 수 있다.

상기 제2 접점 유지부의 제어 단자는 제1 접점에 연결되고, 입력 단자는 제2 접점에 연결되며, 출력 단자는 상기 제1 저전압이 인가되는 제1 전압 단자에 연결될 수 있다.

제n-1 캐리 신호를 수신하는 제1 입력 단자에 연결되어 있는 제어 단자 및 입력 단자, 상기 제1 접점에 연결되어 있는 출력 단자를 포함하는 버퍼부를 더 포함할 수 있다.

상기 제1 접점에 연결되어 있는 일단과 상기 제n 게이트 신호가 출력되는 출력 접점에 연결되어 있는 타단을 포함하는 충전부를 더 포함할 수 있다.

상기 제2 접점의 신호에 응답하여 상기 출력 접점의 전압을 제1 저전압으로 유지하는 출력 접점 유지부를 더 포함할 수 있다.

상기 제2 접점의 신호에 응답하여 상기 캐리 신호가 출력되는 제3 접점의 전압을 제2 저전압으로 유지하는 제3 접점 유지부를 더 포함할 수 있다.

상기 방전부는 상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제1 방전부; 및 제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부를 포함할 수 있다.

상기 방전부는 상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 출력하는 제1 방전부; 제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부; 및, 상기 제1 방전부로부터 출력된 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제3 방전부를 포함할 수 있다.

본 발명의 일 실시예에 의한 표시 장치는 복수의 게이트선 및 복수의 데이터선이 형성되어 있는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널; 상기 주변 영역에 집적되고, 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부; 및, 상기 데이터선에 데이터 신호를 출력하는 데이터 구동부를 포함하고, 상기 복수의 스테이지 중 제n(n은 자연수) 스테이지는 제1 접점의 신호에 응답하여 클럭 신호의 고전압을 제n 게이트 신호의 고전압으로 출력하는 풀업부; 제n+1 캐리 신호에 응답하여 상기 제n 게이트 신호의 고전압을 제1 저전압으로 낮추는 풀다운부; 상기 제n 스테이지의 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제1 저전압보다 낮은 레벨의 제2 저전압으로 방전시키는 방전부; 상기 제1 접점의 신호에 응답하여 상기 클럭 신호의 고전압을 제n 캐리 신호로 출력하는 캐리부; 상기 제n 캐리 신호가 출력되는 구간 이외의 구간 동안 상기 클럭 신호에 동기된 신호를 제2 접점으로 출력하는 인버터부; 상기 제2 접점의 신호에 응답하여 상기 제2 저전압으로 방전된 상기 제1 접점의 전압을 상기 제2 저전압으로 유지하는 제1 접점 유지부; 및, 상기 제1 접점의 신호에 응답하여 상기 제2 접점의 전압을 상기 제1 저전압 또는 상기 제2 저전압으로 유지하는 제2 접점 유지부를 포함하는 것을 특징으로 한다.

상기한 바와 같은 본 발명의 일 실시예에 의한 게이트 구동부 및 이를 포함하는 표시 장치는 다음과 같은 효과가 있다.

본 발명의 일 실시예에 의한 게이트 구동부 및 이를 포함하는 표시 장치는 제1 접점의 고전압에 응답하여 제2 접점의 전압을 제2 저전압으로 유지하는 제2 접점 유지부를 포함함으로써, 게이트 신호가 출력되는 동안 제1 접점 유지부에서 누설 전류가 발생하는 것을 방지할 수 있다.

따라서, 게이트 신호가 출력되는 동안 제1 접점의 전압이 낮아지는 것을 방지함으로써, 게이트 신호를 안정적으로 출력할 수 있다.

도 1은 본 발명의 일 실시예에 의한 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 블록도이다.
도 3은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.
도 4 내지 도 6은 본 발명의 다양한 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.
도 7은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 일부 지점의 전압을 비교예와 함께 나타낸 그래프이다.
도 8은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 게이트 신호 지연을 비교예와 함께 나타낸 그래프이다.

이하에서 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

먼저, 도 1을 참조하여 본 발명의 일 실시예에 의한 표시 장치에 대해 설명하면 다음과 같다.

도 1은 본 발명의 일 실시예에 의한 표시 장치의 평면도이다.

도 1을 참조하면, 표시 장치는 표시 패널(100), 게이트 구동부(200), 데이터 구동부(400) 및 인쇄회로 기판(500)을 포함한다.

표시 패널(100)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. 표시 영역(DA)에는 서로 교차하는 게이트선(GL)과 데이터선(DL), 및 복수의 화소부(P)가 위치한다. 각 화소부(P)는 게이트선(GL)과 데이터선(DL)에 전기적으로 연결되어 있는 스위칭 소자(TR), 스위칭 소자(TR)와 전기적으로 연결되어 있는 액정 커패시터(CLC) 및 액정 커패시터(CLC)와 병렬 연결되어 있는 스토리지 커패시터(CST)를 포함한다.

게이트 구동부(200)는 복수의 게이트선(GL)에 하이 레벨의 게이트 신호들을 순차적으로 출력하는 쉬프트 레지스터를 포함한다. 쉬프트 레지스터는 복수의 스테이지들(SRCn-1, SRCn, SRCn+1)(n은 자연수)을 포함한다. 게이트 구동부(200)는 게이트선(GL)의 일단부에 대응하는 주변 영역(PA)에 집적될 수 있다. 본 실시예에서는 게이트 구동부(200)가 게이트선(GL)의 일단부에 대응하여 집적되는 것으로 설명하였으나, 게이트 구동부(200)는 게이트선(GL)의 양단부에 대응하여 집적될 수도 있다.

데이터 구동부(400)는 데이터선(DL)에 데이터 신호들을 출력하는 소스 구동칩(410)과, 소스 구동칩(410)이 실장되어 인쇄 회로 기판(500)과 표시 패널(100)을 전기적으로 연결하는 연성 회로 기판(430)을 포함한다. 본 실시예에서는 소스 구동칩(410)이 연성 회로 기판(430)에 실장되는 것으로 설명하였으나, 소스 구동칩(410)은 표시 패널(100)에 직접 실장 될 수 있고, 또한 소스 구동칩(410)은 표시 패널(100)의 주변 영역(PA)에 직접 집적될 수도 있다.

이어, 도 2를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부에 대해 설명하면 다음과 같다.

도 2는 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 블록도이다.

본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부(200)는 서로 종속적으로 연결되어 있는 제1 내지 제m 스테이지들(SRC1 내지 SRCm)를 포함하는 쉬프트 레지스터를 포함한다.

제1 내지 제m 스테이지들(SRC1 내지 SRCm)은 m 개의 게이트선들과 각각 연결되어 게이트선들에 m 개의 게이트 신호들을 순차적으로 출력한다.

각 스테이지는 제1 클럭 단자(CT1), 제1 입력 단자(IN1), 제2 입력 단자(IN2), 제3 입력 단자(IN3), 제1 전압 단자(VT1), 제2 전압 단자(VT2), 제1 출력단자(OT1) 및 제2 출력 단자(OT2)를 포함한다.

제1 클럭 단자(CT1)는 클럭 신호(CK) 또는 클럭 신호(CK)의 위상이 반전된 반전 클럭 신호(CKB)를 수신한다. 예를 들면, 홀수 번째 스테이지들(SRC1, SRC3,...)의 제1 클럭 단자(CT1)는 클럭 신호(CK)를 수신하고, 짝수 번째 스테이지들(SRC2,...)의 제1 클럭 단자(CT1)는 반전 클럭 신호(CKB)를 수신한다. 클럭 신호(CK) 및 반전 클럭 신호(CKB)는 고전압(VDD)과 제1 저전압(VSS1)으로 이루어질 수 있다.

제1 입력 단자(IN1)는 수직개시신호(STV) 또는 제n-1 캐리 신호(Cr(n-1))를 수신한다. 예를 들면, 제1 스테이지(SRC1)의 제1 입력 단자(IN1)는 수직개시신호(STV)를 수신하고, 제2 스테이지(SRC2) 내지 제m 스테이지(SRCm)의 제1 입력 단자(IN1)는 제n-1 캐리 신호(Cr(n-1))를 각각 수신한다.

제2 입력 단자(IN2)는 제n+1 캐리 신호(Cr(n+1)) 또는 수직개시신호(STV)를 수신한다. 예를 들면, 제1 스테이지(SRC1) 내지 제m-1 스테이지(SRCm-1)의 제2 입력 단자(IN2)는 제n+1 캐리 신호(Cr(n+1))를 각각 수신하고, 제m 스테이지(SRCm)의 제2 입력 단자(IN2)는 수직개시신호(STV)를 수신한다. 제m 스테이지(SRCm)의 제2 입력 단자(IN2)에 수신되는 수직개시신호(STV)는 다음 프레임에 해당하는 수직개시신호일 수 있다.

제3 입력 단자(IN3)는 제n+2 캐리 신호(Cr(n+2)) 또는 수직개시신호(STV)를 수신한다. 예를 들면, 제1 스테이지(SRC1) 내지 제m-2 스테이지들(SRCm-2)의 제3 입력 단자(IN3)는 제n+2 캐리 신호(Cr(n+2))를 각각 수신하고, 제m-1 스테이지(SRCm-1)의 제3 입력 단자(IN3)는 수직개시신호(STV)를 수신한다.

제1 전압 단자(VT1)는 제1 저전압(VSS1)을 수신한다. 제1 저전압(VSS1)은 제1 로우 레벨을 가지며, 제1 로우 레벨은 게이트 신호의 방전 레벨에 대응한다. 예를 들면, 제1 로우 레벨은 약 -6 V일 수 있다.

제2 전압 단자(VT2)는 제1 로우 레벨보다 낮은 제2 로우 레벨을 가지는 제2 저전압(VSS2)을 수신한다. 제2 로우 레벨은 스테이지에 포함된 제1 접점(Q)의 방전 레벨에 대응한다. 예를 들면, 제2 로우 레벨은 약 -10 V일 수 있다.

제1 출력 단자(OT1)는 해당하는 게이트선과 전기적으로 연결되어 게이트 신호를 출력한다. 제1 스테이지 내지 제m 스테이지들(SRC1 내지 SRCm)의 제1 출력 단자(OT1)들은 각각 제1 내지 제m 게이트 신호들을 출력한다. 예를 들면, 제1 스테이지(SRC1)의 제1 출력 단자(OT1)는 첫 번째 게이트선과 전기적으로 연결되어 제1 게이트 신호(G1)를 출력하고, 제2 스테이지(SRC2)의 제1 출력 단자(OT1)는 두 번째 게이트선과 전기적으로 연결되어 제2 게이트 신호(G2)를 출력한다. 제1 게이트 신호(G1)가 먼저 출력된 후, 제2 게이트 신호(G2)가 출력된다. 이어, 제3 게이트 신호(G3) 내지 제m 게이트 신호(Gm)가 순차적으로 출력된다.

제2 출력 단자(OT2)는 캐리 신호(Cr(n))를 출력한다. 제n 스테이지(SRn)의 제2 출력 단자(OT2)는 제(n+1) 스테이지(SRCn+1)의 제1 입력 단자(IN1)와 전기적으로 연결된다. 또한, 제n 스테이지(SRn)의 제2 출력 단자(OT2)는 제(n-1) 스테이지(SRCn-1)의 제2 입력 단자(IN2) 및 제(n-2) 스테이지(SRCn-2)의 제3 입력 단자(IN3)와 전기적으로 연결된다.

이어, 도 3을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지에 대해 설명하면 다음과 같다.

도 3은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.

본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 제n 스테이지(SRCn)는 버퍼부(210), 충전부(220), 풀업부(230), 풀다운부(260), 출력 접점 유지부(262), 캐리부(240), 제3 접점 유지부(280), 인버터부(270), 방전부(250), 제1 접점 유지부(290), 및 제2 접점 유지부(295) 등을 포함한다.

버퍼부(210)는 풀업부(230)에 제n-1 캐리 신호(Cr(n-1))를 전달한다. 버퍼부(210)는 제4 트랜지스터(Tr4)를 포함할 수 있다. 제4 트랜지스터(Tr4)는 제1 입력 단자(IN1)에 연결되어 있는 제어 단자와 입력 단자, 제1 접점(Q)에 연결되어 있는 출력 단자를 포함한다.

충전부(220)는 버퍼부(210)가 제공하는 제n-1 캐리 신호(Cr(n-1))에 응답하여 충전된다. 충전부(220)의 일단은 제1 접점(Q)와 연결되고, 타단은 게이트 신호의 출력 접점(O)과 연결된다. 버퍼부(210)에 제n-1 캐리 신호(Cr(n-1))의 고전압(VDD)이 수신되면, 충전부(220)는 고전압(VDD)에 대응하는 제1 전압(V1)을 충전한다.

풀업부(230)는 게이트 신호를 출력한다. 풀업부(230)는 제1 트랜지스터(Tr1)를 포함할 수 있다. 제1 트랜지스터(Tr1)는 제1 접점(Q)에 연결되어 있는 제어 단자, 제1 클럭 단자(CT1)와 연결되어 있는 입력 단자 및 출력 접점(O)에 연결되어 있는 출력 단자를 포함한다. 출력 접점(O)는 제1 출력 단자(OT1)에 연결된다.

풀업부(230)의 제어 단자에 충전부(220)에 의해 충전된 제1 전압(V1)이 인가된 상태에서 제1 클럭 단자(CT1)에 클럭 신호(CK)의 고전압(VDD)이 수신되면 풀업부(230)는 부트스트랩(Bootstrap) 된다. 이때, 풀업부(230)의 제어 단자와 연결되어 있는 제1 접점(Q)는 제1 전압(V1)에서 부스팅 전압(VBT)으로 부스팅 된다. 즉, 제1 접점(Q)은 먼저 제1 전압(V1)으로 상승하고, 이어 부스팅 전압(VBT)으로 다시 상승한다.

풀업부(230)의 제어 단자에 부스팅 전압(VBT)이 인가되는 동안, 풀업부(230)는 클럭 신호(CK)의 고전압(VDD)을 제n 게이트 신호(G(n))의 고전압(VDD)으로 출력한다. 제n 게이트 신호(G(n))는 출력 접점(O)에 연결되어 있는 제1 출력 단자(OT1)를 통하여 출력된다.

풀다운부(260)는 제n 게이트 신호(G(n))을 풀-다운(pull-down)한다. 풀다운부(260)는 제2 트랜지스터(Tr2)를 포함할 수 있다. 제2 트랜지스터(Tr2)는 제2 입력 단자(IN2)에 연결되어 있는 제어 단자, 출력 접점(O)에 연결되어 있는 입력 단자, 및 제1 전압 단자(VT1)에 연결되어 있는 출력 단자를 포함한다. 풀다운부(260)는 제2 입력 단자(IN2)에 제n+1 캐리 신호(Cr(n+1))가 수신되면 출력 접점(O)의 전압을 제1 전압 단자(VT1)에 인가되는 제1 저전압(VSS1)으로 풀-다운(pull-down)한다.

출력 접점 유지부(262)는 출력 접점(O)의 전압을 유지한다. 출력 접점 유지부(262)는 제3 트랜지스터(Tr3)를 포함할 수 있다. 제3 트랜지스터(Tr3)는 제2 접점(N)에 연결되어 있는 제어 전극, 출력 접점(O)에 연결되어 있는 입력 전극, 및 제1 전압 단자(VT1)에 연결되어 있는 출력 전극을 포함한다. 출력 접점 유지부(262)는 제2 접점(N)의 신호에 응답하여 출력 접점(O)의 전압을 제1 전압 단자(VT1)에 인가되는 상기 제1 저전압(VSS1)으로 유지한다.

출력 접점 유지부(262)에 의해 제1 저전압(VSS1)으로 풀-다운된 출력 접점(O)의 전압을 좀 더 안정적으로 유지할 수 있으며, 경우에 따라 출력 접점 유지부(262)는 생략될 수 있다.

캐리부(240)는 캐리 신호(Cr(n))를 출력한다. 캐리부(240)는 제15 트랜지스터(Tr15)를 포함할 수 있다. 제15 트랜지스터(Tr15)는 제1 접점(Q)에 연결되어 있는 제어 단자, 제1 클럭 단자(CT1)에 연결되어 있는 입력 단자 및 제3 접점(R)에 연결되어 있는 출력 단자를 포함한다. 제3 접점(R)는 제2 출력 단자(OT2)에 연결된다.

캐리부(240)는 제어 단자와 출력 단자를 연결하는 커패시터(Capacitor)를 더 포함할 수 있다. 캐리부(240)는 제1 접점(Q)에 고전압이 인가되면 제1 클럭 단자(CT1)에 수신된 클럭 신호(CK)의 고전압(VDD)을 제n 캐리 신호(Cr(n))로 출력한다. 제n 캐리 신호(Cr(n))는 제3 접점(R)에 연결되어 있는 제2 출력 단자(OT2)를 통하여 출력된다.

제3 접점 유지부(280)는 제3 접점(R)의 전압을 유지한다. 제3 접점 유지부(280)는 제11 트랜지스터(Tr11)를 포함할 수 있다. 제11 트랜지스터(Tr11)는 제2 접점(N)에 연결되어 있는 제어 단자, 제3 접점(R)에 연결되어 있는 입력 단자 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제3 접점 유지부(280)는 제2 접점(N)의 신호에 응답하여 제3 접점(R)의 전압을 제2 저전압(VSS2)으로 유지한다.

인버터부(270)는 제n 캐리 신호(Cr(n))의 출력 구간 이외의 구간 동안 제2 접점(N)에 제1 클럭 단자(CT1)에 수신된 클럭 신호(CK)와 위상이 동일한 신호를 인가한다. 인버터부(270)는 제12 트랜지스터(Tr12), 제7 트랜지스터(Tr7), 제13 트랜지스터(Tr13) 및 제8 트랜지스터(Tr8)를 포함할 수 있다.

제12 트랜지스터(Tr12)는 제1 클럭 단자(CT1)에 연결되어 있는 제어 단자 및 입력 단자 및 제13 트랜지스터(Tr13)의 입력 단자 및 제7 트랜지스터(Tr7)와 연결되어 있는 출력 단자를 포함한다. 제7 트랜지스터(Tr7)는 제13 트랜지스터(Tr13)에 연결되어 있는 제어 단자, 제1 클럭 단자(CT1)에 연결되어 있는 입력 단자 및 제8 트랜지스터(Tr8)의 입력 단자와 연결되어 있는 출력 단자를 포함한다. 제7 트랜지스터(Tr7)의 출력 단자는 제2 접점(N)에 연결된다.

제13 트랜지스터(Tr13)는 제3 접점(R)에 연결되어 있는 제어 단자, 제12 트랜지스터(Tr12)와 연결되어 있는 입력 단자 및 제1 전압 단자(VT1)에 연결되어 있는 출력 단자를 포함한다. 제8 트랜지스터(Tr8)는 제3 접점(R)에 연결되어 있는 제어 단자, 제2 접점(N)에 연결되어 있는 입력 단자 및 제1 전압 단자(VT1)에 연결되어 있는 출력 단자를 포함한다.

인버터부(270)는 제3 접점(R)에 고전압이 인가되는 동안에, 제1 클럭 단자(CT1)에 수신된 클럭 신호(CK)를 제1 전압 단자(VT1)에 인가된 제1 저전압(VSS1)으로 방전한다. 즉, 제3 접점(R)의 고전압에 응답하여 제8 및 제13 트랜지스터들(Tr8, Tr13)은 턴-온 되고 이에 따라 클럭 신호(CK)는 제1 저전압(VSS1)으로 방전된다. 따라서, 인버터부(270)의 출력 접점인 제2 접점(N)은 제n 게이트 신호(G(n))가 출력되는 동안 제1 저전압(VSS1)으로 유지된다.

방전부(250)는 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 제1 접점(Q)의 고전압을 제1 저전압(VSS1) 보다 낮은 레벨의 제2 저전압(VSS2)으로 방전시킨다. 본 실시예에서 방전부(250)는 제n+1 캐리 신호(Cr(n+1)) 및 제n+2 캐리 신호(Cr(n+2))에 응답하여 제1 접점(Q)의 고전압을 방전시킨다.

방전부(250)는 제1 방전부(251) 및 제2 방전부(252)를 포함할 수 있다.

제1 방전부(251)는 제9 트랜지스터(Tr9)를 포함할 수 있다. 제9 트랜지스터(Tr9)는 제2 입력 단자(IN2)에 연결되어 있는 제어 단자, 제1 접점(Q)에 연결되어 있는 입력 단자 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제1 방전부(251)는 제2 입력 단자(IN2)에 제n+1 캐리 신호(Cr(n+1))가 인가되면, 제1 접점(Q)의 전압을 제2 전압 단자(VT2)에 인가되는 제2 저전압(VSS2)으로 방전시킨다.

제2 방전부(252)는 제6 트랜지스터(Tr6)를 포함할 수 있다. 제6 트랜지스터(Tr6)는 제3 입력 단자(IN3)에 연결되어 있는 제어 단자, 제1 접점(Q)에 연결되어 있는 입력 단자 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제2 방전부(252)는 제3 입력 단자(IN3)에 제n+2 캐리 신호(Cr(n+2))가 인가되면, 제1 접점(Q)의 전압을 제2 전압 단자(VT2)에 인가되는 제2 저전압(VSS2)으로 방전시킨다.

따라서, 제1 접점(Q)의 전압은 제1 전압(V1)에서 부스팅 전압(VBT)으로 상승하였다가 제2 저전압(VSS2)으로 떨어진다.

상기에서 제9 트랜지스터(Tr9)의 출력 단자가 제2 전압 단자(VT2)에 연결되어 있는 것으로 설명하였으나, 본 발명은 이에 한정되지 아니하고, 제9 트랜지스터(Tr9)의 출력 단자는 제1 전압 단자(VT1)에 연결될 수도 있다.

제1 접점 유지부(290)는 제1 접점(Q)의 전압을 유지한다. 제1 접점 유지부(290)는 제10 트랜지스터(Tr10)를 포함할 수 있다. 제10 트랜지스터(Tr10)는 제2 접점(N)에 연결되어 있는 제어 단자, 제1 접점(Q)에 연결되어 있는 입력 단자, 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제1 접점 유지부(290)는 제2 접점(N)의 신호에 응답하여 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 유지한다.

제2 접점 유지부(295)는 제2 접점(N)의 전압을 유지한다. 제2 접점 유지부(295)는 제5 트랜지스터(Tr5)를 포함할 수 있다. 제5 트랜지스터(Tr5)는 제1 접점(Q)에 연결되어 있는 제어 단자, 제2 접점(N)에 연결되어 있는 입력 단자, 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제2 접점 유지부(295)는 제1 접점(Q)의 신호에 응답하여 제2 접점의 전압을 제2 저전압(VSS2)으로 유지한다.

게이트 신호(G(n))가 출력되는 구간의 초기에는 제7 트랜지스터(Tr7) 및 제8 트랜지스터(Tr8)가 동시에 켜지고, 클럭 신호(CK)는 캐리 신호(Cr(n))보다 전압 상승이 빠르므로, 인버터부(270)의 출력 단자인 제2 접점(N)의 전압에 글리치(Glitch)가 발생할 수 있다.

또한, 게이트 신호(G(n))가 출력되는 구간 동안 제2 접점(N)의 전압이 제1 저전압(VSS1)으로 유지되는 것이 이상적이나 실질적으로 이보다 높이 나타날 수 있다. 이에 따라 제2 접점(N)에 제어 단자가 연결되어 있는 제10 트랜지스터(Tr10)에 누설 전류(leakage current)가 발생하여 제1 접점(Q)의 전압이 떨어질 수 있다.

본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부는 제1 접점(Q)에 제어 단자가 연결되어 있는 제2 접점 유지부(295)를 포함함으로써, 이처럼 제1 접점(Q)의 전압이 떨어지는 것을 방지할 수 있다.

제2 접점 유지부(295)를 구성하는 제5 트랜지스터(Tr5)의 입력 단자가 제2 접점(N)에 연결되고, 출력 단자가 제2 전압 단자(VT2)에 연결되어 있으므로, 게이트 신호(G(n))가 인가되는 동안 제2 접점(N)의 전압은 제2 저전압(VSS2)으로 유지될 수 있다. 따라서, 제2 접점(N)에 제어 단자가 연결되어 있는 제10 트랜지스터(Tr10)에 누설 전류가 발생하는 것을 방지할 수 있고, 제1 접점(Q)의 전압 강하를 방지할 수 있다.

다음으로, 도 4를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부에 대해 설명하면 다음과 같다.

도 4에 도시된 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부는 도 1 내지 도 3에 도시된 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 제5 트랜지스터의 출력 단자의 연결 지점이며, 이하에서 더욱 상세히 설명한다.

도 4는 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.

제2 접점 유지부(295)는 제2 접점(N)의 전압을 유지한다. 제2 접점 유지부(295)는 제5 트랜지스터(Tr5)를 포함할 수 있다. 제5 트랜지스터(Tr5)는 제1 접점(Q)에 연결되어 있는 제어 단자, 제2 접점(N)에 연결되어 있는 입력 단자, 및 제1 전압 단자(VT1)에 연결되어 있는 출력 단자를 포함한다. 제2 접점 유지부(295)는 제1 접점(Q)의 신호에 응답하여 제2 접점의 전압을 제1 저전압(VSS1)으로 유지한다.

제2 접점 유지부(295)를 구성하는 제5 트랜지스터(Tr5)의 입력 단자가 제2 접점(N)에 연결되고, 출력 단자가 제1 전압 단자(VT1)에 연결되어 있으므로, 게이트 신호(G(n))가 인가되는 동안 제2 접점(N)의 전압은 제1 저전압(VSS1)으로 유지될 수 있다. 따라서, 제2 접점(N)에 제어 단자가 연결되어 있는 제10 트랜지스터(Tr10)에 누설 전류가 발생하는 것을 방지할 수 있고, 제1 접점(Q)의 전압 강하를 방지할 수 있다.

다음으로, 도 5를 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부에 대해 설명하면 다음과 같다.

도 5에 도시된 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부는 도 1 내지 도 3에 도시된 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 제16 트랜지스터 및 제17 트랜지스터가 추가된다는 점이며, 이하에서 더욱 상세히 설명한다.

도 5는 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.

방전부(250)는 제1 방전부(251), 제2 방전부(252), 및 제3 방전부(253)를 포함할 수 있다.

제1 방전부(251)는 제9 트랜지스터(Tr9)를 포함할 수 있다. 제9 트랜지스터(Tr9)는 제2 입력 단자(IN2)에 연결되어 있는 제어 단자, 제1 접점(Q)에 연결되어 있는 입력 단자, 및 제3 방전부(253)와 연결된 출력 단자를 포함한다. 제1 방전부(251)는 제2 입력 단자(IN2)에 제n+1 캐리 신호(Cr(n+1))가 인가되면, 제1 접점(Q)의 전압을 제3 방전부(253)로 출력한다.

제3 방전부(253)는 제16 트랜지스터(Tr16)을 포함할 수 있다. 제16 트랜지스터(Tr16)는 제1 방전부(251)의 출력 단자에 연결되어 있는 제어 단자 및 입력 단자, 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제3 방전부(253)는 제1 방전부(251)로부터 인가된 제1 접점(Q)의 전압을 제2 저전압(VSS2)으로 방전시킨다.

나아가 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부는 제17 트랜지스터(Tr17)를 더 포함할 수 있다. 제17 트랜지스터(Tr17)는 제2 입력 단자(IN2)에 연결되어 있는 제어 단자, 제3 접점(R)에 연결되어 있는 입력 단자, 및 제2 전압 단자(VT2)에 연결되어 있는 출력 단자를 포함한다. 제17 트랜지스터(Tr17)는 제2 입력 단자(IN2)에 제n+1 캐리 신호(Cr(n+1))가 인가되면, 제3 접점(R)의 전압을 제2 저전압(VSS2)으로 방전시킨다.

다음으로, 도 6을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부에 대해 설명하면 다음과 같다.

도 6에 도시된 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부는 도 5에 도시된 실시예와 동일한 부분이 상당하므로, 이에 대한 설명은 생략하고 차이점이 있는 부분에 대해서만 이하에서 설명한다. 앞선 실시예와 가장 큰 차이점은 제5 트랜지스터의 출력 단자의 연결 지점이며, 이하에서 더욱 상세히 설명한다.

도 6은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 한 스테이지의 회로도이다.

제2 접점 유지부(295)를 구성하는 제5 트랜지스터(Tr5)의 제어 단자는 제1 접점(Q)에 연결되고, 입력 단자는 제2 접점(N)에 연결되며, 출력 단자는 제1 전압 단자(VT1)에 연결되어 있다.

다음으로, 도 7 및 도 8을 참조하여 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 일부 지점에서의 파형과 게이트 신호 지연의 정도에 대해 설명하면 다음과 같다.

도 7은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 일부 지점의 전압을 비교예와 함께 나타낸 그래프이고, 도 8은 본 발명의 일 실시예에 의한 표시 장치의 게이트 구동부의 게이트 신호 지연을 비교예와 함께 나타낸 그래프이다.

비교예는 제5 트랜지스터의 제어 단자가 제1 입력 단자(IN1)에 연결되어 있는 경우를 나타내었다.

먼저, 도 7에서 제1 접점(Q)의 전압을 살펴보면, 본 발명의 일 실시예에서는 비교예에 비해 게이트 신호(G(n))의 하이 레벨이 출력되는 동안 제1 접점(Q)의 전압이 약 2.5V 정도 상승하였음을 알 수 있다. 즉, 제5 트랜지스터의 제어 단자를 제1 입력 단자(IN1) 대신 제2 접점(N)에 연결함으로써, 제1 접점(Q)의 전압 강하를 방지할 수 있다.

또한, 제2 접점(N)의 전압을 살펴보면, 본 발명의 일 실시예에서는 비교예에 비해 게이트 신호(G(n))의 하이 레벨이 출력되는 초기 구간에서 글리치(Glitch)가 5V 이상 감소하고, 게이트 신호(G(n))의 하이 레벨이 출력되는 동안 제2 접점(N)의 전압이 2V이상 감소하는 것을 알 수 있다.

또한, 게이트 신호(G(n))의 하이 레벨이 출력되는 시점이 더 빨라지고, 하이 레벨이 로우 레벨로 떨어지는 시점도 더 빨라짐으로써, 게이트 신호(G(n))의 지연을 방지할 수 있다.

도 8을 참조하면, 본 발명의 일 실시예에서는 비교예에 비하여 게이트 신호의 지연이 줄어드는 것을 확인할 수 있다. 또한, 본 발명의 일 실시예에서 제5 트랜지스터(Tr5)의 채널 폭과 채널 길이에 따라 게이트 신호의 지연의 정도가 변화하는 것을 알 수 있다. 이를 참고하여, 제5 트랜지스터(Tr5)의 채널 폭과 채널 길이를 적절하게 선택할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

200: 게이트 구동부 210: 버퍼부
220: 충전부 230: 풀업부
240: 캐리부 250: 방전부
251: 제1 방전부 252: 제2 방전부
253: 제3 방전부 260: 풀다운부
262: 출력 접점 유지부 280: 제3 접점 유지부
290: 제1 접점 유지부 295: 제2 접점 유지부
400: 데이터 구동부 430: 연성 회로 기판
500: 인쇄 회로 기판

Claims

종속적으로 연결되어 있는 복수의 스테이지를 포함하는 게이트 구동부에 있어서,
상기 복수의 스테이지 중 제n(n은 자연수) 스테이지는,
제1 접점의 신호에 응답하여 클럭 신호의 고전압을 제n 게이트 신호의 고전압으로 출력하는 풀업부;
제n+1 캐리 신호에 응답하여 상기 제n 게이트 신호의 고전압을 제1 저전압으로 낮추는 풀다운부;
상기 제n 스테이지의 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제1 저전압보다 낮은 레벨의 제2 저전압으로 방전시키는 방전부;
상기 제1 접점의 신호에 응답하여 상기 클럭 신호의 고전압을 제n 캐리 신호로 출력하는 캐리부;
상기 제n 캐리 신호가 출력되는 구간 이외의 구간 동안 상기 클럭 신호에 동기된 신호를 제2 접점으로 출력하는 인버터부;
상기 제2 접점의 신호에 응답하여 상기 제2 저전압으로 방전된 상기 제1 접점의 전압을 상기 제2 저전압으로 유지하는 제1 접점 유지부; 및,
상기 제1 접점의 신호에 응답하여 상기 제2 접점의 전압을 상기 제1 저전압 또는 상기 제2 저전압으로 유지하는 제2 접점 유지부를 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 제1 접점 유지부의 제어 단자는 상기 제2 접점에 연결되고, 입력 단자는 상기 제1 접점에 연결되며, 출력 단자는 상기 제2 저전압이 인가되는 제2 전압 단자에 연결되어 있는,
게이트 구동부.
제2 항에 있어서,
상기 제2 접점 유지부의 제어 단자는 상기 제1 접점에 연결되고, 입력 단자는 상기 제2 접점에 연결되며, 출력 단자는 상기 제2 전압 단자에 연결되어 있는,
게이트 구동부.
제2 항에 있어서,
상기 제2 접점 유지부의 제어 단자는 제1 접점에 연결되고, 입력 단자는 제2 접점에 연결되며, 출력 단자는 상기 제1 저전압이 인가되는 제1 전압 단자에 연결되어 있는,
게이트 구동부.
제1 항에 있어서,
제n-1 캐리 신호를 수신하는 제1 입력 단자에 연결되어 있는 제어 단자 및 입력 단자, 상기 제1 접점에 연결되어 있는 출력 단자를 포함하는 버퍼부를 더 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 제1 접점에 연결되어 있는 일단과 상기 제n 게이트 신호가 출력되는 출력 접점에 연결되어 있는 타단을 포함하는 충전부를 더 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 제2 접점의 신호에 응답하여 상기 출력 접점의 전압을 제1 저전압으로 유지하는 출력 접점 유지부를 더 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 제2 접점의 신호에 응답하여 상기 캐리 신호가 출력되는 제3 접점의 전압을 제2 저전압으로 유지하는 제3 접점 유지부를 더 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 방전부는,
상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제1 방전부; 및
제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부를 포함하는,
게이트 구동부.
제1 항에 있어서,
상기 방전부는,
상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 출력하는 제1 방전부;
제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부; 및,
상기 제1 방전부로부터 출력된 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제3 방전부를 포함하는,
게이트 구동부.
복수의 게이트선 및 복수의 데이터선이 형성되어 있는 표시 영역 및 상기 표시 영역을 둘러싸는 주변 영역을 포함하는 표시 패널;
상기 주변 영역에 집적되고, 상기 복수의 게이트선에 게이트 신호를 출력하는 복수의 스테이지를 포함하는 게이트 구동부; 및,
상기 데이터선에 데이터 신호를 출력하는 데이터 구동부를 포함하고,
상기 복수의 스테이지 중 제n(n은 자연수) 스테이지는,
제1 접점의 신호에 응답하여 클럭 신호의 고전압을 제n 게이트 신호의 고전압으로 출력하는 풀업부;
제n+1 캐리 신호에 응답하여 상기 제n 게이트 신호의 고전압을 제1 저전압으로 낮추는 풀다운부;
상기 제n 스테이지의 이후 스테이지 중 적어도 하나의 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제1 저전압보다 낮은 레벨의 제2 저전압으로 방전시키는 방전부;
상기 제1 접점의 신호에 응답하여 상기 클럭 신호의 고전압을 제n 캐리 신호로 출력하는 캐리부;
상기 제n 캐리 신호가 출력되는 구간 이외의 구간 동안 상기 클럭 신호에 동기된 신호를 제2 접점으로 출력하는 인버터부;
상기 제2 접점의 신호에 응답하여 상기 제2 저전압으로 방전된 상기 제1 접점의 전압을 상기 제2 저전압으로 유지하는 제1 접점 유지부; 및,
상기 제1 접점의 신호에 응답하여 상기 제2 접점의 전압을 상기 제1 저전압 또는 상기 제2 저전압으로 유지하는 제2 접점 유지부를 포함하는,
표시 장치.
제11 항에 있어서,
상기 제1 접점 유지부의 제어 단자는 상기 제2 접점에 연결되고, 입력 단자는 상기 제1 접점에 연결되며, 출력 단자는 상기 제2 저전압이 인가되는 제2 전압 단자에 연결되어 있는,
표시 장치.
제12 항에 있어서,
상기 제2 접점 유지부의 제어 단자는 상기 제1 접점에 연결되고, 입력 단자는 상기 제2 접점에 연결되며, 출력 단자는 상기 제2 전압 단자에 연결되어 있는,
표시 장치.
제12 항에 있어서,
상기 제2 접점 유지부의 제어 단자는 제1 접점에 연결되고, 입력 단자는 제2 접점에 연결되며, 출력 단자는 상기 제1 저전압이 인가되는 제1 전압 단자에 연결되어 있는,
표시 장치.
제11 항에 있어서,
제n-1 캐리 신호를 수신하는 제1 입력 단자에 연결되어 있는 제어 단자 및 입력 단자, 상기 제1 접점에 연결되어 있는 출력 단자를 포함하는 버퍼부를 더 포함하는,
표시 장치.
제11 항에 있어서,
상기 제1 접점에 연결되어 있는 일단과 상기 제n 게이트 신호가 출력되는 출력 접점에 연결되어 있는 타단을 포함하는 충전부를 더 포함하는,
표시 장치.
제11 항에 있어서,
상기 제2 접점의 신호에 응답하여 상기 출력 접점의 전압을 제1 저전압으로 유지하는 출력 접점 유지부를 더 포함하는,
표시 장치.
제11 항에 있어서,
상기 제2 접점의 신호에 응답하여 상기 캐리 신호가 출력되는 제3 접점의 전압을 제2 저전압으로 유지하는 제3 접점 유지부를 더 포함하는,
표시 장치.
제11 항에 있어서,
상기 방전부는,
상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제1 방전부; 및
제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부를 포함하는,
표시 장치.
제11 항에 있어서,
상기 방전부는,
상기 제n+1 캐리 신호에 응답하여 상기 제1 접점의 전압을 출력하는 제1 방전부;
제n+2 캐리 신호에 응답하여 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제2 방전부; 및,
상기 제1 방전부로부터 출력된 상기 제1 접점의 전압을 상기 제2 저전압으로 방전시키는 제3 방전부를 포함하는,
표시 장치.