KR20140094612A - 마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법 - Google Patents

마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법 Download PDF

Info

Publication number
KR20140094612A
KR20140094612A KR1020147016245A KR20147016245A KR20140094612A KR 20140094612 A KR20140094612 A KR 20140094612A KR 1020147016245 A KR1020147016245 A KR 1020147016245A KR 20147016245 A KR20147016245 A KR 20147016245A KR 20140094612 A KR20140094612 A KR 20140094612A
Authority
KR
South Korea
Prior art keywords
substrate
microelectronic
contact
heat spreader
package
Prior art date
Application number
KR1020147016245A
Other languages
English (en)
Other versions
KR101584471B1 (ko
Inventor
데벤드라 말릭
스린드하르 나라시만
매튜 제이 마누샤로우
토마스 에이 보이드
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20140094612A publication Critical patent/KR20140094612A/ko
Application granted granted Critical
Publication of KR101584471B1 publication Critical patent/KR101584471B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Abstract

마이크로일렉트로닉 다이(110)용 패키지는 다이의 제 1 표면(112)에 인접한 제 1 기판(120)과, 제 1 기판에 인접한 제 2 기판(130)과, 다이의 제 2 표면(111)에 인접한 히트 스프레더(140)를 포함한다. 히트 스프레더는 제 1 기판 및 제 2 기판과 접촉한다.

Description

마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법 {PACKAGE FOR A MICROELECTRONIC DIE, MICROELECTRONIC ASSEMBLY CONTAINING SAME, MICROELECTRONIC SYSTEM, AND METHOD OF REDUCING DIE STRESS IN A MICROELECTRONIC PACKAGE}
발명의 개시되는 실시예는 일반적으로 마이크로일렉트로닉스 장치에 관한 것이고, 특히, 마이크로일렉트로닉스 장치용 패키지에 관한 것이다.
집적 회로 및 다른 마이크로일렉트로닉스 장치는 다른 기능들 중에서도, 다이와 소켓, 마더보드, 또는 다른 다음-레벨 구성요소 사이에서 전기적 연결을 구현하는 패키지 내에 통상적으로 에워싸인다. 다이 크기가 축소되고 인터커넥트 밀도가 증가함에 따라, 이러한 전기적 연결은 다이에서 통상적으로 발견되는 작은 피치와, 다음-레벨 구성요소에서 통상적으로 발견되는 큰 피치에 부합하도록 스케일링되어야 한다. 패치-온-인터포저(patch-on-interposer; PoINT)는 저비용, 저밀도의 인터포저에 고밀도 플립 칩 패치를 도입함으로써 패키지 비용을 절감하도록 설계된 기술이다.
본 발명은 마이크로일렉트로닉스 장치를 개량하는 것을 목적으로 한다.
본 발명의 일 실시예에서, 마이크로일렉트로닉스 다이용 패키지는 다이의 제 1 표면에 인접한 제 1 기판과, 제 1 기판에 인접한 제 2 기판과, 다이의 제 2 표면에 인접한 히트 스프레더(heat spreader)를 포함한다. 히트 스프레더는 제 1 기판 및 제 2 기판 모두와 접촉한다.
개시되는 실시예는 첨부 도면과 연계하여 제시되는 다음의 상세한 설명을 읽음으로써 더욱 쉽게 이해될 것이다:
도 1a는 본 발명의 일 실시예에 따른 마이크로일렉트로닉스 조립체의 단면도,
도 1b 및 1c는 도 1a의 조립체의 평면도,
도 2 내지 도 4는 본 발명의 다양한 대안의 실시예에 따른 도 1a 내지 도 1c의 조립체의 부분 단면도,
도 5는 본 발명의 일 실시예에 따른 집적 회로 패키지를 포함하는 컴퓨팅 시스템의 개략도,
도 6 및 도 7은 본 발명의 다양한 실시예에 따른 마이크로일렉트로닉스 시스템의 개략도,
도 8은 본 발명의 일 실시예에 따른 마이크로일렉트로닉스 패키지의 다이 응력 감소 방법을 설명하는 순서도.
단순화 및 명료성을 위해, 도면은 구조의 일반적 방식을 예시하며, 잘 알려진 특징 및 기술에 대한 설명 및 세부사항은 본 발명의 설명되는 실시예에 대한 논의를 불필요하게 흐리는 것을 피하기 위해 생략될 수 있다. 추가적으로, 도면의 요소들은 반드시 축적에 맞게 그려진 것이 아니다. 예를 들어, 도면 내 일부 요소들의 치수는 본 발명의 실시예에 대한 이해를 높이는 것을 돕고자 다른 요소들에 비해 과장될 수도 있다. 예를 들어, 실제 조건 하에서 훨씬 덜 대칭적이거나 훨씬 덜 규칙적일 가능성이 높은 직선, 예각, 및/또는 평행 평면 등을 갖는 구조물이 도시될 때와 같이, 소정의 도면은 이해를 돕기 위해 이상적 방식으로 도시될 수 있다. 서로 다른 도면에서 동일한 도면 부호는 동일한 요소를 표시하며, 유사한 도면 부호들은, 반드시 그러한 것은 아니지만, 유사한 요소들을 표시한다.
상세한 설명 및 청구범위에서 "제 1", "제 2", "제 3", "제 4" 등은, 가능하다면, 유사한 요소들 사이를 구분하기 위해 사용되며, 반드시 특정 순서 또는 연차적 순서를 설명하기 위해 사용되는 것이 아니다. 이와 같이 사용되는 용어들은 적절한 상황 하에서 상호혼용가능하여, 본 명세서에 설명되는 본 발명의 실시예들이 예를 들어, 본 명세서에 나타내지거나 또는 그렇지 않을 경우 설명되는 것과는 다른 순서로 작동할 수 있다. 마찬가지로, 여기서 일련의 단계를 포함하는 것으로 방법이 설명될 경우, 본 명세서에 나타내는 바와 같은 이러한 단계들의 순서는 이러한 단계들이 수행될 수도 있는 반드시 유일한 순서가 아니며, 거명되는 단계들의 일부가 생략되거나 및/또는 여기서 설명되지 않은 소정의 다른 단계들이 이 방법에 추가될 수도 있다. 더욱이, "포함한다", "구비한다", "갖는다" 및 이들의 변형예에 해당하는 용어는 비-배타적 내포를 커버하는 것을 의도하여, 요소들의 리스트를 포함하는 프로세스, 방법, 품목, 또는 장치가 반드시 해당 요소들에 제한되지 않으며, 이러한 프로세스, 방법, 품목, 또는 장치에 내재적이거나 명시적으로 나열되지 않은 다른 요소들을 포함할 수 있다.
상세한 설명 및 청구범위에서 "좌측", "우측", "전방", "후방", "상부", "하부", "위", "아래", 등은, 존재할 경우에 설명적인 용도로 사용되며, 그렇지 않고 명시적으로 또는 상황에 따라 표시되지 않을 경우 영구적인 상대적 위치를 설명하기 위한 것이 아니다. 이와 같이 사용되는 용어는 적절한 상황 하에서 상호혼용가능하여, 본 명세서에 설명되는 본 발명의 실시예가, 예를 들어, 본 명세서에 나타내지는 또는 그렇지 않을 경우 설명되는 것과는 다른 배향으로 작동할 수 있다. 본 명세서에 여기서 사용되는 "결합되는"이라는 용어는 전기적 또는 비전기적 방식으로 직접 또는 간접적으로 연결되는 것으로 규정된다. 서로에 "인접"한 것으로 본 명세서에 설명되는 물체는, 이 용어가 사용되는 범주에서 적합한 대로, 서로 물리적으로 접촉할 수도 있고, 서로 근접하여 배치될 수도 있으며, 또는 서로 동일한 포괄적 구역 또는 영역 내에 위치할 수 있다. 여기서 "일 실시예에서"라는 표현의 등장은 반드시 모두 동일한 실시예를 의미하는 것이 아니다.
본 발명의 일 실시예에서, 마이크로일렉트로닉스 다이용 패키지는 다이의 제 1 표면에 인접한 제 1 기판과, 제 1 기판에 인접한 제 2 기판과, 다이의 제 2 표면에 인접한 히트 스프레더를 포함한다. 히트 스프레더는 제 1 기판 및 제 2 기판 모두와 접촉한다.
특정의 다른 PoINT 구조에서, 히트 스프레더 - 본 명세서에서는 일체형 히트 스프레더(integrated heat spreader) 또는 IHS로도 불림 - 는 다이 응력 관리를 위해 패치에 장착된다. 이러한 배열은, 패치의 추가가 PoINT 패키지가 기존의 랜드 그리드 어레이(land grid array; LGA) 패키지보다 두껍다는 것을 의미하기 때문에, 기존의 LGA 패키지의 경우 일반적인 것보다 높은 레벨에서 소켓 독립형 로딩 메커니즘(ILM)이 IHS와 접촉하게 한다. 이 배열은 땜납 붕괴(solder squeeze-out) 문제 및/또는 캔틸레버 효과를 또한 유도한다. 또 다른 PoINT 구조는 인터포저 상에 배타적으로 IHS를 장착한다. 그러나, 결과적인 큰 다이 내지 IHS 오버행은, 다이-에지 CDO(탄소-도핑 옥사이드) 박리를 포함한 현저한 다이-응력 위험을 유도한다. 추가적으로, 조합된 패치 및 인터포저 구조의 높은 두께 공차는 땜납 열전달 재료(STIM) 보이딩(voiding), STIM 비-습윤성, 및 코너 크랙에 대한 현저한 위험을 야기한다. 다이 응력 문제에 추가하여, 설명되는 PoINT 구조를 이용한 패키지는 전용 ILM을 필요로 한다. 다시 말해서, 기존 패키지용으로 설계된 ILM은 PoINT 패키지용으로 설계된 ILM과 호환가능하지 않고, 그 역도 마찬가지다.
본 발명의 실시예는 멀티-레벨 접촉 방식의 IHS를 이용한다. 이러한 실시예는 IHS가 다이 응력 두께 공차 관리를 위해 패치와 접촉하고(즉, 패치에 안착하고), 인터포저와 또한 접촉하여(인터포저에 안착하여), ILM 하중 지지점을 제공하도록 설계된다. 이러한 실시예는 기존 LGA 패키지용으로 설계된 ILM이 PoINT 패키지에 또한 적용될 수 있게 하고, 동일한 시스템 보드 상에서 상호혼용가능한 PoINT 및 기존 LGA 패키지를 또한 실현가능하게 한다. 일부 실시예는, 패키지 공간 요건 및/또는 IHS 비용을 감소시키기 위해, ILM 접촉을 요구하지 않는 측부 상의 멀티-레벨 접촉 특징을 제거한다.
이제 도면을 참조하면, 도 1a는 본 발명의 일 실시예에 따른 마이크로일렉트로닉스 조립체(10)의 단면도이고, 도 1b 및 1c는 평면도이다. 마이크로일렉트로닉스 조립체(10)는 소켓(50), ILM(60), 및 집적 회로(IC) 패키지(100)를 포함한다. 도 1a는 도 1c의 라인(A-A)을 따라 취한 것이다. 도 1b에서, 그렇지 않을 경우 가려질 패키지(100)의 아래에 놓인 특징부들을 노출시키기 위해, 도 1a 및 1c에 나타나는 (이하에 설명되는) 히트 스프레더가 생략된다.
도 1a 내지 도 1c에 도시되는 바와 같이, 패키지(100)는 표면(111) 및 대향 표면(112)을 갖는 마이크로일렉트로닉스 다이(110)와, 다이의 표면(112)에 인접한 기판(120)과, 기판(120)에 인접한 기판(130)과, 다이(110)의 표면(111)에 인접한 히트 스프레더(140)를 포함한다. PoINT 구조의 명명법에서, 기판(120)은 패치이고, 기판(130)은 인터포저이다. 히트 스프레더(140)는 기판(120) 및 기판(130) 모두와 접촉, 즉, 패치 및 인터포저 모두와 접촉한다.
도면에 도시되지 않지만, 일 실시예에서, 히트 싱크(또는 다른 냉각 장치)가 히트 스프레더(140)와 열적으로 연결될 수 있고, 열전달 재료(TIM)의 층이 히트 싱크(또는 다른 장치)와 히트 스프레더의 표면 사이에 배치될 수도 있다. 예를 들자면 히트 싱크는 보유 메커니즘에 의해 히트 스프레더(140) 및 다이(110) 위에 고정되는 멀티-핀(fin)[또는 멀티-핀(pin)] 히트 싱크를 포함할 수 있다.
히트 스프레더(140)는 임의의 적절한 열전도성 재료로 제조될 수 있고, 임의의 적절한 형상 또는 구조를 가질 수도 있다(이하에 추가적으로 논의됨). 히트 스프레더(140)를 구성하는데 사용될 수 있는 재료는 금속(예를 들어, 구리 및 구리 합금), 열전도성 복합체, 및 열전도성 중합체를 포함한다. 일 실시예에서, 습윤층(예를 들어, 니켈) 또는 다른 코팅이 히트 스프레더 표면의 적어도 일부분 위에 배치될 수도 있다.
다이(110)는 임의의 타입의 집적 회로 장치를 포함할 수도 있다. 일 실시예에서, 다이(110)는 프로세싱 시스템(싱글-코어 또는 멀티-코어)을 포함한다. 예를 들어, 다이는 마이크로프로세서, 그래픽 프로세서, 신호 프로세서, 네트워크 프로세서, 칩셋 등을 포함할 수 있다. 일 실시예에서, 다이(110)는 복수 기능 유닛(예를 들어, 하나 이상의 프로세싱 유닛, 하나 이상의 그래픽 유닛, 하나 이상의 통신 유닛, 하나 이상의 신호 프로세싱 유닛, 하나 이상의 보안 유닛 등)을 가진 시스템온칩(system-on-chip; SoC)을 포함한다. 그러나, 개시되는 실시예는 특정 타입 또는 클래스의 IC 소자에 제한되지 않는다. 예를 들어, 다양한 실시예는 동일한 기판 상에 복수의 다이(예를 들어, 멀티플 마이크로프로세서 다이 또는 마이크로프로세서 및 그래픽 프로세서)를 포함할 수도 있다. 이러한 일부 실시예가 도 6 및 도 7과 연계하여 이하에 추가로 논의된다.
기판(120)은 표면(121) 및 대향 표면(122)을 포함하며, 표면(121)은 다이(110)의 표면(112)에 인접하여 위치하고, 표면(122)은 기판(130)에 인접하여 위치한다. 기판(120)은 표면(121)에 피치(125)를 갖는 복수의 인터커넥트(123)와, 표면(122)에 피치(126)를 갖는 복수의 인터커넥트(124)를 포함하며, 피치(125)는 피치(126)보다 작다. 이는 - 앞서 언급한 바와 같이 - PoINT 기술의 패치가 다이의 미세 패치로부터 인터포저의 큰 피치까지 피치 변환을 수행할 것으로 예상되는 기능과 조화된다.
일부 실시예에서, 표면(112)은 다이(110)의 "능동 표면"이라 불릴 수도 있다. 인터커넥트(123)는 다이의 전방 측부(112)로부터 아래쪽의 기판(120)까지 연장되며, 이러한 인터커넥트(123)는 다이 및 기판을 전기적으로 연결한다. 인터커넥트(123)는 다이(110)와 기판(120) 사이에서 전기적 통신을 제공할 수 있는 임의의 타입의 구조 및 재료를 포함할 수 있고, 일 실시예에 따르면, 도 1a에 도시되는 바와 같이, 다이(110)가 기판(120) 상에 플립-칩 배열로 배치된다. 도시되는 실시예에서, 인터커넥트(123) 각각은 다이 상에 전기 전도성 단자(예를 들어, 패드, 범프, 스터드 범프, 칼럼, 필라, 또는 그외 다른 적절한 구조물 또는 구조물들의 조합)와, 기판 상에 대응하는 전기 전도성 단자(예를 들어, 패드, 범프, 스터드 범프, 칼럼, 필라, 또는 그외 다른 적절한 구조물 또는 구조물들의 조합)를 포함한다. (예를 들어, 볼 또는 범프 형태의) 땜납이 기판 및/또는 다이의 단자 상에 배치될 수도 있고, 그 다음에 이러한 단자들은 납땜 리플로우 프로세스(solder reflow process)를 이용하여 접합될 수 있다. 인터커넥트(124)는 인터커넥트(123)와 유사하고, 상술한 논의는 (위치, 피치, 기능 등의 차이에 대해 적절하게 수정되어) 이러한 인터커넥트(124)에 또한 적용된다.
다이(110) 상의 단자들은 하나 이상의 합금 및/또는 하나 이상의 금속간 화합물 형성을 위해 조합되거나 복수의 층에 배치되는지 여부에 관계없이, 임의의 적절한 재료 또는 재료들의 조합을 포함할 수도 있다. 예를 들어, 다이(110) 상의 단자들은 구리, 알루미늄, 금, 은, 니켈, 티타늄, 텅스텐, 및 이러한 금속들 및/또는 다른 금속들의 임의의 조합을 포함할 수도 있다. 다른 실시예에서, 단자는 하나 이상의 비금속 재료(예를 들어, 전도성 중합체)를 포함할 수 있다. 기판(120) 상의 단자는 하나 이상의 합금 및/또는 하나 이상의 금속간 화합물 형성을 위해 조합되거나 복수 층으로 배치되는지 여부에 관계없이, 임의의 적절한 재료 또는 재료들의 조합을 또한 포함할 수 있다. 예를 들어, 기판(120) 상의 단자는 구리, 알루미늄, 금, 은, 니켈, 티타늄, 텅스텐, 및 이러한 금속들 및/또는 다른 금속들의 임의의 조합을 포함할 수도 있다. 임의의 적절한 땜납 재료를 이용하여 다이(110) 및 기판(120) 각각의 정합 단자를 접합할 수도 있다. 예를 들어, 땜납 재료는 주석, 구리, 은, 금, 납, 니켈, 인듐, 및 이러한 금속들 및/또는 다른 금속들의 임의의 조합 중 어느 하나 이상을 포함할 수 있다. 땜납은 땜납의 특성을 변경시키기 위해(예를 들어, 리플로우 온도를 변경시키기 위해) 하나 이상의 첨가제 및/또는 충전재 재료 또한 포함할 수도 있다.
일 실시예에서, 인터커넥트(123)는 기판(120)에 다이(110)를 전기적으로 연결하고, 인터커넥트(123)는 기판에 다이를 기계적으로 고정하는 것을 또한 돕는다. 추가적인 실시예에서, 언더필(underfill) 재료층이 인터커넥트(123) 주위에 그리고 다이(110)와 기판(120) 사이에 배치될 수 있고, 이러한 언더필층은 기판에 다이를 기계적으로 고정하는 것을 또한 도울 수도 있다. 언더필은 액체 또는 사전 도포된 에폭시 화합물과 같은 임의의 적절한 재료를 포함할 수도 있다.
기판(130)은 표면(131) 및 대향 표면(132)을 포함하며, 표면(131)은 기판(120)의 표면(122)에 인접하여 위치한다. 표면(132)은 소켓(50)에 인접하여 위치하고, 이는 LGA 접촉 핀(51) 및 솔더 볼(52)을 포함한다. ILM(60)은 이하에 더 상세히 논의되는 바와 같이 패키지(100)를 소켓(50) 내로 가압한다. 패키지(100)는 커패시터 또는 다른 수동 소자(170)를 추가로 포함할 수도 있다.
기판(130) - 가끔 "패키지 기판" 또는, (상술한 바와 같이) PoINT 기술에서 인터포저로 불림 - 은 패키지(100)가 연결되는 다음-레벨 구성요소(예를 들어, 회로 기판)와 다이(110) 사이에서 전기적 통신을 제공할 수 있는 임의의 적절한 타입의 기판을 포함할 수도 있다. 다른 실시예에서, 기판(130)은 하측 IC 패키지와 연결되는 상측 IC 패키지와 다이(110) 사이에서 전기적 통신을 제공할 수 있는 임의의 적절한 타입의 기판을 포함할 수 있고, 추가적인 실시예에서 기판(130)은 상측 IC 패키지와, IC 패키지(100)가 연결되는 다음-레벨 구성요소 사이에서 전기적 통신을 제공할 수 있는 임의의 적절한 타입의 기판을 포함할 수 있다. 기판(130)은 다이(110)에 대한 구조적 지지를 또한 제공할 수 있다. 예를 들자면, 일 실시예에서, 기판(130)은 (유전체 또는 금속의 코어인) 코어층 주위에 축적되는 - 유전체 및 금속의 교번층을 포함하는 - 다층 기판을 포함한다. 다른 실시예에서, 기판(130)은 코어없는 다층 기판을 포함한다. 다른 타입의 기판 및 기판 재료는 개시되는 실시예와 함께 용도를 또한 발견할 수도 있다(예를 들어, 사파이어, 글라스 등).
다이(110)의 표면(112)은 평면(115)을 형성한다. 히트 스프레더(140)는 접촉 영역(127)에서 기판(120)과 접촉하고, 접촉 영역(137)에서 기판(130)과 접촉한다. 접촉 영역(127, 137)은 다이(110)의 표면(111)과 함께, 히트 스프레더를 기판에 그리고 다이에 접합시키도록 설계된 접착제(도면에 도시되지만 도면부호로 표시되지 않음)를 구비한다. 접착제는 또한, 또는 대신에, 열전달 재료로 작용할 수 있다. 따라서, 히트 스프레더가 다른 패키지 구성요소와 접촉하고 있다고 말하여질 경우에, 적어도 일부 실시예에서, 접착제 및/또는 TIM은 히트 스프레더와 상기 다른 구성요소 사이에 위치함을 이해하여야 한다.
앞서 언급한 바와 같이, 다이(110)를 히트 스프레더(140)와 열적으로 연결하기 위해, 열전달 재료층이 다이의 후방측(111)과 히트 스프레더(140)의 인접 표면 사이에 배치될 수도 있다. TIM층은 다이(110)와 히트 스프레더(140) 사이에 열전도성(및 아마도 기계적) 본드를 형성할 수 있는 임의의 적절한 열전도성 재료를 포함할 수도 있다. 예를 들어, TIM층은 땜납 재료, 복합 재료, 열전도성 중합체, 및 이러한 재료 및/또는 다른 재료들의 임의의 조합을 포함할 수도 있다.
도시되는 실시예에서, 접촉 영역(127)은 평면(115)에 위치하고, 접촉 영역(137)은 평면(115)에 평행한 평면(116)에 위치한다. 또한 예시되는 실시예에서, 접촉 영역(137)은 히트 스프레더(140)의 에지(143)에 위치하고, 에지(143)는 접촉 영역(137) 위에 위치하는 단차부(144)를 포함한다. 히트 스프레더(140)의 단차부(144)는 ILM(60)에 대한 랜딩(landing) 구역 또는 접촉 표면을 제공한다. 도시되는 실시예에서, 단차부(144)는 평면(115)에 위치한다. 따라서, 도 1a 내지 도 1c는 히트 스프레더(140)에 대한 단일-피스의 단일-단차부 설계를 예시한다. 비예시적인 실시예에서, 접촉 영역(127)은 평면(115)과는 다르지만 평면(115)에 평행하고, 평면(116)보다 평면(115)에 가까운 평면에 위치할 수도 있다. 어느 실시예에서도, 단차부(144)는 또한 기존 LGA 패키지에 대해 ILM이 위치하는 것과 동일한 높이, 위치, 또는 레벨에 ILM(60)을 수용하도록 위치되고, 따라서, - 앞서 언급한 바와 같이 - 동일 시스템 보드 상에서 PoINT 및 기존 LGA 패키지의 상호호환성을 가능하게 한다. 다양한 실시예에서, - 즉, 다이(110)의 표면(112)의 레벨, 또는 대략 100 마이크로미터 내인 - 평면(115)에 단차부(144)를 배치하는 것은 이러한 ILM의 상호호환성을 가능하게 하는 것이다.
ILM의 주 기능은 프로세서 패키지를 소켓 접촉부에 안착시키고 결과적인 하중을 소켓 솔더 볼을 통해 균등하게 분포시키는데 필요한 힘을 전달하는 것이다. 도 1a의 맥락에서, ILM(60)은 LGA 접촉 핀(51)에 패키지(100)를 압착시키고 결과적인 하중을 소켓 솔더 볼(52)을 통해 분포시킨다. 통상적으로, 도시되는 경우처럼, ILM은 4개의 측부 중 단 2개의 측부 상에서 패키지(100)와 접촉한다. 이러한 구조는 멀티-레벨 IHS 접촉이 ILM이 없는 패키지의 이러한 측부 상에서 덜 중요하거나 중요하지 않음을 의미하며, 따라서, 앞서 언급한 바와 같이, 일부 실시예는 이러한 측부 상에서 멀티-레벨 접촉 특징부를 제거한다. 이는 이하에 더 논의되는 바와 같이, 도 1b 및 도 1c를 참조함으로써 파악할 수도 있다.
특히 도 1b를 먼저 참조하면, 기판(120)의 표면(121)은 측부(176)와, 측부(176)에 대향되는 측부(177)와, 측부(176)와 측부(177) 사이에서 연장되는 측부(178)와, 측부(178)에 대향되는 측부(179)를 포함한다. 마찬가지로, 기판(130)의 표면(131)은 측부(186)와, 측부(186)에 대향된 측부(187)와, 측부(186)와 측부(187) 사이에서 연장되는 측부(188)와, 측부(188)에 대향된 측부(189)를 포함한다. 특히 도 1c를 이제 참조하면[표면(121, 131) 각각의 4개의 측부를 표시하는 도면 부호는 명료성을 위해 생략함], 히트 스프레더(140)가 측부(176, 177)에서 표면(121)과 접촉하지만 측부(178, 179)에서는 접촉하지 않으며, 측부(186, 187)에서 표면(131)과 접촉하지만 측부(188, 189)에서는 표면(131)과 접촉하지 않는다. 비예시적인 다양한 실시예에서, 히트 스프레더는 2개, 3개, 또는 4개 모두의 측부에서 표면(121)과 접촉할 수 있고, 임의의 조합으로 2개, 3개, 또는 4개 모두의 측부에서 표면(131)과 접촉할 수도 있다. 도 1c를 계속 참조하면, 라인(191)은 히트 스프레더(140)가 기판(120)과 만나기 위해 아래로 내려오는 위치를 표시하고, 라인(192)은 히트 스프레더(140)가 기판(130)과 만나기 위해 더욱 아래로 내려오는 위치를 표시하며, 라인(193)은 단차부(144)의 최내측 수준을 표시한다. 대응하는 라인이 도 1a에 표시된다.
도 2 내지 도 4는 본 발명의 다양한 대안의 실시예에 따라 조립체(10)의 일부분의 단면도이다. 도 2에서, 히트 스프레더(140)의 에지(143)는, 단차부(144)에 부가하여, 접촉 영역(127) 위에 위치하는 단차부(145)를 포함한다. 따라서, 도 2는 히트 스프레더(140)에 대한 단일-피스의 2개-단차부 설계를 도시한다. 도 3에서, 히트 스프레더(140)는 피스(341) 및 피스(342)를 포함한다. 도시되는 실시예에서, 피스(341)는 캡을 포함하고, 피스(342)는 접촉 영역(127)에서 기판(120)과 접촉하고 접촉 영역(137)에서 기판(130)과 접촉하는 히트 스프레더의 기저부(base)를 포함한다. 따라서 도 3은 히트 스프레더의 2개-피스의 2개-단차부 설계를 도시한다. 도 4에서, 히트 스프레더(140)는 피스(341, 342)를 다시 포함하지만, 이들은 약간 다른 배열을 가지며, 피스(342)의 경우에, 도시되는 바와 같이 다른 형상을 갖는다. 이러한 예에 기초하여, 많은 다른 히트 스프레더 구조가 또한 가능하다는 것을 이해해야 한다.
도 5는 본 발명의 일 실시예에 따른 컴퓨팅 시스템(500)의 개략도이다. 시스템(500)은 시스템 보드(510) 또는 다른 회로 기판 상에 배치되는 다수의 구성요소들을 포함한다. 보드(510)는 측부(512) 및 대향 측부(514)를 포함하며, 다양한 구성요소는 측부(512, 514) 중 하나 이상에 배치될 수 있다. 도시되는 실시예에서, 마이크로일렉트로닉 조립체(10)의 소켓(50)은 보드(510)에 일체화되고, 컴퓨팅 시스템(500)은 측부(512) 상에 배치되는 마이크로일렉트로닉 조립체(10)를 포함한다. 마이크로일렉트로닉 조립체는 본 명세서에 설명되는 실시예들 중 임의의 실시예를 포함할 수도 있다.
시스템(500)은, 예를 들어, 휴대용(hand-held) 또는 모바일 컴퓨팅 장치와 같은 임의의 타입의 컴퓨팅 시스템(예를 들어, 핸드폰, 스마트폰, 모바일 인터넷 장치, 뮤직 플레이어, 태블릿 컴퓨터, 랩탑 컴퓨터, 넷탑 컴퓨터 등)을 포함할 수도 있다. 그러나 개시되는 실시예는 휴대용 및 다른 모바일 컴퓨팅 장치에 제한되지 않으며, 이러한 실시예는 데스크탑 컴퓨터 및 서버와 같은 다른 타입의 컴퓨팅 시스템에서 용도를 발견할 수도 있다.
보드(510)는 보드 상에 배치된 다양한 구성요소들 중 하나 이상 사이에서 전기적 통신을 제공할 수 있는 임의의 적절한 타입의 회로 기판 또는 다른 기판을 포함할 수도 있다. 일 실시예에서, 예를 들어, 보드(510)는 유전체 층에 의해 서로로부터 분리되고, 전기 전도성 비아에 의해 상호연결되는 복수의 금속층을 포함하는 인쇄 회로 기판(PCB)을 포함한다. 금속층 중 임의의 하나 이상은 보드(510)와 결합된 구성요소들 사이에서 전기적 신호를 전송하기 위해 - 아마도 다른 금속층과 연계하여 - 소정의 회로 패턴으로 형성될 수 있다. 그러나, 개시되는 실시예는 상술한 PCB에 제한되지 않으며, 그리고 또한 보드(510)는 임의의 다른 적절한 기판을 포함할 수도 있다.
마이크로일렉트로닉 조립체(10)에 추가하여, 하나 이상의 추가적인 구성요소들이 보드(510)의 하나 이상의 측부(512, 514) 상에 배치될 수도 있다. 예를 들자면, 도면에 도시되는 바와 같이, 구성요소(501)들이 보드(510)의 측부(512) 상에 배치될 수 있고, 구성요소(502)들이 보드의 대향 측부(514) 상에 배치될 수도 있다. 보드(510) 상에 배치될 수도 있는 추가적인 구성요소들은 다른 IC 소자(예를 들어, 처리 소자, 메모리 소자, 신호 처리 소자, 무선 통신 소자, 그래픽 컨트롤러 및/또는 드라이버, 오디오 프로세서 및/또는 컨트롤러 등), 전력 운반 구성요소(예를 들어, 전압 레귤레이터 및/또는 다른 전력 관리 장치, 배터리와 같은 전력 공급원 및/또는 커패시터와 같은 수동형 장치), 그리고 하나 이상의 사용자 인터페이스 장치(예를 들어, 오디오 입력 장치, 오디오 출력 장치, 키패드, 또는 터치스크린 디스플레이와 같은 다른 데이터 입력 장치, 및/또는 그래픽 디스플레이 등), 그리고 이러한 장치 및/또는 다른 장치들의 임의의 조합을 포함한다. 일 실시예에서, 컴퓨팅 시스템(500)은 복사 차폐부를 포함한다. 추가적인 실시예에서, 컴퓨팅 시스템(500)은 냉각 해법을 포함한다. 또 다른 실시예에서, 컴퓨팅 시스템(500)은 안테나를 포함한다. 또 다른 실시예에서, 시스템(500)은 하우징 또는 케이스 내에 배치될 수도 있다. 보드(510)가 하우징 내에 배치되는 경우에, 컴퓨팅 시스템(500)의 구성요소들 중 일부 - 예를 들어, 디스플레이 또는 키패드와 같은 사용자 인터페이스 장치, 및/또는 배터리와 같은 전력 공급원 - 가 보드(510)(및/또는 이러한 보드 상에 배치된 구성요소)와 전기적으로 결합될 수 있지만, 하우징과 기계적으로 연결될 수도 있다.
본 발명의 실시예는 PoINT 구조 및 패키지에 제한되지 않으며, 예를 들어, 보드 상에 장착된 CPU 패키지와, 동일 보드 상에 장착되는 다이 또는 칩 스케일 패키지를 갖고 IHS가 두 구성요소를 덮는 구조와 같은, 복수의 단차부가 관련되는 임의의 구조에서 가치를 가질 수 있다. 본 발명의 일 실시예에 따른 마이크로일렉트로닉 시스템(600)의 단면도인 도 6에 일례가 도시된다. 도 6에 도시되는 바와 같이, 마이크로일렉트로닉 시스템(600)은 시스템 보드(610)와, 높이(625)를 갖는 마이크로일렉트로닉 패키지(620)와, 다른 높이(635)를 갖는 마이크로일렉트로닉 패키지(630)와, 마이크로일렉트로닉 패키지(620) 및 마이크로일렉트로닉 패키지(630)와 모두 접촉하는 히트 스프레더(640)를 포함한다. 히트 스프레더(640)는 (예를 들어, 도 1a에 도시되는) 히트 스프레더(140)의 단차부(144)와 유사한 단차부를 포함할 수도 있고 포함하지 않을 수도 있다.
도 7은 대안의 실시예에 따른 시스템(600)의 단면도이다. 도 7에 도시되는 바와 같이, 히트 스프레더(640)는 캡(741), 기저부(742), 및 기저부(743)를 포함한다. 기저부(742)는 패키지 접촉 영역(723)에서 마이크로일렉트로닉 패키지(620)와 접촉하고, 기저부(743)는 패키지 접촉 영역(733)에서 마이크로일렉트로닉 패키지(630)와 접촉한다.
도 8은 본 발명의 일 실시예에 따른 마이크로일렉트로닉 패키지 내의 다이 응력을 감소시키는 방법(800)을 나타내는 순서도이다. 방법(800)이 표준에 해당하는 마운팅 또는 다른 단계들을 포함하는 한, 이러한 단계들은 당해 분야에 알려진 바와 같이 임의의 적절한 기술을 이용하여 실현될 수 있다.
방법(800)의 단계(810)는 제 1 기판 상에 다이를 장착하는 것이다. 일례로서, 다이는 다이(110)와 유사할 수 있고, 제 1 기판은 기판(120)과 유사할 수 있으며, 이들 모두는 도 1a에 먼저 도시된 바 있다. 따라서, 제 1 기판의 제 1 표면은 제 1 측부와, 제 1 측부에 대향하는 제 2 측부와, 제 1 측부와 제 2 측부 사이에서 연장되는 제 3 측부와, 제 3 측부에 대향하는 제 4 측부를 포함한다.
방법(800)의 단계(820)는 제 1 기판보다 큰 풋프린트를 갖는 제 2 기판 상에 제 1 기판을 장착하는 것이다. 일례로서, 제 2 기판은 도 1a에 먼저 도시된 기판(130)과 유사하다. 따라서, 제 2 기판의 제 1 표면은 제 5 측부와, 제 5 측부에 대향하는 제 6 측부와, 제 5 측부와 제 6 측부 사이에서 연장되는 제 7 측부와, 제 7 측부에 대향하는 제 8 측부를 포함한다.
방법(800)의 단계(830)는 상측부 및 하측부를 갖는 히트 스프레더를 제공하는 것이며, 하측부는 제 1 기판 접촉 영역 및 제 2 기판 접촉 영역을 갖는다. 일례로서, 히트 스프레더는 도 1a에 먼저 도시된 히트 스프레더(140)와 유사할 수 있고, 제 1 및 제 2 기판 접촉 영역은 도 1a에 또한 먼저 도시된 접촉 영역(127, 137) 각각과 유사할 수 있다.
방법(800)의 단계(840)는 제 1 기판 접촉 영역이 제 1 기판과 접하고 제 2 기판 접촉 영역이 제 2 기판과 접촉하도록, 제 1 기판 및 제 2 기판 상에 히트 스프레더를 장착하는 것이다. 일 실시예에서, 히트 스프레더는 제 2 기판 접촉 영역 위에 위치한 접촉 표면을 제공하는 단차부를 포함한다. 동일한 또는 다른 실시예에서, 히트 스프레더의 장착은, 제 1 기판이 제 1 측부, 제 2 측부, 제 3 측부, 및 제 4 측부 중 2개 이상에서 제 1 기판과 접촉하도록, 그리고 제 2 기판 접촉 영역이 제 7 측부 및 제 8 측부를 제외하고 제 5 측부 및 제 6 측부에서만 제 2 기판과 접촉하도록, 히트 스프레더를 장착하는 단계를 추가로 포함한다. 다른 실시예에서, 히트 스프레더 장착은, 제 1 기판 접촉 영역이 제 3 측부 및 제 4 측부를 제외하고 제 1 측부 및 제 2 측부에서만 제 1 기판과 접촉하도록, 그리고 제 2 기판이 제 5 측부, 제 6 측부, 제 7 측부, 및 제 8 측부 중 2개 이상에서 제 2 기판과 접촉하도록, 히트 스프레더를 장착하는 단계를 추가로 포함한다.
방법(800)의 단계(850)는 독립형 로딩 메커니즘이 접촉 표면에서 히트 스프레더를 접촉시키는 것이다.
본 발명이 구체적인 실시예를 참조하여 설명되었으나, 본 발명의 사상 또는 범위로부터 벗어나지 않으면서 다양한 변형이 이루어질 수도 있다. 따라서, 발명의 실시예의 개시내용은 본 발명의 범위를 예시하고자 함이 아니며, 제한하려고 의도되지 않는다. 본 발명의 범위는 첨부된 특허청구범위에 의해 요구되는 범위로만 제한되어야 한다. 예를 들어, 당 업자에게 있어서, 본 명세서에 논의되는 집적 회로 패키지 및 관련 구조 및 방법이 다양한 실시예에서 구현될 수 있고, 이러한 실시예들 중 일부에 대한 상술한 논의가 반드시 모든 가능한 실시예에 대한 완전한 설명을 나타내지 않는다는 것은 명백하다.
추가적으로, 이점, 다른 장점, 및 문제점에 대한 해법이 구체적인 실시예와 관련하여 설명되었다. 그러나, 이러한 이점, 장점, 문제점에 대한 해법과, 이점, 장점, 또는 해법을 실현시키거나 점점 더 현저하게 만들 수 있는 임의의 요소 또는 요소들이, 특허청구범위의 전체 또는 일부에 대한 핵심적인, 필수적인, 또는 본질적인 특징 또는 요소로 간주되어서는 안된다.
더욱이, 본 명세서에 개시되는 실시예 및 제한사항은 실시예 및/또는 제한사항이: (1) 청구항에 명시적으로 청구되지 않는 경우, 그리고 (2) 균등론 하에서 청구범위의 제한사항 및/또는 표현 요소들의 동등물 또는 잠재적 동등물일 경우, 공중에 대한 기부에 의한 제한 (doctrine of dedication) 하에 공중에게 제공되지 않는다.

Claims (19)

  1. 마이크로일렉트로닉 다이용 패키지에 있어서,
    다이의 제 1 표면에 인접한 제 1 기판과,
    상기 제 1 기판에 인접한 제 2 기판과,
    상기 다이의 제 2 표면에 인접한 히트 스프레더를 포함하며,
    상기 히트 스프레더는 상기 제 1 기판 및 상기 제 2 기판과 모두 접촉하는
    마이크로일렉트로닉 다이용 패키지.
  2. 제 1 항에 있어서,
    상기 다이의 제 1 표면은 제 1 평면을 형성하고,
    상기 히트 스프레더는 제 1 기판 접촉 영역에서 상기 제 1 기판과 접촉하고, 제 2 기판 접촉 영역에서 상기 제 2 기판과 접촉하며,
    상기 제 1 기판 접촉 영역은 상기 제 1 평면에 위치하고, 상기 제 2 기판 접촉 영역은 상기 제 1 평면에 평행한 제 2 평면에 위치하는
    마이크로일렉트로닉 다이용 패키지.
  3. 제 1 항에 있어서,
    상기 제 1 기판은 제 1 표면 및 대향하는 제 2 표면을 포함하며, 상기 제 1 기판의 제 1 표면은 상기 다이의 제 1 표면에 인접하고, 상기 제 1 기판의 제 2 표면은 제 2 기판에 인접하며,
    상기 제 1 기판은, 상기 제 1 기판의 제 1 표면에서 제 1 피치를 갖는 제 1 복수의 인터커넥트와, 상기 제 1 기판의 제 2 표면에서 제 2 피치를 갖는 제 2 복수의 인터커넥트를 포함하며,
    상기 제 1 피치는 상기 제 2 피치보다 작은
    마이크로일렉트로닉 다이용 패키지.
  4. 제 1 항에 있어서,
    상기 제 1 기판의 제 1 표면은 제 1 측부와, 상기 제 1 측부에 대향하는 제 2 측부와, 상기 제 1 측부와 상기 제 2 측부 사이에서 연장되는 제 3 측부와, 상기 제 3 측부에 대향하는 제 4 측부를 포함하고,
    상기 제 2 기판은 제 1 표면과, 대향하는 제 2 표면을 포함하며, 상기 제 2 기판의 제 1 표면은 상기 제 1 기판의 제 2 표면에 인접하며,
    상기 제 2 기판의 제 1 표면은 제 5 측부와, 상기 제 5 측부에 대향하는 제 6 측부와, 상기 제 5 측부와 상기 제 6 측부 사이에서 연장되는 제 7 측부와, 상기 제 7 측부에 대향하는 제 8 측부를 포함하고,
    상기 히트 스프레더는 상기 제 1 측부, 제 2 측부, 제 3 측부 및 제 4 측부 중 2개 이상에서 상기 제 1 기판과 접촉하고, 상기 제 7 측부 및 제 8 측부를 제외하고 상기 제 5 측부 및 제 6 측부에서만 상기 제 2 기판과 접촉하는
    마이크로일렉트로닉 다이용 패키지.
  5. 제 1 항에 있어서,
    상기 제 1 기판의 제 1 표면은 제 1 측부와, 상기 제 1 측부에 대향하는 제 2 측부와, 상기 제 1 측부와 상기 제 2 측부 사이에서 연장되는 제 3 측부와, 상기 제 3 측부에 대향하는 제 4 측부를 포함하고,
    상기 제 2 기판은 제 1 표면과, 대향하는 제 2 표면을 포함하며, 상기 제 2 기판의 제 1 표면은 상기 제 1 기판의 제 2 표면에 인접하며,
    상기 제 2 기판의 제 1 표면은 제 5 측부와, 상기 제 5 측부에 대향하는 제 6 측부와, 상기 제 5 측부와 상기 제 6 측부 사이에서 연장되는 제 7 측부와, 상기 제 7 측부에 대향하는 제 8 측부를 포함하고,
    상기 히트 스프레더는 상기 제 3 측부 및 제 4 측부를 제외하고 상기 제 1 측부 및 제 2 측부에서만 상기 제 1 기판과 접촉하고, 상기 제 5 측부, 제 6 측부, 제 7 측부 및 제 8 측부 중 2개 이상에서 상기 제 2 기판과 접촉하는
    마이크로일렉트로닉 다이용 패키지.
  6. 제 1 항에 있어서,
    상기 히트 스프레더는 상기 히트 스프레더의 에지에 위치한 제 2 기판 접촉 영역에서 상기 제 2 기판과 접촉하고,
    상기 히트 스프레더의 에지는 상기 제 2 기판 접촉 영역 위에 위치한 단차부를 포함하는
    마이크로일렉트로닉 다이용 패키지.
  7. 제 6 항에 있어서,
    상기 히트 스프레더는 상기 히트 스프레더의 에지에 위치한 제 1 기판 접촉 영역에서 상기 제 1 기판과 접촉하고,
    상기 히트 스프레더의 에지는 상기 제 1 기판 접촉 영역 위에 위치한 제 2 단차부를 포함하는
    마이크로일렉트로닉 다이용 패키지.
  8. 제 1 항에 있어서,
    상기 히트 스프레더는 제 1 피스 및 제 2 피스를 포함하고,
    상기 제 1 피스는 캡을 포함하며,
    상기 제 2 피스는 제 1 기판 접촉 영역에서 상기 제 1 기판과 접촉하고 제 2 기판 접촉 영역에서 상기 제 2 기판과 접촉하는 기저부를 포함하고,
    상기 제 2 피스는 상기 제 2 기판 접촉 영역 위에 위치하는 단차부를 포함하는
    마이크로일렉트로닉 다이용 패키지.
  9. 집적 회로 패키지와,
    상기 집적 회로 패키지와 호환가능한 소켓과,
    독립형 로딩 메커니즘을 포함하는 마이크로일렉트로닉 조립체에 있어서,
    상기 집적 회로 패키지는,
    다이와,
    제 1 기판과,
    제 2 기판과,
    상기 제 1 기판 및 상기 제 2 기판과 모두 접촉하는 히트 스프레더를 포함하며,
    상기 히트 스프레더는 접촉 표면을 제공하는 단차부를 포함하고,
    상기 독립형 로딩 메커니즘은 상기 접촉 표면에서 상기 히트 스프레더와 접촉하는
    마이크로일렉트로닉 조립체.
  10. 제 9 항에 있어서,
    상기 제 1 기판은 제 1 표면 및 대향하는 제 2 표면을 포함하며, 상기 제 1 기판의 제 1 표면은 상기 다이의 제 1 표면에 인접하고, 상기 제 1 기판의 제 2 표면은 제 2 기판에 인접하며,
    상기 제 1 기판은, 상기 제 1 기판의 제 1 표면에서 제 1 피치를 갖는 제 1 복수의 인터커넥트와, 상기 제 1 기판의 제 2 표면에서 제 2 피치를 갖는 제 2 복수의 인터커넥트를 포함하며,
    상기 제 1 피치는 상기 제 2 피치보다 작은
    마이크로일렉트로닉 조립체.
  11. 제 9 항에 있어서,
    상기 제 1 기판의 제 1 표면은 제 1 측부와, 상기 제 1 측부에 대향하는 제 2 측부와, 상기 제 1 측부와 상기 제 2 측부 사이에서 연장되는 제 3 측부와, 상기 제 3 측부에 대향하는 제 4 측부를 포함하고,
    상기 제 2 기판은 제 1 표면과, 대향하는 제 2 표면을 포함하며, 상기 제 2 기판의 제 1 표면은 상기 제 1 기판의 제 2 표면에 인접하며,
    상기 제 2 기판의 제 1 표면은 제 5 측부와, 상기 제 5 측부에 대향하는 제 6 측부와, 상기 제 5 측부와 상기 제 6 측부 사이에서 연장되는 제 7 측부와, 상기 제 7 측부에 대향하는 제 8 측부를 포함하고,
    상기 히트 스프레더는 상기 제 1 측부, 제 2 측부, 제 3 측부 및 제 4 측부 중 2개 이상에서 상기 제 1 기판과 접촉하고, 상기 제 7 측부 및 제 8 측부를 제외하고 상기 제 5 측부 및 제 6 측부에서만 상기 제 2 기판과 접촉하는
    마이크로일렉트로닉 조립체.
  12. 제 9 항에 있어서,
    상기 제 1 기판의 제 1 표면은 제 1 측부와, 상기 제 1 측부에 대향하는 제 2 측부와, 상기 제 1 측부와 상기 제 2 측부 사이에서 연장되는 제 3 측부와, 상기 제 3 측부에 대향하는 제 4 측부를 포함하고,
    상기 제 2 기판은 제 1 표면과, 대향하는 제 2 표면을 포함하며, 상기 제 2 기판의 제 1 표면은 상기 제 1 기판의 제 2 표면에 인접하며,
    상기 제 2 기판의 제 1 표면은 제 5 측부와, 상기 제 5 측부에 대향하는 제 6 측부와, 상기 제 5 측부와 상기 제 6 측부 사이에서 연장되는 제 7 측부와, 상기 제 7 측부에 대향하는 제 8 측부를 포함하고,
    상기 히트 스프레더는 상기 제 3 측부 및 제 4 측부를 제외하고 상기 제 1 측부 및 제 2 측부에서만 상기 제 1 기판과 접촉하고, 상기 제 5 측부, 제 6 측부, 제 7 측부 및 제 8 측부 중 2개 이상에서 상기 제 2 기판과 접촉하는
    마이크로일렉트로닉 조립체.
  13. 제 9 항에 있어서,
    상기 히트 스프레더는 제 1 피스 및 제 2 피스를 포함하고,
    상기 제 1 피스는 캡을 포함하며,
    상기 제 2 피스는 제 1 기판 접촉 영역에서 상기 제 1 기판과 접촉하고 제 2 기판 접촉 영역에서 상기 제 2 기판과 접촉하는 기저부를 포함하고,
    상기 접촉 표면을 제공하는 단차부는 상기 제 2 기판 접촉 영역 위에 위치하는
    마이크로일렉트로닉 조립체.
  14. 제 9 항에 있어서,
    상기 소켓이 통합되는 시스템 보드를 추가로 포함하는
    마이크로일렉트로닉 조립체.
  15. 시스템 보드와,
    제 1 높이를 갖는 제 1 마이크로일렉트로닉 패키지와,
    상기 제 1 높이와는 다른 제 2 높이를 갖는 제 2 마이크로일렉트로닉 패키지와,
    상기 제 1 마이크로일렉트로닉 패키지 및 제 2 마이크로일렉트로닉 패키지와 모두 접촉하는 히트 스프레더를 포함하는
    마이크로일렉트로닉 시스템.
  16. 제 15 항에 있어서,
    상기 히트 스프레더는 캡, 제 1 기저부 및 제 2 기저부를 포함하며,
    상기 제 1 기저부는 제 1 패키지 접촉 영역에서 상기 제 1 마이크로일렉트로닉 패키지와 접촉하고,
    상기 제 2 기저부는 제 2 패키지 접촉 영역에서 상기 제 2 마이크로일렉트로닉 패키지와 접촉하는
    마이크로일렉트로닉 시스템.
  17. 마이크로일렉트로닉 패키지에 있어서의 다이 응력을 감소시키는 방법에 있어서,
    제 1 기판 상에 다이를 장착하는 단계와,
    상기 제 1 기판보다 큰 풋트린트를 갖는 제 2 기판 상에 상기 제 1 기판을 장착하는 단계와,
    상측부 및 하측부를 갖는 히트 스프레더를 제공하는 단계로서, 상기 하측부는 제 1 기판 접촉 영역 및 제 2 기판 접촉 영역을 갖는, 히트 스프레더를 제공하는 단계와,
    상기 제 1 기판 접촉 영역이 상기 제 1 기판과 접촉하고 상기 제 2 기판 접촉 영역이 상기 제 2 기판과 접촉하도록, 상기 제 1 기판 및 제 2 기판 상에 상기 히트 스프레더를 장착하는 단계를 포함하는
    마이크로일렉트로닉 패키지의 다이 응력 감소 방법.
  18. 제 17 항에 있어서,
    상기 다이의 제 1 표면은 제 1 평면을 형성하고,
    상기 제 1 기판 접촉 영역은 상기 제 1 평면에 위치하고, 상기 제 2 기판 접촉 영역은 상기 제 1 평면에 평행한 제 2 평면에 위치하며,
    상기 히트 스프레더는 상기 제 2 기판 접촉 영역 위에서 상기 제 1 평면에 위치하는 접촉 표면을 제공하는 단차부를 포함하고,
    상기 방법은 독립형 로딩 메커니즘이 상기 접촉 표면에서 상기 히트 스프레더와 접촉하게 하는 단계를 추가로 포함하는
    마이크로일렉트로닉 패키지의 다이 응력 감소 방법.
  19. 제 17 항에 있어서,
    상기 제 1 기판의 제 1 표면은 제 1 측부와, 상기 제 1 측부에 대향하는 제 2 측부와, 상기 제 1 측부와 상기 제 2 측부 사이에서 연장되는 제 3 측부와, 상기 제 3 측부에 대향하는 제 4 측부를 포함하고,
    상기 제 2 기판의 제 1 표면은 제 5 측부와, 상기 제 5 측부에 대향하는 제 6 측부와, 상기 제 5 측부와 상기 제 6 측부 사이에서 연장되는 제 7 측부와, 상기 제 7 측부에 대향하는 제 8 측부를 포함하고,
    상기 히트 스프레더를 장착하는 단계는, 상기 제 1 기판 접촉 영역이 상기 제 1 측부, 제 2 측부, 제 3 측부 및 제 4 측부 중 2개 이상에서 상기 제 1 기판과 접촉하도록, 그리고 상기 제 2 기판 접촉 영역이 상기 제 7 측부 및 제 8 측부를 제외하고 상기 제 5 측부 및 제 6 측부에서만 제 2 기판과 접촉하도록, 상기 히트 스프레더를 장착하는 단계를 추가로 포함하는
    마이크로일렉트로닉 패키지의 다이 응력 감소 방법.
KR1020147016245A 2011-12-16 2011-12-16 마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법 KR101584471B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2011/065512 WO2013089780A1 (en) 2011-12-16 2011-12-16 Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package

Publications (2)

Publication Number Publication Date
KR20140094612A true KR20140094612A (ko) 2014-07-30
KR101584471B1 KR101584471B1 (ko) 2016-01-22

Family

ID=48613051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147016245A KR101584471B1 (ko) 2011-12-16 2011-12-16 마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법

Country Status (5)

Country Link
US (1) US9478476B2 (ko)
KR (1) KR101584471B1 (ko)
CN (1) CN103999215B (ko)
IN (1) IN2014CN03370A (ko)
WO (1) WO2013089780A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8728872B2 (en) * 2011-08-18 2014-05-20 DY 4 Systems, Inc. Manufacturing process and heat dissipating device for forming interface for electronic component
WO2013089780A1 (en) 2011-12-16 2013-06-20 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package
KR101983142B1 (ko) * 2013-06-28 2019-08-28 삼성전기주식회사 반도체 패키지
FR3012670A1 (fr) * 2013-10-30 2015-05-01 St Microelectronics Grenoble 2 Systeme electronique comprenant des dispositifs electroniques empiles munis de puces de circuits integres
KR20150072846A (ko) * 2013-12-20 2015-06-30 삼성전기주식회사 반도체 패키지 모듈
US9892990B1 (en) * 2014-07-24 2018-02-13 Amkor Technology, Inc. Semiconductor package lid thermal interface material standoffs
US9860988B2 (en) 2014-12-20 2018-01-02 Intel Corporation Solder contacts for socket assemblies
JP2016225413A (ja) * 2015-05-28 2016-12-28 株式会社ジェイテクト 半導体モジュール
KR102647213B1 (ko) 2016-12-31 2024-03-15 인텔 코포레이션 전자 디바이스 패키지
US9899305B1 (en) * 2017-04-28 2018-02-20 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure
US10424527B2 (en) * 2017-11-14 2019-09-24 International Business Machines Corporation Electronic package with tapered pedestal
KR20200097659A (ko) * 2019-02-08 2020-08-19 마벨 아시아 피티이 엘티디. 플립 칩 볼 그리드 어레이용 히트 싱크 설계
US11195779B2 (en) 2019-08-09 2021-12-07 Raytheon Company Electronic module for motherboard
US11948855B1 (en) 2019-09-27 2024-04-02 Rockwell Collins, Inc. Integrated circuit (IC) package with cantilever multi-chip module (MCM) heat spreader
US11158596B2 (en) 2020-03-20 2021-10-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package comprising power module and passive elements
JP2022002237A (ja) * 2020-06-19 2022-01-06 日本電気株式会社 量子デバイス及びその製造方法
US20220196943A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Patch on interposer architecture for low cost optical co-packaging
US20220199486A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Heat extraction path from a laser die using a highly conductive thermal interface material in an optical transceiver
CN114823549B (zh) * 2022-06-27 2022-11-11 北京升宇科技有限公司 一种纵向场效应晶体管vdmos芯片的封装结构及封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229216B1 (en) * 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US20040190259A1 (en) * 2003-03-31 2004-09-30 Nick Labanok Integrated heat spreader with downset edge, and method of making same
US20100044856A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6212074B1 (en) * 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US7462506B2 (en) * 2006-06-15 2008-12-09 International Business Machines Corporation Carbon dioxide gettering method for a chip module assembly
US7429792B2 (en) 2006-06-29 2008-09-30 Hynix Semiconductor Inc. Stack package with vertically formed heat sink
WO2013089780A1 (en) 2011-12-16 2013-06-20 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6229216B1 (en) * 1999-01-11 2001-05-08 Intel Corporation Silicon interposer and multi-chip-module (MCM) with through substrate vias
US20040190259A1 (en) * 2003-03-31 2004-09-30 Nick Labanok Integrated heat spreader with downset edge, and method of making same
US20100044856A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same

Also Published As

Publication number Publication date
KR101584471B1 (ko) 2016-01-22
CN103999215B (zh) 2017-06-13
US20130270691A1 (en) 2013-10-17
US9478476B2 (en) 2016-10-25
CN103999215A (zh) 2014-08-20
WO2013089780A1 (en) 2013-06-20
IN2014CN03370A (ko) 2015-07-03

Similar Documents

Publication Publication Date Title
KR101584471B1 (ko) 마이크로일렉트로닉 다이용 패키지, 패키지를 구비한 마이크로일렉트로닉 조립체, 마이크로일렉트로닉 시스템, 및 마이크로일렉트로닉 패키지의 다이 응력 감소 방법
US9089052B2 (en) Multichip module with stiffening frame and associated covers
US10553548B2 (en) Methods of forming multi-chip package structures
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US10228735B2 (en) Methods of direct cooling of packaged devices and structures formed thereby
US9461014B2 (en) Methods of forming ultra thin package structures including low temperature solder and structures formed therby
US20120319293A1 (en) Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
US10424494B2 (en) Chip module with stiffening frame and orthogonal heat spreader
US20030062602A1 (en) Arrangements to supply power to semiconductor package
KR20130076899A (ko) 상부 ic 패키지와 결합하여 패키지-온-패키지 (pop) 어셈블리를 형성하는 하부 ic 패키지 구조체 및 그러한 하부 ic 패키지 구조체를 포함하는 pop 어셈블리
US9159649B2 (en) Microelectronic package and stacked microelectronic assembly and computing system containing same
US9119320B2 (en) System in package assembly
TW201409659A (zh) 具有可變晶片間距之斜坡堆疊晶片封裝
US11171118B2 (en) Semiconductor assemblies including thermal circuits and methods of manufacturing the same
US20220262751A1 (en) Chip Package on Package Structure, Packaging Method Thereof, and Electronic Device
KR102108087B1 (ko) 반도체 패키지
US20190006259A1 (en) Cooling solution designs for microelectronic packages
TWI732517B (zh) 電子封裝件及其製法
US20230144388A1 (en) Semiconductor package
US10679919B2 (en) High thermal release interposer
TW201123386A (en) Chip module sharing the same PCB

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 5