KR20140091730A - （준-）단결정 반도체용 잉곳 제조 방법 및 도가니 - Google Patents

Abstract

본 발명은 주변 측벽(1b)과 바닥(1a)을 포함하며, 상기 바닥의 적어도 일부분에 상부층(2)이 코팅된, 실리콘과 같은 결정질 반도체 재료 잉곳의 제조를 위한 도가니(1)로서, 상기 상부층(2)은 적어도 500 ㎛의 두께(δ)를 가지며, 1400℃보다 낮은 변형 온도에서 상기 상부층이 소성 또는 점성 변형 가능한 것을 특징으로 하는 결정질 반도체 재료 잉곳 제조용 도가니에 관한 것이다.

Description

（준-）단결정 반도체용 잉곳 제조 방법 및 도가니{CRUCIBLE AND METHOD FOR THE PRODUCTION OF A (NEAR) MONOCRYSTALLINE SEMICONDUCTOR INGOT}

본 발명은 일반적으로 광전 장치에 사용하기 위한 실리콘과 같은 반도체 결정의 제조에 관한 것이다. 특히, 품질 대비 비용에서 매우 유리한 반도체 웨이퍼의 제조를 위한 단결정 또는 준-단결정 반도체용 잉곳의 제조에 적합한 특정 도가니에 관한 것이다.

실리콘과 같은 반도체 웨이퍼는, 광에너지를 전기 에너지로 변환하는 광전 애플리케이션에 널리 사용되고 있다. 이상적으로, 단결정 실리콘(MCS)과 같은 단결정 반도체를 사용하면, 18%∼19% 정도의 전기 변환비가 얻어진다. 그러나, 통상적으로 초크랄스키(Czochralski) 드로잉 프로세스를 사용하는 반도체 단결정 제조는, 상당히 속도가 느리고 비용이 많이 소요된다. 예컨대, EP1897976, US2011/214603 및 W02011/083529에 개시된 초크랄스키 드로잉 프로세스는 용융 반도체의 풀(pool)에서 잉곳을 드로잉하고 결정화하는 것으로 구성되어 있다. 결함의 형성을 최소화하기 위해 드로잉 조건은 엄격히 제어되며, 특히, 잉곳의 드로잉 속도는 매우 낮아서 태양광 업계에서 지불하고자 하는 비용 이상으로 제조 비용의 상승을 초래한다. 따라서, 초크랄스키 드로잉 프로세스에 의해 제조된 반도체 웨이퍼는, 일반적으로 전자 애플리케이션에 사용되고, 광전 애플리케이션에는 거의 사용되지 않는다.

예컨대, US2007/0227189, FR-A1-2509638 또는 EP-A2-949358에 개시되어 있듯이, 비용이 많이 저렴한 반도체 웨이퍼는 일반적으로 브릿지만(Bridgman) 성장 기술을 사용하여 제조되는 다결정질 실리콘(PCS)와 같은 다결정질로서, 도가니에 수용된 용융 반도체 재료의 풀이 제어된 방식으로 냉각되어 도가니의 바닥으로부터 용융된 반도체 재료가 고화되고 도가니의 상부를 향하여 결정 액체의 전면이 이동한다. 이러한 프로세스를 수행하기 위하여, 도가니는 오븐에 배치되고 반도체 공급 원료가 채워진다. 상기 오븐은 전체 공급 원료를 용융시키도록 활성화된다. 그 후, 도가니의 아래쪽에 배치된 히트 싱크로 바닥을 통해 열이 추출되며; 일반적으로 히트 싱크는 파이프들에서 유동하는 가스를 포함한다. 가스 유속을 변경함으로써, 공급 원료로부터의 열 추출 속도를 제어할 수 있다. 도가니 바닥과 접촉된 공급 원료층 내의 온도가 결정화 온도에 도달함에 따라, 결정이 바닥으로부터 성장하기 시작하며, 결정화 전면이 진행함에 따라 위로 확장된다. 브릿지만 프로세스가 진행되는 동안, 잉곳에서 크랙이 발생하는 것을 방지하도록 도가니 측벽으로의 잉곳의 열 유동과 접착의 주의 깊은 제어가 요구된다. 예컨대, FR2509638에는, 상부층이 용융된 실리콘의 qo뱃치(batch)를 직접 수용할 수 있으며 낮은 열 용량을 갖는 세라믹 섬유의 유연성 있는 섬유로 구성되어, 상부층이 실리콘과 접촉할 때, 실리콘 온도로 신속히 가열될 수 있게 하는 것이 제안되어 있다. EP949358에서는, 100 ㎛ 보다 크지 않은 소결 용융 실리카 분말의 방출 상부층이 500 ㎛ 내지 1500 ㎛ 입자 크기의 거친 소결 용융 실리카층 상부에 제공되며, 이것은 결정질 잉곳의 수축시 후자로부터 쉽게 방출된다. 초크랄스키 드로잉 프로세스에 의해 제조되는 약 100 kg 뱃치와 비교하여 브릿지만 기술을 사용하면 최대 500kg 뱃치를 제조할 수 있다. 브릿지만 기술에 의해 제조된 다결정질 반도체용 잉곳의 비용은 초크랄스키 기술로 제조된 단결정질 잉곳 제조 비용의 3분의 1일 때, 다결정질 웨이퍼로 얻어지는 14%∼16%의 변환율은 단결정질 웨이퍼로 얻어지는 것과 비교하여 매우 낮다.

최근 연구는, 예컨대 초크랄스키 기술에 의해 얻어진 단결정 반도체 재료의 수 mm 내지 수 cm 두께의 슬래브(slab)인, 단결정화 시드(seed)를 갖는 타일을 도가니 바닥에 붙임으로써, 브릿지만 기술을 사용하여 단결정질 또는 준-단결정 반도체용 잉곳이 제조될 수 있음을 보여 주고 있다. 이러한 결과는, 예컨대 FR2175594, WO2010/005705, US2011/0146566 및 US2010/0003183에 제시되어 있다. 시드의 상부면은 공급 원료와 접촉하여 공급 원료와 함께 용융된다. 시드의 바닥면이 용융되기 전에 도가니 바닥으로부터 열이 추출되어야 하며, 이로써 결정화가 진행됨에 따라 안정된 고화를 주의 깊게 유지하면, 단결정질 잉곳이 부분적으로 용융된 시드들로부터 성장될 수 있다. 그러므로, 도가니 내의 온도 프로필은 매우 정확하게 제어되어야 한다.

브릿지만 프로세스를 사용한 반도체용 잉곳의 (준-)단결정질 성장의 첫째 제약은, 바닥으로부터 성장하는 단방향 결정(X_u)의 양측에, 도 3의 (a)에 도시하는 바와 같이, 단결정의 일반적 성장 방향에 대하여 횡방향으로 도가니의 측벽으로부터 횡방향 결정(X_t)이 성장하는 점이다. 이러한 횡방향 결정들의 길이(t₁)는, 수 cm에 이를 수 있고, 인접한 단방향 결정 격자에 결함을 초래할 수 있으며 광전 애플리케이션에 사용되기에 적합하지 않기 때문에 잉곳에서 제거되어 다시 용융되어야 하므로 프로세스 효율성을 저해한다. 이러한 프로세스의 두번째 제약은, 결정화를 수행하는 데에 요구되는 온도 프로필이 비교적 대형 로(furnace)의 온도 제어에 의존한다는 점이다. 이러한 오븐의 온도 제어에 대한 상당한 진보에도 불구하고, 미세 공정에 요구되는 정확성이 여전히 결여되고 있다.

본 발명의 목적은, 지금까지 얻어진 것보다 상당히 낮은 도가니 두께의 측벽으로부터 횡방향의 결정 성장으로 브릿지만 프로세스에 의한 (준-)단결정 반도체용 잉곳의 제조 방법을 제공하는 것이다. 또한 본 발명은, 안정된 볼록한 결정질 영역이 진행하도록, 주어진 로 내에서의, 불가피할지라도 원하지 않는 온도 구배에 대한 보정을 허용하는 것이다. 본 발명의 여러 장점들이 계속 제공될 것이다.

본 발명은 첨부된 독립항에 의해 정의된다. 종속항들은 바람직한 실시형태를 정의한다. 특히, 본 발명은 실리콘과 같은 결정질 반도체 재료 잉곳의 생산을 위한 도가니에 관한 것으로서, 상기 도가니는 주변 측벽과, 적어도 일부분에 상부층이 코팅된 바닥을 포함하며, 상기 상부층은 적어도 500㎛의 두께(δ)를 가지며, 1400℃ 보다 낮은 변형 온도에서 상기 상부층이 소성 또는 점성 변형 가능한 것을 특징으로 한다.

상기 상부층은, 질화규소(Si₃N₄), 시알론(sialon), 산질화규소, 실록산(siloxane), 실라잔(silazane), 용융 석영 또는 용융 실리카, 합성 실리카, 알루미나, 천연 또는 합성 CaO-, SiO₂-, Al₂O₃-, MgO-, ZrO₂-기반 세라믹계 재료들 중에서 하나 이상을 이하의 형태로 포함한다:

- 바람직하게는 0.3 g/cm³∼1.6 g/cm³ 사이, 보다 바람직하게는 0.8 g/cm³∼1.3 g/cm³ 사이의 폼재와 같은 낮은 밀도층, 또는

- 부직섬유(non-woven fibres), 중공셀(hollow shells), 나노입자(nanoparticles), 중간 단계의 구형 입자(meso-spherous particles)와 같은 입자.

전술한 각각의 재료는, 철(Fe) 함량이 바람직하게는 20 ppm 미만, 보다 바람직하게는 5 ppm 미만, 가장 바람직한 것은 1 ppm 미만을 갖는 것이다. 상부층의 밀도는, 도가니의 내측 체적을 형성하는 다른 벽들의 내측면의 밀도보다 적어도 20% 낮은 것이 바람직하다.

상기 상부층은 하나의 층만을 포함하거나, 또는 변형적으로 2개 이상의 다른 재료의 층들을 포함할 수도 있다. 여러 층들을 포함하는 경우, 가장 상측의 층은 질화규소(Si₃N₄)로 이루어지거나 포함하는 것이 바람직하다.

상부층은 0.6mm 이상, 바람직하게는 0.8mm 이상, 더 바람직하게는 1.0mm 이상, 가장 바람직하게는 2.0mm 이상의 두께를 가지며, 20.0mm 이하, 바람직하게는 10.0mm 이하, 가장 바람직하게는 5.0mm 이하의 두께를 갖는 것이다.

도가니의 바닥이 반경(R)을 갖는 모서리부를 형성하는 측벽들과 결합되는 경우, 바닥이 도가니의 바로 모서리까지 덮는 플랫을 형성하는 시드에 의해 타일링되도록 상부층의 두께(δ)는 반경(R)보다 큰 것이 바람직하다.

변형 가능한 상부층은 결정화 시드를 놓기 위한 최적의 베이스를 제공하는 이점이 있다. 적어도 하나의 결정화 시드가 상부층에 제공될 수 있다. 물론, 전체 바닥이 시드로 덮히는 것이 바람직하며, 적어도 2개의 결정화 시드가 그 상부면이 대략 동일 평면이 되게 상부층에서 나란히 제공되어야 한다. 브릿지만 프로세스를 산업적으로 수행하는 데에 필요한 오븐 크기의 전체 체적에 걸쳐 균일한 온도를 유지하는 것은 거의 불가능하다. 도가니의 바닥과 시드를 통한 열 유동이 주어진 오븐의 국부적인 온도 변화에도 불구하고 균일하게 되도록 확보하기 위해서, 시드들의 상부면과 히트 싱크 사이의 열 유동을 촉진시키거나 늦추도록 더 얇거나 더 두꺼운 시드 플레이트를 국부적으로 사용하는 것이 가능하다.

상기 시드들은 단결정질인 것이 바람직하다. 그러나, 다결정질 잉곳을 형성하는 크기 또는 특정 입자 방향성을 갖는 다결정질 시드를 사용할 수도 있다. 본 발명의 도가니는, 실리콘 잉곳의 성장에 특히 적합할 수 있다.

또한, 본 발명은 바람직하게는 단결정질 잉곳 또는 준-단결정질 잉곳인, 방향성 결정질 반도체 재료 잉곳의 제조 방법에 관한 것으로서, 이하의 단계들을 포함한다;

- 전술한 도가니를 제공하는 단계;

- 상부층에 적어도 하나의 결정화 시드를 놓는 단계;

- 상부층의 온도를 상부층의 변형 가능한 온도로 되게 하는 단계;

- 적어도 하나의 결정화 시드에 압력을 가하여, 변형 가능한 상부층 내에 적어도 부분적으로 침투하게 상기 시드를 상부층에 매입하는 단계;

- 상기 도가니에 반도체 재료 공급 원료를 충전하는 단계;

- 상기 도가니의 온도를 상승시켜 공급 원료를 완전히 용융시키고 적어도 하나의 결정화 시드의 상부면을 용융시키는 단계;

- 상기 적어도 하나의 결정화 시드의 바닥면이 용융되고 상기 공급 원료의 방향성 결정화를 개시하는 것을 방지하도록 상기 도가니의 바닥을 통해 열을 추출하는 단계.

본 발명에서, 도가니의 온도가 변형 온도 위로 상승됨에 따라 공급 원료 자체의 중량에 의해 적어도 하나의 결정화 시드를 제공하도록 압력이 적용될 수 있다. 그러나, 압력이 적어도 하나의 시드에 제어된 방식으로 가해지는 것이 바람직하며, 시드의 최종 위치가 구현될 수 있도록 보장하기 위해 적당한 수단을 사용하는 것이 바람직하다. 특히, 하나의 결정화 시드와 접촉하는 강체의 수직 스템의 일단부로부터 도가니의 상부 에지와 같은 고정점까지 또는 도가니 내측 또는 외측의 어떤 고정점까지의 길이를 제어함으로써, 적어도 하나의 결정화 시드에 압력이 가해질 수 있다.

실제로, 상부층은 도가니 바닥의 전체 면적을 덮는 것이 바람직하며, 2개 이상의 결정화 시드가 상부층의 전체 면적을 실질적으로 덮도록 나란히 타일링되는 것이 특히 바람직하다. 2개 이상의 결정화 시드들은, 상부층들이 실질적으로 동일한 평면이 되도록 상부층에 제공되어야 한다.

전술한 바와 같이, 열 유동을 매우 정확하게 제어할 수 있는 오븐의 개발을 위한 광범위한 연구에도 불구하고, 그에 의해 얻어지는 정확성은, 최적의 결정화 전면 형상과 전개율을 얻도록 열 유동을 제어하기에 대체적으로 부족하다. 이러한 문제점을 해결하기 위하여, 본 발명의 방법은 이하의 단계들을 더 포함한다:

(a) 주어진 로에 대하여, 적어도 2개의 결정화 시드의 상부면의 면적에 걸쳐 있는 온도 분포가 열 추출 단계 동안에 특정되는 단계;

(b) 적어도 2개의 결정화 시드 각각의 위치 함수로서 시드의 전체 상부면 면적에 걸쳐 가열 및 냉각 지점의 맵핑(mapping)을 설정하는 단계;

(c) 상기 로에서의 열 추출 단계 동안에 시드의 전체 상부면 면적에 걸쳐 있는 온도 분포의 균일화를 허용하도록 적어도 2개의 결정화 시드 각각의 두께를 결정하는 단계;

(d) 도가니 바닥에 적어도 2개의 결정화 시드를 정해진 두께로 대응하는 위치에 타일링하는 단계;

(e) 공급 원료를 도가니에 장입하고, 방향성 반도체 재료 잉곳을 형성하도록 공급 원료를 용융 및 결정화하는데 필요한 단계를 수행하는 단계.

본 발명의 프로세스의 바람직한 실시형태에 있어서, 하나 이상의 결정화 시드는 실리콘, 바람직하게는 단결정질 실리콘이며, 공급 원료는 실리콘 잉곳의 제조에 사용되는 실리콘 및 도핑 재료를 포함한다. 이렇게 하여 얻어진 잉곳은 절단되어 웨이퍼로 될 수 있으며, 이 웨이퍼는 태양광 셀을 제조하도록 더 처리될 수 있다.

전술한 도가니는 이하의 단계를 포함하는 프로세스에 의해 제조될 수 있다:

(a) 바닥과 측벽을 포함하고, 실리콘 산화물을 기반으로 한 내화재로 만들어진 도가니를 제조하는 단계;

(b) 상기 도가니의 측벽 및/또는 바닥의 내측면에 하나 이상의 코팅을 선택적으로 형성하는 단계;

(c) 바닥에 스프레이, 롤링, 주조, 브러싱 또는 이들의 조합으로, 1400℃ 이하의 변형 온도에서 소성적으로 또는 점성적으로 변형 가능한 상기 상부층을 적어도 500㎛의 두께(δ)로 형성하는 단계.

본 발명은 상이한 온도의 장소들에서 두께를 변화시킨 결정화 시드를 사용함으로써 주어진 로 내에서 원하지 않는 온도 구배에 대한 보정을 허용할 수 있고, 도가니내의 온도 프로필과 결정화 전면의 형상이 오븐/히트 싱크의 열적 비균질성에도 불구하고 수정될 수 있는 효과가 있고, 종래의 도가니 바닥을 매우 정밀하게 가공하고 폴리싱해야 하는 노동과 고비용이 소요되는 공정이 필요없어 제조 비용을 저감시킬 수 있는 효과가 있다.

본 발명의 여러 실시형태가 첨부 도면에 도시되어 있다.
도 1은 반도체용 잉곳의 결정화를 위해 본 발명에 따른 프로세스의 4 단계를 개략적으로 도시하는 도면이다.
도 2는 도가니 내의 원하는 온도 프로필을 얻도록 주어진 오븐 내의 온도 구배를 어떻게 수정하는지를 개략적으로 도시하는 도면이다.
도 3의 (a)는 종래 기술에 따른 도가니의 측벽들로부터 단방향의 잉곳에 대해 횡방향으로 성장하는 결정질 구조(X_t)를 개략적으로 도시하는 도면이고, 도 3의 (b)는 본 발명에 따른 도가니의 측벽들로부터 단방향의 잉곳에 대해 횡방향으로 성장하는 결정질 구조(X_t)를 개략적으로 도시하는 도면이다.
도 4의 (a)는 소성 변형 가능한 재료의 응력 대 변형 곡선을 도시하는 도면이고, 도 4의 (b)는 점성 변형 가능한 재료의 응력 대 변형율 곡선을 도시하는 도면이다.

도 1의 (a)에 도시하는 바와 같이, 본 발명에 의한 도가니(1)는 브릿지만 기술을 사용하여, 예컨대 실리콘의 (준-)단결정질 잉곳을 성장시키는 기술에 사용되는 도가니와 매우 유사하다. 상기 도가니는, 석영과 같은 산화규소 기반의 내화재로 이루어진 바닥(1a)과 측벽(1b)을 구비하고 있다. 원형의 베이스를 가질 수 있지만, 일반적으로 정사각형 또는 직사각형 베이스를 갖는다. 상기 바닥과 측벽은, 예컨대 질화규소의 수 미크론 두께층의, 이 기술분야에서 일반적으로 사용되는 코팅층을 포함할 수 있다. 상기 도가니의 바닥(1a)은, 그 바닥 전체 면적을 실질적으로 양호하게 덮는 결정화 시드(3)에 의해 타일링된다. 본 발명에 따른 도가니는, 도 1의 (b)에 도시하는 바와 같이, 적어도 500㎛ 의 두께(δ)를 갖는 상부층(2)을 포함하는 바닥(1a)이, 결정화 시드(3)가 압력(P)이 가해질 때, 상부층(2) 속에 적어도 부분적으로 들어가게 제공되도록 변형 온도(T_변형) 또는 그 이상의 온도에서 소성적 또는 점성적으로 변형 가능한 점에서, 종래 기술의 도가니와 구별된다. 상기 변형 온도는 1400℃보다 낮아야 한다. 변형 온도가 보다 더 낮으면, 결정화 시드의 처리 및 배치가 보다 쉬워지며, 실온인 것이 가장 좋다.

본 기술분야의 업자들에게 공지되어 있는 바와 같이, 소성 변형 가능한 재료는, 하중이 가해질 때 비가역적인 변형을 하는 재료이다. 이것은 가역적인 탄성 변형과는 반대인 것이다. 흔히 소성 변형은, 소위 항복 강도(σ_y)보다 더 큰 하중에서 발생되며, 그 항복 강도 하에서 변형은 일반적으로 탄성적이다. 소성 변형 재료의 응력(σ) 대 변형(ε) 곡선이 예로서 도 4의 (a)에 개략적으로 도시되어 있다.

한편, 점성 변형은 변형과 점성에 비례하는 변형율 사이의 관계에 의해 특정된다. 도 4의 (b)에 도시하는 바와 같이, 점성(h)은 변형되는 동안에 변화될 수 있다. 점성이 응력과 변형율에 독립적일 때, 물과 같은 유체는 뉴튼형으로 불리워진다. 응력과 변형율의 증가로 점성이 감소되면, 재료는 전단박화(shear thinning) 또는 어떤 경우에는 케첩과 같은 요변성(thixotropic)이라 불리워진다. 반대로, 점성이 증가하면, 전단후화(shear thickening)라 불리워진다. 빙햄 소성(Bingham plastic)은 낮은 응력에서는 고체로서의 특성을 보이지만, 높은 응력에서는 점성 유체로서 유동하는 재료이다. 본원에서의 점성 변형 가능한 상부층은 적어도 500mPa.s, 바람직하게는 적어도 1Pa.s, 보다 바람직하게는 적어도 5Pa.s, 보다 더 바람직하게는 20Pa.s의 점성을 갖는 상부 코팅으로 지칭되는 것을 의미하며, 여기서 점성은 변형 온도와 1400℃ 사이의 온도에서 1Hz의 평행판 회전에 의해 측정된다.

상부층(2)은 전형적으로 아래와 같은 형태의 질화규소(Si₃N₄), 용융 석영 또는 융융 실리카, 합성 실리카, 실리카 겔, 알루미나, 천연 또는 합성의 CaO-, SiO₂-, Al₂O₃-, MgO-, ZrO₂-기반 세라믹 재료들 중 하나 이상을 포함한다:

- 바람직하게는 0.3 g/cm³∼1.6 g/cm³ 사이, 보다 바람직하게는 0.8 g/cm³∼1.3 g/cm³ 사이의 폼재와 같은 낮은 밀도층의 밀도를 포함하고, 도가니의 내측 체적을 형성하는 다른 벽들의 내측면의 밀도보다 적어도 20% 더 낮은 것이 가장 바람직하며, 또는

- 부직섬유, 중공셀, 나노입자와 같은 입자.

입자상 물질은 코팅을 안정화시키기 위하여 바인더를 포함하는 것이 바람직하다. 상기 바인더는 낮은 온도에서 변형될 수 있거나, 또는 상부층에 결정화 시드가 제공됨으로써, 항복하기에 충분히 적은 양으로 존재되는 것이 바람직하다. 상기 바인더는 그 자체로 폼재이거나 압력이 결정화 시드에 인가될 때 항복하도록 소성, 점성 또는 점탄성 형태를 나타낸다. 예컨대, 바인더는 실리카겔 또는 콜로이드성 실리카로 될 수 있다. 특히 실리콘에 있어서, 철은 대부분의 반도체의 결정화에 유해하기 때문에, 상부층(2)의 재료는 철(Fe) 함량이 20ppm 미만, 바람직하게는 5ppm 미만, 가장 바람직하게는 1ppm 미만을 가져야 한다. 상기 상부층(2)은 여러 층, 변형 가능한 상부층을 형성하는 층의 조합을 포함할 수 있다. 예컨대, 실리콘 입자들 또는 다공성 실리카의 베이스 층과, 질화규소(Si₃N₄)의 상부층을 가질 수 있다. 실리콘과 결합하여 이로운 특성을 갖기 위해서, 최상부층은 질화규소(Si₃N₄)를 포함하는 것이 바람직하다.

상부층(2)은 적어도 500 ㎛의 두께를 가져야 한다. 물론, 0.6 mm 보다 더 큰 두께, 바람직하게는 0.8 mm 보다 더 큰 두께, 더 바람직하게는 1.0 mm 보다 더 큰 두께, 가장 바람직하게는 2.0 mm 보다 더 큰 두께를 를 가질 수 있다. 그러나, 열 추출의 효율성과 경제성을 고려하여, 상부층(2)은 20.0 mm 보다 크지 않는 두께가 바람직하며, 10 mm 미만의 두께가 보다 바람직하고, 5.0 mm 미만의 두께를 갖는 것이 가장 바람직하다.

결정화 시드(3)는 5 mm 내지 25 mm 두께, 바람직하게는 8 mm 내지 15 mm, 보다 바람직하게는 10 mm 내지 12 mm의 두께를 갖는 플레이트이다. 시드가 얇은 편이, 특히 단결정질인 경우에, 비용면 및 열 추출율의 면에서 유리하다. 그러나, 시드 두께가 감소함에 따라 시드의 상부면이 용융되게 하고 바닥은 용융되지 않게 제어하는 것이 큰 문제이다. 주어진 애플리케이션을 위한 결정화 시드의 최적의 두께는 작업자의 기술과 사용되는 장비에 의존된다.

반도체용 잉곳의 성장을 위한 도가니의 제조에 사용되는 프로세스 및 예컨대 석영과 같은 내화재의 높은 응력 집중의 형성 방지에 사용되는 프로세스에 의해, 바닥(1a)은 도 3에서 참조 부호(1c)로 표시된 반경(R)을 형성하는 도가니의 측벽(1b)과 결합된다. 상기 도가니의 내측 단부의 반경(R)은 5 mm 내지 20 mm, 특히 8 mm 내지 15 mm인 것이 일반적이다. 결정화 시드는 바닥(1a)에서 평탄하게 놓여야 하며, 그러므로 오직 평탄한 바닥만을 덮을 수 있다. 따라서, 타일링된 시드에 의해 형성되는 주변부는, 적어도 R과 같은 거리만큼 측벽(1b)으로부터 이격되어야 한다[도 3의 (a) 참조]. 바닥을 통해 열이 방출됨에 따라, 결정(X_u)은 시드(3)의 용융 표면으로부터 시작하여 상방향으로 성장하지만, 결정(X_t)은 측벽(1b)으로부터 시작하여 측방향으로 성장할 것이다. 전개되는 열 전면은 평탄하거나 바람직하게 볼록한 형상을 갖도록 제어되며[도 1의 (d) 참조], 그러한 형상은 측방향 결정(X_t)의 손실에 대하여 수직의 결정(X_u)의 성장을 촉진시키만, 상기 측방향 결정은 여전히 수 cm의 거리(t₁)에 걸쳐 성장할 수 있다. 잉곳의 양측면은 웨이퍼를 컷팅하기 전에 수 cm에 걸쳐 다듬기 공정을 거쳐야 하며, 이러한 것은 프로세스 효율성에 심각한 제약이 된다.

상부층(2)이 도가니(1)의 만곡된 내측 모서리(1c)의 반경(R)보다 더 큰 두께(δ)를 갖는 경우, 도 3의 (b)에 도시하는 바와 같이, 시드(3)는 측벽(1b)과 접촉하지 않으면서 상당히 근접하게 바닥(1a)의 실질적으로 전체 면적을 덮을 수 있다. 이러한 조건에서, 측면 결정(X_t)의 크기(t₂)는 종래 기술의 도가니로 얻어지는 결정 크기(t₁)보다 상당히 작다[도 3의 (a)와 도 3의 (b)을 비교]. 측면 결정(X_t)의 크기의 감소는 종래 기술의 공정과 비교하여 상당히 경제적인 것으로 나타나며, 그 이유는 다듬질해야 하는 잉곳의 두께가 가장 큰 측면 결정(X_t)에 의해 제어되고, 고가의 다듬질에 의해 긁어 낸 재료의 양이 감소되기 때문이다. 이렇게 긁어낸 재료는 공급 원료로서 다시 용융하여 재사용될 수 있음이 분명하지만, 이러한 프로세스는 에너지 소모가 매우 크다.

도 3의 (b)에 도시하는 바와 같이, 결정화 시드(3)가 상부층(2)에 설치된다, 즉 상부층(2)에 부분적으로 매입된다. 이것은 타일링된 결정화 시드(3)의 상면의 평면성이, 시드를 상부층에 매입시키기 위해 가하는 압력을 제어함으로써 쉽게 보장될 수 있는 점에서 첫번째 이점을 갖는다. 그러므로, 도가니의 바닥(1a)의 매끄러움은 더 이상 중요하지 않다. 종래 기술의 도가니에서, 시드는 바닥 또는 얇은 코팅 위에 직접 놓이게 되며, 바닥의 결함이 시드의 평면성에 악영향을 끼친다. 그러므로, 바닥은 매우 정밀하게 가공되고 폴리싱되어야 하며, 이것은 노동과 고비용이 소요되는 공정이다. 이러한 공정은 본 발명의 도가니에서는 더 이상 필요치 않게 되며, 이것은 상기 공정 비용을 상당히 감소시킨다. 본 발명의 상부층의 다른 이점은, 도가니의 내화재 바닥과 시드 사이의 불완전한 접촉과는 반대로, 상부층과 시드 사이의 접촉은 매우 밀접하다. 이로써 열 전도성이 향상되어, 얻어지는 열 유동율이 상부층(2)의 증가된 두께에도 불구하고 열악하게 폴리싱된 바닥으로 얻어지는 것보다 더 높게 될 수 있다.

도 2의 (a)에 도시하는 바와 같이, 오븐과 히트 싱크를 포함하는 대부분의 브릿지만 형태의 장치는 치밀한 결정화 공정 조건에 의해 요구되는 정도의 정확한 온도 프로필의 균질성을 제공할 수 없다. 도 2에 있어서, 타일링된 시드의 표면에서의 온도는 5개 지점(T1∼T5)에서 측정하여 아래에 온도-위치 선도로 개략적으로 나타내었다. 주어진 장치는 특정한 냉각 및 가열 지점을 갖기 때문에, 시드의 상부에서의 온도 프로필은 변형되고 최적의 결정 조건을 제공하지 못한다. 용융 재료(5a)로부터 단일 방향으로 (준-)결정화된 재료(5b)를 분리하는 결정화 전면은 결정 격자에서 결함을 생성하여 바이어스된다.

상이한 온도의 위치에서 두께를 변화시킨 결정화 시드를 사용함으로써, 도가니 내의 온도 프로필과 결정화 전면의 형상이 오븐/히트 싱크의 열적 비균질성에도 불구하고 수정될 수 있다. 도 2의 (b)에 도시하는 바와 같이, 더 두꺼운 시드(3)가 위치(T4, T5)에 사용된 경우, 여기서 오븐/히트 싱크가 냉각 지점을 드러내며[위치(T4, T5)에서 도 2의 (a) 중 온도-위치 선도 참조], 위치(T4, T5)에서 냉각 속도가 국부적으로 감소될 수 있고, 상기 장소들에서의 시드의 상면에서 측정한 온도는 장소(T1, T2)에서 측정된 온도와 같은 수준으로 될 수 있다. 물론, 도가니 바닥과 시드를 가로지르는 열 유동을 늦추기 위하여 더 두꺼운 시드를 사용하는 대신에, 국부적인 가열 지점에 대하여 보정하기 위해 열 유동을 증가시키도록 보다 얇은 시드를 사용하는 것도 가능하다. 도가니 내의 온도 프로필을 평준화시킴으로써, 결정질 전선도 역시 평준화되며, 이로써 실질적으로 적은 격자 결함을 갖는 결정이 형성될 수 있다. 변형 가능한 상부층(2)은 바닥(1b)에 상이한 두께의 결정화 시드를 형성하되, 상대적으로 더 두꺼운 시드는 상대적으로 더 얇은 시드보다 상부층으로 더 깊게 매입되어 여전히 평탄면을 형성하는 것을 허용한다. 형성된 시드의 상부면이 평면인 것이 바람직하다. 그러나, 2개의 시드 사이의 두께의 차이가 너무 크면, 매입 깊이를 변화시킴으로써 두께 차이를 보정하는 것이 항상 가능한 것은 아니다. 시드의 상면에서의 수준 차이는 서로 평행한 상태인 한에서 수용 가능하다. 온도 전선의 보정은 이러한 조건들에서 여전히 달성될 수 있다. 그러나, 시드의 상면은, 특히 결정화 시드가 단결정질인 경우 동일 평면 상에 있는 것이 바람직하다. 그러므로, 도 1에 개략적으로 도시하는 바와 같이, (준-)단결정질 잉곳은 이하의 단계를 포함하는 본 발명에 따른 프로세스로 유리하게 제조될 수 있다:

(a) 적어도 500㎛의 두께(δ)를 갖고, 1400℃보다 낮은 변형 온도에서 소성 또는 점성 변형 가능한 상부층(2)을 바닥(1a)에 포함하는 전술한 도가니를 마련하는 단계로서, 상기 변형 가능한 온도는 200℃, 보다 바람직하게는 100℃, 더 바람직하게는 실온 부근의 온도인 단계;

(b) 상기 상부층(2)에 적어도 하나의 결정화 시드(3)를 놓는 단계로서[도 1의 (a) 참조], 도가니 바닥(1a)의 실질적으로 전체 면적이, 그 상부면이 바람직하게는 실질적으로 서로 평행하고, 보다 바람직하게는 동일 평면으로 나란히 배치된 적어도 2개의 결정화 시드에 의해 타일링되는 단계;

(c) 상부층의 온도를 변형 온도로 되게 하는 단계;

(d) 결정화 시드를 상부층(2)에 박히도록 하여 결정화 시드가 변형 가능한 상부층 내에 적어도 부분적으로 매입되도록[도 1의 (b) 참조], 적어도 하나의 결정화 시드에 대하여 압력을 가하는 단계;

(e) 반도체용 재료 공급 원료를 도가니에 충전하는 단계;

(f) 공급 원료가 완전히 용융되도록 하고(5a), 적어도 하나의 결정화 시드의 상부면만 용융되도록 도가니 내의 온도를 제어하는 단계로서[도 1의 (c) 참조], 로는 브릿지만 프로세스용으로 설계되고, 히트 싱크가 제공되며, 시판의 정확한 온도 제어 장치를 이용하는 단계;

(g) 적어도 하나의 결정화 시드의 바닥면이 용융되는 것을 방지하고 공급 원료의 방향성 결정화(5b)를 개시하도록 도가니의 바닥을 통하여 열을 추출하는 단계[도 1의 (d) 참조].

단계 (d)에서 압력은 각각의 결정화 시드(3)의 상측에 단순히 중량을 가함으로써 인가될 수 있다. 그러나, 이러한 단순한 해결책으로는, 모든 시드들의 상부면들이 서로 평행하게 하는 것을 보장하지는 못하여 동일 평면상에 있도록 한다. 동일 평면성은 결정화 시드가 형성된 전체 표면 위에 먼저 플레이트를 배치하고 그 위에, 예컨대 추에 의해 압력을 가함으로써 확실하지는 않지만 어느 정도 개선될 수 있다. 그러나 이러한 해결책은, 시드의 두께의 차이를 흡수하기에 불충분한 두께의 상부층(2)에 상이한 두께의 시드가 배치되는 경우에는 적용할 수 없다. 바람직한 실시형태에 있어서, 레벨링 장치가 결정화 시드를 상부층 내에 매입시키도록 사용된다. 상기 레벨링 장치는 도가니의 상부 모서리에 고정될 수 있으며, 또는 도가니를 수용하는 수용부를 포함하는 프레임에 설치될 수도 있다. 상기 레벨링 장치는 결정화 시드만큼 다수의 스템을 포함하는 것이 바람직하며, 상기 스템은 각각의 시드의 중심부에 접촉하도록 설치된다. 각각의 스템의 접촉 단부에는 시드와 같은 치수 또는 보다 작은 치수를 갖고 스템에 대해 직각으로 연장된 평탄한 플레이트가 제공되는 것이 바람직하다. 상기 접촉 플레이트를 구비한 스템들은, 예컨대 나사 장치로 수직 방향으로 정확하게 이동될 수 있다. 각각의 스템의 길이를 (위치 조정에 의해) 조절하거나, 헬리컬 스프링이나 다른 탄성 수단 등으로 각각의 스템에 의해 가해지는 힘을 제어함으로써 각각의 시드에 압력이 가해질 수 있다.

도가니 내의 온도를 제어하도록 사용된 히트 싱크 장치와 주어진 로 내에서의 온도의 불균일성을 고려한 처리는 이하의 단계로 수행될 수 있다:

주어진 로에 대하여, 적어도 2개의 결정화 시드의 상부면 영역에 대한 온도 분배는 열 추출 단계 동안에 특정되며, 이것은 시드들의 상부면의 여러 지점에서의 많은 열전대(thermocouple)를 배치하거나[도 2의 (a) 참조], 변형적으로 적외선 카메라로 수행될 수 있다;

- 적어도 2개의 결정화 시드 각각의 위치에 대한 함수로서 시드의 전체 상부면 영역에 걸쳐 가열 지점과 냉각 지점을 맵핑하는 단계로서, 상기 맵핑은 히트 싱크가 상이한 열 추출율로 작동됨에 따라 여러 단계들의 냉각 단계를 포함하는 단계;

- 상기한 로에서 열 추출 단계 동안에 시드의 전체 상면 영역에 대하여 균일한 온도 분포를 허용하도록 적어도 2개의 결정화 시드의 두께를 결정하는 단계로서, 이것은 각 재료의 치수와 열전도성을 고려하거나, 보다 정밀하게는 유한 요소 모델링(fem: finite element modelling)법에 의해 쉽게 산정될 수 있는 단계;

- 도가니 바닥(1a)에 상기와 같이 결정된 두께의 적어도 2개의 결정화 시드를 대응된 위치에 형성하는 단계;

- 도가니에 공급 원료를 장비하고 필요한 용융 단계를 수행하여, 전술된 도 1의 (d)와 도 2의 (b)에 도시하는 바와 같은 방향성 결정질 반도체 재료 잉곳을 형성하는 단계.

본 발명에 따른 도가니는, 이하의 단계를 충족하는 한 본 기술분야의 숙련자들에 의해 쉽게 제조될 수 있다:

- 통상의 방법으로 바닥(1a)과 측벽(1b)을 포함하고, 산화규소 기반의 내화재 재료로 만들어지는 도가니를 제조하는 단계;

- 상기 도가니의 바닥(1a)과 측벽(1b)의 내측면에 하나 이상의 코팅층을 본 기술 분야의 숙련자들에게 알려진 바와 같이, 선택적으로 형성하는 단계;

- 상기 도가니의 바닥(1a)에 스프레이, 롤링, 주조, 브러싱 또는 이들의 조합에 의해 적어도 500㎛의 두께(δ)를 가지며, 1400℃보다 낮은 변형 온도에서 소성 또는 점성 변형 가능한 상부층을 형성하는 단계.

상부층(2)의 형성은, 신규의 것이지만, 본 기술 분야의 숙련자들에 의해 쉽게 수행될 수 있다.

Claims (14)

1. 주변 측벽(1b)과 바닥(1a)을 포함하며, 상기 바닥의 적어도 일부분에 상부층(2)이 코팅된, 실리콘과 같은 결정질 반도체 재료 잉곳 제조용 도가니(1)로서,
   상기 상부층(2)은 적어도 500㎛의 두께(δ)를 가지며, 1400℃보다 낮은 변형 온도에서 상기 상부층이 소성 또는 점성 변형 가능한 것을 특징으로 하는 결정질 반도체 재료 잉곳 제조용 도가니.
2. 제1항에 있어서, 상기 상부층은, 질화규소(Si₃N₄), 시알론(sialon), 산질화규소, 실록산(siloxane), 실라잔(silazane), 용융 석영 또는 용융 실리카, 합성 실리카, 알루미나, 천연 또는 합성 CaO-, SiO₂-, Al₂O₃-, MgO-, ZrO₂-기반 세라믹계 재료 중 하나 이상을,
   바람직하게는 0.3 g/cm³∼1.6 g/cm³ 사이, 보다 바람직하게는 0.8 g/cm³∼1.3 g/cm³ 사이의 폼재와 같은 낮은 밀도층, 또는
   부직섬유(non-woven fibres), 중공셀(hollow shells), 나노입자(nanoparticles), 중간 단계의 구형 입자(meso-spherous particles)와 같은 입자의 형태를 포함하고,
   상기한 각각의 재료는, 철(Fe) 함량이 바람직하게는 20 ppm 미만, 보다 바람직하게는 5 ppm 미만, 가장 바람직한 것은 1 ppm 미만인 것인 결정질 반도체 재료 잉곳 제조용 도가니.
3. 제2항에 있어서, 상기 상부층은, 적어도 2개의 다른 재료의 층을 포함하며, 최상층은 바람직하게는 질화규소(Si₃N₄)로 된 것인 결정질 반도체 재료 잉곳 제조용 도가니.
4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상부층(2)의 밀도는, 도가니의 내측 체적을 형성하는 다른 벽들의 내측면의 밀도보다 적어도 20% 낮은 것인 결정질 반도체 재료 잉곳 제조용 도가니.
5. 제4항에 있어서, 상기 바닥(1a)은 반경(R)을 형성하는 도가니의 측벽(1b)과 결합되며, 상기 상부층(2)의 두께(δ)는 상기 반경(R) 보다 큰 것인 결정질 반도체 재료 잉곳 제조용 도가니.
6. 제1항 내지 제5항 중 어느 한 항에 있어서, 적어도 하나의 결정화 시드(3)가 상부층(2)에 매입되며, 바람직하게는 적어도 2개의 결정화 시드(3)가 그 상부면이 실질적으로 동일 평면 상에 있도록 상부층(2)에 매입되는 것인 결정질 반도체 재료 잉곳 제조용 도가니.
7. 제6항에 있어서, 적어도 2개의 결정화 시드는 상이한 두께를 가지며, 바람직하게는 실리콘 시드이고, 보다 바람직하게는 단결정질 실리콘 시드인 것인 결정질 반도체 재료 잉곳 제조용 도가니.
8. 제1항 내지 제7항 중 어느 한 항에 따른 도가니를 제공하는 단계;
   적어도 하나의 결정화 시드(3)를 상부층(2)에 놓는 단계;
   상기 상부층의 온도를 변형 온도로 하는 단계;
   결정화 시드가 적어도 부분적으로 변형 가능한 상부층에 침투되도록 적어도 하나의 결정화 시드를 상부층(2) 내에 매입하게 적어도 하나의 결정화 시드에 압력을 가하는 단계;
   반도체 재료 공급 원료를 도가니에 충전하는 단계;
   상기 도가니 내의 온도를, 상기 공급 원료가 완전히 용융되며 적어도 하나의 결정화 시드의 상부면만을 용융시키도록 제어하는 단계; 및
   적어도 하나의 결정화 시드의 바닥면이 용융되는 것을 방지하며 공급 원료의 방향성 결정화를 개시하도록 도가니의 바닥을 통하여 열을 추출하는 단계
   를 포함하는 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
9. 제8항에 있어서, 하나의 결정화 시드와 접촉하는 제1 단부로부터 도가니의 상부 에지와 같은 고정점이나 도가니 내측 또는 외측의 임의의 고정점까지의 강체의 수직 스템(stem)의 길이를 조절함으로써, 적어도 하나의 결정화 시드에 압력을 가하는 것인 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
10. 제8항 또는 제9항에 있어서, 상기 상부층(2)은 도가니 바닥(1a)의 전체 영역을 덮으며, 적어도 2개의 결정화 시드의 상부면이 실질적으로 동일 평면 상에 있도록, 적어도 2개의 결정화 시드가 상부층(2)의 전체 영역을 실질적으로 덮도록 나란히 타일링되는 것인 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
11. 제10항에 있어서, 주어진 로에 대하여, 적어도 2개의 결정화 시드의 상부면의 면적에 걸쳐 있는 온도 분포가 열 추출 단계 동안에 특정되는 단계;
    적어도 2개의 결정화 시드 각각의 위치 함수로서 시드의 전체 상부면 면적에 걸쳐 가열 및 냉각 지점의 맵핑(mapping)을 설정하는 단계;
    상기 로에서의 열 추출 단계 동안에 시드의 전체 상부면 면적에 걸쳐 균일한 온도 분포를 허용하도록 적어도 2개의 결정화 시드 각각의 두께를 결정하는 단계;
    도가니 바닥에 적어도 2개의 결정화 시드를 미리 설정된 두께로 대응하는 위치에 타일링하는 단계; 및
    공급 원료를 도가니에 장입하고, 방향성 결정질 반도체 재료 잉곳을 형성하도록 공급 원료를 용융 및 결정화하는 데 필요한 단계를 수행하는 단계
    를 포함하는 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
12. 제8항 내지 제11항 중 어느 한 항에 있어서, 하나 이상의 결정화 시드는 단결정질이며, 상기 결정화된 잉곳은 실질적으로 단결정질 또는 준-단결정질인 것인 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
13. 제8항 내지 제12항 중 어느 한 항에 있어서, 상기 하나 이상의 결정화 시드는 실리콘, 바람직하게는 단결정질 실리콘이며, 공급 원료는 실리콘과 실리콘 잉곳 제조에 사용되는 도핑 재료이고, 얻어진 결정질 실리콘 잉곳은 태양광 셀을 제조하도록 더 처리되는 것인 방향성 결정질 반도체 재료 잉곳 제조용 프로세스.
14. 측벽(1b)과 바닥(1a)을 포함하며, 산화규소 기반의 내화재로 이루어진 도가니를 제조하는 단계;
    상기 도가니의 바닥(1a) 및/또는 측벽(1b)의 내측면에 하나 이상의 코팅을 선택적으로 형성하는 단계; 및
    스프레이, 롤링, 주조, 브러싱, 또는 이들의 임의의 조합에 의해 상기 바닥(1a)에 적어도 500 ㎛의 두께(δ)를 갖는 상부층(2)을 형성하고, 1400℃보다 낮은 변형 온도에서 상기 상부층이 소성 또는 점성 변형 가능한 단계
    를 포함하는 제1항 내지 제7항 중 어느 한 항에 따른 도가니의 제조 방법.

Images