KR20140063308A - 액정표시 장치용 어레이 기판의 제조 방법 - Google Patents

액정표시 장치용 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20140063308A
KR20140063308A KR1020120130519A KR20120130519A KR20140063308A KR 20140063308 A KR20140063308 A KR 20140063308A KR 1020120130519 A KR1020120130519 A KR 1020120130519A KR 20120130519 A KR20120130519 A KR 20120130519A KR 20140063308 A KR20140063308 A KR 20140063308A
Authority
KR
South Korea
Prior art keywords
silicon oxide
oxide film
contact hole
process gas
sccm
Prior art date
Application number
KR1020120130519A
Other languages
English (en)
Other versions
KR102036904B1 (ko
Inventor
이준희
손정호
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120130519A priority Critical patent/KR102036904B1/ko
Publication of KR20140063308A publication Critical patent/KR20140063308A/ko
Application granted granted Critical
Publication of KR102036904B1 publication Critical patent/KR102036904B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 일 실시예에서는 (A) 금속층, 실리콘 산화막, 상기 실리콘 산화막(213)에 형성될 접촉구 패턴을 갖는 포토 레지스트막이 순차적으로 적층된 기판(215)을 챔버에 투입하는 단계; (B) NF3, Ar을 포함하는 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막을 베리어로 노출된 상기 실리콘 산화막을 건식 식각해서 상기 실리콘 산화막에 접촉구를 형성하는 단계; (C) NF3, O2을 포함하는 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막과 접촉구 주변에 형성된 부산물을 제거하는 단계;를 포함하는 액정표시 장치용 어레이 기판의 제조 방법을 개시한다.

Description

액정표시 장치용 어레이 기판의 제조 방법{Methods for manufacturing a Array substrate for liquid crystal display}
본 발명은 액정표시 장치용 어레이 기판을 제조하는 방법에 관한 것으로, 특히 액티브층이 산화물 반도체로 이뤄진 TFT(이하, 산화물 반도체 TFT)를 형성하는 과정 중 실리콘 산화막을 패터닝하는 과정에서 발생하는 부산물을 제거하는 방법에 관한 것이다.
일반적으로 액정표시장치(Liquid Crystal Display)는 매트릭스(Matrix) 형태로 배열된 액정 셀들의 광투과율을 화상신호 정보에 따라 조절하여 원하는 화상을 표시하는 장치로서, 백라이트 유닛에서 공급되는 빛을 이용해서 액정표시 패널이 영상을 표시한다.
액정표시 패널은 복수의 TFT(thin film transistor, 박막 트랜지스터)가 집적화된 어레이 기판, 이 어레이 기판 위에 합착돼 컬러를 구현하는 컬러필터기판과 이 기판들 사이에 주입되는 액정을 포함한다. 액정표시 패널에서, 각 데이터 라인과 게이트 라인을 통해서는 전기적인 신호가 각 액정셀로 입력되고, 각 액정셀에 배치된 TFT는 이 신호에 맞춰 턴 온 또는 턴 오프해 각 액정셀로 구동전압을 인가하거나 차단하도록 동작된다.
TFT는 게이트 전극, 액티브층, 소스 전극, 및 드레인 전극을 포함하여 이루어지며, 일반적으로 액티브층이 Si로 이뤄진 것을 주로 이용하여 왔다. 그런데, 요즘 들어와 액티브층을 TFT로 구성한 산화물 반도체 TFT 에 대한 연구가 활발히 진행되고 있는데, 산화물 반도체는 매우 얇은 두께의 나노미터 수준에서도 그 특성을 유지할 수 있어 상기 Si 반도체의 한계를 극복할 수 있는 차세대 반도체로 주목받고 있다.
도 1은 탑 게이트 방식으로 구성된 산화물 반도체 TFT의 개략적인 단면 모습을 보여준다.
TFT(7)는 기판(11) 위에 형성된 게이트 전극(15), 게이트 절연막(11) 위에서 게이트 전극(15)과 중첩하며 소스 전극(25)과 드레인 전극(35) 사이에 채널을 형성하는 반도체 층(37), 그리고 소스 전극(25)과 드레인 전극(35) 사이의 분리된 부분을 통해 유입되는 식각액으로부터 반도체 층(37)을 보호하도록 에치 스토퍼(ES)를 포함해서 구성된다.
한편, 게이트 전극(15)은 게이트 절연막(21)으로 덮어져 있으며, 소스 전극(25)과 드레인 전극(35)은 보호막(41)으로 덮어져 있다.
여기서, 반도체층(37)은 산화물로 구성되는데, 일반적으로 IGZO(InGaZnO4)를 포함한다. 이 IGZO(InGaZnO4)는 스퍼터링(Sputtering)법과 같은 기존의 Si계 TF T서 사용하는 증착 방법으로 형성할 수 있는 이점이 있다.
그리고, 게이트 절연막(21), 보호막(41)과 같은 절연층은 반도체층(37)이 산화물 반도체로 구성되면, 질화막(SiNx)은 산화물 반도체의 신뢰성에 영향을 주기 때문에 실리콘 산화막으로 구성된다.
한편, 서로 다른 층에 존재하는 배선을 연결할 때, 두 배선은 접촉구를 통해서 연결된다. 일 예로, 도 1에서 예시하는 바처럼 보호막(41)을 사이에 두고 층상 배열되는 화소전극(51)과 TFT의 드레인 전극(35)은 보호막(41)에 형성된 접촉구(CH)를 통해서 서로 연결된다.
이 접촉구(CH)는 포토 레지스트(PR)를 베리어로 보호막(41)을 건식 식각해서 형성하는데, 보호막(41)이 실리콘 산화막으로 이뤄져 있어 고밀도 플라즈마에 노출시켜야 할 필요가 있다.
그런데, 고밀도 플라즈마에 노출시키는 경우, 도 2에서 보여지는 바처럼, 변성된 포토 레지스트와 식각된 산화규소가 만나 부산물(원 안)이 만들어져 접촉구 주변에 다시 증착되는 문제가 있다.
본 발명은 이 같은 배경에서 창안된 것으로, 산화물 반도체 TFT 제조에서 발생하는 부산물을 제거하는데 있다.
본 발명의 일 실시예에서는, (A) 금속층, 실리콘 산화막, 상기 실리콘 산화막(213)에 형성될 접촉구 패턴을 갖는 포토 레지스트막이 순차적으로 적층된 기판(215)을 챔버에 투입하는 단계; (B) NF3, Ar을 포함하는 제1 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막을 베리어로 노출된 상기 실리콘 산화막을 건식 식각해서 상기 실리콘 산화막에 접촉구를 형성하는 단계; (C) NF3, O2을 포함하는 제2 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막과 접촉구 주변에 형성된 부산물을 제거하는 단계;를 포함하는 액정표시 장치용 어레이 기판의 제조 방법을 개시한다.
상기 제1 공정가스는 NF3 3400-3600 (sccm), Ar 650-750 (sccm)을 포함하고, 상기 (B) 단계에서, 공정시간이 104초일 때, 상기 챔버의 압력은 10Mtorr이고, 소스 전력은 40(kW)이고, 바이어스 전력은 40(kW)이다.
상기 제2 공정가스는 NF3 100(sccm), O2 2000(sccm)을 포함하고, 상기 (C) 단계에서, 공정시간이 10초일 때, 상기 챔버의 압력은 10Mtorr이고, 소스 전력은 40(kW)이고, 바이어스 전력은 40(kW)이다.
본 발명의 일 실시예에 따르면, 산화물 반도체 TFT에서 절연막으로 사용되는 실리콘 산화막이 고밀도 플라즈마에 노출돼 부산물이 생성되더라고, 추가된 애싱 공정을 통해 이 부산물을 깨끗이 제거할 수가 있다.
도 1은 탑 게이트 방식으로 구성된 산화물 반도체 TFT의 개략적인 단면 모습을 보여주는 도면이다.
도 2는 고밀도 플라즈마에 노출돼 부산물이 접촉구 주변에 형성된 모습을 보여주는 SEM 사진이다.
도 3은 유도결합형 플라즈마 처리 장치의 개략적인 구성을 설명하는 도면이다.
도 4는 본 발명의 일 실시예에 따라 부산물을 제거하는 방법을 설명하는 흐름도이다.
도 5는 도 4의 제거 방법을 도식적으로 보여주는 공정도이다.
도 6은 제1 공정 가스에 의해 실리콘 산화막에 접촉구가 형성된 모습을 보여주는 SEM 사진이다.
도 7은 제2 공정 가스에 의해 포토레지스트 및 부산물이 제거된 모습을 보여주는 SEM 사진이다.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.
플라즈마 처리 장치는 플라즈마 형성 방식에 따라 용량 결합형 플라즈마 방식, 유도결합형 플라즈마 방식, 전자공명 플라즈마 방식으로 나눌 수 있고, 본 발명은 이 중 고밀도 플라즈마가 형성되는 유도결합형 플라즈마 방식에서 이뤄질 수 있다.
도 3은 유도결합형 플라즈마 처리 장치의 개략적인 구성을 설명한다. 이 유도결합형 플라즈마 처리 장치는 안테나를 구비하며, 안테나에 고주파 전력을 인가해 형성된 유도전기장에 의해서 고밀도 플라즈마가 발생되는 장치이다.
도 3에서, 이 유도결합형 플라즈마 처리 장치는 챔버(11)와, 챔버(11) 내부에 위치해 기판(s)이 안착되는 서셉터(13)와, 챔버(11)의 상부에 위치하는 리드(15)를 구비한다. 이 리드(15)는 복수 개의 사각틀이 형성된 리드 프레임(151)과, 복수 개의 사각틀 각각에 설치되는 복수 개의 윈도우(153)와, 윈도우(153) 상부에 설치되는 유도결합 플라즈마 안테나(153)를 구비한다. 유도결합 플라즈마 안테나(155)의 한쪽으로는 고주파 전력을 공급하는 제1 전원부(19)가 연결돼 있고, 서셉터(13)로는 바이어스 전력을 공급하는 제2 전원부(18)가 연결돼 있다. 유도결합 플라즈마 안테나(155)와 제1 전원부(19) 사이, 그리고 서셉터(13)와 제2 전원부(18) 사이에 각각 매칭부(171, 173)가 위치해서 임피던스 정합을 통해 RF 파워의 전달 효율을 높인다.
또한, 유도결합형 플라즈마 처리 장치는 펌핑부(111)와 가스 공급부(112)를 더 포함한다. 펌핑부(111)는 챔버(11) 내부 압력이 10Mtorr 이하가 되도록 펌핑을 하며, 가스 공급부(112)는 공정가스를 챔버(11) 내부로 주입한다.
이하, 이처럼 구성되는 유도결합형 플라즈마 처리 장치를 가지고, 실리콘 산화막에 형성된 접촉구 주변에서 부산물을 제거하는 방법에 대해 도 4 및 도 5를 통해 설명한다. 도 4는 본 발명의 일 실시예에 따라 부산물을 제거하는 방법을 설명하는 흐름도이고, 도 5는 이를 도식적으로 보여주는 공정도이다.
S11 단계에서, 금속층(211), 제1 금속층을 덮고 있는 실리콘 산화막(213), 그리고 실리콘 산화막(213)에 형성될 접촉구 패턴을 갖는 포토 레지스트막(215)이 순차적으로 적층된 기판(215)을 챔버(11) 내부로 투입한다(도 5의 (a)).
S12 단계에서, NF3 3400-3600(sccm), Ar 650-750(sccm)을 포함하는 제1 공정가스를 가스 공급부(112)를 통해서 챔버(11) 내부로 공급해 포토 레지스트막(215)을 베리어로 노출된 실리콘 산화막(213)을 건식 식각해서 실리콘 산화막(213)에 접촉구(CH)를 형성한다(도 5의 (b)). 바람직하게, 제1 공정가스는 NF3 3500(sccm)일 때, Ar 700(sccm)을 포함한다.
이 단계에서, 챔버(11) 압력은 9-11(Mtorrr)이고, 공정시간은 100-110초이며, 유도결합 플라즈마 안테나(155)에 인가되는 소스 전력은 37-42 (kW)이고, 서셉터(13)에 인가되는 바어어스 전력 역시 37-42(kW)이다. 바람직하게, 공정시간은 104초일 때, 챔버(11) 압력은 10(Mtorrr)이고, 유도결합 플라즈마 안테나(155)에 인가되는 소스 전력은 40 (kW)이고, 서셉터(13)에 인가되는 바어어스 전력 역시 40(kW)이다.
한편, 도 6은 S12 단계에 따라 실리콘 산화막(213)에 접촉구(CH)가 형성된 주사전자현미경(SEM) 사진이다. 도 6에서 보여지는 바처럼, 실리콘 산화막(213)이 고밀도 플라즈마에 노출되면, 변성된 포토 레지스트와 식각된 산화규소가 만나 부산물이 만들어져 접촉구(CH) 주변에 다시 증착되는 것을 알 수 있다.
S13 단계에서, NF3 95-105(sccm), O2 1950-2050(sccm)을 포함하는 제2 공정가스를 가스 공급부(112)를 통해서 챔버(11) 내부로 공급해 포토 레지스트막(215)과 부산물을 건식 식각한다. 바람직하게, 제2 공정가스는 NF3 100(sccm)일 때, O2 2000(sccm)을 포함한다.
이 단계(S13)의 공정 패러미터는, 챔버(11) 압력은 9-11(Mtorrr)이고, 공정시간은 8-12초이며, 유도결합 플라즈마 안테나(155)에 인가되는 소스 전력은 37-42 (kW)이고, 서셉터(13)에 인가되는 바어어스 전력 역시 37-42(kW)이다. 바람직하게, 공정시간이 10초일 때, 챔버(11) 압력은 10(Mtorr)이고, 소스 전력 40(kW), 바이어스 전력 40(kW)이다.
도 7은 S13 단계가 끝난 후의 주사전자현미경(SEM) 사진이다. 이 사진을 통해서 알 수 있듯이, 접촉구(CH) 주변에 존재하던 부산물이 깨끗이 제거된 것을 확인할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

  1. (A) 금속층, 실리콘 산화막, 상기 실리콘 산화막(213)에 형성될 접촉구 패턴을 갖는 포토 레지스트막이 순차적으로 적층된 기판(215)을 챔버에 투입하는 단계;
    (B) NF3, Ar을 포함하는 제1 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막을 베리어로 노출된 상기 실리콘 산화막을 건식 식각해서 상기 실리콘 산화막에 접촉구를 형성하는 단계;
    (C) NF3, O2을 포함하는 제2 공정가스를 이용해서 플라즈마를 생성해 상기 포토 레지스트막과 접촉구 주변에 형성된 부산물을 제거하는 단계;
    를 포함하는 액정표시 장치용 어레이 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 공정가스는 NF3 3400-3600 (sccm), Ar 650-750 (sccm)을 포함하는 액정표시 장치용 어레이 기판의 제조 방법.
  3. 제2항에 있어서,
    상기 (B) 단계에서, 공정시간이 104초일 때, 상기 챔버의 압력은 10Mtorr이고, 소스 전력은 40(kW)이고, 바이어스 전력은 40(kW)인 액정표시 장치용 어레이 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 공정가스는 NF3 100(sccm), O2 2000(sccm)을 포함하는 액정표시 장치용 어레이 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 (C) 단계에서, 공정시간이 10초일 때, 상기 챔버의 압력은 10Mtorr이고, 소스 전력은 40(kW)이고, 바이어스 전력은 40(kW)인 액정표시 장치용 어레이 기판의 제조 방법.
KR1020120130519A 2012-11-16 2012-11-16 액정표시 장치용 어레이 기판의 제조 방법 KR102036904B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120130519A KR102036904B1 (ko) 2012-11-16 2012-11-16 액정표시 장치용 어레이 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120130519A KR102036904B1 (ko) 2012-11-16 2012-11-16 액정표시 장치용 어레이 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20140063308A true KR20140063308A (ko) 2014-05-27
KR102036904B1 KR102036904B1 (ko) 2019-10-25

Family

ID=50891344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120130519A KR102036904B1 (ko) 2012-11-16 2012-11-16 액정표시 장치용 어레이 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR102036904B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266609A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 基板から残渣を除去する方法
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007266609A (ja) * 2006-03-28 2007-10-11 Tokyo Electron Ltd 基板から残渣を除去する方法
KR20080064611A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 금속층 상에 형성된 금속 산화물의 식각 방법

Also Published As

Publication number Publication date
KR102036904B1 (ko) 2019-10-25

Similar Documents

Publication Publication Date Title
US8298883B2 (en) Method of forming photoresist burr edge and method of manufacturing array substrate
WO2017054384A1 (zh) 一种阵列基板及其制作方法、显示面板
JP5619474B2 (ja) Ｓｏｉ基板の作製方法
JP5250228B2 (ja) 半導体装置の作製方法
WO2016101719A1 (zh) 阵列基板及其制作方法和显示装置
TW201202809A (en) Liquid crystal display device, driving method of the same, and electronic appliance including the same
EP3355360B1 (en) Manufacturing method for thin film transistor
EP3168865A1 (en) Array substrate manufacturing method
TW200403860A (en) Method for manufacturing semiconductor device
US20180059456A1 (en) Pixel structure and manufacturing method thereof, array substrate and display apparatus
JP2011077504A (ja) 半導体装置の作製方法
KR20100036209A (ko) 반도체 기판의 제작 방법
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
US20160284737A1 (en) Display substrate, its manufacturing method, and display device
JP4663963B2 (ja) 半導体装置の作製方法
JP2009289890A (ja) 半導体装置の製造方法及び半導体装置
KR102036904B1 (ko) 액정표시 장치용 어레이 기판의 제조 방법
US9818774B2 (en) Fabrication method of pixel structure
CN110085520B (zh) 薄膜电晶体及其制作方法
US7049163B1 (en) Manufacture method of pixel structure
TWI317170B (en) Manufacturing method for semiconductor device
JP6326752B2 (ja) 薄膜トランジスタおよびその製造方法
KR102135911B1 (ko) 박막트랜지스터 어레이 기판의 제조방법
JP4666907B2 (ja) 半導体装置の作製方法
US8927436B2 (en) Thin film transistor and method of manufacturing trench, metal wire, and thin film transistor array panel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant