KR20140051135A - 도전 시트 및 터치 패널 - Google Patents

도전 시트 및 터치 패널 Download PDF

Info

Publication number
KR20140051135A
KR20140051135A KR1020137021150A KR20137021150A KR20140051135A KR 20140051135 A KR20140051135 A KR 20140051135A KR 1020137021150 A KR1020137021150 A KR 1020137021150A KR 20137021150 A KR20137021150 A KR 20137021150A KR 20140051135 A KR20140051135 A KR 20140051135A
Authority
KR
South Korea
Prior art keywords
conductive
electrodes
patterns
gratings
conductive sheet
Prior art date
Application number
KR1020137021150A
Other languages
English (en)
Other versions
KR101624391B1 (ko
Inventor
아키라 이치키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20140051135A publication Critical patent/KR20140051135A/ko
Application granted granted Critical
Publication of KR101624391B1 publication Critical patent/KR101624391B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0274—Optical details, e.g. printed circuits comprising integral optical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Position Input By Displaying (AREA)

Abstract

도전 시트 및 터치 패널로서, 도전 시트 (54) 는 입력 조작측에 배치되는 제 1 도전부 (14A) 및 표시 패널측에 배치되는 제 2 도전부 (14B) 를 가지고; 제 1 도전부 (14A) 및 제 2 도전부 (14B) 는 서로 대면하도록 배치되고; 제 1 도전부 (14A) 는 일 방향으로 배열되고 복수의 제 1 전극들 (68A) 이 각각 접속되는 복수의 제 1 도전 패턴들 (64A) 을 가지고; 제 2 도전부 (14B) 는 제 1 도전 패턴들 (64A) 의 일 방향에 직교하는 방향으로 배열되고 복수의 제 2 전극들 (68B) 이 각각 접속되는 복수의 제 2 도전 패턴들 (64B) 을 가지며; 그리고 도전 시트는 제 1 도전부 (14A) 및/또는 제 2 도전부 (14B) 에 포함되고 제 1 전극들 (68A) 과 상기 제 2 전극들 (68B) 사이에 배치되는 더미 전극들 (66B), 및 제 1 도전부 (14A) 에 포함되고 제 2 전극들 (68B) 에 대응하는 부분들에 배치되는 다른 더미 전극들을 갖는다.

Description

도전 시트 및 터치 패널{ELECTROCONDUCTIVE SHEET AND TOUCH PANEL}
본 발명은 도전 시트 및 터치 패널에 관한 것으로, 예를 들어, 투영형 정전용량방식 (projected capacitive) 터치 패널에서 사용하기에 적합한 도전 시트 및 터치 패널에 관한 것이다.
최근, 터치 패널이 많이 주목받고 있다. 터치 패널은 현재 PDA (휴대 정보 단말) 및 휴대 전화와 같은 소형 디바이스에 주로 사용되고 있지만, PC (personal computer) 디스플레이와 같은 대형 디바이스들에 사용될 것으로 기대된다.
터치 패널용 종래의 전극은 ITO (산화 인듐 주석) 로 구성되며, 따라서 높은 저항을 갖는다. 즉, 종래의 전극이 상기의 향후 트렌드로 대형 디바이스에 사용되는 경우, 큰 크기의 터치 패널은 전극들 간의 전류 전달 속도가 낮아져, 낮은 응답 속도 (손가락 접촉과 터치 위치 검출 사이의 긴 시간) 를 나타낸다.
금속의 세선들 (금속 세선들) 로 제조된 다수의 격자들이 배열되어 보다 낮은 표면 저항을 갖는 전극을 형성할 수 있다. 금속 세선들의 전극을 사용하는 터치 패널들은 일본 공개 특허공보 제 05-224818호, 미국 특허 제 5113041호, 국제 특허 공개 제 1995/27334호, 미국 특허 출원 공개공보 제 2004/0239650호, 미국 특허 제 7202859호, 국제 특허 공개 제 1997/18508호, 일본 공개 특허공보 제 2003-099185호 등으로부터 알려져 있다.
투영형 정전용량방식 터치 패널들은 PDA, 휴대 전화 등에 널리 사용되고 있다. 이러한 터치 패널에서, X 전극들 및 Y 전극들은 그 사이에 절연체를 개재하여 교번하여 배열된다. 따라서, (입력 조작면 주위의) 절연체 상부에서는, X 전극들을 갖는 부분들과 X 전극들을 갖지 않는 부분들 사이의 경계에서 큰 콘트라스트 차이가 관찰된다. 유사하게, (디스플레이 패널 주위의) 절연체 아래에서는, Y 전극들을 갖는 부분들과 Y 전극들을 갖지 않는 부분들 사이의 경계에서 큰 콘트라스트 차이가 관찰된다. 결과적으로, 전극들이 외부로 매우 잘 시인되어 불리하다.
전극들 사이에 배열되는 더미 전극들을 사용하는 방법은 이 문제에 대한 조치로서 알려져 있다 (일본 공개 특허공보 제 2008-129708호 및 제 2010-039537호 참조).
금속 세선들의 터치 패널 전극은, 금속 세선들이 불투명한 재료로 구성되기 때문에 투명성 및 시인성에 문제점을 갖는다. 표시 디바이스 상에 금속 세선 전극을 포함하는 도전 시트를 사용하는 경우, 도전 시트는 하기의 2가지 바람직한 시인성 특징을 갖도록 요구된다. 제 1 특징은: 표시 디바이스가 이미지를 표시하도록 턴 온되는 경우, 금속 배선들이 시인되기 어렵고, 도전 시트가 높은 가시광 투과율을 나타내며, 그리고 모아레와 같은 노이즈가 표시 디바이스에서의 화소들의 주기 (예를 들어, 액정 디스플레이에서의 블랙 매트릭스 패턴) 와 도전 패턴 사이의 광 간섭으로 인해 발생되기 어렵다. 제 2 특징은: 표시 디바이스가 블랙 화면을 나타내도록 턴 오프되고 형광, 태양광, 또는 LED 광과 같은 외부광 하에서 관찰되는 경우, 금속 세선들은 거의 시인되기 어렵다.
일반적으로, 시인성은 금속 세선들의 선폭을 감소시킴으로써 향상될 수 있다. 하지만, 불리하게도 선폭이 감소된 금속 세선들을 포함하는 전극은 증가된 저항을 가지며, 이것은 터치 위치 검출 감도를 저하시킨다. 따라서, 도전 패턴 및 금속 세선 패턴의 형상들을 최적화할 필요가 있다.
상기 문제점들의 측면에서, 본 발명의 목적은 잘 시인되지 않는 금속 세선들의 패턴을 포함하고 높은 투명성을 갖는 전극을 가질 수 있는 도전 시트 및 터치 패널을 제공하는 것이다.
[1] 본 발명의 제 1 양태에 따른 도전 시트는 표시 디바이스의 표시 패널 상에 사용되고, 그리고 입력 조작면에 더 가까이 배치되는 제 1 도전부 및 표시 패널에 더 가까이 배치되는 제 2 도전부를 포함한다. 제 1 도전부 및 제 2 도전부는 서로 중첩한다. 제 1 도전부는 일 방향으로 배열되고 각각이 복수의 제 1 전극들에 접속되는, 복수의 제 1 도전 패턴들을 포함한다. 제 2 도전부는, 제 1 도전 패턴들의 일 방향에 직교하는 방향으로 배열되고 각각이 복수의 제 2 전극들에 접속되는, 복수의 제 2 도전 패턴들을 포함한다. 제 1 도전부 및/또는 제 2 도전부는 제 1 전극들과 제 2 전극들 사이에 배치되는 금속 세선들로 구성되는 더미 전극들을 포함하고, 그리고 제 1 도전부는 제 2 전극들에 대응하는 위치들에 배치되는 금속 세선들로 구성되는 추가 더미 전극들을 더 포함한다.
추가 더미 전극들이 터치 패널 도전 시트에 형성되지 않는 경우, 제 1 전극에 대응하는 부분과 제 2 전극에 대응하는 부분 사이의 광 투과율 차이가 증가되고, 시인성을 저하시킨다 (제 1 전극 또는 제 2 전극이 매우 잘 시인된다). 즉, 제 1 양태에서, 추가 더미 전극들이 형성되고, 그로 인해 제 1 전극 및 제 2 전극에 대응하는 부분들이 균일한 광 투과율을 가져서 시인성을 향상시킨다.
결과적으로, 터치 패널의 전극들에서 금속 세선들의 패턴들을 사용하는 경우라도, 도전 시트는 높은 투명성을 가질 수 있다.
[2] 제 1 전극 및 제 2 전극에 대응하는 부분들에서 균일한 광 투과율을 달성하는 측면에서, 제 1 전극들의 광 차단율과, 제 2 전극들 및 추가 더미 전극들의 중첩들의 광 차단율 사이의 차이가 20% 이하인 것이 바람직하다.
[3] 제 1 전극들의 광 차단율과, 제 2 전극들 및 추가 더미 전극들의 중첩들의 광 차단율 사이의 차이가 10% 이하인 것이 더욱 바람직하다.
[4] 추가 더미 전극들의 수가 지나치게 증가되는 경우, 제 2 전극들의 도전성은 균일한 광 투과율을 달성하는 측면에서 저하될 수도 있다. 즉, 추가 더미 전극들의 광 차단율이 제 1 전극들의 광 차단율의 50% 이하인 것이 바람직하다.
[5] 추가 더미 전극들의 광 차단율이, 제 1 전극들의 광 차단율의 25% 이하인 것이 더욱 바람직하다.
[6] 제 1 양태에서, 제 2 전극들에 대응하는 부분들에 배치되는 금속 세선들로 구성되는 추가 더미 전극들 및 제 2 도전부에서의 제 2 전극들이 조합되어 격자 패턴들을 형성한다. 이 경우, 제 1 전극 및 제 2 전극은 덜 시인되어, 시인성이 향상된다.
[7] 제 1 양태에서, 제 2 전극들은 메시 패턴으로 배열되는 금속 세선들로 구성된다.
[8] 이 경우, 제 1 전극들은 각각 복수의 제 1 소격자들의 조합을 포함할 수도 있고, 제 2 전극들은 각각 제 1 소격자들보다 더 큰 복수의 제 2 소격자들의 조합을 포함할 수도 있고, 제 2 소격자들은 각각 길이 성분을 가질 수도 있으며, 그리고 길이 성분의 길이는 제 1 소격자의 측변 길이의 실수배일 수도 있다.
[9] 제 1 양태에서, 제 2 전극들에 대응하는 위치들에 배치되는 추가 더미 전극들은 직선 형상을 갖는 금속 세선들로 구성된다.
[10] 이 경우, 제 1 전극들은 각각 복수의 제 1 소격자들의 조합을 포함할 수도 있고, 그리고 추가 더미 전극들에서 직선 형상을 갖는 금속 세선의 길이는 제 1 소격자의 측변 길이의 실수배이다.
[11] 제 1 양태에서, 제 2 전극들에 대응하는 위치들에 배치되는 추가 더미 전극들은 메시 패턴으로 배열된 금속 세선들로 구성된다.
[12] 이 경우, 제 1 전극들은 각각 복수의 제 1 소격자들의 조합을 포함할 수도 있고, 추가 더미 전극들은 각각 제 1 소격자들보다 더 큰 복수의 제 2 소격자들의 조합을 포함할 수도 있고, 제 2 소격자들은 각각 길이 성분을 가질 수도 있으며, 그리고 길이 성분의 길이는 제 1 소격자의 측변 길이의 실수배일 수도 있다.
[13] 제 1 양태에서, 도전 시트는 기판을 더 포함할 수도 있고, 그리고 제 1 도전부 및 제 2 도전부는 기판을 사이에 개재하여 서로 대면하여 배열될 수도 있다.
[14] 제 1 양태에서, 제 1 도전부는 기판의 일 주면 상에 형성될 수도 있고, 그리고 제 2 도전부는 기판의 다른 주면 상에 형성될 수도 있다.
[15] 제 1 양태에서, 도전 시트는 기판을 더 포함할 수도 있고, 제 1 도전부 및 제 2 도전부는 기판을 사이에 개재하여 서로 대면하여 배열될 수도 있고, 제 1 전극들 및 제 2 전극들은 각각 메시 패턴을 가질 수도 있고, 금속 세선들로 구성되는 추가 더미 전극들의 보조 패턴들은 제 1 전극들 사이에서 제 2 전극들에 대응하는 영역에 배치될 수도 있고, 제 2 전극들은 상부로부터 시인되는 경우 제 1 전극들에 인접하여 배열될 수도 있고, 제 2 전극들은 보조 패턴들과 중첩하여 조합 패턴들을 형성할 수도 있으며, 그리고 조합 패턴들은 각각 메시 형상의 조합을 포함할 수도 있다.
[16] 이 경우, 제 1 전극들은 각각 복수의 제 1 소격자들의 조합을 포함하는 제 1 대격자를 포함할 수도 있고, 제 2 전극들은 각각 제 1 소격자들보다 더 큰 복수의 제 2 소격자들의 조합을 포함하는 제 2 대격자를 포함할 수도 있으며, 그리고 조합 패턴들은 각각 2 이상의 제 1 소격자들의 조합을 포함할 수도 있다.
이 경우, 제 1 대격자들과 제 2 대격자들 사이의 경계들은 덜 시인되고, 시인성이 향상된다.
[17] 제 1 양태에서, 제 1 도전 패턴들의 점유 면적이 제 2 도전 패턴들의 점유 면적보다 더 크다. 이 경우, 제 1 도전 패턴들의 표면 저항은 저하될 수 있고, 그리고 전자파의 노이즈 영향은 감소될 수 있다.
[18] 이 경우, 금속 세선들은 선폭이 6㎛ 이하이고 선피치가 200㎛ 이상이고 500㎛ 이하이거나, 또는 대안으로 금속 세선들은 선폭이 6㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상이고 400㎛ 이하인 것이 바람직하다.
[19] 금속 세선들은 선폭이 5㎛ 이하이고 선피치가 200㎛ 이상이고 400㎛ 이하이거나, 또는 대안으로 금속 세선들은 선폭이 5㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상이고 400㎛ 이하인 것이 더욱 바람직하다.
[20] 제 1 도전 패턴들이 점유 면적 (A1) 을 갖고 제 2 도전 패턴들이 점유 면적 (A2) 을 갖는 경우, 도전 시트는 1<A1/A2≤20 의 조건을 만족하는 것이 바람직하다.
[21] 도전 시트는 1<A1/A2≤10 의 조건을 만족하는 것이 더욱 바람직하다.
[22] 도전 시트는 2<A1/A2≤10 의 조건을 만족하는 것이 특히 바람직하다.
[23] 터치 패널은 표시 디바이스의 표시 패널 상에 사용되는 도전 시트를 포함하고, 그리고 그 도전 시트는 입력 조작면에 더 가까이 배치되는 제 1 도전부 및 표시 패널에 더 가까이 배치되는 제 2 도전부를 갖는다. 제 1 도전부 및 제 2 도전부는 서로 중첩한다. 제 1 도전부는, 일 방향으로 배열되고 각각이 복수의 제 1 전극들에 접속되는, 복수의 제 1 도전 패턴들을 포함한다. 제 2 도전부는, 제 1 도전 패턴들의 일 방향에 직교하는 방향으로 배열되고 각각이 복수의 제 2 전극들에 접속되는, 복수의 제 2 도전 패턴들을 포함한다. 제 1 도전부 및/또는 제 2 도전부는 제 1 전극들과 제 2 전극들 사이에 배치되는 더미 전극들을 포함하고, 그리고 제 1 도전부는 제 2 전극들에 대응하는 위치들에 배치되는 추가 더미 전극들을 포함한다.
터치 패널에서, 금속 세선들의 패턴들을 전극에 사용하는 경우라도, 도전 시트는 높은 투명성을 가질 수 있다.
상술한 바와 같이, 본 발명의 도전 시트 및 터치 패널은 덜 시인되는 금속 세선들의 패턴들을 포함하는 전극들을 가질 수 있고, 그리고 높은 투명성을 나타낼 수 있다.
도 1은 본 발명의 실시형태에 따른 터치 패널의 분해 사시도이다.
도 2는 도전 시트 적층체의 부분적으로 생략된 분해 사시도이다.
도 3a는 도전 시트 적층체의 일례의 부분적으로 생략된 단면도이고, 그리고 도 3b는 도전 시트 적층체의 다른 예의 부분적으로 생략된 단면도이다.
도 4는 제 1 도전 시트 상에 형성되는 제 1 도전 패턴들의 패턴 예의 평면도이다.
도 5는 제 2 도전 시트 상에 형성되는 제 2 도전 패턴들의 패턴 예의 평면도이다.
도 6은 제 1 도전 시트와 제 2 도전 시트를 조합함으로써 형성된 도전 시트 적층체의 부분적으로 생략된 평면도이다.
도 7은 제 1 보조선과 제 3 보조선에 의해 형성된 1개의 라인의 설명도이다.
도 8은 제 1 변형예에 따른 제 1 도전 패턴들의 패턴 예의 평면도이다.
도 9는 제 1 변형예에 따른 제 2 도전 패턴들의 패턴 예의 평면도이다.
도 10은 제 1 변형예의 제 1 도전 패턴들을 갖는 제 1 도전 시트 및 제 1 변형예의 제 2 도전 패턴들을 갖는 제 2 도전 시트를 조합함으로써 형성된 도전 시트 적층체의 부분적으로 생략된 평면도이다.
도 11은 제 2 변형예에 따른 제 1 도전 패턴들의 패턴 예의 평면도이다.
도 12는 제 2 변형예에 따른 제 2 도전 패턴들의 패턴 예의 평면도이다.
도 13은 이 실시형태의 도전 시트 적층체의 제조 방법의 플로우 차트이다.
도 14a는 제조된 감광성 재료의 부분적으로 생략된 단면도이고, 그리고 도 14b는 감광성 재료의 양면 동시 노광을 나타내기 위한 설명도이다.
도 15는 제 1 감광층 상에 입사된 광이 제 2 감광층에 도달하지 않고 그리고 제 2 감광층 상에 입사된 광이 제 1 감광층에 도달하지 않도록 수행되는 제 1 및 제 2 노광 처리들을 나타내기 위한 설명도이다.
이하, 본 발명의 도전 시트 및 터치 패널의 다수의 실시형태를 도 1 ~ 도 15를 참조하여 설명한다. 본 명세서에서, "A ~ B"의 수치 범위는 수치 A 및 B 양자를 하한값 및 상한값으로 포함하는 것으로 이해해야 한다.
이하, 도 1을 참조하여 본 발명의 실시형태에 따른 도전 시트를 갖는 터치 패널을 설명한다.
터치 패널 (50) 은 센서 본체 (52) 및 집적 회로와 같은 제어 회로 (미도시) 를 갖는다. 센서 본체 (52) 는 도전 시트 적층체 (54) 와 그 위의 보호층 (56) 을 포함하며, 그리고 도전 시트 적층체 (54) 는 후술될 제 1 도전 시트 (10A) 와 제 2 도전 시트 (10B) 를 적층함으로써 형성된다. 도전 시트 적층체 (54) 및 보호층 (56) 은 액정 디스플레이와 같은 표시 디바이스 (30) 의 표시 패널 (58) 상에 배치될 수 있다. 상부로부터 시인되는 경우, 센서 본체 (52) 는 표시 패널 (58) 의 표시 화면 (58a) 에 대응하는 감지 영역 (60) 및 표시 패널 (58) 의 주변에 대응하는 단자 배선 영역 (62) (이른바 프레임) 를 갖는다.
도 2, 도 3a 및 도 4에 도시된 바와 같이, 제 1 도전 시트 (10A) 는 제 1 투명 기판 (12A) 의 일 주면 상에 형성된 제 1 도전부 (14A) 를 갖는다. 제 1 도전부 (14A) 는 2 이상의 제 1 도전 패턴들 (64A) 및 제 1 보조 패턴들 (66A) (더미 전극들) 을 포함한다. 제 1 도전 패턴들 (64A) 은 제 1 방향 (x 방향) 으로 연장되고, 제 1 방향과 직교하는 제 2 방향 (y 방향) 으로 배열되고, 각각이 다수의 소격자들 (70) 을 포함하며, 그리고 금속 세선들 (16) 로 구성된다. 제 1 보조 패턴들 (66A) 은 제 1 도전 패턴들 (64A) 주변에 배열되고 금속 세선들 (16) 로 구성된다. 예를 들어, 금속 세선들 (16) 은 금 (Au), 은 (Ag) 또는 구리 (Cu) 를 포함한다.
제 1 도전 패턴 (64A) 은 2 이상의 제 1 대격자들 (68A) 을 포함한다. 제 1 대격자들 (68A) 은 제 1 방향으로 직렬로 접속되고, 그리고 각각은 2 이상의 소격자들 (70) 의 조합을 포함한다. 상기 제 1 보조 패턴 (66A) 은 제 1 대격자 (68A) 의 측변 주위에 형성되고, 제 1 대격자 (68A) 에 접속되지 않는다. 이 예에서, 소격자 (70) 는 가장 작은 마름모꼴 (또는 정사각형) 형상을 갖는다. x 방향은 터치 패널 (50) 또는 터치 패널 (50) 이 설치된 표시 패널 (58) 의 수평 방향 또는 수직 방향에 대응한다 (도 1 참조).
제 1 도전 패턴 (64A) 은 제 1 대격자들 (68A) 을 사용한 예에 한정되지 않는다. 예를 들어, 다수의 소격자들 (70) 이 배열되어 띠형상의 메시 패턴을 형성하고, 그리고 복수의 띠형상의 메시 패턴들이 평행하게 배열되고 절연부에 의해 서로 절연되도록, 제 1 도전 패턴 (64A) 이 형성될 수도 있다. 예를 들어, 2 이상의 띠형상의 제 1 도전 패턴들 (64A) 은 각각 단자로부터 x 방향으로 연장될 수도 있고 그리고 y 방향으로 배열될 수도 있다.
소격자들 (70) (금속 세선 (16)) 의 선폭은 30㎛ 이하일 수도 있다. 터치 패널 (50) 에서, 금속 세선 (16) 의 선폭은 0.1㎛ 이상이고 15㎛ 이하인 것이 바람직하고, 1㎛ 이상이고 9㎛ 이하인 것이 보다 바람직하고, 2㎛ 이상이고 7㎛ 이하인 것이 더욱 바람직하다. 소격자 (70) 의 측변 길이는 100 ~ 400㎛ 의 범위 내에서 선택될 수도 있다.
제 1 도전 패턴들 (64A) 에 제 1 대격자들 (68A) 을 사용하는 경우, 예를 들어, 도 4에 도시된 바와 같이, 금속 세선들 (16) 로 구성되는 제 1 접속부들 (72A) 은 제 1 대격자들 (68A) 사이에 형성되고 그리고 제 1 대격자들 (68A) 의 각각의 인접하는 2개는 제 1 접속부 (72A) 에 의해 전기적으로 접속된다. 제 1 접속부 (72A) 는 중격자 (74) 를 포함하고, 중격자 (74) 의 크기는 제 3 방향 (m 방향) 으로 배열되는 p개의 소격자들 (70) (여기서 p는 1보다 큰 실수) 의 총 크기에 대응한다. 제 1 결제부 (first absent portion) (76A) (소격자 (70) 로부터 일 측변을 제거함으로써 제공되는 부분) 는 제 4 방향 (n 방향) 을 따라 연장되는 제 1 대격자 (68A) 의 측변과 중격자 (74) 사이에 형성된다. 도 4의 예에서, 중격자 (74) 의 크기는 제 3 방향으로 배열되는 3개의 소격자들 (70) 의 총 크기에 대응한다. 제 3 방향과 제 4 방향 사이의 각도 θ는 대략 60°~ 120°의 범위 내에서 적절히 선택될 수도 있다. 또한, 제 1 도전부 (14A) 는, 제 1 대격자들 (68A) 사이의 공백 영역들 (100) (광 투과 영역들) 에서 금속 세선들 (16) 로 구성되는 제 2 보조 패턴들 (66B) (추가 더미 전극들) 을 포함한다. 공백 영역 (100) 은 후술될 제 2 대격자 (68B) 와 대략 동일한 크기를 갖는다.
전기적으로 절연된 제 1 절연부 (78A) 가 인접하는 제 1 도전 패턴들 (64A) 사이에 배치된다.
제 1 보조 패턴 (66A) 은, 제 3 방향에 평행하는 제 1 대격자 (68A) 의 측변을 따라 배열되는 (제 4 방향에 평행하는 축 방향을 갖는) 복수의 제 1 보조선들 (80A), 제 4 방향에 평행하는 제 1 대격자 (68A) 의 측변을 따라 배열되는 (제 3 방향에 평행하는 축 방향을 갖는) 복수의 제 1 보조선들 (80A), 및 서로 대면하여 배열되는 2개의 L 형상 패턴들 (82A) 을 포함한다. L 형상 패턴들 (82A) 의 각각은 2개의 제 1 보조선들 (80A) 을 제 1 절연부 (78A) 에서 L 형상으로 조합함으로써 형성된다. 제 1 보조선들 (80A) 및 L 형상 패턴들 (82A) 은 길이 방향으로 보다 작은 길이를 가질 수도 있고, 이로써 도트 형상을 가질 수도 있다.
제 2 보조 패턴 (66B) 은, 제 3 방향에 평행하는 축 방향을 갖는 제 2 보조선들 (80B) 및/또는 제 4 방향에 평행하는 축 방향을 갖는 제 2 보조선들 (80B) 을 포함한다. 물론, 제 2 보조 패턴 (66B) 은, 2개의 제 2 보조선들 (80B) 을 L 형상으로 조합함으로써 형성된 L 형상 패턴을 포함할 수도 있다. 제 2 보조선들 (80B) 및 L 형상 패턴들은 길이 방향으로 보다 작은 길이를 가질 수도 있고, 이로써 도트 형상을 가질 수도 있다.
도 2에 도시된 바와 같이, 상기 구조를 갖는 제 1 도전 시트 (10A) 에서, 각각의 제 1 도전 패턴 (64A) 의 일 단부에서, 제 1 접속부 (72A) 는 제 1 대격자 (68A) 의 개방단 상에 형성되지 않는다. 제 1 도전 패턴 (64A) 의 다른 단부에서, 제 1 대격자 (68A) 의 단부는 제 1 결선부 (first wire connection) (84a) 에 의해 금속 세선 (16) 으로 구성되는 제 1 단자 배선 패턴 (86a) 에 전기적으로 접속된다.
즉, 터치 패널 (50) 에 사용되는 제 1 도전 시트 (10A) 에서, 상기 다수의 제 1 도전 패턴들 (64A) 이 감지 영역 (60) 에 배열되고, 그리고 복수의 제 1 단자 배선 패턴들 (86a) 이 단자 배선 영역 (62) 에서 제 1 결선부들 (84a) 로부터 연장된다.
다른 한편, 도 2, 도 3a 및 도 5에 도시된 바와 같이, 제 2 도전 시트 (10B) 는 제 2 투명 기판 (12B) 의 일 주면 상에 형성된 제 2 도전부 (14B) 를 갖는다 (도 3a 참조). 제 2 도전부 (14B) 는 2 이상의 제 2 도전 패턴들 (64B) 및 제 3 보조 패턴들 (66C) (더미 전극) 을 포함한다. 제 2 도전 패턴들 (64B) 은 제 2 방향 (y 방향) 으로 연장되고, 제 1 방향 (x 방향) 으로 배열되고, 각각이 다수의 소격자 (70) 를 포함하며, 그리고 금속 세선들 (16) 로 구성된다. 제 3 보조 패턴들 (66C) 은 제 2 도전 패턴들 (64B) 주위에 배열되고 금속 세선들 (16) 로 구성된다.
제 2 도전 패턴 (64B) 은 2 이상의 제 2 대격자들 (68B) 을 포함한다. 제 2 대격자들 (68B) 은 제 2 방향 (y 방향) 으로 직렬로 접속되고, 그리고 각각은 2 이상의 소격자들 (70) 의 조합을 포함한다. 상기 제 3 보조 패턴 (66C) 은 제 2 대격자 (68B) 의 측변 주위에 형성되고, 제 1 대격자 (68B) 에 접속되지 않는다.
또한, 제 2 도전 패턴 (64B) 은 제 2 대격자들 (68B) 을 사용한 예에 한정되지 않는다. 예를 들어, 다수의 소격자들 (70) 이 배열되어 띠형상의 메시 패턴을 형성하고, 그리고 복수의 띠형상의 메시 패턴들이 평행하게 배열되고 절연부에 의해 서로 절연되도록, 제 2 도전 패턴 (64B) 이 형성될 수도 있다. 예를 들어, 2 이상의 띠형상의 제 2 도전 패턴들 (64B) 은 각각 단자로부터 y 방향으로 연장될 수도 있고 그리고 x 방향으로 배열될 수도 있다.
제 2 도전 패턴들 (64B) 에 제 2 대격자들 (68B) 을 사용하는 경우, 예를 들어, 도 5에 도시된 바와 같이, 금속 세선들 (16) 로 구성되는 제 2 접속부들 (72B) 은 제 2 대격자들 (68B) 사이에 형성되고, 그리고 제 2 대격자들 (68B) 의 각각의 인접하는 2개는 제 2 접속부 (72B) 에 의해 전기적으로 접속된다. 제 2 접속부 (72B) 는 중격자 (74) 를 포함하고, 중격자 (74) 의 크기는 제 4 방향 (n 방향) 으로 배열되는 p개의 소격자들 (70) (여기서 p는 1보다 큰 실수) 의 총 크기에 대응한다. 제 2 결제부 (76B) (소격자 (70) 로부터 일 측변을 제거함으로써 제공되는 부분) 는 제 3 방향 (m 방향) 을 따라 연장되는 제 2 대격자 (68B) 의 측변과 중격자 (74) 사이에 형성된다.
전기적으로 절연된 제 2 절연부 (78B) 가 인접하는 제 2 도전 패턴들 (64B) 사이에 배치된다.
제 3 보조 패턴 (66C) 은, 제 3 방향에 평행하는 제 2 대격자 (68B) 의 측변을 따라 배열되는 (제 4 방향에 평행하는 축 방향을 갖는) 복수의 제 3 보조선들 (80C), 제 4 방향에 평행하는 제 2 대격자 (68B) 의 측변을 따라 배열되는 (제 3 방향에 평행하는 축 방향을 갖는) 복수의 제 3 보조선들 (80C), 및 서로 대면하여 배열되는 2개의 L 형상 패턴들 (82C) 을 포함한다. L 형상 패턴들 (82C) 의 각각은 2개의 제 3 보조선들 (80C) 을 제 2 절연부 (78B) 에서 L 형상으로 조합함으로써 형성된다. 제 3 보조선들 (80C) 및 L 형상 패턴들 (82C) 은 길이 방향으로 보다 작은 길이를 가질 수도 있고, 이로써 도트 형상을 가질 수도 있다.
제 2 대격자들 (68B) 에서, 결제 패턴들 (102) (어떠한 금속 세선들 (16) 도 포함하지 않는 공백 패턴들) 이 제 1 도전부 (14A) 에서의 제 2 보조 패턴들 (66B) (도 4 참조) 에 대응하는 위치들에 형성된다. 제 1 도전 시트 (10A) 가 제 2 도전 시트 (10B) 상에 적층되는 경우, 후술되는 바와 같이, 제 1 대격자들 (68A) 사이의 공백 영역 (100) 이 제 2 대격자 (68B) 와 중첩된다. 공백 영역 (100) 은 제 2 보조 패턴 (66B) 을 가지며, 그리고 제 2 대격자 (68B) 는 중첩에 대응하는 위치에서 제 2 보조 패턴 (66B) 에 대응하는 결제 패턴 (102) 을 갖는다. 결제 패턴 (102) 은, (금속 세선 (16) 을 제거함으로써 제공되는) 결제부 (104) 를 가지며, 그리고 결제부 (104) 의 크기는 제 2 보조 패턴 (66B) 내의 제 2 보조선 (80B) 의 크기에 대응한다. 즉, 제 2 보조선 (80B) 의 크기와 대략 동일한 크기를 갖는 결제부 (104) 가 제 2 보조선 (80B) 의 중첩에 대응하는 위치에 형성된다. 물론, 제 2 보조 패턴 (66B) 이 L 형상 패턴을 포함하는 경우, L 형상 패턴의 크기와 대략 동일한 크기를 갖는 다른 결제부 (104) 가 L 형상 패턴의 중첩에 대응하는 위치에 형성된다.
제 2 대격자 (68B) 내의 소격자들은 제 1 대격자 (68A) 내의 소격자들 (70) 의 크기와 동일한 크기를 갖는 제 1 소격자들 (70a) 및 제 1 소격자들 (70a) 의 크기보다 더 큰 크기를 갖는 제 2 소격자들 (70b) 을 포함한다. 도 5에서, 제 2 소격자 (70b) 는 2개의 제 1 소격자들 (70a) 을 제 3 방향으로 배열함으로써 형성된 제 1 형상 및 2개의 제 1 소격자들 (70a) 을 제 4 방향으로 배열함으로써 형성된 제 2 형상을 갖는다. 제 2 소격자 (70b) 는 그 형상들에 한정되지 않는다. 제 2 소격자 (70a) 는, 제 1 소격자 (70a) 의 측변 길이보다 s배 (여기서 s는 1보다 더 큰 실수) 더 긴 길이 성분 (예컨대, 측변) 을 갖는다. 예를 들어, 길이 성분은 제 1 소격자 (70a) 의 측변 길이보다 1.5배, 2.5배, 또는 3배 더 길 수도 있다. 제 2 소격자 (70b) 는 물론, 또한 제 2 보조 패턴 (66B) 내의 제 2 보조선 (80B) 도 제 1 소격자 (70a) 의 측변 길이보다 s배 (여기서 s는 1보다 더 큰 실수) 더 길 수도 있다.
도 2에 도시된 바와 같이, 상기 구조를 갖는 제 2 도전 시트 (10B) 에서, 예를 들어, 각각의 교호하는 (홀수 번째의) 제 2 도전 패턴 (64B) 의 일 단부의 각각에서 그리고 각각의 짝수 번째의 제 2 도전 패턴 (64B) 의 다른 단부에서, 제 2 접속부 (72B) 는 제 2 대격자 (68B) 의 개방단 상에 형성되지 않는다. 각각의 홀수 번째의 제 2 도전 패턴 (64B) 의 다른 단부 및 각각의 짝수 번째의 제 2 도전 패턴 (64B) 의 일 단부의 각각에서, 제 2 대격자 (68B) 의 단부가 제 2 결선부 (84b) 에 의해 금속 세선들 (16) 로 구성되는 제 2 단자 배선 패턴 (86b) 에 전기적으로 접속된다.
즉, 도 2에 도시된 바와 같이, 터치 패널 (50) 에서 사용되는 제 2 도전 시트 (10B) 에 있어서, 다수의 상기 제 2 도전 패턴들 (64B) 이 감지 영역 (60) 에 배열되고, 그리고 복수의 제 2 단자 배선 패턴들 (86b) 이 단자 배선 영역 (62) 에서 제 2 결선부들 (84b) 로부터 연장된다.
도 1의 예에서, 제 1 도전 시트 (10A) 및 감지 영역 (60) 은 각각 상부로부터 시인되는 경우 사각형 형상을 갖는다. 단자 배선 영역 (62) 에 있어서, 복수의 제 1 단자들 (88a) 이 제 1 도전 시트 (10A) 의 일 장변의 주연부의 길이 방향으로 길이 중심에 배열된다. 제 1 결선부 (84a) 는 감지 영역 (60) 의 일 장변 (제 1 도전 시트 (10A) 의 일 장변에 가장 가까운 장변) 을 따라 y 방향으로 직선으로 배열된다. 제 1 단자 배선 패턴 (86a) 은 각각의 제 1 결선부 (84a) 로부터 제 1 도전 시트 (10A) 의 일 장변의 중심까지 연장되고, 그리고 대응하는 제 1 단자 (88a) 에 전기적으로 접속된다.
즉, 감지 영역 (60) 의 일 장변의 좌우측에 형성된 대응하는 제 1 결선부들 (84a) 의 각 쌍에 접속된 제 1 단자 배선 패턴들 (86a) 은, 대략 동일한 길이를 갖는다. 물론, 제 1 단자들 (88a) 은 제 1 도전 시트 (10A) 의 코너 또는 그 부근에 형성될 수도 있다. 하지만, 이 경우, 가장 긴 제 1 단자 배선 패턴 (86a) 과 가장 짧은 제 1 단자 배선 패턴 (86a) 사이의 길이 차이가 증가되어, 가장 긴 제 1 단자 배선 패턴 (86a) 과 그 부근의 제 1 단자 배선 패턴들 (86a) 이 대응하는 제 1 도전 패턴 (64A) 에 대한 신호 전달 속도가 나빠져서 불리하다. 즉, 이 실시형태에서는, 제 1 단자들 (88a) 이 제 1 도전 시트 (10A) 의 일 장변의 길이 중심에 형성되고, 이로써 국소적인 신호 전달 저하가 방지되어, 결과적으로 응답 속도의 증가를 초래한다.
유사하게, 도 1에 도시된 바와 같이, 단자 배선 영역 (62) 에서는, 복수의 제 2 단자들 (88b) 이 제 2 도전 시트 (10B) 의 일 장변 상의 주연부의 길이 방향으로 길이 중심에 배열된다. 예를 들어, 홀수 번째의 제 2 결선부들 (84b) 은 감지 영역 (60) 의 일 단변 (제 2 도전 시트 (10B) 의 일 단변에 가장 가까운 단변) 을 따라 x 방향으로 직선으로 배열되고, 그리고 짝수 번째의 제 2 결선부들 (84b) 은 감지 영역 (60) 의 다른 단변 (제 2 도전 시트 (10B) 의 다른 단변에 가장 가까운 단변) 을 따라 x 방향으로 직선으로 배열된다.
예를 들어, 각각의 홀수 번째의 제 2 도전 패턴 (64B) 이 대응하는 홀수 번째의 제 2 결선부 (84b) 에 접속되고, 각각의 짝수 번째의 제 2 도전 패턴 (64B) 이 대응하는 짝수 번째의 제 2 결선부 (84b) 에 접속된다. 제 2 단자 배선 패턴들 (86b) 은 홀수 번째 및 짝수 번째의 제 2 결선부들 (84b) 로부터 제 2 도전 시트 (10B) 의 일 장변의 중심까지 연장되고, 각각 대응하는 제 2 단자 (88b) 에 전기적으로 접속된다. 즉, 예를 들어, 1 번째 및 2 번째의 제 2 단자 배선 패턴들 (86b) 이 대략 동일한 길이를 가지며, 그리고 유사하게 (2n-1) 번째 및 2n 번째의 제 2 단자 배선 패턴들 (86b) 이 대략 동일한 길이는 갖는다 (n=1, 2, 3, …).
물론, 제 2 단자들 (88b) 은 제 2 도전 시트 (10B) 의 코너 또는 그 부근에 형성될 수도 있다. 하지만, 이 경우, 상술한 바와 같이, 가장 긴 제 2 단자 배선 패턴 (86b) 및 그 부근의 제 2 단자 배선 패턴들 (86b) 은 대응하는 제 2 도전 패턴 (64B) 에 대한 신호 전달 속도가 나빠져서 불리하다. 즉, 이 실시형태에서는, 제 2 단자들 (88b) 이 제 2 도전 시트 (10B) 의 일 장변의 길이 중심에 형성되고, 이로써 국소적인 신호 전달 속도 저하가 방지되어, 응답 속도를 증가시킨다.
제 1 단자 배선 패턴들 (86a) 은 상기 제 2 단자 배선 패턴들 (86b) 과 동일한 방식으로 배열될 수도 있고, 제 2 단자 배선 패턴들 (86b) 은 상기 제 1 단자 배선 패턴들 (86a) 과 동일한 방식으로 배열될 수도 있다.
도전 시트 적층체 (54) 가 터치 패널 (50) 에 사용되는 경우, 보호층이 제 1 도전 시트 (10A) 상에 형성되고, 그리고 제 1 도전 시트 (10A) 에서 제 1 도전 패턴들 (64A) 로부터 연장되는 제 1 단자 배선 패턴들 (86a) 및 제 2 도전 시트 (10B) 에서 제 2 도전 패턴들 (64B) 로부터 연장되는 제 2 단자 배선 패턴들 (86b) 이 스캔 제어 회로 등에 접속된다.
터치 위치 검출을 위해 자기 용량 테크놀로지 또는 상호 용량 테크놀로지가 바람직하게 사용될 수 있다. 자기 용량 테크놀로지에서, 터치 위치 검출을 위한 전압 신호가 제 1 도전 패턴들 (64A) 에 순차적으로 공급되고, 또한 터치 위치 검출을 위한 전압 신호가 제 2 도전 패턴들 (64B) 에 순차적으로 공급된다. 손가락이 보호층 (56) 의 상부 표면과 접촉하거나 또는 근접하게 되는 경우, 터치 위치에서의 제 1 도전 패턴 (64A) 및 제 2 도전 패턴 (64B) 과 GND (그라운드) 사이의 용량이 증가되고, 이로써 이 제 1 도전 패턴 (64A) 및 이 제 2 도전 패턴 (64B) 으로부터의 신호들이 다른 도전 패턴들로부터의 신호들의 파형과 상이한 파형을 갖는다. 즉, 터치 위치가 제 1 도전 패턴 (64A) 및 제 2 도전 패턴 (64B) 으로부터 전송된 신호들에 기초하여 제어 회로에 의해 계산된다. 다른 한편, 상호 용량 테크놀로지에서는, 예를 들어, 터치 위치 검출을 위한 전압 신호가 제 1 도전 패턴들 (64A) 에 순차적으로 공급되고, 그리고 제 2 도전 패턴들 (64B) 이 순차적으로 감지 (전송된 신호 검출) 를 실시한다. 손가락이 보호층 (56) 의 상부 표면과 접촉하거나 또는 근접하게 되는 경우, 손가락의 병렬 부유 용량 (parallel stray capacitance) 이 터치 위치에서의 제 1 도전 패턴 (64A) 과 제 2 도전 패턴 (64B) 사이의 기생 용량에 더해지고, 이로써 이 제 2 도전 패턴 (64B) 으로부터의 신호가 다른 제 2 도전 패턴들 (64B) 로부터의 신호들의 파형과 상이한 파형을 갖는다. 즉, 전압 신호가 공급되는 제 1 도전 패턴 (64A) 의 순서와 제 2 도전 패턴 (64B) 으로부터 전송된 신호에 기초하여 제어 회로에 의해 터치 위치가 계산된다. 2개의 손가락들이 보호층 (56) 의 상부 표면과 동시에 접촉하거나 또는 근접하게 되는 경우라도, 터치 위치들은 자기 용량 테크놀로지 또는 상호 용량 테크놀로지를 이용하여 검출될 수 있다. 투영형 정전용량방식 테크놀로지에서 사용되는 종래의 관련 검출 회로들은 미국 특허 제 4,582,955호, 제 4,686,332호, 제 4,733,222호, 제 5,374,787호, 제 5,543,588호, 및 제 7,030,860호, 미국 특허 출원 공개공보 제 2004/0155871호 등에 기재되어 있다.
제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 각각의 측변 길이는 3 ~ 10 mm인 것이 바람직하고, 4 ~ 6 mm인 것이 보다 바람직하다. 측변 길이가 하한 미만인 경우, 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 은 낮은 정전 용량을 나타내어 검출 불량을 일으키기 쉽다. 다른 한편, 측변 길이가 상한을 초과하는 경우, 위치 검출 정확도가 저하될 수도 있다. 동일한 이유 때문에, 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 에서 각각의 소격자 (70) 의 측변 길이는 100 ~ 400㎛ 인 것이 바람직하고, 150 ~ 300㎛ 인 것이 더욱 바람직하고, 210 ~ 250㎛ 인 것이 가장 바람직하다. 소격자 (70) 의 측변 길이가 이 범위 내인 경우, 도전성 필름은 높은 투명성을 가지고, 이로써 우수한 시인성을 갖고 표시 디바이스 (30) 의 표시 패널 (58) 상에서 적합하게 사용될 수 있다.
제 1 보조 패턴들 (66A) (제 1 보조선들 (80A)), 제 2 보조 패턴들 (66B) (제 2 보조선들 (80B)), 및 제 3 보조 패턴들 (66C) (제 3 보조선들 (80C)) 각각의 선폭은 30㎛ 이하이고, 그리고 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 의 선폭과 동일하거나 또는 상이할 수도 있다. 제 1 도전 패턴들 (64A), 제 2 도전 패턴들 (64B), 제 1 보조 패턴들 (66A), 제 2 보조 패턴들 (66B), 및 제 3 보조 패턴들 (66C) 이 동일한 선폭을 갖는 것이 바람직하다.
예를 들어, 도 6에 도시된 바와 같이, 제 1 도전 시트 (10A) 가 제 2 도전 시트 (10B) 상에 적층되어 도전 시트 적층체 (54) 를 형성하는 경우, 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 이 교차된다. 구체적으로, 제 1 도전 패턴들 (64A) 의 제 1 접속부들 (72A) 및 제 2 도전 패턴들 (64B) 의 제 2 접속부들 (72B) 이 그 사이에 제 1 투명 기판 (12A) (도 3a 참조) 을 개재하여 서로 대면하여 배열되고, 또한 제 1 도전부 (14A) 의 제 1 절연부들 (78A) 및 제 2 도전부 (14B) 의 제 2 절연부들 (78B) 이 그 사이에 제 1 투명 기판 (12A) 을 개재하여 서로 대면하여 배열된다.
도 6에 도시된 바와 같이, 도전 시트 적층체 (54) 가 상부로부터 관찰되는 경우, 제 1 도전 시트 (10A) 의 제 1 대격자들 (68A) 사이의 공간들은 제 2 도전 시트 (10B) 의 제 2 대격자들 (68B) 에 의해 채워진다. 이 경우, 제 1 보조 패턴들 (66A) (더미 전극들) 과 제 3 보조 패턴들 (66C) (더미 전극들) 이 서로 중첩하여, 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이에 제 1 조합 패턴들 (90A) 을 형성하고, 그리고 제 1 대격자들 (68A) 사이의 공백 영역 (100) 에서의 제 2 보조 패턴들 (66B) (추가 더미 전극들) 이 제 2 대격자들 (68B) 에서의 결제 패턴들 (102) 과 중첩하여 제 2 조합 패턴들 (90B) 을 형성한다.
도 7에 도시된 바와 같이, 제 1 조합 패턴 (90A) 에서, 제 1 보조선 (80A) 의 축선 (92A) 은 제 3 보조선 (80C) 의 축선 (92C) 에 대응하고, 제 1 보조선 (80A) 은 제 3 보조선 (80C) 과 중첩하지 않으며, 그리고 제 1 보조선 (80A) 의 말단은 제 2 보조선 (80B) 의 말단에 대응하고, 이로써 소격자 (70) 의 일 측변이 형성된다. 따라서, 제 1 조합 패턴 (90A) 은 2 이상의 소격자들 (70) 의 조합을 포함한다. 제 2 조합 패턴 (90B) 에서, 제 2 대격자 (68B) 에서의 결제 패턴 (102) 의 결제부 (104) 는 제 2 보조 패턴 (66B) 에서의 제 2 보조선 (80B) 에 의해 보완된다. 따라서, 제 2 조합 패턴 (90B) 은 2 이상의 소격자들 (70) 의 조합을 포함한다. 결과적으로, 도 6에 도시된 바와 같이, 도전 시트 적층체 (54) 가 상부로부터 관찰되는 경우, 전체 표면이 다수의 소격자들 (70) 에 의해 커버되고, 그리고 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들이 거의 찾기 어려워질 수 있다.
예를 들어, 제 1 보조 패턴들 (66A) 및 제 3 보조 패턴들 (66C) 을 형성하지 않는 경우, 제 1 조합 패턴들 (90A) 의 폭에 대응하는 공백 영역들이 형성되고, 이로써 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 의 에지들이 매우 잘 시인되어, 시인성이 저하된다. 이 문제는 제 1 대격자들 (68A) 의 직변들 (69a) 을 제 2 대격자들 (68B) 의 직변들 (69b) 과 중첩하여, 공백 영역들의 형성을 방지함으로써 해결될 수도 있다. 하지만, 적층 위치 정밀도가 약간 저하되는 경우, 직변들의 중첩들은 큰 폭을 가지며 (직선들이 두꺼워짐), 이로써 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들이 매우 잘 시인되어, 시인성이 저하된다.
반대로, 이 실시형태에서, 제 1 보조선들 (80A) 및 제 3 보조선들 (80C) 이 상기 방식으로 적층되고, 이로써 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들이 덜 시인되어, 시인성이 향상된다.
제 1 대격자들 (68A) 의 직변들 (69a) 이 제 2 대격자들 (68B) 의 직변들 (69b) 과 중첩되어 상술한 바와 같이 공백 영역들의 형성을 방지하는 경우, 제 2 대격자들 (68B) 의 직변들 (69b) 이 제 1 대격자들 (68A) 의 직변들 (69a) 의 바로 아래에 위치된다. 이 경우, 제 1 대격자들 (68A) 의 직변들 (69a) 및 제 2 대격자들 (68B) 의 직변들 (69b) 모두 도전 부분들로서 기능한다. 따라서, 기생 용량이 제 1 대격자 (68A) 의 직변 (69a) 과 제 2 대격자 (68B) 의 직변 (69b) 사이에 형성되고, 기생 용량이 전하 정보에 대한 노이즈로서 작용하여 S/N 비를 현저히 저하시킨다. 또한, 제 1 대격자 (68A) 와 제 2 대격자 (68B) 의 각 쌍 사이에 기생 용량이 형성되기 때문에, 다수의 기생 용량들이 제 1 도전 패턴들 (64A) 과 제 2 도전 패턴들 (64B) 에서 병렬로 접속되어, 결과적으로 CR 시간 상수를 증가시킨다. CR 시간 상수가 커지는 경우, 제 1 도전 패턴 (64A) (및 제 2 도전 패턴 (64B)) 에 공급되는 전압 신호의 파형 상승 시간이 증가되고, 그리고 위치 검출을 위한 전계가 소정의 스캔 시간에서 거의 발생되기 어려워질 가능성이 있다. 또한, 제 1 도전 패턴 (64A) 및 제 2 도전 패턴 (64B) 의 각각으로부터 전달된 신호의 파형 상승 시간 또는 하강 시간이 증가되고, 그리고 전달된 신호의 파형 변화가 소정의 스캔 시간에서 검출될 수 없을 가능성이 있다. 이것은 검출 정밀도 저하 및 응답 속도 저하로 이어진다. 즉, 이 경우, 검출 정밀도 및 응답 속도는, 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 의 수를 감소 (분해능을 저하) 시키는 것에 의해, 또는 표시 화면의 크기를 감소시키는 것에 의해서만 개선될 수 있으며, 그리고 도전 시트 적층체 (54) 는 B5 크기, A4 크기, 또는 그보다 큰 화면과 같은 대화면에는 사용될 수 없다.
반대로, 이 실시형태에서는, 도 3a에 도시된 바와 같이, 제 1 대격자 (68A) 의 직변 (69a) 과 제 2 대격자 (68B) 의 직변 (69b) 사이의 투영 거리 Lf 가 소격자 (70) 의 측변 길이와 대략 동일하다. 따라서, 작은 기생 용량만이 제 1 대격자 (68A) 와 제 2 대격자 (68B) 사이에 형성된다. 그 결과, CR 시간 상수가 감소되어 검출 정밀도 및 응답 속도를 향상시킬 수 있다. 제 1 보조 패턴 (66A) 및 제 3 보조 패턴 (66C) 의 제 1 조합 패턴 (90A) 에서는, 제 1 보조선 (80A) 의 단부가 제 3 보조선 (80C) 의 단부와 중첩할 수도 있다. 하지만, 이 중첩은, 제 1 보조선 (80A) 이 제 1 대격자 (68A) 와 접속되지 않고 제 1 대격자 (68A) 로부터 전기적으로 절연되며, 그리고 제 3 보조선 (80C) 이 제 2 대격자 (68B) 와 접속되지 않고 제 2 대격자 (68B) 로부터 전기적으로 절연되기 때문에, 제 1 대격자 (68A) 와 제 2 대격자 (68B) 사이의 기생 용량의 증가를 초래하지 않는다.
투영 거리 Lf의 최적 값은 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 의 크기보다는 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 에서의 소격자들 (70) 의 크기 (선폭 및 측변 길이) 에 의존하여 적절히 결정된다. 소격자들 (70) 이 제 1 대격자들 (68A) 및 제 2 대격자들 (68B) 의 크기와 비교하여 지나치게 큰 크기를 갖는 경우, 도전 시트 적층체 (54) 는 높은 광 투과율을 가질 수도 있지만, 전달된 신호의 다이나믹 범위가 감소될 수도 있어, 검출 감도의 저하를 일으킨다. 다른 한편, 소격자들 (70) 이 지나치게 작은 크기를 갖는 경우, 도전 시트 적층체 (54) 는 높은 검출 감도를 가질 수도 있지만, 선폭 감소의 한계 하에서 광 투과율이 저하될 수도 있다.
소격자들 (70) 이 30㎛ 이하의 선폭을 갖는 경우, 투영 거리 Lf의 최적 값 (최적 거리) 은 100 ~ 400㎛ 인 것이 바람직하고, 보다 바람직하게는 200 ~ 300㎛ 이다. 소격자들 (70) 이 보다 작은 선폭을 갖는 경우, 최적 거리는 더욱 감소될 수 있다. 하지만, 이 경우, 전기 저항이 증가될 수도 있고, 그리고 작은 기생 용량 하에서라도 CR 시간 상수가 증가될 수도 있어, 결과적으로 검출 감도 및 응답 속도의 저하를 초래한다. 즉, 소격자 (70) 의 선폭은 상기 범위 내인 것이 바람직하다.
예를 들어, 제 1 대격자들 (68A), 제 2 대격자들 (68B), 및 소격자들 (70) 의 크기는 표시 패널 (58) 의 크기 또는 감지 영역 (60) 의 크기와 터치 위치 검출 분해능 (구동 펄스 주기 등) 에 기초하여 결정되고, 그리고 제 1 대격자 (68A) 와 제 2 대격자 (68B) 사이의 최적 거리는 소격자 (70) 의 선폭에 기초하여 획득된다.
결제 패턴들 (102) 이 제 2 대격자 (68B) 내에 형성되지 않는 경우, 제 1 대격자 (68A) 에 대응하는 부분과 제 2 대격자 (68B) 에 대응하는 부분 사이의 광 투과율 차이가 도전 시트 적층체 (54) 에서 증가되어, 시인성을 저하시킨다 (저하시켜 제 1 대격자 (68A) 또는 제 2 대격자 (68B) 를 매우 잘 시인되게 한다). 즉, 이 실시형태에서는, 결제 패턴들 (102) 이 제 2 대격자 (68B) 내에 형성되고, 이로써 제 1 대격자 (68A) 및 제 2 대격자 (68B) 에 대응하는 부분들이 균일한 광 투과율을 가져 시인성을 개선한다. 균일한 광 투과율을 달성하는 측면에서, 제 1 대격자들 (68A) 의 광 차단율과, 제 2 대격자들 (68B) 및 제 2 보조 패턴들 (66B) 의 중첩들의 광 차단율 사이의 차이는 20% 이하인 것이 바람직하고, 더욱 바람직하게는 10% 이하이다.
제 1 대격자들 (68A) 의 광 차단율은 [(Ia1-Ib1)/Ia1]×100으로 산출된 값 (%) 이며, 여기서 Ia1은 제 1 대격자들 (68A) 에 도입되는 광의 세기를 나타내고 Ib1은 제 1 대격자들 (68A) 을 통과하여 전달되는 광의 세기를 나타낸다. 유사하게, 제 2 대격자들 (68B) 및 제 2 보조 패턴들 (66B) 의 중첩들의 광 차단율은 [(Ia2-Ib2)/Ia2]×100으로 산출된 값 (%) 이며, 여기서 Ia2는 중첩들에 도입되는 광의 세기를 나타내고 Ib2는 중첩들을 통과하여 전달되는 광의 세기를 나타낸다.
하지만, 제 2 대격자 (68B) 의 결제 패턴 (102) 에서, 제 2 보조선 (80B) 의 크기와 대략 동일한 크기를 갖는 결제부 (104) 는 상기 예에서 제 2 보조선 (80B) 에 대응하는 위치 내에 형성되며, 결제부 (104) 는 이 예에 한정되지 않는다. 제 1 대격자 (68A) 및 제 2 대격자 (68B) 에 대응하는 부분들이 균일한 광 투과율을 갖는 한, 결제부 (104) 는 제 2 보조선 (80B) 의 중첩에 대응하는 부분과 상이한 위치에서 형성될 수도 있다.
제 2 보조선 (80B) 의 수가 제 2 보조 패턴 (66B) 에서 증가되는 경우, 상기 균일한 광 투과율을 달성하는 측면에서 제 2 대격자 (68B) 에서 결제부들 (104) 의 수를 증가시키는 것이 필요하다. 이 경우, 제 2 대격자 (68B) 의 도전성이 저하될 가능성이 있다. 이에 따라, 제 2 보조 패턴들 (66B) 의 광 차단율은 제 1 대격자들 (68A) 의 광 차단율의 50% 이하인 것이 바람직하고, 더욱 바람직하게는 25% 이하이다.
제 2 보조 패턴들 (66B) 의 광 차단율은 [(Ia3-Ib3)/Ia3]×100으로 산출된 값 (%) 이며, 여기서 Ia3은 제 1 대격자들 (68A) 사이의 공백 영역들 (100) 에 도입되는 광의 세기를 나타내고 Ib3은 제 2 보조 패턴들 (66B) 을 통과하여 전달되는 광의 세기를 나타낸다.
이 실시형태에서, 제 1 대격자 (68A) 는 제 1 소격자들 (70a) 만을 포함하고, 제 2 대격자 (68B) 는 제 1 소격자들 (70a) 및 제 2 소격자들 (70b) 의 조합을 포함한다. 따라서, 제 1 대격자들 (68A) 에서의 금속 세선들 (16) 의 점유 면적은 제 2 대격자들 (68B) 에서의 금속 세선들 (16) 의 점유 면적보다 더 크다. 즉, 예를 들어, 손가락 터치 위치 검출을 위해 상호 용량 테크놀로지를 사용하는 경우, 보다 큰 점유 면적을 갖는 제 1 대격자들 (68A) 이 구동 전극들로서 사용될 수 있고, 제 2 대격자들 (68B) 들이 수신 전극들로서 사용될 수 있으며, 그리고 제 2 대격자들 (68B) 의 수신 감도가 향상될 수 있다.
이 실시형태에서, 제 1 도전 패턴들 (64A) 에서의 금속 세선들 (16) 의 점유 면적이 제 2 도전 패턴들 (64B) 에서의 금속 세선들 (16) 의 점유 면적보다 더 크다. 따라서, 제 1 도전 패턴들 (64A) 은 70 ohm/sq 이하의 낮은 표면 저항을 가질 수 있다. 결과적으로, 도전 시트 적층체 (54) 는 표시 디바이스 (30) 등으로부터의 전자파의 노이즈 영향을 감소시킴에 있어서 유리하다.
제 1 도전 패턴들 (64A) 에서의 금속 세선들 (16) 이 점유 면적 (A1) 을 가지고 제 2 도전 패턴들 (64B) 에서의 금속 세선들 (16) 이 점유 면적 (A2) 을 갖는 경우, 도전 시트 적층체 (54) 는 1<A1/A2≤20 의 조건을 만족하는 것이 바람직하고, 1<A1/A2≤10 의 조건을 만족하는 것이 더욱 바람직하며, 그리고 2≤A1/A2≤10 의 조건을 만족하는 것이 특히 바람직하다.
제 1 대격자들 (68A) 에서의 금속 세선들 (16) 이 점유 면적 (a1) 을 가지고 제 2 도전 패턴들 (64B) 에서의 금속 세선들 (16) 이 점유 면적 (a2) 을 갖는 경우, 도전 시트 적층체 (12) 는 1<a1/a2≤20 의 조건을 만족하는 것이 바람직하고, 1<a1/a2≤10 의 조건을 만족하는 것이 더욱 바람직하며, 그리고 2≤a1/a2≤10 의 조건을 만족하는 것이 특히 바람직하다.
이 실시형태에서는, 단자 배선 영역 (62) 에 있어서, 제 1 단자들 (88a) 이 제 1 도전 시트 (10A) 의 일 장변 상의 주연부의 길이 중심에 형성되고, 제 2 단자들 (88b) 이 제 2 도전 시트 (10B) 의 일 장변 상의 주연부의 길이 중심에 형성된다. 특히, 도 1의 예에서는, 제 1 단자들 (88a) 및 제 2 단자들 (88b) 이 서로 근접하고 서로 중첩하지 않으며, 그리고 제 1 단자 배선 패턴들 (86a) 및 제 2 단자 배선 패턴들 (86b) 이 서로 중첩하지 않는다. 예를 들어, 제 1 단자 (88a) 는 홀수 번째의 제 2 단자 배선 패턴 (86b) 과 부분적으로 중첩할 수도 있다.
즉, 제 1 단자들 (88a) 및 제 2 단자들 (88b) 은, 2개의 커넥터들 (제 1 단자들 (88a) 용 커넥터 및 제 2 단자들 (88b) 용 커넥터) 또는 1개의 커넥터 (제 1 단자들 (88a) 및 제 2 단자들 (88b) 용 복합 커넥터) 및 케이블을 사용함으로써 제어 회로에 전기적으로 접속될 수 있다.
제 1 단자 배선 패턴들 (86a) 및 제 2 단자 배선 패턴들 (86b) 이 서로 수직으로 중첩하지 않기 때문에, 제 1 단자 배선 패턴들 (86a) 및 제 2 단자 배선 패턴들 (86b) 사이에서의 기생 용량의 발생이 감소되어 응답 속도 저하를 방지한다.
제 1 결선부들 (84a) 이 감지 영역 (60) 의 일 장변을 따라 배열되고 제 2 결선부들 (84b) 이 감지 영역 (60) 의 양 단변들을 따라 배열되기 때문에, 단자 배선 영역 (62) 의 면적이 감소될 수 있다. 따라서, 터치 패널 (50) 을 포함하는 표시 패널 (58) 의 크기가 용이하게 감소될 수 있고, 그리고 표시 화면 (58a) 이 더 크게 보이게 할 수 있다. 또한, 터치 패널 (50) 의 조작성도 향상될 수 있다.
단자 배선 영역 (62) 의 면적은, 인접하는 제 1 단자 배선 패턴들 (86a) 사이 또는 인접하는 제 2 단자 배선 패턴들 (86b) 사이의 거리를 감소시킴으로써 더욱 감소될 수도 있다. 그 거리는 마이그레이션 방지 측면에서 10㎛ 이상이고 50㎛ 이하인 것이 바람직하다.
대안으로, 상부로부터 볼 때, 인접하는 제 1 단자 배선 패턴들 (86a) 사이에 제 2 단자 배선 패턴 (86b) 을 배열함으로써 단자 배선 영역 (62) 의 면적이 감소될 수도 있다. 하지만, 패턴이 미스얼라인되는 경우, 제 1 단자 배선 패턴 (86a) 은 제 2 단자 배선 패턴 (86b) 과 수직으로 중첩될 수도 있으며, 그 사이의 기생 용량이 원치않게 증가할 수도 있다. 이것은 응답 속도의 저하로 이어진다. 즉, 이러한 배열을 이용하는 경우, 인접하는 제 1 단자 배선 패턴들 (86a) 사이의 거리는 50㎛ 이상이고 100㎛ 이하인 것이 바람직하다.
도 1에 도시된 바와 같이, 제 1 얼라인먼트 마크들 (94a) 및 제 2 얼라인먼트 마크들 (94b) 이 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 의 코너들 등의 상부에 형성되는 것이 바람직하다. 제 1 얼라인먼트 마크들 (94a) 및 제 2 얼라인먼트 마크들 (94b) 은, 시트들을 본딩하는 프로세스에서 시트들을 배치하기 위해 사용된다. 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 가 본딩되어 도전 시트 적층체 (54) 를 획득하는 경우, 제 1 얼라인먼트 마크들 (94a) 및 제 2 얼라인먼트 마크들 (94b) 은 복합 얼라인먼트 마크들을 형성한다. 복합 얼라인먼트 마크들은, 도전 시트 적층체 (54) 를 표시 패널 (58) 에 부착하는 프로세스에서 도전 시트 적층체 (54) 를 배치하기 위해 사용될 수도 있다.
도전 시트 적층체 (54) 에서, 다수의 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 의 CR 시간 상수가 상당히 감소될 수 있고, 이로써 응답 속도가 증가될 수 있고, 그리고 위치 검출이 구동 시간 (스캔 시간) 내에 용이하게 실행될 수 있다. 즉, 터치 패널 (50) 의 화면 크기 (두께가 아닌 길이와 폭) 가 용이하게 증가될 수 있다.
이하, 도 8 내지 도 12를 참조하여 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 의 여러가지 변형 예들을 설명한다.
도 8에 도시된 바와 같이, 제 1 변형예에 따른 제 1 도전 패턴 (64A) 은 2 이상의 제 1 대격자들 (68A) 을 포함한다. 제 1 대격자들 (68A) 은 제 1 방향 (x 방향) 으로 직렬로 접속되고, 그리고 각각은 2 이상의 소격자들 (70) 의 조합을 포함한다. 제 1 보조 패턴 (66A) 이 제 1 대격자 (68A) 의 측변 주위에 형성되고, 그리고 제 1 대격자 (68A) 에 접속되지 않는다.
금속 세선들 (16) 로 구성되는 제 1 접속부들 (72A) 이 제 1 대격자들 (68A) 사이에 형성되고, 그리고 제 1 대격자들 (68A) 의 각각의 인접하는 2개가 제 1 접속부 (72A) 에 의해 전기적으로 접속된다. 제 1 접속부 (72A) 는 제 1 중격자 (74a) 및 제 2 중격자 (74b) 를 포함한다. 제 1 중격자 (74a) 의 크기는 제 3 방향 (m 방향) 으로 배열된 p개의 소격자들 (70) (여기서 p는 1보다 큰 실수) 의 총 크기에 대응한다. 제 2 중격자 (74b) 의 크기는 제 3 방향 (m 방향) 으로 배열된 q개의 소격자들 (70) (여기서 q는 1보다 큰 실수), 및 제 4 방향 (n 방향) 으로 배열된 r개의 소격자들 (70) (여기서 r은 1보다 큰 실수) 의 총 크기에 대응한다. 제 2 중격자 (74b) 는 제 1 중격자 (74a) 와 교차된다. 도 8의 예에서, 제 1 중격자 (74a) 의 크기는 제 3 방향으로 배열된 7개의 소격자들 (70) 의 총 크기에 대응하고, 제 2 중격자 (74b) 는 3개의 소격자들 (70) 이 제 3 방향으로 배열되고 5개의 소격자들 (70) 이 제 4 방향으로 배열되도록 크기조절된다. 제 3 방향과 제 4 방향 사이의 각도 θ는 60°~ 120°의 범위 내에서 적절히 선택될 수도 있다. 또한, 제 1 도전 패턴 (64A) 에서, 금속 세선들 (16) 로 구성되는 제 2 보조 패턴들 (66B) 이 제 1 대격자들 (68A) 사이의 공백 영역들 (100) (광 투과 영역들) 내에 형성된다.
제 1 보조 패턴들 (66A) 은 복수의 제 1 보조선들 (80A), L 형상 패턴들, 및 제 1 보조선 (80A) 과 소격자 (70) 의 일 측변에 대응하는 금속 세선을 조합함으로써 제공되는 U 형상 패턴들 및 E 형상 패턴들을 포함한다.
제 1 대격자들 (68A) 사이의 공백 영역 (100) 에 형성되는 제 2 보조 패턴 (66B) 에서, 제 3 방향 (m 방향) 에 평행하는 축 방향을 갖는 제 2 보조선들 (80B) 및 제 4 방향 (n 방향) 에 평행하는 축 방향을 갖는 제 2 보조선들 (80B) 이 교대로 배열되고, 그리고 제 2 보조선들 (80B) 이 서로 전기적으로 절연된다 (예를 들어, 소격자 (70) 의 측변 길이에 대응하는 간격으로 배열된다).
도 9에 도시되는 바와 같이, 제 1 변형예에 따른 제 2 도전 패턴 (64B) 은 2 이상의 제 2 대격자들 (68B) 을 포함한다. 제 2 대격자들 (68B) 은 제 2 방향 (y 방향) 으로 직렬로 접속된다. 제 3 보조 패턴 (66C) 은 제 2 대격자 (68B) 의 측변 주위에 형성되고 제 2 대격자 (68B) 에 접속되지 않는다. 금속 세선들 (16) 로 구성되는 제 2 접속부들 (72B) 은 제 2 대격자들 (68B) 사이에 형성되고, 그리고 제 2 대격자들 (68B) 의 각각의 인접하는 2개는 제 2 접속부 (72B) 에 의해 전기적으로 접속된다.
제 2 접속부 (72B) 는 제 1 중격자 (74a) 및 제 2 중격자 (74b) 를 포함한다. 제 1 중격자 (74a) 의 크기는 제 4 방향 (n 방향) 으로 배열되는 p개의 소격자들 (70) (p개의 제 1 소격자들 (70a), 여기서 p는 1보다 더 큰 실수) 의 총 크기에 대응한다. 제 2 중격자 (74b) 의 크기는 제 4 방향 (n 방향) 으로 배열되는 q개의 소격자들 (70) (여기서 q는 1보다 더 큰 실수), 및 제 3 방향 (m 방향) 으로 배열되는 r개의 소격자들 (70) (여기서 r은 1보다 더 큰 실수) 의 총 크기에 대응한다. 제 2 중격자 (74b) 는 제 1 중격자 (74a) 와 교차된다. 도 9의 예에서, 제 1 중격자 (74a) 의 크기는 제 4 방향으로 배열되는 7개의 소격자들 (70) 의 총 크기에 대응하고, 그리고 제 2 중격자 (74b) 는 3개의 소격자들 (70) 이 제 4 방향으로 배열되고 5개의 소격자들 (70) 이 제 3 방향으로 배열되도록 배열된다.
제 3 보조 패턴 (66C) 은 복수의 제 3 보조선들 (80C), L 형상 패턴들 등을 포함한다.
제 2 대격자들 (68B) 에서, 결제 패턴들 (102) (어떠한 금속 세선들 (16) 도 포함하지 않는 공백 패턴들) 이 제 1 도전 패턴들 (64A) (도 8 참조) 에 인접하는 제 2 보조 패턴들 (66B) 에 대응하는 위치들에 형성된다. 결제 패턴 (102) 은, (금속 세선 (16) 을 제거함으로써 제공되는) 제 2 보조 패턴 (66B) 에서의 제 2 보조선 (80B) 에 대응하는 결제부 (104) 를 갖는다. 즉, 제 2 보조선 (80B) 의 크기와 대략 동일한 크기를 갖는 결제부 (104) 는 제 2 보조선 (80B) 의 중첩에 대응하는 위치에 형성된다.
제 2 대격자 (68B) 는 주로 제 1 소격자들 (70a) 보다 더 큰 복수의 제 2 소격자들 (70b) 로 구성된다. 도 9에서, 제 2 소격자 (70b) 는 2개의 제 1 소격자들 (70a) 을 제 3 방향으로 배열함으로써 형성된 제 1 형상 또는 2개의 제 1 소격자들 (70a) 을 제 4 방향으로 배열함으로써 형성된 제 2 형상을 갖는다. 제 2 소격자 (70b) 는 그 형상들에 한정되지 않는다. 제 2 소격자 (70b) 는 (측변과 같은) 길이 성분을 가지며, 이것은 제 1 소격자 (70a) 의 측변 길이보다 s배 (여기서 s는 1보다 더 큰 실수) 더 길다. 예를 들어, 길이 성분은 제 1 소격자 (70a) 의 측변 길이보다 1.5배, 2.5배, 또는 3배 더 길 수도 있다. 제 2 소격자들 (70b) 은 물론, 또한 제 2 보조 패턴 (66B) 에서의 제 2 보조선 (80B) 도 제 1 소격자 (70a) 의 측변 길이보다 s배 (여기서 s는 1보다 더 큰 실수) 더 길 수도 있다.
제 2 대격자 (68B) 에서, 각각이 제 3 방향으로 배열되는 2개의 제 1 형상들의 조합을 포함하는 제 1 조합 형상들 (71a), 및 각각이 제 4 방향으로 배열되는 2개의 제 2 형상들의 조합을 포함하는 제 2 조합 형상들 (71b) 이 교대로 배열된다. 제 1 도전 시트 (10A) 가 제 2 도전 시트 (10B) 상에 적층되는 경우, (제 3 방향으로 연장되는) 인접하는 제 1 형상들 사이의 금속 세선은 제 4 방향으로 연장되는 제 2 보조선 (80B) 과 교차하고, 그리고 (제 4 방향으로 연장되는) 인접하는 제 2 형상들 사이의 금속 세선은 제 3 방향으로 연장되는 제 2 보조선 (80B) 과 교차한다.
따라서, 도 10에 도시된 바와 같이, 제 1 보조 패턴들 (66A) 및 제 3 보조 패턴들 (66C) 은 서로 중첩하여 제 1 조합 패턴들 (90A) 을 형성하고, 그리고 각각의 제 1 조합 패턴 (90A) 은 2 이상의 소격자들 (70) 의 조합을 포함한다.
또한, 제 1 대격자들 (68A) 사이의 공백 영역들 (100) 에 형성된 제 2 보조 패턴들 (66B) 은 제 2 대격자들 (68B) 에서의 결제 패턴들 (102) 과 중첩하여 제 2 조합 패턴들 (90B) 을 형성한다. 제 2 조합 패턴 (90B) 에서, 제 2 대격자 (68B) 에서의 결제 패턴 (102) 의 결제부 (104) 는 제 2 보조 패턴 (66B) 의 제 2 보조선 (80B) 에 의해 보완된다. 따라서, 제 2 조합 패턴 (90B) 은 2 이상의 소격자들 (70) 의 조합을 포함한다. 결과적으로, 도 10에 도시된 바와 같이, 도전 시트 적층체 (54) 가 상부로부터 관찰되는 경우, 전체 표면은 다수의 소격자들 (70) 에 의해 커버되고, 그리고 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들은 거의 찾기 어려워질 수 있다.
제 2 변형예에 따른 제 1 도전 패턴 (64A) 및 제 2 도전 패턴 (64B) 은 제 1 변형예의 것들과 대략 동일한 구조들을 갖지만, 제 1 대격자들 (68A) 사이의 공백 영역들 (100) 에서의 제 2 보조 패턴들 (66B) 및 제 2 대격자들 (68B) 의 패턴들이 후술되는 바와 같이 상이하다.
도 11에 도시되는 바와 같이, 제 2 보조 패턴 (66B) 에서, 제 3 방향 (m 방향) 에 평행하는 축 방향을 가지고 제 4 방향으로 배열되는 복수의 제 2 보조선들 (80B) 은, 제 4 방향 (n 방향) 에 평행하는 축 방향을 가지고 제 3 방향으로 배열되는 복수의 제 2 보조선들 (80B) 과 교차한다. 즉, 제 2 보조 패턴 (66B) 은 복수의 제 2 소격자들 (70b) 의 조합을 포함하고, 그리고 그 제 2 소격자들 (70b) 은 2개의 제 1 소격자들 (70a) 이 제 3 방향으로 배열되고 2개의 제 1 소격자들 (70a) 이 제 4 방향으로 배열되도록 크기조절된다.
도 12에 도시되는 바와 같이, 제 2 보조 패턴들 (66B) (도 11 참조) 에 대응하는 결제 패턴들 (102) 이 제 2 대격자들 (68B) 내에 형성된다. 결제 패턴 (102) 은, 제 2 보조 패턴 (66B) 에서의 제 2 보조선들 (80B) 의 교차부에 대면하는 위치에 결제부 (104) 를 가지고, 그리고 결제부 (104) 는 제 2 소격자 (70b) 의 크기와 대략 동일한 크기를 갖는다. 즉, 제 2 대격자 (68B) 는 제 2 소격자들 (70b) 의 조합을 포함하고, 그리고 제 2 대격자 (68B) 에서의 제 2 소격자 (70b) 의 크기는 제 2 보조 패턴 (66B) 에서의 제 2 소격자 (70b) 의 크기와 동일하다. 제 2 대격자 (68B) 와 제 2 보조 패턴 (66B) 사이의 위치 관계는, 제 2 대격자 (68B) 내의 제 2 소격자들 (70b) 이 제 2 보조 패턴 (66B) 내의 제 2 소격자들 (70b) 로부터 제 1 소격자 (70a) 의 측변 길이에 대응하는 거리만큼 제 3 방향 및 제 4 방향 각각으로 배치되도록 한다.
따라서, 또한 제 2 변형예에서도, 도 10에 도시되는 바와 같이, 제 1 보조 패턴들 (66A) 및 제 3 보조 패턴들 (66C) 이 서로 중첩하여 제 1 조합 패턴들 (90A) 을 형성하고, 그리고 각각의 제 1 조합 패턴 (90A) 은 2 이상의 소격자들 (70) 의 조합을 포함한다.
또한, 제 1 대격자들 (68A) 사이의 공백 영역들 (100) 에 형성된 제 2 보조 패턴들 (66B) 이 제 2 대격자들 (68B) 내의 결제 패턴들 (102) 과 중첩하여 제 2 조합 패턴들 (90B) 을 형성한다. 제 2 조합 패턴 (90B) 에서, 제 2 대격자 (68B) 내의 결제 패턴 (102) 의 결제부 (104) 는 제 2 보조 패턴 (66B) 내의 제 2 보조선 (80B) 에 의해 보완된다. 따라서, 제 2 조합 패턴 (90B) 은 2 이상의 소격자들 (70) 의 조합을 포함한다. 결과적으로, 도 10에 도시되는 바와 같이, 도전 시트 적층체 (54) 가 상부로부터 관찰되는 경우, 전체 표면이 다수의 소격자들 (70) 에 의해 커버되고, 그리고 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들이 거의 찾기 어려워질 수 있다.
제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 가 상기 실시형태에서 투영형 정전용량방식 터치 패널 (50) 에서 사용되지만, 이들은 표면 정전용량식 터치 패널 또는 저항막식 터치 패널에 사용될 수도 있다.
상기 도전 시트 적층체 (54) 에서, 도 2 및 도 3a 에 도시되는 바와 같이, 제 1 도전부 (14A) 가 제 1 투명 기판 (12A) 의 일 주면 상에 형성되고, 제 2 도전부 (14B) 가 제 2 투명 기판 (12B) 의 일 주면 상에 형성되며, 그리고 이들은 적층된다. 대안으로, 도 3b 에 도시되는 바와 같이, 제 1 도전부 (14A) 가 제 1 투명 기판 (12A) 의 일 주면 상에 형성될 수도 있고, 그리고 제 2 도전부 (14B) 가 제 1 투명 기판 (12A) 의 다른 주면 상에 형성될 수도 있다. 이 경우, 제 2 투명 기판 (12B) 이 사용되지 않고, 제 1 투명 기판 (12A) 이 제 2 도전부 (14B) 상에 적층되며, 그리고 제 1 도전부 (14A) 가 제 1 투명 기판 (12A) 상에 적층된다. 또한, 다른 층이 제 1 도전 시트 (10A) 와 제 2 도전 시트 (10B) 사이에 배치될 수도 있다. 제 1 도전부 (14A) 와 제 2 도전부 (14B) 는, 이들이 절연되는 한, 서로 대면하여 배열될 수도 있다.
제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 이 다음과 같이 형성될 수도 있다. 예를 들어, 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 및 그 위의 감광성 할로겐화 은 함유 유제층을 갖는 감광성 재료를 노광 및 현상하여, 노광 영역 및 미노광 영역 각각에 금속 은부들 및 광 투과성부들을 형성하여 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 을 획득할 수도 있다. 금속 은부들을 물리적 현상 및/또는 도금 처리하여, 금속 은부들 상에 도전성 금속을 성막할 수도 있다.
도 3b 에 도시되는 바와 같이, 제 1 도전부 (14A) 가 제 1 투명 기판 (12A) 의 일 주면 상에 형성될 수도 있고, 그리고 제 2 도전부 (14B) 가 제 1 투명 기판 (12A) 의 다른 주면 상에 형성될 수도 있다. 이 경우, 보통의 방법으로 일 주면이 노광된 다음 다른 주면이 노광된다면, 원하는 패턴들이 제 1 도전부 (14A) 및 제 2 도전부 (14B) 상에 획득될 수 없는 경우가 있다. 특히, 제 1 대격자들 (68A) 의 직변들 (69a) 을 따라 배열되는 다수의 제 1 보조선들 (80A) 의 패턴들, 제 1 절연부들 (78A) 에서의 L 형상 패턴들 (82A), 제 2 대격자들 (68B) 의 직변들 (69b) 을 따라 배열되는 다수의 제 3 보조선들 (80C) 의 패턴들, 제 2 절연부들 (78B) 에서의 L 형상 패턴들 (82C) 등을 균일하게 형성하는 것이 곤란하다.
따라서, 하기의 제조 방법이 바람직하게 사용될 수 있다.
즉, 일 주면 상의 제 1 도전 패턴들 (64A) 및 다른 주면 상의 제 2 도전 패턴들 (64B) 이 제 1 투명 기판 (12A) 의 양 측면 상의 감광성 할로겐화 은 유제층들에 대해 일괄 노광을 실시함으로써 형성된다.
이하, 제조 방법의 구체예를 도 13 ~ 도 15를 참조하여 설명한다.
먼저, 도 13의 단계 S1 에서, 길이가 긴 감광성 재료 (140) 가 바람직하다. 도 14a 에 도시되는 바와 같이, 감광성 재료 (140) 는 제 1 투명 기판 (12A), 제 1 투명 기판 (12A) 의 일 주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 1 감광층 (142a) 이라고 함), 및 제 1 투명 기판 (12A) 의 다른 주면 상에 형성된 감광성 할로겐화 은 유제층 (이하, 제 2 감광층 (142b) 이라고 함) 을 갖는다.
도 13의 단계 S2 에서, 감광성 재료 (140) 를 노광한다. 이 노광 단계에서는, 제 1 투명 기판 (12A) 상의 제 1 감광층 (142a) 을 제 1 노광 패턴의 광으로 조사하기 위한 제 1 노광 처리와, 제 1 투명 기판 (12A) 상의 제 2 감광층 (142b) 을 제 2 노광 패턴의 광으로 조사하기 위한 제 2 노광 처리를 포함하는, 동시 양면 노광이 실행된다. 도 14b의 예에서는, 길이가 긴 감광성 재료 (140) 를 일 방향으로 반송하면서, 제 1 광 (144a) (평행 광) 으로 제 1 포토마스크 (146a) 를 통해 제 1 감광층 (142a) 을 조사하고, 그리고 제 2 광 (144b) (평행 광) 으로 제 2 포토마스크 (146b) 를 통해 제 2 감광층 (142b) 을 조사한다. 제 1 광 (144a) 은, 제 1 광원 (148a) 로부터의 광이 중간의 제 1 콜리메이터 렌즈 (150a) 에 의해 평행 광으로 변환되도록 획득되고, 그리고 제 2 광 (144b) 은, 제 2 광원 (148b) 으로부터의 광이 중간의 제 2 콜리메이터 렌즈 (150b) 에 의해 평행 광으로 변환되도록 획득된다. 도 14b의 예에서는 2개의 광원들 (제 1 광원 (148a) 및 제 2 광원 (148b)) 이 사용되지만, 1개의 광원만이 사용될 수도 있다. 이 경우, 1개의 광원으로부터의 광이 광학계에 의해 제 1 감광층 (142a) 및 제 2 감광층 (142b) 을 노광하기 위한 제 1 광 (144a) 및 제 2 광 (144b) 으로 분할될 수도 있다.
도 13의 단계 S3 에서, 노광된 감광성 재료 (140) 를 현상하여, 예를 들어, 도 3b 에 도시된 도전 시트 적층체 (54) 를 제조한다. 도전 시트 적층체 (54) 는 제 1 투명 기판 (12A), 제 1 투명 기판 (12A) 의 일 주면 상에 제 1 노광 패턴으로 형성된 제 1 도전부 (14A) (제 1 도전 패턴들 (64A) 을 포함함), 및 제 1 투명 기판 (12A) 의 다른 주면 상에 제 2 노광 패턴으로 형성된 제 2 도전부 (14B) (제 2 도전 패턴 (64B) 을 포함함) 를 갖는다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 에 대한 바람직한 노광 시간 및 현상 시간은 제 1 광원 (148a), 제 2 광원 (148b), 및 현상액의 종류 등에 의존하며, 단정적으로 결정될 수 없다. 노광 시간 및 현상 시간은 100%의 현상율을 달성하는 측면에서 선택될 수도 있다.
도 15에 도시되는 바와 같이, 이 실시형태의 제조 방법 중 제 1 노광 처리에서는, 예를 들어, 제 1 포토마스크 (146a) 를 제 1 감광층 (142a) 상에 밀착하여 배치하고, 제 1 광원 (148a) 을 제 1 포토마스크 (146a) 에 대면하여 배열하고, 그리고 제 1 광 (144a) 을 제 1 광원 (148a) 으로부터 제 1 포토마스크 (146a) 측을 향해 방출하여, 제 1 감광층 (142a) 를 노광한다. 제 1 포토마스크 (146a) 는 투명한 소다 유리로 구성되는 유리 기판과 그 위에 형성된 마스크 패턴 (제 1 노광 패턴 (152a)) 을 갖는다. 따라서, 제 1 노광 처리에서는, 제 1 포토마스크 (146a) 에서의 제 1 노광 패턴 (152a) 에 대응하는, 제 1 감광층 (142a) 에서의 영역들이 노광된다. 제 1 감광층 (142a) 과 제 1 포토마스크 (146a) 사이에 대략 2 ~ 10㎛의 공간이 형성될 수도 있다.
유사하게, 제 2 노광 처리에서, 예를 들어, 제 2 포토마스크 (146b) 를 제 2 감광층 (142b) 상에 밀착하여 배치하고, 제 2 광원 (148b) 을 제 2 포토마스크 (146b) 에 대면하여 배열하고, 그리고 제 2 광 (144b) 을 제 2 광원 (148b) 으로부터 제 2 포토마스크 (146b) 측을 향해 방출하여, 제 2 감광층 (142b) 를 노광한다. 제 1 포토마스크 (146a) 는 물론, 제 2 포토마스크 (146b) 는 투명한 소다 유리로 구성되는 유리 기판과 그 위에 형성된 마스크 패턴 (제 2 노광 패턴 (152b)) 을 갖는다. 따라서, 제 2 노광 처리에서는, 제 2 포토마스크 (146b) 에서의 제 2 노광 패턴 (152b) 에 대응하는, 제 2 감광층 (142b) 에서의 영역들이 노광된다. 이 경우, 제 2 감광층 (142b) 과 제 2 포토마스크 (146b) 사이에 대략 2 ~ 10㎛의 공간이 형성될 수도 있다.
제 1 노광 처리 및 제 2 노광 처리에서, 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 의 출사 (emission) 및 제 2 광원 (148b) 으로부터의 제 2 광 (144b) 의 출사가 동시에 또는 독립적으로 실행될 수도 있다. 출사들이 동시에 실행되는 경우, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 이 1번의 노광 공정으로 동시에 노광될 수 있어 처리 시간을 감소시킬 수 있다.
제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 양자가 분광 증감되지 않는 경우, 일 측면에 입사되는 광은 감광성 재료 (140) 의 양면 노광으로 타 측면 (이면 (back side)) 상의 화상 형성에 영향을 미칠 수도 있다.
즉, 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 이 제 1 감광층 (142a) 에 도달하고 제 1 감광층 (142a) 에서의 할로겐화 은 입자들에 의해 산란되며, 그리고 산란된 광의 일부는 제 1 투명 기판 (12A) 을 투과하여 제 2 감광층 (142b) 에 도달한다. 다음, 제 2 감광층 (142b) 과 제 1 투명 기판 (12A) 사이의 경계의 큰 영역이 노광되어 잠상을 형성한다. 그 결과, 제 2 감광층 (142b) 이 제 2 광원 (148b) 으로부터의 제 2 광 (144b) 과 제 1 광원 (148a) 으로부터의 제 1 광 (144a) 에 노광된다. 제 2 감광층 (142b) 을 현상하여 도전 시트 적층체 (54) 를 제조하는 경우, 제 2 노광 패턴 (152b) 에 대응하는 도전 패턴 (제 2 도전부 (14B)) 이 형성되고, 부가적으로 얇은 도전층이 도전 패턴들 사이에서 제 1 광원 (148a) 으로부터의 제 1 광원 (144a) 에 의해 형성되어, (제 2 노광 패턴 (152b) 에 대응하는) 원하는 패턴이 획득될 수 없다. 이것은 제 1 감광층 (142a) 에 대해서도 또한 적용된다.
이 문제를 해결하는 측면에서 예의 검토한 결과, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께 및 도포 은량이 특정 범위 내에서 선택되는 경우, 입사광이 할로겐화 은에 의해 흡수되어 이면에 대한 광 투과를 억제할 수 있음이 발견되었다. 이 실시형태에서는, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께가 1㎛ 내지 4㎛ 일 수도 있다. 상한은 바람직하게 2.5㎛ 이다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 도포 은량은 5 ~ 20 g/㎡ 일 수도 있다.
상술된 양면 밀착 노광 테크놀로지에서, 필름 표면에 부착된 먼지 등에 의해 노광이 억제되어 화상 결함을 발생시킬 수도 있다. 필름에 도전성 폴리머 또는 금속 산화물과 같은 도전성 물질을 도포함으로써 먼지 부착이 방지될 수 있음이 알려져 있다. 하지만, 금속 산화물 등은 처리된 제품에 잔존하여 최종 제품의 투명성을 저해하고, 그리고 도전성 폴리머는 보존 안정성 등에 있어서 불리하다. 예의 검토한 결과, 감소된 바인더 함량을 갖는 할로겐화 은 층이 대전 방지에 대해 만족스러운 도전성을 나타낸다는 것이 알려져 왔다. 즉, 은/바인더의 체적비가 제 1 감광층 (142a) 및 제 2 감광층 (142b) 에서 제어된다. 제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 은/바인더 체적비는 1/1 이상이며, 바람직하게 2/1 이상이다.
제 1 감광층 (142a) 및 제 2 감광층 (142b) 의 두께, 도포 은량, 은/바인더의 체적비가 상술된 바와 같이 선택되는 경우, 도 15에 도시되는 바와 같이, 제 1 광원 (148a) 으로부터 제 1 감광층 (142a) 으로 방출되는 제 1 광 (144a) 은 제 2 감광층 (142b) 에 도달하지 않는다. 유사하게, 제 2 광원 (148b) 으로부터 제 2 감광층 (142b) 으로 방출되는 제 2 광 (144b) 은 제 1 감광층 (142a) 에 도달하지 않는다. 그 결과, 도전 시트 적층체 (54) 를 제조하기 위한 하기의 현상에서, 도 3b 에 도시되는 바와 같이, 제 1 노광 패턴 (152a) 에 대응하는 도전 패턴 (제 1 도전부 (14A) 의 패턴) 만이 제 1 투명 기판 (12A) 의 일 주면 상에 형성되고, 그리고 제 2 노광 패턴 (152b) 에 대응하는 도전 패턴 (제 2 도전부 (14B) 의 패턴) 만이 제 1 투명 기판 (12A) 의 다른 주면 상에 형성되어, 원하는 패턴들이 획득될 수 있다.
상기 양면 일괄 노광을 사용하는 제조 방법에서는, 제 1 감광층 (142a) 및 제 2 감광층 (142b) 이 만족스러운 도전성과 양면 노광 적성의 양자를 가질 수 있고, 그리고 동일하거나 또는 상이한 패턴들이 노광에 의해 제 1 투명 기판 (12A) 의 표면들 상에 형성될 수 있으며, 이로써 터치 패널 (50) 의 전극들이 용이하게 형성될 수 있고, 그리고 터치 패널 (50) 이 박형화 (소형화) 될 수 있다.
상기 제조 방법에서, 제 1 도전 패턴들 (64A) 및 제 2 도전 패턴들 (64B) 은 감광성 할로겐화 은 유제층들을 사용하여 형성된다. 다른 제조 방법들은 하기의 방법들을 포함한다.
도금 전처리 재료를 포함하는 감광성 도금 베이스층이 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 형성될 수도 있다. 결과물 층이 노광 및 현상될 수도 있고, 그리고 도금 처리될 수도 있으며, 이로써 금속부들 및 광 투과성부들이 노광 영역들 및 비노광 영역들에 각각 형성되어, 제 1 도전 패턴들 (64A) 또는 제 2 도전 패턴들 (64B) 을 형성할 수도 있다. 금속부들은 더욱 물리적 현상 처리 및/또는 도금 처리되어, 그 위에 도전성 금속을 성막시킬 수도 있다.
도금 전처리 재료를 이용하는 방법에 하기의 2가지 프로세스들이 바람직하게 사용될 수 있다. 그 프로세스들은 일본 공개특허공보 제 2003-213437호, 제 2006-064923호, 제 2006-058797호, 및 제 2006-135271호 등에 보다 구체적으로 개시되어 있다.
(a) 투명 기판에, 도금 촉매 또는 그 전구체와 상호작용하는 관능기를 갖는 도금 베이스층을 도포하고, 그 층을 노광 및 현상하고, 그리고 현상된 층을 도금 처리하여, 도금 베이스 재료 상에 금속부를 형성하는 것을 포함하는 프로세스.
(b) 투명 기판에, 폴리머 및 금속 산화물을 포함하는 하부층과, 도금 촉매 또는 그 전구체와 상호작용하는 관능기를 갖는 도금 베이스층을 이 순서로 도포하고, 이 층들을 노광 및 현상하고, 그리고 현상된 층을 도금 처리하여, 도금 베이스 재료 상에 금속부를 형성하는 것을 포함하는 프로세스.
대안으로, 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 배치된 구리 호일 상의 포토레지스트 막은 노광 및 현상되어 레지스트 패턴을 형성할 수도 있고, 그리고 레지스트 패턴으로부터 노출된 구리 호일은 에칭되어 제 1 도전부 (14A) 또는 제 2 도전부 (14B) 를 형성할 수도 있다.
금속 미립자들을 포함하는 페이스트를 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 인쇄할 수도 있고, 그리고 인쇄된 페이스트를 금속으로 도금하여 제 1 도전부 (14A) 또는 제 2 도전부 (14B) 를 형성할 수도 있다.
제 1 도전부 (14A) 또는 제 2 도전부 (14B) 는 스크린 인쇄판 또는 그라비아 인쇄판을 이용함으로써 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 인쇄될 수도 있다.
제 1 도전 패턴들 (64A) 또는 제 2 도전 패턴들 (64B) 은 잉크젯 방법을 이용함으로써 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 형성될 수도 있다.
이 실시형태의 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 를 제조하기 위해 사진 감광성 할로겐화 은 재료를 이용하는 것을 포함하는, 특히 바람직한 방법이 주로 후술된다.
이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하는 방법은, 감광성 재료들과 현상 처리들이 상이한 하기의 3가지 프로세스들을 포함한다.
(1) 물리적 현상 핵이 없는 감광성 흑백 할로겐화 은 재료를 화학적 또는 열적 현상으로 처리하여, 감광성 재료 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(2) 물리적 현상 핵을 포함하는 할로겐화 은 유제층을 갖는 감광성 흑백 할로겐화 은 재료를 물리적 용액 현상으로 처리하여, 감광성 재료 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(3) 물리적 현상 핵이 없는 감광성 흑백 할로겐화 은 재료 및 물리적 현상 핵을 포함하는 비감광성 층을 갖는 수상 (image-receiving) 시트의 적층체를 확산 전사 현상 처리하여, 비감광성 수상 시트 상에 금속 은부들을 형성하는 것을 포함하는 프로세스.
(1) 의 프로세스에서, 일체형 흑백 현상 절차가 이용되어 감광성 재료 상에 광 투과성 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 형성된 은은 높은 비표면적 필라멘트의 상태로 화학적으로 또는 열적으로 현상된 은이며, 이로써 하기의 도금 또는 물리적 현상 처리에서 높은 활성을 나타낸다.
(2) 의 프로세스에서, 할로겐화 은 입자들이 노광 영역 내의 물리적 현상 핵 주위에서 용융되고 물리적 현상 핵 상에 성막되어 감광성 재료 상에 광 투과성 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 또한 이 프로세스에서도, 일체형 흑백 현상 절차가 이용된다. 할로겐화 은이 현상시 물리적 현상 핵 상에 성막되기 때문에 높은 활성이 달성될 수 있지만, 현상된 은은 작은 비표면을 가진 구 형상을 갖는다.
(3) 의 프로세스에서, 할로겐화 은 입자들은 비노광 영역에서 용융되고, 수상 시트의 현상 핵 상에 확산 및 성막되어, 시트 상에 광 투과성 도전성 필름과 같은 투과성 도전성 필름을 형성한다. 이 프로세스에서, 소위 세퍼레이트 타입 절차가 이용되고, 수상 시트가 감광성 재료로부터 박리된다.
네가티브 또는 반전 현상 처리가 프로세스들에서 이용될 수 있다. 확산 전사 현상에서는, 오토-포지티브 감광성 재료를 사용하여 네가티브 현상 처리가 실행될 수 있다.
화학적 현상, 열적 현상, 물리적 용액 현상, 및 확산 전사 현상은 일반적으로 당업계에 알려진 의미를 가지며, Shin-ichi Kikuchi, "사진 화학 (Photographic Chemistry)", Kyoritsu Shuppan Co., Ltd., 1955 및 C. E. K. Mees, "The Theory of Photographic Processes, 4th ed.", Mcmillan, 1977 과 같은 일반 사진 화학 문서에 설명되어 있다. 액체 처리가 일반적으로 본 발명에서 이용되며, 또한 열적 현상 처리가 이용될 수 있다. 예를 들어, 일본 특허 공개공보 제 2004-184693호, 제 2004-334077호, 및 제 2005-010752호, 및 일본 특허 출원 제 2004-244080호 및 제 2004-085655호에 기재된 기술들이 본 발명에서 이용될 수 있다.
이하, 이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서의 각 층의 구조가 상세히 설명된다.
[제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B)]
제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B) 은 플라스틱 필름, 플라스틱 판, 유리 판 등일 수도 있다.
플라스틱 필름 및 플라스틱 판의 재료들의 예들은, 폴리에틸렌 테레프탈레이트 (PET) 및 폴리에틸렌 나프탈레이트 (PEN) 와 같은 폴리에스테르류; 폴리에틸렌 (PE), 폴리프로필렌 (PP), 폴리스티렌, 및 EVA 와 같은 폴리올레핀류; 비닐 수지; 폴리카보네이트 (PC); 폴리아미드; 폴리이미드; 아크릴 수지; 및 트리아세틸 셀룰로오스 (TAC) 를 포함한다.
제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B) 은 바람직하게, PET (융점 258 ℃), PEN (융점 269 ℃), PE (융점 135 ℃), PP (융점 163 ℃), 폴리스티렌 (융점 230 ℃), 폴리 염화 비닐 (융점 180 ℃), 폴리 염화 비닐리덴 (융점 212 ℃), 또는 TAC (융점 290 ℃) 와 같은, 융점이 약 290℃ 이하인 플라스틱의 필름 또는 판이다. PET 가 광 투과성, 가공성 등의 관점에서 특히 바람직하다. 도전 시트 적층체 (54) 에서 사용되는 제 1 도전 시트 (10A) 또는 제 2 도전 시트 (10B) 와 같은 도전 시트는 투명성이 있을 것이 요구되며, 따라서 제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B) 은 높은 투명성을 갖는 것이 바람직하다.
[은염 유제층]
제 1 도전 시트 (10A) 에서의 제 1 도전부 (14A) (제 1 대격자들 (68A), 제 1 접속부들 (72A), 제 1 보조 패턴들 (66A), 제 2 보조 패턴들 (66B) 등) 및 제 2 도전 시트 (10B) 에서의 제 2 도전부 (14B) (제 2 대격자들 (68B), 제 2 접속부들 (72B), 제 3 보조 패턴들 (66C) 등) 를 형성하기 위한 은염 유제층은 은염과 바인더를 포함하고, 그리고 용매와 염료와 같은 첨가제를 더 포함할 수도 있다.
이 실시형태에서 사용되는 은염은 할로겐화 은과 같은 무기 은염 또는 아세트산 은과 같은 유기 은염일 수도 있다. 이 실시형태에서는, 할로겐화 은이 그 우수한 광 감지성 때문에 바람직하다.
은염 유제층의 도포 은량 (도포된 은염의 은 밀도 양) 은 바람직하게 1 ~ 30 g/㎡, 보다 바람직하게 1 ~ 25 g/㎡, 더욱 바람직하게 5 ~ 20 g/㎡ 이다. 도포 은량이 이 범위 내인 경우, 형성된 도전 시트는 원하는 표면 저항을 나타낼 수 있다.
이 실시형태에서 사용되는 바인더들의 예들은 젤라틴, 폴리비닐 알코올 (PVA), 폴리비닐 피롤리돈 (PVP), 전분 등의 다당류, 셀룰로오스 및 그 유도체, 폴리에틸렌 산화물, 폴리비닐아민, 키토산, 폴리리신, 폴리아크릴산, 폴리알긴산, 폴리히알루론산, 및 카르복시셀룰로오스를 포함한다. 바인더들은 관능성기의 이온성에 의존하여 중성, 음이온성 또는 양이온성을 나타낸다.
이 실시형태에서, 은염 유제층에서의 바인더의 양은 특별히 한정되지 않으며, 충분한 분산성 및 접착성을 획득하기 위해서 적절히 선택될 수도 있다. 은염 유제층에서의 은/바인더의 체적비는 바람직하게 1/4 이상, 보다 바람직하게 1/2 이상이다. 은/바인더 체적비는 바람직하게 100/1 이하, 보다 바람직하게 50/1 이하이다. 특히, 은/바인더 체적비는 더욱 바람직하게 1/1 내지 4/1, 가장 바람직하게 1/1 내지 3/1 이다. 은염 유제층의 은/바인더 체적비가 이 범위 내인 한, 다양하게 도포된 은량 하에서라도 저항 변화가 감소될 수 있고, 이로써 도전 시트가 균일한 표면 저항을 가지고 제조될 수 있다. 은/바인더 체적비는 그 재료의 할로겐화 은/바인더 중량비를 은/바인더 중량비로 변환함으로써, 그리고 은/바인더 중량비를 은/바인더 체적비로 또한 변환함으로써 획득될 수 있다.
<용매>
은염 유제층을 형성하기 위해 사용되는 용매는 특별히 한정되지 않으며, 그 예들은 물, 유기 용매 (예를 들어, 메탄올과 같은 알코올, 아세톤과 같은 케톤, 포름아미드와 같은 아미드, 디메틸 술폭시드와 같은 술폭시드, 에틸 아세테이트와 같은 에스테르, 에테르), 이온성 액체, 및 그 혼합물을 포함한다.
이 실시형태에서, 은염 유제층에서의 은염, 바인더 등의 총합에 대한 용매의 비는 30 ~ 90 질량% 이며, 바람직하게 50 ~ 80 질량% 이다.
<기타 첨가제>
이 실시형태에서 사용되는 첨가제들은 특별히 한정되지 않으며, 바람직하게 공지된 첨가제들로부터 선택될 수도 있다.
[기타 층]
보호층 (미도시) 이 은염 유제층 상에 형성될 수도 있다. 이 실시형태에서 사용되는 보호층은 젤라틴 또는 고분자 폴리머와 같은 바인더를 포함하고, 그리고 스크래치 방지 또는 역학 특성을 향상시키기 위해서 감광성 은염 유제층 상에 배치된다. 보호층의 두께는 0.5㎛ 이하인 것이 바람직하다. 보호층의 도포 방법 또는 형성 방법은 특별히 한정되지 않고, 공지된 도포 방법 또는 형성 방법으로부터 적절히 선택될 수도 있다. 또한, 은염 유제층 아래에 언더코트층 등이 형성될 수도 있다.
이하, 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하기 위한 단계들을 설명한다.
[노광]
이 실시형태에서, 제 1 도전부 (14A) 및 제 2 도전부 (14B) 는 인쇄 프로세스에서 형성될 수도 있고, 다른 프로세스에서 노광 및 현상 처리 등에 의해 형성될 수도 있다. 즉, 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 및 그 위의 은염 함유층을 갖는 감광성 재료 또는 포토리소그래피용 광중합체로 코팅된 감광성 재료가 노광 처리된다. 전자파가 노광시 이용될 수도 있다. 예를 들어, 전자파는 가시광 또는 자외선과 같은 광, 또는 X-선과 같은 방사선일 수도 있다. 노광은 파장 분포 또는 특정 파장을 갖는 광원을 이용하여 실행될 수도 있다.
노광은 바람직하게 유리 마스크 방법 또는 레이저 리소그래피 패턴 노광 방법을 이용하여 실행된다.
[현상 처리]
이 실시형태에서, 유제층은 노광 이후 현상 처리된다. 포토그래픽 은염 필름, 포토그래픽 페이퍼, 인쇄 제판 필름, 포토마스킹용 에멀젼 마스크 등에 대한 통상의 현상 처리 테크놀로지가 본 발명에서 이용될 수도 있다. 현상 처리에서 사용되는 현상액은 특별히 한정되지 않으며, PQ 현상액, MQ 현상액, MAA 현상액 등일 수도 있다. 본 발명에서 사용가능한 시판되는 현상액들의 예들은 FUJIFILM Corporation 로부터 입수가능한 CN-16, CR-56, CP45X, FD-3, 및 PAPITOL, Eastman KODAK company 로부터 입수가능한 C-41, E-6, RA-4, D-19, 및 D-72, 그리고 그 키트에 포함되는 현상액일 수도 있다. 현상액은 리스 현상액일 수도 있다.
본 발명에서, 현상 프로세스는 재료를 안정화하기 위해서 비노광 영역에서의 은염을 제거하기 위한 정착 (fixation) 처리를 포함할 수도 있다. 포토그래픽 은염 필름, 포토그래픽 페이퍼, 인쇄 제판 필름, 포토마스킹용 에멀젼 마스크 등에 대한 정착 처리 테크놀로지들이 본 발명에서 이용될 수도 있다.
정착 처리에서, 정착 온도는 약 20℃ ~ 약 50℃ 가 바람직하고, 보다 바람직하게는 25 ~ 45℃이다. 정착 시간은 5초 ~ 1분이 바람직하고, 보다 바람직하게는 7초 ~ 50초이다. 사용되는 정착액의 양은 처리되는 감광성 재료의 1㎡ 당, 600 ㎖/㎡ 이하가 바람직하고, 500 ㎖/㎡ 이하가 보다 바람직하고, 300 ㎖/㎡ 이하가 특히 바람직하다.
현상 및 정착된 감광성 재료는 바람직하게 수세 처리 또는 안정화 처리된다. 수세 처리 또는 안정화 처리에서 사용되는 물의 양은 일반적으로 감광성 재료의 1㎡ 당, 20 리터 이하이고, 3 리터 이하일 수도 있다. 물 양은 0일 수도 있고, 이로써 감광성 재료는 저장수에 의해 세정될 수도 있다.
현상 이후 노광 영역에 포함되는 금속 은의, 노광 이전 그 영역에 포함되는 은에 대한 비는, 50 질량% 이상이 바람직하고, 80 질량% 이상이 보다 바람직하다. 그 비가 50 질량% 이상인 경우, 높은 도전성이 달성될 수 있다.
이 실시형태에서, 현상에 의해 획득된 톤 (계조) 은 특별히 한정되지 않지만 4.0을 초과하는 것이 바람직하다. 현상 이후 톤이 4.0을 초과하는 경우, 광 투과성부의 투과성을 높게 유지하면서, 도전성 금속부의 도전성을 증가시킬 수 있다. 예를 들어, 로듐 또는 이리듐 이온을 도핑함으로써 4.0 이상의 톤이 획득될 수 있다.
도전 시트가 상기 단계들에 의해 획득된다. 형성된 도전 시트의 표면 저항은 바람직하게 0.1 ~ 100 ohm/sq 의 범위 내이다. 하한은 1 ohm/sq 이상, 3 ohm/sq 이상, 5 ohm/sq 이상, 또는 10 ohm/sq 인 것이 바람직하다. 상한은 70 ohm/sq 이하 또는 50 ohm/sq 이하인 것이 바람직하다. 표면 저항이 이 범위 내에서 제어되는 경우, 면적 10 cm×10 cm 이상의 대형 터치 패널에서도 위치 검출이 수행될 수 있다. 도전 시트는 현상 처리 이후 캘린더 처리되어 원하는 표면 저항을 획득할 수도 있다.
[물리적 현상 처리 및 도금 처리]
이 실시형태에서는, 상기의 노광 및 현상 처리들에 의해 형성된 금속 은부의 도전성을 증가시키기 위해, 도전성 금속 입자들이 물리적 현상 처리 및/또는 도금 처리에 의해 금속 은 부분 상에 성막될 수도 있다. 본 발명에서는, 도전성 금속 입자들이 물리적 현상 및 도금 처리들 중 하나만에 의해 또는 그 처리들의 조합에 의해 금속 은부 상에 성막될 수도 있다. 이 방식으로 물리적 현상 처리 및/또는 도금 처리된, 금속 은부는 또한 도전성 금속부라고도 불린다.
이 실시형태에서, 물리적 현상은, 은 이온들과 같은 금속 이온들이 환원제에 의해 환원되고, 이로써 금속 입자들이 금속 또는 금속 화합물 코어 상에 성막되는 프로세스이다. 이러한 물리적 현상은 인스턴트 B & W 필름, 인스턴트 슬라이드 필름, 인쇄판 제조 등의 분야에서 사용되고 있고, 그 테크놀로지가 본 발명에서 사용될 수 있다.
물리적 현상은 노광 이후의 상기 현상 처리와 동시에 실행될 수도 있고, 현상 처리 이후 별도로 실행될 수도 있다.
이 실시형태에서, 도금 처리는 무전해 도금 (예컨대, 화학 환원 도금 또는 치환 도금) 을 포함할 수도 있다. 인쇄 회로 기판 등을 위한 공지된 무전해 도금 테크놀로지가 이 실시형태에서 사용될 수도 있다. 무전해 도금은 무전해 구리 도금인 것이 바람직하다.
[산화 처리]
이 실시형태에서, 현상 처리에 의해 형성된 금속 은부 또는 물리적 현상 처리 및/또는 도금 처리에 의해 형성된 도전성 금속부는 바람직하게 산화 처리된다. 예를 들어, 산화 처리에 의해, 광 투과성부 상에 성막된 소량의 금속이 제거될 수 있어, 광 투과성부의 투과율이 대략 100% 로 증가될 수 있다.
[도전성 금속부]
이 실시형태에서, 도전성 금속부 (금속 세선 (16)) 의 선폭은 30㎛ 이하의 범위로부터 선택될 수도 있다. 특히 터치 패널에서, 금속 세선 (16) 의 선폭은 바람직하게 0.1㎛ 이상 및 15㎛ 이하이고, 보다 바람직하게 1㎛ 이상 및 9㎛ 이하이고, 더욱 바람직하게 2㎛ 이상 및 7㎛ 이하이다. 선폭이 하한 미만인 경우, 도전성 금속부는 불충분한 도전성을 가지며, 이로써 터치 패널은 불충분한 검출 감도를 갖는다. 다른 한편, 선폭이 상한을 초과하는 경우, 도전성 금속부에 의해 모아레가 상당히 발생되고, 터치 패널은 불량한 시인성을 갖는다. 선폭이 상기 범위 이내인 경우, 도전성 금속부의 모아레가 개선되고, 시인성이 현저하게 개선된다. 선 간격 (소격자 (70) 에서 서로 대면하는 측변들 사이의 간격) 은 바람직하게 30㎛ 이상 및 500㎛ 이하인 것이 바람직하고, 보다 바람직하게는 50㎛ 이상 및 400㎛ 이하이고, 가장 바람직하게는 100㎛ 이상 및 350㎛ 이하이다. 도전성 금속부는 그라운드 접속 등의 목적을 위해서 선폭이 200㎛ 초과하는 부분을 가질 수도 있다.
이 실시형태에서, 도전성 금속부의 개구율은 가시광 투과율의 측면에서 85% 이상인 것이 바람직하고, 90% 이상인 것이 보다 바람직하고, 95% 이상인 것이 가장 바람직하다. 개구율은 제 1 도전부 (14A) 또는 제 2 도전부 (14B) 의 전체 표면에 대한 도전 부분들 이외의 투광성 부분들의 비율이다. 예를 들어, 선폭이 15㎛ 이고 피치가 300㎛ 인 정사각형 격자는 개구율이 90% 이다.
[광 투과성부]
이 실시형태에서, 광 투과성부는 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서 도전성 금속부들 이외에 광 투과율을 갖는 부분이다. 본 명세서에서 제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B) 의 광 흡수 및 반사를 무시하고 획득된 파장 영역 380 내지 780 nm 에서의 최소 투과율 값인, 광 투과성부의 투과율은 90% 이상, 바람직하게 95% 이상, 보다 바람직하게 97% 이상, 더욱 바람직하게 98% 이상, 가장 바람직하게 99% 이상이다.
[제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B)]
이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 에서, 제 1 투명 기판 (12A) 및 제 2 투명 기판 (12B) 의 두께는 바람직하게 5 ~ 350 ㎛, 보다 바람직하게 30 ~ 150 ㎛ 이다. 두께가 5 ~ 350 ㎛ 인 경우, 원하는 가시광 투과율이 획득될 수 있고, 기판들이 용이하게 취급될 수 있다.
제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 상에 형성된 금속 은부의 두께는, 제 1 투명 기판 (12A) 또는 제 2 투명 기판 (12B) 에 도포되는 은염 함유층용 코팅액의 두께를 제어함으로써 적절히 선택될 수도 있다. 금속 은부의 두께는 0.001 ~ 0.2 mm 의 범위 내에서 선택될 수도 있고, 바람직하게 30 ㎛ 이하, 보다 바람직하게 20 ㎛ 이하, 더욱 바람직하게 0.01 ~ 9 ㎛, 가장 바람직하게 0.05 ~ 5 ㎛ 이다. 금속 은부는 패터닝된 형상으로 형성되는 것이 바람직하다. 금속 은부는 단일층 구조 또는 2 층 이상을 포함하는 다층 구조를 가질 수도 있다. 금속 은부가 2 층 이상을 포함하는 패터닝된 다층 구조를 갖는 경우, 층들은 상이한 파장 감색성 (color sensitivity) 을 가질 수도 있다. 이 경우, 상이한 파장을 갖는 노광들을 사용함으로써 층들 내에 상이한 패턴들을 형성할 수 있다.
터치 패널에서, 도전성 금속부는 보다 작은 두께를 갖는 것이 바람직하다. 두께가 감소되는 경우, 표시 패널의 시야각 및 시인성이 향상된다. 즉, 도전성 금속부 상의 도전성 금속의 층 두께는 바람직하게 9 ㎛ 미만, 보다 바람직하게 0.1 ㎛ 이상이지만 5 ㎛ 미만, 더욱 바람직하게 0.1 ㎛ 이상이지만 3 ㎛ 미만이다.
이 실시형태에서, 금속 은부의 두께는 은염 함유층의 코팅 두께를 변화시킴으로써 제어될 수 있고, 그리고 도전성 금속 입자층의 두께는 물리적 현상 처리 및/또는 도금 처리에서 제어될 수 있으며, 이로써 두께가 5 ㎛ 미만 (바람직하게 3 ㎛ 미만) 인 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 가 용이하게 제조될 수 있다.
도금 등이 이 실시형태의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하기 위한 방법에서 반드시 실행되는 것은 아니다. 이것은, 이 방법에서 은염 유제층의 은/바인더 체적비 및 도포된 은량을 제어함으로써 원하는 표면 저항이 획득될 수 있기 때문이다. 필요하다면 캘린더 처리 등이 실행될 수도 있다.
(현상 처리 이후 필름 경화 처리)
은염 유제층이 현상된 이후, 결과물이 경화제에 침지되고 이로써 필름 경화 처리되는 것이 바람직하다. 경화제의 예들은 일본 특허 공개공보 제 02-141279호에 기재되어 있는 디알데히드 (예컨대, 글루타르알데히드, 아디프알데히드, 및 2,3-디히드록시-1,4-디옥산) 및 붕산을 포함한다.
도전 시트 적층체에 추가적인 기능층, 예컨대, 반사방지층 또는 하드코트층이 형성될 수도 있다.
터치 패널 (50) 에서, 도전성 금속부는 바람직하게 보다 얇은 두께를 갖는다. 두께가 감소되는 경우, 표시 패널 (58) 의 시야각 및 시인성이 개선된다. 즉, 도전성 금속부 상의 도전성 금속층의 두께는 9㎛ 미만인 것이 바람직하고, 0.1㎛ 이상이지만 5㎛ 미만인 것이 보다 바람직하고, 0.1㎛ 이상이지만 3㎛ 미만인 것이 더욱 바람직하다.
이 실시형태에서, 금속 은부의 두께는 은염 함유층의 코팅 두께를 변화시킴으로써 제어될 수 있고, 그리고 도전성 금속 입자층의 두께는 물리적 현상 처리 및/또는 도금 처리에서 제어될 수 있으며, 이로써 5㎛ 미만 (바람직하게는 3㎛ 미만) 의 두께를 갖는 도전 시트가 용이하게 제조될 수 있다.
이 실시형태의 도전 시트 제조 방법에서는, 도금 등을 반드시 실행할 필요는 없다. 이것은, 이 방법에서 은염 유제층의 도포 은량 및 은/바인더 체적비를 제어함으로써 원하는 표면 저항이 획득될 수 있기 때문이다. 필요하다면 캘린더 처리 등이 실행될 수도 있다. 도전 시트 적층체에 추가적인 기능층, 예컨대, 반사방지층 또는 하드코트층이 형성될 수도 있다.
[캘린더 처리]
현상된 금속 은부가 캘린더 처리에 의해 평활화될 수도 있다. 금속 은부의 도전성이 캘린더 처리에 의해 현저하게 증가될 수 있다. 캘린더 처리는 캘린더 롤 유닛을 이용하여 실행될 수도 있다. 캘린더 롤 유닛은 일반적으로 한 쌍의 롤을 갖는다.
캘린더 처리에 사용되는 롤은 금속 또는 플라스틱 (예컨대, 에폭시, 폴리이미드, 폴리아미드 또는 폴리이미드 아미드) 으로 구성될 수도 있다. 특히 감광성 재료가 양 측면에 유제층을 갖는 경우에는, 한 쌍의 금속 롤로 처리되는 것이 바람직하다. 감광성 재료가 일 측면에만 유제층을 갖는 경우에는, 주름 방지의 측면에서 금속 롤과 플라스틱 롤의 조합으로 처리될 수도 있다. 선 압력의 상한은 1960 N/cm (200 kgf/cm, 면 압력 699.4 kgf/c㎡ 에 상응함) 이상이 바람직하고, 2940 N/cm (300 kgf/cm, 면 압력 935.8 kgf/c㎡ 에 상응함) 이상이 보다 바람직하다. 선 압력의 상한은 6880 N/cm (700 kgf/cm) 이하이다.
캘린더 처리와 같은 평활화 처리는 바람직하게 10℃ (온도 제어 없음) ~ 100℃ 의 온도에서 실행된다. 바람직한 처리 온도 범위가 금속 메시 또는 금속 배선 패턴의 밀도 및 형상, 바인더의 종류 등에 의존하지만, 온도는 일반적으로 10℃ (온도 제어 없음) ~ 50℃ 가 보다 바람직하다.
본 발명은 표 1 및 표 2에 나타낸 하기의 특허 공개공보 및 국제 특허 팜플렛에 기재되어 있는 테크놀로지들과 적절하게 조합될 수도 있다. "일본 공개 특허공보, "공개공보 No.", "팜플렛 No." 등은 여기서 생략된다.
Figure pct00001
Figure pct00002
실시예
이하, 실시예를 참조하여 본 발명을 보다 구체적으로 설명한다. 실시예에서 사용되는 재료, 양, 비율, 처리 함량, 처리 절차 등은 본 발명의 사상을 벗어나지 않는 한 적절히 변경될 수도 있다. 따라서, 하기의 구체예는 모든 측면에서 제한이 아닌 예시로서 고려되어야 한다.
[제 1 실시예]
제 1 실시예에 있어서, 실시예 1 ~ 4 및 비교예 1 에서는, 도전 시트 적층체 (54) 의 시인성을 평가했다. 실시예 1 ~ 4 및 비교예 1의 특성, 측정 결과, 및 평가 결과를 표 3에 나타낸다.
<실시예 1 ~ 4 및 비교예 1>
(감광성 할로겐화 은 재료)
수성 매체, 젤라틴, 및 요오드브로모클로라이드 은 입자들을 포함하는 유제를 제조하였다. 젤라틴의 양은 Ag 의 150 g 당 10.0 g 이었고, 그리고 요오드브로모클로라이드 은 입자들은 I 함량이 0.2 mol% 이었고, Br 함량이 40 mol% 이었으며, 그리고 평균 구 환산 직경이 0.1 ㎛ 이었다.
그 유제에 K3Rh2Br9 및 K2IrCl6 을 10-7 (mol/mol-은) 의 농도로 첨가하여 브롬화 은 입자들을 Rh 및 Ir 이온들로 도핑하였다. 그 유제에 Na2PdCl4 를 또한 추가하고, 결과물인 유제를 염화금산 및 티오황산 나트륨을 이용하여 금-황 증감 (sensitization) 처리하였다. 유제 및 젤라틴 경화제를 폴리에틸렌 테레프탈레이트 (PET) 로 구성되는 투명 기판에 도포하였다. 도포된 은의 양이 10 g/㎡ 이었고, 그리고 Ag/젤라틴 체적비는 2/1 이었다.
PET 지지체는 폭이 30 cm 이었고, 거기에 유제를 폭 25 cm 및 길이 20 m 로 도포하였다. 폭이 3 cm 인 양 단부들을 절단하여 폭 24 cm 인 롤 감광성 할로겐화 은 재료를 획득하였다.
(노광)
제 1 투명 기판 (12A) 의 A4 (210 mm × 297 mm) 크기의 영역을 도 2 및 도 4에 도시된 제 1 도전 시트 (10A) 의 패턴으로 노광하고, 그리고 제 2 투명 기판 (12B) 의 A4 크기의 영역을 도 2 및 도 5에 도시된 제 2 도전 시트 (10B) 의 패턴으로 노광하였다. 고압 수은 램프의 광원으로부터의 평행 광 및 패터닝된 포토마스크를 사용하여 노광을 실행하였다.
(현상 처리)
현상액 1L 의 조성물
히드로퀴논 20 g
아황산 나트륨 50 g
탄산 칼륨 40 g
에틸렌디아민테트라아세트산 2 g
브롬화 칼륨 3 g
폴리에틸렌 글리콜 2000 1 g
수산화 칼륨 4 g
pH 10.3 으로 제어
정착액 1 L 의 조성물
티오황산 암모늄 용액 (75%) 300 ㎖
아황산 암모늄 일수화물 25 g
1,3-디아미노프로판테트라아세트산 8 g
아세트산 5 g
암모니아수 (27%) 1 g
pH 6.2 로 제어
FUJIFILM Corporation 에 의해 제조된 자동 프로세서 FG-710PTS 를 사용하여 하기의 조건하에서 상기의 처리제를 사용하여 노광된 감광성 재료를 처리하였다. 현상 처리를 35℃ 에서 30 초 동안 실행하였고, 정착 처리를 34℃ 에서 23 초 동안 실행한 다음, 수세 처리를 20 초 동안 물 유량 5 L/min 에서 실행하였다.
실시예 1 ~ 4에 있어서는, 제 1 대격자들 (68A) 사이의 공백 영역들 (100) 에 제 2 보조 패턴들 (66B) 을 형성하였다. 비교예 1에서는, 제 2 보조 패턴들 (66B) 을 형성하지 않았다.
실시예 1 ~ 4 및 비교예 1에서, 하기 특성들을 측정하였고, 시인성을 평가하였다.
(측정 항목들)
- 제 1 대격자들 (68A) 의 광 차단율과, 제 2 대격자들 (68B) 과 제 2 보조 패턴들 (66B) 의 중첩의 광 차단율 사이의 차이 (%)
- {제 2 보조 패턴들 (66B) 의 광 차단율/제 1 대격자들 (68A) 의 광 차단율｝× 100 (%)
(시인성 평가)
실시예 1 ~ 4 및 비교예 1에서, 제 1 도전 시트 (10A) 를 제 2 도전 시트 (10B) 상에 적층하여 도전 시트 적층체 (54) 를 제조하였다. 도전 시트 적층체 (54) 를 표시 디바이스 (30) 의 표시 화면 (58a) 에 부착하여 터치 패널 (50) 을 형성하였다. 터치 패널 (50) 을 턴테이블에 고정시키고, 표시 디바이스 (30) 를 동작시켜 백색을 표시하였다. 두꺼운 선 또는 흑점이 터치 패널 (50) 상에 형성되었는지의 여부 또는 터치 패널 (50) 에서의 제 1 대격자들 (68A) 과 제 2 대격자들 (68B) 사이의 경계들이 시인되었는지의 여부가 육안으로 관찰되었다.
Figure pct00003
표 3에 도시된 바와 같이, 비교예 1의 도전 시트 적층체 (54) 는, 제 2 보조 패턴들 (66B) 이 형성되어 있지 않기 때문에 시인성이 저하되었다.
반대로, 실시예 1 ~ 4 의 도전 시트 적층체 (54) 는, 제 2 보조 패턴들 (66B) 이 형성되어 있고, (제 1 대격자들 (68A) 과, 제 2 대격자들 (68B) 및 제 2 보조 패턴들 (66B) 의 중첩들 사이의) 광 차단율 차이가 20% 이하였고, 그리고 제 2 보조 패턴들 (66B) 의 광 차단율이 제 1 대격자들 (68A) 의 광 차단율의 50% 이하였기 때문에, 만족스러운 시인성을 가졌다.
[제 2 실시예]
제 2 실시예에서, 샘플 1 ~ 49의 시인성을 평가하였다. 시인성과 관련하여, 금속 세선들의 시인되기 어려움과 투과율을 평가하였다. 샘플 1 ~ 49의 특성 및 평가 결과를 표 4 및 표 5에 나타낸다.
<샘플 1>
감광성 할로겐화 은 재료를 제 1 실시예에서의 실시예 1과 동일한 방식으로 제조하였고, 감광성 할로겐화 은 재료를 노광 및 현상하였으며, 이로써 샘플 1의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 를 제조하였다. 샘플 1에서, 금속 세선들은 선폭이 7㎛ 이었고 선 피치가 70㎛ 이었다.
<샘플 2 ~ 7>
샘플 2, 3, 4, 5, 6 및 7의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 8>
샘플 8의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 6㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 9 ~ 14>
샘플 9, 10, 11, 12, 13 및 14의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 8과 동일한 방식으로 제조하였다.
<샘플 15>
샘플 15의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 5㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 16 ~ 21>
샘플 16, 17, 18, 19, 20 및 21의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 15와 동일한 방식으로 제조하였다.
<샘플 22>
샘플 22의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 4㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 23 ~ 28>
샘플 23, 24, 25, 26, 27 및 28의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 22와 동일한 방식으로 제조하였다.
<샘플 29>
샘플 29의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 3㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 30 ~ 35>
샘플 30, 31, 32, 33, 34 및 35의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 29와 동일한 방식으로 제조하였다.
<샘플 36>
샘플 36의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 2㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 37 ~ 42>
샘플 37, 38, 39, 40, 41 및 42의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 36과 동일한 방식으로 제조하였다.
<샘플 43>
샘플 43의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선폭이 1㎛ 인 것을 제외하고, 샘플 1과 동일한 방식으로 제조하였다.
<샘플 44 ~ 49>
샘플 44, 45, 46, 47, 48 및 49의 제 1 도전 시트 (10A) 및 제 2 도전 시트 (10B) 는, 금속 세선들의 선피치가 각각 100, 200, 300, 400, 500, 및 600 ㎛ 인 것을 제외하고, 샘플 43과 동일한 방식으로 제조하였다.
(시인성 평가)
<금속 세선들의 시인되기 어려움>
샘플 1 ~ 49 의 각각에서, 제 1 도전 시트 (10A) 를 제 2 도전 시트 (10B) 상에 적층하여 도전 시트 적층체 (54) 를 제조하였다. 도전 시트 적층체 (54) 를 표시 디바이스 (30) 의 표시 화면 (58a) 에 부착하여 터치 패널 (50) 을 형성하였다. 터치 패널 (50) 을 턴테이블에 고정시키고, 표시 디바이스 (30) 를 동작시켜 백색을 표시하였다. 두꺼운 선 또는 흑점이 터치 패널 (50) 상에 형성되었는지의 여부 또는 터치 패널 (50) 에서의 도전성 패턴들 사이의 경계들이 시인되었는지의 여부가 육안으로 관찰되었다.
두꺼운 선, 흑점, 및 도전 패턴 경계가 덜 시인되는 경우, 터치 패널 (50) 은 "우수"로 평가되었고, 두꺼운 선, 흑점, 및 도전 패턴 경계 중 1개가 매우 잘 시인되는 경우, "양호"로 평가되었고, 두꺼운 선, 흑점, 및 도전 패턴 경계 중 2개가 매우 잘 시인되는 경우, "적정"으로 평가되었으며, 그리고 두꺼운 선, 흑점, 및 도전 패턴 경계 모두가 매우 잘 시인되는 경우, "불량"으로 평가되었다.
<투과율>
도전 시트 적층체 (54) 의 투과율을 분광 광도계로 측정하였다. 투과율이 90% 이상인 경우, 도전 시트 적층체 (54) 가 "우수"로 평가되었고, 투과율이 적어도 85% 이지만 90% 미만인 경우, "양호"로 평가되었고, 투과율이 적어도 80% 이지만 85% 미만인 경우, "적정"으로 평가되었으며, 또는 투과율이 80% 미만인 경우, "불량"으로 평가되었다.
Figure pct00004
Figure pct00005
표 4 및 표 5에 나타낸 바와 같이, 금속 세선들의 시인되기 어려움과 투과율의 양자는 (금속 세선들의 선폭이 6㎛ 이상 및 7㎛ 이하이고 선피치가 300㎛ 이상 및 400㎛ 이하인) 샘플 4, 5, 11 및 12 에서, (금속 세선들의 선폭이 3㎛ 이상 및 5㎛ 이하이고 선피치가 200㎛ 이상 및 400㎛ 이하인) 샘플 17 ~ 19, 24 ~ 26, 및 31 ~ 33 에서, (금속 세선들의 선폭이 2㎛ 이고 선피치가 100㎛ 이상 및 400㎛ 이하인) 샘플 37 ~ 40 에서, 그리고 (금속 세선들의 선폭이 1㎛ 이고 선피치가 70㎛ 이상 및 400㎛ 이하인) 샘플 43 ~ 47 에서 만족스러웠다.
(금속 세선들의 선폭이 6㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상 및 400㎛ 이하인) 샘플 4 및 5, 그리고 (금속 세선들의 선폭이 6㎛ 이하이고 선피치가 200 ~ 500㎛ 인) 샘플 10 ~ 13, 17 ~ 20, 24 ~ 27, 31 ~ 34, 38 ~ 41, 및 45 ~ 48이 바람직한 결과들을 나타냈다.
(금속 세선들의 선폭이 5㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상 및 400㎛ 이하인) 샘플 4, 5, 11 및 12, 그리고 (금속 세선들의 선폭이 5㎛ 이하이고 선피치가 200㎛ ~ 400㎛ 인) 샘플 17 ~ 19, 24 ~ 26, 31 ~ 33, 38 ~ 40, 및 45 ~ 47이 특히 바람직한 결과들을 나타냈다.
본 발명의 도전 시트 및 터치 패널은 상기 실시형태들에 한정되지 않고, 본 발명의 사상을 일탈하지 않는 한 다양한 변화들 및 변경들이 이루어질 수도 있음을 이해해야 한다.

Claims (23)

  1. 표시 디바이스 (30) 의 표시 패널 (58) 상에 사용되고, 입력 조작면에 더 가까이 배치되는 제 1 도전부 (14A) 및 상기 표시 패널 (58) 에 더 가까이 배치되는 제 2 도전부 (14B) 를 포함하는 도전 시트로서,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 는 서로 중첩하고,
    상기 제 1 도전부 (14A) 는, 일 방향으로 배열되고 각각이 복수의 제 1 전극들 (68A) 에 접속되는, 금속 세선들 (16) 로 구성되는 복수의 제 1 도전 패턴들 (64A) 을 포함하고,
    상기 제 2 도전부 (14B) 는, 상기 제 1 도전 패턴들 (64A) 의 일 방향에 직교하는 방향으로 배열되고 각각이 복수의 제 2 전극들 (68B) 에 접속되는, 상기 금속 세선들 (16) 로 구성되는 복수의 제 2 도전 패턴들 (64B) 을 포함하고,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 중 적어도 하나는, 상기 제 1 전극들 (68A) 과 상기 제 2 전극들 (68B) 사이에 배치되는 상기 금속 세선들 (16) 로 구성되는 더미 전극들을 포함하며, 그리고
    상기 제 1 도전부 (14A) 는 상기 제 2 전극들 (68B) 에 대응하는 위치들에 배치되는 상기 금속 세선들 (16) 로 구성되는 추가 더미 전극들 (66B) 을 포함하는, 도전 시트.
  2. 제 1 항에 있어서,
    상기 제 1 전극들 (68A) 의 광 차단율과, 상기 제 2 전극들 (68B) 및 상기 추가 더미 전극들 (66B) 의 중첩들의 광 차단율 사이의 차이가 20% 이하인, 도전 시트.
  3. 제 1 항에 있어서,
    상기 제 1 전극들 (68A) 의 광 차단율과, 상기 제 2 전극들 (68B) 및 상기 추가 더미 전극들 (66B) 의 중첩들의 광 차단율 사이의 차이가 10% 이하인, 도전 시트.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 추가 더미 전극들 (66B) 의 광 차단율이, 상기 제 1 전극들 (68A) 의 광 차단율의 50% 이하인, 도전 시트.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 추가 더미 전극들 (66B) 의 광 차단율이, 상기 제 1 전극들 (68A) 의 광 차단율의 25% 이하인, 도전 시트.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 전극들 (68B) 에 대응하는 위치들에 배치되는 상기 금속 세선들 (16) 로 구성되는 상기 추가 더미 전극들 (66B) 및 상기 제 2 도전부 (14B) 에서의 상기 제 2 전극들 (68B) 이 조합되어 격자 패턴들 (90B) 을 형성하는, 도전 시트.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 전극들 (68B) 은 메시 패턴으로 배열되는 상기 금속 세선들 (16) 로 구성되는, 도전 시트.
  8. 제 7 항에 있어서,
    상기 제 1 전극들 (68A) 은 각각 복수의 제 1 소격자들 (70a) 의 조합을 포함하고,
    상기 제 2 전극들 (68B) 은 각각 상기 제 1 소격자들 (70a) 보다 더 큰 복수의 제 2 소격자들 (70b) 의 조합을 포함하고,
    상기 제 2 소격자들 (70b) 은 각각 길이 성분을 가지며, 그리고
    상기 길이 성분의 길이는 상기 제 1 소격자 (70a) 의 측변 길이의 실수배인, 도전 시트.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 전극들 (68B) 에 대응하는 위치들에 배치되는 상기 추가 더미 전극들 (66B) 은 직선 형상을 갖는 금속 세선들 (16) 로 구성되는, 도전 시트.
  10. 제 9 항에 있어서,
    상기 제 1 전극들 (68A) 은 각각 복수의 제 1 소격자들 (70a) 의 조합을 포함하고, 그리고
    상기 추가 더미 전극들 (66B) 에서 상기 직선 형상을 갖는 상기 금속 세선 (16) 의 길이는 상기 제 1 소격자 (70a) 의 측변 길이의 실수배인, 도전 시트.
  11. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 2 전극들 (68B) 에 대응하는 위치들에 배치되는 상기 추가 더미 전극들 (66B) 은 메시 패턴으로 배열되는 상기 금속 세선들 (16) 로 구성되는, 도전 시트.
  12. 제 11 항에 있어서,
    상기 제 1 전극들 (68A) 은 각각 복수의 제 1 소격자들 (70a) 의 조합을 포함하고,
    상기 추가 더미 전극들 (66B) 은 각각 상기 제 1 소격자들 (70a) 보다 더 큰 복수의 제 2 소격자들 (70b) 의 조합을 포함하고,
    상기 제 2 소격자들 (70b) 은 각각 길이 성분을 가지며, 그리고
    상기 길이 성분의 길이는 상기 제 1 소격자 (70a) 의 측변 길이의 실수배인, 도전 시트.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서,
    기판 (12A) 을 더 포함하고,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 는 상기 기판 (12A) 을 사이에 개재하여 서로 대면하여 배열되는, 도전 시트.
  14. 제 13 항에 있어서,
    상기 제 1 도전부 (14A) 는 상기 기판 (12A) 의 일 주면 상에 형성되고, 그리고
    상기 제 2 도전부 (14B) 는 상기 기판 (12B) 의 다른 주면 상에 형성되는, 도전 시트.
  15. 제 1 항에 있어서,
    기판 (12A) 을 더 포함하고,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 는 상기 기판 (12A) 을 사이에 개재하여 서로 대면하여 배열되고,
    상기 제 1 전극들 (68A) 및 상기 제 2 전극들 (68B) 은 각각 메시 패턴을 가지고,
    금속 세선들 (16) 로 구성되는 상기 추가 더미 전극들 (66B) 의 보조 패턴들은 상기 제 1 전극들 (68A) 사이에서 상기 제 2 전극들 (68B) 에 대응하는 영역에 배치되고,
    상기 제 2 전극들 (68B) 은 상부로부터 시인되는 경우 상기 제 1 전극들 (68A) 에 인접하여 배열되고,
    상기 제 2 전극들 (68B) 은 상기 보조 패턴들과 중첩하여 조합 패턴들 (90B) 을 형성하며, 그리고
    상기 조합 패턴들 (90B) 은 각각 메시 형상의 조합을 포함하는, 도전 시트.
  16. 제 15 항에 있어서,
    상기 제 1 전극들 (68A) 은 각각 복수의 제 1 소격자들 (70a) 의 조합을 포함하는 제 1 대격자 (68A) 를 포함하고,
    상기 제 2 전극들 (68B) 은 각각 상기 제 1 소격자들 (70a) 보다 더 큰 복수의 제 2 소격자들 (70b) 의 조합을 포함하는 제 2 대격자 (68B) 를 포함하며, 그리고
    상기 조합 패턴들 (90B) 은 각각 2 이상의 상기 제 1 소격자들 (70a) 의 조합을 포함하는, 도전 시트.
  17. 제 1 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 제 1 도전 패턴들 (64A) 의 점유 면적이 상기 제 2 도전 패턴들 (64B) 의 점유 면적보다 더 큰, 도전 시트.
  18. 제 17 항에 있어서,
    상기 금속 세선들 (16) 은 선폭이 6㎛ 이하이고 선피치가 200㎛ 이상이고 500㎛ 이하이거나, 또는 대안으로 상기 금속 세선들 (16) 은 선폭이 6㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상이고 400㎛ 이하인, 도전 시트.
  19. 제 17 항에 있어서,
    상기 금속 세선들 (16) 은 선폭이 5㎛ 이하이고 선피치가 200㎛ 이상이고 400㎛ 이하이거나, 또는 대안으로 상기 금속 세선들 (16) 은 선폭이 5㎛ 초과이지만 최대 7㎛ 이고 선피치가 300㎛ 이상이고 400㎛ 이하인, 도전 시트.
  20. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 도전 패턴들 (64A) 이 점유 면적 (A1) 을 갖고 상기 제 2 도전 패턴들 (64B) 이 점유 면적 (A2) 을 갖는 경우, 상기 도전 시트는 1<A1/A2≤20 의 조건을 만족하는, 도전 시트.
  21. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 도전 패턴들 (64A) 이 점유 면적 (A1) 을 갖고 상기 제 2 도전 패턴들 (64B) 이 점유 면적 (A2) 을 갖는 경우, 상기 도전 시트는 1<A1/A2≤10 의 조건을 만족하는, 도전 시트.
  22. 제 17 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 제 1 도전 패턴들 (64A) 이 점유 면적 (A1) 을 갖고 상기 제 2 도전 패턴들 (64B) 이 점유 면적 (A2) 을 갖는 경우, 상기 도전 시트는 2≤A1/A2≤10 의 조건을 만족하는, 도전 시트.
  23. 표시 디바이스 (30) 의 표시 패널 (58) 상에 사용되는 도전 시트를 포함하는 터치 패널로서,
    상기 도전 시트는 입력 조작면에 더 가까이 배치되는 제 1 도전부 (14A) 및 상기 표시 패널 (58) 에 더 가까이 배치되는 제 2 도전부 (14B) 를 포함하고,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 는 서로 중첩하고,
    상기 제 1 도전부 (14A) 는, 일 방향으로 배열되고 각각이 복수의 제 1 전극들 (68A) 에 접속되는, 복수의 제 1 도전 패턴들 (64A) 을 포함하고,
    상기 제 2 도전부 (14B) 는, 상기 제 1 도전 패턴들 (64A) 의 일 방향에 직교하는 방향으로 배열되고 각각이 복수의 제 2 전극들 (68B) 에 접속되는, 복수의 제 2 도전 패턴들 (64B) 을 포함하고,
    상기 제 1 도전부 (14A) 및 상기 제 2 도전부 (14B) 중 적어도 하나는, 상기 제 1 전극들 (68A) 과 상기 제 2 전극들 (68B) 사이에 배치되는 더미 전극들을 포함하며, 그리고
    상기 제 1 도전부 (14A) 는 상기 제 2 전극들 (68B) 에 대응하는 위치들에 배치되는 추가 더미 전극들 (66B) 을 포함하는, 터치 패널.
KR1020137021150A 2011-02-18 2012-02-17 도전 시트 및 터치 패널 KR101624391B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011033238 2011-02-18
JPJP-P-2011-033238 2011-02-18
PCT/JP2012/053860 WO2012111819A1 (ja) 2011-02-18 2012-02-17 導電シート及びタッチパネル

Publications (2)

Publication Number Publication Date
KR20140051135A true KR20140051135A (ko) 2014-04-30
KR101624391B1 KR101624391B1 (ko) 2016-05-25

Family

ID=46672729

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137021150A KR101624391B1 (ko) 2011-02-18 2012-02-17 도전 시트 및 터치 패널

Country Status (6)

Country Link
US (1) US20140054070A1 (ko)
JP (1) JP5615856B2 (ko)
KR (1) KR101624391B1 (ko)
CN (1) CN103384870B (ko)
TW (1) TWI567912B (ko)
WO (1) WO2012111819A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170021673A (ko) * 2015-08-18 2017-02-28 미래티엔에스 주식회사 정전용량 방식의 터치스크린 패널 및 이의 감지 전극 센서
US9886154B2 (en) 2015-06-10 2018-02-06 Samsung Display Co., Ltd. Flexible display device

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101634424B1 (ko) 2011-02-24 2016-06-28 후지필름 가부시키가이샤 도전 시트 및 터치 패널
KR20120138288A (ko) * 2011-06-14 2012-12-26 삼성전기주식회사 정전용량방식 터치패널
TR201807964T4 (tr) * 2012-06-28 2018-06-21 Polyic Gmbh & Co Kg Çok katmanlı gövde.
JP5987191B2 (ja) * 2012-10-17 2016-09-07 三菱電機株式会社 タッチスクリーン、タッチパネル及びそれを備える表示装置
CN104871119B (zh) * 2012-12-28 2017-11-10 夏普株式会社 触摸面板基板和电子设备
EP2950187A4 (en) * 2013-01-25 2016-10-19 Toppan Printing Co Ltd TOUCH PANEL, AND DISPLAY DEVICE
CN103425366B (zh) * 2013-02-04 2016-08-03 南昌欧菲光科技有限公司 引线电极及其制备方法
CN103176679A (zh) * 2013-03-08 2013-06-26 南昌欧菲光科技有限公司 触摸屏及其制造方法
JP5805127B2 (ja) * 2013-03-26 2015-11-04 富士フイルム株式会社 タッチパネル及び表示装置
JP5865285B2 (ja) * 2013-03-27 2016-02-17 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
KR101768940B1 (ko) * 2013-05-16 2017-08-17 미쓰비시 세이시 가부시키가이샤 도전성 패턴 및 단층 정전용량 방식 터치패널의 전극패턴
US20160085339A1 (en) * 2013-05-16 2016-03-24 Sharp Kabushiki Kaisha Touch panel substrate and electronic apparatus
KR20150029507A (ko) * 2013-09-10 2015-03-18 미래나노텍(주) 정전용량 방식의 터치 스크린 센서, 터치 스크린 패널 및 영상표시장치
US20160216841A1 (en) * 2013-09-10 2016-07-28 Sharp Kabushiki Kaisha Touch panel and touch panel equipped display device
JP5795038B2 (ja) * 2013-10-01 2015-10-14 日本写真印刷株式会社 静電容量方式タッチパネル用電極シート
KR20150074350A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 터치 패널 및 이를 포함하는 터치스크린 장치
US20160313828A1 (en) * 2014-01-16 2016-10-27 Mitsubishi Paper Mills Limited Optically transparent conductive material
KR102262548B1 (ko) * 2014-02-05 2021-06-09 엘지이노텍 주식회사 터치 윈도우
CN106133668B (zh) * 2014-04-08 2019-03-26 株式会社藤仓 布线体以及布线基板
WO2015159460A1 (ja) * 2014-04-15 2015-10-22 凸版印刷株式会社 タッチセンサ用電極、タッチパネル、および、表示装置
KR102336971B1 (ko) * 2014-04-29 2021-12-09 동우 화인켐 주식회사 정전용량방식 터치패널
WO2015174126A1 (ja) * 2014-05-16 2015-11-19 富士フイルム株式会社 タッチパネル用導電シート及び静電容量式タッチパネル
KR102229018B1 (ko) * 2014-06-02 2021-03-17 엘지이노텍 주식회사 정전기 방지를 위한 정전기 방지 전극이 배선된 터치 패널
CN106415453B (zh) * 2014-06-02 2019-11-19 Vts-触动感应器有限公司 触摸传感器用电极、触摸面板及显示装置
CN104093280B (zh) * 2014-07-21 2017-01-18 南京瑞盈环保科技有限公司 一种高精细电子线路的制备方法
KR102218780B1 (ko) * 2014-09-05 2021-02-19 엘지디스플레이 주식회사 터치 스크린 패널 및 터치 스크린 일체형 표시 장치
CN105425992A (zh) * 2014-09-17 2016-03-23 宸鸿科技(厦门)有限公司 触控面板和触控显示模组
WO2016060142A1 (ja) * 2014-10-15 2016-04-21 富士フイルム株式会社 導電性フィルム、これを備える表示装置及び導電性フィルムの評価方法
KR102312557B1 (ko) * 2014-10-22 2021-10-13 엘지디스플레이 주식회사 유기 발광 표시 장치
JP6534807B2 (ja) * 2014-11-18 2019-06-26 株式会社Ｖｔｓタッチセンサー タッチセンサ用電極、タッチパネル、及び、表示装置
CN106687893B (zh) * 2014-12-26 2020-05-22 株式会社藤仓 布线体、布线基板、触摸传感器以及布线体的制造方法
KR102309163B1 (ko) 2015-01-07 2021-10-06 삼성디스플레이 주식회사 터치 센서 장치 및 이를 포함하는 표시 장치
JP6435901B2 (ja) * 2015-02-10 2018-12-12 大日本印刷株式会社 タッチパネルセンサ、タッチパネル装置および導電性パターン基板
JP2016151857A (ja) * 2015-02-17 2016-08-22 凸版印刷株式会社 タッチパネル
KR102255445B1 (ko) 2015-03-30 2021-05-21 동우 화인켐 주식회사 터치 센서
EP3197250A4 (en) * 2015-05-01 2018-01-17 Fujikura Ltd. Wiring body, wiring substrate, and touch sensor
JP2017004289A (ja) * 2015-06-11 2017-01-05 凸版印刷株式会社 タッチセンサ用電極およびタッチパネル
JP6612075B2 (ja) 2015-07-23 2019-11-27 株式会社ジャパンディスプレイ 表示装置、入力装置および表示装置の製造方法
JPWO2017056259A1 (ja) * 2015-09-30 2018-07-26 ニューコムテクノ株式会社 指定位置検出ユニット
KR102423635B1 (ko) * 2015-10-02 2022-07-22 삼성디스플레이 주식회사 터치 스크린 패널 및 이의 제조 방법
KR101929281B1 (ko) 2016-05-19 2019-03-15 삼성디스플레이 주식회사 전자 장치
JP6740095B2 (ja) * 2016-11-16 2020-08-12 株式会社Ｖｔｓタッチセンサー タッチセンサ用電極、タッチパネル、および、表示装置
KR102668136B1 (ko) 2016-12-12 2024-05-24 삼성디스플레이 주식회사 표시모듈
WO2018123974A1 (ja) * 2016-12-28 2018-07-05 株式会社フジクラ 配線体、配線基板、及びタッチセンサ
WO2018163603A1 (ja) * 2017-03-06 2018-09-13 富士フイルム株式会社 導電性部材およびタッチパネル
WO2018163672A1 (ja) * 2017-03-06 2018-09-13 富士フイルム株式会社 タッチパネル、タッチパネル用導電性シートおよびタッチセンサ
KR102491224B1 (ko) * 2017-06-01 2023-01-20 엘지디스플레이 주식회사 터치표시장치 및 터치패널
KR102456333B1 (ko) * 2017-10-23 2022-10-19 엘지디스플레이 주식회사 터치표시장치 및 패널
JP7106811B2 (ja) * 2017-11-09 2022-07-27 京東方科技集團股▲ふん▼有限公司 タッチ基板およびタッチコントロール表示装置
TWI805652B (zh) * 2017-11-29 2023-06-21 日商大日本印刷股份有限公司 配線基板
TWI632503B (zh) * 2017-12-15 2018-08-11 友達光電股份有限公司 觸控面板
JP6440049B2 (ja) * 2018-04-27 2018-12-19 大日本印刷株式会社 タッチパネル用可撓性電極部材、タッチパネル、及び画像表示装置
CN108563364B (zh) * 2018-04-28 2024-03-08 京东方科技集团股份有限公司 一种触摸屏、其制作方法、触控显示面板及显示装置
CN108919997B (zh) * 2018-06-29 2021-06-29 中国联合网络通信集团有限公司 提高电容式触摸屏识别精确度的方法及装置
CN109062461B (zh) * 2018-10-18 2020-10-27 武汉华星光电半导体显示技术有限公司 触控面板
US20200133018A1 (en) * 2018-10-24 2020-04-30 Himax Technologies Limited Diffractive optical element module
CN109669573B (zh) * 2018-12-17 2022-04-12 武汉天马微电子有限公司 触控显示面板及触控显示装置
KR20210004005A (ko) * 2019-07-02 2021-01-13 삼성디스플레이 주식회사 입력 감지 유닛 및 이를 포함하는 전자 장치
KR20210014335A (ko) * 2019-07-30 2021-02-09 엘지디스플레이 주식회사 터치 디스플레이 장치
KR20210157944A (ko) * 2020-06-22 2021-12-30 삼성디스플레이 주식회사 전자 장치
KR20220008997A (ko) * 2020-07-14 2022-01-24 삼성디스플레이 주식회사 전자장치
CN111596805B (zh) * 2020-07-27 2020-10-23 武汉华星光电半导体显示技术有限公司 触控显示装置
JP2022161790A (ja) * 2021-04-09 2022-10-21 富士フイルム株式会社 導電性基板の製造方法及び導電性基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5889236A (en) * 1992-06-08 1999-03-30 Synaptics Incorporated Pressure sensitive scrollbar feature
US7129935B2 (en) * 2003-06-02 2006-10-31 Synaptics Incorporated Sensor patterns for a capacitive sensing apparatus
JP2008129708A (ja) * 2006-11-17 2008-06-05 Alps Electric Co Ltd 透明タッチパネル及びその製造方法
JP4945483B2 (ja) * 2008-02-27 2012-06-06 株式会社 日立ディスプレイズ 表示パネル
CN102016768B (zh) * 2008-02-28 2014-11-19 3M创新有限公司 具有变化的薄层电阻的触屏传感器
CN104636016B (zh) * 2008-02-28 2018-12-18 3M创新有限公司 触屏传感器
US8717332B2 (en) * 2008-07-31 2014-05-06 Gunze Limited Planar element, and touch switch
JP5174575B2 (ja) * 2008-07-31 2013-04-03 グンゼ株式会社 タッチパネル
US8269744B2 (en) * 2008-09-05 2012-09-18 Mitsubishi Electric Corporation Touch screen, touch panel and display device
US20100238133A1 (en) * 2009-03-17 2010-09-23 Wintek Corporation Capacitive touch panel
JP5230533B2 (ja) * 2009-05-29 2013-07-10 三菱電機株式会社 タッチパネルおよびそれを備えた表示装置
JP5174745B2 (ja) * 2009-06-09 2013-04-03 グンゼ株式会社 タッチスイッチ
WO2011108869A2 (ko) * 2010-03-03 2011-09-09 미래나노텍 주식회사 정전 용량 방식 터치 패널 및 그 제조방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9886154B2 (en) 2015-06-10 2018-02-06 Samsung Display Co., Ltd. Flexible display device
US10824284B2 (en) 2015-06-10 2020-11-03 Samsung Display Co., Ltd. Flexible display device
KR20170021673A (ko) * 2015-08-18 2017-02-28 미래티엔에스 주식회사 정전용량 방식의 터치스크린 패널 및 이의 감지 전극 센서

Also Published As

Publication number Publication date
CN103384870A (zh) 2013-11-06
CN103384870B (zh) 2016-06-01
WO2012111819A1 (ja) 2012-08-23
JP2012185813A (ja) 2012-09-27
WO2012111819A9 (ja) 2012-10-18
TWI567912B (zh) 2017-01-21
US20140054070A1 (en) 2014-02-27
JP5615856B2 (ja) 2014-10-29
TW201240051A (en) 2012-10-01
KR101624391B1 (ko) 2016-05-25

Similar Documents

Publication Publication Date Title
KR101624391B1 (ko) 도전 시트 및 터치 패널
KR101634424B1 (ko) 도전 시트 및 터치 패널
KR101651723B1 (ko) 도전 시트 및 터치 패널
KR101641761B1 (ko) 도전 시트 및 터치 패널
KR101570595B1 (ko) 도전 시트 및 터치 패널
KR101641760B1 (ko) 도전 시트 및 터치 패널
US9996203B2 (en) Conductive sheet and usage method of conductive sheet
US8686308B2 (en) Conductive sheet and capacitive touch panel
KR101451075B1 (ko) 도전 시트 및 터치 패널
KR101758604B1 (ko) 도전 시트, 도전 시트의 사용 방법, 및 용량식 터치 패널
KR20160031029A (ko) 도전성 필름 및 그것을 구비한 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190503

Year of fee payment: 4