KR20140050078A - 질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램 - Google Patents

질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램 Download PDF

Info

Publication number
KR20140050078A
KR20140050078A KR20147004911A KR20147004911A KR20140050078A KR 20140050078 A KR20140050078 A KR 20140050078A KR 20147004911 A KR20147004911 A KR 20147004911A KR 20147004911 A KR20147004911 A KR 20147004911A KR 20140050078 A KR20140050078 A KR 20140050078A
Authority
KR
South Korea
Prior art keywords
nitride film
frequency power
period
distribution
high frequency
Prior art date
Application number
KR20147004911A
Other languages
English (en)
Other versions
KR101968783B1 (ko
Inventor
쇼이치 무라카미
마사야스 하타시타
Original Assignee
에스피피 테크놀로지스 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스피피 테크놀로지스 컴퍼니 리미티드 filed Critical 에스피피 테크놀로지스 컴퍼니 리미티드
Publication of KR20140050078A publication Critical patent/KR20140050078A/ko
Application granted granted Critical
Publication of KR101968783B1 publication Critical patent/KR101968783B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

질화막의 굴절률 및/또는 퇴적 속도의 분포의 균일성을 소정의 수치 범위 내에 넣음과 동시에, 질화막의 응력의 제어성을 높인다.
본 발명의 하나의 질화막의 제조 장치 (100)는 챔버 (30) 내에 배치된 기판 (20) 상에 플라스마 CVD법에 따라 질화막 (70, 70a)을 형성하는 질화막의 제조 장치 (100)이다. 구체적으로는, 이 질화막의 제조 장치 (100)는 질화막 (70, 70a)의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 얻어지는 소정의 수치 범위 내에 들어간 전술한 질화막의 굴절률의 분포 및/또는 전술한 질화막의 퇴적 속도의 분포에 근거하여, 소망 (응력이 0의 경우를 포함한다)의 질화막 (70, 70a)의 압축 응력 또는 인장 응력을 얻기 위한 제1 고주파 전력이 인가되는 제1 기간과 제2 고주파 전력이 인가되는 제2 기간을 산출하는 제어부 (39)를 구비하고 있다.

Description

질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램 {Apparatus, method and program for manufacturing nitride film}
본 발명은, 질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램에 관한 것이다.
반도체를 이용한 각종 디바이스의 개발과 활용의 기세는 아직도 그 쇠약을 알 수 없으며, 향후 중요한 지위를 계속 차지할 것은 의심할 여지가 없다. 이 반도체를 이용한 디바이스 개발을 지탱하는 주요한 요소 기술의 하나가, 산화막, 질화막, 또는 산질화막 등의 이른바 박막의 형성 기술이다. 반도체 구조의 미세화가 일진 월보로 진행되어 가는 중, 막질 향상과 함께 제어성이 높은 막의 형성을 실현하는 것은, 이 요소 기술의 발전에는 빼놓을 수 없는 것이 된다.
지금까지, 많은 성막 기술이 개시되어 왔다. 예를 들면, 평행 평판형의 플라스마 CVD 장치에서, 2종류의 다른 주파수의 전력을 동시에 인가함으로써, 형성되는 절연막의 차지 업 데미지 (charge up damage)를 억제 또는 방지하는 기술이 이미 개시되어 있다 (특허 문헌 1).
JP 2002-367986 A
상술한 바와 같이, 반도체를 이용한 각종 디바이스의 개발에서는, 박막의 형성 기술로서의 막질이나 제어성의 향상이 강하게 요구된다.
반도체 구조가 해마다 미세화되어 가는 데는, 그 막질 향상과 함께, 막의 형성에 의해서 생길 수 있는 각종 응력 (스트레스라고도 함. 본 출원에서는 총칭해 「응력」이라고 함)을 적절히 제어하지 않으면, 그 디바이스의 내구성을 포함한 신뢰성 등에 많은 영향을 주게 된다. 특히, 산질화막이나 질화막 (이하, 본 출원에서는 총칭하여 「질화막」이라고 함)은, 막질로서의 유용성 때문에 광범위하게 활용되고 있지만, 한편으로는 그 막의 형성에 의해서 발생되는 응력의 제어가 매우 곤란하다는 난점이 존재한다.
예를 들면, 상술한 선행 기술에서 개시되어 있는, 평행 평판형의 플라스마 CVD 장치에서 2종류의 다른 주파수의 전력을 동시에 인가함으로써 형성되는 질화막은, 차지 업의 문제가 해결되었다고 해도, 그 질화막의 응력의 제어성이 낮다는 문제는 여전히 해결되지 않는다.
본원 발명자들은 플라스마 CVD법에 따라 형성되는 질화막에 대해서 원하는 굴절률 또는 퇴적 속도의 균일성을 얻기 위해서는, 그 질화막에 인장 응력 또는 압축 응력이 생기기 쉽다는 것을 인식하고 있었다. 그러나, 통상, 이들의 응력을 없애기 위해서 성막 조건 (예를 들면, 질화막이 형성되는 기판의 온도나 그 기판이 배치되는 챔버 내의 압력 등)을 바꾸면, 원하는 굴절률을 얻을 수 없게 된다는 문제가 생긴다. 반대로 말하면, 원하는 응력을 얻기 위한 만큼 각종 프로세스 조건의 최적화를 도모하면, 얻어진 질화막의 굴절률이나 퇴적 속도의 균일성이 원하는 수치 범위로부터 벗어나 있는 경우가 많아, 상술한 모든 물성 값이나 프로세스 특성을 얻기 위해서는, 수많은 시행 착오를 거쳐야만 했다.
본 발명은, 질화막의 물성 (굴절률) 및/또는 프로세스 특성 (퇴적 속도의 분포의 균일성)을 소정의 수치 범위 내에 포함시킴과 동시에, 질화막의 응력의 제어성을 현격히 높이는 기술을 제공함으로써, 유용성이 높은 질화막의 형성 기술의 향상에 한층 더 공헌하는 것이다.
상술한 바와 같이, 원하는 질화막을 얻는 것이 곤란한 상황 속에서, 발명자들은 수많은 성막 조건에 근거하는 질화막의 응력, 굴절률, 및 퇴적 속도의 균일성에 대한 실험과 분석을 실시한 결과, 몇 개의 흥미로운 상관성이 있는 실험 결과를 얻었다. 구체적으로는, 예를 들면, 플라스마를 형성할 때에게 주어지는, 주파수가 상대적으로 높은 고주파 전력의 경우의 질화막이 압축 응력을 갖고 있는 한편, 그 주파수가 상대적으로 낮은 경우의 질화막은 인장 응력을 갖고 있는 것이 분명해졌다. 더욱 분석을 진행시키면, 독립하여 인가되는, 상대적으로 높은 주파수의 고주파 전력 (이하, 「제1 고주파 전력」이라고도 함.)
과 상대적으로 낮은 주파수의 고주파 전력 (이하, 「제2 고주파 전력」이라고도 함.)과의 인가 시간의 비를 조정만 하면, 형성된 질화막에 대한 원하는 응력뿐만 아니라, 소망한 굴절률 및 퇴적 속도의 균일성이 확실도 높게 얻어진다는 것이 판명되었다. 본 발명은 상술한 바와 같은 착안점과 사실에 근거하여 창출되었다.
본 발명의 하나의 질화막의 제조 장치는, 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 장치이다. 보다 구체적으로는, 이 질화막의 제조 장치는, 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 얻어지는, 소정의 수치 범위 내에 포함된 전술한 질화막의 굴절률의 분포 및/또는 전술한 질화막의 퇴적 속도의 분포에 근거하여, 소망 (응력이 0의 경우를 포함한다)의 그 질화막의 압축 응력 또는 인장 응력을 얻기 위한 전술한 제1 고주파 전력이 인가되는 제1 기간과 전술한 제2 고주파 전력이 인가되는 제2 기간을 산출하는 제어부를 구비하고 있다.
이 제조 장치에 의하면, 독립하여 인가하는 상술한 제1 고주파 전력 및/또는 제2 고주파 전력을 이용하여 기판상에 질화막을 형성할 때의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포가 소정의 수치 범위 내에 포함되는 조건이 파악된 상황에서, 소망한 응력(응력이 0의 경우를 포함한다)을 얻기 위한 제1 기간과 제2 기간이 산출된다. 환언하면, 제1 고주파 전력만 또는 제2 고주파 전력만의 인가에 한정하지 않고, 제1 고주파 전력과 제2 고주파 전력이 각각 독립하여 인가되는 것으로 형성된, 말하자면 적층막인 경우라도, 원하는 응력을 얻기 위한 임의의 제1 기간과 제2 기간이 산출되었을 때에, 확실도 높게, 소정의 수치 범위의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도가 얻어진다. 또한, 부언하면, 이 제조 장치에서 제1 고주파 전력 또는 제2 고주파 전력 중 한쪽이 단독으로 인가되는 경우는, 제1 기간 또는 제2 기간이 존재하지 않게 된다.
이 때문에, 상술한 제조 장치에 의하면, 최종적으로 얻고 싶은 질화막의 응력을 설정만 하면, 그것을 위한 제1 기간과 제2 기간이 제어부에 의해서 산출될 뿐만 아니라, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포는 소정의 수치 범위 내에 포함시킬 수 있다는 특필할 만한 효과가 얻어진다.
또, 본 발명의 하나의 질화막의 제조 방법은, 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 방법이다. 보다 구체적으로는, 이 질화막의 제조 방법은, 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 소정의 수치 범위 내에 들어간 전술한 질화막의 굴절률의 분포 및/또는 전술의 질화막의 퇴적 속도의 분포를 얻는 공정과, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포에 근거하여 소망 (응력이 0의 경우를 포함한다)의 전술한 질화막의 압축 응력 또는 인장 응력을 얻기 위한 전술한 제1 고주파 전력이 인가되는 제1 기간과 전술한 제2 고주파 전력이 인가되는 제2 기간을 산출하는 공정을 포함한다.
이 제조 방법에 의하면, 독립하여 인가하는 상술한 제1 고주파 전력 및/또는 제2 고주파 전력을 이용하여 기판상에 질화막을 형성할 때의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포가 소정의 수치 범위 내에 포함되는 조건이 파악된 상황으로, 소망한 응력 (응력이 0의 경우를 포함한다)을 얻기 위한 제1 기간과 제2 기간이 산출된다. 환언하면, 제1 고주파 전력만 또는 제2 고주파 전력만의 인가에 한정되지 않고, 제1 고주파 전력과 제2 고주파 전력이 각각 독립하여 인가되는 것으로 형성된, 말하자면 적층막인 경우라도, 원하는 응력을 얻기 위한 임의의 제1 기간과 제2 기간이 산출되었을 때에, 확실도 높게, 소정의 수치 범위의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도가 얻어진다. 또한, 부언하면, 이 제조 방법에서 제1 고주파 전력 또는 제2 고주파 전력 중 한쪽이 단독으로 인가되는 경우는, 제1 기간 또는 제2 기간이 존재하지 않게 된다.
이 때문에, 상술한 제조 방법에 의하면, 최종적으로 얻고 싶은 질화막의 응력을 설정만 하면, 그것을 위한 제1 기간과 제2 기간을 산출될 뿐만 아니라, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포는 소정의 수치 범위 내에 포함된다는 특필할 만한 효과가 얻어진다.
또, 본 발명의 하나의 질화막의 제조 프로그램은, 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 프로그램이다.
보다 구체적으로는, 이 질화막의 제조 프로그램은, 컴퓨터에, 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 소정의 수치 범위 내에 포함된 전술한 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포를 취득시키는 단계와, 전술한 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포에 근거하여, 소망 (응력이 0의 경우를 포함)의 질화막의 압축 응력 또는 인장 응력을 얻기 위한 전술한 제1 고주파 전력이 인가되는 제1 기간과 전술한 제2 고주파 전력이 인가되는 제2 기간을 산출시키는 단계를 실행시키는 명령을 포함한다.
이 제조 프로그램에 의하면, 독립하여 인가하는 상술한 제1 고주파 전력 및/또는 제2 고주파 전력을 이용하여 기판상에 질화막을 형성할 때의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포가 소정의 수치 범위 내에 포함된 조건이 파악된 상황에서, 소망한 응력 (응력이 0의 경우를 포함)을 얻기 위한 제1 기간 및 제2 기간의 산출이 실행된다. 환언하면, 제1 고주파 전력만 또는 제2 고주파 전력만의 인가에 한정하지 않고, 제1 고주파 전력과 제2 고주파 전력이 각각 독립하여 인가되는 것으로 형성된, 말하자면 적층막인 경우라도, 소망한 응력을 얻기 위한 임의의 제1 기간과 제2 기간이 산출되었을 때에, 확실도 높게 소정의 수치 범위의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도를 얻을 수 있다. 또한, 부언하면, 이 제조 프로그램에서 제1 고주파 전력 또는 제2 고주파 전력 중 한쪽이 단독으로 인가되는 경우는, 제1 기간 또는 제2 기간이 존재하지 않게 된다.
이 때문에, 상술한 제조 프로그램에 의하면, 최종적으로 얻고 싶은 질화막의 응력을 설정만 하면, 이를 위한 제1 기간과 제2 기간을 산출될 뿐만 아니라, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포는 소정의 수치 범위 내에 포함시킬 수 있다는 특필할 만한 효과가 얻어진다.
또한, 본 출원에서는, 상술한 제조 프로그램에 의해 제어되는 제어부를 구비한 질화막의 제조 장치도 하나의 제조 장치의 예로서 개시된다.
그런데, 본 출원에서, 상술한 제조 장치, 제조 방법, 및 제조 프로그램에 있어서의 「인장 응력」은, 도 1에 나타낸 바와 같이, 기판 (20) 상에 있는 질화막(90a)이 형성된 상태로, 막이 수축하는 (도 1의 화살표 (91a)의) 방향의 응력을 말한다. 이 응력에 의해, 기판 (20)의 재질 등에 의해서 정도의 차이는 있지만, 기판 (20)이 화살표 (21a)의 방향으로 만곡하도록 변형하게 된다. 또한, 일반적으로는, 이 방향의 응력에 대해서 「＋」(플러스)의 수치가 주어진다. 한편, 상술한 제조 장치, 제조 방법, 및 제조 프로그램에 있어서의 「압축 응력」은, 도 2에 나타내는 바와 같이, 기판 (20) 상에 있는 질화막 (90b)이 형성된 상태에서, 막이 팽창하는 (도 2의 화살표 (91b의)) 방향의 응력을 말한다. 이 응력에 의해, 기판 (20)의 재질 등에 의해서 정도의 차이는 있지만, 기판 (20)이 화살표 (21b)의 방향으로 만곡하도록 변형하게 된다. 또한, 일반적으로는, 이 방향의 응력에 대해서 「－」(마이너스)의 수치가 주어진다.
또, 상술한 제조 장치, 제조 방법, 및 제조 프로그램에서, 「소망한 압축 응력 또는 인장 응력」에는, 응력이 0 (제로)와는 다른 값이 되는 경우도 포함된다. 질화막 단층을 고려했을 경우에서는, 상술한 응력이 생기지 않는 (즉, 「0 (제로)」(이)가 된다) 것이 바람직하지만, 다른 막 (예를 들면, 어느 응력이 이미 생기고 있는 산화막)과의 적층막이 형성될 때에, 그 적층막 전체적으로 응력을 일으키지 않는 것이 요구되는 경우가 있다. 그러한 경우에서는, 형성하는 질화막단층에 대해서 오히려 인장 응력 또는 압축 응력을 주는 것도 현실적으로 채용될 수 있기 때문이다.
본 발명의 하나의 질화막의 제조 장치에 의하면, 최종적으로 얻고 싶은 질화막의 응력을 설정만 하면, 그것을 위한 제1 기간과 제2 기간이 제어부에 의해서 산출될 뿐만 아니라, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포는 소정의 수치 범위 내에 포함시킬 수 있다는 특필할 만한 효과가 얻어진다. 또, 본 발명의 하나의 질화막의 제조 방법, 또는 본 발명의 하나의 질화막의 제조 프로그램에 의하면, 최종적으로 얻고 싶은 질화막의 응력을 설정만 하면, 그것을 위한 제1 기간과 제2 기간을 산출될 뿐만 아니라, 그 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도의 분포는 소정의 수치 범위 내에 포함시킬 수 있다는 특필할 만한 효과가 얻어진다.
도 1은 본 출원에 있어서의 인장 응력의 정의를 나타내는 개념도이다.
도 2는 본 출원에 있어서의 압축 응력의 정의를 나타내는 개념도이다.
도 3은 본 발명의 하나의 실시 형태에 있어서의 질화막의 제조 장치의 구성을 나타내는 일부 단면도이다.
도 4는 본 발명의 하나의 실시 형태에 있어서의 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 인가 전력의 변화에 대한 질화 실리콘막의 응력의 변화를 나타내는 그래프이다.
도 5는 본 발명의 하나의 실시 형태에 있어서의 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 챔버 내 압력의 변화에 대한 질화 실리콘막의 응력의 변화를 나타내는 그래프이다.
도 6은 본 발명의 하나의 실시 형태에 있어서의 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 챔버 내에 도입하는 2종류의 반응성 가스(실란 (SiH4) 가스와 암모니아 (NH3) 가스)의 유량비를 1：1로 했을 때의 총 유량의 변화에 대한 질화 실리콘막의 응력의 변화를 나타내는 그래프이다.
도 7은 본 발명의 하나의 실시 형태에 있어서의 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 챔버 내에 도입하는 비반응성 가스(질소 (N2) 가스)의 유량의 변화에 대한 질화 실리콘막의 응력의 변화를 나타내는 그래프이다.
도 8은 본 발명의 하나의 실시 형태에 있어서의 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 기판 온도의 변화에 대한 질화 실리콘막의 응력의 변화를 나타내는 그래프이다.
도 9는 본 발명의 하나의 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의 응력의 변화를 나타내는 그래프이다.
도 10은 본 발명의 하나의 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 퇴적 속도와 면내 균일성 (환언하면, 면내 불균일성)의 변화를 나타내는 그래프이다.
도 11은 본 발명의 하나의 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 굴절률의 변화를 나타내는 그래프이다.
도 12는 본 발명의 하나의 실시 형태에 있어서의 질화막의 제조 순서도이다.
도 13은 본 발명의 다른 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의 응력의 변화를 나타내는 그래프이다.
도 14는 본 발명의 다른 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 퇴적 속도와 면내 균일성 (환언하면, 면내 불균일성)의 변화를 나타내는 그래프이다.
도 15는 본 발명의 다른 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 굴절률의 변화를 나타내는 그래프이다.
이어서, 본 발명의 실시 형태를, 첨부하는 도면에 근거하여 상세하게 말한다. 또한, 이 설명 시에, 모든 도면에 걸쳐, 공통되는 부분에는 공통되는 참조 부호를 붙인다. 또, 도면 중, 본 실시 형태의 요소는 반드시 스케일 대로에 나타내지 않았다. 또, 이하의 각종 가스의 유량은, 표준 상태의 유량을 나타낸다.
＜제1 실시 형태＞
도 3은, 본 실시 형태의 질화막 (구체적으로는, 질화 실리콘막 (SiN))의 제조 장치 (100)의 구성을 나타내는 일부 단면도이다. 본 도면은 개략도이기 때문에, 공지의 가스 공급 기구의 일부나 배기 기구의 일부를 포함한 주변장치는 생략되어 있다.
도 3에 나타낸 바와 같이, 본 실시 형태의 질화막의 제조 장치 (100)는, 평행 평판형의 플라스마 CVD 장치이며, 크게 분류하면, 챔버 (30)와 복수의 가스 봄베 (bombe; 32a, 32b, 32c)와 컴퓨터 (60)에 접속하는 제어부 (39)를 구비하고 있다. 또, 공지의 반송 기구 (미도시)에 의해서 반송된 기판 (본 실시 형태에서는, 실리콘 기판)(20)은, 챔버 (30)의 중앙 부근에 설치된 스테이지 (31)에 올려진다. 기판 (20) 및 챔버 (30) 내는, 챔버 (30)의 외벽에 구비된 히터 (34a, 34b)에 의해 가열된다. 또, 챔버 (30)에는, 실란 (SiH4) 가스의 가스 봄베 (32a)가 가스 유량 조정기 (33a)를 통해 접속되고 있으며, 암모니아 (NH3) 가스의 가스 봄베 (32b)가 가스 유량 조정기 (33b)를 통해 접속되고 있고, 또한 질소 (N2) 가스의 가스 봄베 (32c)가 가스 유량 조정기 (33c)를 통해 접속되어 있다. 또, 본 실시 형태에서는, 질화 실리콘막 (SiN막)을 형성하기 위한 예를 나타내기 때문에, 산소 (O2) 가스의 가스 봄베를 도시하고 있지 않지만, 예를 들면, 산질화 실리콘막 (SiON막)을 형성하기 위해서, 상기 각 봄베에 더하여 아산화 질소 (N2O) 가스의 가스 봄베가 챔버 (30)에 접속되는 것은, 다르게 채용할 수 있는 한 종류이다.
실란 (SiH4) 가스의 가스 봄베 (32a), 암모니아 (NH3) 가스의 가스 봄베 (32b) 및 질소 (N2) 가스의 가스 봄베 (32c)로부터 이송된 가스는, 최종적으로는 동일한 경로를 지나 챔버 (30)에 도달한다. 또한, 본 실시 형태에서 실란 (SiH4) 가스 및 암모니아 (NH3) 가스는, 이른바 반응성 가스이며, 질소 (N2) 가스는 비반응성 가스이다. 여기서, 본 출원에 있어서의 분류로서는, 질소 (N2) 가스는 「비반응성 가스」에 속하지만, 그 일부가 반응에 기여할 가능성은 부정하지 않는다. 즉, 질소 (N2) 가스는, 대표적으로는, 반응성 가스의 희석이나, 챔버 (30) 내에 도입하는 가스의 전체적으로의 적절한 유량을 유지하기 위해서 이용되지만, 그 일부가 반응에 기여할 가능성도 존재한다. 또한, 다른 비반응성 가스에는, 아르곤 (Ar)이 포함된다.
또한, 본 실시 형태의 질화막의 제조 장치 (100)는, 상대적으로 높은 주파수 (본 실시 형태에서는, 13.56 MHz)의 고주파 전력을 인가하는 제1 고주파 전원 (36a)과, 상대적으로 낮은 주파수 (본 실시 형태에서는, 380 kHz)의 고주파 전력을 인가하는 제2 고주파 전원 (36b)과, 이들 한쪽을 선택하여 인가하기 위한 스위치 (40)를 구비하고 있다. 제1 고주파 전원 (36a) 또는 제2 고주파 전원 (36b)은 샤워 헤드 가스 도입부 (35)에 고주파 전력을 인가함으로써, 샤워 헤드 도입부 (35)에서부터 토출한 상술한 가스를 플라스마화한다. 그 결과, 생성된 플라스마가, 스테이지 (31) 상의 기판 (20)에 도달하는 것에 의해서, 기판 (20) 상에 질화 실리콘막 (70)이 형성된다.
또한, 샤워 헤드 가스 도입부 (35)는 링 형태의 시일재 (S)에 의해서 챔버 (30)와는 전기적으로 절연되어 있다. 또, 스테이지 (31)도 링 형태의 시일재 (S)에 의해서 챔버 (30)와는 전기적으로 절연되어 있다. 또, 이 챔버 (30) 내를 감압하고, 또한, 프로세스 후에 생성되는 가스를 배기하기 위하여, 챔버 (30)에는 진공 펌프(37)가 배기 유량 조정기 (38)를 통해 접속되어 있다. 또한,이 챔버 (30)으로부터의 배기 유량은 배기 유량 조정기 (38)에 의해 변경된다. 상술한 제1 고주파 전원 (36a), 제2 고주파 전원 (36b), 스위치 (40), 가스 유량 조정기 (33a, 33b), 액체 유량 조정기 (33c), 히터 (34a, 34b), 및 배기 유량 조정기 (38)는 제어부 (39)에 의해 제어된다.
[실시예(예비적 실험)]
이어서, 챔버 (30)에 있어서의 질화막의 형성 프로세스에 대해 설명한다. 본 실시 형태에서는, 챔버 (30) 내의 기판 (20) 상에 질화 실리콘막 (70)이 형성된다. 구체적인 프로세스의 일례를 나타내면, 챔버 (30) 내의 압력이 50∼200Pa가 될 때까지, 실란 (SiH4) 가스가 5∼50sccm, 및 암모니아 (NH3) 가스가 5∼50sccm 공급된다. 또, 본 실시 형태에서는, 전술한 2 종류 가스에 더하여 질소 (N2) 가스가 500∼2000sccm 공급된다.
이어서, 스테이지 (31)의 온도가 150℃∼350℃이 될 때까지 히터 (34)가 가열된다. 여기서, 기판 (20)의 온도를 안정화 시키기 위해, 60초 이상 대기한다.
그 후, 샤워 헤드 가스 도입부 (35)에는, 제1 고주파 전원 (36a) 또는 제2 고주파 전원 (36b)에 의해, 30W∼400W의 제1 고주파 전력 및/또는 30W∼400W의 제2 고주파 전력이 인가된다. 본 실시 형태에서는, 상기의 플라스마 조건에 의한 산화막형성 프로세스가, 약 10∼약 100분간 실시된다. 상기 프로세스 조건이 채용되면, 기판 (20) 상에, 약 0.1∼ 약 1㎛의 두께를 갖는 질화 실리콘막 (70)이 형성된다.
도 4는, 본 실시 형태에서 상술한 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 인가 전력의 변화에 대한 질화 실리콘막 (70)의 응력의 변화를 나타내는 그래프이다. 또한, 이 때의 실란 (SiH4) 가스의 유량은 5 sccm이며, 암모니아 (NH3) 가스의 유량은 5sccm이었다. 또, 이때의 질소 (N2) 가스의 유량은, 2000sccm이며, 챔버 내 압력은 50Pa이었다. 또, 기판 온도는 250℃이었다.
도 4에 나타낸 바와 같이, 대단히 흥미로운 것으로, 질화 실리콘막 (70)의 응력은, 상술의 제1 고주파 전력만이 인가되었을 경우와 상술한 제2 고주파 전력만이 인가되었을 경우에서는, 조사된 범위의 전부에 걸쳐 서로 역방향의 응력이 생기는 것이 분명해졌다.
또, 도 5는, 본 실시 형태에서 상술한 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 챔버 내 압력의 변화에 대한 질화 실리콘막 (70)의 응력의 변화를 나타낸 그래프이다. 또한 이 때의 실란 (SiH4) 가스의 유량은 5 sccm이며, 암모니아 (NH3) 가스의 유량은 5 sccm였다. 또, 이 때의 질소 (N2) 가스의 유량은, 2000sccm이며, 기판 온도는 250℃이었다.
도 5에 나타낸 바와 같이, 질화 실리콘막 (70)의 응력은, 상술한 제1 고주파 전력만이 인가되었을 경우와 상술한 제2 고주파 전력만이 인가되었을 경우에서는, 적어도 압력이 100Pa 이하의 범위에 대해 서로 역방향의 응력이 생기는 것이 분명해졌다. 또, 100Pa를 넘는 범위에서도, 이들 응력에는 (비록 같은 방향의 응력이어도) 큰 차이가 생기고 있다는 것이 확인되었다.
또, 도 6은 본 실시 형태에 대해 상술한 제1 고주파 전력만이 인가되었을 경우의, 챔버 내에 도입하는 2종류의 반응성 가스 (실란 (SiH4) 가스와 암모니아 (NH3) 가스)의 유량비를 1：1로 했을 때의 총 유량의 변화에 대한 질화 실리콘막 (70)의 응력의 변화를 나타낸 그래프이다. 또한, 이 때의 질소 (N2) 가스의 유량은, 2000 sccm이며, 챔버 내 압력은 50Pa였다. 또, 기판 온도는 250℃이었다.
도 6에 나타낸 바와 같이, 질화 실리콘막 (70)의 응력은, 상술한 제1 고주파 전력만이 인가되었을 경우와 상술의 제2 고주파 전력만이 인가되었을 경우에서는, 적어도 총 유량이 40sccm 이하의 범위에서 서로 역방향의 응력이 생기는 것이 분명해졌다. 또, 40sccm를 넘는 범위에서도, 이들 응력에는 (비록 같은 방향의 응력이어도) 큰 차이가 생기고 있다는 것이 확인되었다.
또, 도 7은, 본 실시 형태에 대해 상술한 제1 고주파 전력만이 인가되었을 경우의, 챔버 내에 도입하는 비반응성 가스(질소 (N2) 가스)의 유량의 변화에 대한 질화 실리콘막 (70)의 응력의 변화를 나타낸 그래프이다. 또한, 이 때의 실란 (SiH4) 가스의 유량은 5sccm이며, 암모니아 (NH3) 가스의 유량은 5sccm이였다. 또, 이 때의 챔버 내 압력은 50 Pa이며, 기판 온도는 250℃이었다.
도 7에 나타낸 바와 같이, 질화 실리콘막 (70)의 응력은, 상술한 제1 고주파 전력만이 인가되었을 경우와 상술한 제2 고주파 전력만이 인가되었을 경우에서는, 조사된 범위의 전부에 걸쳐 서로 역방향의 응력이 생기는 것이 분명해졌다.
또, 도 8은, 본 실시 형태에서 상술한 제1 고주파 전력만 및 제2 고주파 전력만이 인가되었을 경우의, 기판 온도의 변화에 대한 질화 실리콘막 (70)의 응력의 변화를 나타내는 그래프이다. 또한, 이 때의 실란 (SiH4) 가스의 유량은 5 sccm이며, 암모니아 (NH3) 가스의 유량은 5sccm였다. 또, 이 때의 질소 (N2) 가스의 유량은, 2000sccm이며, 챔버 내 압력은 50Pa였다.
도 8에 나타낸 바와 같이, 질화 실리콘막 (70)의 응력은, 상술한 제1 고주파 전력만이 인가되었을 경우와 상술한 제2 고주파 전력만이 인가되었을 경우에서는, 적어도 기판 온도가 300℃ 이하의 범위에서 서로 역방향의 응력이 생기는 것이 확인되었다. 또, 300℃를 넘는 범위에서도, 이들 응력에는 (비록 같은 방향의 응력이어도) 큰 차이가 생기고 있다는 것이 확인되었다.
또한, 본 실시 형태에서는, 상술한 제1 고주파 전력만이 인가되었을 경우의 질화 실리콘막 (70)의 굴절률은 약 1.8∼ 약 2.2였다. 또, 그 막의 퇴적 속도의 평균값은 약 10∼ 약 50nm/min.이며, 그 막의 퇴적 속도의 불균일성은, ±1∼±10%이었다. 또한, 상술한 제2 고주파 전력만이 인가되었을 경우의 질화 실리콘막 (70)의 굴절률은 약 1.7∼ 약 2였다. 또, 그 막의 퇴적 속도의 평균값은 약 10∼ 약 50 nm/min.이며, 그 막의 퇴적 속도의 불균일성은, ±5% 이하, 보다 구체적으로는, ±1% 이상 ±5% 이하였다.
[실시예 1]
이어서, 상술한 각종 흥미로운 결과를 근거로 하여 발명자들은, 본 실시 형태의 질화막의 제조 장치 (100)를 이용하여, 기판 (20)상에, 제1 고주파 전력만을 인가하는 것에 의해서 형성되는 질화 실리콘막과 제2 고주파 전력만을 인가하는 것에 의해서 형성되는 질화 실리콘막을, 말하자면 적층함으로써, 질화 실리콘막 (70a)을 제조하였다. 이때에, 발명자들은, 전술한 각각의 고주파 전력의 처리 시간의 비를 바꾸었을 때의, 질화막의 응력, 질화막의 굴절률, 및 질화막의 퇴적 속도의 의존성을 조사하였다. 이하, 제1 고주파 전력이 인가되는 기간을 「제1 기간」이라고 하고, 제2 고주파 전력이 인가되는 기간을 「제2 기간」이라고 한다.
도 9는, 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의 응력의 변화를 나타낸 그래프이다. 도 9에 나타낸 바와 같이, 제2 기간의 비율이 증가함에 따라, 거의 직선 형태로 응력이 인장 응력(＋)에서 압축 응력(－)으로 변화하는 것이 분명해졌다. 이것은, 제1 기간과 제2 기간과의 비율을 변동시키는 것으로, 제1 고주파 전력만을 인가하는 경우에 얻어지는 응력의 수치와 제2 고주파 전력만을 인가하는 경우에 얻어지는 응력의 수치와의 사이에 있어서의, 임의의 원하는 응력을 얻는 것이 가능한 것을 나타내고 있다.
그런데, 제1 기간과 제2 기간과의 비율과 질화 실리콘막 (70a)의 물성과의 상관성에 대해 조사를 진행시키면, 더욱 흥미로운 발견이 얻어졌다. 구체적으로는, 이하와 같다.
도 10은, 본 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 평균 퇴적 속도와 면내 불균일성 (환언하면, 퇴적 속도의 불균형)의 변화를 나타낸다. 또, 도 11은, 본 실시 형태에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 질화 실리콘막 (70a)의 굴절률의 변화를 나타낸 그래프이다.
도 10 및 도 11에 나타낸 바와 같이, 퇴적 속도, 면내 불균일성, 및 굴절률은, 모두 제1 기간과 제2 기간과의 비율에 의존하지 않고, 거의 일정한 값을 나타낸다는 것이 확인되었다. 따라서, 도 10 및 도 11에 나타내는 결과에 도 9의 결과를 합치면, 원하는 응력을 얻기 위해서 임의의 제1 기간과 제2 기간을 이끌어낸다고 해도, 소정의 수치 범위의 질화막의 굴절률의 분포 및/또는 그 질화막의 퇴적 속도를 얻을 수 있게 된다.
전술한 바와 같은 성과를 얻음으로써, 본 실시 형태의 질화막의 제조 장치 (100)의 제어부 (39)는, 독립하여 인가하는 제1 고주파 전력 및/또는 제2 고주파 전력을 이용하여 얻어지는, 소정의 수치 범위 내에 포함된 질화 실리콘막 (70a)의 굴절률의 분포 및/또는 질화 실리콘막 (70a)의 퇴적 속도의 분포 (보다 상세하게는, 퇴적 속도의 기판면내의 분포)에 근거하여, 소망 (응력이 0의 경우를 포함한다)의 질화 실리콘막 (70a)의 압축 응력 또는 인장 응력을 얻기 위한 제1 기간과 제2 기간을 산출하는 기능을 구비한다. 보다 구체적으로는, 예를 들면, 상술한 각종 예비적 실험의 여러 가지 데이터에 근거하여 얻어진 도 9 내지도 11에 상당하는 데이터를 기억한 제어부 (39)는 질화막의 제조 프로세스에 대해 요구되는 막의 응력의 값이 주어지면, 최종적으로 형성되는 질화막의 응력이 그 소망한 응력이 되도록 제1 기간과 제2 기간을 산출한다. 그리고, 본 실시 형태에서는, 제어부 (39)는 상술한 바와 같이, 제1 고주파 전원 (36a), 제2 고주파 전원 (36b), 스위치 (40), 및/또는 가스 유량 조정기 (33a, 33b) 등을 제어함으로써, 기판 (20)상에 소망한 응력을 가짐과 동시에, 원하는 범위내의 굴절률 및/또는 퇴적 속도가 되는 질화 실리콘막 (70a)을 제조하게 된다.
그런데, 이미 상술한 바와 같이, 제어부 (39)는 컴퓨터 (60)에 접속되어 있다. 이 컴퓨터 (60)는 상술한 각 프로세스를 실행하기 위한 질화막의 제조 프로그램에 의해, 상술의 각 프로세스를 감시하고, 또는 통합적으로 제어한다. 또, 특별히 언급할 것도 없이, 제어부 (39)는, 상술한 제1 기간 및 제2 기간의 산출하기 위한 기록부 및 연산부 (미도시)를 구비하고 있다. 이하에, 구체적인 제조 순서도를 나타내면서, 질화막의 제조 프로그램을 설명한다. 또한, 본 실시 형태에서는, 상술한 제조 프로그램이 컴퓨터 (60)내의 하드 디스크 드라이브, 또는 컴퓨터 (60)에 설치된 광디스크 드라이브 등에 삽입되는 광디스크 등의 공지의 기록 매체에 저장되어 있지만, 이 제조 프로그램의 저장처는 이것으로 한정되지 않는다. 예를 들면, 이 제조 프로그램의 일부 또는 전부는, 본 실시 형태에 있어서의 제어부 (39)내에 저장되어 있어도 된다. 또, 이 제조 프로그램은, 근거리 통신망이나 인터넷 회선 등의 공지의 기술을 통해 상술한 각 프로세스를 감시하고, 또는 제어할 수도 있다. 또, 제어부 (39) 대신에, 컴퓨터 (60)가 상술한 제1 기간 및 제2 기간의 산출하기 위한 기록부 및 연산부 (미도시)를 구비하고 있는 형태도, 채용할 수 있는 다른 한 종류이다.
우선, 본 실시 형태에 대한 질화막의 제조 프로그램을 설명한다. 도 12는, 본 실시 형태에 있어서의 질화막의 제조 순서도이다.
도 12에 나타낸 바와 같이, 우선, 단계(S101)에서, 기판 (20)이 챔버 (20) 내에 도입된다. 그 후, 플라스마 CVD 장치에 대해 일반적으로 실시되고 있는 프로세스, 예를 들면, 소정의 압력이 될 때까지의 배기, 및 스테이지 (31)의 가열 및 대기 등을 한다. 이어서, 단계(S102)에서, 최종적으로 얻고 싶은 질화막의 응력의 값이 입력된다. 그러면, 본 실시 형태에서는, 단계(S103)에서, 상술한 각종 예비적 실험의 여러 가지 데이터에 근거하여 얻어진 도 9 내지 도 11에 상당하는 데이터를 기억한 제어부 (39)가, 단계(S102)에서 요구된 응력의 값이 되도록 제1 기간과 제2 기간을 산출한다.
그 후, 단계(S104)에서, 제어부 (39)에 의해서 산출된, 환언하면 설정된 제1 기간과 제2 기간에 근거하여 제어부 (39)가 제1 고주파 전원 (36a), 제2 고주파 전원 (36b), 스위치 (40), 및/또는 가스 유량 조정기 (33a, 33b) 등을 제어함으로써, 기판 (20) 상에 질화막을 형성한다. 여기서, 예를 들면, 제1 기간과 제2 기간을 1회씩 실행하는 것 만으로는 형성할 수 없을 정도의 두꺼운 막 두께를 얻고 싶은 경우에는, 전술한 제1 기간과 제2 기간이 여러 차례 반복하여 얻는다.
마지막으로, 단계(S105)에서, 프로세스의 종료 후에 기판 (20)이 챔버 (30)로부터 꺼내진다. 상술한 바와 같이, 단계(S101) 내지 단계(S106)이 실행되는 것으로, 소망한 응력을 가짐과 동시에, 소망한 범위내의 굴절률 및/또는 퇴적 속도가 되는 질화막이 얻어진다.
＜그 외의 실시 형태＞
그런데, 상술한 실시 형태에서는, 주로 질화 실리콘막의 제조 장치 및 그 제조 방법, 및 그 제조 프로그램에 대해 설명했지만, 상술의 실시 형태는, 산질화막 (예를 들면, 산질화 실리콘막)에 대해서도 적용할 수 있다. 산질화막도, 협의의 질화막과 동일하게, 형성된 막에 대해서 압축 응력이나 인장 응력이 생기는 경우가 일반적이고, 그 응력의 제어를 실시하면서, 굴절률이나 퇴적 속도의 분포를 제어하는 것은 매우 곤란하다. 그러나, 상술한 실시 형태를 산질화막에 적용함으로써, 상술한 실시 형태의 효과와 동등, 또는 적어도 일부의 효과를 가질 수 있다.
예를 들면, 도 13은, 도 9에 상당하는, 산질화 실리콘막에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의 응력의 변화를 나타낸 그래프이다. 도 13에 나타낸 바와 같이, 산질화 실리콘막을 제조하는 경우라도, 횡축이 0%에서 100%에 이르기까지, 거의 오른쪽으로 감소하는 응력이 하강하고 있다는 것을 확인할 수 있다.
또, 도 14는, 도 10에 상당하는, 산질화 실리콘막에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 평균 퇴적 속도와 면내 불균일성 (환언하면, 퇴적 속도의 불균형)의 변화를 나타낸다. 또, 도 15는, 도 11에 상당하는, 산질화 실리콘막에 있어서의 제1 기간과 제2 기간과의 비율을 변동시켰을 경우의, 산질화 실리콘막의 굴절률의 변화를 나타낸 그래프이다.
도 13 내지도 15에 나타낸 바와 같이, 질화 실리콘막과 동일하게, 산질화 실리콘막의 응력의 제어를 실시하면서, 산질화 실리콘막의 굴절률이나 퇴적 속도의 분포를 제어하는 것은 가능하다. 따라서, 상술한 바와 같이, 산질화 실리콘막에서도, 상술한 실시 형태를 적용할 수 있다.
또한, 상술한 실시예 1에서는, 제1 고주파 전력만을 인가함으로써 형성되는 질화 실리콘막과 제2 고주파 전력만을 인가함으로써 형성되는 질화 실리콘막을, 1층씩 적층한 질화 실리콘막 (70a)을 채용했지만, 본 실시예의 질화 실리콘막 (70a)은 이것으로 한정되지 않는다. 이미 상술한 바와 같이, 예를 들면, 제1 고주파 전력만을 인가하는 제1 기간과 제2 고주파 전력만을 인가하는 제2 기간이 여러 차례씩 교대로 설치되는 것도 다른 채용할 수 있는 한 종류이다.
제1 기간과 제2 기간이 여러 차례 반복해지는 것으로, 최종적으로 형성되는 질화 실리콘막의 물성에 대해 전체적으로의 균질화를 도모할 수 있기 때문에, 이들 형태는 오히려 바람직하다고 말할 수 있다. 또한, 비교적 짧은 시간으로서의 제1 기간과 제2 기간이 여러 차례씩 교대로 설치됨으로써 박막을 여러 번 적층함으로써, 예를 들면, 그 후에 에칭 처리를 가할 때에, 에칭 속도 등의 일정성을 얻기 쉽다는 효과도 가질 수 있다.
또한, 상술한 각 실시 형태에서는, 제어부 (39)가 배기 유량 조정기 (38) 등에 직접 접속되어 있었지만, 상술한 각 실시 형태의 모양은 이들 구성으로 한정되지 않는다. 예를 들면, 제어부 (39)가, 근거리 통신망이나 인터넷 회선 등의 공지의 기술을 통해, 말하자면 간접적으로, 배기 유량 조정기 (38) 등과 접속되어 있는 형태도 상술한 각 실시 형태의 다른 채용할 수 있는 한 종류에 포함될 수 있다. 또, 본 출원에 있어서의 「제어부」는, 제어부 (39) 중, 제1 기간과 제2 기간을 산출하는 연산 기능을, 제어부 (39)와는 별개의 연산부에 발휘시키는 형태도 포함한다. 그리고, 그 연산부를 질화막의 제조 장치 (100)에 상술과 같이 직접적 또는 간접적으로 접속하는 형태도, 다른 채용될 수 있는 한 종류이다. 또, 상술한 각 실시 형태에서는, 제1 기간과 제2 기간이, 대표적으로는 제어부 (39)에 의해서 산출되고 있지만, 그 산출 주체도 한정되지 않는다. 예를 들면, 상술의 예비적 실험에 근거하여 질화 실리콘막의 제조 장치 (100)의 관리자나 작업자 등이 산출한 제1 기간과 제2 기간을, 제어부 (39) 또는 컴퓨터 (60)에 입력하여 기억시킴으로써 질화 실리콘막을 제조하는 형태도, 상술의 제조 공정에 포함될 수 있다.
또한, 플라스마 생성 수단으로서 상술한 실시 형태에서는 평행 평판형 (CCP；Capacitive－Coupled Plasma)를 이용했지만, 본 발명은 이것으로 한정되지 않는다. 다른 고밀도 플라스마, 예를 들면, ICP (Inductively－Coupled Plasma)나 ECR (Electron－Cyclotron Resonance Plasma)를 이용하여도 본 발명의 효과를 얻을 수 있다.
또한, 상술한 각 실시 형태의 개시는, 이들 실시 형태의 설명을 위해서 기재한 것이며, 본 발명을 한정하기 위해서 기재한 것은 아니다. 또한, 각 실시 형태의 다른 편성을 포함한 본 발명의 범위 내에 존재하는 변형예도 또, 특허 청구의 범위에 포함되는 것이다.
20; 기판 31; 스테이지
32a, 32b, 32c; 가스 봄베 33a, 33b, 33c; 가스 유량 조정기
30; 챔버 36a; 제1 고주파 전원
36b; 제2 고주파 전원 37; 진공 펌프
38; 배기 유량 조정기 39; 제어부
34a, 34b; 히터 35; 샤워 헤드 가스 도입부
40; 스위치 70, 70a, 90a, 90b; 질화막
100; 질화막의 제조 장치

Claims (10)

  1. 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 장치에 있어서,
    상기 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 얻어지는, 소정의 수치 범위 내에 수습된 전기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포에 근거하여, 소망 (응력이 0의 경우를 포함한다)의 상기 질화막의 압축 응력 또는 인장 응력을 얻기 위한 상기 제 1 고주파 전력이 인가되는 제1 기간과 상기 제 2 고주파 전력이 인가되는 제2 기간을 산출하는 제어부를 구비한 질화막의 제조 장치.
  2. 청구항 1에 있어서,
    상기 제어부는 상기 제1 기간과 전기 제2 기간을 교대로 인가하는, 제조 장치.
  3. 청구항 1 또는 2에 있어서,
    상기 소정의 수치 범위는, 상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포의 불균일성이, ±5% 이하가 되는 범위인 질화막의 제조 장치.
  4. 청구항 1 또는 2에 있어서,
    상기 소정의 수치 범위 내에 수습된 상기 질화막의 굴절률 및/또는 상기 질화막의 퇴적 속도의 분포는, 상기 기판의 온도, 상기 챔버 내의 압력, 상기 챔버 내에 도입되는 반응성 가스의 유량, 및 상기 챔버 내에 도입되는 비반응성 가스의 유량의 군으로부터 선택되는 적어도 1개의 값을 변동시키는 것으로 얻어지는 질화막의 제조 장치.
  5. 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 방법에 있어서,
    상기 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 소정의 수치 범위 내에 수습된 상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포를 얻는 공정과, 상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포에 근거하고, 소망 (응력이 0의 경우를 포함한다)의 상기 질화막의 압축 응력 또는 인장 응력을 얻기 위한 상기 제1 고주파 전력이 인가되는 제1 기간과 상기 제2 고주파 전력이 인가되는 제2 기간을 산출하는 공정을 포함한 질화막의 제조 방법.
  6. 청구항 5에 있어서,
    상기 제1 기간과 상기 제2 기간이 교대로 설치되는 질화막의 제조 방법.
  7. 청구항 5 또는 6에 있어서,
    상기 소정의 수치 범위는, 상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포의 불균일성이,±5% 이하가 되는 범위인 질화막의 제조 방법.
  8. 챔버 내에 배치된 기판상에 플라스마 CVD법에 따라 질화막을 형성하는 질화막의 제조 프로그램에 있어서,
    컴퓨터에, 상기 질화막의 형성을 위해서 독립하여 인가하는 상대적으로 높은 주파수의 제1 고주파 전력 및/또는 상대적으로 낮은 주파수의 제2 고주파 전력을 이용하여 소정의 수치 범위 내에 수습된 상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포를 취득시키는 단계와,
    상기 질화막의 굴절률의 분포 및/또는 상기 질화막의 퇴적 속도의 분포에 근거하고, 소망 (응력이 0의 경우를 포함한다)의 상기 질화막의 압축 응력 또는 인장 응력을 얻기 위한 상기 제1 고주파 전력이 인가되는 제1 기간과 상기 제2 고주파 전력이 인가되는 제2 기간을 산출시키는 단계를 실행시키는 명령을 포함한, 질화막의 제조 프로그램.
  9. 청구항 8에 기재된 질화막의 제조 프로그램을 기록한 기록 매체.
  10. 청구항 8 또는 청구항 9에 기재된 질화막의 제조 프로그램에 의해 제어되는 제어부를 구비한 질화막의 제조 장치.
KR1020147004911A 2011-08-11 2012-05-22 질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램 KR101968783B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-175566 2011-08-11
JP2011175566A JP5922352B2 (ja) 2011-08-11 2011-08-11 窒化膜の製造装置及びその製造方法、並びにその製造プログラム
PCT/JP2012/063026 WO2013021705A1 (ja) 2011-08-11 2012-05-22 窒化膜の製造装置及びその製造方法、並びにその製造プログラム

Publications (2)

Publication Number Publication Date
KR20140050078A true KR20140050078A (ko) 2014-04-28
KR101968783B1 KR101968783B1 (ko) 2019-04-12

Family

ID=47668229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147004911A KR101968783B1 (ko) 2011-08-11 2012-05-22 질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램

Country Status (7)

Country Link
US (1) US9117660B2 (ko)
EP (1) EP2743970B1 (ko)
JP (1) JP5922352B2 (ko)
KR (1) KR101968783B1 (ko)
CN (1) CN103748668B (ko)
TW (1) TWI537414B (ko)
WO (1) WO2013021705A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6092820B2 (ja) * 2014-07-18 2017-03-08 三井造船株式会社 成膜装置及び成膜方法
JP6236709B2 (ja) * 2014-10-14 2017-11-29 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜
KR102080114B1 (ko) * 2015-09-21 2020-02-24 주식회사 원익아이피에스 질화막의 제조방법
WO2017154202A1 (ja) * 2016-03-11 2017-09-14 大陽日酸株式会社 シリコン窒化膜の製造方法及びシリコン窒化膜
CN108389780B (zh) * 2018-02-26 2019-04-30 清华大学 氮化硅薄膜及其制备方法
JP7076490B2 (ja) * 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151637A (ja) * 1989-11-09 1991-06-27 Kowa Kurieitaa:Kk 半導体装置の製造方法及びプラズマｃｖｄ装置
JPH04297033A (ja) * 1990-05-28 1992-10-21 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
JPH08225946A (ja) * 1995-02-23 1996-09-03 Sanyo Electric Co Ltd 薄膜形成装置及び薄膜形成方法
JP2002367986A (ja) 2001-06-04 2002-12-20 Hitachi Ltd 半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60215765A (ja) * 1984-04-10 1985-10-29 Sony Corp 薄膜の形成方法
JPH02162788A (ja) * 1988-12-15 1990-06-22 Fujitsu Ltd 光半導体装置の保護膜形成方法
JPH0562971A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
US5286297A (en) * 1992-06-24 1994-02-15 Texas Instruments Incorporated Multi-electrode plasma processing apparatus
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5879574A (en) * 1996-11-13 1999-03-09 Applied Materials, Inc. Systems and methods for detecting end of chamber clean in a thermal (non-plasma) process
US6857387B1 (en) * 2000-05-03 2005-02-22 Applied Materials, Inc. Multiple frequency plasma chamber with grounding capacitor at cathode
US6506289B2 (en) * 2000-08-07 2003-01-14 Symmorphix, Inc. Planar optical devices and methods for their manufacture
JP2002270879A (ja) * 2001-03-14 2002-09-20 Mitsubishi Electric Corp 半導体装置
US6844612B1 (en) * 2002-03-12 2005-01-18 Novellus Systems, Inc. Low dielectric constant fluorine-doped silica glass film for use in integrated circuit chips and method of forming the same
US20030175142A1 (en) * 2002-03-16 2003-09-18 Vassiliki Milonopoulou Rare-earth pre-alloyed PVD targets for dielectric planar applications
DE10223954A1 (de) * 2002-05-29 2003-12-11 Infineon Technologies Ag Plasmaangeregtes chemisches Gasphasenabscheide-Verfahren zum Abscheiden von Siliziumnitrid oder Siliziumoxinitrid, Verfahren zum Herstellen einer Schicht-Anordnung und Schicht-Anordnung
US20050103264A1 (en) * 2003-11-13 2005-05-19 Frank Jansen Atomic layer deposition process and apparatus
US20060260545A1 (en) * 2005-05-17 2006-11-23 Kartik Ramaswamy Low temperature absorption layer deposition and high speed optical annealing system
US7109098B1 (en) * 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7247582B2 (en) * 2005-05-23 2007-07-24 Applied Materials, Inc. Deposition of tensile and compressive stressed materials
KR20070102764A (ko) * 2006-04-17 2007-10-22 주식회사 엘지화학 Ｐｅｃｖｄ 법에 기반한 다층 박막 구조의 제조방법
US8124522B1 (en) * 2008-04-11 2012-02-28 Novellus Systems, Inc. Reducing UV and dielectric diffusion barrier interaction through the modulation of optical properties

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03151637A (ja) * 1989-11-09 1991-06-27 Kowa Kurieitaa:Kk 半導体装置の製造方法及びプラズマｃｖｄ装置
JPH04297033A (ja) * 1990-05-28 1992-10-21 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
JPH08225946A (ja) * 1995-02-23 1996-09-03 Sanyo Electric Co Ltd 薄膜形成装置及び薄膜形成方法
JP2002367986A (ja) 2001-06-04 2002-12-20 Hitachi Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103748668A (zh) 2014-04-23
US9117660B2 (en) 2015-08-25
WO2013021705A1 (ja) 2013-02-14
JP5922352B2 (ja) 2016-05-24
TWI537414B (zh) 2016-06-11
US20140220711A1 (en) 2014-08-07
EP2743970A1 (en) 2014-06-18
EP2743970A4 (en) 2015-10-21
KR101968783B1 (ko) 2019-04-12
EP2743970B1 (en) 2021-01-06
TW201307604A (zh) 2013-02-16
CN103748668B (zh) 2016-10-19
JP2013038354A (ja) 2013-02-21

Similar Documents

Publication Publication Date Title
KR101968783B1 (ko) 질화막의 제조 장치 및 이의 제조 방법, 및 이의 제조 프로그램
US11127567B2 (en) Systems and methods for suppressing parasitic plasma and reducing within-wafer non-uniformity
US9847221B1 (en) Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US7651961B2 (en) Method for forming strained silicon nitride films and a device containing such films
US9620382B2 (en) Reactor for plasma-based atomic layer etching of materials
CN110660653A (zh) 薄膜沉积方法
US20070056929A1 (en) Plasma etching apparatus and plasma etching method
JP7089881B2 (ja) 成膜方法
CN110998805B (zh) Tcp蚀刻室中的集成原子层钝化和原位蚀刻-alp方法
JP7447093B2 (ja) 準安定活性ラジカル種を使用する原子層処置プロセス
WO2020197866A1 (en) High etch selectivity, low stress ashable carbon hard mask
US20220254635A1 (en) Workpiece processing method
TWI724198B (zh) 對被處理體進行處理之方法
CN113035707A (zh) 基片处理方法和基片处理装置
US20230032481A1 (en) Station-to-station control of backside bow compensation deposition
KR20210097045A (ko) 에칭 방법, 기판 처리 장치, 및 기판 처리 시스템
KR20200108780A (ko) 반도체 장치의 제조 방법
US20160329213A1 (en) Highly selective deposition of amorphous carbon as a metal diffusion barrier layer
KR102560323B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
US20220068629A1 (en) Substrate processing method and plasma processing apparatus
US20220235464A1 (en) Selective carbon deposition
KR20230087681A (ko) 박막 증착 장치 및 이를 이용한 박막 증착 방법
WO2020068597A1 (en) Dual frequency silane-based silicon dioxide deposition to minimize film instability
KR20160116171A (ko) 플라즈마 원자층 증착 장치 및 플라즈마 원자층 증착을 이용한 산화물 박막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant